JP4826233B2 - 光電変換素子パッケージ及び光電変換素子パッケージの製造方法 - Google Patents

光電変換素子パッケージ及び光電変換素子パッケージの製造方法 Download PDF

Info

Publication number
JP4826233B2
JP4826233B2 JP2005341390A JP2005341390A JP4826233B2 JP 4826233 B2 JP4826233 B2 JP 4826233B2 JP 2005341390 A JP2005341390 A JP 2005341390A JP 2005341390 A JP2005341390 A JP 2005341390A JP 4826233 B2 JP4826233 B2 JP 4826233B2
Authority
JP
Japan
Prior art keywords
photoelectric conversion
light
conversion element
particles
light transmissive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005341390A
Other languages
English (en)
Other versions
JP2007149905A (ja
Inventor
睦禎 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005341390A priority Critical patent/JP4826233B2/ja
Publication of JP2007149905A publication Critical patent/JP2007149905A/ja
Application granted granted Critical
Publication of JP4826233B2 publication Critical patent/JP4826233B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Light Receiving Elements (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、光学関連の半導体装置に使用される光電変換素子の実装技術に関し、特に、光電変換素子パッケージ及び光電変換素子パッケージの製造方法に関する。
近年の電気製品の中には、光リモートコントローラ、ＣＤ（Compact Disc）、ＤＶＤ（Digital Versatile Disc）、ＢＤ（Blue-ray Disc）、ＣＣＤ（Charge Coupled Device）、Ｃ−ＭＯＳセンサーなど、光関連の半導体デバイスを使うものが増えてきている。これらに必要とされる代表的な光半導体チップは、ＰＩＮＤｉ（ＰＩＮダイオード）、ＰＤＩＣ（フォトダイオードＩＣ）などであるが、そのような光半導体チップをパッケージする場合、パッケージ外部からの光をパッケージ内部の光半導体チップの表面まで透過させる必要がある。
そのため、従来技術によるパッケージでは、目的とする波長の光を透過しやすい、ガラス、透明なモールド樹脂、あるいは、特定の波長の光をカットして目的の波長の光を透過するような樹脂等を使って、光半導体チップを封止していた（例えば、後記する特許文献１、特許文献２、特許文献３を参照。）。しかし、ガラス封止ではコストアップを招き、かつパッケージ厚も厚くなるため、近年では樹脂封止によるパッケージが主流になりつつある。
一般的に半導体パッケージに使用される封止樹脂は、フィラーとして、１μｍ〜５０μｍ程度の粒度分布（平均粒径２０μｍ〜５０μｍ）をもつ球状シリカ又はアルミナを７０重量％〜９０重量％の濃度で含有している（例えば、後記する特許文献４を参照。）。このような半導体パッケージ用の封止樹脂では光学的な配慮はなされていないので、半導体パッケージ用の封止樹脂をそのまま光半導体チップの封止に使用することはできない。
光半導体チップの封止では光学的な配慮が必須であり、樹脂封止を用いた光半導体装置に関する多数の報告がある（例えば、後記する特許文献５、特許文献６を参照。）。
特許文献５には、内部応力が小さくしかも光透過性に優れた光半導体装置に関し、透明性エポキシ樹脂、酸無水物系硬化剤、硬化触媒、酸化亜鉛又は酸化チタンを混入したシリカ粉末（混入シリカ粉末）、シランカップリング剤を含み、混入シリカ粉末の屈折率と、透明性エポキシ樹脂、酸無水物系硬化剤、硬化触媒からなるエポキシ樹脂硬化体の屈折率との差が±０．０１の範囲に設定されているエポキシ樹脂組成物を用いて光半導体を封止する構成が記載され、混入シリカ粉末の含有量はエポキシ樹脂組成物全体の１０〜７０％の範囲に設定するのが好適であるとの記載がある。
特許文献６には、（Ａ）エポキシ樹脂、（Ｂ）フェノール樹脂硬化剤、（Ｃ）平均粒径が１〜１０μｍ、最大粒径が１５０μｍ以下であって、粒径３μｍ以下の粒子を１５重量％以上含むシリカ粉末、（Ｄ）酸化チタンを含有し、（Ｄ）成分の含有量が全体の５〜５０重量パーセントであり、（Ｃ）成分及び（Ｄ）成分の合計量が全体の６０〜８５重量％であってもよいとの記載がある。また、粒径乃至粒度分布の異なるものを混合して用いてもよいとの記載がある。
なお、光半導体素子の封止樹脂に単一粒径のフィラーが含有されることが公知である。
特開２００３−３４７０４０号公報（特許請求の範囲） 特開平５−２１６４７号公報（段落０００９〜００１０） 特開２０００−１８３３９１号公報（段落０００５〜０００６） 特開平５−２５１５８９号公報（段落０００８） 特開平１１−７４４２４号公報（全文補正明細書の段落０００５〜０００６、段落００１４） 特開２００５−２３２３０号公報（段落００１０〜００１１、段落００１９）
半導体パッケージに一般的に広く使用されている封止樹脂では、フィラー粒子と樹脂成分との界面での光の反射により封止樹脂の光の透過性が悪いため、光半導体チップの封止に適さない。封止樹脂の光の透過性を向上させるためにはフィラーの含有量を減らす必要がある。この結果、エポキシ樹脂等の樹脂成分の含有量が増大するため、モールド工程における金型内での封止（硬化）時間が長くかかり、結局、生産性がくなりコストアップを招いてしまうという問題があった。
さらに、これらの樹脂を使って製造したパッケージでは、通常のパッケージにおいてクラック防止として作用するフィラーが含有されていないため、実装時のリフローでパッケージクラック等の不良が発生しやすいなどの問題もあった。
特許文献５に記載の技術では、混入シリカ粉末とエポキシ樹脂組成物硬化体との屈折率の差を、（１）エポキシ樹脂組成物硬化体の屈折率を調整する、（２）混入シリカ粉末の屈折率を調整する、（３）（１）及び（２）を併用する、ことによって、±０．０１の範囲に設定することにより、光透過性に優れ内部応力の小さい封止樹脂を得ているが、この屈折率を調整は単純なものではないと想定される。
単純な封止構造をもち単純な工程によって、光半導体チップを封止し光伝達効率、信頼性の高い光半導体チップパッケージを実現することが、要求されている。
本発明は、上述したような課題を解決するためになされたものであって、その目的は、単純な構造をもち光伝達効率を向上させることができる光電変換素子パッケージ、及び、単純な工程による光電変換素子パッケージの製造方法を提供することにある。
即ち、本発明は、光電変換素子と、光透過性粒子を含有し前記光電変換素子を封止する封止材とを有し、光入射側又は光出射側において前記光透過性粒子の一部分が平坦面として外部に露出している、光電変換素子パッケージに係るものである。
また、本発明は、光透過性粒子を含有する封止材を調製する第１の工程と、前記封止材によって光電変換素子を封止する第２の工程と、前記封止材を研磨して前記光透過性粒子の研磨面を外部に露出させる第３の工程とを有する、光電変換素子パッケージの製造方法に係るものである。
本発明によれば、光透過性粒子を含有する封止材によって光電変換素子を封止し、光入射側又は光出射側において光透過性粒子の一部分を透明な平坦面として外部に露出させるという簡略な構造をもつので、光透過性粒子による凸レンズの作用によって、パッケージの光入射面又は光出射面と、光電変換素子の光入射面又は光出射面との間における、光伝達効率を向上させることができる光電変換素子パッケージを提供することができる。
また、光透過性粒子を含有する封止材によって光電変換素子を封止した後、封止材を研磨して光透過性粒子の研磨面を外部に露出させるので、従来の封止工程に研磨工程を付加する簡略な工程による光電変換素子パッケージの製造方法を提供することができる。
本発明の光電変換素子パッケージでは、前記平坦面をもつ前記光透過性粒子が、前記光電変換素子の一方の面側において面方向に配列される構成とするのがよい。この結果、光電変換素子パッケージの光入射面又は光出射面に、透明な平坦面をもつ光透過性粒子が配列されるので、パッケージの光入射面又は光出射面で光は樹脂等の封止材を通過しない構成となるので、光透過性粒子と封止材との界面における光の反射ロスを生じることがなく、光透過性粒子の透明な平坦面から光が入射又は出射するので、パッケージ内部における光伝達効率が向上するとい作用効果がえられる。
また、前記光透過性粒子が前記光電変換素子の光入射面又は光出射面に接している構成とするのがよい。特に、透明な平坦面をもつ光透過性粒子を上記の面方向に１層配列させるとよい。この結果、光電変換素子の光入射面又は光出射面と光透過性粒子との接点を介して光は伝達され、光は樹脂等の封止材を通過しない構成となるので、光透過性粒子と封止材との界面における光の反射ロスを生じることがなく、パッケージ内部における光伝達効率が向上するとい作用効果がえられる。特に、透明な平坦面をもつ光透過性粒子を上記の面方向に１層配列させる場合には、パッケージ内部で光は光透過性粒子のみを通過することになるので、パッケージ内部における光伝達効率は最大となる。
また、前記光透過性粒子として少なくとも中心粒径１５０±１０μｍφの光透過性粒子を含有する構成とするのがよい。この結果、光透過性粒子を含有する封止材の成型性を低下させることなく、光電変換素子を封止することができる。
また、中心粒径１５０±１０μｍφの前記光透過性粒子に加えて、中心粒径６０±２０μｍφの光透過性粒子を更に含有する構成とするのがよい。この中心粒径６０±２０μｍφの光透過性粒子の添加によって、封止材の流動性を確保し、封止材に適度なチキソトロピック性をもたせることができる。
また、中心粒径１５０±１０μｍφの前記光透過性粒子の粒子数をＭ、中心粒径６０±２０μｍφの前記光透過性粒子の粒子数をＮとする時、Ｍ＜Ｎである構成とするのがよい。この結果、光透過性粒子を含有する封止材の成型性を低下させることなく、流動性を保持させることができる。Ｎ／Ｍの値を約３とすれば、成型性と流動性を両立させることができる。
また、前記封止材は、前記光透過性粒子を６０重量％〜９５重量％含有する構成とするのがよい。この結果、光透過性粒子を含有する封止材の流動性、機械的強度、耐湿信頼性を保持することができる。光透過性粒子が６０重量％未満、９５重量％を超えると十分な機械的強度を得ることができない。
また、前記光電変換素子は半導体受光素子を含む構成とするのがよい。更に、前記光電変換素子は半導体発光素子を含む構成としてもよい。この結果、光伝達効率の大きなパッケージに発光又は受光を行う光電変換素子が封止された光電変換素子パッケージを実現することができる。
本発明の光電変換素子パッケージの製造方法では、前記第２及び第３の工程によって、前記研磨面をもつ前記光透過性粒子が前記光電変換素子の一方の面側において面方向に配列されるようにするのがよい。この結果、光電変換素子パッケージの光入射面又は光出射面に、研磨面をもつ光透過性粒子が配列されるので、パッケージの光入射面又は光出射面で光は樹脂等の封止材を通過しない構成となるので、光透過性粒子と封止材との界面における光の反射ロスを生じることがなく、光透過性粒子の研磨面から光が入射又は出射するので、パッケージ内部における光伝達効率が向上する。
また、前記光透過性粒子が前記光電変換素子の光入射面又は光出射面に接するように配列されるようにするのがよい。特に、研磨面をもつ光透過性粒子を上記の面方向に１層配列させるとよい。この結果、光電変換素子の光入射面又は光出射面と光透過性粒子との接点を介して光は伝達され、光は樹脂等の封止材を通過しない構成となるので、光透過性粒子と封止材との界面における光の反射ロスを生じることがなく、パッケージ内部における光伝達効率が向上する。特に、研磨面をもつ光透過性粒子を上記の面方向に１層配列させる場合には、パッケージ内部で光は光透過性粒子のみを通過することになるので、パッケージ内部における光伝達効率は最大となる。
また、複数の前記光電変換素子に対して前記封止材による封止を同時に共通して行い、しかる後に前記研磨を行い、更に前記光電変換素子毎に個片化するのがよい。この結果、１回の研磨作業を実行した後に、光電変換素子毎に個片化するので、生産性を向上させることができる。
ここで、本明細書で使用する用語について説明しておく。
光透過性粒子：使用目的とする波長帯で透明である粒子を意味する。例えば、溶融シリカ粒子は、紫外、可視、近赤外領域の波長をほぼ１００％透過するので、これらの波長領域で使用可能である。
光電変換素子：物質の電気的性質や電子状態が変化すると発光することを利用して、電気信号を光信号に変換する素子（例えば、発光ダイオード（ＬＥＤ）、半導体レーザなど）、また、光と物質の相互作用により、物質の電気的性質や電子の状態が変化することを利用して、光のもつ情報を電気信号に変換する素子（例えば、光の入射により抵抗が変化する光伝導デバイス、光起電力を生じるフォトダイオード、フォトトランジスタ、光電池、光電放出を利用する光電管、光電増倍管など）を意味するものとする。
図１は、本発明の実施の形態における光電変換素子パッケージ２５ａの構造を模式的に説明する図であり、（Ａ）は平面図、（Ｂ）はＺ−Ｚ部の断面図、（Ｃ）は光入射面近傍の部分拡大断面図である。なお、図１（Ｃ）では６０μｍの小粒径をもつフィラー１０ｂは図示していない。
図１に示す光電変換素子パッケージ２５ａは、光電変換素子チップである光半導体素子チップ（以下、光チップという。）（ＰＤＩＣ（PhotoDiode IC））３０が、絶縁性のダイボンデング材４２によってリードフレーム４０に固定され、金線４４を用いたワイヤーボンディングによって、光チップ３０はリードフレーム４０に電気的に接続され、金線４４、光チップ３０はリードフレーム４０と共に、光透過性粒子１０ａ、１０ｂである溶融シリカ球を含有するモールド樹脂２０によって封止された構造をもっている。図１に示すリードフレーム４０は、面実装型リードフレームによるＳＯＰ（Small Outline Pakage）の例を示している。
光透過性粒子１０ａは中心粒径１５０±１０μｍφをもつ溶融シリカ球、光透過性粒子１０ｂは中心粒径６０±２０μｍφをもつ溶融シリカ球である。
光チップ３０は、受光素子であり光信号を電気信号に変換するＰＤ（PhotoDiode）素子、及び、光電流の前置増幅処理、ＡＤ変換処理、暗電流相殺処理等を行うＩＣ化された回路部を含む。光チップ３０として、発光素子であり電気信号を光信号に変換する発光素子、及び、発光素子の駆動等を行うＩＣ化された回路部を含む構成をもつものを使用できることは言うまでもない。
光電変換素子パッケージ２５ａの光入射面には、１層の光透過性粒子１０ａが配列されており、光透過性粒子１０ａは光チップ３０のＰＤ素子の光入射面に接しており、光透過性粒子１０ａの一部が研磨面（透明な平坦面）とされて外部に露出している。図１（Ｂ）、（Ｃ）に示すように、入射光は研磨面１５からパッケージに入射して、モールド樹脂２０を通過することなく、光透過性粒子１０ａの凸レンズ作用によって、光チップ３０のＰＤ素子の光入射面に集光され伝達される。
後述するように、モールド樹脂２０はカーボンブラックを含有しており黒色に着色されているので、透明な研磨面１５以外の部分（樹脂成分の部分）からパッケージに入射する光は、光チップ３０のＰＤ素子の光入射面に到達するまでに殆ど吸収されてしまうので、光チップ３０のＰＤ素子の光入射面に到達することはない。即ち、研磨面１５が実質的に入射光の開口部となる。
なお、光透過性粒子１０ａが光チップ３０のＰＤ素子の光入射面に接する近傍で、光透過性粒子１０ａから樹脂成分の部分に出た光は、カーボンブラックの添加濃度は小さいため、幾分減衰されるがＰＤ素子の光入射面に到達することになる。この減衰の点からは、硬化後の樹脂成分は透明であることが望ましい。例えば、透明エポキシ樹脂と酸無水物系硬化剤を用いて、透明な硬化樹脂成分とする。
図１（Ｂ）、（Ｃ）に示すように、入射光は、溶融シリカ球１０ａの透明な平坦な断面１５に入射し、その溶融シリカ球１０ａ内を屈折しながら光チップ３０のＰＤ素子の光入射面に到達する。本発明の光電変換素子パッケージでは、従来のＣＣＤなどのガラス封止パッケージと比較して、光透過率は７０％〜５０％となっている。
図２は、本実施の形態における、光電変換素子パッケージの製造方法を説明する流れ図である。以下、モールド樹脂の製造工程（Ｓ１〜Ｓ４）、光電変換素子のリードフレームへの搭載及び樹脂封止を行うパッケージ組立工程（Ｓ５〜Ｓ７）、モールド樹脂の表面研磨及び後工程（Ｓ８〜Ｓ１０）の各工程について、以下説明する。
Ｓ１：モールド樹脂の製造に先立って充填材（光透過性粒子、フィラー）を準備する。一般的に半導体パッケージに使用される封止樹脂に充填されるフィラーのサイズに比べてサイズの大きい、粒径６０μｍφ、１５０μｍφの溶融シリカ球（市販品）をフィラーとして用意する。硬化後のモールド樹脂に含まれるフィラーの含有量が６０ｗｔ％〜９５ｗｔ％となるように溶融シリカ（粒径６０μｍφ、１５０μｍφ）の配合比を調整する。
図３は、本実施の形態における、硬化前のモールド樹脂の組成例を模式的に説明する図である。
図３に示すように、硬化前のモールド樹脂は、硬化剤、硬化触媒、添加剤を含むエポキシ樹脂５０、小粒径の溶融シリカ球（６０μｍφ）１０ｂ、大粒径の溶融シリカ球（１５０μｍφ）１０ａ、カーボンブラック５を含んでいる。
従って、硬化後のモールド樹脂２０はカーボンブラックによって黒色に着色され、透明な研磨面１５以外の部分からパッケージに入射する光は遮光され光チップ３０のＰＤ素子の光入射面に到達しない。即ち、モールド樹脂２０の樹脂成分は遮光フィルタの作用をもっている。
図４は、図３で使用する光透過性粒子（充填剤、フィラー）である溶融シリカの粒度分布の例を示す図である。
小粒径の溶融シリカ球１０ｂは中心粒径６０±２０μｍφ、大粒径の溶融シリカ球１０ａは中心粒径１５０±１０μｍであり、中心粒径６０μｍφと中心粒径１５０μｍφをもつ粒子数の比率は約３：１（（ＮX／ＮY）≒３）である。このような比率にするのは、封止材の成型性、流動性、機械的強度、耐湿信頼性を保持するためである。なお、粒度分布の幅（±の後の数値で示す。）は粒度分布を正規分布と仮定したときの半値幅によって示している。
ここで、溶融シリカの配合重量をＷF、モールド樹脂に使用するエポキシ樹脂、硬化剤、硬化触媒、その他の添加剤を含めた樹脂組成物の配合重量をＷE、溶融シリカの密度をρF（＝２．６５）、樹脂組成物の密度をρE（＝０．９５）、小粒径（６０μｍφ）を２ＲX、大粒径（１５０μｍφ）を２ＲY、最終のモールド樹脂に含まれる小粒径（６０μｍφ）、大粒径（１５０μｍφ）の配合重量とこれに含まれる粒子数をそれぞれ、ＷX、ＮX、ＷY、ＮY、とする。この時、ＷX＝（４π／３）ＮX（ＲX）3、ＷY＝（４π／３）ＮY（ＲY）3、（ＷX／ＷY）＝（ＮX／ＮY）（ＲX／ＲY）3、ＷF＝ＷX＋ＷYである。上記のように、（ＮX／ＮY）≒３とする。
硬化後のモールド樹脂に含まれるフィラーの含有量が６０ｗｔ％〜９５ｗｔ％となるように配合比を調整するには、樹脂組成物の硬化収縮を無視すれば、ＷF／（ＷF＋ＷE）＝０．６０〜０．９５ とすればよく、（ＷX／ＷY）は上式で決定できる。樹脂組成物の硬化収縮を無視しない場合には、予め実験的に求めておいた樹脂組成物の硬化収縮を用いて配合重量をより正確に求めることができる。
硬化後のモールド樹脂に含まれるフィラーの含有量が６０ｗｔ％〜９５ｗｔ％である場合、樹脂組成物の硬化収縮を無視するとフィラーの容量比率は、上記の数値を用いて、約３５ｖｏｌ％〜約８７ｖｏｌ％、８０ｗｔ％の場合、約６０ｖｏｌ％となる。
Ｓ２：樹脂内でフィラーが均一に分散し、フィラーと樹脂成分との界面の密着性を向上させるようにフィラーの表面処理を行う。シランカップリング剤（ＫＢＭ−４０３（信越化学製））の約１％エタノール溶液に配合されたフィラーを加え、攪拌後、１１０℃で１〜２時間乾燥する。
Ｓ３：エポキシ樹脂に、硬化剤、硬化触媒、カーボンブラック（０．０１％程度）、その他添加剤（離型剤、チキソ剤などを微量）を加え、攪拌混合し樹脂混合液とする。攪拌混合の際に加温してもよい。チキソ剤は、チキソ性（糸切れ性）を高めるために使用する。エポキシ樹脂として、ビスフェノール型エポキシ樹脂、脂環式エポキシ樹脂が好適に使用できる。硬化剤として、ヘキサヒドロ無水フタル酸、テトラヒドロ無水フタル酸、メチルヘキサヒドロ無水フタル酸、メチルテトラヒドロ無水フタル酸等の酸無水物系硬化剤が好適に使用できる。硬化触媒として、イミダゾール化合物が好適に使用できる。添加剤として必要に応じて、更に、変色防止剤、老化防止剤、希釈剤等を使用することもできる。
Ｓ４:Ｓ２で表面処理を行ったフィラーと、Ｓ３で作製した樹脂混合液を用いて、周知の従来のモールド樹脂製造工程によって、モールド樹脂を作製する。フィラー含有量が６０ｗｔ％〜９５ｗｔ％となるように、表面処理がなされたフィラーと樹脂混合液とを混合し、加温、攪拌等によって十分フィラーが分散したモールド樹脂とする。
このモールド樹脂は約０．０１％カーボンブラックの添加によって黒色に着色されているので、エポキシ樹脂として必ずしも透明エポキシ樹脂を使用する必要はない。
以上がモールド樹脂の製造工程である。
図５は、光電変換素子パッケージの組立工程を説明する、図１に示すＺ−Ｚ部に対応する断面図である。なお、図５では６０μｍφの粒径をもつフィラー１０ｂは図示していない。
Ｓ５：図５に示すように、光チップ（ＰＤＩＣ）３０をリードフレーム４０（通常のものでよい。）へダイボンド剤（ダイボンディング用樹脂）４２を使用して固着（ダイボンド）して搭載する。
Ｓ６：光チップ３０の電極端子とリードフレーム４０との間を金線４４でワイヤーボンディングし両者を電気的に接続する。この時、図５に示すように、金線（ワイヤ）の光チップ３０の表面からの高さが６０μｍ程度以下となるようにワイヤーボンディングする。
Ｓ７：Ｓ４で作製したモールド樹脂と金型を用いて、光チップ３０をトランスファーモールドによって樹脂封止する。金型は、図５に示すように、光チップ３０の上面からモールド上面までが１５０μｍ程度の高さになるように設計されている。なお、この樹脂封止で使用する金型は、１回のトランスファーモールドによって複数個の光チップ３０を樹脂封止できるように構成されている。樹脂封止はポッティングによっても可能である。
以上が、パッケージ組立工程である。
図６は、モールド樹脂の表面研磨の工程を説明する、図１に示すＺ−Ｚ部に対応する断面図である。なお、図６では６０μｍφの粒径をもつフィラー１０ｂは図示していない。
Ｓ８：図６に示すように、パッケージ組立工程で作製されたパッケージのモールド樹脂２０の表面（光チップ３０の受光面側の面）を研磨する。トランスファーモールド表面をバックグラインダー（ＢＧＲ）によって研磨して、モールド部分を薄くする。この時、光チップ３０の上面からモールド上面までが７０μｍ程度の高さになるよう研磨する。これによって、フィラー１０ａの断面１５が表面に露出する。即ち、光電変換素子パッケージ２５ａの表面には、溶融シリカ球１０ａの一部が削られた透明な平坦面１５が形成される。なお、研磨はメッシュ表示で２０００〜３０００の砥粒を使用する。これにより、鏡面までに至らないが傷のない透明な研磨面が得られる。
なお、Ｓ７において、１回のトランスファーモールドによって複数個の光チップ３０を樹脂封止しているので、上記の研磨は、複数個の光チップ３０のパッケージに対して同時に行われる。
Ｓ９：Ｓ７において、１回のトランスファーモールドによって複数個の光チップ３０を樹脂封止しているので、１個の光チップ３０毎に個片化する。
Ｓ１０：光チップ３０が封止された個片化された光電変換素子パッケージ２５ａに対して、通常のパッケージと同様にして、後工程としてリードフレームに対して、フォーミング及びメッキ（例えば、Ｓｎ、Ｐｄ）等を行い、パッケージ２５ａが完成する。
以上が、モールド樹脂の表面研磨及び後工程である。
以上の説明した本実施の形態では、面実装型リードフレームによるＳＯＰ（Small Outline Pakage）の例を示したが、ＱＦＰ（Quad Flat Pakage）にも適用でき、挿入型リードフレームによるＳＩＰ（Sigle Inline Pakage）、ＺＩＰ（Zigzag Inline Pakage）、ＤＩＰ（Dual Line Pakage）適用可能である。更に、ＢＧＡ（Ball Grid Array）、ＣＳＰ（Chip Size Pakage）においても適用できる。
図７は、変形例の光電変換素子パッケージ２５ｂの構造を説明する図であり、図１に示すＺ−Ｚ部に対応する断面図である。
図７に示す例では、光電変換素子パッケージ２５ｂは、光チップ（ＰＤＩＣ）３０の下面に形成されるパッド部６４が外部に露出するように、モールド樹脂２０によって封止されている。チップ３０の受光面側のパッケージの構造は、図１と同様に、光電変換素子パッケージ２５ｂの光入射面には、１層の光透過性粒子１０ａが配列されており、光透過性粒子１０ａは光チップ３０のＰＤ素子の光入射面に接しており、光透過性粒子１０ａの一部が研磨面（透明な平坦面）１５とされて外部に露出している。
光チップ３０のパッド部６４に半田ボール６２によって構成されるＢＧＡ（Ball Grid Array）が形成されており、光チップ３０はＢＧＡによってインターポーザ基板６０のパッド部６４に電気的に接続されている。
インターポーザ基板６０のパッド部６４に半田ボール６２によって構成されるＬＧＡ（Land Grid Array）が形成され、光チップ３０がＬＧＡによってインターポーザ基板６０のパッド部６４に電気的に接続される構成としてもよい。
以上説明したように、本実施の態様では、パッケージ表面に透明な平坦な断面を露出させた溶融シリカ球は、紫外から可視、近赤外の領域の波長の光をほぼ１００％透過（露出したフィラー断面は透明な水晶の平面が出ているようなものと考えてよい。）させるので、この透明な平坦な断面に光が入射すると、シリカ球内を光が通過して光チップの受光面に到達する。この受光面に到達する光量は、ＣＣＤパッケージ用などのガラス封止型パッケージに比較し７０％〜５０％であるが、ＰＤＩＣ、ＰＩＮＤｉなどの用途においては、十分な光量になっている。
本実施の態様では、光電変換素子パッケージのモールド樹脂として、光透過性粒子がフィラーとして十分に高濃度に充填された封止樹脂を使って、モールドパッケージを製造できるので、従来のフィラー含有量が少ないか、またはフィラーを全く含有していない樹脂を使用したパッケージと比較すると、以下の作用効果を得ることができる。
（１）モールド樹脂の単位体積当りのエポキシ樹脂成分が少ないため、モールド金型内での硬化時間が短縮され生産性が向上させることができる。例えば、従来の透明樹脂を使用するパッケージでは、約３分のキュア（硬化）時間を必要とする。一方、本実施の態様では、約３０秒で硬化は完了するので、モールド工程の生産性を約６倍向上させることができる。
（２）実装時の耐リフロー性を向上させることができる。ＪＥＤＥＣ（Joint Electron Device Engineering Council）レベルは、次の通りである。従来の透明樹脂を使ったパッケージはＪＥＤＥＣレベル５であり、開封後４８ｈ以内にリフローを行う必要がある。一方、本実施の態様によるパッケージはＪＥＤＥＣレベル２であり、開封後１年以内にリフローを行えばよい。
以上のように、本実施の形態によれば、光伝達効率、モールド工程の生産性、及び、耐リフロー性を向上させる光電変換素子パッケージ及びその製造方法を提供することができる。
以上の説明では、光電変換素子として受光素子を例にとって説明したが、発光素子に対しても、以上の説明したものと同様な構造、製造工程によって、適用可能であることは言うまでもない。この場合、発光素子から出射した光は、光透過性粒子と発光素子との接点を光透過性粒子による凸レンズの作用によって平行光束とされて、光透過性粒子の透明な平坦面（研磨面）から外部に出射されていく。発光素子からの出射光は樹脂成分を通過することはなく、パッケージから外部に出て行き、樹脂成分による減衰、フィラー粒子と樹脂成分との界面における反射ロスがないので光電卓効率に優れ、発光素子からの出射光を有効に利用することができる。
以上、本発明を実施の形態について説明したが、本発明は、上述の実施の形態に限定されるものではなく、透明な平坦面をもつ光透過性粒子を光経路とし、実質的に光透過性粒子以外の樹脂成分等の部分を通過しない構成とするパッケージ構造によって、光電変換素子を封止するという、本発明の技術的思想に基づく各種の変形が可能である。
例えば、光透過性粒子は溶融シリカ球に限定されることなく他の種類の光透過性粒子を使用できる。また、封止材もエポキシ樹脂に限定されることなく、他の有機材料、無機材料を使用することもできる。これらの材料は必ずしも透明である必要はなく、着色していてもよい。更に、図４、図５、図６に示す数値は例示であってそれらの数値に限定されるものではなく、目的に応じて適宜好ましい値に設定されるものであり、必要に応じて任意に変更可能である。
以上説明したように、本発明に係る光電変換素子パッケージは、単純な構造を有し、光透過性粒子による凸レンズの作用によって、パッケージの光入射面又は光出射面と、光電変換素子の光入射面又は光出射面との間における光伝達効率を向上させることができる。また、単純な工程により光電変換素子パッケージ製造することができる。
本発明の実施の形態における光電変換素子パッケージの構造を説明する、（Ａ）平面図、（Ｂ）断面図、（Ｃ）部分拡大断面図である。 同上、光電変換素子パッケージの製造方法を説明する流れ図である。 同上、モールド樹脂の組成例を説明する図である。 同上、充填剤の粒度分布の例を示す図である。 同上、光電変換素子パッケージの組立工程を説明する図である。 同上、モールド樹脂の表面研磨の工程を説明する図である。 同上、光電変換素子パッケージの変形例の構造を説明する断面図である。
符号の説明
１０ａ、１０ｂ…光透過性粒子、１５…光透過性粒子の研磨面（平坦な平坦面）、
２０…モールド樹脂、２５ａ、２５ｂ…光電変換素子パッケージ、
３０…光チップ（ＰＤＩＣ）、４０…リードフレーム、４２…ダイボンデング材、
４４…金線、５０…エポキシ樹脂、５２…カーボンブラック、
６０…インターポーザ基板、６２…半田ボール、６４…パッド部

Claims (10)

  1. 光電変換素子と、
    光透過性粒子を含有し、前記光電変換素子を封止する封止材と、
    を有し、光入射側又は光出射側において前記光透過性粒子の一部分が平坦面として外部に露出し、前記平坦面をもつ前記光透過性粒子が、前記光電変換素子の一方の面側において面方向に配列され、前記光透過性粒子が前記光電変換素子の光入射面又は光出射面に接している、光電変換素子パッケージ。
  2. 前記平坦面をもつ前記光透過性粒子が前記面方向に１層配列している、請求項１に記載の光電変換素子パッケージ。
  3. 前記光透過性粒子として少なくとも中心粒径１５０±１０μｍφの光透過性粒子を含有する、請求項１に記載の光電変換素子パッケージ。
  4. 中心粒径１５０±１０μｍφの前記光透過性粒子に加えて、中心粒径６０±２０μｍφの光透過性粒子を更に含有する、請求項３に記載の光電変換素子パッケージ。
  5. 中心粒径１５０±１０μｍφの前記光透過性粒子の粒子数をＭ、中心粒径６０±２０μｍφの前記光透過性粒子の粒子数をＮとする時、Ｍ＜Ｎである、請求項４に記載の光電変換素子パッケージ。
  6. 前記封止材は、前記光透過性粒子を６０重量％〜９５重量％含有する、請求項１に記載の光電変換素子パッケージ。
  7. 前記光電変換素子は半導体受光素子を含む、請求項１に記載の光電変換素子パッケージ。
  8. 光透過性粒子を含有する封止材を調製する第１の工程と、
    前記封止材によって光電変換素子を封止する第２の工程と、
    前記封止材を研磨して前記光透過性粒子の研磨面を外部に露出させる第３の工程と
    を有し、前記第２及び第３の工程によって、前記研磨面をもつ前記光透過性粒子が前記光電変換素子の一方の面側において面方向に配列され、前記光透過性粒子が前記光電変換素子の光入射面又は光出射面に接するように配列される、光電変換素子パッケージの製造方法。
  9. 前記研磨面をもつ前記光透過性粒子が前記面方向に１層配列される、請求項８に記載の光電変換素子パッケージの製造方法。
  10. 複数の前記光電変換素子に対して前記封止材による封止を同時に共通して行い、しかる後に前記研磨を行い、更に前記光電変換素子毎に個片化する、請求項８に記載の光電変換素子パッケージの製造方法。
JP2005341390A 2005-11-28 2005-11-28 光電変換素子パッケージ及び光電変換素子パッケージの製造方法 Expired - Fee Related JP4826233B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005341390A JP4826233B2 (ja) 2005-11-28 2005-11-28 光電変換素子パッケージ及び光電変換素子パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005341390A JP4826233B2 (ja) 2005-11-28 2005-11-28 光電変換素子パッケージ及び光電変換素子パッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2007149905A JP2007149905A (ja) 2007-06-14
JP4826233B2 true JP4826233B2 (ja) 2011-11-30

Family

ID=38210958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005341390A Expired - Fee Related JP4826233B2 (ja) 2005-11-28 2005-11-28 光電変換素子パッケージ及び光電変換素子パッケージの製造方法

Country Status (1)

Country Link
JP (1) JP4826233B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5009835B2 (ja) * 2008-02-26 2012-08-22 パナソニック株式会社 光半導体封止用エポキシ樹脂組成物および光半導体装置
JP2020142480A (ja) 2019-03-08 2020-09-10 Tdk株式会社 積層体とセンサパッケージ及びそれらの製造方法
CN110283561B (zh) * 2019-05-30 2021-09-10 天津德高化成科技有限公司 一种led显示屏贴片式分立器件用封装树脂组合物及其用途

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS611068A (ja) * 1984-06-12 1986-01-07 Mitsubishi Electric Corp 光半導体装置
JP2501105B2 (ja) * 1987-01-14 1996-05-29 キヤノン株式会社 光半導体装置の製造方法
JPH01266751A (ja) * 1988-04-18 1989-10-24 Mitsubishi Electric Corp 光半導体装置
JPH02154475A (ja) * 1988-12-06 1990-06-13 Nec Corp 受光装置の製造方法
JP2001261933A (ja) * 2000-03-15 2001-09-26 Nitto Denko Corp 光半導体素子封止用エポキシ樹脂組成物および光半導体装置

Also Published As

Publication number Publication date
JP2007149905A (ja) 2007-06-14

Similar Documents

Publication Publication Date Title
US7410305B2 (en) Optical semiconductor device, optical communication device, and electronic equipment
JP4808244B2 (ja) 半導体発光装置およびその製造方法
KR100665375B1 (ko) 발광다이오드 패키지
US8378366B2 (en) Electromagnetic radiation emitting optoelectronic component and method for manufacturing an optoelectronic component
US7667223B2 (en) Solid-state optical device
TWI289346B (en) Optical semiconductor device, method for fabricating the same, lead frame and electronic equipment
US7893452B2 (en) Optoelectronic component and package for an optoelectronic component
US8193024B2 (en) Manufacturing method for semiconductor devices and semiconductor device
CN101241921A (zh) 光学器件及其制造方法、以及摄像模块和内窥镜模块
US20080303044A1 (en) Semiconductor light-emitting device
US9455379B2 (en) Carrier, optoelectronic unit comprising a carrier and methods for the production of both
CN100382286C (zh) 光半导体装置、光通信装置和电子设备
TW201947787A (zh) Led發光源、led發光源之製造方法及其直下式顯示器
JP4826233B2 (ja) 光電変換素子パッケージ及び光電変換素子パッケージの製造方法
KR20070006733A (ko) 방사선을 방출하는 및/또는 수신하는 반도체 소자 및 그제조 방법
JP6010455B2 (ja) 集光型太陽電池モジュール
JP2006269783A (ja) 光半導体パッケージ
JP2009500834A (ja) 光電子装置およびその製造方法
KR20030031043A (ko) 오목렌즈 발광면을 갖는 발광 소자 및 그 제조 방법
CN111490142A (zh) 一种紫外led器件
JP2012186305A (ja) 光結合素子及び光結合素子の製造方法
JP4730135B2 (ja) 画像センサパッケージ
KR20030031061A (ko) 고효율 색변환 층을 갖는 발광 소자 및 그 제조 방법
JP5515693B2 (ja) 発光装置
JPH0936394A (ja) 赤外線受光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081114

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110816

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110829

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140922

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140922

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees