JP4814310B2 - 等化制御に関する方法及び装置 - Google Patents

等化制御に関する方法及び装置 Download PDF

Info

Publication number
JP4814310B2
JP4814310B2 JP2008504362A JP2008504362A JP4814310B2 JP 4814310 B2 JP4814310 B2 JP 4814310B2 JP 2008504362 A JP2008504362 A JP 2008504362A JP 2008504362 A JP2008504362 A JP 2008504362A JP 4814310 B2 JP4814310 B2 JP 4814310B2
Authority
JP
Japan
Prior art keywords
filter
symbol
symbol sequence
equalization
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008504362A
Other languages
English (en)
Other versions
JP2008535403A (ja
Inventor
キム、ビュン−ホン
マラディ、ダーガ・プラサド
ウェイ、ヨンビン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2008535403A publication Critical patent/JP2008535403A/ja
Application granted granted Critical
Publication of JP4814310B2 publication Critical patent/JP4814310B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L25/03012Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03038Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/01Equalisers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L25/03012Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L2025/03433Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03535Variable structures
    • H04L2025/03547Switching between time domain structures
    • H04L2025/03566Switching between time domain structures between different tapped delay line structures
    • H04L2025/03573Switching between time domain structures between different tapped delay line structures between recursive and non-recursive

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Networks Using Active Elements (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Description

35U.S.C.§119に基づく優先権の主張
本特許出願は、"Method and Apparatus for Equalization in Wireless Communications"(無線通信における等化に関する方法及び装置)という題名を有し、本特許出願の譲受人に対して譲渡され、本明細書によって参照されることによって明示で本明細書に組み入れられている仮特許出願番号60/666,335(出願日:2005年3月29日)に対する優先権を主張するものである。
本発明は、一般的には、無線通信に関する方法及び装置に関するものである。本発明は、より具体的には、等化制御に関する方法及び装置に関するものである。
データ速度が高速の通信システムにおいては、受信されたデータにおける誤りが、利用可能な帯域幅の完全な利用を妨げる再送信遅延を引き起こす可能性がある。再送信遅延を低減させる一方法は、受信された信号におけるビット誤り率(BER)を低減させることである。
より具体的には、無線チャネルでの通信中に、チャネル挙動が経時で変化し、それによってチャネルを通じて送信された信号に対して影響を及ぼす(例えば、誤りを増加させる)。送信された信号が受信された時点でチャネル特性の前記変動を補償するのが望ましい。チャネル等化は、線形等化又は判定帰還型等化(DFE)によって実装することができる。典型的には、DFEの性能は、フィードバックシーケンスが信頼できる場合は線形等化よりも優れているが、その他の場合は悪化する可能性がある。従って、DFEを設計する際には判定の信頼性を考慮に入れることが望ましい。一方法は、フィルタ設計をDFE信頼性の関数として更新することである。しかしながら、現在検討されている実装方法は、強力な計算能力を要求する。
従って、等化フィルタリングを最適化する際における計算の複雑さを単純化する必要がある。
発明の概略
本発明の一側面は、チャネルを通じて送信されたシンボルシーケンスを具備する信号を処理するように構成されたデバイスである。前記デバイスは、前記信号を受信する入力を有する第1のフィルタと、減算器、判定装置、及び第2のフィルタを具備するフィードバックループと、を具備する。前記減算器は、前記第2のフィルタの出力を前記第1のフィルタの出力から減じるために接続される。前記判定装置は、前記減算器の出力に接続された入力及び前記第2のフィルタの入力に接続された出力を有する。前記第2のフィルタは、判定信頼性評価基準を具備するスカラー値によって重みが付けられた係数を有する。
本発明の他の側面は、チャネルを通じて送信されたシンボルシーケンスを具備する信号を処理するように構成されたデバイスである。前記デバイスは、前記信号を受信する入力を有する第1のフィルタと、前記第1のフィルタの出力に結合された入力を有する第2のフィルタと、前記第1のフィルタの出力及び前記第2のフィルタの出力を合計するために接続された加算器と、減算器、判定装置、及び前記第2のフィルタと実質的に同じフィルタ係数を有する第3のフィルタを具備する判定フィードバックループと、を具備する。前記減算器は、前記第3のフィルタの出力を前記加算器の出力から減じるために接続される。前記判定装置は、前記減算器の出力に接続された入力と、前記第3のフィルタの入力に接続された出力を有する。
本発明のさらに他の側面は、線形等化と判定帰還型等化の間におけるソフト切り換えを具備する受信信号処理方法である。
本発明のさらに他の側面は、受信された信号を処理する方法である。前記方法は、信号を受信することと、前記信号を第1のフィルタでフィルタリングすることと、前記第1のフィルタの出力を第2のフィルタでフィルタリングすることと、前記第1のフィルタの出力を前記第2のフィルタの出力に加えることと、前記加えた結果から判定フィードバック信号を減じて判定のための信号を提供することと、前記減じるステップの結果得られるシンボルの推定が一組の予め決められたシンボルのうちの1つであるように前記推定を構築することと、前記第2のフィルタと実質的に同じフィルタ係数を有する第3のフィルタを用いて前記シンボル推定のシーケンスをフィルタリングして前記判定フィードバック信号を提供すること、とを具備する。
本発明のさらに他の側面は、受信された信号を処理するためのデバイスである。前記デバイスは、線形等化と判定帰還型等化の間におけるソフト切り換えのための手段と、等化された信号を復号するための手段と、を具備する。
本発明のさらに他の側面は、受信された信号を処理するように構成されたデバイスである。前記デバイスは、前記信号を第1のフィルタでフィルタリングするための手段と、前記第1のフィルタの出力を第2のフィルタでフィルタリングするための手段と、前記第1のフィルタの出力を前記第2のフィルタの出力に加えるための手段と、前記加えた結果から判定フィードバック信号を減じて構築のための信号を提供するための手段と、前記減じた結果の推定が一組の予め決められたシンボルのうちの1つであるように前記推定を構築するための手段と、前記第2のフィルタと実質的に同じフィルタ係数を有する第3のフィルタを用いて前記シンボル推定のシーケンスをフィルタリングして前記判定フィードバック信号を提供するための手段と、を具備する。
以下の詳細な説明は、本発明の特定の実施形態に関するものである。しかしながら、本発明は、請求項による定義に応じて及び請求項によって網羅された範囲で多数の異なる方法で具体化することが可能である。この説明においては、図面が参照されており、同一のものについては図面全体に渡って同一の参照番号を付すこととする。
本明細書において用いられている「典型的な」という表現は、「1つの例、事例、又は実例」を示すことを目的とするものである。このため、本明細書において「典型的な」実施形態として説明されているいずれの実施形態も、その他の実施形態よりも好ましい又は有利であるとは必ずしも解釈すべきではない。
一実施形態においては、受信機は、無線周波(RF)チャネルを通じて送信された信号を受信する。受信機は、線形等化器と、判定フィードバックフィルタと、線形等化器に連結された補償フィルタと、を具備し、フィードバックフィルタ及び補償フィルタは、実質的に同じフィルタ係数を有する。第1の乗算信頼性係数がフィードバックフィルタの出力に加えられ、予め定義されたマッピング関係を通じて第1の係数と関連づけられた第2の乗算係数が補償フィルタの出力に加えられる。この構造においては、線形等化と全判定帰還型等化(DFE)へのソフト切り換えの効果は、信頼性係数を変化させることによって実現される。線形等化と判定帰還型等化の間における「ソフト切り換え」は、判定フィードバックが等化フィルタの出力に与える影響の度合いを調整することを意味する。線形フィルタは、既知の基準データを用いて設計することができる。フィードバックフィルタ及び補償フィルタの係数は、線形フィルタからの出力と既知の基準信号との間の誤りシーケンスを用いて決定することができる。
図1は、典型的な無線通信システム100の概要を示す。典型的実施形態においては、通信システム100は、1つ以上の基地局102と、1つ以上のユーザー端末104と、を含む。典型的実施形態においては、通信システムは、セルラー無線ネットワークとして動作するように構成される。セルラー無線ネットワークは、1つ以上の基地局102を含む。各基地局102は、1つのセルのエリアよりも広範なエリアにわたる無線カバレッジを提供するために(重なり合うことができる)異なるエリア(「セル」)に通信を提供する。ユーザー端末104は、所在場所において固定させること又は移動可能であることができる。移動中のユーザー端末104がセル内に入るか又はセルを通過するときに該移動中のユーザー端末104が異なる基地局102と通信するのを可能にするために様々なハンドオフ技術を用いることができる。その他の実施形態においては、通信システム100は、ユーザー端末102間におけるポイントツーポイント通信又は一方向通信リンクを含むことができる。さらに、本明細書においては、一定の実施形態は、無線周波(RF)搬送波を用いた無線通信を参照して説明される。しかしながら、その他の実施形態においては、通信ネットワークは、有線接続を通じての光学信号又は通信等のその他の通信媒体を含むことができる。
システム100の様々な実施形態は、1つ以上のRF周波数帯域、例えば、800MHz、850MHz、900MHz、1800MHz、1900MHz、又は2000MHzを中心とする周波数帯域、で1つ以上のチャネルを通じて通信することができる。通信システム100の実施形態は、通信システムが基地局102とユーザー端末104の間の無線リンクをどのようにして動作させるかを決定する多重接続プロトコルを含むことができる。例えば、通信システム100は、符号分割多重接続(CDMA)に基づくインタフェース又は時分割多重接続(TDMA)インタフェースを用いることができる。1つの典型的な実施形態においては、通信システム100は、1900MHz帯域において5MHzチャネルを利用する広帯域CDMA(W−CDMA)インタフェースを含む。典型的には、この5MHz帯域の3.84MHzのみを利用可能である。
通信チャネルを通じて送信するために、ビット又はチップのグループが送信シンボルの「アルファベット」上にマッピングされる。各シンボルは、搬送波の特定の変調状態として該搬送波上に符号化される。アルファベットの各シンボルは、例えば、搬送波の選択された位相、周波数、及び/又は振幅の状態に対応することができる。受信機においては、搬送波の状態が検出され、送信中のシンボルのストリームが決定される。次に、シンボルストリームが復号されて元来の送信されたデジタルデータが復元される。
一定の型のデータ送信は、再送信遅延、例えばTCP(転送制御プロトコル)等の音声及び共通インターネットプロトコル、による影響を受けやすい。例えば、TCP接続は、一般的には、送信時間(失われたデータをより低いレベルの送信層において再送信するための時間を含む)が長すぎる場合は利用可能なチャネル帯域幅を完全に利用しない。一実施形態においては、通信システム100のビット誤り率(BER)、そして究極的にはTCP等のより高いレベルのセグメント誤り率、は、本発明の側面により受信信号のチャネル等化を行うことによって低減される。
図2は、図1のシステムの異なる実施形態における送信に関する2つの異なる典型的信号フォーマットを示したブロック図である。一実施形態においては、周波数領域データ処理を容易にするため及び向上させるためにサイクリックプリフィックス(CP)が用いられる。高速フーリエ変換(FFT)によって1つの単位として処理される各データブロックから、最後の幾つかのシンボルを含む部分122がCPとしてデータブロックの前部にコピーされる(ブロック112)。他の実施形態においては、一意語(UW)と呼ばれる既知のシーケンスが連続するデータシンボルブロック間に置かれる。
チャネルは、信号が送信される通信媒体を指す。一般的には、チャネルは完全ではない。チャネルは、一般的には、チャネルを通じて送信された信号に対して影響を及ぼす時間及び/又は周波数依存特性を有する。数学的には、チャネルは、例えばチャネルに入力された、例えば送信された、信号を、チャネルから出力された、例えば受信された、信号と関連づけるチャネルインパルス応答h(n)によって表すこと又は特徴づけることができる。
等化は、一般的には、信号が送信されるチャネルの動的特性に応じて受信信号が処理されるプロセスを指す。等化は、時間領域又は周波数領域において実行することができる。しかしながら、時間領域等化器は、計算が複雑になる可能性がある。
図3は、典型的チャネル/受信機の動作を示した機能ブロック図である。様々な実施形態においては、図3に示される機能ブロック図は、ソフトウェア命令を実行するプロセッサによってデジタル回路として、アナログ回路として、又はその組合せとして実装することができる。
図3に示されるように、信号x(n)は、送信のためにチャネル480に供給される。一実施形態においては、x(n)は、基準信号、例えば一意語(UW)と、未知の信号であるデータと、を具備する。一実施形態においては、x(n)は、シンボルのシーケンスを具備する。
チャネル480は、そのチャネルインパルス応答、h(n)310によって表すこと又は特徴づけることができる。チャネルの動作は、送信された信号x(n)、例えばx(n)*h(n)によるチャネルインパルス応答h(n)の畳み込みとして表すことができる。
信号x(n)は、典型的には、チャネルを通じて送信中に、加法性雑音n(n)によって崩壊される。この雑音は、無線信号送信の場合のように、送信において出くわす干渉から発生する可能性がある。この背景雑音が送信中に信号に加えられるという事実は、図3において加算器320及び雑音信号n(n)によって表されている。受信された信号r(n)は、以下のように計算することができる。
Figure 0004814310
図3に示される典型的実施形態においては、信号r(n)は、送信された信号x(n)を受信された信号r(n)から再構築するように構成される受信機によって受信される。ブロック330は、そのインパルス応答CF(n)によって表される線形等化器である。
一実施形態においては、ブロック330は、線形の最小平均二乗誤差(MMSE)等化器である。典型的には、誤差は、2つの成分、すなわち加法性雑音及びISIを具備する。ISIは、一般的には、隣接するシンボルが互いに重なり合うときに発生する可能性がある信号内における(データ内の異なるシンボルに対応する)パルス間の干渉を指す。
線形MMSE等化器c(n)は、以下の周波数応答を受け取る。
Figure 0004814310
ここで、Sx(f)及びSn(f)は、x(n)及びn(n)の電力スペクトルであり、H(f)は、チャネルの周波数応答であり、H*(f)は、H(f)の複素共役である。信号の電力スペクトルは、該信号を形成する異なる周波数の強度を測定する。Sx(f)及びSn(f)は両方とも、前に受信されたデータから導き出すことができるか又は信号帯域幅全体を通じて平らであるとしばしば想定される。結果的に得られた以下のMMSE複合誤差、
e(n)=x(n)−y(n) (3)
は以下の電力スペクトルを有する。
Figure 0004814310
等化器出力の時間領域信号は、以下によって生成される。
Figure 0004814310
他の実施形態においては、フィルタ330は、出力内のISI成分を強制的にゼロにするように構成されたフィルタである線形ゼロフォーシング等化器である。この実施形態においては、誤差スペクトルは以下のようになる。
Figure 0004814310
複合誤差スペクトルは、原データスペクトル及び雑音スペクトルが平らであっても、チャネルスペクトルH(f)が平らでないかぎりMMSE及びZFのいずれにおいても平らでない。多くの場合は、チャネルは、周波数選択性が高く、このためチャネルスペクトルH(f)は平らでない。従って、誤差信号は白色ではない。その他の実施形態においては、MMSE又はZF等化器以外のフィルタも使用可能である。
フィルタ330は、時間領域又は周波数領域のいずれにおいても実現可能である。一実施形態においては、線形周波数領域等化(FDE)処理(MMSE又はZFのいずれか)は、長さMのサンプルのUW部分を有する受信信号ブロックに対して離散フーリエ変換を適用後に行われる。次に、FDE出力Y(f)内の周波数サンプルが、逆離散フーリエ変換(IDFT)によって時間領域サンプルy(n)に変換される。
そのインパルス応答c(n)によって表されるフィルタ340は、サンプルy(n)に含まれる有色複合雑音をさらに低減させるためにフィルタ330の後に置かれる。一実施形態においては、ブロック340は、有色複合雑音を抑制及び白色化するように構成されたLタップモニック予測誤差生成フィルタである。線形予測フィルタは、離散時間ランダム過程の現在のサンプルの推定を、過去のサンプルの線形結合から形成する。線形予測フィルタは、情報に基づく現在のサンプルの推定を過去に基づいて構築するためにサンプル間の相関関係を用いる。
一実施形態においては、フィルタ340は、フィルタ330からの出力サンプルy(n)と基準信号、例えばUW、との間の誤差シーケンスを用いて設計することができる。
Figure 0004814310
次に、Lタップモニック予測誤差生成フィルタ重み
Figure 0004814310

Figure 0004814310
を最小化するように設計されている。
この問題を解く一方法は、最小二乗(LS)手法と呼ばれる統計的解法の適用を含み、線形予測フィルタの係数
Figure 0004814310
は、
Figure 0004814310
を最小にするように最適化される。最適なLS解は以下のように得ることができる。
Figure 0004814310
そして、Lは、L ≦ M / 2 + 1を満たすように設定すべきである。フィルタ330及び340は、2つの別個のフィルタである必要がない。これらのフィルタは、以下のインパルス応答を有する1つのフィルタに置換することができる。
Figure 0004814310
次に、フィルタ340からの出力は、加算器350、判定装置360、及びインパルス応答cpost(n)によって表されるフィードバックフィルタ370を具備する判定(負)フィードバックループによって処理される。
一実施形態においては、送信された信号x(n)は、アルファベットから取り出されたシンボルのシーケンスである。加法性雑音及び信号歪みに起因して、受信器によって受信されて前置フィルタ390によってフィルタリングされた信号は、アルファベットの許容されたシンボルに正確に対応することができない。判定装置360は、実際の送信信号の推定又は推測を入力における信号から構築し、このため判定装置の出力はアルファベットに属する。判定装置360の出力におけるシンボルシーケンスは、硬判定シンボルシーケンスと呼ばれる。一実施形態においては、判定デバイス360は、一連の判定しきい値を入力信号に適用する量子化器であることができる。
フィードバックフィルタ370は、フィルタ340と実質的に同じ係数を有する予測フィルタである。フィルタ370の係数は、以下の式によって決定することができる。
Figure 0004814310
従って、2つのフィルタ間では第1の係数のみが異なる。
復号器410は、判定装置360の入力においてシンボルシーケンスを受け取ってビットシーケンスに復号する。次に、CRC検査装置420は、ビットシーケンスを受け取り、復号の際に誤りが存在するかどうかを検査して訂正可能なビット誤りを訂正し、ビットシーケンスBkを出力する。その他の実施形態においては、復号器410は、代わりに判定装置360の後に置くことができる。さらに、CRC検査は、その他の復号誤り検査方式に代えることができる。
図3のDFE構造は、フィルタ340によって導入された信号の歪みを完璧に元に戻すべきであるため、フィードバック信号の誤りがないときのみに最適である。しかしながら、現実的には、フィードバックループには判定上の誤りが存在するのが典型的である。判定装置が不正確な判定をしたときには、ISIの訂正が不正確になり、将来の判定の妨げになる。このことは、誤り伝播と呼ばれる。
この問題を解決するために、判定装置360によって行われた不正確な判定に起因する歪みの影響を軽減させるべきである。この軽減を完遂させるために、フィルタ340及び370は、各判定サイクル後に判定信頼性の関数として改修することができる。しかしながら、この改修は、特にフィルタの改良が繰り返し行われた場合に非常に複雑な計算を要求する。
図4は、予め設計されたDFE内への信頼性係数の単純であるがもっともらしい組み入れが行われる典型的なチャネル/受信機の動作を示した機能ブロック図である。この実施形態は、図3の受信機の計算上の複雑さを回避する。
図4に示されるように、乗算信頼性係数α及び関連する乗算係数f(α)が予測フィルタ372及び342に組み入れられ、これらのフィルタの係数は、シーケンス{−p(n)}によって決定される。予め定義されたマッピング関係f(α)には数多くの異なる選択肢が存在する。一実施形態においては、f(α) = αである。他の実施形態においては、f(α) = α^2である。これで、フィルタ340及び370の係数は以下のとおりである。
Figure 0004814310
図4の実施形態において、フィルタ340は、時間遅延装置346、予測フィルタ342、f(α)の利得を有する乗算スカラー344、及び加算器348を具備する構造によって実現される。判定装置360は、シンボル遅延を導入するため、時間遅延装置346は、フィルタ342からの出力と判定フィードバック信号との間において同期化を達成させるために加えられる。フィルタ342の係数は、シーケンス{−p(n)}によって決定される。フィルタ342及びスカラー344は、1つのフィルタ347として実現できることが理解されるであろう。
フィルタ370は、αの利得を有する乗算スカラー374を、その係数がシーケンス{−p(n)}によって決定されるフィルタ372と直列に置くことによって実現させることができる。
信頼性係数αは、判定誤差がほぼゼロである場合は1に設定され、判定がまったく信頼できない場合は0に設定される。αは、判定プロセスの信頼性に依存して、0乃至1の範囲内の値に設定することができる。
一実施形態においては、制御回路380は、信頼性係数に関する0乃至1の値を生成するように及びスカラー344及び374を適宜調整するように構成される。より高い信頼性が確保されてαが1に近くなるように信頼性係数に関する値を生成するための様々な方法が存在する。一実施形態においては、信頼性係数は、{p(n)}の生成に関して用いられなかったUW部分を用いることによって生成することができる。
他の実施形態においては、信頼性係数は、判定装置360の出力におけるシンボルシーケンス及び復号されたビットシーケンス
Figure 0004814310
からの再生成されたシンボルシーケンスを比較することによって生成することができる。フレーム(ビットシーケンス)がCRC検査に合格したときに、送信機によって用いられたのと同じビットからシンボルへの変換方式を用いることによって、送信されたシンボルシーケンスをB^kから再生成することができる。
信頼性係数を提供するための評価基準は、異なる実施形態ごとに異なることができる。一実施形態においては、信頼性係数に関する評価基準は、累積シンボル判定合格確率であること又は基準信号シーケンスと送信された基準シンボルに応じて生成される判定装置360の出力における硬判定シンボルシーケンスとの間の正規化された相関関係であることができる。
図5は、図1の典型的システム100において受信された信号を等化する典型的方法500を示す流れ図である。方法500は、ブロック502において開始し、ブロック502において、受信機は、チャネルを通じて送信された信号r(n)を受信する。ブロック504に進み、r(n)は、線形等化器等の第1のフィルタによってフィルタリングされる。次にブロック506において、第2のフィルタは、第1のフィルタからの出力をフィルタリングする。ブロック508に進み、第1のフィルタからの出力が第2のフィルタからの出力に加えられる。ブロック510に進み、第3のフィルタの出力からのフィードバック信号が、ブロック508において得られた信号から減じられる。次にブロック512において、判定装置は、入力における信号、例えばブロック510の結果得られた信号、からの送信シンボルの推定が一組の予め決められたシンボル、例えばアルファベット、の1つであるように前記推定を構築する。ブロック514に進み、第3のフィルタは、シンボル推定値のシーケンスを判定装置から受け取り、判定フィードバック信号を生成する。
図6は、線形等化とDFE等化の間におけるソフト切り換えの典型的方法を示す流れ図である。0乃至1の範囲内の値を有する信頼性係数αは、判定フィードバック信号が等化に関してどの程度依存されるかを制御する。αが0に設定されたときには、判定フィードバックは適用されない。受信機は、線形等化のみを受信信号r(n)に適用する。信頼性係数が1に設定されたときには、全判定フィードバックが適用される。
方法600は、ブロック602において開始し、ブロック602において、制御回路は、信頼性係数αをゼロに設定する。ブロック604に進み、決定装置は、入力におけるシンボルの推定が一組の予め決められたシンボル、例えばアルファベット、のうちの1つであるように前記推定を構築する。次にブロック606において、制御回路は、信頼性係数αを小さい値、例えば0.1だけ増加させる。ブロック608に進み、以前の判定からのシンボル推定のシーケンスを用いて、ゼロ以外の小さい値αによるDFE処理が行われる。ブロック612において、制御回路は、予め決められた最大値に達しているか又は超えているかどうかを決定する。この値は、典型的には1であるが、1未満であることも可能である。その答えがいいえである場合は、方法は、ブロック604に戻り、他の繰り返しを開始させる。その答えがはいである場合は、次にブロック614において、ソフトシンボル(すなわち、判定装置の入力)が復号器に送られてデータ復号が行われる。
図7は、線形等化とDFE等化の間におけるソフト切り換えのさらに他の方法を示す流れ図である。典型的実施形態においては、既知の基準シンボルと判定装置によって生成されたその推定を比較することによって、各繰り返しにおいて信頼性係数を盲目的に増加させる代わりに適応的に更新することができる。繰り返しプロセスは、信頼性係数のより有意な変化がそれ以上存在しないか又は予め決められた繰り返し回数後に完了する。方法は、ブロック702において開始し、ブロック702において、制御回路は、信頼性係数αをゼロに設定する。ブロック704に進み、受信機は、通信チャネルを通じて送信される既知の基準シンボルシーケンスを受信する。次にブロック706において、受信機は、信頼性係数の現在値によって減衰された判定フィードバック信号による判定帰還型等化を行う。このステップ中に、判定装置は、入力におけるシンボルの推定を構築する。判定フィードバック信号は、シンボル推定値に基づいて生成される。次にブロック708において、制御回路は、判定フィードバックシンボル推定を受信された既知の基準シンボルと比較し、フィードバックシンボル決定の精度を決定する。ブロック710に進み、制御回路は、フィードバックシンボル判定の精度に基づいて信頼性係数を更新する。ブロック712において、制御回路は、信頼性係数の増分が予め決められたしきい値よりも小さいかどうか又は最大繰り返し回数に達しているかどうかを決定する。その答えがいいえである場合は、方法は、ブロック706に戻り、他の繰り返しを開始させる。その答えがはいである場合は、次にブロック714において、受信機は、データをフィルタリングし、現在値に設定された信頼性係数を用いてデータを復号する。
図8は、線形等化とDFE等化の間におけるソフト切り換えのさらに他の方法を示す流れ図である。典型的実施形態においては、繰り返し手法が採用され、信頼性係数が0から予め決められた最大値までゆっくりと増加される。繰り返しが終了後、信頼性係数は、受信された既知のシンボルシーケンスを推定する際に最も少ない数の誤りを生じさせた値に設定される。方法は、ブロック802において開始し、ブロック802において、制御回路は、信頼性係数αをゼロに設定する。ブロック804に進み、受信機は、通信チャネルを通じて送信された既知の基準シンボルシーケンスを受信する。次にブロック806において、受信機は、信頼性係数の現在値によって減衰された判定フィードバック信号による判定帰還型等化を行う。このステップ中に、判定装置は、入力におけるシンボルの推定を構築する。判定フィードバック信号は、シンボル推定に基づいて生成される。次にブロック808において、制御回路は、信頼性係数αを小さい値、例えば0.1、だけ増加させる。ブロック810に進み、制御回路は、予め決められた最大値に達しているか又は超えているかを決定する。この値は典型的には1であるが、1未満であることも可能である。その答えがいいえである場合は、方法は、ブロック806に戻り、他の繰り返しを開始させる。その答えがはいである場合は、次にブロック812において、制御回路は、選択され値がフィードバックシンボル推定を構築する際に最も少ない数の誤りを生じさせるようなゼロと予め決められた最大値の間の値に信頼性係数を設定する。誤りが存在するかどうかは、判定フィードバックシンボル推定を受信された既知の基準シンボルと比較することによって決定される。ブロック814に進み、受信機は、決定された信頼性係数に対応するソフトシンボルを供給することによってデータをフィルタリング及び復号する。
図9は、図1の典型的システム100における線形等化とDFE等化の間でのソフト切り換えの他の典型的方法を示す流れ図である。この実施形態においては、信頼性係数αは、CRC検査に合格した場合に復号データから再生成された受信シンボルに基づいて定期的に更新される。方法900は、ブロック902において開始し、ブロック902において、制御回路は、信頼性係数αを初期値、例えばゼロ、に設定する。ブロック904に進み、受信機は、通信チャネルを通じて送信されたデータシンボルシーケンスを受信する。次にブロック906において、受信機は、信頼性係数の現在値によって減衰された判定フィードバック信号による判定帰還型等化を行う。このステップ中に、判定装置は、入力におけるシンボルの推定を構築する。判定フィードバック信号は、シンボル推定に基づいて生成される。ブロック908に進み、ソフトシンボルが復号器に送られる。次に、データ復号及びCRC検査が順次行われる。次にブロック910において、制御回路は、CRC検査に合格した場合に、フィードバックシンボル判定の精度を決定するために、判定フィードバックシンボル推定を復号データから再生成された受信シンボルと比較する。次にブロック912において、制御回路は、フィードバックシンボル判定の精度に基づいて信頼性係数を更新する。
情報及び信号は様々な技術及び技法のうちのいずれかを用いて表すことができることを当業者は理解するであろう。例えば、上記の説明全体を通じて参照されることがあるデータ、命令、コマンド、情報、信号、ビット、シンボル、及びチップは、電圧、電流、電磁波、磁場、磁粒子、光学場、光学粒子、又はその組合せによって表すことができる。
本明細書において開示される実施形態に関連して説明されている様々な例示的論理ブロック、モジュール、回路、及びアルゴリズム上のステップは、電子ハードウェアとして、コンピュータソフトウェアとして、又は両方の組合せとして実装できることを当業者はさらに理解するであろう。ハードウェアとソフトウェアのこの互換性を明確に例示するため、上記においては、様々な例示的構成要素、ブロック、モジュール、回路、及びステップが、各々の機能の観点で一般的に説明されている。これらの機能がハードウェアとして又はソフトウェアとして実装されるかは、全体的システムに対する特定の用途上の及び設計上の制約事項に依存する。当業者は、説明されている機能を各々の特定の用途に合わせて様々な形で実装することができるが、これらの実装決定は、本発明の適用範囲からの逸脱を生じさせるものであるとは解釈すべきではない。
本明細書において開示される実施形態に関連して説明されている様々な例示的な論理ブロック、モジュール、及び回路は、本明細書において説明されている機能を果たすように設計された汎用プロセッサ、デジタル信号プロセッサ(DSP)、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)、その他のプログラミング可能な論理デバイス、ディスクリートゲートロジック、ディスクリートトランジスタロジック、ディスクリートハードウェア構成品、又はそのあらゆる組合せ、とともに実装又は実行することができる。汎用プロセッサはマイクロプロセッサであることができるが、代替として、従来のどのようなプロセッサ、コントローラ、マイクロコントローラ、又はステートマシンであってもよい。さらに、プロセッサは、計算装置の組合せ、例えば、DSPと、1つのマイクロプロセッサとの組合せ、複数のマイクロプロセッサの組合せ、DSPコアと関連する1つ以上のマイクロプロセッサの組合せ、又はその他のあらゆる該コンフィギュレーションとの組合せ、として実装することもできる。
本明細書において開示される実施形態に関連して説明されている方法又はアルゴリズムのステップは、本発明の適用範囲から逸脱せずに互換することが可能である。これらのステップは、ハードウェア内において直接具体化させること、プロセッサによって実行されるソフトウェアモジュール内において具体化させること、又は両方の組合せ内において具体化させることができる。ソフトウェアモジュールは、RAMメモリ、フラッシュメモリ、ROMメモリ、ERPOMメモリ、EERPOMメモリ、レジスタ、ハードディスク、取り外し可能ディスク、CD−ROM、又は当業において知られるその他のあらゆる形態の記憶媒体に常駐することが可能である。典型的記憶媒体は、プロセッサが記憶媒体から情報を読み出すことができるように及び記憶媒体に情報を書き込むことができるようにプロセッサに結合される。代替として、記憶媒体は、プロセッサと一体化させることができる。プロセッサ及び記憶媒体は、ASIC内に常駐することができる。ASICは、ユーザー端末内に常駐することができる。代替として、プロセッサ及び記憶媒体は、ユーザー端末において個別構成要素として常駐することができる。
開示されている実施形態に関する上記の説明は、当業者が本発明を製造又は使用できるようにすることを目的とするものである。これらの実施形態に対する様々な修正は、当業者にとっては容易に明確になるであろう。本明細書において定められている一般原理は、本発明の精神及び適用範囲を逸脱しない形でその他の実施形態に対しても適用することができる。以上のように、本発明は、本明細書において示されている実施形態に限定されることを意図するものではなく、本明細書において開示されている原理及び斬新な特長に一致する限りにおいて最も広範な適用範囲が認められるべきである。
典型的無線通信システム100の概要を示した図である。 図1のシステムの異なる実施形態おける送信に関する2つの異なる典型的信号フォーマットを示したブロック図である。 典型的チャネル/受信機の動作を示した機能ブロック図である。 信頼性係数が予め設計されたDFE内に組み入れられている典型的チャネル/受信機の動作を示した機能ブロック図である。 図1の典型的システム100において受信された信号を等化する典型的方法500を示した流れ図である。 図1の典型的システム100において線形等化とDFE等化の間でソフト切り換える典型的方法を示した流れ図である。 図1の典型的システム100において線形等化とDFE等化の間でソフト切り換える他の典型的方法を示した流れ図である。 図1の典型的システム100において線形等化とDFE等化の間でソフト切り換える他の典型的方法を示した流れ図である。 図1の典型的システム100において線形等化とDFE等化の間でソフト切り換える他の典型的方法を示した流れ図である。

Claims (19)

  1. チャネルを通じて送信されたシンボルシーケンスを具備する信号を処理するように構成されたデバイスであって、
    前記信号を受信する入力を有する第1のフィルタであって、前記第1のフィルタは線形等化器である第1のフィルタと、
    減算器と、判定装置と、第2のフィルタと、を具備する判定フィードバックループであって、前記減算器は、前記第2のフィルタによって生成された判定フィードバックループ信号を、前記第1のフィルタの出力から減じるために接続され、前記判定装置は、前記減算器の出力に接続された入力と、前記第2のフィルタの入力に接続された出力と、を有し、前記第2のフィルタは、判定信頼性評価基準を具備するスカラー値によって重みが付けられた信頼性係数を有するとともに、前記第1のフィルタの係数は前記スカラー値によって重みが付けられず、前記スカラー値を変更することによって、等化のために前記判定フィードバック信号が依存する程度を調整するものであり、
    前記第1のフィルタの出力に結合された入力を有する遅延装置と、
    前記遅延装置の出力に結合された入力を有する第3のフィルタと、
    前記第1のフィルタの前記出力及び前記第3のフィルタの前記出力を合計するために接続された加算器と、
    前記第3のフィルタは前記第2のフィルタと実質的に同じフィルタ係数を有し、第1の係数のみが前記フィルタ間で異なっており、前記減算器は、前記第2のフィルタの出力を前記加算器の出力から減じるために接続され、前記第3のフィルタは、判定信頼性評価基準を具備するスカラー値によって重みが付けられた係数を有するデバイス。
  2. 前記スカラー値に関する値を生成する回路をさらに具備する請求項1に記載のデバイス。
  3. 前記送信されたシンボルシーケンスは、少なくとも既知のシンボルシーケンスを具備し、前記回路は、前記既知のシンボルシーケンスに対する前記判定ユニットの出力の精度に基づいて前記スカラー値の値を生成するように構成されている請求項2に記載のデバイス。
  4. 前記デバイスはさらに復号器を具備し、前記回路は、前記判定装置の前記出力において生成されたシンボルシーケンスと、前記復号器からの再生成されたシンボルシーケンスとを比較するように構成される請求項2に記載のデバイス。
  5. 0乃至1の範囲内の実質的に同等のスカラー値によってあるいは、予め定義されたマッピング関係を通じて互いに関連づけられたスカラー値によって、前記第2及び第3のフィルタの前記出力を重み付けするように構成されている請求項1に記載のデバイス。
  6. 前記スカラー値は、前記判定フィードバック入力信号の前記信頼性係数を表す請求項5に記載のデバイス。
  7. 前記第1のフィルタは、線形等化器あるいは線形MMSE等化器あるいは線形ZF等化器を具備する請求項5に記載のデバイス。
  8. 前記信頼性係数に関する値を生成する回路をさらに具備する請求項6に記載のデバイス。
  9. 前記送信されたシンボルシーケンスは、少なくとも1つの既知のシンボルシーケンスを具備し、前記回路は、前記既知のシンボルシーケンスに基づいて前記信頼性係数の前記値を生成するように構成されている請求項8に記載のデバイス。
  10. 前記回路は、前記判定装置の前記出力におけるシンボルシーケンスと、復号器からの再生成されたシンボルシーケンスとを比較することによって前記信頼性係数の値を生成するように構成されている請求項8に記載のデバイス。
  11. 前記送信されたシンボルシーケンスは、既知のシンボルシーケンスを具備し、
    前記デバイスは、前記第1のフィルタの前記出力シンボルシーケンスと前記既知のシンボルシーケンス間の違いを用いて前記第2及び第3のフィルタの前記フィルタ係数を設定するように構成されている請求項5に記載のデバイス。
  12. 前記回路は、等化のために前記判定フィードバック信号がどの程度用いられるかを制御するために0乃至1の範囲内の値を有する前記信頼性係数を変更する手段を具備する請求項2に記載のデバイス。
  13. 処理された信号を生成するために受信信号を処理する方法であって、
    シンボルシーケンスを具備する信号を受信することと、
    第1のフィルタによって前記信号をフィルタリングすることであって、前記第1のフィルタは線形等化器であることと、
    前記第1のフィルタの前記出力から第2のフィルタからの判定フィードバック信号を減算してシンボルシーケンスを提供することと、
    一連の判定しきい値を各シンボルに適用することによって、前記減算ステップでのシンボルシーケンス内に各シンボルの推定を構築して、各シンボルに対する前記推定を一連の予め決められたシンボルの1つとすることと、
    前記第2のフィルタによって前記シンボル推定の前記シーケンスをフィルタリングすることによって前記判定フィードバック信号を提供することと、を具備し、
    前記第2のフィルタは、判定信頼性評価基準を具備するスカラー値によって重みが付けられた信頼性係数を有するとともに、前記第1のフィルタの係数は前記スカラー値によって重みが付けられず、前記スカラー値を変更することによって、判定フィードバックが前記処理された信号に影響を及ぼす程度を調整するものであり、
    前記スカラー値を変更することは、
    (1)まず前記信頼性係数を0に設定することによって線形等化を単独で実行することであって、前記信頼性係数は、等化のために前記判定フィードバック信号がどの程度まで用いられるかを制御するために、0乃至1の範囲内の値を有し、フィードバック無しおよびフィードバック有りに対してそれぞれ0、1に設定された前記信頼性係数が用いられることと、
    前記シンボルシーケンス内に各シンボルの推定を構築して、各シンボルに対する前記推定を一連の予め決められたシンボルの1つとすることと、
    前記信頼性係数を増加させることと、
    以前の構築からの前記1つ以上のシンボル推定を用いて前記判定フィードバック等化を行うことと、
    構築するステップ、増加させるステップ及び判定フィードバック等化を行うステップを、前記信頼性係数が、0から最大値までの範囲で、最も少ない数の誤りを生じさせるような値になるまで繰り返すこと、または、
    (2)まず前記信頼性係数を0に設定することによって線形等化を単独で実行することであって、前記信頼性係数は、等化のために前記判定フィードバック信号がどの程度まで用いられるかを制御するために、0乃至1の範囲内の値を有し、フィードバック無しおよびフィードバック有りに対してそれぞれ0、1に設定された前記信頼性係数が用いられることと、
    前記シンボルシーケンス内に各シンボルの推定を構築して、各シンボルに対する前記推定を一連の予め決められたシンボルの1つとすることと、
    前記信頼性係数を更新することと、
    以前の構築からの前記1つ以上のシンボル推定を用いて前記判定フィードバック等化を行うことと、
    構築するステップ、更新するステップ及び判定フィードバック等化を行うステップを、前記信頼性係数の0乃至1の範囲内での変化が予め定められたしきい値未満になるかあるいは反復の最大回数になるまで繰り返すこと、のいずれか一方である方法。
  14. 前記スカラー値を変更することは、等化のために前記判定フィードバック信号がどの程度まで用いられるかを制御するために、0乃至1の範囲内の値を有する前記信頼性係数を変更することを具備する請求項13に記載の方法。
  15. 復号を行うことをさらに具備し、前記更新することは、シンボル推定と復号からの再生成されたシンボルシーケンスとを比較することを具備する請求項13に記載の方法。
  16. 前記受信された信号は、少なくとも既知のシンボルシーケンスを具備する、チャネルを通じて送信されたシンボルシーケンスであり、前記更新することは、前記既知のシンボルシーケンスに基く請求項13に記載の方法。
  17. 前記スカラー値を変更することは、
    まず前記信頼性係数を0に設定することによって線形等化を単独で実行することであって、前記信頼性係数は、等化のために前記判定フィードバック信号がどの程度まで依存されるかを制御するために、0乃至1の範囲内の値を有し、フィードバック無しおよびフィードバック有りに対してそれぞれ0、1に設定された前記信頼性係数が用いられることと、
    前記シンボルシーケンス内に各シンボルの推定を構築して、各シンボルに対する前記推定を一連の予め決められたシンボルの1つとすることと、
    以前の構築からの前記1つ以上のシンボル推定を用いて前記判定フィードバック等化を行うことと、
    前記シンボルに対して復号及びCRC検査を行うことと、
    CRC検査に合格した場合は前記信頼性係数を更新することと、
    前記受信信号を処理するために、前記構築するステップ、前記判定フィードバック等化を行うステップ、復号及びCRC検査を行うステップ、及び更新するステップを繰り返すことと、を具備する請求項13に記載の方法。
  18. 前記更新することは、シンボル推定と復号からの再生成されたシンボルシーケンスとを比較することを具備する請求項17に記載の方法。
  19. 前記第1のフィルタの出力を第3のフィルタによってフィルタリングすることと、
    前記第1のフィルタの出力を前記第3のフィルタの出力に加算することと、
    前記加算ステップでの結果から前記判定フィードバック信号を減算して、前記シンボルシーケンスを提供することと、を具備し、
    前記第3のフィルタは前記第2のフィルタと実質的に同じフィルタ係数を有し、第1の係数のみが前記フィルタ間で異なっており、前記第3のフィルタは、判定信頼性評価基準を具備するスカラー値によって重みが付けられた係数を有する請求項13に記載の方法。
JP2008504362A 2005-03-29 2006-03-28 等化制御に関する方法及び装置 Expired - Fee Related JP4814310B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US66633505P 2005-03-29 2005-03-29
US60/666,335 2005-03-29
US11/387,152 US8098722B2 (en) 2005-03-29 2006-03-22 Method and apparatus for equalization control
US11/387,152 2006-03-22
PCT/US2006/011649 WO2006127119A2 (en) 2005-03-29 2006-03-28 Method and apparatus for equalization control

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011106329A Division JP2011223591A (ja) 2005-03-29 2011-05-11 等化制御に関する方法及び装置

Publications (2)

Publication Number Publication Date
JP2008535403A JP2008535403A (ja) 2008-08-28
JP4814310B2 true JP4814310B2 (ja) 2011-11-16

Family

ID=37070482

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008504362A Expired - Fee Related JP4814310B2 (ja) 2005-03-29 2006-03-28 等化制御に関する方法及び装置
JP2011106329A Withdrawn JP2011223591A (ja) 2005-03-29 2011-05-11 等化制御に関する方法及び装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2011106329A Withdrawn JP2011223591A (ja) 2005-03-29 2011-05-11 等化制御に関する方法及び装置

Country Status (8)

Country Link
US (1) US8098722B2 (ja)
EP (1) EP1869853B1 (ja)
JP (2) JP4814310B2 (ja)
KR (1) KR100931118B1 (ja)
CN (1) CN101180845A (ja)
AT (1) ATE462254T1 (ja)
DE (1) DE602006013108D1 (ja)
WO (1) WO2006127119A2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8098722B2 (en) 2005-03-29 2012-01-17 Qualcomm Incorporated Method and apparatus for equalization control
US8396110B1 (en) * 2010-12-03 2013-03-12 Xilinx, Inc. Combined decision feedback and linear equalization
US9143372B2 (en) * 2012-10-26 2015-09-22 Samsung Electronics Co., Ltd. Communication system with receiver optimization mechanism and method of operation thereof
KR102157063B1 (ko) * 2014-03-06 2020-10-23 삼성전자주식회사 간섭 신호 정보를 추출하는 방법 및 이를 위한 장치
US9853840B2 (en) * 2015-03-02 2017-12-26 Sony Corporation Receiver unit and receiving method
TWI597955B (zh) * 2015-08-05 2017-09-01 晨星半導體股份有限公司 決策回授等化器之前饋等化器係數及反饋等化器係數的計算方法及裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0618651A (ja) * 1992-07-01 1994-01-28 Nec Corp レーダー干渉波除去装置
JPH1065587A (ja) * 1996-08-19 1998-03-06 Nec Eng Ltd 自動等化器
JP2000295145A (ja) * 1999-01-29 2000-10-20 Fr Telecom 決定帰還等化器及び決定帰還等化方法
WO2004010665A2 (en) * 2002-07-18 2004-01-29 Qualcomm Incorporated Method and apparatus for hybrid decision feedback equalization

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4939576A (en) * 1989-07-24 1990-07-03 Campbell Jack J Adaptive ringing reducer for television signal processing
US5388124A (en) * 1992-06-12 1995-02-07 University Of Maryland Precoding scheme for transmitting data using optimally-shaped constellations over intersymbol-interference channels
JP3102221B2 (ja) * 1993-09-10 2000-10-23 三菱電機株式会社 適応等化器および適応ダイバーシチ等化器
US7006565B1 (en) * 1999-04-15 2006-02-28 Ati Technologies Inc. Hybrid soft and hard decision feedback equalizer
US7292661B1 (en) * 2000-03-20 2007-11-06 Massachusetts Institute Of Technology Block-iterative equalizers for digital communication system
US6424678B1 (en) * 2000-08-01 2002-07-23 Motorola, Inc. Scalable pattern methodology for multi-carrier communication systems
US7031405B1 (en) * 2000-11-15 2006-04-18 Ati Research, Inc. Carrier phase estimation based on single-axis constant modulus cost criterion and Bussgang criteria
US6829297B2 (en) * 2001-06-06 2004-12-07 Micronas Semiconductors, Inc. Adaptive equalizer having a variable step size influenced by output from a trellis decoder
US20030231726A1 (en) * 2002-06-12 2003-12-18 Andreas Schuchert Arrangement and method for frequency domain compensation of OFDM signals with IQ imbalance
US7266146B2 (en) * 2002-06-18 2007-09-04 Ralink Technology, Inc. Symbol-based decision feedback equalizer (DFE) optimal equalization method and apparatus with maximum likelihood sequence estimation for wireless receivers under multipath channels
GB2403113B (en) * 2002-08-16 2005-05-11 Toshiba Res Europ Ltd Channel estimation and training sequence determination
DE10250555A1 (de) * 2002-10-30 2004-05-19 Philips Intellectual Property & Standards Gmbh Verfahren zur Ermittlung von Filterköffizienten eines digitalen Filters und digitales Filter
US7092465B2 (en) * 2002-11-14 2006-08-15 Freescale Semiconductor, Inc. Method and apparatus for processing an amplitude modulated (AM) signal
US20050185743A1 (en) * 2004-01-14 2005-08-25 Oki Techno Centre (Singapore) Pte Ltd Apparatus for burst and timing synchronization in high-rate indoor wireless communication
KR100539248B1 (ko) * 2004-02-05 2005-12-27 삼성전자주식회사 결정 피드백 이퀄라이저 및 피드백 필터 계수 업데이트 방법
US8098722B2 (en) 2005-03-29 2012-01-17 Qualcomm Incorporated Method and apparatus for equalization control

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0618651A (ja) * 1992-07-01 1994-01-28 Nec Corp レーダー干渉波除去装置
JPH1065587A (ja) * 1996-08-19 1998-03-06 Nec Eng Ltd 自動等化器
JP2000295145A (ja) * 1999-01-29 2000-10-20 Fr Telecom 決定帰還等化器及び決定帰還等化方法
WO2004010665A2 (en) * 2002-07-18 2004-01-29 Qualcomm Incorporated Method and apparatus for hybrid decision feedback equalization

Also Published As

Publication number Publication date
US20060222124A1 (en) 2006-10-05
DE602006013108D1 (de) 2010-05-06
US8098722B2 (en) 2012-01-17
EP1869853B1 (en) 2010-03-24
JP2008535403A (ja) 2008-08-28
WO2006127119A2 (en) 2006-11-30
KR100931118B1 (ko) 2009-12-10
JP2011223591A (ja) 2011-11-04
EP1869853A2 (en) 2007-12-26
KR20070119056A (ko) 2007-12-18
WO2006127119A3 (en) 2007-01-18
CN101180845A (zh) 2008-05-14
ATE462254T1 (de) 2010-04-15

Similar Documents

Publication Publication Date Title
EP2071785B1 (en) Blind channel estimation
US7684481B2 (en) High speed data packet access minimum mean squared equalization with direct matrix inversion training
US5533063A (en) Method and apparatus for multipath channel shaping
JP4694750B2 (ja) 通信信号内の信号外乱を白色化する方法と受信装置とシステム
US20110312275A1 (en) Signal reception method and apparatus for non-stationary channels
JP4621683B2 (ja) ノイズ白色化フィルタリング方法および装置
JP5174141B2 (ja) チャネルイコライゼーションのための方法およびシステム
US20060039459A1 (en) System and method for linear distortion estimation by way of equalizer coefficients
JP2008532354A (ja) 向上されたブロック等化を提供する無線通信装置及び関連する方法
EP1393490A1 (en) Method and apparatus for estimating the signal to interference ratio of a wireless channel
JP4814310B2 (ja) 等化制御に関する方法及び装置
JP2008530906A (ja) 過去、現在及び/又は将来の自己相関マトリクスの予測値に基づいてブロック等化を実行する無線通信装置及び関連する方法
CN101106386A (zh) 时域自适应均衡器
JP2002043984A (ja) 情報伝送チャンネルのインパルス応答を推定する方法及び装置
KR20070012311A (ko) 수신 신호 내의 간섭을 줄이기 위한 방법, 수단 및 제품
EP1714449A1 (en) Method and apparatus to perform channel estimation for a communication system
TWI337473B (en) Method and apparatus for equalization control
WO2004008705A1 (en) Noise whitening
Zoltowski et al. Conjugate-gradient-based decision feedback equalization with structured channel estimation for digital television
KR101363411B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 신호수신 장치 및 방법
CN115473777A (zh) 一种自适应soqpsk调制解调方法、终端和接收机
WO2012176695A1 (ja) 分散推定装置
Riera-Palou Reconfigurable structures for direct equalisation in mobile receivers
Mackechnie Maximum likelihood receivers for channels having memory
US7970077B2 (en) Estimation of symbols of transmitted signals using hypotheses

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100608

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100907

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100914

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101008

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101208

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110511

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110726

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110825

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees