JP4811581B2 - 半導体装置、半導体装置の製造方法及び電子モジュールの製造方法 - Google Patents
半導体装置、半導体装置の製造方法及び電子モジュールの製造方法 Download PDFInfo
- Publication number
- JP4811581B2 JP4811581B2 JP2006164611A JP2006164611A JP4811581B2 JP 4811581 B2 JP4811581 B2 JP 4811581B2 JP 2006164611 A JP2006164611 A JP 2006164611A JP 2006164611 A JP2006164611 A JP 2006164611A JP 4811581 B2 JP4811581 B2 JP 4811581B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- channel
- bump
- type resistor
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Wire Bonding (AREA)
Description
半導体基板に、Nチャネル形及びPチャネル形の電界効果トランジスタを含む集積回路を形成し、前記集積回路に電気的に接続されるようにパッドを形成し、前記パッド上に第1のバンプを形成すること、
前記集積回路の動作速度を測定すること、
前記Nチャネル形又はPチャネル形の電界効果トランジスタの上方に第2のバンプを設けること、
を含み、
前記動作速度が基準値より遅いことが測定された場合に、前記Nチャネル形の前記電界効果トランジスタのチャネル上方に前記第2のバンプを設け、
前記動作速度が前記基準値より速いことが測定された場合に、前記Pチャネル形の前記電界効果トランジスタのチャネル上方に前記第2のバンプを設ける。本発明によれば、第2のバンプを介して電界効果トランジスタのチャネルに力を加えることができ、チャネルに力を加えるとその動作速度が変化する性質を利用して、特性を調整することができる。
(2)この半導体装置の製造方法において、
前記集積回路は、N形半導体及びP形半導体からなるN形抵抗及びP形抵抗をさらに含み、
前記N形抵抗及び前記P形抵抗の抵抗値を測定すること、
前記N形抵抗及び前記P形抵抗の少なくとも一方の上方に第3のバンプを設けること、
をさらに含み、
前記N形抵抗の抵抗値が基準値より高いことが測定された場合に、前記N形抵抗の上方に前記第3のバンプを設け、
前記P形抵抗の抵抗値が基準値より低いことが測定された場合に、前記P形抵抗の上方に前記第3のバンプを設けてもよい。
(3)本発明に係る電子モジュールの製造方法は、
Nチャネル形及びPチャネル形の電界効果トランジスタを含む集積回路と、前記集積回路に電気的に接続されるパッドと、前記パッド上に形成された第1のバンプと、を有する半導体装置を用意し、前記集積回路の動作速度を測定すること、
前記Nチャネル形又はPチャネル形の電界効果トランジスタの上方に第2のバンプを設けること、
前記半導体装置を、配線基板にフェースダウンボンディングすること、
を含み、
前記動作速度が基準値より遅いことが測定された場合に、前記Nチャネル形の前記電界効果トランジスタのチャネル上方に前記第2のバンプを設け、
前記動作速度が前記基準値より速いことが測定された場合に、前記Pチャネル形の前記電界効果トランジスタのチャネル上方に前記第2のバンプを設ける。本発明によれば、第2のバンプを介して電界効果トランジスタのチャネルに力を加えることができ、チャネルに力を加えるとその動作速度が変化する性質を利用して、特性を調整することができる。
(4)この電子モジュールの製造方法において、
前記集積回路は、N形半導体及びP形半導体からなるN形抵抗及びP形抵抗をさらに含み、
前記N形抵抗及び前記P形抵抗の抵抗値を測定すること、
前記N形抵抗及び前記P形抵抗の少なくとも一方の上方に第3のバンプを設けること、
をさらに含み、
前記N形抵抗の抵抗値が基準値より高いことが測定された場合に、前記N形抵抗の上方に前記第3のバンプを設け、
前記P形抵抗の抵抗値が基準値より低いことが測定された場合に、前記P形抵抗の上方に前記第3のバンプを設けてもよい。
(5)本発明に係る半導体装置は、
Nチャネル形及びPチャネル形の電界効果トランジスタを含む集積回路が形成されてなる半導体チップと、
前記集積回路に電気的に接続されるように前記半導体チップに設けられたパッドと、
前記パッドの少なくとも一部を避けて形成されてなるパッシベーション膜と、
前記パッド上に形成された第1のバンプと、
前記パッシベーション膜上であって、前記Nチャネル形又はPチャネル形の電界効果トランジスタのチャネル上方に設けられた第2のバンプと、
を含む。本発明によれば、第2のバンプを介して電界効果トランジスタのチャネルに力を加えることができ、チャネルに力を加えるとその動作速度が変化する性質を利用して、特性を調整することができる。
(6)この半導体装置において、
前記集積回路は、N形半導体及びP形半導体からなるN形抵抗及びP形抵抗をさらに含み、
前記N形抵抗及び前記P形抵抗の少なくとも一方の上方に設けられてなる第3のバンプをさらに含んでもよい。
(7)本発明に係る電子モジュールは、
上述した半導体装置と、
前記半導体チップがフェースダウンボンディングされた配線基板と、
を含む。
Claims (3)
- 半導体基板に、Nチャネル形及びPチャネル形の電界効果トランジスタ、並びに、N形半導体及びP形半導体からなるN形抵抗及びP形抵抗を含む集積回路を形成し、前記集積回路に電気的に接続されるようにパッドを形成し、前記パッド上に第1のバンプを形成すること、
前記集積回路の動作速度を測定すること、
前記N形抵抗及び前記P形抵抗の抵抗値を測定すること、
前記Nチャネル形又はPチャネル形の電界効果トランジスタの上方に第2のバンプを設けること、
前記N形抵抗及び前記P形抵抗の少なくとも一方の上方に第3のバンプを設けること、
を含み、
前記動作速度が基準値より遅いことが測定された場合に、前記Nチャネル形の前記電界効果トランジスタのチャネル上方に前記第2のバンプを設け、
前記動作速度が前記基準値より速いことが測定された場合に、前記Pチャネル形の前記電界効果トランジスタのチャネル上方に前記第2のバンプを設け、
前記N形抵抗の抵抗値が基準値より高いことが測定された場合に、前記N形抵抗の上方に前記第3のバンプを設け、
前記P形抵抗の抵抗値が基準値より低いことが測定された場合に、前記P形抵抗の上方に前記第3のバンプを設ける半導体装置の製造方法。 - Nチャネル形及びPチャネル形の電界効果トランジスタ、並びに、N形半導体及びP形半導体からなるN形抵抗及びP形抵抗を含む集積回路と、前記集積回路に電気的に接続されるパッドと、前記パッド上に形成された第1のバンプと、を有する半導体装置を用意すること、
前記集積回路の動作速度を測定すること、
前記N形抵抗及び前記P形抵抗の抵抗値を測定すること、
前記Nチャネル形又はPチャネル形の電界効果トランジスタの上方に第2のバンプを設けること、
前記N形抵抗及び前記P形抵抗の少なくとも一方の上方に第3のバンプを設けること、
前記半導体装置を、配線基板にフェースダウンボンディングすること、
を含み、
前記動作速度が基準値より遅いことが測定された場合に、前記Nチャネル形の前記電界効果トランジスタのチャネル上方に前記第2のバンプを設け、
前記動作速度が前記基準値より速いことが測定された場合に、前記Pチャネル形の前記電界効果トランジスタのチャネル上方に前記第2のバンプを設け、
前記N形抵抗の抵抗値が基準値より高いことが測定された場合に、前記N形抵抗の上方に前記第3のバンプを設け、
前記P形抵抗の抵抗値が基準値より低いことが測定された場合に、前記P形抵抗の上方に前記第3のバンプを設ける電子モジュールの製造方法。 - Nチャネル形及びPチャネル形の電界効果トランジスタ、並びに、N形半導体及びP形半導体からなるN形抵抗及びP形抵抗を含む集積回路が形成されてなる半導体チップと、
前記集積回路に電気的に接続されるように前記半導体チップに設けられたパッドと、
前記パッドの少なくとも一部を避けて形成されてなるパッシベーション膜と、
前記パッド上に形成された第1のバンプと、
前記パッシベーション膜上であって、動作速度が基準値よりも遅い前記Nチャネル形の電界効果トランジスタ又は動作速度が基準値よりも速い前記Pチャネル形の電界効果トランジスタのチャネル上方に設けられた第2のバンプと、
抵抗値が基準値よりも高い前記N形抵抗及び抵抗値が基準値よりも低い前記P形抵抗の少なくとも一方の上方に設けられてなる第3のバンプと、
を含む半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006164611A JP4811581B2 (ja) | 2006-06-14 | 2006-06-14 | 半導体装置、半導体装置の製造方法及び電子モジュールの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006164611A JP4811581B2 (ja) | 2006-06-14 | 2006-06-14 | 半導体装置、半導体装置の製造方法及び電子モジュールの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007335572A JP2007335572A (ja) | 2007-12-27 |
JP4811581B2 true JP4811581B2 (ja) | 2011-11-09 |
Family
ID=38934765
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006164611A Expired - Fee Related JP4811581B2 (ja) | 2006-06-14 | 2006-06-14 | 半導体装置、半導体装置の製造方法及び電子モジュールの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4811581B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5492535B2 (ja) * | 2009-12-04 | 2014-05-14 | パナソニック株式会社 | 半導体装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002198374A (ja) * | 2000-10-16 | 2002-07-12 | Sharp Corp | 半導体装置およびその製造方法 |
JP2006024853A (ja) * | 2004-07-09 | 2006-01-26 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法及びその電気特性制御方法 |
JP4590979B2 (ja) * | 2004-08-24 | 2010-12-01 | パナソニック株式会社 | 半導体装置及びその製造方法 |
-
2006
- 2006-06-14 JP JP2006164611A patent/JP4811581B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007335572A (ja) | 2007-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8547773B2 (en) | Integrated circuit device and electronic instrument | |
US8310478B2 (en) | Integrated circuit device and electronic instrument | |
US6839046B1 (en) | Display driving device and manufacturing method thereof and liquid crystal module employing the same | |
TW501092B (en) | System construction of semiconductor devices and liquid crystal display device module using the same | |
JP2006276287A (ja) | 表示装置 | |
US9935056B2 (en) | Semiconductor chip, method of manufacturing the semiconductor chip, and semiconductor package and display apparatus including the semiconductor chip | |
JP2008134311A (ja) | 半導体回路、走査回路、及びそれを用いた表示装置 | |
US20090057808A1 (en) | Semiconductor device, semiconductor element, and substrate | |
US9502352B2 (en) | Semiconductor wiring patterns | |
JP2009004519A (ja) | 半導体装置 | |
Li et al. | Energy-efficient full-swing logic circuits with unipolar TFTs on flexible substrates | |
JP4811581B2 (ja) | 半導体装置、半導体装置の製造方法及び電子モジュールの製造方法 | |
KR20030068436A (ko) | 반도체 집적회로 장치 | |
US20030041275A1 (en) | Semiconductor integrated circuit device | |
US8188953B2 (en) | Semiconductor device | |
JP2014096564A (ja) | 千鳥状のパッド配線構造を含む半導体素子 | |
JP3587841B2 (ja) | 半導体集積回路 | |
KR101037560B1 (ko) | 고전압 전원의 그라운드와 저전압 전원의 그라운드가 분리된 소스 드라이버 집적회로 | |
JP4471776B2 (ja) | 半導体装置、半導体装置の製造方法 | |
JP5458399B2 (ja) | 表示装置 | |
JP5594630B2 (ja) | 表示装置 | |
US20230260906A1 (en) | Semiconductor device and manufacturing method thereof | |
US20090213104A1 (en) | Source driver circuit | |
US10482933B2 (en) | Column multiplexor decoding | |
JP5710945B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080417 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080701 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100428 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100618 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110518 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110707 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110727 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110809 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140902 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |