本発明は、一対の三角波信号をそれぞれ出力するための三角波信号出力装置に関し、特に、その一対の三角波信号の精度を高める技術に関する。
磁気抵抗素子を用いた角度センサでは、相互にπ/2の位相差を有する2つの正弦波のアナログ信号すなわちA相信号およびB相信号が得られる。これらのA相信号およびB相信号は出力である擬似的正弦波信号を発生させ、それらA相信号およびB相信号はπ/2の位相差を持っているので、適切な信号処理を行うことで、磁界の角度を検出することができる。たとえば、特許文献1に示す回転角度センサがそれである。
特開2001−159542号公報
ところで、上記特許文献1のような回転角度センサでは、A相信号およびB相信号が正弦波であるため、回転角度を求めるためには、マクローリン展開の演算やテーブルの参照のために複雑な三角関数式を計算する必要がある。このため、その複雑な三角関数式の計算のためのマイクロコンピュータおよび計算ソフトが必要となり装置が複雑且つ高価となるだけでなく、消費電力が問題となる場合があった。また、角度検出毎に角度計算時間がかかるために応答性が十分に得られないという欠点があった。
本発明は以上の事情を背景として為されたものであり、その目的とするところは、簡単な構成で安価且つ低消費電力であり且つ応答性の高い位置センサを提供することにある。
前記目的を達成するための請求項1に係る発明の位置センサは、磁界発生部材の相対位置を検出するための三角波出力信号を出力する位置センサであって、(a) 前記磁界発生部材から発生させられた磁界の回転位相に応じて、相互の位相差が90度である一対の擬似的な三角波信号をそれぞれ出力する一対の第1三角波信号出力部および第2三角波信号出力部と、(b) 前記一対の三角波信号の絶対値を算出する絶対値算出部と、(c) その絶対値算出部で算出された前記一対の三角波信号の絶対値を相互に加算する加算部と、(d) その加算部によって算出された前記一対の三角波信号の絶対値の加算値に基づいて前記三角波出力信号の振幅を予め設定された基準値としてその三角波出力信号の波形を整形する波形整形部とを、含むことを特徴とする。
また、請求項2に係る発明の位置センサは、請求項1に係る発明において、(a) 前記第1三角波信号出力部は、第1磁気抵抗素子を含む第1ブリッジ回路を備えたものであり、(b) 前記第2三角波信号出力部は、第1磁気抵抗素子の最大感磁方向とは異なる最大感磁方向を有する第2磁気抵抗素子を含む第2ブリッジ回路を備えたものであり、(c) 前記磁界発生部材の相対回転に伴って、前記一対の三角波信号が該第1ブリッジ回路および第2ブリッジ回路からそれぞれ出力されることを特徴とする。
また、請求項3に係る発明の位置センサは、請求項2に係る発明において、前記第1磁気抵抗素子および第2磁気抵抗素子は、共通の基板上において前記磁界発生部材の回転中心を中心とする相互角度間隔が45度の複数本の放射線上において放射状に配置された磁気抵抗素子であることを特徴とする。
また、請求項4に係る発明の位置センサは、請求項3に係る発明において、前記第1磁気抵抗素子および第2磁気抵抗素子は、基板上において1直線上に所定の間隙を隔てて形成された軟磁性材料製の一対の薄膜ヨークと、その一対の薄膜ヨークの間隙においてその一対の薄膜ヨークを相互に接続するように設けられた、前記軟磁性材料よりも高い電気比抵抗を有し且つ巨大磁気抵抗効果を有するGMR薄膜とからそれぞれ構成されたものであることを特徴とする。
また、請求項5に係る発明の位置センサは、請求項2に係る発明において、前記波形整形部は、前記加算部によって算出された前記一対の三角波信号の絶対値の加算値が一定の基準電圧となるように前記第1ブリッジおよび第2ブリッジの電源電圧を制御するものであることを特徴とする。
また、請求項6に係る発明の位置センサは、請求項2に係る発明において、(a) 前記一対の三角波信号のうちの少なくとも一方を、比較電圧に基づいてデジタル変換し、前記三角波出力信号として出力するアナログ/デジタル変換器を備え、(b) 前記波形整形部は、前記加算部によって算出された前記一対の三角波信号の絶対値の加算値を前記比較電圧として供給し、そのアナログ/デジタル変換器から出力される三角波出力信号をその比較電圧を基準としてデジタル変換されたものとすることを特徴とする。
請求項1に係る発明の位置センサによれば、(a) 前記磁界発生部材から発生させられた磁界の回転位相に応じて、相互の位相差が90度である一対の擬似的な三角波信号をそれぞれ出力する一対の第1三角波信号出力部および第2三角波信号出力部と、(b) 前記一対の三角波信号の絶対値を算出する絶対値算出部と、(c) その絶対値算出部で算出された前記一対の三角波信号の絶対値を相互に加算する加算部と、(d) その加算部によって算出された前記一対の三角波信号の絶対値の加算値に基づいて前記三角波出力信号の振幅を予め設定された基準値としてその三角波出力信号の波形を整形する波形整形部とが、含まれることから、波形整形された一定振幅の正確な三角波出力信号が温度、磁力等の変動によるセンサ感度の強弱によらず出力されるので、その三角波出力信号から磁界発生部材の回転角を、複雑な三角関数式を用いないで、感度補正され、且つ簡単な比例式(一次式)の形で算出できる。したがって、正弦波が出力される従来の回転角度センサ等に比較して、構造が簡単となり、安価で且つ低消費電力となるとともに、演算処理の不要な応答性が高い位置センサが得られる。ここで、前記疑似的な三角波とは、完全な直線から成るピン角の三角波ではなく、たとえば頂部および底部付近が丸くなまった歪みのある三角波であり、たとえば、位相差90°の2信号でリサージュ曲線を画かせたときに4点の頂点を持つとみなせる信号波形を言う。
また、請求項2に係る発明の位置センサによれば、(a) 前記第1三角波信号出力部は、第1磁気抵抗素子を含む第1ブリッジ回路を備えたものであり、(b) 前記第2三角波信号出力部は、第1磁気抵抗素子の最大感磁方向とは異なる最大感磁方向を有する第2磁気抵抗素子を含む第2ブリッジ回路を備えたものであり、(c) 前記磁界発生部材の相対回転に伴って、前記一対の三角波信号がその第1ブリッジ回路および第2ブリッジ回路からそれぞれ出力されることから、第1三角波信号出力部および第2三角波信号出力部が比較的簡単に構成される。
また、請求項3に係る発明の位置センサによれば、前記第1磁気抵抗素子および第2磁気抵抗素子は、共通の基板上において前記磁界発生部材の回転中心を中心とする相互角度間隔が45度の複数本の放射線上において放射状に配置された磁気抵抗素子であることから、磁界発生部材と共に回転する磁界を検出するための磁気抵抗素子を支持する基板が一層小型となる。
また、請求項4に係る発明の位置センサによれば、前記第1磁気抵抗素子および第2磁気抵抗素子は、基板上において1直線上に所定の間隙を隔てて形成された軟磁性材料製の一対の薄膜ヨークと、それら一対の薄膜ヨークの間隙においてその一対の薄膜ヨークを相互に接続するように設けられた、前記軟磁性材料よりも高い電気比抵抗を有し且つ巨大磁気抵抗効果を有するGMR薄膜とからそれぞれ構成された薄膜磁気センサ素子(磁気抵抗素子)から成るものであることから、一層簡単に擬似的な三角波信号が生成される。
また、請求項5に係る発明の位置センサによれば、前記波形整形部は、前記加算部によって算出された前記一対の三角波信号の絶対値の加算値が一定の基準電圧となるように前記第1ブリッジおよび第2ブリッジの電源電圧を制御するものであるので、波形整形された一定振幅の正確な三角波出力信号が得られる。
また、請求項6に係る発明の位置センサによれば、(a) 前記一対の三角波信号のうちの少なくとも一方を、比較電圧に基づいてデジタル変換し、前記三角波出力信号として出力するアナログ/デジタル変換器を備え、(b) 前記波形整形部は、前記加算部によって算出された前記一対の三角波信号の絶対値の加算値を前記比較電圧として供給し、そのアナログ/デジタル変換器から出力される三角波出力信号をその比較電圧を基準としてデジタル変換されたものとするものであるので、デジタル変換された状態において、波形整形された一定振幅の正確な三角波出力信号が得られる。
ここで、好適には、前記一対の第1三角波信号出力部および第2三角波信号出力部は、相互の位相差が90度である一対の三角波信号をそれぞれ出力するものであればよく、それら第1三角波信号出力部に含まれる前記第1磁気抵抗素子および第2三角波信号出力部に含まれる前記第2磁気抵抗素子は、前記薄膜磁気センサ素子(磁気抵抗素子)のみならず、他の形式の磁気検出素子、たとえば巨大磁気抵抗素子[GMR(Giant Magneto-Resistivity )素子]、異方性磁気抵抗素子[AMR(Anisotropic Magneto-Resistivity )素子] などの偶関数特性を持つ磁気検出素子であってもよい。
また、前記第1三角波信号出力部を構成する第1ブリッジ回路および第2三角波信号出力部を構成する第2ブリッジ回路は、ハーフブリッジであってもよいし、フルブリッジであってもよい。また、それらハーフブリッジおよびフルブリッジに含まれる抵抗器のうちの一部に固定抵抗器が用いられてもよい。したがって、第1ブリッジ回路に設けられる第1磁気抵抗素子および第2ブリッジ回路に設けられる第2磁気抵抗素子は、相互に異なる機械角45°で少なくとも1個ずつあればよい。
また、前記位置センサは、前記相互の位相差が90度である一対の三角波信号のうちの一方を三角波出力信号として出力してもよいが、両方を出力させてもよい。
また、前記一対の三角波信号の絶対値を算出する絶対値算出部、その絶対値算出部で算出された前記一対の三角波信号の絶対値を相互に加算する加算部は、アナログ回路でも構成され得るが、デジタル回路、或いはマイクロコンピュータでの演算処理ステップにより構成され得る。
また、前記GMR薄膜は、巨大磁気抵抗(GMR)効果を示す材料が蒸着或いはスパッタによって基板上の一対の薄膜ヨークの間に薄膜状に固着されたものである。そのGMR薄膜に用いられる巨大磁気抵抗(GMR)効果を示す材料としては、パーマロイ等の強磁性材料層とCu、Ag、Au等の非磁性材料層との多層膜、或いは、半強磁性材料層、強磁性材料層( 固定層) 、非磁性材料層および強磁性材料層( 自由層) の4 層構造を備えた多層膜から構成される人工格子[ 所謂スピンバルブ] 、パーマロイ等の強磁性金属からなるnmサイズの微粒子と非磁性金属から成る粒界層とを備えた金属−金属系ナノグラニュラー材料、スピン依存トンネル効果によってMR(Magneto-Resistivity )効果が生じるトンネル接合膜、nmサイズの強磁性金属合金微粒子と非磁性・絶縁材料からなる粒界層とを備えた金属−酸化物系ナノグラニュラー材料、金属−フッ化物系ナノグラニュラー材料等が、知られている。
また、前記基板は、ガラス、磁器で代表されるセラミックス等の絶縁体基板が好適に用いられるが、Cu、Al等の金属から成る導電性基板であっても絶縁性下地層を介して薄膜ヨークおよびGMR薄膜が固着されることにより用いられる。また、上記基板には非磁性材料又は非磁性絶縁材料が好適に用いられる。
また、前記薄膜ヨークは、外部磁束を集めてGMR薄膜に集中させることによりGMR薄膜の磁界感度を高めるためのものであり、軟磁性材料が蒸着、スパッタリング、CVD、或いはPVD等によって基板上に薄膜状に固着され、ホトリソグラフィーを用いて所定のパターンに形成されたものである。弱磁界に対する高い感度を得るためには、好適には100以上、さらに好適には1000以上の透磁率μを有する材料を用いることが望ましい。また、好適には、5(kGauss)以上、さらに好適には10(kGauss)以上飽和磁化Msを有する材料を用いることが望ましい。この前記薄膜ヨークとしては、パーマロイ(40〜90%Ni−Fe合金)、センダスト(Fe74Si9Al17)、ハードパーム(Fe12Ni82Nb6)、Co88Nb6Zr6アモルファス合金、(Co94Fe6)70Si15B15アモルファス合金、ファインメット(Fe75.6Si13.2B8.5Nb1.9Cu0.8)、ナノマックス(Fe83HF6C11)、Fe85Zr10B5合金、Fe93Si3N4合金、Fe71B11N18合金、Fb71.3Nd9.6O19.1ナノグラニュラー合金、Co65Fe5Al10O20合金等が、好適に用いられる。
以下、本発明の一実施例を図面を参照して詳細に説明する。なお、以下の実施例において図は概念を示すために、適宜簡略化或いは変形されており、各部の寸法比および形状等は必ずしも正確に描かれていない。
図1は、本発明の位置センサの一実施例である回転角度センサ10のセンサ部12を示す斜視図である。センサ部12は、円筒状のケース14と、そのケース14の一端面に設けられた軸受部15により回転可能に支持された検出軸16と、径方向の磁界を発生させるように複数の磁極たとえばN極およびS極の2つの磁極を有し、検出軸16の端部に固定された磁界発生部材18と、ケース14の他端に固定された底板20に固定された磁気センサ素子22とを備えている。
上記磁気センサ素子22は、底板20に固定されるために突き出す複数本の接続端子24と、その複数本の接続端子24の内部においてたとえば図2に示すように結線された複数の薄膜磁気センサ素子(磁気抵抗素子)26と、それら薄膜磁気センサ素子26を支持する共通の基板28とを備え、樹脂モールドにより被覆されている。
図3は、上記基板28の一面に配設された複数の薄膜磁気センサ素子26を示している。基板28の一面において、複数個(本実施例では8個)の薄膜磁気センサ素子26が上記磁界発生部材18およびそれから発生させられる磁界の回転中心Cを中心とする45度の等角度間隔で放射線上に沿って放射状に配置されている。薄膜磁気センサ素子26aおよび26bの外周側の一端部、および薄膜磁気センサ素子26g、26hの回転中心C側(内周側)の一端部は一方の共通端子TC1に接続され、薄膜磁気センサ素子26c、26dの回転中心C側の一端部、および薄膜磁気センサ素子26e、26fの外周側の一端部は他方の共通端子TC2に接続されている。
図3に示すように、薄膜磁気センサ素子26aの内周側の一端部および薄膜磁気センサ素子26cの外周側の一端部の端子が第1ブリッジB1の一方の出力端子B1aに接続され且つ薄膜磁気センサ素子26eの内周側の一端部および薄膜磁気センサ26gの外周側の一端部の端子が第1ブリッジB1の他の出力端子B1bに接続されることにより、第1ブリッジB1が構成され、薄膜磁気センサ素子26bの内周側の一端部および薄膜磁気センサ素子26dの外周側の一端部の端子が第2ブリッジB2の一方の出力端子B2aに接続され且つ薄膜磁気センサ素子26fの内周側の一端部および薄膜磁気センサ素子26hの外周側の一端部の端子が第2ブリッジB2の他方の出力端子B2bに接続されることにより、第2ブリッジB2が構成されている。それら2つの第1ブリッジB1および第2ブリッジB2は、図6に示すように、検出角度が機械角(磁界発生部材18の回転角)で45度だけ相違するように配置されている。上記一方の共通端子TC1および他方の共通端子TC2の間にブリッジ電源e0が印加されると、磁界発生部材18の回転角に応じて、第1ブリッジB1の出力端子B1aおよびB1bからは第1ブリッジ出力信号Xが出力されるとともに、第2ブリッジB2の出力端子B2aおよびB2bからは第2ブリッジ出力信号Yが出力される。
上記薄膜磁気センサ素子26は、図4に示すように、たとえばガラス、磁器で代表されるセラミックス等の電気絶縁性材料から成る1.6mm×1.6mm程度の基板28上において、1直線上に、1μm前後程度の所定の間隙を隔てて形成された軟磁性材料製の一対の薄膜ヨーク30および32と、それら一対の薄膜ヨーク30および32の間隙においてそれらの一対の薄膜ヨーク30および32を相互に接続するように設けられた、上記軟磁性材料よりも高い電気比抵抗を有し且つ巨大磁気抵抗効果を有するGMR薄膜34とを備え、全体として150μm×75μmの長さおよび幅寸法となるようにそれぞれ構成されている。これらのGMR薄膜34、一対の薄膜ヨーク30および32は、蒸着、スパッタリング、CVD等により固着され且つホトリソグラフィーにより所定のパターンとされた薄膜であり、このましくは、GMR薄膜34よりも、薄膜ヨーク30および32が厚く形成されている。図4において、厚膜或いは薄膜で構成された導体パターン36が上記薄膜ヨーク30および32に接続されている。なお、基板28とGMR薄膜34や一対の薄膜ヨーク30および32との間には、絶縁や平滑性を確保するためなどの必要に応じて下地層が形成され、上記GMR薄膜34や一対の薄膜ヨーク30および32の上には、耐久性向上等の必要に応じて保護層が形成される。
上記GMR薄膜34は、巨大磁気抵抗(GMR)効果を示す材料,たとえば、パーマロイ等の強磁性金属からなるnmサイズの微粒子と非磁性金属から成る粒界層とを備えた金属−金属系ナノグラニュラー材料、スピン依存トンネル効果によってMR(Magneto-Resistivity )効果が生じるトンネル接合膜、nmサイズの強磁性金属合金微粒子と非磁性・絶縁材料からなる粒界層とを備えた金属−酸化物系ナノグラニュラー材料、金属−フッ化物系ナノグラニュラー材料等の等方性材料が用いられる。このGMR薄膜34は、一対の薄膜ヨーク30および32の間の微小面積に設けられるため、検出面積が極めて微小な点状とされている。
また、上記薄膜ヨーク30および32は、外部磁束を集めてGMR薄膜34に集中させることによりそのGMR薄膜34の磁界感度を高めるための前記軸中心Cを通る放射線に沿って長手状に形成されている。この長手方向が、薄膜磁気センサ素子26の感磁方向となる。この薄膜ヨーク30および32は、たとえば、パーマロイ(40〜90%Ni−Fe合金)、センダスト(Fe74Si9Al17)、ハードパーム(Fe12Ni82Nb6)、Co88Nb6Zr6アモルファス合金等の透磁率μが1000以上の材料から構成される。上記薄膜磁気センサ素子26は、図4に示すように、ホトリソグラフィを用いて所定の小さなパターンに形成された薄膜から構成されるので、GMR素子、AMR素子等の他の磁気センサに比較して大幅に小型化されている。
上記薄膜磁気センサ素子26は、単体では、図5に示す特性を備えている。すなわち、GMR薄膜34を構成する磁性材料は微細化された等方的性質を示し、無磁界ではランダムな磁化方向となって電子の通過の妨げとなって抵抗値が高くなるが、磁界が付与されると磁化方向が一定となって電子の通過が容易となり抵抗値が低くなる性質がある。このため、図5に示すように、感磁方向の外部磁界H(Oe)が零であれば最大抵抗値を示すが、外部磁界Hが正方向および負方向に大きくなるにしたがって抵抗値がそれぞれ低下する磁気抵抗特性を備えている。上記抵抗値の変化は本来は指数関数的であるが、極性が反転する微小磁界領域では磁界強度に対して著しく変化することとなり、先端が尖った特性となる。このため、磁界発生部材18の回転角に応じて感磁方向の外部磁界H(Oe)が正弦波状に増減すると、薄膜磁気センサ素子26の抵抗値が2等辺三角形状のややなまった擬似的な三角波の波形に示されるように上記磁界発生部材18の回転周期の2倍の周期で周期的に変化する。前記疑似的な三角波とは、完全な直線から成るピン角の三角波ではなく、たとえば頂部および底部付近が丸くなまった歪みのある三角波であり、たとえば、位相差90°の2信号でリサージュ曲線を画かせたときに4点の頂点を持つとみなせる信号波形を言う。したがって、前記第1ブリッジB1の出力端子B1aおよびB1bと、第2ブリッジB2の出力端子B2aおよびB2bとから、第1ブリッジ出力信号Xおよび第2ブリッジ出力信号Yがそれぞれ出力される。これら第1ブリッジB1および第2ブリッジB2は、三角波信号出力部として機能している。なお、それら第1ブリッジB1および第2ブリッジB2において、それを構成する4つの薄膜磁気センサ素子26のうちの一部、たとえば第1ブリッジB1では薄膜磁気センサ素子26cおよび26eが固定抵抗器であってもよいし、第1ブリッジB1および第2ブリッジB2は感磁方向が90度異なるように配置された2個の薄膜磁気センサ素子26から構成されたハーフブリッジであってもよい。このハーフブリッジにおいても2個の薄膜磁気センサ素子26cおよび26eのうちの一方が固定抵抗器であってもよい。
図6に示すように、回転角度センサ10には、上記センサ部12に加えて、第1ブリッジB1および第2ブリッジB2へ印加するブリッジ電源電圧eoを出力するブリッジ電源制御回路40と、それに加算値信号|X|+|Y|等を算出する演算回路42と、三角波出力信号Sを出力する三角波出力端子Tout および極性信号出力端子Tk とが設けられている。演算回路42は、第1ブリッジB1および第2ブリッジB2から出力される第1ブリッジ出力信号Xおよび第2ブリッジ出力信号Yをそれぞれ増幅する第1増幅器44および第2増幅器46と、それら第1ブリッジ出力信号Xおよび第2ブリッジ出力信号Yの絶対値である第1絶対値信号|X|および第2絶対値信号|Y|をそれぞれ算出する第1絶対値演算器48および第2絶対値演算器50と、それら第1絶対値演算器48および第2絶対値演算器50からそれぞれ出力される第1ブリッジ出力信号Xおよび第2ブリッジ出力信号Yの絶対値である第1絶対値信号|X|および第2絶対値信号|Y|を加算して加算値信号|X|+|Y|を出力する加算器52とを備えている。また、比較器56は、増幅器46から出力される第2ブリッジ出力信号Yを接地電圧と比較し、高い場合区間においてパルス状の極性信号Kを発生させ、極性信号出力端子Tk から出力させる。この極性信号Kは、第2ブリッジ出力信号Yの正電圧区間、すなわち第1ブリッジ出力信号Xの上昇区間を示し、三角波出力信号Sから回転位相を決定するに際して用いられる。
図7には、その上段から、上記第1ブリッジ出力信号X、第2ブリッジ出力信号Y、第1絶対値信号|X|、第2絶対値信号|Y|、加算値信号|X|+|Y|、三角波出力信号S、極性信号Kが順次示されている。加算値信号|X|+|Y|は実線に示す一定値であるが、そこに示された1点鎖線は第1絶対値信号|X|を示し、破線は第2絶対値信号|Y|を示している。
ブリッジ電源制御回路40は、基準電圧発生器54から出力された一定の基準電圧eiと上記加算値信号|X|+|Y|とが一致するように、たとえば(1)式に示すフィードバック制御式に従って電圧補正値Δe0を算出し、(2)式にしたがって前回の制御サイクルのブリッジ電源電圧e0 −1に電圧補正値Δe0を加算することにより今回の制御サイクルのそのブリッジ電源電圧e0として第1ブリッジB1および第2ブリッジB2の電源端子の一方へ供給する。反転回路57は、そのブリッジ電源電圧e0を反転させた−e0を出力し、第1ブリッジB1および第2ブリッジB2の電源端子の他方へ供給する。
Δe0=Kp・Δe+Ki・∫Δedt+Kd・dΔe/dt・・・(1)
但し、Kpは比例定数、Kiは積分定数、Kdは微分定数
e0=e0 −1+Δe0・・・(2)
ブリッジ電源制御回路40は、上記のようなブリッジ電源電圧制御を極めて短いサイクルで繰り返し実行する。すなわち、ブリッジ電源制御回路40は、基準電圧eiと上記加算値信号|X|+|Y|との間の偏差Δe(=|X|+|Y|−ei)が解消されるようにブリッジ電源電圧e0を補正する。これにより、図7の下部に示すように、第1増幅器44から三角波出力端子Tout を経て出力される三角波出力信号Sの振幅は一定の基準電圧eiと一致させられる。すなわち、上記ブリッジ電源制御回路40は、三角波出力信号Sの波形整形部或いはフィードバック制御部として機能している。
図8は、本発明者等が行った外部磁界が50G(ガウス)の場合の実験結果を示している。図8の上段は、第1ブリッジB1および第2ブリッジB2の電源電圧が補正されず一定の場合における第1ブリッジ出力信号Xおよび第2ブリッジ出力信号Yを示している。図8の中段は、上記フィードバック制御が実行されている時の基準電圧eiと上記加算値信号|X|+|Y|との間の偏差Δe(=|X|+|Y|−ei)を示し、図8の下段は上記フィードバック制御が実行されている時の第1ブリッジ出力信号X、第2ブリッジ出力信号Yを示している。この時の第1ブリッジ出力信号X、第2ブリッジ出力信号Yは、上記フィードバック制御により加算値信号|X|+|Y|が基準電圧eiと一致させられるので、上ピークおよび下ピーク付近においてピン角とされ、正確な三角波波形とされている。つまり、薄膜磁気センサ素子26による三角波の出力が上記フィードバック制御により、一層正確な三角波とされる。
以上のように構成された回転角度センサ10によれば、三角波出力端子Tout から出力される三角波出力信号Sの大きさと極性信号Kとに基づいて、磁界発生部材18の回転角が簡単且つ容易に求められる。特に、本実施例では、(a) 磁界発生部材18の相対回転に伴って、その磁界発生部材18から発生させられた磁界の変化に基づいて相互の位相差が90度(機械角で45°)である一対の第1ブリッジ出力信号(第1三角波信号)Xおよび第2ブリッジ出力信号(第2三角波信号)Yをそれぞれ出力する一対の第1ブリッジ(第1三角波信号出力部)B1および第2ブリッジ(第2三角波信号出力部)B2と、(b) 一対の第1ブリッジ出力信号Xおよび第2ブリッジ出力信号Yの絶対値である第1絶対値信号|X|および第2絶対値信号|Y|をそれぞれ算出する第1絶対値演算器(絶対値算出部)48および第2絶対値演算器(絶対値算出部)50と、(c) その第1絶対値演算器48および第2絶対値演算器50で算出された前記一対の第1絶対値信号|X|および第2絶対値信号|Y|を相互に加算する加算器(加算部)52と、(d) その加算器52によって算出された前記一対の第1絶対値信号|X|および第2絶対値信号|Y|の加算値|X|+|Y|に基づいて前記三角波出力信号Sの振幅を予め設定された基準電圧値eiとしてその三角波出力信号Sの波形を整形するブリッジ電源制御回路(波形整形部)40とが、含まれることから、波形整形された一定振幅の正確な三角波出力信号Sが出力されるので、その三角波出力信号Sから磁界発生部材の回転角を、複雑な三角関数式を用いないで比較的簡単な比例式(一次式)により算出できる。したがって、正弦波が出力される従来の回転角度センサに比較して、構造が簡単となるので安価且つ低消費電力となるとともに、応答性が高い回転角度センサが得られる。
また、本実施例の回転角度センサ10によれば、(a) 第1ブリッジ(第1三角波信号出力部)B1は、第1の磁気抵抗素子26a、26c、26e、26gを含む第1ブリッジ回路を備えたものであり、(b) 第2ブリッジ(第2三角波信号出力部)B2は、第1の磁気抵抗素子26a、26c、26e、26gの感磁方向とは異なる感磁方向を有する第2磁気抵抗素子26b、26d、26f、26hを含む第2ブリッジ回路を備えたものであり、(c) 磁界発生部材18の基板28に対する相対回転に伴って、一対の第1ブリッジ出力信号(第1三角波信号)Xおよび第2ブリッジ出力信号(第2三角波信号)Yが上記第1ブリッジ回路および第2ブリッジ回路からそれぞれ出力されることから、第1三角波信号出力部および第2三角波信号出力部が比較的簡単に構成される。
また、本実施例の回転角度センサ10によれば、第1の磁気抵抗素子26a、26c、26e、26gおよび第2の磁気抵抗素子26b、26d、26f、26hは、共通の基板28上において磁界発生部材18の回転中心Cから45度の線上において放射状に配置された素子であることから、磁界発生部材18と共に回転する磁界を検出するための磁気抵抗素子26およびそれを支持する基板28が一層小型となる。
また、本実施例の回転角度センサ10によれば、第1の磁気抵抗素子26a、26c、26e、26gおよび第2の磁気抵抗素子26b、26d、26f、26hは、基板28上において1直線上に所定の間隙を隔てて形成された軟磁性材料製の一対の薄膜ヨーク30、32と、それら一対の薄膜ヨーク30、32の間隙においてその一対の薄膜ヨーク30、32を相互に接続するように設けられた、前記軟磁性材料よりも高い電気比抵抗を有し且つ巨大磁気抵抗効果を有するGMR薄膜34とからそれぞれ構成された薄膜磁気センサ素子から成るものであることから、一層簡単に三角波信号が生成される。
また、本実施例の回転角度センサ10によれば、ブリッジ電源制御回路(波形整形部)40は、前記加算器(加算部)52によって算出された前記一対の三角波信号の絶対値の加算値|X|+|Y|に基づいて前記三角波出力信号Sの振幅を予め設定された一定の基準電圧値eiとなるように第1ブリッジB1および第2ブリッジB2の電源電圧を調整して、一対の第1ブリッジ出力信号(第1三角波信号)Xおよび第2ブリッジ出力信号(第2三角波信号)Yのうちの少なくとも一方、たとえば第1ブリッジ出力信号Xを三角波出力信号Sとして出力させるものであるので、波形整形された一定振幅の正確な三角波出力信号Sが得られる。
次に、本発明の他の実施例を説明する。なお、以下の説明において実施例相互に共通する部分には同一の符号を付して説明を省略する。
図9は、本発明の位置センサの他の実施例の回転角度センサ60を示す図6に対応する図である。図9に示す回転角度センサ60は、増幅器44から出力される第1ブリッジ出力信号Xをデジタル変換したものを三角波出力端子Tout から三角波出力信号Sとして出力させるアナログデジタル(A/D)変換器62を、前記ブリッジ電源制御回路40に替えて備える点、一定の電源電圧Vccが第1ブリッジB1および第2ブリッジB2に供給されている点、加算器52から出力された加算値|X|+|Y|をA/D変換器62に供給する反転回路58を備える点で、図6に示す回転角度センサ10と相違するが、他は同様に構成されている。
上記A/D変換器62は、たとえば並列同時比較型であって、図10に詳しく示すように、一対の比較電圧端子T+RefとT−Refとの間でラダー状に接続された複数の分圧抵抗器64と、その分圧抵抗器64から出力された複数の比較電圧VR/2n乃至(2n−1)VR/2nと入力電圧である第1ブリッジ出力信号Xとを比較する複数の比較器66と、その比較器66の出力に基づいて第1ブリッジ出力信号Xの大きさを2進数で示すビット信号を出力する論理回路68と、リセット端子Tr から入力されるリセット信号に基づいて前回の信号をクリアするとともにサンプリング端子Ts から入力されるサンプリング信号に同期して論理回路68に入力されたビット信号を記憶( 更新) して複数の出力端子からパラレルに出力するラッチ回路70とを備え、第1ブリッジ出力信号Xの大きさが2進数で示されたデジタル信号(ビット信号)を上記サンプリング信号に同期して逐次出力する。上記nは、そのデジタル信号を構成するビット数に対応している。
上記A/D変換器62の分圧抵抗器64の一端である比較電圧端子T+Refには、加算器52から出力された加算値|X|+|Y|が供給されるとともに、分圧抵抗器64の他端である比較電圧端子T−Refには、反転回路58によって負電圧側に反転された負の加算値−(|X|+|Y|)が供給され、分圧抵抗器64の両端には、比較電圧VR[=2(|X|+|Y|)]が印加されている。この比較電圧VRはデジタル化される第1ブリッジ出力信号Xのフルスパンに対応するものであって、第1ブリッジ出力信号Xの振幅(第1ブリッジ出力信号Xのpeak to peak値) と一致させられるので、第1ブリッジ出力信号Xがデジタル変換された三角波出力信号Sは、その上ピークおよび下ピーク付近においてピン角とされ、正確な三角波波形とされる。このため、上記A/D変換器62は、加算器52によって算出された一対の第1ブリッジ出力信号Xおよび第2ブリッジ出力信号Yの絶対値の加算値|X|+|Y|に基づいて三角波出力信号Sの振幅を予め設定された基準値(フルビット)としてその三角波出力信号の波形を整形する波形整形器として機能している。したがって、本実施例の回転角度センサ60においても、前述の回転角度センサ10と同様の作用効果が得られる。
なお、上記実施例1および実施例2では、アナログ回路で構成された場合について説明したが、デジタル回路素子で構成されてもよい。以下の実施例3および実施例4は、マイクロコンピュータによる演算処理ステップにより構成される場合を説明する。
図11に示す回転角度センサ80は、絶対値回路48、50、加算器52、比較回路56に替えてマイクロコンピュータ82が設けられている点、第1ブリッジ出力信号Xをデジタル変換された三角波信号Sが三角波出力端子Tout から出力される点、ブリッジ電源制御回路40に替えてブリッジ電源回路84が設けられている点で、図6に示す回転角度センサ10と相違するが、他は同様に構成されている。
上記マイクロコンピュータ82は、CPU86、ROM88、RAM90、I/Oインターフェース92を備えたものであり、CPU86は、RAM90の一次記憶機能を利用しつつROM88に予め記憶されたプログラムにしたがって、A/D変換器94においてデジタル変換されて入力された第1ブリッジ出力信号Xおよび第2ブリッジ出力信号Yを処理し、三角波信号Sおよび極性信号KをI/Oインターフェース92から出力させる。
図12は、上記マイクロコンピュータ82の制御作動の要部を説明するフローチャートであり、たとえば数ms程度の所定の周期に設定された制御サイクル毎に繰り返し実行される。このフローチャート図12において、ステップ(以下、ステップを省略する)S1では、第1ブリッジ出力信号Xおよび第2ブリッジ出力信号Yが読み込まれる。次いで、絶対値算出部或いは絶対値算出手段に対応するS2では、上記第1ブリッジ出力信号Xおよび第2ブリッジ出力信号Yの絶対値|X|および|Y|が算出される。続いて、加算部或いは加算手段に対応するS3では、上記第1ブリッジ出力信号Xおよび第2ブリッジ出力信号Yの絶対値|X|および|Y|が相互に加算されることにより加算値|X|+|Y|が算出される。そして、波形整形部(フィードバック制御部)或いは波形整形手段(フィードバック制御手段)に対応するS4では、予め設定された一定の基準電圧eiと上記加算値信号|X|+|Y|とが一致するように、たとえば前記(1)式に示すフィードバック制御式に従って電圧補正値Δe0が算出され、前記(2)式にしたがって前回の制御サイクルのブリッジ電源電圧e0 −1に電圧補正値Δe0を加算することにより今回の制御サイクルのブリッジ電源電圧e0の指令値が算出される。次いで、S5では、そのブリッジ電源電圧e0の指令値がブリッジ電源回路84へ出力され、そのブリッジ電源回路84からブリッジ電源電圧e0を出力させる。このブリッジ電源回路84は、マイクロコンピュータ82からのブリッジ電源電圧e0の指令値を受けて、その指令値が示すブリッジ電源電圧e0を出力する電圧可変電源回路である。このブリッジ電源回路84から出力されたブリッジ電源電圧e0は第1ブリッジB1および第2ブリッジB2の電源端子の一方へ供給され、第1ブリッジB1および第2ブリッジB2の電源端子の他方へは反転回路57によって反転された負電圧である−e0が供給される。そして、S6では、第2ブリッジ出力信号Yの正区間に極性信号Kが発生させられ、デジタル信号に変換された三角波信号S(第1ブリッジ出力信号X)がI/Oインターフェース92から出力されるとともに、上記極性信号KもI/Oインターフェース92から出力される。
本実施例の回転角度センサ80においても、予め設定された一定の基準電圧eiと上記加算値信号|X|+|Y|とが一致するようにブリッジ電源電圧e0が制御されるので、図6に示す回転角度センサ10と同様の効果が得られる。
図13に示す回転角度センサ100は、絶対値回路48、50、加算器52、比較回路56に替えてマイクロコンピュータ82が設けられている点、第1ブリッジ出力信号Xをデジタル変換した三角波信号Sが三角波出力端子Tout から出力される点、波形整形部として機能するA/D変換器94がA/D変換器62に替えて設けられている点、そのA/D変換器94にその比較電圧を供給するための電圧可変電源回路102が設けられている点で、図9に示す回転角度センサ60と相違するが、他は同様に構成されている。
本実施例においても、上記マイクロコンピュータ82は、CPU86、ROM88、RAM90、I/Oインターフェース92を備えたものであり、CPU86は、RAM90の一次記憶機能を利用しつつROM88に予め記憶されたプログラムにしたがって、A/D変換器94においてデジタル変換されて入力された第1ブリッジ出力信号Xおよび第2ブリッジ出力信号Yを処理し、電圧可変電源回路102に出力電圧を指令する電圧指令信号、三角波信号S、および極性信号KをI/Oインターフェース92から出力させる。
図14は、上記マイクロコンピュータ82の制御作動の要部を説明するフローチャートであり、S11乃至S13では、前述のS1乃至S3と同様に、第1ブリッジ出力信号Xおよび第2ブリッジ出力信号Yが読み込まれ、それら第1ブリッジ出力信号Xおよび第2ブリッジ出力信号Yの絶対値|X|および|Y|が算出され、それら第1ブリッジ出力信号Xおよび第2ブリッジ出力信号Yの絶対値|X|および|Y|が相互に加算されることにより加算値|X|+|Y|が算出される。そして、S14では、A/D変換器94から出力させる比較電圧VR[=2(|X|+|Y|)]が算出され、S15では、その比較電圧VRを印加させるための電圧指令信号が電圧可変電源回路102へ供給される。これにより、A/D変換器94の分圧抵抗器の両端には、電圧可変電源回路102から出力された比較電圧VR[=2(|X|+|Y|)]が印加される。この比較電圧VRはデジタル化される第1ブリッジ出力信号Xのフルスパンに対応するものであって、第1ブリッジ出力信号Xの振幅の2倍(第1ブリッジ出力信号Xのpeak to peak値) と一致させられる。そして、S16では、図12のS6と同様に、第2ブリッジ出力信号Yの正区間に極性信号Kが発生させられ、デジタル信号に変換された三角波信号S(第1ブリッジ出力信号X)がI/Oインターフェース92から出力されるとともに、上記極性信号KもI/Oインターフェース92から出力される。
本実施例の回転角度センサ100においても、比較電圧VRはデジタル化される第1ブリッジ出力信号Xのフルスパンに対応するものであって、第1ブリッジ出力信号Xの振幅の2倍(第1ブリッジ出力信号Xのpeak to peak値) と一致させられるので、図9に示す回転角度センサ60と同様の効果が得られる。
図15は、前記回転角度センサ(位置センサ)10、60、80、100のセンサ部12に設けられた磁気センサ素子22に替えて用いられ得る磁気センサ素子110の構成を示すものである。この磁気センサ素子110は、1直線Lに沿って移動する磁界発生部材112の近傍に配設されて、その磁界発生部材112との間の相対変位(相対移動量)を検出するためのものである。磁界発生部材112には、上記1直線Lに平行な方向に複数の磁極(N極およびS極)が一定の間隔Kで交互に配設されている直線Lに平行な直線状の側縁を有している。磁気センサ素子110の矩形の基板28上には、感磁方向が直線Lに平行な方向に直交した状態で且つその平行な方向に一定の間隔(1/8)×Kで8個の磁気抵抗素子26a乃至26hが集積化した状態で順に配設されている。それら8個の磁気抵抗素子26a乃至26hの配列長さは、磁極の間隔Kよりも短く、(7/8)×Kとなるように設定されている。各磁気抵抗素子26a乃至26hに対しては、破線間の中央位置である磁極中心に対応する位置になると上記直線Lに直交する方向すなわち感磁方向の磁界が作用させられるが、破線に示す位置である磁極間に対応する位置に向かうにしたがって磁界が回転し、その破線に示す位置になると上記直線Lに平行な方向の磁界が作用させられる。すなわち、各磁気抵抗素子26a乃至26hにおいては、磁界発生部材112から発生させられた磁界の回転位相が相対変位にしたがって変化させられる。
図15においては、磁気抵抗素子26a、26c、26e、26gが第1ブリッジB1を構成するように結線され、磁気抵抗素子26b、26d、26f、26hが第2ブリッジB2を構成するように結線されている。このため、磁界発生部材112の直線移動に伴って、第1ブリッジB1の出力端子、および第2ブリッジB2の出力端子から、たとえば図7に示すように、2相の第1ブリッジ信号Xおよび第2ブリッジ信号Yが出力される。これら第1ブリッジ信号X、第2ブリッジ信号Yも、磁界発生部材112の移動に伴って三角波が周期的に繰り返される一対の周期信号であって、それらの間の相互の位相差は90度である。前記磁気抵抗素子26a乃至26hは、それら第1ブリッジ信号X乃至第2ブリッジ出力信号Yの間の位相差が90度となるように基板28上に配置されている。本磁気センサ素子110には、たとえば図6に示す回路が用いられる。
以上、本発明を詳細に説明したが、上述したのはあくまでも一実施形態であり、本発明は当業者の知識に基づいて種々の変更、改良を加えた態様で実施することができる。
本発明の一実施例である回転角度センサに備えられるセンサ部を示す斜視図である。
図1のセンサ部のセンサ素子内の基板上に配置された複数個の磁気抵抗素子を示す図である。
図1のセンサ部において、図2のセンサ素子を接続した2つのフルブリッジを含む回路図である。
図2の基板上に配置された磁気抵抗素子の構造を拡大して説明する図である。
図4に示す磁気抵抗素子の感磁方向の外部磁界と抵抗値との関係を示す特性図である。
図1のセンサ部を含む回転角度センサを構成するアナログ回路の構成を説明する回路図である。
図6の作動を説明するために各部の波形を位相或いは機械角と関連して示す図である。
図6の偏差および出力波形を、従来の出力波形と対比して説明する図である。
本発明の他の実施例の回転角度センサを構成するアナログ回路の構成を説明する回路図であって、図6に対応する図である。
図9の実施例のA/D変換器の内部構成を説明する図である。
図6の回転角度センサの一部をデジタル回路で構成した本発明の他の実施例を説明する回路図であって、図6に対応する図である。
図11の実施例に含まれるマイクロコンピュータの作動を説明するフローチャートである。
図9の回転角度センサの一部をデジタル回路で構成した本発明の他の実施例を説明する回路図であって、図9に対応する図である。
図13の実施例に含まれるマイクロコンピュータの作動を説明するフローチャートである。
本発明の他の実施例の磁気センサ素子が直線移動する磁界発生部材の近傍に配置されたときの、その基板と、その基板内の磁気抵抗素子を接続することにより構成された2つのフルブリッジを示す回路とを示す図である。
符号の説明
10、60、80、100:回転角度センサ(位置センサ)
12:センサ部
18、112:磁界発生部材
22、110:磁気センサ素子
26a、26c、26e、26g:第1の磁気抵抗素子
26b、26d、26f、26h:第2の磁気抵抗素子
30、32:薄膜ヨーク
34:GMR薄膜
40:ブリッジ電源制御回路(波形整形部)
48:第1絶対値演算器(絶対値算出部)
50:第2絶対値演算器(絶対値算出部)
52:加算器(加算部)
62、94:A/D変換器(波形整形部)
S2、S12:絶対値算出部
S3、S13:加算部
S4、S14:波形整形部
X:第1ブリッジ出力信号(第1三角波信号)
Y:第2ブリッジ出力信号(第2三角波信号)
|X|:第1絶対値信号
|Y|:第2絶対値信号
|X|+|Y|:加算値信号
B1:第1ブリッジ(三角波信号出力部)
B2:第2ブリッジ(三角波信号出力部)