JP4802894B2 - 保護回路及びusb機器 - Google Patents

保護回路及びusb機器 Download PDF

Info

Publication number
JP4802894B2
JP4802894B2 JP2006181934A JP2006181934A JP4802894B2 JP 4802894 B2 JP4802894 B2 JP 4802894B2 JP 2006181934 A JP2006181934 A JP 2006181934A JP 2006181934 A JP2006181934 A JP 2006181934A JP 4802894 B2 JP4802894 B2 JP 4802894B2
Authority
JP
Japan
Prior art keywords
usb port
gain
voltage
supplied
usb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006181934A
Other languages
English (en)
Other versions
JP2008009898A (ja
Inventor
修平 安部
幸弘 寺田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2006181934A priority Critical patent/JP4802894B2/ja
Publication of JP2008009898A publication Critical patent/JP2008009898A/ja
Application granted granted Critical
Publication of JP4802894B2 publication Critical patent/JP4802894B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Emergency Protection Circuit Devices (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Power Sources (AREA)

Description

本発明は、保護回路及びUSB機器に係り、特に、USBポートから供給される電源から内部回路に電源を供給する保護回路及びUSB機器に関する。
近年、ディジタル機器の発達にともない、コンピュータと接続して使用される機器が増加している。コンピュータとの接続を行うためのインタフェースとしてはUSBインタフェースが普及している。USBインタフェースの普及に伴って、USB機器が増加している。
USBインタフェースは、信号ラインの他に5Vの電源ラインを有する。USB機器では、この電源ラインに供給されている5Vの電源を用いて機器に内蔵された2次電池などの充電を行う機器がある。このようなUSB機器では、パーソナルコンピュータなどのUSBポートから電圧を供給する機器がUSB規格通りの電圧の5Vを出力していることを前提として、回路が設計されていた。このため、電源供給機器側のUSBポートの出力電圧が過電圧/過電流状態である場合にはUSBポートを介して電源を供給される側の機器が過電圧/過電流によって破壊される恐れがある。
なお、USB機器の二次電池の充電制御及び過充電、過電流保護を行うための保護回路を内蔵したUSBケーブルが開発されている(特許文献1参照)。
特開2000−339067号公報
しかるに、従来のUSB機器では、USBポートの過充電、過電流から機器の内部回路を保護することはできなかった。
本発明は上記の点に鑑みてなされたもので、USB機器を過電圧、過電流から保護できる電源供給回路及びUSB機器を提供することを目的とする。
本発明は、USBポートに供給される電源から内部回路を保護する保護回路であって、
前記USBポートに供給される電圧/電流を検出する検出手段と、
前記検出手段で検出された電圧/電流が過電圧/過電流のとき、前記USBポートから前記内部回路への電源の供給を切断するスイッチ手段とを有し、
前記検出手段は、
電源投入時に供給される信号に応じて設定された第1のゲイン又は第2のゲインで、前記USBポートに供給される電流に応じた出力信号を出力するアンプと、
前記アンプの出力信号が基準電圧より大きいとき前記スイッチ手段をオフさせる信号を出力するコンパレータとを含み、
前記第1のゲインは、前記USBポートに流れる電流が100mAを超えた値で前記スイッチ手段がオフされているように設定されたゲインであり、
前記第2のゲインは、前記USBポートに流れる電流が500mAを超えた値で前記スイッチ手段がオフされているように設定されたゲインである、ことを特徴とする。
また、本発明は、USBポートに供給される電源により内部回路が駆動されるUSB機器であって、
前記USBポートに供給される電圧/電流を検出する検出手段と、
前記検出手段で検出された電圧/電流が過電圧/過電流のとき、前記USBポートから前記内部回路への電源の供給を切断するスイッチ手段とを有し、
前記検出手段は、
電源投入時に供給される信号に応じて設定された第1のゲイン又は第2のゲインで、前記USBポートに供給される電流に応じた出力信号を出力するアンプと、
前記アンプの出力信号が基準電圧より大きいとき前記スイッチ手段をオフさせる信号を出力するコンパレータとを含み、
前記第1のゲインは、前記USBポートに流れる電流が100mAを超えた値で前記スイッチ手段がオフされているように設定されたゲインであり、
前記第2のゲインは、前記USBポートに流れる電流が500mAを超えた値で前記スイッチ手段がオフされているように設定されたゲインである、ことを特徴とする。
本発明によれば、USBポートからの内部回路に電源を供給するとき、USBポートに供給される電圧/電流を検出する検出手段と、検出手段で検出された電圧/電流が過電圧/過電流のとき、USBポートから内部回路への電源の供給を切断するスイッチ手段とを設けることにより、電源供給側機器のUSBポートが過電圧/過電流状態のとき検出手段がこれを検出し、スイッチ手段によりUSBポートから内部回路への電源の供給を切断することができ、これよって、内部回路を過電圧/過電流から保護できる。
図1は本発明の一実施例のシステム構成図を示す。
本実施例のUSB機器101はUSBポート111を有しており、このUSBポート111はパーソナルコンピュータ102のUSBポート104にUSBケーブル103を介して接続され、USBケーブル103の電源ラインを通して供給される電源により内部電池122を充電するとともに、機器本体123を駆動可能とされている。
USB機器101は、USBポート111、内部回路112、保護回路113を有する。USBポート111は、パーソナルコンピュータ102のUSBポート104にUSBケーブル103を介して接続されている。USBポート111の電源ラインは保護回路113に接続され、USBポート111の信号ラインは機器本体に接続されている。
内部回路112は、充電制御IC121、二次電池122、機器本体123から構成されている。充電制御IC121は、保護回路113の出力電圧、すなわち、USBポート111の電源ラインに印加される電源電圧によって二次電池122の充放電制御を行う。
二次電池122は、Ni−Cd電池、リチウムイオン電池などから構成されており、充電制御IC121及び機器本体123に接続されており、充電制御IC121によって充放電が制御される。
機器本体123はUSB機器101の機能、例えば、ディジタルオーディオプレーヤとしての機能を実行する回路部であり、コントローラ131が内蔵されている。コントローラ131は、電源投入時に保護回路113に対して制限電流値を設定する信号を供給する。
保護回路113はUSBポート111と内部回路123との間に設けられ、USBポート111に供給される過電圧、過電流から内部回路123を保護する。
図2は保護回路113のブロック構成図を示す。
保護回路113は、保護IC114、及び、電流検出用抵抗Rsから構成されている。
保護IC114は、端子T11にUSBポート111の正電極が接続され、端子T12にUSBポート111の負電極が接続されている。また、保護IC114の端子T13は、充電制御IC121に接続されている。
また、保護IC114の端子T11と端子T14との間には、電流検出用抵抗Rsが接続されている。また、保護IC114の端子T15には、機器本体123に設けられたコントローラ131が接続されている。
保護IC114は、トランジスタM11、電圧検出用抵抗R11、R12、誤差アンプAMP11、コンパレータCOMP11、COMP12、基準電圧源141、142、制限電流制御回路143、温度検出回路144、遅延ブロック145、インバータ146から構成されている。
トランジスタM11はpチャネルMOS電界効果トランジスタから構成されており、ソース−ドレインが端子T14と端子T13との間に接続されており、過電圧/過電流状態でオフして、端子T11から端子T13への電流の供給を切断する。これによって、過電圧/過電流状態でUSBポート111の正電極から充電制御IC121への電流の供給が切断される。
電圧検出用抵抗R11、R12は、端子T11と端子T12との間に直列に接続されており、USBポート111から端子T11と端子T12との間に印加される電圧をその抵抗比に応じて分圧して、検出電圧VsとしてコンパレータCOMP11の反転入力端子に供給する。
コンパレータCOMP11は、非反転入力端子に基準電圧源141から基準電圧Vref11が印加されている。コンパレータCOMP11は、USBポート111の正電極と負電極との間に印加される電圧の検出電圧Vsが基準電圧Vref11より小さい状態、すなわち、通常状態のときには出力をハイレベルとし、USBポート111の正電極と負電極との間に印加される電圧の検出電圧Vsが基準電圧Vrefより大きい状態、すなわち、過電圧状態になると出力をローレベルとする。コンパレータCOMP11の出力は、遅延ブロック145に供給される。
誤差アンプAMP11は、反転入力端子が端子T14に接続され、非反転入力端子が端子T11に接続されており、反転入力端子−非反転入力端子間に電流検出用抵抗Rsの両端の電圧が印加され、その電圧に応じた出力信号を出力する。誤差アンプAMP11の出力信号は、コンパレータCOMP12の反転入力端子に供給される。
なお、誤差アンプAMP11には、制限電流設定回路143が接続されている。制限電流設定回路143は、端子T15に供給される制限電流設定信号がハイレベルのときに誤差アンプAMP11を第1のゲインG11とし、端子T15に供給される制限電流設定信号がローレベルのときに誤差アンプAMP12のゲインを第2のゲインG12(<第1のゲインG11)に設定する。
第1のゲインG11は抵抗Rsに流れる電流が100mA+αのとき誤差アンプAMP11の出力が基準電圧源142で生成される基準電圧Vref12となるように設定されている。また、第2のゲインG12は抵抗Rsに流れる電流が500mA+αのときに誤差アンプAMP11の出力が基準電圧源142で生成される基準電圧Vref12となるように設定されている。なお、ここで、αは、例えば、α=(検出誤差)+(マージン)に設定されている。
コンパレータCOMP12は誤差アンプAMP11の出力信号が基準電圧Vref12より大きくなると出力をローレベルとし、誤差アンプAMP11の出力信号が基準電圧Vref12より小さくなると出力をハイレベルとする。すなわち、制限電流が100mAに設定されているときに電流検出用抵抗Rsに流れる電流が100mAとなると、出力をローレベルとするとともに、制限電流が500mAに設定されているときに電流検出用抵抗Rsに流れる電流が500mAとなると出力をローレベルとする。また、コンパレータCOMP12には、温度検出回路144が接続されている。
温度検出回路144はトランジスタM11に近接して設けられており、トランジスタM11の温度が一定温度以上になるとコンパレータCOMP12に供給する出力をローレベルにする。コンパレータCOPM11は温度検出回路144の出力がローレベルになると、非反転入力端子−反転入力端子間の電圧にかかわらず出力を強制的にローレベルにする。
コンパレータCOMP12の出力は、遅延ブロック145に供給されている。
遅延ブロック145にはコンパレータCOMP11の出力、及び、コンパレータCOMP12の出力が供給されており、コンパレータCOMP11の出力、及び、コンパレータCOMP12の出力のいずれかがローレベルときに、出力をローレベルとし、コンパレータCOMP11の出力、及び、コンパレータCOMP12の出力が共にハイレベルのときに、出力をハイレベルとする。すなわち、コンパレータCOMP11の出力、及び、コンパレータCOMP12の出力の論理積を出力する。また、このとき、電源オン時及び過電流検出時には、その出力を遅延させる。遅延ブロック145の出力は、インバータ146に供給される。インバータ146は、遅延ブロック145の出力を反転してトランジスタM11のゲートに供給する。
トランジスタM11は、インバータ146の出力がハイレベルのときにオフし、インバータ146の出力がローレベルのときにオンする。すなわち、トランジスタM11は、過電圧、過電流状態になるとオフする。
〔動作〕
まず、過電圧状態のときの動作を説明する。
端子T11の電圧、すなわち、USBポート111の正電極と負電極との間の印加電圧が過電圧状態となると、検出電圧Vsが基準電圧Vref11より大きくなる。コンパレータCOMP11の出力がローレベルとなる。コンパレータCOMP11の出力がローレベルとなると、遅延してトランジスタM11がオフする。これによって、端子T13が過電圧状態となることを防止できる。
次に過電流状態のときの動作を説明する。
端子T13から出力される電流が過電流状態になると、電流検出用抵抗Rsに流れる電流が過電流状態になる。これにより誤差アンプAMP11の出力が基準電圧Vref12より大きくなる。これによって、コンパレータCOMP12の出力がローレベルとなる。コンパレータCOMP12の出力がローレベルになると、遅延して、トランジスタM11がオフする。これによって、端子T13から出力される電流が過電流状態となることを防止できる。
また、起動時には、コンパレータCOMP11、COMP12の出力が遅延されて出力され、遅延ブロック145の出力は所定の遅延時間、ローレベルに維持される。このため、トランジスタM11は少なくとも所定の遅延時間、オフ状態に維持される。これによって、起動時などの不安定動作時に、誤差アンプAMP11、コンパレータCOMP11、COMP12が動作せず、トランジスタM11がオンし、端子T13が過電圧、あるいは、過電流状態となることを防止できる。
遅延ブロック145は、過電流時にも遅延を行い、電流変動により、トランジスタM11がスイッチングすることを防止している。
次にコントローラ131の動作を説明する。
図3はコントローラ131の処理フローチャートを示す。
コントローラ131はステップS1−1で電源が投入されると、ステップS1−2で内部メモリなどに設定された制限電流設定値を読み出す。
次にコントローラ131はステップS1−3で内部メモリから読み出された制限電流設定値が100mAの場合、ステップS1−4で誤差アンプAMP11に供給する出力をハイレベルとする。これによって、誤差アンプAMP11のゲインが第1のゲインG11、すなわち、電流検出用抵抗Rsに流れる電流が100mA+αでトランジスタM11がオフするように設定される。
また、コントローラ131はステップS1−3で内部メモリから読み出された制限電流設定値が500mAの場合、ステップS1−5で誤差アンプAMP11に供給する出力をローレベルとする。これによって、誤差アンプAMP11のゲインが第2のゲインG12、すなわち、電流検出用抵抗Rsに流れる電流が500mA+αでトランジスタM11がオフするように設定される。
なお、コントローラ131は、ステップS1−6で電源が切断されるまで、制限電流設定値を維持する。
図4は保護回路113の変形例のブロック構成図を示す。同図中、図2と同一構成部分には同一符号を付し、その説明は省略する。
本変形例の保護回路211は、電流検出用抵抗Rsに変えてトランジスタM11のオン抵抗を用いたものであり、端子T11を誤差アンプAMP11の非反転入力端子に接続し、端子T13を誤差アンプAMP11の反転入力端子に接続したものである。
なお、上記実施例では、トランジスタM11を保護IC114、212に内蔵する構成と例に説明したが、トランジスタM11は図2,図4に一点鎖線で示すように保護IC114、212の外付け部品としてもよい。
なお、本発明は上記実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変形例が考えられることは言うまでもない。
本発明の一実施例のシステム構成図である。 保護回路113のブロック構成図である。 コントローラ131の処理フローチャートである。 保護回路113の変形例のブロック構成図である。
符号の説明
101 USB機器、102 パーソナルコンピュータ、103 USBケーブル
104、111 USBポート
112 内部回路、113 保護回路
121 充電制御IC、122 二次電池、123 機器本体
131 コントローラ
141、142 基準電圧源、143 制限電流設定回路、144 温度検出回路
145 遅延ブロック、146 インバータ
AMP11 誤差アンプ、COMP11、COMP12 コンパレータ
Rs 電流検出用抵抗、R11、R12 抵抗

Claims (8)

  1. USBポートに供給される電源から内部回路を保護する保護回路であって、
    前記USBポートに供給される電圧/電流を検出する検出手段と、
    前記検出手段で検出された電圧/電流が過電圧/過電流のとき、前記USBポートから前記内部回路への電源の供給を切断するスイッチ手段とを有し、
    前記検出手段は、
    電源投入時に供給される信号に応じて設定された第1のゲイン又は第2のゲインで、前記USBポートに供給される電流に応じた出力信号を出力するアンプと、
    前記アンプの出力信号が基準電圧より大きいとき前記スイッチ手段をオフさせる信号を出力するコンパレータとを含み、
    前記第1のゲインは、前記USBポートに流れる電流が100mAを超えた値で前記スイッチ手段がオフされているように設定されたゲインであり、
    前記第2のゲインは、前記USBポートに流れる電流が500mAを超えた値で前記スイッチ手段がオフされているように設定されたゲインである、ことを特徴とする保護回路。
  2. 前記内部回路は、電池を充電する充電制御回路であることを特徴とする請求項1記載の保護回路。
  3. 前記検出手段は、前記スイッチ手段の内部抵抗に印加される電圧を検出することを特徴とする請求項1記載の保護回路。
  4. 前記検出手段と前記スイッチ手段とは、各々異なる半導体装置から構成されていることを特徴とする請求項1記載の保護回路。
  5. 一つの半導体装置から構成されていることを特徴とする請求項1記載の保護回路。
  6. USBポートに供給される電源により内部回路が駆動されるUSB機器であって、
    前記USBポートに供給される電圧/電流を検出する検出手段と、
    前記検出手段で検出された電圧/電流が過電圧/過電流のとき、前記USBポートから前記内部回路への電源の供給を切断するスイッチ手段とを有し、
    前記検出手段は、
    電源投入時に供給される信号に応じて設定された第1のゲイン又は第2のゲインで、前記USBポートに供給される電流に応じた出力信号を出力するアンプと、
    前記アンプの出力信号が基準電圧より大きいとき前記スイッチ手段をオフさせる信号を出力するコンパレータとを含み、
    前記第1のゲインは、前記USBポートに流れる電流が100mAを超えた値で前記スイッチ手段がオフされているように設定されたゲインであり、
    前記第2のゲインは、前記USBポートに流れる電流が500mAを超えた値で前記スイッチ手段がオフされているように設定されたゲインである、ことを特徴とするUSB機器。
  7. 前記内部回路は、電池を充電する充電制御回路であることを特徴とする請求項記載のUSB機器。
  8. 前記検出手段は、前記スイッチ手段の内部抵抗に印加される電圧を検出することを特徴とする請求項6記載のUSB機器。
JP2006181934A 2006-06-30 2006-06-30 保護回路及びusb機器 Active JP4802894B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006181934A JP4802894B2 (ja) 2006-06-30 2006-06-30 保護回路及びusb機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006181934A JP4802894B2 (ja) 2006-06-30 2006-06-30 保護回路及びusb機器

Publications (2)

Publication Number Publication Date
JP2008009898A JP2008009898A (ja) 2008-01-17
JP4802894B2 true JP4802894B2 (ja) 2011-10-26

Family

ID=39068014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006181934A Active JP4802894B2 (ja) 2006-06-30 2006-06-30 保護回路及びusb機器

Country Status (1)

Country Link
JP (1) JP4802894B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4922196B2 (ja) * 2008-01-24 2012-04-25 東芝テック株式会社 サーマルプリンタ
US9729343B2 (en) * 2008-12-30 2017-08-08 Intel Corporation Upstream device overvoltage detection with deactivation of downstream device power
JP4823352B2 (ja) 2009-12-24 2011-11-24 株式会社東芝 情報処理装置
JP5750326B2 (ja) * 2011-07-19 2015-07-22 旭化成エレクトロニクス株式会社 電子機器の保護回路
JP5031933B2 (ja) * 2012-02-03 2012-09-26 東芝テック株式会社 サーマルプリンタ
BR112016017458B1 (pt) 2014-01-28 2022-03-29 Guangdong Oppo Mobile Telecommunications Corp., Ltd Terminal, adaptador de energia e método para manuseio de anomalia de carregamento
CN103762691B (zh) 2014-01-28 2015-12-23 广东欧珀移动通信有限公司 电池充电装置及电池充电保护控制方法
JP6651630B2 (ja) * 2015-12-17 2020-02-19 モレックス エルエルシー 地絡過電流制御システム及びその使用方法
CN110098603A (zh) * 2019-05-16 2019-08-06 深圳市双翼科技股份有限公司 一种usb接口的设备保护电路及系统

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58164010A (ja) * 1982-03-25 1983-09-28 Fujitsu Ltd Mfm変調回路チエツク方式
JPH1075526A (ja) * 1996-08-29 1998-03-17 Nec Ibaraki Ltd 負荷監視装置および負荷監視回路
JP2001119850A (ja) * 1999-10-15 2001-04-27 Yazaki Corp 過電流時の負荷電流制御装置、負荷の断芯検出装置、及び負荷電流検出供給制御装置
KR20020014870A (ko) * 2000-08-19 2002-02-27 공종열 Usb를 이용한 이동전화 충전장치
JP3796419B2 (ja) * 2001-07-13 2006-07-12 三菱電機株式会社 端末装置
JP2003263373A (ja) * 2002-03-07 2003-09-19 Fuji Xerox Co Ltd Usb装置
JP2004248415A (ja) * 2003-02-14 2004-09-02 Rohm Co Ltd スイッチ回路

Also Published As

Publication number Publication date
JP2008009898A (ja) 2008-01-17

Similar Documents

Publication Publication Date Title
JP4802894B2 (ja) 保護回路及びusb機器
JP5061884B2 (ja) 電池パック
JP6041031B1 (ja) 二次電池保護集積回路、二次電池保護装置及び電池パック
US10079498B2 (en) Charging circuit, power management circuit, and electronic device using the same
JP7538452B2 (ja) 二次電池保護装置、電池パック及び二次電池保護装置の制御方法
US10622819B2 (en) Rechargeable battery protection integrated circuit, rechargeable battery protection device, and battery pack
US7541777B2 (en) Battery protection circuit
JP2004296165A (ja) 充電制御機能付き電池パック
US10978891B2 (en) Methods and apparatus for extending discharge over-current trip time in a battery protection circuit
US20120250204A1 (en) Protection circuit and input/output circuit
US20070013342A1 (en) Battery pack
TW200818656A (en) Power surge filtering in over-current and short circuit protection
JP2018011388A (ja) 二次電池保護回路
US10103556B2 (en) Load side method of blocking charger voltage from a battery load
JP6263908B2 (ja) 電池保護回路、電池保護装置及び電池パック、並びに電池保護方法
EP3537564A1 (en) Circuits, systems, and methods for protecting batteries
TW201206012A (en) Battery state monitoring circuit and battery device
JP2001327088A (ja) 二次電池制御回路、該二次電池制御回路を内蔵したバッテリーパック、および該バッテリーパックを用いた携帯機器
JP2009044823A (ja) 電池パック
JP6551361B2 (ja) 二次電池保護集積回路、二次電池保護装置及び電池パック
JP2006210026A (ja) リチウムイオン二次電池監視半導体装置
JP3080046B2 (ja) 2次電池保護回路
TW201230580A (en) Inrush current protection circuit
JP2009183050A (ja) 電池パック
JP4713357B2 (ja) 充電装置及びその故障検出方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100928

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110712

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110725

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4802894

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250