JP4788347B2 - 速度検出装置および速度検出方法 - Google Patents

Description

本発明は、エンコーダから出力されるパルス信号に基づき速度を検出する速度検出装置および速度検出方法に関する。

インクジェットプリンタをはじめとする各種印刷装置には、印刷ヘッドの速度や紙の搬送速度等を検出するための速度検出装置が設けられている。この速度検出装置は、リニア式エンコーダやロータリ式エンコーダなどのエンコーダを備えている。これらのエンコーダは、スリットを検出する検出部を有し、スリットと検出部とが相対的に移動したときに、そのスリットの移動速度に応じた周期を有するパルス信号を出力する。速度検出装置は、そのエンコーダから出力されるパルス信号からエッジを検出して、その周期を計測して移動速度を取得する。

ところで、このような速度検出装置にあっては、エンコーダから位相の異なる２種類のパルス信号が出力されるようになっている（特許文献１〜３参照）。これら２種類のパルス信号についてそれぞれ周期を計測することで、より最新の周期を取得することができ、これにより、より確実な移動速度を取得することができる。さらに、２種類のパルス信号の位相差の時間を計測することで、移動速度が非常に低い場合であっても、より確実に移動速度を取得することができる。
特開２００１−１４６０５４号公報 特開２００１−２１９６１３号公報 特開２００１−２９６１４８号公報

しかしながら、インクジェットプリンタをはじめとする各種印刷装置では、年々より高い画質が求められており、より高い画質の画像を印刷するためには、より高精度な速度検出装置が必要となっていた。

本発明は、このような事情に鑑みてなされたものであって、その目的は、簡単な装置構成により高精度な速度検出を行えるようにすることにある。

前記目的を達成するための主たる発明は、
（Ａ）スリットを検出する検出部を有し、前記スリットと前記検出部とが相対的に移動したときに、前記スリットの移動速度に応じた周期を有するパルス信号を出力するエンコーダであって、前記パルス信号として、位相が異なる第１パルス信号および第３パルス信号と、前記第１パルス信号に対して半周期未満の所定の位相差がある第２パルス信号と、前記第３パルス信号に対して前記所定の位相差と同じ位相差のある第４パルス信号とを出力するエンコーダと、
（Ｂ）前記第１パルス信号および前記第２パルス信号からそれぞれ検出されたエッジに基づき、前記第１パルス信号と前記第２パルス信号との間の位相差の時間を計測する第１位相差時間計測カウンタと、
（Ｃ）前記第３パルス信号および前記第４パルス信号からそれぞれ検出されたエッジに基づき、前記第３パルス信号と前記第４パルス信号との間の位相差の時間を計測する第２位相差時間計測カウンタと、
（Ｄ）前記第１位相差時間計測カウンタおよび前記第２位相差時間計測カウンタにより計測された時間のうちの最新の時間が記憶される位相差時間レジスタと、
（Ｅ） 前記第１パルス信号から検出されたエッジに基づき、前記第１パルス信号の周期を計測する第１周期カウンタと、
前記第２パルス信号から検出されたエッジに基づき、前記第２パルス信号の周期を計測する第２周期カウンタと、
前記第３パルス信号から検出されたエッジに基づき、前記第３パルス信号の周期を計測する第３周期カウンタと、
前記第４パルス信号から検出されたエッジに基づき、前記第４パルス信号の周期を計測する第４周期カウンタと、
前記第１周期カウンタ、前記第２周期カウンタ、前記第３周期カウンタおよび前記第４周期カウンタにより計測された周期の中から最新の周期が記憶される周期レジスタと、
（Ｆ）を備え、
（Ｇ）前記スリットを移動させる速度の目標値が所定の速度以上である場合には前記周期レジスタに記憶される周期を参照し、前記移動速度が所定の速度よりも小さい場合には前記位相差時間レジスタに記憶される時間から求められる周期を参照して、速度を検出することを特徴とする速度検出装置である。

本発明の他の特徴は、本明細書及び添付図面の記載により明らかにする。

本明細書及び添付図面の記載により、少なくとも以下の事項が明らかとなる。

（Ａ）スリットを検出する検出部を有し、前記スリットと前記検出部とが相対的に移動したときに、前記スリットの移動速度に応じた周期を有するパルス信号を出力するエンコーダであって、前記パルス信号として、位相が異なる第１パルス信号および第３パルス信号と、前記第１パルス信号に対して半周期未満の所定の位相差がある第２パルス信号と、前記第３パルス信号に対して前記所定の位相差と同じ位相差のある第４パルス信号とを出力するエンコーダと、
（Ｂ）前記第１パルス信号および前記第２パルス信号からそれぞれ検出されたエッジに基づき、前記第１パルス信号と前記第２パルス信号との間の位相差の時間を計測する第１位相差時間計測カウンタと、
（Ｃ）前記第３パルス信号および前記第４パルス信号からそれぞれ検出されたエッジに基づき、前記第３パルス信号と前記第４パルス信号との間の位相差の時間を計測する第２位相差時間計測カウンタと、
（Ｄ）前記第１位相差時間計測カウンタおよび前記第２位相差時間計測カウンタにより計測された時間のうちの最新の時間が記憶される位相差時間レジスタと、
（Ｅ）を備えたことを特徴とする速度検出装置。

この速度検出装置にあっては、第１パルス信号、第２パルス信号、第３パルス信号および第４パルス信号の４つのパルス信号を用いて、第１位相差時間計測カウンタにより第１パルス信号と第２パルス信号との間の位相差の時間を計測するとともに、第２位相差時間計測カウンタにより第３パルス信号と第４パルス信号との間の位相差の時間を計測することで、所定の位相差の時間を頻度良く取得することができる。これにより、移動速度が低速な場合であっても、移動速度に関する情報を高頻度にて取得することができる。

かかる速度検出装置にあっては、前記第１位相差時間計測カウンタは、前記第１パルス信号および前記第２パルス信号からそれぞれ前記エッジとして検出された立上りエッジおよび立ち下がりエッジに基づき、前記第１パルス信号と前記第２パルス信号との間の位相差の時間を計測しても良い。このように第１位相差時間計測カウンタが、立上りエッジおよび立ち下がりエッジの双方に基づき時間を計測することで、所定の位相差の時間をより頻度良く取得することができる。

また、かかる速度検出装置にあっては、前記第２位相差時間計測カウンタは、前記第３パルス信号および前記第４パルス信号からそれぞれ前記エッジとして検出された立上りエッジおよび立ち下がりエッジに基づき、前記第３パルス信号と前記第４パルス信号との間の位相差の時間を計測しても良い。このように第２位相差時間計測カウンタが、立上りエッジおよび立ち下がりエッジの双方に基づき時間を計測することで、所定の位相差の時間をより頻度良く取得することができる。

また、かかる速度検出装置にあっては、前記所定の位相差が１／４周期であっても良い。このように所定の位相差が１／４周期であれば、１／４周期ごとに、１／４周期の時間を計測することが可能となる。

また、かかる速度検出装置にあっては、さらに、前記第１パルス信号と前記第３パルス信号との間の位相差が１／８周期であっても良い。このように第１パルス信号と第３パルス信号との間の位相差が１／８周期であれば、１／８周期ごとに、１／４周期の時間を計測することが可能となる。

また、かかる速度検出装置にあっては、前記第１パルス信号、前記第２パルス信号、前記第３パルス信号および前記第４パルス信号からそれぞれ検出されたエッジに基づき、前記第１パルス信号、前記第２パルス信号、前記第３パルス信号および前記第４パルス信号の各信号間の位相差の時間を計測して１／８周期を取得する１／８周期カウンタと、前記１／８周期カウンタにより計測された時間のうちの最新の時間が１／８周期として記憶される１／８周期レジスタと、を備えても良い。このような１／８周期カウンタを備えれば、１／８周期を取得することができる。

また、かかる速度検出装置にあっては、前記第１パルス信号から検出されたエッジに基づき、前記第１パルス信号の周期を計測する第１周期カウンタと、前記第２パルス信号から検出されたエッジに基づき、前記第２パルス信号の周期を計測する第２周期カウンタと、前記第３パルス信号から検出されたエッジに基づき、前記第３パルス信号の周期を計測する第３周期カウンタと、前記第４パルス信号から検出されたエッジに基づき、前記第４パルス信号の周期を計測する第４周期カウンタと、前記第１周期カウンタ、前記第２周期カウンタ、前記第３周期カウンタおよび前記第４周期カウンタにより計測された周期の中から最新の周期が記憶される周期レジスタと、を備えていても良い。このような第１周期カウンタ、第２周期カウンタ、第３周期カウンタおよび第４周期カウンタを備えることで、第１パルス信号、第２パルス信号、第３パルス信号および第４パルス信号の周期を計測することができる。さらに、周期レジスタを備えることで、第１パルス信号、第２パルス信号、第３パルス信号および第４パルス信号のうちの最新の周期を取得することができる。

また、かかる速度検出装置にあっては、前記第１周期カウンタは、前記第２パルス信号が一の信号状態にあるときに前記第１パルス信号から検出されたエッジに基づき、前記第１パルス信号の周期を計測する第１カウンタと、前記第２パルス信号が他の信号状態にあるときに前記第１パルス信号から検出されたエッジに基づき、前記第１パルス信号の周期を計測する第２カウンタとを有し、前記第２周期カウンタは、前記第１パルス信号が一の信号状態にあるときに前記第２パルス信号から検出されたエッジに基づき、前記第２パルス信号の周期を計測する第３カウンタと、前記第１パルス信号が他の信号状態にあるときに前記第２パルス信号から検出されたエッジに基づき、前記第２パルス信号の周期を計測する第４カウンタとを有し、前記第３周期カウンタは、前記第４パルス信号が一の信号状態にあるときに前記第３パルス信号から検出されたエッジに基づき、前記第３パルス信号の周期を計測する第５カウンタと、前記第４パルス信号が他の信号状態にあるときに前記第３パルス信号から検出されたエッジに基づき、前記第３パルス信号の周期を計測する第６カウンタとを有し、前記第４周期カウンタは、前記第３パルス信号が一の信号状態にあるときに前記第４パルス信号から検出されたエッジに基づき、前記第４パルス信号の周期を計測する第７カウンタと、前記第３パルス信号が他の信号状態にあるときに前記第４パルス信号から検出されたエッジに基づき、前記第４パルス信号の周期を計測する第８カウンタとを有ていても良い。このような第１カウンタ、第２カウンタ、第３カウンタ、第４カウンタ、第５カウンタ、第６カウンタ、第７カウンタおよび第８カウンタを備えることで、第１パルス信号、第２パルス信号、第３パルス信号および第４パルス信号の周期をより頻度良く取得することができる。

また、かかる速度検出装置にあっては、前記エンコーダは、ロータリ式エンコーダであっても良い。このようにエンコーダがロータリ式エンコーダであれば、回転速度を高精度に検出することができる。

また、かかる速度検出装置にあっては、前記エンコーダは、リニア式エンコーダであっても良い。このようにエンコーダがリニア式エンコーダであれば、所定の方向の移動速度を高精度に検出することができる。

（Ａ）スリットを検出する検出部を有し、前記スリットと前記検出部とが相対的に移動したときに、前記スリットの移動速度に応じた周期を有するパルス信号を出力するエンコーダであって、前記パルス信号として、位相が異なる第１パルス信号および第３パルス信号と、前記第１パルス信号に対して半周期未満の所定の位相差がある第２パルス信号と、前記第３パルス信号に対して前記所定の位相差と同じ位相差のある第４パルス信号とを出力するエンコーダと、
（Ｂ）前記第１パルス信号および前記第２パルス信号からそれぞれ検出されたエッジに基づき、前記第１パルス信号と前記第２パルス信号との間の位相差の時間を計測する第１位相差時間計測カウンタと、
（Ｃ）前記第３パルス信号および前記第４パルス信号からそれぞれ検出されたエッジに基づき、前記第３パルス信号と前記第４パルス信号との間の位相差の時間を計測する第２位相差時間計測カウンタと、
（Ｄ）前記第１位相差時間計測カウンタおよび前記第２位相差時間計測カウンタにより計測された時間のうちの最新の時間が記憶される位相差時間レジスタと、
（Ｅ）を備え、
（Ｆ）前記第１位相差時間計測カウンタは、前記第１パルス信号および前記第２パルス信号からそれぞれ前記エッジとして検出された立上りエッジおよび立ち下がりエッジに基づき、前記第１パルス信号と前記第２パルス信号との間の位相差の時間を計測し、
（Ｇ）前記第２位相差時間計測カウンタは、前記第３パルス信号および前記第４パルス信号からそれぞれ前記エッジとして検出された立上りエッジおよび立ち下がりエッジに基づき、前記第３パルス信号と前記第４パルス信号との間の位相差の時間を計測し、
（Ｈ）前記所定の位相差が１／４周期であり、かつ前記第１パルス信号と前記第３パルス信号との間の位相差が１／８周期であり、
（Ｉ）前記第１パルス信号、前記第２パルス信号、前記第３パルス信号および前記第４パルス信号からそれぞれ検出されたエッジに基づき、前記第１パルス信号、前記第２パルス信号、前記第３パルス信号および前記第４パルス信号の各信号間の位相差の時間を計測して１／８周期を取得する１／８周期カウンタと、前記１／８周期カウンタにより計測された時間のうちの最新の時間が１／８周期として記憶される１／８周期レジスタとを備え、
（Ｊ）前記第１パルス信号から検出されたエッジに基づき、前記第１パルス信号の周期を計測する第１周期カウンタと、前記第２パルス信号から検出されたエッジに基づき、前記第２パルス信号の周期を計測する第２周期カウンタと、前記第３パルス信号から検出されたエッジに基づき、前記第３パルス信号の周期を計測する第３周期カウンタと、前記第４パルス信号から検出されたエッジに基づき、前記第４パルス信号の周期を計測する第４周期カウンタと、前記第１周期カウンタ、前記第２周期カウンタ、前記第３周期カウンタおよび前記第４周期カウンタにより計測された周期の中から最新の周期が記憶される周期レジスタとを備え、
ンタとを有し、
（Ｋ）前記第１周期カウンタは、前記第２パルス信号が一の信号状態にあるときに前記第１パルス信号から検出されたエッジに基づき、前記第１パルス信号の周期を計測する第１カウンタと、前記第２パルス信号が他の信号状態にあるときに前記第１パルス信号から検出されたエッジに基づき、前記第１パルス信号の周期を計測する第２カウンタとを有し、前記第２周期カウンタは、前記第１パルス信号が一の信号状態にあるときに前記第２パルス信号から検出されたエッジに基づき、前記第２パルス信号の周期を計測する第３カウンタと、前記第１パルス信号が他の信号状態にあるときに前記第２パルス信号から検出されたエッジに基づき、前記第２パルス信号の周期を計測する第４カウンタとを有し、前記第３周期カウンタは、前記第４パルス信号が一の信号状態にあるときに前記第３パルス信号から検出されたエッジに基づき、前記第３パルス信号の周期を計測する第５カウンタと、前記第４パルス信号が他の信号状態にあるときに前記第３パルス信号から検出されたエッジに基づき、前記第３パルス信号の周期を計測する第６カウンタとを有し、前記第４周期カウンタは、前記第３パルス信号が一の信号状態にあるときに前記第４パルス信号から検出されたエッジに基づき、前記第４パルス信号の周期を計測する第７カウンタと、前記第３パルス信号が他の信号状態にあるときに前記第４パルス信号から検出されたエッジに基づき、前記第４パルス信号の周期を計測する第８カウンタとを有し、
（Ｌ）前記エンコーダは、ロータリー式エンコーダまたはリニア式エンコーダであることを特徴とする速度検出装置。

（Ａ）スリットを検出する検出部と前記スリットとが相対的に移動したときに、前記スリットの移動速度に応じた周期を有するパルス信号として、位相が異なる第１パルス信号および第３パルス信号と、前記第１パルス信号に対して半周期未満の所定の位相差がある第２パルス信号と、前記第３パルス信号に対して前記所定の位相差と同じ位相差のある第４パルス信号とを出力する信号出力ステップと、
（Ｂ）前記第１パルス信号および前記第２パルス信号からそれぞれ検出されたエッジに基づき、前記第１パルス信号と前記第２パルス信号との間の位相差の時間を計測する第１計測ステップと、
（Ｃ）前記第３パルス信号および前記第４パルス信号からそれぞれ検出されたエッジに基づき、前記第３パルス信号と前記第４パルス信号との間の位相差の時間を計測する第２計測ステップと、
（Ｄ）前記第１計測ステップおよび前記第２計測ステップにおいて計測された時間のうちの最新の時間をレジスタに記憶する記憶ステップと、
（Ｅ）を有することを特徴とする速度検出方法。

＝＝＝印刷装置の概要＝＝＝
本発明に係る印刷装置の実施の形態について、インクジェットプリンタ１を例にして説明する。図１〜図４は、そのインクジェットプリンタ１を示したものである。図１は、そのインクジェットプリンタ１の外観を示す。図２は、そのインクジェットプリンタ１の内部構成を示す。図３は、そのインクジェットプリンタ１の搬送部の構成を示す。図４は、そのインクジェットプリンタ１のシステム構成を示す。

このインクジェットプリンタ１は、図１に示すように、背面から供給された印刷用紙等の媒体を前面から排出する構造を備えており、その前面部には、操作パネル２および排紙部３が設けられ、その背面部には、給紙部４が設けられている。操作パネル２には、各種操作ボタン５および表示ランプ６が設けられている。また、排紙部３には、不使用時に排紙口を塞ぐ排紙トレイ７が設けられている。給紙部４には、カット紙などの媒体を保持するための給紙トレイ８が設けられている。

このインクジェットプリンタ１の内部には、図２に示すように、キャリッジ４１が設けられている。このキャリッジ４１は、左右方向に沿って相対的に移動可能に設けられている。キャリッジ４１の周辺には、キャリッジモータ４２と、プーリ４４と、タイミングベルト４５と、ガイドレール４６とが設けられている。キャリッジモータ４２は、ＤＣモータなどにより構成され、キャリッジ４１を左右方向（以下、キャリッジ移動方向ともいう）に沿って相対的に移動させるための駆動源である。タイミングベルト４５は、プーリ４４を介してキャリッジモータ４２に接続されるとともに、その一部がキャリッジ４１に接続され、キャリッジモータ４２の回転駆動によってキャリッジ４１をキャリッジ移動方向（左右方向）に沿って相対的に移動させる。ガイドレール４６は、キャリッジ４１をキャリッジ移動方向（左右方向）に沿って案内する。

この他に、キャリッジ４１の周辺には、キャリッジ４１の位置を検出するリニア式エンコーダ５１と、媒体Ｓをキャリッジ４１の移動方向と交差する方向（図中、前後方向。以下、搬送方向ともいう）に沿って搬送するための搬送ローラ１７Ａと、この搬送ローラ１７Ａを回転駆動させる搬送モータ１５とが設けられている。

一方、キャリッジ４１には、各種インクを収容したインクカートリッジ４８と、媒体Ｓに対して印刷を行うヘッド２１とが設けられている。インクカートリッジ４８は、例えば、イエロ（Ｙ）やマゼンダ（Ｍ）、シアン（Ｃ）、ブラック（Ｋ）などの各色のインクを収容しており、キャリッジ４１に設けられたカートリッジ装着部４９に着脱可能に装着されている。また、ヘッド２１は、本実施形態では、媒体Ｓに対してインクを吐出して印刷を施す。このために、ヘッド２１には、インクを吐出するための多数のノズルが設けられている。

この他に、このインクジェットプリンタ１の内部には、ヘッド２１のノズルの目詰まりを解消するためにノズルからインクを吸い出すポンプ装置３１や、ヘッド２１のノズルの目詰まりを防止するために、印刷を行わないとき（待機時など）にヘッド２１のノズルを封止するキャッピング装置３５などが設けられている。

次にこのインクジェットプリンタ１の搬送部について説明する。この搬送部には、図３に示すように、給紙ローラ１３と、紙検知センサ５３と、搬送ローラ１７Ａと、排紙ローラ１７Ｂと、プラテン１４と、フリーローラ１８Ａ、１８Ｂとが設けられている。

印刷される媒体Ｓは、給紙トレイ８にセットされる。給紙トレイ８にセットされた媒体Ｓは、断面略Ｄ形状に成形された給紙ローラ１３により、図中矢印Ａ方向に沿って搬送されて、インクジェットプリンタ１の内部へと送られる。インクジェットプリンタ１の内部に送られてきた媒体Ｓは、紙検知センサ５３と接触する。この紙検知センサ５３は、給紙ローラ１３と、搬送ローラ１７Ａとの間に設置されたもので、給紙ローラ１３により給紙された媒体Ｓを検知する。

紙検知センサ５３により検知された媒体Ｓは、搬送ローラ１７Ａによって、印刷が実施されるプラテン１４へと順次搬送される。搬送ローラ１７Ａの対向位置には、フリーローラ１８Ａが設けられている。このフリーローラ１８Ａと搬送ローラ１７Ａとの間に、媒体Ｓを挟み込むことによって、媒体Ｓをスムーズに搬送する。

プラテン１４へと送り込まれた媒体Ｓは、ヘッド２１から吐出されたインクによって順次印刷される。プラテン１４は、ヘッド２１と対向して設けられ、印刷される媒体Ｓを下側から支持する。

印刷が施された媒体Ｓは、排紙ローラ１７Ｂにより順次、プリンタ外部へと排出される。排紙ローラ１７Ｂは、搬送モータ１５と同期に駆動されていて、当該排紙ローラ１７Ｂに対向して設けられたフリーローラ１８Ｂとの間に媒体Ｓを挟み込んで、媒体Ｓをプリンタ外部へと排出する。

＜システム構成＞
次にこのインクジェットプリンタ１のシステム構成について説明する。このインクジェットプリンタ１は、図４に示すように、バッファメモリ１２２と、イメージバッファ１２４と、コントローラ１２６と、メインメモリ１２７と、通信インターフェース１２９と、キャリッジモータ制御部１２８と、搬送制御部１３０と、ヘッド駆動部１３２とを備えている。

通信インターフェース１２９は、当該インクジェットプリンタ１が、例えばパーソナルコンピュータ等の外部のコンピュータ１４０とデータのやりとりを行うためのものである。通信インターフェース１２９は、外部のコンピュータ１４０と有線または無線等により通信可能に接続され、コンピュータ１４０から送信された印刷データ等の各種データを受信する。

バッファメモリ１２２には、通信インターフェース１２９により受信された印刷データ等の各種データが一時的に記憶される。また、イメージバッファ１２４には、バッファメモリ１２２に記憶された印刷データが順次記憶される。イメージバッファ１２４に記憶された印刷データは、順次、ヘッド駆動部１３２へと送られる。また、メインメモリ１２７は、ＲＯＭやＲＡＭ、ＥＥＰＲＯＭなどにより構成される。メインメモリ１２７には、当該インクジェットプリンタ１を制御するための各種プログラムや各種設定データなどが記憶される。

コントローラ１２６は、メインメモリ１２７から制御用プログラムや各設定データなどを読み出して、当該制御用プログラムや各種設定データに従ってインクジェットプリンタ１全体の制御を行う。また、コントローラ１２６には、ロータリ式エンコーダ１３４やリニア式エンコーダ５１、紙検知センサ５３などの各種センサからの検出信号が入力される。

コントローラ１２６は、外部のコンピュータ１４０から送られてきた印刷データ等の各種データが通信インターフェース１２９により受信されてバッファメモリ１２２に格納されると、その格納されたデータの中から必要な情報をバッファメモリ１２２から読み出す。コントローラ１２６は、その読み出した情報に基づき、リニア式エンコーダ５１やロータリ式エンコーダ１３４からの出力を参照しながら、制御用プログラムに従って、キャリッジモータ制御部１２８や搬送制御部１３０、ヘッド駆動部１３２などを各々制御する。

キャリッジモータ制御部１２８は、コントローラ１２６からの命令に従って、キャリッジモータ４２の回転方向や回転数、トルクなどを駆動制御する。搬送制御部１３０は、コントローラ１２６からの命令に従って、搬送ローラ１７Ａを回転駆動する搬送モータ１５などを制御する。

ヘッド駆動部１３２は、コントローラ１２６からの命令に従って、イメージバッファ１２４に格納された印刷データに基づき、ヘッド２１に設けられた各色のノズルを駆動制御する。

＝＝＝キャリッジモータ制御部＝＝＝
キャリッジモータ制御部１２８の構成について詳しく説明する。図５は、キャリッジモータ制御部１２８の回路構成の一例を示したブロック構成図である。キャリッジモータ制御部１２８は、同図に示すように、位置演算部３３１と、減算器３３２と、ゲイン３３３と、速度演算部３３４と、減算器３３５と、比例要素３３６Ａと、積分要素３３６Ｂと、微分要素３３６Ｃと、加算器３３７と、ＰＷＭ回路３３８と、加速制御部３３９Ａと、タイマ３３９Ｂとを有する。

位置演算部３３１は、リニア式エンコーダ５１の出力パルスのエッジを検出し、その個数をカウントし、このカウント値に基づきキャリッジモータ４２の回転位置を演算する。位置演算部３３１は、リニア式エンコーダ５１からの２つのパルス信号の比較処理からキャリッジモータ４２の正転・逆転を認知し、１個のエッジが検出された時に正転・逆転に応じてインクリメント・デクリメントするように計数処理する。

減算器３３２は、コントローラ１２６から送られてくる目標停止位置と、位置演算部３３１により検出された検出位置との位置偏差を演算する。ゲイン３３３は、減算器３３２から出力される位置偏差にゲインＫｐを乗算し、目標速度Ｖｔを出力する。ゲインＫｐは、位置偏差に応じて決定される。

速度演算部３３４は、リニア式エンコーダ５１の出力パルスのパルス周期を計測し、このパルス周期に基づいてキャリッジモータ４２の回転速度Ｖｃを演算する。減算器３３５は、ゲイン３３３から出力される目標速度Ｖｔと、速度演算部３３４により検出された検出速度Ｖｃとの速度偏差ΔＶを演算する。

比例要素３３６Ａは、速度偏差ΔＶに定数Ｇｐを乗算し、比例成分ＱＰを出力する。積分要素３３６Ｂは、速度偏差ΔＶに定数Ｇｉを乗算したものを１つ前の演算結果ＱＩ（ｊ−１）に積算し、積分成分ＱＩを出力する。微分要素３３６Ｃは、現在の速度偏差ΔＶ（ｊ）（ここで、ｊは時刻を示す）と、１つ前の速度偏差ΔＶ（ｊ−１）との差に定数Ｇｄを乗算し、微分成分ＱＤを出力する。比例要素３３６Ａ、積分要素３３６Ｂ及び微分要素３３６Ｃの演算は、リニア式エンコーダ５１の出力パルスの１周期毎に行われる。

ここで、各演算要素３３６Ａ、３３６Ｂ、３３６Ｃの演算出力、即ち比例成分ＱＰ、積分成分ＱＩおよび微分成分ＱＤは、例えば、次の式（１）〜（３）により与えることができる。
ＱＰ（ｊ）＝ΔＶ（ｊ）×Ｇｐ ……（１）
ＱＩ（ｊ）＝ＱＩ（ｊ−１）＋ΔＶ（ｊ）×Ｇｉ ……（２）
ＱＤ（ｊ）＝｛ΔＶ（ｊ）−ΔＶ（ｊ−１）｝×Ｇｄ ……（３）

加算器３３７は、比例要素３３６Ａの比例成分ＱＰと、積分要素３３６Ｂの積分成分ＱＩと、微分要素３３６Ｃの微分成分ＱＤとを加算する。これら３つの成分、即ち比例成分ＱＰ、積分成分ＱＩおよび微分成分ＱＤの加算結果ΣＱは、デューティ信号として、ＰＷＭ回路３３８に出力される。
加算結果ΣＱは、次の式（４）により得ることができる。
ΣＱ（ｊ）＝ＱＰ（ｊ）＋ＱＩ（ｊ）＋ＱＤ（ｊ） ……（４）

ＰＷＭ回路３３８は、加算器３３７の加算結果ΣＱに応じた制御信号を生成する。ドライバ３４０は、この制御信号に基づいてキャリッジモータ４２を駆動する。ドライバ３４０は、例えば複数個のトランジスタを備えており、ＰＷＭ回路３３８からの制御信号に基づいて、トランジスタをオン・オフさせることで、キャリッジモータ４２に電圧を印加する。

また、加速制御部３３９Ａ及びタイマ３３９Ｂは、キャリッジモータ４２の加速制御時に用いられる。タイマ３３９Ｂは、コントローラ１２６から送られてくるクロック信号に基づいて、所定時間毎にタイマ割込信号を発生する。加速制御部３３９Ａは、タイマ割込信号を受ける毎に所定のデューティＤＸＰを積算し、積算結果としてデューティ信号を生成して、このデューティ信号をＰＷＭ回路３３８に出力する。

キャリッジモータ４２を加速駆動するときには、ＰＷＭ回路３３８は、加速制御部３３９Ａから出力されるデューティ信号に基づいて制御信号を生成してキャリッジモータ４２を制御する。また、キャリッジモータ４２を定速駆動するとき、および、キャリッジモータ４２を減速するときには、ＰＷＭ回路３３８は、３つの成分、即ち、比例要素３３６Ａの比例成分ＱＰ、積分要素３３６Ｂの積分成分ＱＩ、および微分要素３３６Ｃの微分成分ＱＤの加算結果ΣＱとして加算器３３７から出力されたデューティ信号に基づき生成された制御信号をキャリッジモータ４２に出力し、キャリッジモータ４２を制御する。

＝＝＝搬送制御部の構成＝＝＝
図６は、搬送制御部１３０の構成の一例について説明したブロック構成図である。搬送制御部１３０は、同図に示すように、キャリッジモータ制御部１２８と同様な構成になっている。すなわち、搬送制御部１３０は、位置演算部４３１と、減算器４３２と、ゲイン４３３と、速度演算部４３４と、減算器４３５と、比例要素４３６Ａと、積分要素４３６Ｂと、微分要素４３６Ｃと、加算器４３７と、ＰＷＭ回路４３８と、加速制御部４３９Ａと、タイマ４３９Ｂとを有する。ただし、搬送制御部１３０は、キャリッジモータ制御部１２８と異なり、位置演算部４３１および速度演算部４３４が、ロータリ式エンコーダ１３４からの出力に基づき演算を行っている。

位置演算部４３１は、ロータリ式エンコーダ１３４の出力パルスのエッジを検出し、その個数をカウントし、このカウント値に基づき搬送モータ１５の回転位置を演算する。位置演算部４３１は、２つのパルス信号の比較処理から搬送モータ１５の正転・逆転を認知し、１個のエッジが検出された時に正転・逆転に応じてインクリメント・デクリメントするように計数処理する。

減算器４３２は、コントローラ１２６から送られてくる目標位置と、位置演算部４３１により検出された検出位置との位置偏差を演算する。ゲイン４３３は、減算器４３２から出力される位置偏差にゲインＫｐを乗算し、目標速度を出力する。ゲインＫｐは、位置偏差に応じて決定される。なお、このゲインＫｐの値と位置偏差との関係を示すテーブルは、メインメモリ１２７に格納されている。

速度演算部４３４は、ロータリ式エンコーダ１３４の出力パルスに基づいて、搬送モータ１５の回転速度を演算する。すなわち、速度演算部４３４は、ロータリ式エンコーダ１３４の出力パルスのパルス周期を計測し、このパルス周期に基づいて搬送モータ１５の回転速度を演算する。減算器４３５は、ゲイン４３３から出力される目標速度と、速度演算部４３４により検出された検出速度との速度偏差を演算する。

比例要素４３６Ａは、速度偏差に定数Ｇｐを乗算し、比例成分を出力する。積分要素４３６Ｂは、速度偏差に定数Ｇｉを乗算したものを積算し、積分成分を出力する。微分要素４３６Ｃは、現在の速度偏差と、１つ前の速度偏差との差に定数Ｇｄを乗算し、微分成分を出力する。比例要素４３６Ａ、積分要素４３６Ｂ及び微分要素４３６Ｃの演算は、ロータリ式エンコーダ１３４の出力パルスの１周期毎に行われる。

加算器４３７は、比例要素４３６Ａの出力と、積分要素４３６Ｂの出力と、微分要素４３６Ｃの出力とを加算する。この加算結果は、デューティ信号として、ＰＷＭ回路４３８に送られる。ＰＷＭ回路４３８は、加算器４３７の加算結果に応じた指令信号を生成する。ドライバ４４０は、この指令信号に基づいて搬送モータ１５を駆動する。ドライバ４４０は、ＰＷＭ回路４３８からの指令信号に基づいて搬送モータ１５に電圧を印加する。

また、加速制御部４３９Ａ及びタイマ４３９Ｂは、搬送モータ１５の加速制御時に用いられる。タイマ４３９Ｂは、コントローラ１２６から送られてくるクロック信号に基づいて、所定時間毎にタイマ割込信号を発生する。加速制御部４３９Ａは、タイマ割込信号を受ける毎に所定のデューティを積算し、積算結果としてデューティ信号をＰＷＭ回路４３８に出力する。

搬送モータ１５を加速駆動するとき、ＰＷＭ回路４３８は、加速制御部４３９Ａから出力されるデューティ信号に基づいて、指令信号を搬送モータ１５に出力し、搬送モータ１５を制御する。搬送モータ１５を定速駆動するとき、及び、搬送モータ１５を減速するとき、ＰＷＭ回路４３８は、加算器４３７から出力されるデューティ信号に基づいて、指令信号を搬送モータ１５に出力し、搬送モータ１５をＰＩＤ制御する。

＝＝＝エンコーダの構成＝＝＝
＜ロータリ式エンコーダ＞
図７は、ロータリ式エンコーダ１３４の構成を説明した説明図である。ロータリ式エンコーダ１３４は、ロータリ式エンコーダ符号板４０２と、このロータリ式エンコーダ符号板４０２に隣接して設けられた検出部４０４とを備えている。

このロータリ式エンコーダ符号板４０２は、同図に示すように、円盤状に形成されている。ロータリ式エンコーダ符号板４０２の外周縁部には、所定の間隔置きに小さなスリット４０６が多数形成されている。ロータリ式エンコーダ符号板４０２は、媒体Ｓを搬送する搬送ローラ１７Ａの軸端部に一体的に設けられた大歯車４０８に隣接して一体的に設けられている。大歯車４０８は、小歯車４１０を介して搬送モータ１５に接続されていて、搬送モータ１５の回転駆動によって、小歯車４１０を介して回転する。これにより、搬送ローラ１７Ａが搬送モータ１５の回転駆動によって回転し、ロータリ式エンコーダ符号板４０２も、大歯車４０８および搬送ローラ１７Ａと同期して回転する。

＜リニア式エンコーダ＞
図８は、リニア式エンコーダ５１の構成を概略的に示したものである。リニア式エンコーダ５１は、リニア式エンコーダ符号板４６４と、検出部４６６とを備えている。リニア式エンコーダ符号板４６４は、図２に示すように、インクジェットプリンタ１内部のフレーム側に取り付けられている。一方、検出部４６６は、キャリッジ４１側に取り付けられている。キャリッジ４１がガイドレール４６に沿って移動すると、検出部４６６がリニア式エンコーダ符号板４６４に沿って相対的に移動する。これによって、検出部４６６は、キャリッジ４１の移動量を検出する。

＜検出部の構成＞
図９は、ロータリ式エンコーダ１３４の検出部４０４の構成を詳しく示したものである。なお、リニア式エンコーダ５１の検出部４６６も、ロータリ式エンコーダ１３４の検出部４０４と同様の構成を有している。ロータリ式エンコーダ１３４の検出部４０４は、発光ダイオード４１２と、コリメータレンズ４１４と、検出処理部４１６とを備えている。検出処理部４１６は、複数（例えば８個）のフォトダイオード４１８と、信号処理回路４２０と、例えば４個のコンパレータ４２２Ａ、４２２Ｂ、４２２Ｃ、４２２Ｄとを有している。

発光ダイオード４１２の両端に抵抗を介して電圧Ｖｃｃが印加されると、発光ダイオード４１２から光が発せられる。この光はコリメータレンズ４１４により平行光に集光されてロータリ式エンコーダ符号板４０２を通過する。ロータリ式エンコーダ符号板４０２には、所定の間隔（例えば１／１８０インチ（１インチ＝２．５４ｃｍ））毎にスリット４０６が設けられている。

ロータリ式エンコーダ符号板４０２を通過した平行光は、スリット４０６を通って各フォトダイオード４１８に入射し、電気信号に変換される。８個のフォトダイオード４１８から出力される電気信号は信号処理回路４２０において信号処理され、信号処理回路４２０から出力される信号はコンパレータ４２２Ａ、４２２Ｂ、４２２Ｃ、４２２Ｄにおいて比較され、比較結果がパルス信号としてそれぞれ出力される。コンパレータ４２２Ａ、４２２Ｂ、４２２Ｃ、４２２Ｄからそれぞれ出力されるパルス信号ＥＮＣ−Ａ、ＥＮＣ−Ｂ、ＥＮＣ−Ｃ、ＥＮＣ−Ｄがロータリ式エンコーダ１３４の出力信号となる。

なお、ここで、パルス信号ＥＮＣ−Ａは、「第１パルス信号」に相当する。また、パルス信号ＥＮＣ−Ｂは、「第２パルス信号」に相当する。また、パルス信号ＥＮＣ−Ｃは、「第３パルス信号」に相当する。また、パルス信号ＥＮＣ−Ｄは、「第４パルス信号」に相当する。

＜パルス信号＞
図１０Ａおよび図１０Ｂは、パルス信号ＥＮＣ−Ａ、ＥＮＣ−Ｂ、ＥＮＣ−Ｃ、ＥＮＣ−Ｄについて説明したものである。図１０Ａは、搬送モータ１５の正転時のパルス信号ＥＮＣ−Ａ、ＥＮＣ−Ｂ、ＥＮＣ−Ｃ、ＥＮＣ−Ｄを示したものである。図１０Ｂは、搬送モータ１５の逆転時のパルス信号ＥＮＣ−Ａ、ＥＮＣ−Ｂ、ＥＮＣ−Ｃ、ＥＮＣ−Ｄを示したものである。

搬送モータ１５の正転時には、図１０Ａに示すように、パルス信号ＥＮＣ−Ａ、ＥＮＣ−Ｃ、ＥＮＣ−Ｂ、ＥＮＣ−Ｄは、パルス信号ＥＮＣ−Ａ、ＥＮＣ−Ｂ、ＥＮＣ−Ｃ、ＥＮＣ−Ｄの順に位相が進む。一方、搬送モータ１５の逆転時には、図１０Ｂに示すように、パルス信号ＥＮＣ−Ａ、ＥＮＣ−Ｂ、ＥＮＣ−Ｃ、ＥＮＣ−Ｄは、パルス信号ＥＮＣ−Ｄ、ＥＮＣ−Ｂ、ＥＮＣ−Ｃ、ＥＮＣ−Ａの順に位相が進む。

これらのパルス信号ＥＮＣ−Ａ、ＥＮＣ−Ｂ、ＥＮＣ−Ｃ、ＥＮＣ−Ｄは、図１０Ａおよび図１０Ｂに示すように、いずれも周期Ｔ１を有するパルス信号である。各パルス信号ＥＮＣ−Ａ、ＥＮＣ−Ｂ、ＥＮＣ−Ｃ、ＥＮＣ−Ｄの１周期Ｔ１は、ロータリ式エンコーダ符号板４０２がスリット４０６の間隔（例えば、１／１４４０インチ（１インチ＝２．５４ｃｍ））分だけ回転する時間に等しい。

パルス信号ＥＮＣ−Ａ（第１パルス信号）とパルス信号ＥＮＣ−Ｂ（第２パルス信号）との間には、半周期未満の位相差、即ち、１／４周期分の位相差がある。なお、この位相差は、「所定の位相差」に相当する。また、パルス信号ＥＮＣ−Ｃ（第３パルス信号）とパルス信号ＥＮＣ−Ｄ（第４パルス信号）との間にも、パルス信号ＥＮＣ−Ａ（第１パルス信号）とパルス信号ＥＮＣ−Ｂ（第２パルス信号）との間の位相差と同じ位相差、即ち１／４周期分の位相差がある。一方、パルス信号ＥＮＣ−Ａ（第１パルス信号）とパルス信号ＥＮＣ−Ｃ（第３パルス信号）との間には、１／８周期の位相差がある。

＝＝＝速度演算部＝＝＝
これらのパルス信号ＥＮＣ−Ａ、ＥＮＣ−Ｂ、ＥＮＣ−Ｃ、ＥＮＣ−Ｄを用いて速度を算出する速度演算部３３４、４３４の構成について説明する。ここでは、ロータリ式エンコーダ１３４から出力されるパルス信号ＥＮＣ−Ａ、ＥＮＣ−Ｂ、ＥＮＣ−Ｃ、ＥＮＣ−Ｄを利用する搬送制御部１３０の速度演算部４３４を例にして説明する。なお、キャリッジモータ制御部１２８の速度演算部３３４も、搬送制御部１３０の速度演算部４３４と同じ構成を有している。

図１１は、速度演算部４３４の構成の一例について説明したものである。この速度演算部４３４は、第１および第２エッジパルス生成部５０２、５０３と、第１〜第１１カウンタ５１１、５１２、５１３、５１４、５１５、５１６、５１７、５１８、５１９、５２０、５２１と、第１〜第３周期レジスタ５３０、５３２、５３４と、第１〜第３−１／４周期レジスタ５３６、５３８、５４０と、１／８周期レジスタ５４２と、第１〜第３ＡＮＤ回路５５０、５５２、５５４とを備えている。

そして、第１エッジパルス生成部５０２と、第１〜第４カウンタ５１１、５１２、５１３、５１４と、第９カウンタ５１９と、第１周期レジスタ５３０と、第１−１／４周期レジスタ５３６と、第１ＡＮＤ回路５５０とにより、第１ユニット５００が構成されている。また、第２エッジパルス生成部５０３と、第５〜第８カウンタ５１５、５１６、５１７、５１８と、第１０カウンタ５２０と、第２周期レジスタ５３２と、第２−１／４周期レジスタ５３８と、第２ＡＮＤ回路５５２とにより、第２ユニット５０１が構成されている。 なお、第９カウンタ５１９は、「第１位相差時間計測カウンタ」に相当する。また、第１０カウンタ５２０は、「第２位相差時間計測カウンタ」に相当する。また、第３−１／４周期レジスタ５４０は、「位相差時間レジスタ」に相当する。また、第１カウンタ５１１または第２カウンタ５１２は、「第１周期カウンタ」に相当する。また、第３カウンタ５１３または第４カウンタ５１４は、「第２周期カウンタ」に相当する。また、第５カウンタ５１５または第６カウンタ５１６は、「第３周期カウンタ」に相当する。また、第７カウンタ５１７または第８カウンタ５１８は、「第４周期カウンタ」に相当する。

ロータリ式エンコーダ１３４から出力されたパルス信号ＥＮＣ−Ａ、ＥＮＣ−Ｂ、ＥＮＣ−Ｃ、ＥＮＣ−Ｄは、同図に示すように、第１および第２エッジパルス生成部５０２、５０３に入力される。ここでは、第１エッジパルス生成部５０２には、パルス信号ＥＮＣ−Ａ、ＥＮＣ−Ｂが入力されている。また、第２エッジパルス生成部５０３には、パルス信号ＥＮＣ−Ｃ、ＥＮＣ−Ｄが入力されている。

＜エッジ検出信号＞
第１エッジパルス生成部５０２は、入力されたパルス信号ＥＮＣ−Ａ、ＥＮＣ−Ｂからそれぞれエッジを検出して、エッジが検出されたタイミングに対応して発生したパルスを有する第１〜第４エッジ検出信号ＥＤ１、ＥＤ２、ＥＤ３、ＥＤ４を各々生成して出力する。ここで、第１エッジ検出信号ＥＤ１は、パルス信号ＥＮＣ−Ｂの信号状態が『Ｌ（low）』のときにパルス信号ＥＮＣ−Ａから検出されたエッジに基づき生成される。つまり、第１エッジ検出信号ＥＤ１は、パルス信号ＥＮＣ−Ｂの信号状態が『Ｌ（low）』のときにパルス信号ＥＮＣ−Ａからエッジが検出された場合に、パルスが発生する。また、第２エッジ検出信号ＥＤ２は、パルス信号ＥＮＣ−Ｂの信号状態が『Ｈ（High）』のときにパルス信号ＥＮＣ−Ａから検出されたエッジに基づき生成される。つまり、第２エッジ検出信号ＥＤ２は、パルス信号ＥＮＣ−Ｂの信号状態が『Ｈ（High）』のときにパルス信号ＥＮＣ−Ａからエッジが検出された場合に、パルスが発生する。

また、第３エッジ検出信号ＥＤ３は、パルス信号ＥＮＣ−Ａの信号状態が『Ｈ（High）』のときにパルス信号ＥＮＣ−Ｂから検出されたエッジに基づき生成される。つまり、第３エッジ検出信号ＥＤ３は、パルス信号ＥＮＣ−Ａの信号状態が『Ｈ（High）』のときにパルス信号ＥＮＣ−Ｂからエッジが検出された場合に発生するパルスを有している。また、第４エッジ検出信号ＥＤ４は、パルス信号ＥＮＣ−Ａの信号状態が『Ｌ（low）』のときにパルス信号ＥＮＣ−Ｂから検出されたエッジに基づき生成される。つまり、第４エッジ検出信号ＥＤ４は、パルス信号ＥＮＣ−Ａの信号状態が『Ｌ（low）』のときにパルス信号ＥＮＣ−Ｂからエッジが検出された場合に、パルスが発生する。

図１２Ａは、第１〜第４エッジ検出信号ＥＤ１、ＥＤ２、ＥＤ３、ＥＤ４について説明したものである。第１エッジ検出信号ＥＤ１は、搬送モータ１５の正転時及び逆転時において、パルス信号ＥＮＣ−Ｂの信号状態が『Ｌ（low）』のときにパルス信号ＥＮＣ−Ａからエッジが検出された場合に発生するパルスを有している。一方、パルス信号ＥＮＣ−Ｂの信号状態が『Ｈ（High）』のときには、パルス信号ＥＮＣ−Ａからエッジが検出されても、第１エッジ検出信号ＥＤ１には、パルスが発生しない。

また、第２エッジ検出信号ＥＤ２についても同様に、搬送モータ１５の正転時及び逆転時において、パルス信号ＥＮＣ−Ｂの信号状態が『Ｈ（High）』のときにパルス信号ＥＮＣ−Ａからエッジが検出された場合に発生するパルスを有している。一方、パルス信号ＥＮＣ−Ｂの信号状態が『Ｌ（low）』のときには、パルス信号ＥＮＣ−Ａからエッジが検出されても、第２エッジ検出信号ＥＤ２には、パルスが発生しない。

また、第３エッジ検出信号ＥＤ３についても同様に、搬送モータ１５の正転時及び逆転時において、パルス信号ＥＮＣ−Ａの信号状態が『Ｈ（High）』のときにパルス信号ＥＮＣ−Ｂからエッジが検出された場合に発生するパルスを有している。一方、パルス信号ＥＮＣ−Ａの信号状態が『Ｌ（low）』のときには、パルス信号ＥＮＣ−Ｂからエッジが検出されても、第３エッジ検出信号ＥＤ３には、パルスが発生しない。

また、第４エッジ検出信号ＥＤ４についても同様に、搬送モータ１５の正転時及び逆転時において、パルス信号ＥＮＣ−Ａの信号状態が『Ｌ（low）』のときにパルス信号ＥＮＣ−Ｂからエッジが検出された場合に発生するパルスを有している。一方、パルス信号ＥＮＣ−Ａの信号状態が『Ｈ（High）』のときには、パルス信号ＥＮＣ−Ｂからエッジが検出されても、第４エッジ検出信号ＥＤ４には、パルスが発生しない。

一方、第２エッジパルス生成部５０３は、入力されたパルス信号ＥＮＣ−Ｃ、ＥＮＣ−Ｄからそれぞれエッジを検出して、エッジが検出されたタイミングに対応して発生したパルスを有する第５〜第８エッジ検出信号ＥＤ５、ＥＤ６、ＥＤ７、ＥＤ８を各々生成して出力する。ここで、第５エッジ検出信号ＥＤ５は、パルス信号ＥＮＣ−Ｄの信号状態が『Ｌ（low）』のときにパルス信号ＥＮＣ−Ｃから検出されたエッジに基づき生成される。つまり、第５エッジ検出信号ＥＤ５は、パルス信号ＥＮＣ−Ｄの信号状態が『Ｌ（low）』のときにパルス信号ＥＮＣ−Ｃからエッジが検出された場合に発生するパルスを有している。また、第６エッジ検出信号ＥＤ６は、パルス信号ＥＮＣ−Ｄの信号状態が『Ｈ（High）』のときにパルス信号ＥＮＣ−Ｃから検出されたエッジに基づき生成される。つまり、第６エッジ検出信号ＥＤ６は、パルス信号ＥＮＣ−Ｄの信号状態が『Ｈ（High）』のときにパルス信号ＥＮＣ−Ｃからエッジが検出された場合に発生するパルスを有している。

また、第７エッジ検出信号ＥＤ７は、パルス信号ＥＮＣ−Ｃの信号状態が『Ｈ（High）』のときにパルス信号ＥＮＣ−Ｄから検出されたエッジに基づき生成される。つまり、第７エッジ検出信号ＥＤ７は、パルス信号ＥＮＣ−Ｃの信号状態が『Ｈ（High）』のときにパルス信号ＥＮＣ−Ｄからエッジが検出された場合に発生するパルスを有している。また、第８エッジ検出信号ＥＤ８は、パルス信号ＥＮＣ−Ｃの信号状態が『Ｌ（low）』のときにパルス信号ＥＮＣ−Ｄから検出されたエッジに基づき生成される。つまり、第８エッジ検出信号ＥＤ８は、パルス信号ＥＮＣ−Ｃの信号状態が『Ｌ（low）』のときにパルス信号ＥＮＣ−Ｄからエッジが検出された場合に発生するパルスを有している。

図１２Ｂは、第５〜第８エッジ検出信号ＥＤ５、ＥＤ６、ＥＤ７、ＥＤ８について説明したものである。第５エッジ検出信号ＥＤ５は、搬送モータ１５の正転時及び逆転時において、パルス信号ＥＮＣ−Ｄの信号状態が『Ｌ（low）』のときにパルス信号ＥＮＣ−Ｃからエッジが検出された場合に、パルスが発生する。一方、パルス信号ＥＮＣ−Ｄの信号状態が『Ｈ（High）』のときには、パルス信号ＥＮＣ−Ｃからエッジが検出されても、第５エッジ検出信号ＥＤ５には、パルスが発生しない。

また、第６エッジ検出信号ＥＤ６についても同様に、搬送モータ１５の正転時及び逆転時において、パルス信号ＥＮＣ−Ｄの信号状態が『Ｈ（High）』のときにパルス信号ＥＮＣ−Ｃからエッジが検出された場合に、パルスが発生する。一方、パルス信号ＥＮＣ−Ｄの信号状態が『Ｌ（low）』のときには、パルス信号ＥＮＣ−Ｃからエッジが検出されても、第６エッジ検出信号ＥＤ６には、パルスが発生しない。

また、第７エッジ検出信号ＥＤ７についても同様に、搬送モータ１５の正転時及び逆転時において、パルス信号ＥＮＣ−Ｃの信号状態が『Ｈ（High）』のときにパルス信号ＥＮＣ−Ｄからエッジが検出された場合に、パルスが発生する。一方、パルス信号ＥＮＣ−Ｃの信号状態が『Ｌ（low）』のときには、パルス信号ＥＮＣ−Ｄからエッジが検出されても、第７エッジ検出信号ＥＤ７には、パルスが発生しない。

また、第８エッジ検出信号ＥＤ８についても同様に、搬送モータ１５の正転時及び逆転時において、パルス信号ＥＮＣ−Ｃの信号状態が『Ｌ（low）』のときにパルス信号ＥＮＣ−Ｄからエッジが検出された場合に発生するパルスを有している。一方、パルス信号ＥＮＣ−Ｃの信号状態が『Ｈ（High）』のときには、パルス信号ＥＮＣ−Ｄからエッジが検出されても、第８エッジ検出信号ＥＤ８には、パルスが発生しない。

＜周期の計測＞
第１エッジパルス生成部５０２により生成された第１〜第４エッジ検出信号ＥＤ１、ＥＤ２、ＥＤ３、ＥＤ４は、第１〜第４カウンタ５１１、５１２、５１３、５１４にそれぞれ入力される。ここで、第１エッジ検出信号ＥＤ１は、第１カウンタ５１１に入力される。また、第２エッジ検出信号ＥＤ２は、第２カウンタ５１２に入力される。また、第３エッジ検出信号ＥＤ３は、第３カウンタ５１３に入力される。また、第４エッジ検出信号ＥＤ４は、第４カウンタ５１４に入力される。

第１〜第４カウンタ５１１、５１２、５１３、５１４は、それぞれ入力される第１〜第４エッジ検出信号ＥＤ１、ＥＤ２、ＥＤ３、ＥＤ４のパルス間の時間を計測するようになっている。第１カウンタ５１１は、第１エッジ検出信号ＥＤ１のパルス間の時間を計測する。また、第２カウンタ５１２は、第２エッジ検出信号ＥＤ２のパルス間の時間を計測する。また、第３カウンタ５１３は、第３エッジ検出信号ＥＤ３のパルス間の時間を計測する。また、第４カウンタ５１４は、第４エッジ検出信号ＥＤ４のパルス間の時間を計測する。

ここで、第１〜第４カウンタ５１１、５１２、５１３、５１４は、第１〜第４エッジ検出信号ＥＤ１、ＥＤ２、ＥＤ３、ＥＤ４のパルスが入力されてから次のパルスが入力されるまでの間の時間を計測する。具体的には、第１〜第４カウンタ５１１、５１２、５１３、５１４は、外部から入力されるクロック信号のクロック数をカウントして時間を計測する。第１〜第４カウンタ５１１、５１２、５１３、５１４は、第１〜第４エッジ検出信号ＥＤ１、ＥＤ２、ＥＤ３、ＥＤ４からパルスが入力されると、カウントにより得られたカウント値を第１周期レジスタ５３０に出力するとともに、カウント値をリセットする。そして、第１〜第４カウンタ５１１、５１２、５１３、５１４は、カウントを開始して、再び次のパルスが入力されるまでカウントを行う。

これにより、第１カウンタ５１１は、パルス信号ＥＮＣ−Ｂの信号状態が『Ｌ（low）』のとき（「一の信号状態」に相当）にパルス信号ＥＮＣ−Ａから検出されるエッジに基づき、パルス信号ＥＮＣ−Ａの周期を計測するようになっている。また、第２カウンタ５１２は、パルス信号ＥＮＣ−Ｂの信号状態が『Ｈ（High）』のとき（「他の信号状態」に相当）にパルス信号ＥＮＣ−Ａから検出されるエッジに基づきパルス信号ＥＮＣ−Ａの周期を計測するようになっている。また、第３カウンタ５１３は、パルス信号ＥＮＣ−Ａの信号状態が『Ｈ（High）』のとき（「一の信号状態」に相当）にパルス信号ＥＮＣ−Ｂから検出されるエッジに基づきパルス信号ＥＮＣ−Ｂの周期を計測するようになっている。また、第４カウンタ５１４は、パルス信号ＥＮＣ−Ａの信号状態が『Ｌ（low）』のとき（「他の信号状態」に相当）にパルス信号ＥＮＣ−Ｂから検出されるエッジに基づきパルス信号ＥＮＣ−Ｂの周期を計測するようになっている。

第１周期レジスタ５３０は、第１〜第４カウンタ５１１、５１２、５１３、５１４から出力されたカウント値を周期として逐次記憶する。第１周期レジスタ５３０が記憶するカウント値は、第１〜第４カウンタ５１１、５１２、５１３、５１４からカウント値が出力される都度、更新される。これにより、第１周期レジスタ５３０には、第１〜第４カウンタ５１１、５１２、５１３、５１４によりカウントされたカウント値（周期）のうち、最新のカウント値（周期）が記憶される。第１周期レジスタ５３０に記憶されたカウント値は、第１周期レジスタ５３０から第３周期レジスタ５３４へと出力される。

図１３は、第１〜第４カウンタ５１１、５１２、５１３、５１４のカウント値と、第１周期レジスタ５３０に記憶されるカウント値との関係について説明したものである。まず、パルス信号ＥＮＣ−Ｂの信号状態が『Ｌ（low）』のときにパルス信号ＥＮＣ−Ａからエッジが検出されると、第１カウンタ５１１のカウント値Ｋ１が第１周期レジスタ５３０に記憶される。第１カウンタ５１１は、リセットされて再び『０』からカウントを開始する。次に、パルス信号ＥＮＣ−Ａの信号状態が『Ｈ（High）』のときにパルス信号ＥＮＣ−Ｂからエッジが検出されると、第３カウンタ５１３のカウント値Ｍ１が第１周期レジスタ５３０に記憶される。すなわち、第１周期レジスタ５３０に記憶されるカウント値は、『Ｋ１』から『Ｍ１』へと置き換えられる。第３カウンタ５１３は、リセットされて再び『０』からカウントを開始する。

次に、パルス信号ＥＮＣ−Ｂの信号状態が『Ｈ（High）』のときにパルス信号ＥＮＣ−Ａからエッジが検出されると、第２カウンタ５１２のカウント値Ｌ１が第１周期レジスタ５３０に記憶される。すなわち、第１周期レジスタ５３０に記憶されるカウント値は、『Ｍ１』から『Ｌ１』へと置き換えられる。第２カウンタ５１２は、リセットされて再び『０』からカウントを開始する。次に、パルス信号ＥＮＣ−Ａの信号状態が『Ｌ（low）』のときにパルス信号ＥＮＣ−Ｂからエッジが検出されると、第４カウンタ５１４のカウント値Ｎ１が第１周期レジスタ５３０に記憶される。すなわち、第１周期レジスタ５３０に記憶されるカウント値は、『Ｌ１』から『Ｎ１』へと置き換えられる。第４カウンタ５１４は、リセットされて再び『０』からカウントを開始する。このようにして第１周期レジスタ５３０に記憶されるカウント値は、逐次更新される。

一方、第２エッジパルス生成部５０３により生成された第５〜第８エッジ検出信号ＥＤ５、ＥＤ６、ＥＤ７、ＥＤ８は、第５〜第８カウンタ５１５、５１６、５１７、５１８にそれぞれ入力される。ここで、第５エッジ検出信号ＥＤ５は、第５カウンタ５１５に入力される。また、第６エッジ検出信号ＥＤ６は、第６カウンタ５１６に入力される。また、第７エッジ検出信号ＥＤ７は、第７カウンタ５１７に入力される。また、第８エッジ検出信号ＥＤ８は、第８カウンタ５１８に入力される。

第５〜第８カウンタ５１５、５１６、５１７、５１８は、それぞれ入力される第５〜第８エッジ検出信号ＥＤ５、ＥＤ６、ＥＤ７、ＥＤ８のパルス間の時間を計測するようになっている。第５カウンタ５１５は、第５エッジ検出信号ＥＤ５のパルス間の時間を計測する。また、第６カウンタ５１６は、第６エッジ検出信号ＥＤ６のパルス間の時間を計測する。また、第７カウンタ５１７は、第７エッジ検出信号ＥＤ７のパルス間の時間を計測する。また、第８カウンタ５１８は、第８エッジ検出信号ＥＤ８のパルス間の時間を計測する。

ここで、第５〜第８カウンタ５１５、５１６、５１７、５１８は、第５〜第８エッジ検出信号ＥＤ５、ＥＤ６、ＥＤ７、ＥＤ８のパルスが入力されてから次のパルスが入力されるまでの間の時間を計測する。具体的には、第５〜第８カウンタ５１５、５１６、５１７、５１８は、外部から入力されるクロック信号のクロック数をカウントして時間を計測する。第５〜第８カウンタ５１５、５１６、５１７、５１８は、第５〜第８エッジ検出信号ＥＤ５、ＥＤ６、ＥＤ７、ＥＤ８からパルスが入力されると、そのカウントにより得られたカウント値を第２周期レジスタ５３２に出力するとともに、カウント値をリセットする。その後、第５〜第８カウンタ５１５、５１６、５１７、５１８は、カウントを開始して、再び次のパルスが入力されるまでカウントを行う。

これにより、第５カウンタ５１５は、パルス信号ＥＮＣ−Ｄの信号状態が『Ｌ（low）』のとき（「一の信号状態」に相当）にパルス信号ＥＮＣ−Ｃから検出されるエッジに基づきパルス信号ＥＮＣ−Ｃの周期を計測するようになっている。また、第６カウンタ５１６は、パルス信号ＥＮＣ−Ｄの信号状態が『Ｈ（High）』のとき（「他の信号状態」に相当）にパルス信号ＥＮＣ−Ｃから検出されるエッジに基づきパルス信号ＥＮＣ−Ｃの周期を計測するようになっている。また、第７カウンタ５１７は、パルス信号ＥＮＣ−Ｃの信号状態が『Ｈ（High）』のとき（「一の信号状態」に相当）にパルス信号ＥＮＣ−Ｄから検出されるエッジに基づきパルス信号ＥＮＣ−Ｄの周期を計測するようになっている。また、第８カウンタ５１８は、パルス信号ＥＮＣ−Ｃの信号状態が『Ｌ（low）』のとき（「他の信号状態」に相当）にパルス信号ＥＮＣ−Ｄから検出されるエッジに基づきパルス信号ＥＮＣ−Ｄの周期を計測するようになっている。

第２周期レジスタ５３２は、第５〜第８カウンタ５１５、５１６、５１７、５１８から出力されたカウント値を周期として逐次記憶する。第２周期レジスタ５３２が記憶するカウント値は、第５〜第８カウンタ５１５、５１６、５１７、５１８からカウント値が出力される都度、更新される。これにより、第２周期レジスタ５３２には、第５〜第８カウンタ５１５、５１６、５１７、５１８によりカウントされたカウント値（周期）のうち、最新のカウント値（周期）が記憶される。第２周期レジスタ５３２に記憶されたカウント値は、第２周期レジスタ５３２から第３周期レジスタ５３４へと出力される。

図１４は、第５〜第８カウンタ５１５、５１６、５１７、５１８のカウント値と、第２周期レジスタ５３２に記憶されるカウント値との関係について説明したものである。まず、パルス信号ＥＮＣ−Ｄの信号状態が『Ｌ（low）』のときにパルス信号ＥＮＣ−Ｃからエッジが検出されると、第５カウンタ５１５のカウント値Ｐ１が第２周期レジスタ５３２に記憶される。第５カウンタ５１５は、リセットされて再び『０』からカウントを開始する。次に、パルス信号ＥＮＣ−Ｃの信号状態が『Ｈ（High）』のときにパルス信号ＥＮＣ−Ｄからエッジが検出されると、第７カウンタ５１７のカウント値Ｒ１が第２周期レジスタ５３２に記憶される。すなわち、第２周期レジスタ５３２に記憶されるカウント値は、『Ｐ１』から『Ｒ１』へと置き換えられる。第７カウンタ５１７は、リセットされて再び『０』からカウントを開始する。

次に、パルス信号ＥＮＣ−Ｄの信号状態が『Ｈ（High）』のときにパルス信号ＥＮＣ−Ｃからエッジが検出されると、第６カウンタ５１６のカウント値Ｑ１が第２周期レジスタ５３２に記憶される。すなわち、第２周期レジスタ５３２に記憶されるカウント値は、『Ｒ１』から『Ｑ１』へと置き換えられる。第６カウンタ５１６は、リセットされて再び『０』からカウントを開始する。次に、パルス信号ＥＮＣ−Ｃの信号状態が『Ｌ（low）』のときにパルス信号ＥＮＣ−Ｄからエッジが検出されると、第８カウンタ５１８のカウント値Ｓ１が第２周期レジスタ５３２に記憶される。すなわち、第２周期レジスタ５３２に記憶されるカウント値は、『Ｑ１』から『Ｓ１』へと置き換えられる。第８カウンタ５１８は、リセットされて再び『０』からカウントを開始する。このようにして第２周期レジスタ５３２に記憶されるカウント値は、逐次更新される。

第３周期レジスタ５３４は、第１周期レジスタ５３０および第２周期レジスタ５３２から出力されたカウント値を周期として記憶する。第３周期レジスタ５３４に記憶されるカウント値は、第１周期レジスタ５３０または第２周期レジスタ５３２からカウント値が出力される都度、更新される。これにより、第３周期レジスタ５３４には、第１周期レジスタ５３０および第２周期レジスタ５３２に記憶されたカウント値のうち、最新のカウント値（周期）が記憶される。すなわち、第３周期レジスタ５３４には、第１〜第８カウンタ５１１、５１２、５１３、５１４、５１５、５１６、５１７、５１８によりカウントされたカウント値（周期）のうち、最新のカウント値（周期）が記憶される。

なお、第３周期レジスタ５３４には、第１周期レジスタ５３０および第２周期レジスタ５３２の双方からほぼ同時にカウント値が出力された場合に、第１周期レジスタ５３０および第２周期レジスタ５３２のうちのどちらのカウント値を記憶するのかの優先順位の取り決めが設定されている。これは、エンコーダの設計上の誤差や、速度演算部４３４を構成する第１および第２エッジパルス生成部５０２、５０３や第１〜第８カウンタ５１１、５１２、５１３、５１４、５１５、５１６、５１７、５１８、第１および第２周期レジスタ５３０、５３２などの回路上の遅延等により、第１周期レジスタ５３０または第２周期レジスタ５３２から第３周期レジスタ５３４へのカウント値の出力が遅れる可能性が考えられるからである。これにより、第１周期レジスタ５３０および第２周期レジスタ５３２の双方からほぼ同時にカウント値が第３周期レジスタ５３４に入力される可能性がある。このように第１周期レジスタ５３０および第２周期レジスタ５３２の双方からほぼ同時にカウント値が出力された場合に、第１周期レジスタ５３０および第２周期レジスタ５３２のうちのどちらのカウント値を記憶するのかの優先順位の取り決めが予め設けられていることで、不具合なくスムーズに回路を動作させることができる。

図１５は、第１周期レジスタ５３０および第２周期レジスタ５３２に記憶されるカウント値と、第３周期レジスタ５３４に記憶されるカウント値との関係について説明したものである。まず、パルス信号ＥＮＣ−Ｂの信号状態が『Ｌ（low）』のときにパルス信号ＥＮＣ−Ａからエッジが検出されると、第１周期レジスタ５３０には、第１カウンタ５１１により計測されたカウント値『Ｋ１』が記憶される。これに伴い、第３周期レジスタ５３４にも、第１周期レジスタ５３０と同じカウント値『Ｋ１』が記憶される。次に、パルス信号ＥＮＣ−Ｄの信号状態が『Ｌ（low）』のときにパルス信号ＥＮＣ−Ｃからエッジが検出されると、第２周期レジスタ５３２には、第５カウンタ５１５により計測されたカウント値『Ｐ１』が記憶される。これに伴い、第３周期レジスタ５３４にも、第２周期レジスタ５３２と同じカウント値『Ｐ１』が記憶される。すなわち、第３周期レジスタ５３４に記憶されるカウント値は、『Ｋ１』から『Ｐ１』へと置き換えられる。

次に、パルス信号ＥＮＣ−Ａの信号状態が『Ｈ（High）』のときにパルス信号ＥＮＣ−Ｂからエッジが検出されると、第１周期レジスタ５３０には、第３カウンタ５１３により計測されたカウント値『Ｍ１』が記憶される。これに伴い、第３周期レジスタ５３４にも、第１周期レジスタ５３０と同じカウント値『Ｍ１』が記憶される。すなわち、第３周期レジスタ５３４に記憶されるカウント値は、『Ｐ１』から『Ｍ１』へと置き換えられる。次に、パルス信号ＥＮＣ−Ｃの信号状態が『Ｈ（High）』のときにパルス信号ＥＮＣ−Ｄからエッジが検出されると、第２周期レジスタ５３２には、第７カウンタ５１７により計測されたカウント値『Ｒ１』が記憶される。これに伴い、第３周期レジスタ５３４にも、第２周期レジスタ５３２と同じカウント値『Ｒ１』が記憶される。すなわち、第３周期レジスタ５３４に記憶されるカウント値は、『Ｍ１』から『Ｒ１』へと置き換えられる。このようにして第３周期レジスタ５３４に記憶されるカウント値は、第１周期レジスタ５３０および第２周期レジスタ５３２に新しいカウント値が記憶される毎に、逐次更新される。

＜１／４周期の計測＞
次に、１／４周期の計測について説明する。第１エッジパルス生成部５０２により生成された第１〜第４エッジ検出信号ＥＤ１、ＥＤ２、ＥＤ３、ＥＤ４は、第１ＡＮＤ回路５５０に入力されている。この第１ＡＮＤ回路５５０は、第１〜第４エッジ検出信号ＥＤ１、ＥＤ２、ＥＤ３、ＥＤ４の論理和信号ＥＤ９を出力する。

図１６Ａは、論理和信号ＥＤ９について説明したものである。論理和信号ＥＤ９は、同図に示すように、パルス信号ＥＮＣ−Ａ、ＥＮＣ−Ｂの各信号の立上りエッジおよび立ち下がりエッジにそれぞれ対応して生成されたパルスを有している。

この論理和信号ＥＤ９は、第９カウンタ５１９に入力される。第９カウンタ５１９は、論理和信号ＥＤ９のパルス間の時間を計測する。ここで、第９カウンタ５１９は、論理和信号ＥＤ９のパルスが入力されてから次のパルスが入力されるまでの間の時間を計測する。具体的には、第９カウンタ５１９は、外部から入力されるクロック信号のクロック数をカウントして時間を計測する。第９カウンタ５１９は、論理和信号ＥＤ９からパルスが入力されると、カウントにより得られたカウント値を第１−１／４周期レジスタ５３６に出力するとともに、カウント値をリセットする。そして、第９カウンタ５１９は、カウントを開始して、再び次のパルスが入力されるまでカウントを行う。これにより、第９カウンタ５１９は、パルス信号ＥＮＣ−Ａ、ＥＮＣ−Ｂにおける１／４周期を計測するようになっている。

第１−１／４周期レジスタ５３６は、第９カウンタ５１９から出力されたカウント値を１／４周期として逐次記憶する。第１−１／４周期レジスタ５３６が記憶するカウント値は、第９カウンタ５１９からカウント値が出力される都度、更新される。これにより、第１−１／４周期レジスタ５３６には、第９カウンタ５１９によりカウントされた最新のカウント値（１／４周期）が記憶される。第１−１／４周期レジスタ５３６に記憶されたカウント値は、第１−１／４周期レジスタ５３６から第３−１／４周期レジスタ５４０へと出力される。

一方、第２エッジパルス生成部５０３により生成された第５〜第８エッジ検出信号ＥＤ５、ＥＤ６、ＥＤ７、ＥＤ８は、第２ＡＮＤ回路５５２に入力されている。この第２ＡＮＤ回路５５２は、第５〜第８エッジ検出信号ＥＤ５、ＥＤ６、ＥＤ７、ＥＤ８の論理和信号ＥＤ１０を出力する。

図１６Ｂは、論理和信号ＥＤ１０について説明したものである。論理和信号ＥＤ１０は、同図に示すように、パルス信号ＥＮＣ−Ｃ、ＥＮＣ−Ｄの各信号の立上りエッジおよび立ち下がりエッジにそれぞれ対応して生成されたパルスを有している。

この論理和信号ＥＤ１０は、第１０カウンタ５２０に入力される。第１０カウンタ５２０は、論理和信号ＥＤ１０のパルス間の時間を計測する。ここで、第１０カウンタ５２０は、論理和信号ＥＤ１０のパルスが入力されてから次のパルスが入力されるまでの間の時間を計測する。具体的には、第１０カウンタ５２０は、外部から入力されるクロック信号のクロック数をカウントして時間を計測する。第１０カウンタ５２０は、論理和信号ＥＤ１０からパルスが入力されると、カウントにより得られたカウント値を第２−１／４周期レジスタ５３８に出力するとともに、カウント値をリセットする。そして、第１０カウンタ５２０は、カウントを開始して、再び次のパルスが入力されるまでカウントを行う。これにより、第１０カウンタ５２０は、パルス信号ＥＮＣ−Ｃ、ＥＮＣ−Ｄにおける１／４周期を計測するようになっている。

第２−１／４周期レジスタ５３８は、第１０カウンタ５２０から出力されたカウント値を１／４周期として逐次記憶する。第２−１／４周期レジスタ５３８が記憶するカウント値は、第１０カウンタ５２０からカウント値が出力される都度、更新される。これにより、第２−１／４周期レジスタ５３８には、第１０カウンタ５２０によりカウントされた最新のカウント値（１／４周期）が記憶される。第２−１／４周期レジスタ５３８に記憶されたカウント値は、第２−１／４周期レジスタ５３８から第３−１／４周期レジスタ５４０へと出力される。

第３−１／４周期レジスタ５４０は、第１−１／４周期レジスタ５３６および第２−１／４周期レジスタ５３８から出力されたカウント値を１／４周期として記憶する。第３−１／４周期レジスタ５４０に記憶されるカウント値は、第１−１／４周期レジスタ５３６または第２−１／４周期レジスタ５３８からカウント値が出力される都度、更新される。これにより、第３−１／４周期レジスタ５４０には、第１−１／４周期レジスタ５３６および第２−１／４周期レジスタ５３８に記憶されたカウント値のうち、最新のカウント値（１／４周期）が記憶される。すなわち、第３−１／４周期レジスタ５４０には、第９カウンタ５１９および第１０カウンタ５２０によりカウントされたカウント値（１／４周期）のうち、最新のカウント値（１／４周期）が記憶される。

なお、第３−１／４周期レジスタ５４０には、第１−１／４周期レジスタ５３６および第２−１／４周期レジスタ５３８の双方からほぼ同時にカウント値が出力された場合に、第１−１／４周期レジスタ５３６および第２−１／４周期レジスタ５３８のうちのどちらのカウント値を記憶するのかの優先順位の取り決めが設定されている。これは、エンコーダの設計上の誤差や、速度演算部４３４を構成する第１および第２エッジパルス生成部５０２、５０３や第９または第１０カウンタ５１９、５２０、第１および第２−１／４周期レジスタ５３６、５３８などの回路上の遅延等により、第１−１／４周期レジスタ５３６または第２−１／４周期レジスタ５３８から第３−１／４周期レジスタ５４０へのカウント値の出力が遅れる可能性が考えられるからである。これにより、第１−１／４周期レジスタ５３６および第２−１／４周期レジスタ５３８の双方からほぼ同時にカウント値が第３−１／４周期レジスタ５４０に入力される可能性がある。このように第１−１／４周期レジスタ５３６および第２−１／４周期レジスタ５３８の双方からほぼ同時にカウント値が出力された場合に、第１−１／４周期レジスタ５３６および第２−１／４周期レジスタ５３８のうちのどちらのカウント値を記憶するのかの優先順位の取り決めが予め設けられていることで、不具合なくスムーズに回路を動作させることができる。

図１７は、第９カウンタ５１９および第１０カウンタ５２０のカウント値と、第１−１／４周期レジスタ５３６および第２−１／４周期レジスタ５３８に記憶されるカウント値と、第３−１／４レジスタ５４０に記憶されるカウント値との関係について説明したものである。まず、パルス信号ＥＮＣ−Ａからエッジが検出されると、第１−１／４周期レジスタ５３６には、第９カウンタ５１９により計測されたカウント値『Ｔ１』が記憶される。これに伴い、第３−１／４周期レジスタ５４０にも、第１−１／４周期レジスタ５３６と同じカウント値『Ｔ１』が記憶される。第９カウンタ５１９は、リセットされて再び『０』からカウントを開始する。

次に、パルス信号ＥＮＣ−Ｃからエッジが検出されると、第２−１／４周期レジスタ５３８には、第１０カウンタ５２０により計測されたカウント値『Ｕ１』が記憶される。これに伴い、第３−１／４周期レジスタ５４０にも、第２−１／４周期レジスタ５３８と同じカウント値『Ｕ１』が記憶される。すなわち、第３−１／４周期レジスタ５４０に記憶されるカウント値は、『Ｔ１』から『Ｕ１』へと置き換えられる。第１０カウンタ５２０は、リセットされて再び『０』からカウントを開始する。

次に、パルス信号ＥＮＣ−Ｂからエッジが検出されると、第１−１／４周期レジスタ５３６には、第９カウンタ５１９により計測されたカウント値『Ｔ２』が記憶される。これに伴い、第３−１／４周期レジスタ５４０にも、第１−１／４周期レジスタ５３６と同じカウント値『Ｔ２』が記憶される。すなわち、第３−１／４周期レジスタ５４０に記憶されるカウント値は、『Ｕ１』から『Ｔ２』へと置き換えられる。第９カウンタ５１９は、リセットされて再び『０』からカウントを開始する。

次に、パルス信号ＥＮＣ−Ｄからエッジが検出されると、第２−１／４周期レジスタ５３８には、第１０カウンタ５２０により計測されたカウント値『Ｕ２』が記憶される。これに伴い、第３−１／４周期レジスタ５４０にも、第２−１／４周期レジスタ５３８と同じカウント値『Ｕ２』が記憶される。すなわち、第３−１／４周期レジスタ５４０に記憶されるカウント値は、『Ｔ２』から『Ｕ２』へと置き換えられる。第１０カウンタ５２０は、リセットされて再び『０』からカウントを開始する。

このようにして第３−１／４周期レジスタ５４０に記憶されるカウント値は、第１−１／４周期レジスタ５３６および第２−１／４周期レジスタ５３８に新しいカウント値が記憶される毎に、逐次更新される。

＜１／８周期の計測＞
次に１／８周期の計測について説明する。第１ＡＮＤ回路５５０から出力された論理和信号ＥＤ９は、第３ＡＮＤ回路５５４へと入力されている。また、第２ＡＮＤ回路５５２から出力された論理和信号ＥＤ１０も、第３ＡＮＤ回路５５４へと入力されている。第３ＡＮＤ回路５５４は、第１ＡＮＤ回路５５０から出力された論理和信号ＥＤ９と、第２ＡＮＤ回路５５２から出力された論理和信号ＥＤ１０との論理和信号ＥＤ１１を出力する。

図１８は、論理和信号ＥＤ１１について説明している。論理和信号ＥＤ１１は、同図に示すように、パルス信号ＥＮＣ−Ａ、ＥＮＣ−Ｂ、ＥＮＣ−Ｃ、ＥＮＣ−Ｄの各信号の立上りエッジおよび立ち下がりエッジにそれぞれ対応して生成されたパルスを有している。

この論理和信号ＥＤ１１は、第１１カウンタ５２１に入力される。第１１カウンタ５２１は、論理和信号ＥＤ１１のパルス間の時間を計測する。ここで、第１１カウンタ５２１は、論理和信号ＥＤ１１のパルスが入力されてから次のパルスが入力されるまでの間の時間を計測する。具体的には、第１１カウンタ５２１は、外部から入力されるクロック信号のクロック数をカウントして時間を計測する。第１１カウンタ５２１は、論理和信号ＥＤ１１からパルスが入力されると、カウントにより得られたカウント値を１／８周期レジスタ５４２に出力するとともに、カウント値をリセットする。そして、第１１カウンタ５２１は、カウントを開始して、再び次のパルスが入力されるまでカウントを行う。これにより、第１１カウンタ５２１は、パルス信号ＥＮＣ−Ａ、ＥＮＣ−Ｂ、ＥＮＣ−Ｃ、ＥＮＣ−Ｄにおける１／８周期を計測するようになっている。

１／８周期レジスタ５４２は、第１１カウンタ５２１から出力されたカウント値を１／８周期として逐次記憶する。１／８周期レジスタ５４２が記憶するカウント値は、第１１カウンタ５２１からカウント値が出力される都度、更新される。これにより、１／８周期レジスタ５４２には、第１１カウンタ５２１によりカウントされた最新のカウント値（１／８周期）が記憶される。

図１８は、第１１カウンタ５２１のカウント値と、１／８周期レジスタ５４２に記憶されるカウント値とについて説明している。まず、パルス信号ＥＮＣ−Ａからエッジが検出されると、１／８周期レジスタ５４２には、第１１カウンタ５２１により計測されたカウント値『Ｖ１』が記憶される。第１１カウンタ５２１は、リセットされて再び『０』からカウントを開始する。次に、パルス信号ＥＮＣ−Ｃからエッジが検出されると、１／８周期レジスタ５４２には、第１１カウンタ５２１により計測されたカウント値『Ｖ２』が記憶される。第１１カウンタ５２１は、リセットされて再び『０』からカウントを開始する。次に、パルス信号ＥＮＣ−Ｂからエッジが検出されると、１／８周期レジスタ５４２には、第１１カウンタ５２１により計測されたカウント値『Ｖ３』が記憶される。第１１カウンタ５２１は、リセットされて再び『０』からカウントを開始する。次に、パルス信号ＥＮＣ−Ｄからエッジが検出されると、１／８周期レジスタ５４２には、第１１カウンタ５２１により計測されたカウント値『Ｖ４』が記憶される。第１１カウンタ５２１は、リセットされて再び『０』からカウントを開始する。このようにして１／８周期レジスタ５４２に記憶されるカウント値は、論理和信号ＥＤ１１にパルスが発生する都度、第１１カウンタ５２１により計測された最新のカウント値に逐次置き換えられる。

このようにこの速度演算部４３４にあっては、１周期に関する情報以外に、１／４周期に関する情報と、１／８周期に関する情報とを取得することができる。

＝＝＝計測周期の利用＝＝＝
搬送制御部１３０（キャリッジモータ制御部１２８）は、第３周期レジスタ５３４、第３−１／４周期レジスタ５４０および１／８周期レジスタ５４２から各レジスタ５３４、５４０、５４２に記憶された各周期、１周期、１／４周期または１／８周期を取得して、図６（図５）にて説明したような方法により、搬送モータ１５（キャリッジモータ４２）を制御する。

ここで、搬送制御部１３０（キャリッジモータ制御部１２８）が参照する周期は、ゲイン４３３により算出された目標速度に応じて異なる。すなわち、目標速度が通常の場合には、第３周期レジスタ５３４に記憶された周期（カウント値）を参照する。また、目標速度が通常の速度よりも低い場合には、第３−１／４周期レジスタ５４０に記憶された１／４周期（カウント値）を参照する。さらに、目標速度が非常に低い場合、例えば、今にも停止しそうな程の非常に低い速度の場合には、１／８周期レジスタ５４２に記憶された１／８周期（カウント値）を参照する。

このように搬送制御部１３０（キャリッジモータ制御部１２８）が参照する周期が目標速度に応じて異なることで、目標速度が低い場合であっても、１／４周期（カウント値）や１／８周期（カウント値）を参照して、精度よく速度検出を行うことができる。これにより、周期のみを参照する場合に比べて、速度検出の間隔が長くなることはなく、今現在の速度をより高精度に検出することができる。

＝＝＝まとめ＝＝＝
以上本実施形態では、エンコーダ５１、１３４から出力されたそれぞれ位相の異なる４種類のパルス信号ＥＮＣ−Ａ、ＥＮＣ−Ｂ、ＥＮＣ−Ｃ、ＥＮＣ−Ｄからそれぞれ検出されたエッジに基づき、４種類のパルス信号ＥＮＣ−Ａ、ＥＮＣ−Ｂ、ＥＮＣ−Ｃ、ＥＮＣ−Ｄの周期をそれぞれ計測するから、非常に短い時間間隔にて最新の周期を取得することができる。これにより、高精度な速度検出を高頻度にて行うことができる。

さらに、４種類のパルス信号ＥＮＣ−Ａ、ＥＮＣ−Ｂ、ＥＮＣ−Ｃ、ＥＮＣ−Ｄから、１／４周期と１／８周期とをも取得するから、速度が遅い場合であっても、短い時間間隔にて周期に関する情報を取得することができる。さらに、１／４周期および１／８周期を取得する時間的な間隔が非常に短いことから、これら１／４周期および１／８周期についてもより高頻度にて取得することができ、このことからより高精度な速度検出を行うことができる。

特に、パルス信号ＥＮＣ−Ａ（第１パルス信号）と、パルス信号ＥＮＣ−Ｂ（第２パルス信号）との組合せ、およびパルス信号ＥＮＣ−Ｃ（第３パルス信号）と、パルス信号ＥＮＣ−Ｄ（第４パルス信号）との組合せといったように、位相差が１／４周期のパルス信号どうしを組合せて、１周期および１／４周期の検出を行うことで、回路の応答速度を確保することができる。これにより、速度検出をより確実に行うことができる。つまり、パルス信号ＥＮＣ−Ａ（第１パルス信号）とパルス信号ＥＮＣ−Ｃ（第３パルス信号）との組合せ、およびパルス信号ＥＮＣ−Ｂ（第２パルス信号）とパルス信号ＥＮＣ−Ｄ（第４パルス信号）との組合せといった形で、位相差が１／８周期しかないパルス信号どうしを組合せて、１周期および１／４周期の検出を行った場合、回路の応答速度が対応し切れなくなり、高精度な速度検出を行えなくなる可能性がある。前述した組合せでは、回路の応答速度を十分に確保することができる範囲内にあり、高精度な速度検出を十分に行うことができる。

また、各カウンタ５１１、５１２、５１３、５１４、５１５、５１６、５１７、５１８、５１９、５２０、５２１により計測されたカウント値は、各レジスタ５３０、５３２、５３４、５３６、５３８、５４０、５４２に出力されて、各レジスタ５３０、５３２、５３４、５３６、５３８、５４０、５４２に記憶されるカウント値は、最新のカウント値が出力される都度、逐次更新される。このことから、仮にパルス信号ＥＮＣ−Ａ、ＥＮＣ−Ｂ、ＥＮＣ−Ｃ、ＥＮＣ−Ｄからエッジの検出エラーが発生した場合であっても、その誤差が累積されて速度検出に大きな影響を与えることを回避することができる。

＝＝＝その他の実施の形態＝＝＝
以上、一実施形態に基づき、本発明について説明したが、上記の実施の形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更または改良され得るとともに、本発明には、その等価物が含まれることは言うまでもない。特に、以下に述べる実施形態であっても、本発明に含まれるものである。

＜スリットについて＞
前述した実施の形態では、「スリット」として、ロータリ式エンコーダ１３４のロータリ式エンコーダ符号板４０２に設けられるスリット４０６と、リニア式エンコーダ５１のリニア式エンコーダ符号板４６４に設けられるスリットとを例にして説明したが、ここでいう「スリット」にあっては、必ずしもこのように光が透過するスリットには限定されない。すなわち、ここでいう「スリット」にあっては、検出部により何らかの方法により検出されるスリットであれば、どのようなタイプのスリットであっても構わない。

＜検出部について＞
前述した実施の形態では、「検出部」として、ロータリ式エンコーダ１３４のロータリ式エンコーダ符号板４０２に設けられたスリット４０６やリニア式エンコーダ５１のリニア式エンコーダ符号板４６４に設けられたスリットを検出する検出部を例にして説明したが、ここでいう「検出部」にあっては、必ずしもこのようなタイプのスリットを検出する検出部には限定されない。すなわち、ここでいう「検出部」にあっては、何らかの方法によりスリットを検出するものであれば、どのようなタイプの検出部であっても構わない。

＜第１〜第４パルス信号について＞
前述した実施の形態では、第１〜第４パルス信号として、それぞれ１／８周期ずつ位相がずれた４種類のパルス信号ＥＮＣ−Ａ、ＥＮＣ−Ｂ、ＥＮＣ−Ｃ、ＥＮＣ−Ｄを例にして説明したが、ここでいう第１〜第４パルス信号にあっては必ずしもこのようなパルス信号ＥＮＣ−Ａ、ＥＮＣ−Ｂ、ＥＮＣ−Ｃ、ＥＮＣ−Ｄには限られない。すなわち、ここでいう「第１〜第４パルス信号」にあっては、第１パルス信号と第３パルス信号との位相が異なり、かつ第２パルス信号が第１パルス信号に対して半周期未満の所定の位相差があり、さらに、第４パルス信号が第３パルス信号に対して前記所定の位相差と同じ位相差のあれば良い。すなわち、第１パルス信号と第３パルス信号との位相差は、１／８周期である必要はなく、また、第１パルス信号が第３パルス信号よりも位相が進んでいる必要もない。また、第１パルス信号と第２パルス信号との位相差は、１／４周期である必要はなく、また、第１パルス信号が第２パルス信号よりも位相が進んでいる必要もない。さらに、第３パルス信号と第４パルス信号との位相差は、第１パルス信号と第２パルス信号との位相差と同じであれば良く、必ずしも１／４周期である必要はない。さらに、第３パルス信号が第４パルス信号よりも位相が進んでいる必要もない。

＜所定の位相差について＞
前述した実施の形態では、所定の位相差、第１パルス信号と第２パルス信号との位相差が１／４周期に設定されていたが、必ずしもこのような位相差に設定する必要はない。すなわち、所定の位相差は、半周期未満に設定されれば良い。

＜第１位相差時間計測カウンタおよび第２位相差時間計測カウンタについて＞
前述した実施の形態では、「第１位相差時間計測カウンタ」として第９カウンタ５１９が、第１エッジパルス生成部５０２により検出されたパルス信号ＥＮＣ−Ａ（第１パルス信号）、ＥＮＣ−Ｂ（第２パルス信号）の立上りエッジおよび立ち下がりエッジに基づき、パルス信号ＥＮＣ−Ａ（第１パルス信号）とパルス信号ＥＮＣ−Ｂ（第２パルス信号）との間の位相差、即ち１／４周期を計測していたが、ここでいう「第１位相差時間計測カウンタ」にあっては、必ずしもこのように位相差１／４周期を計測する場合には限られない。

また、「第２位相差時間計測カウンタ」として第１０カウンタ５２０が、第２エッジパルス生成部５０３により検出されたパルス信号ＥＮＣ−Ｃ（第３パルス信号）、ＥＮＣ−Ｄ（第４パルス信号）の立上りエッジおよび立ち下がりエッジに基づき、パルス信号ＥＮＣ−Ｃ（第３パルス信号）とパルス信号ＥＮＣ−Ｄ（第４パルス信号）との間の位相差、即ち１／４周期を計測していたが、ここでいう「第２位相差時間計測カウンタ」にあっては、必ずしもこのような位相差１／４周期を計測する場合には限られない。

＜位相差時間レジスタについて＞
前述した実施の形態では、「位相差時間レジスタ」として、第１−１／４周期レジスタ５３６および第２−１／４周期レジスタ５３８にそれぞれ記憶されたカウント値（１／４周期）と同じカウント値（１／４周期）が記憶される第３−１／４周期レジスタ５４０を備えていたが、ここでいう「位相差時間レジスタ」にあっては、必ずしもこのように第１−１／４周期レジスタ５３６および第２−１／４周期レジスタ５３８にそれぞれ記憶されたカウント値（１／４周期）と同じカウント値（１／４周期）が記憶される場合には限らない。すなわち、第９カウンタ５１９および第１０カウンタ５２０により計測されたカウント値が、第１−１／４周期レジスタ５３６や第２−１／４周期レジスタ５３８を介さずに、直接第３−１／４周期レジスタ５４０に記憶されても良い。

＜第１〜第４周期カウンタについて＞
前述した実施の形態では、「第１周期カウンタ」として、第１カウンタ５１１および第２カウンタ５１２が設けられ、また「第２周期カウンタ」として、第３カウンタ５１３および第４カウンタ５１４が設けられ、また「第３周期カウンタ」として、第５カウンタ５１５および第６カウンタ５１６が設けられ、また「第４周期カウンタ」として、第７カウンタ５１７および第８カウンタ５１８が設けられ、パルス信号ＥＮＣ−Ａ、ＥＮＣ−Ｂ、ＥＮＣ−Ｃ、ＥＮＣ−Ｄから検出されたエッジに基づき、それぞれ周期を計測していたが、ここでいう「第１〜第４周期カウンタ」にあっては、必ずしもそれぞれ２つのカウンタを備える必要はなく、パルス信号ＥＮＣ−Ａ、ＥＮＣ−Ｂ、ＥＮＣ−Ｃ、ＥＮＣ−Ｄのエッジに基づき周期を計測するのであれば、どのような方法により周期を計測しても構わない。

＜ロータリ式エンコーダについて＞
前述した実施の形態では、ロータリ式エンコーダとして、図７にて説明したようなロータリ式エンコーダ１３４を例にして説明したが、ここでいう「ロータリ式エンコーダ」にあっては、必ずしもこのようなロータリ式エンコーダ１３４には限られない。

＜リニア式エンコーダについて＞
前述した実施の形態では、リニア式エンコーダとして、図８にて説明したようなリニア式エンコーダ５１を例にして説明したが、ここでいう「リニア式エンコーダ」にあっては、必ずしもこのようなリニア式エンコーダ５１には限られない。

本発明に係る印刷装置の一実施形態の斜視図。 印刷装置の内部構成を説明する斜視図。 印刷装置の搬送部を示す断面図。 印刷装置のシステム構成を示すブロック構成図。 搬送制御部のブロック構成図。 ロータリ式エンコーダの一例を説明する説明図。 リニア式エンコーダの一例を説明する説明図。 検出部の構成を示す構成図。 ロータリ式エンコーダの検出部の構成の一例の説明図。 モータ正転時のパルス信号ＥＮＣ−Ａ、ＥＮＣ−Ｂ、ＥＮＣ−Ｃ、ＥＮＣ−Ｄの説明図。 モータ逆転時のパルス信号ＥＮＣ−Ａ、ＥＮＣ−Ｂ、ＥＮＣ−Ｃ、ＥＮＣ−Ｄの説明図。 速度演算部４３４の構成の一例の説明図。 第１〜第４エッジ検出信号ＥＤ１、ＥＤ２、ＥＤ３、ＥＤ４の説明図。 第５〜第８エッジ検出信号ＥＤ５、ＥＤ６、ＥＤ７、ＥＤ８の説明図。 第１〜第４カウンタのカウント値と、第１周期レジスタに記憶されるカウント値との関係の説明図。 第５〜第８カウンタのカウント値と、第２周期レジスタに記憶されるカウント値との関係の説明図。 第１〜第３周期レジスタに記憶されるカウント値の関係の説明図。 論理和信号ＥＤ９の説明図。 論理和信号ＥＤ１０の説明図。 第９および第１０カウンタのカウント値と、第１〜第３−１／４周期レジスタに記憶されるカウント値との関係の説明図。 論理和信号ＥＤ１１と、第１１カウンタのカウント値と、１／８周期レジスタに記憶されるカウント値との関係の説明図。

符号の説明

１ インクジェットプリンタ、２ 操作パネル、３ 排紙部、４ 給紙部、
５ 操作ボタン、６ 表示ランプ、７ 排紙トレイ、８ 給紙トレイ、
１３ 給紙ローラ、１４ プラテン、１５ 搬送モータ、１７Ａ 搬送ローラ、
１７Ｂ 排紙ローラ、１８Ａ フリーローラ、１８Ｂ フリーローラ、
２１ ヘッド、３１ ポンプ装置、３５ キャッピング装置、４１ キャリッジ、
４２ キャリッジモータ、４４ プーリ、４５ タイミングベルト、
４６ ガイドレール、４８ インクカートリッジ、５１ リニア式エンコーダ、
５３ 紙検知センサ、１２２ バッファメモリ、１２４ イメージバッファ、
１２６ コントローラ、１２７ メインメモリ、
１２８ キャリッジモータ制御部、１２９ 通信インターフェース、
１３０ 搬送制御部、１３２ ヘッド駆動部、１３４ ロータリ式エンコーダ、
１４０ コンピュータ、３３１ 位置演算部、
３３２ 減算器、３３３ ゲイン、３３４ 速度演算部、３３５ 減算器、
３３６Ａ 比例要素、３３６Ｂ 積分要素、３３６Ｃ 微分要素、
３３７ 加算器、３３８ ＰＷＭ回路、３３９Ａ 加速制御部、３３９Ｂ タイマ、
３４０ ドライバ、４０２ ロータリ式エンコーダ符号板、４０４ 検出部、
４０６ スリット、４０８ 大歯車、４１０ 小歯車、４１２ 発光ダイオード、
４１４ コリメータレンズ、４１６ 検出処理部、４１８ フォトダイオード、
４２０ 信号処理回路、４２２Ａ コンパレータ、４２２Ｂ コンパレータ、
４２２Ｃ コンパレータ、４２２Ｄ コンパレータ、
４３１ 位置演算部、４３２ 減算器、４３３ ゲイン、４３４ 速度演算部、
４３５ 減算器、４３６Ａ 比例要素、４３６Ｂ 積分要素、４３６Ｃ 微分要素、
４３７ 加算器、４３８ ＰＷＭ回路、４３９Ａ 加速制御部、４３９Ｂ タイマ、
４４０ ドライバ、４６４ リニア式エンコーダ符号板、４６６ 検出部、
５００ 第１ユニット、５０１ 第２ユニット、５０２ 第１エッジパルス生成部、
５０３ 第２エッジパルス生成部、５１１ 第１カウンタ、５１２ 第２カウンタ、
５１３ 第３カウンタ、５１４ 第４カウンタ、５１５ 第５カウンタ、
５１６ 第６カウンタ、５１７ 第７カウンタ、５１８ 第８カウンタ、
５１９ 第９カウンタ、５２０ 第１０カウンタ、５２１ 第１１カウンタ、
５３０ 第１周期レジスタ、５３２ 第２周期レジスタ、
５３４ 第３周期レジスタ、
５３６ 第１−１／４周期レジスタ、５３８ 第２−１／４周期レジスタ、
５４０ 第３−１／４周期レジスタ、５４２ １／８周期レジスタ、
５５０ 第１ＡＮＤ回路、５５２ 第２ＡＮＤ回路、５５４ 第３ＡＮＤ回路、
ＥＮＣ−Ａ パルス信号（第１パルス信号）、
ＥＮＣ−Ｂ パルス信号（第２パルス信号）、
ＥＮＣ−Ｃ パルス信号（第３パルス信号）、
ＥＮＣ−Ｄ パルス信号（第４パルス信号）、
ＥＤ１ 第１エッジ検出信号、ＥＤ２ 第２エッジ検出信号、
ＥＤ３ 第３エッジ検出信号、ＥＤ４ 第４エッジ検出信号、
ＥＤ５ 第５エッジ検出信号、ＥＤ６ 第６エッジ検出信号、
ＥＤ７ 第７エッジ検出信号、ＥＤ８ 第８エッジ検出信号、
ＥＤ９ 論理和信号、ＥＤ１０ 論理和信号、ＥＤ１１ 論理和信号、Ｓ 媒体

Claims (10)

1. （Ａ）スリットを検出する検出部を有し、前記スリットと前記検出部とが相対的に移動したときに、前記スリットの移動速度に応じた周期を有するパルス信号を出力するエンコーダであって、前記パルス信号として、位相が異なる第１パルス信号および第３パルス信号と、前記第１パルス信号に対して半周期未満の所定の位相差がある第２パルス信号と、前記第３パルス信号に対して前記所定の位相差と同じ位相差のある第４パルス信号とを出力するエンコーダと、
   （Ｂ）前記第１パルス信号および前記第２パルス信号からそれぞれ検出されたエッジに基づき、前記第１パルス信号と前記第２パルス信号との間の位相差の時間を計測する第１位相差時間計測カウンタと、
   （Ｃ）前記第３パルス信号および前記第４パルス信号からそれぞれ検出されたエッジに基づき、前記第３パルス信号と前記第４パルス信号との間の位相差の時間を計測する第２位相差時間計測カウンタと、
   （Ｄ）前記第１位相差時間計測カウンタおよび前記第２位相差時間計測カウンタにより計測された時間のうちの最新の時間が記憶される位相差時間レジスタと、
   （Ｅ）前記第１パルス信号から検出されたエッジに基づき、前記第１パルス信号の周期を計測する第１周期カウンタと、
   前記第２パルス信号から検出されたエッジに基づき、前記第２パルス信号の周期を計測する第２周期カウンタと、
   前記第３パルス信号から検出されたエッジに基づき、前記第３パルス信号の周期を計測する第３周期カウンタと、
   前記第４パルス信号から検出されたエッジに基づき、前記第４パルス信号の周期を計測する第４周期カウンタと、
   前記第１周期カウンタ、前記第２周期カウンタ、前記第３周期カウンタおよび前記第４周期カウンタにより計測された周期の中から最新の周期が記憶される周期レジスタと、
   （Ｆ）を備え、
   （Ｇ）前記スリットを移動させる速度の目標値が所定の速度以上である場合には前記周期レジスタに記憶される周期を参照し、前記移動速度が所定の速度よりも小さい場合には前記位相差時間レジスタに記憶される時間から求められる周期を参照して、速度を検出することを特徴とする速度検出装置。
2. 前記第１位相差時間計測カウンタは、前記第１パルス信号および前記第２パルス信号からそれぞれ前記エッジとして検出された立上りエッジおよび立ち下がりエッジに基づき、前記第１パルス信号と前記第２パルス信号との間の位相差の時間を計測することを特徴とする請求項１に記載の速度検出装置。
3. 前記第２位相差時間計測カウンタは、前記第３パルス信号および前記第４ パルス信号からそれぞれ前記エッジとして検出された立上りエッジおよび立ち下がりエッジに基づき、前記第３パルス信号と前記第４パルス信号との間の位相差の時間を計測することを特徴とする請求項１または２に記載の速度検出装置。
4. 前記所定の位相差が１／４周期であることを特徴とする請求項１〜３のいずれか１項に記載の速度検出装置。
5. 前記第１パルス信号と前記第３パルス信号との間の位相差が１／８周期であることを特徴とする請求項４に記載の速度検出装置。
6. 前記第１パルス信号、前記第２パルス信号、前記第３パルス信号および前記第４パルス信号からそれぞれ検出されたエッジに基づき、前記第１パルス信号、前記第２パルス信号、前記第３パルス信号および前記第４パルス信号の各信号間の位相差の時間を計測して１／８周期を取得する１／８周期カウンタと、
   前記１／８周期カウンタにより計測された時間のうちの最新の時間が１／８周期として記憶される１／８周期レジスタと、
   を備えたことを特徴とする請求項５に記載の速度検出装置。
7. 前記第１周期カウンタは、前記第２パルス信号が一の信号状態にあるときに前記第１パ
   ルス信号から検出されたエッジに基づき、前記第１パルス信号の周期を計測する第１カウンタと、前記第２パルス信号が他の信号状態にあるときに前記第１パルス信号から検出されたエッジに基づき、前記第１パルス信号の周期を計測する第２カウンタとを有し、
   前記第２周期カウンタは、前記第１パルス信号が一の信号状態にあるときに前記第２パルス信号から検出されたエッジに基づき、前記第２パルス信号の周期を計測する第３カウンタと、前記第１パルス信号が他の信号状態にあるときに前記第２パルス信号から検出されたエッジに基づき、前記第２パルス信号の周期を計測する第４カウンタとを有し、
   前記第３周期カウンタは、前記第４パルス信号が一の信号状態にあるときに前記第３パ
   ルス信号から検出されたエッジに基づき、前記第３パルス信号の周期を計測する第５カウンタと、前記第４パルス信号が他の信号状態にあるときに前記第３パルス信号から検出されたエッジに基づき、前記第３パルス信号の周期を計測する第６カウンタとを有し、
   前記第４周期カウンタは、前記第３パルス信号が一の信号状態にあるときに前記第４パルス信号から検出されたエッジに基づき、前記第４パルス信号の周期を計測する第７カウンタと、前記第３パルス信号が他の信号状態にあるときに前記第４パルス信号から検出されたエッジに基づき、前記第４パルス信号の周期を計測する第８カウンタとを有することを特徴とする請求項１〜６のいずれか１項に記載の速度検出装置。
8. 前記エンコーダは、ロータリ式エンコーダであることを特徴とする請求項１〜７のいずれか１項に記載の速度検出装置。
9. 前記エンコーダは、リニア式エンコーダであることを特徴とする請求項１〜７のいずれか１項に記載の速度検出装置。
10. （Ａ）スリットを検出する検出部と前記スリットとが相対的に移動したときに、前記スリットの移動速度に応じた周期を有するパルス信号として、位相が異なる第１パルス信号および第３パルス信号と、前記第１パルス信号に対して半周期未満の所定の位相差がある第
    ２パルス信号と、前記第３パルス信号に対して前記所定の位相差と同じ位相差のある第４パルス信号とを出力する信号出力ステップと、
    （Ｂ）前記第１パルス信号および前記第２パルス信号からそれぞれ検出されたエッジに基づき、前記第１パルス信号と前記第２パルス信号との間の位相差の時間を計測する第１計測ステップと、
    （Ｃ）前記第３パルス信号および前記第４パルス信号からそれぞれ検出されたエッジに基づき、前記第３パルス信号と前記第４パルス信号との間の位相差の時間を計測する第２計測ステップと、
    （Ｄ）前記第１計測ステップおよび前記第２計測ステップにおいて計測された時間のうちの最新の時間をレジスタに記憶する位相差時間記憶ステップと、
    （Ｅ）前記第１パルス信号から検出されたエッジに基づき計測された前記第１パルス信号の周期と、前記第２パルス信号から検出されたエッジに基づき計測された前記第２パルス信号の周期と、前記第３パルス信号から検出されたエッジに基づき計測された前記第３パルス信号の周期と、前記第４パルス信号から検出されたエッジに基づき計測された前記第４パルス信号の周期と、の中から最新の周期を記憶する周期記憶ステップと、
    （Ｆ）前記スリットを移動させる速度の目標値が所定の速度以上である場合には前記周期記憶ステップにおいて記憶された周期を参照し、前記移動速度が所定の速度よりも小さい場合には前記位相差時間記憶ステップにおいて記憶された時間から求められる周期を参照して、速度を検出する速度検出ステップと、
    （Ｇ）を有することを特徴とする速度検出方法。

Images