JP4781006B2 - 電子機器 - Google Patents

電子機器 Download PDF

Info

Publication number
JP4781006B2
JP4781006B2 JP2005134473A JP2005134473A JP4781006B2 JP 4781006 B2 JP4781006 B2 JP 4781006B2 JP 2005134473 A JP2005134473 A JP 2005134473A JP 2005134473 A JP2005134473 A JP 2005134473A JP 4781006 B2 JP4781006 B2 JP 4781006B2
Authority
JP
Japan
Prior art keywords
voltage
button
cpu
electronic device
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005134473A
Other languages
English (en)
Other versions
JP2006311452A5 (ja
JP2006311452A (ja
Inventor
秀規 芝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2005134473A priority Critical patent/JP4781006B2/ja
Publication of JP2006311452A publication Critical patent/JP2006311452A/ja
Publication of JP2006311452A5 publication Critical patent/JP2006311452A5/ja
Application granted granted Critical
Publication of JP4781006B2 publication Critical patent/JP4781006B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Studio Devices (AREA)
  • Switch Cases, Indication, And Locking (AREA)

Description

本発明は、電子機器に関する。
従来、携帯機器又はデジタルカメラ等の電子機器において、モードスイッチなどの複数のスイッチを備えたものがある。例えば、デジタルカメラにおいては、撮影モードを選択するためのモードスイッチやメニューモードにするためのメニュースイッチやメニューを決定するためのセットスイッチを備えたものが知られている。
このような複数のスイッチを有する電子機器において、それらのON/OFF(オン/オフ)状態を検出するための方法としては、図8に示すような回路が一般的に使用されている。すなわち、機器を制御している中央制御装置(以下、CPU)200の割り込みポート(IRQ)や入力ポートに各スイッチの一方の端子を接続し、他方の端子を電源又はグラウンドに接続、或いは前記CPUの出力ポートに接続し前記CPUが前記CPUの入力ポートに接続されていない端子を制御できる構成になっている。
したがって、図8に示した構成によれば、CPUは、各スイッチが接続されている入力ポートの端子レベルを監視することにより、各スイッチのON/OFF状態を認識することができる。
特開平7−37462号公報
しかし、上述した従来の複数のスイッチの検出方法では、スイッチがn個(nは自然数)あるとすると入力ポート及び割り込みポートを合わせてn個使用しなければならない。ところで、入力ポート及び割り込みポートの数には当然制限があり、しかも入力ポート及び割り込みポートは、他の用途、例えば、センサー出力を入力する場合や、外部装置からの制御信号が入力されるなどの用途があるので、複数のスイッチを監視するために多くの入力ポート及び割り込みポートを使用すると他の用途に使用できる入力ポート及び割り込みポートが少なくなってしまうという問題があった。
そこで、本発明は、複数の操作手段の状態を検出するために使用される入力ポートや割り込みポートの数を削減でき割り込みをかけることのできる操作手段の範囲を電子機器の動作モードに応じて変更できるようにすることを目的とする。
本発明に係る電子機器は、撮影モードと、再生モードとを有する電子機器であって、前記電子機器の電源をオフにすることを前記電子機器に指示するための第1の操作手段と、撮影を行うことを前記電子機器に指示するための第2の操作手段と、前記電子機器を制御するための制御手段と、前記電子機器の動作モードが前記撮影モードである場合に、前記第1の操作手段が操作された場合は、前記制御手段に対して割り込みをかけるための所定の信号を前記制御手段に供給し、前記電子機器の動作モードが前記再生モードである場合に、前記第1の操作手段が操作された場合は、前記所定の信号を前記制御手段に供給する供給手段とを有し、前記電子機器の動作モードが前記撮影モードである場合に、前記第2の操作手段が操作された場合、前記供給手段は、前記所定の信号を前記制御手段に供給し、前記電子機器の動作モードが前記再生モードである場合に、前記第2の操作手段が操作された場合、前記供給手段は、前記所定の信号を前記制御手段に供給しないようにし、前記電子機器の動作モードが前記撮影モードである場合、前記供給手段は、前記制御手段から供給される第2の基準電圧を用いて、前記所定の信号を前記制御手段に供給するか否かを判定し、前記電子機器の動作モードが前記再生モードである場合、前記供給手段は、前記制御手段から供給される第1の基準電圧を用いて、前記所定の信号を前記制御手段に供給するか否かを判定し、前記第1の操作手段が操作された場合に発生する第1の電圧は、前記第2の操作手段が操作された場合に発生する第2の電圧よりも高く、前記第1の基準電圧は、前記第1の電圧に対応する電圧であり、前記第2の基準電圧は、前記第2の電圧に対応する電圧であることを特徴とする。
本発明によれば、複数の操作手段の状態を検出するために使用され入力ポートや割り込みポートの数を削減することができ割り込みをかけることのできる操作手段の範囲を電子機器の動作モードに応じて変更することできる。
以下、本発明の実施形態を図面に基づいて説明する。
以下に説明する各実施形態は、複数のスイッチ(複数の操作手段)の状態を少ないポートで監視し、かつ複数のスイッチにおける任意のスイッチの状態を基に制御装置としてのCPUに対して割り込みをかけられるようにしたものである。
(第1の実施形態)
図1は、本発明の第1の実施形態による電子機器を適用したデジタルカメラの構成例を示すブロック図である。
図1において、29は画像処理装置である。
31は撮影レンズ、33は絞り機能を備えるシャッター、35は光学像を電気信号に変換する撮像素子、37は撮像素子35のアナログ信号出力をディジタル信号に変換するA/D変換器である。39はタイミング発生回路であり、メモリ制御回路43及びメインCPU45により制御され、撮像素子35、A/D変換器37、及びD/A変換器41にそれぞれクロック信号や制御信号を供給する。
47は画像処理回路であり、A/D変換器37からのデータ或いはメモリ制御回路43からのデータに対して、所定の画素補間処理や色変換処理を行う。また、画像処理回路47は、撮像した画像データを用いて所定の演算処理を行い、それにより得られた演算結果に基づいてメインCPU45が、露光制御手段49、測距制御手段51に対して、AF(オートフォーカス)処理、AE(自動露出)処理、EF(フラッシュプリ発光)処理を行う。更に、画像処理回路47は、撮像した画像データを用いて所定の演算処理を行い、得られた演算結果に基づいてAWB(オートホワイトバランス)処理も行う。
メモリ制御回路43は、A/D変換器37、タイミング発生回路39、画像処理回路47、画像表示メモリ53、D/A変換器41、メモリ55、及び圧縮・伸長回路57をそれぞれ制御する。本実施形態では、画像表示メモリ53とメモリ55は、同じメモリ(RAM)で構成されるが、そのある領域を画像表示メモリ53とし、その領域とは別の領域をメモリ55とする。なお、画像表示メモリ53とメモリ55を、それぞれ別のメモリにより構成するようにしても良いことは言うまでもない。A/D変換器37の出力データが、画像処理回路47及びメモリ制御回路43を介して、或いは直接メモリ制御回路43を介して、画像表示メモリ53又はメモリ55に書き込まれる。
メモリ55は、撮影した静止画像や動画像を格納するためのものであり、所定枚数の静止画像や所定時間の動画像を格納するのに十分な記憶容量を備えている。これにより、複数枚の静止画像を連続して撮影する連写撮影やパノラマ撮影の場合にも、高速かつ大量の画像書き込みをメモリ55に対して行うことが可能となる。また、メモリ55はメインCPU45の作業領域としても使用することが可能である。
圧縮・伸長回路57は、メモリ55に格納された画像データを読み込んで圧縮処理又は伸長処理を行い、処理を終えたデータがメモリ55に書き込まれる。
59はLCD等から成る画像表示部であり、画像表示メモリ53に書き込まれた表示用の画像データは、D/A変換器41を介して画像表示部59により表示される。従って、画像表示部59を用いて撮像した画像データを逐次表示すれば、電子ファインダ機能を実現することが可能である。また、画像表示部59は、メインCPU45の指示により任意に表示をON/OFFすることが可能であり、表示をOFFにした場合には画像処理装置29の電力消費量を大幅に低減することができる。
露光制御手段49は絞り機能を備えるシャッター33を制御し、測距制御手段51は撮影レンズ31のフォーカシングを制御する。露光制御手段49、測距制御手段51は、撮像した画像データを画像処理回路47によって演算した演算結果に基づき、メインCPU45により制御される。また、ズーム制御手段61は撮影レンズ31のズーミングを制御し、バリア制御手段63はバリアである保護手段65の動作を制御する。
メインCPU45は、画像処理装置29全体を制御するCPUであり、動作電源の制御や操作キー入力の検出等を行い、操作キーの入力によって画像処理装置29の動作を制御する。メインCPU45は、処理プログラムをROM7から読み出して実行することでデジタルカメラ内部の動作を制御する。
67は表示部であり、メインCPU45でのプログラムの実行に応じて、文字、画像、音声等を用いて動作状態やメッセージ等を表示する表示装置等であり、画像処理装置29の操作部近辺の視認し易い位置に単数或いは複数個所設置され、例えばLCDやLED、発音素子等の組み合わせにより構成されている。また、表示部67は、その一部の機能が光学ファインダ69内に設けられている。
表示部67の表示内容のうち、LCD等に表示するものとしては、シングルショット/連写撮影表示、セルフタイマー表示、圧縮率表示、記録画素数表示、記録枚数表示、残撮影可能枚数表示、シャッタースピード表示、絞り値表示、露出補正表示、フラッシュ表示、赤目緩和表示、マクロ撮影表示、ブザー設定表示、時計用電池残量表示、電池残量表示、エラー表示、複数桁の数字による情報表示、記録メディア71の着脱状態表示、通信I/F動作表示、日付・時刻表示等がある。
また、表示部67の表示内容のうち、光学ファインダ69にて表示するものとしては、合焦表示、手振れ警告表示、フラッシュ充電表示、シャッタースピード表示、絞り値表示、露出補正表示等がある。
81は電源制御手段であり、電池検出回路、DC−DCコンバータ、通電するブロックを切り替えるスイッチ回路等により構成されている。電源制御手段81は、メインCPU45の制御に基づいて、画像処理装置29内の各部に必要な電圧を必要な期間だけ供給する。図1においては、電源制御手段81からメインCPU45及びRTC87に電力を供給する電源ラインだけ示しているが、図示していないが、もちろん、各部に電源を供給している。
83はコイン電池やスパコンなどからなるバックアップ用電源であり、電源89からの電源供給がない場合に常時電源を供給しなくてはいけないRTC87に電源制御手段81を通して電源を供給する。また、電源83が2次電池である場合には、電源89からの電源が供給されているときには、充電を行うこともある。
91、93はコネクタであり、89はアルカリ電池やリチウム電池等の一次電池やNiCd電池やNiMH電池、Li電池等の2次電池、ACアダプター等からなる電源手段である。
95はメモリカードやハードディスク等のメディア(記録メディア:記録媒体)とのインターフェースであり、97はメモリカードやハードディスク等のメディアと接続を行うコネクタである。
なお、本実施形態では、メディアを取り付けるインターフェース及びコネクタを1系統持つものとして説明しているが、メディアを取り付けるインターフェース及びコネクタは、単数及び複数、いずれの系統数を備える構成としても構わない。また、異なる規格のインターフェース及びコネクタを組み合わせて備える構成としても構わない。インターフェース及びコネクタとしては、PCMCIA(Personal Computer Memory Card International Association)カードやCF(コンパクトフラッシュ(登録商標))カード等の規格に準拠したものを用いて構成して構わない。
保護手段45は、画像処理装置29のレンズ31を含む撮像部を覆うことにより、撮像部の汚れや破損を防止するバリアである。
69は光学ファインダであり、画像表示部59による電子ファインダ機能を使用することなしに、光学ファインダのみを用いて撮影を行うことが可能である。また、光学ファインダ69では、表示部67の一部の機能、例えば、合焦表示、手振れ警告表示、フラッシュ充電表示、シャッタースピード表示、絞り値表示、露出補正表示などの機能が実現される。
87は、時刻を覚えておくRTC(リアルタイムクロック)であり、画像処理装置29が電源オフ状態であっても電源が供給されるように、電源制御81から電源が常に供給されるように構成されている。また、メインCPU45が、シリアル通信を通してRTC87から時刻を読み出すことが可能な構成になっている。
73、75、77及び79は、画像処理装置29の各種の動作指示を入力するための操作手段であり、スイッチ、ダイアル、タッチパネル、視線検知によるポインティング、音声認識装置等を、単数或いは複数組み合わせて構成される。
ここで、これら各部材の操作手段の具体的な説明を行う。
73はモードダイアルスイッチであり、自動撮影モード、撮影モード、パノラマ撮影モード、再生モード、マルチ画面再生・消去モード、PC接続モード等の各機能モードを切り替え設定することができる。
75はシャッタースイッチ(SW1)であり、不図示のシャッターボタンの操作途中でONとなり、AF(オートフォーカス)処理、AE(自動露出)処理、AWB(オートホワイトバランス)処理、EF(フラッシュプリ発光)処理等の動作開始を指示する。
77はシャッタースイッチ(SW2)であり、不図示のシャッターボタンの操作完了でONとなり、撮像素子35から読み出した信号をA/D変換器37及びメモリ制御回路43を介してメモリ55に画像データを書き込む露光処理、画像処理回路47やメモリ制御回路43での演算を用いた現像処理、メモリ55から画像データを読み出して圧縮・伸長回路57にて圧縮を行い、メディア71に画像データを書き込む記録処理という一連の処理の動作開始を指示する。
79は各種ボタンからなる操作部であり、電源OFFボタン、メニューボタン、セットボタン、マクロボタン、メニュー移動上ボタン、メニュー移動下ボタン、メニュー移動右ボタン、メニュー移動左ボタン、露出補正ボタン等がある。
次に、操作手段73、75、77及び79で実現される複数の検出スイッチの状態を中央制御装置であるメインCPU45が認識できるようにするための構成について詳細に説明する。第1の実施形態においては、図2に示すように複数の検出スイッチ(ボタン)100〜109とメインCPU45(図2においては128)とが接続されている。
すなわち、図2に示すように、電源OFFボタン100が抵抗110を介して信号線130に接続され、シャッタースイッチ(SW1)101が抵抗111を介して信号線130に接続され、シャッタースイッチ(SW2)102が抵抗112を介して信号線130に接続されている。また、メニューボタン103が抵抗113を介して信号線130に接続され、セットボタン104が抵抗114を介して信号線130に接続され、マクロボタン105が抵抗115を介して信号線130に接続されている。同様に、メニュー移動上ボタン106が抵抗116を介して信号線130に接続され、メニュー移動下ボタン107が抵抗117を介して信号線130に接続され、メニュー移動右ボタン108が抵抗118を介して信号線130に接続され、メニュー移動左ボタン109が抵抗119を介して信号線130に接続されている。
また、信号線130は、トランジスタ122のベース、及びCPU128のADポートに接続されるとともに、抵抗120を介してグランドに対して接続されている(接地されている)。ここで、CPU128のADポートは、内蔵するADコンバータに信号を入力するための入力ポートである。なお、CPU128のADポートについては、CPU128がADコンバータの機能を内蔵せずに、CPU128とは別にADコンバータを設けてCPU128がそれを制御できる構成になっていても同様のことであるので、ここではその場合の構成についての説明は省略する。
ここで、電源OFFボタン100を押したとき(オンしたとき)の信号線130の電圧をV100、シャッタースイッチ(SW1)101を押したときの信号線130の電圧をV101、シャッタースイッチ(SW2)102を押したときの信号線130の電圧をV102、メニューボタン103を押したときの信号線130の電圧をV103、セットボタン104を押したときの信号線130の電圧をV104、マクロボタン105を押したときの信号線130の電圧をV105、メニュー移動上ボタン106を押したときの信号線130の電圧をV106、メニュー移動下ボタン107を押したときの信号線130の電圧をV107、メニュー移動右ボタン108を押したときの信号線130の電圧をV108、メニュー移動左ボタン109を押したときの信号線130の電圧をV109とする。
また、抵抗110の抵抗値をR110、抵抗111の抵抗値をR111、抵抗112の抵抗値をR112、抵抗113の抵抗値をR113、抵抗114の抵抗値をR114、抵抗115の抵抗値をR115、抵抗116の抵抗値をR116、抵抗117の抵抗値をR117、抵抗118の抵抗値をR118、抵抗119の抵抗値をR119、抵抗120の抵抗値をR120とすると、各抵抗110〜120の抵抗値は、下記の式を満たすようにそれぞれ構成されている。
111= 2×R110
112= 3×R110
113= 4×R110
114= 5×R110
115= 6×R110
116= 7×R110
117= 8×R110
118= 9×R110
119=10×R110
120=R110
このように構成することによって、各スイッチ(ボタン)が押されたとき、すなわちスイッチがオンされたときの信号線130の電圧値は、下記の条件を満たす。
100>V101>V102>V103>V104>V105>V106>V107>V108>V109
すなわち、スイッチ(ボタン)100〜109とそれに対応する抵抗110〜119を直列接続した各直列回路を、電源と信号線130との間に並列接続し、かつ各抵抗110〜119の抵抗値R110〜R119を上述のように異ならせることで、複数のスイッチ(ボタン)100〜109の状態に応じて一意に電圧値が決定され、信号線130を介して出力される。
また、スイッチ(ボタン)が押されたら即座にCPU128が検出しなければならない優先順位としては、スイッチ(ボタン)を押したときに信号線130の電圧値が高い順に優先度が高くなるように構成する。
なお、複数のスイッチ(ボタン)が同時に押された場合の信号線130の電圧値は、スイッチが押され得るパターン(スイッチの組み合わせ)のすべてについて、CPU128に搭載されているメモリ又はCPU128がアクセス可能な図示していない外部メモリに記憶されている。
また、信号線130がベースに接続されたトランジスタ122のコレクタが電源に接続され、信号線136がベースに接続されたトランジスタ132のコレクタが抵抗126を介して電源に接続されている。トランジスタ122、132のエミッタは、一端がグランドレベルに対して接続された抵抗124の他端に共通接続されている。
トランジスタ132のコレクタと抵抗126との相互接続点が、信号線138によりCPU128の割り込みポートに接続されている。ここで、CPU128の割り込みポートは、CPU128に対して割り込みをかけるための入力ポートである。また、信号線136は、CPU128のDAポートに接続されている。ここで、CPU128のDAポートは、内蔵するDAコンバータに入力されるデジタルデータに応じたアナログ電圧を出力するための出力ポートである。なお、CPU128のDAポートについては、CPU128がDAコンバータの機能を内蔵せずに、CPU128とは別にDAコンバータを設けてCPU128がそれを制御できる構成になっていても同様のことであるので、ここではその場合の構成についての説明は省略する。
すなわち、図2に示したように、トランジスタ122、132及び抵抗124、126は、トランジスタ122のベース電圧とトランジスタ132のベース電圧とを比較するコンパレータを構成している。この構成により、CPU128のDAポートの出力信号である信号線136の電圧(DAポートより供給される比較電圧)と、信号線130の電圧(複数のスイッチの状態に応じた出力電圧)とを比較し、その比較結果が信号線138を介してCPU128の割り込みポートに供給される。
図2に示した回路構成によれば、スイッチ(ボタン)が押されることによって、押されたスイッチ(ボタン)に応じた電圧が信号線130に出力され、CPU128のDAポートから出力されている信号線136の電圧と比較される。その結果、信号線130の電圧が信号線136の電圧よりも高い場合には、信号線138の電位がハイレベル(High)となりCPU128に対して割り込みがかけられる。一方、信号線130の電圧が信号線136の電圧よりも低い場合には、信号線138の電位がロウレベル(Low)となりCPU128には割り込みがかからない。また、CPU128は、押されたスイッチ(ボタン)に応じた電圧が供給されるADポートの電圧値を読み出し、例えばメモリに予め記憶されている電圧値と一致している項目を検出することによって、どのスイッチ(ボタン)が押されているかを判別する。
以上のように第1の実施形態によれば、図2に示したように、1つの割り込みポートと1つのADポートと1つのDAポートを用いるだけで、従来よりも少ないポートの数で、割り込みポートを使用して複数のスイッチ(ボタン)の状態を検出し、さらに割り込みを任意にマスクすることができる。
具体的には、1つのADポートと1つの割り込みポートを用いて、複数のスイッチ(ボタン)の状態を認識でき、さらにそれらの状態から割り込みをかけることができるので、割り込みポートの数が少ないCPU等であっても、少ないポート数で複数のスイッチを監視し認識することができる。また、複数のスイッチ(ボタン)の状態に応じて出力された電圧とDAポートより出力された電圧とを比較し、比較結果を割り込みポートに供給するようにしたので、DAポートより出力される電圧に応じて割り込みをマスクすることが可能になる。
さらには、以下に説明するように、例えば、デジタルカメラの動作モードに応じてDAポートの出力電圧を変化させることによって、動作モードに応じて割り込みで検出すべきスイッチ(ボタン)を変化させることが可能となる。言い換えれば、動作モードに応じて割り込みのマスクレベルを任意に変更し設定することが可能となる。この動作の一例について、図3及び図4を参照して説明する。
まず、ステップS1にて、CPU128は、動作モードが撮影モードであるか再生モードであるかを判断する。この判断の結果、動作モードが撮影モードである場合には、ステップS2に移行する。ここで、撮影モードにおいて、優先して検出すべきスイッチ(ボタン)は、電源OFFボタン100、シャッタースイッチ(SW1)101、及びシャッタースイッチ(SW2)102である。よって、ステップS2では、シャッタースイッチ(SW2)102が押された場合に信号線130に現れる電圧V102をDAポートから出力することによって、電源OFFボタン100、シャッタースイッチ(SW1)101、及びシャッタースイッチ(SW2)102の何れか1つでも押された場合にCPU128に対して割り込みがかかるように設定する。
次に、ステップS3にて、CPU128は、割り込みが入力されるまで待機する。なお、ステップS3の状態では、図4に示すようにして、上述のように設定した電源OFFボタン100、シャッタースイッチ(SW1)101、及びシャッタースイッチ(SW2)102以外のスイッチ(ボタン)の状態をある一定の時間間隔で監視することによって、スイッチが押されているか否を判別している。
具体的には、図4に示すステップS11にて、CPU128は、内部のタイマーをスイッチ(ボタン)を監視する時間間隔にセットする。次に、ステップS12にて、ステップS11において設定したタイマーがタイムアウトするまで待機する。そして、タイマーがタイムアウトしたらステップS13に移行し、CPU128は、ADポートの値を読み出す。続いて、ステップS14にて、CPU128は、ステップS13において読み出した電圧値をメモリに記憶されている電圧値から探しだすことによって、どのスイッチ(ボタン)が押されているかを判別し、判別結果に従ってステップS15にて押されたスイッチ(ボタン)に対応する処理を行う。この図4に示す一連の処理は、繰り返し実行される。
ここで、図4に示した処理において、どの状態であっても電源OFFボタン100、シャッタースイッチ(SW1)101、及びシャッタースイッチ(SW2)の何れかのスイッチ(ボタン)が押されるとCPU128に対して割り込みがかかるので、割り込みがかかった場合には、即座に図3におけるステップS4に移行する。
ステップS4にて、CPU128は、ADポートの値を読み出す。続いて、ステップS5にて、CPU128は、ステップS4において読み出した電圧値をメモリに記憶されている電圧値から探しだすことによって、どのスイッチ(ボタン)が押されているかを判別し、判別結果に従ってステップS6にて押されたスイッチ(ボタン)に対応する処理を行う。
ステップS1での判断の結果、動作モードが再生モードである場合には、ステップS7に移行する。ここで、再生モードにおいて、優先して検出すべきスイッチ(ボタン)は、電源OFFボタン100である。よって、ステップS7では、電源OFFボタン100が押された場合に信号線130に現れる電圧V100をDAポートから出力することによって、電源OFFボタン100が押された場合にCPU128に対して割り込みがかかるように設定する。
次に、ステップS8にて、CPU128は、割り込みが入力されるまで待機する。なお、ステップS8の状態では、設定した電源OFFボタン100以外のスイッチ(ボタン)の状態をある一定の時間間隔で監視することによって、電源OFFボタン100以外のスイッチが押されているか否かを判別している。この動作は、撮影モードの場合と同様であり、上述した図4に示す処理動作と同様であるので説明は省略する。
ここで、電源OFFボタン100以外のスイッチの状態監視に係る動作のどの状態であっても、電源OFFボタン100が押されると、CPU128に対して割り込みがかかるので、割り込みがかかった場合には、即座に図3におけるステップS9に移行する。ステップS9にて、CPU128は、電源OFFボタン100が押されたと判断して電源OFF処理を行う。
以上のように構成し制御を行うことにより、デジタルカメラの動作モードに応じて、DAポートの出力電圧を変更するだけで、割り込みで検出すべきスイッチ(ボタン)を簡単に変更することができる。上述した説明では、デジタルカメラの動作モードに応じてDAポートの出力電圧を変更する場合について説明したが、割り込みで検出すべきスイッチ(ボタン)そのものに応じてDAポートの出力電圧を変更するようにしても良い。
以上、説明したように第1の実施形態によれば、複数のスイッチの状態に応じて一意に決まる電圧値が出力されるように構成された回路からの出力電圧をCPU128の1つのADポートに供給するようにしたので、その電圧値を読み出すことにより当該電圧値に基づいて複数のスイッチの状態を認識することができる。また、複数のスイッチの状態に応じた出力電圧とCPU128のDAポート(CPU128により制御されるDAコンバータ)から出力された比較用電圧とを比較し、その結果をCPU128の割り込みポートに対して入力するようにしたので、スイッチの状態に応じてCPU128に対し割り込みをかけることができる。したがって、複数のスイッチの状態を認識するために使用するポート数を削減して少ないポート数、本実施形態では1つのADポートと1つの割り込みポートを用いるだけで複数のスイッチの状態を監視し認識することができるとともに、スイッチの状態の検出に用いる割り込みのマスクが可能になる。
(第2の実施形態)
次に、第2の実施形態について説明する。
なお、本発明の第2の実施形態による電子機器を適用したデジタルカメラの全体的な構成は、図1に示した第1の実施形態におけるデジタルカメラの構成と同様であるので説明は省略する。
図5は、第2の実施形態において、複数の検出スイッチ(ボタン)100〜109の状態を認識できるようにするための構成を示す図である。この図5において、図2に示した構成要素と同一の構成要素には同一の符号を付し、重複する説明は省略する。
図5に示すように第2の実施形態では、図2に示した第1の実施形態における抵抗110〜120による機能をDAC(DA変換器)140を用いて実現し、トランジスタ122、132及び抵抗124、126による機能をコンパレータ142を用いて実現する。
電源OFFボタン100、シャッタースイッチ(SW1)101、シャッタースイッチ(SW2)102、メニューボタン103、セットボタン104、マクロボタン105、メニュー移動上ボタン106、メニュー移動下ボタン107、メニュー移動右ボタン108、及びメニュー移動左ボタン109がDAコンバータ140の入力ポート(D0〜D9)に接続される。ここで、各スイッチは、検出する優先度が高い順、すなわち電源OFFボタン100、シャッタースイッチ(SW1)101、シャッタースイッチ(SW2)102、メニューボタン103、セットボタン104、マクロボタン105、メニュー移動上ボタン106、メニュー移動下ボタン107、メニュー移動右ボタン108、メニュー移動左ボタン109の順番で、DAコンバータ140における入力ポートのMSB側から接続される。
DAコンバータ140の出力ポート(Aout)から出力される出力電圧のLSB出力をVLSBとすると、それぞれのスイッチ(ボタン)である電源OFFボタン100、シャッタースイッチ(SW1)101、シャッタースイッチ(SW2)102、メニューボタン103、セットボタン104、マクロボタン105、メニュー移動上ボタン106、メニュー移動下ボタン107、メニュー移動右ボタン108、及びメニュー移動左ボタン109が押されたときのDAコンバータ140の出力電圧は、それぞれ、29×VLSB、28×VLSB、27×VLSB、26×VLSB、25×VLSB、24×VLSB、23×VLSB、22×VLSB、2×VLSB、VLSBとなる。すなわち、それぞれが単独で押された場合に出力される電圧は、検出する優先度に比例している。なお、同時に複数のスイッチ(ボタン)が押された場合には、それぞれが単独で押された場合に出力される電圧の加算になる。例えば、電源OFFボタン100とシャッタースイッチ(SW1)101が同時に押された場合には、DAコンバータ140の出力電圧は、(29×VLSB)+(28×VLSB)となる。
DAC140の出力信号(出力電圧)が信号線144を介してコンパレータ142の一方の入力に供給され、CPU128のDAポートの出力信号(出力電圧)が信号線148を介してコンパレータ142の他方の入力に供給される。また、コンパレータ142の出力が信号線146を介してCPU128の割り込みポートに供給される。また、CPU128のADポートには、DAC140の出力信号を供給するための信号線144が接続されている。
コンパレータ142は、信号線144の電圧値(複数のスイッチの状態に応じた出力電圧)と信号線148の電圧値(DAポートより供給される比較電圧)との比較を行う。その結果、信号線144の電圧値が信号線148の電圧値より高い場合には、信号線146の電位はハイレベルとなりCPU128に対して割り込みがかけられ、そうでない場合には信号線146の電位はロウレベルである。
なお、上述した第1の実施形態と同様に、デジタルカメラの動作モードに応じてCPU18に搭載されているDAコンバータの出力電圧を変更することによって、割り込みで検出すべきスイッチ(ボタン)を変更するようにしても良い。
以上、第2の実施形態によれば、上述した第1の実施形態と同様の効果が得られる。さらに、第2の実施形態では、スイッチ(ボタン)が複数押された場合にCPU128のADポートで読み出される電圧がそれぞれ単独でボタンが押された場合の電圧の加算になるので、第1の実施形態と比較して、どのスイッチ(ボタン)が押されているかを判別するための参照電圧値を記憶するために要するメモリの領域を削減することができる。
(第3の実施形態)
次に、第3の実施形態について説明する。以下に説明する第3の実施形態は、割り込みとして検出すべきスイッチ(ボタン)が固定されている場合のものである。
なお、本発明の第3の実施形態による電子機器を適用したデジタルカメラの全体的な構成は、図1に示した第1の実施形態におけるデジタルカメラの構成と同様であるので説明は省略する。
図6は、第3の実施形態において、複数の検出スイッチ(ボタン)100〜109の状態を認識できるようにするための構成を示す図である。この図6において、図2に示した構成要素と同一の構成要素には同一の符号を付し、重複する説明は省略する。
図6に示すように、定電圧源150を設けて、この定電圧源150とコンパレータを構成するトランジスタ132のベースとを接続して比較用の電圧を供給するようにした点が第1の実施形態において図2に示したものとは異なる。
例えば、割り込みとして検出すべきスイッチ(ボタン)が、電源OFFボタン100、シャッタースイッチ(SW1)101、及びシャッタースイッチ(SW2)102で固定されていたとする。このとき、3つのスイッチの中で優先度が一番低いスイッチであるシャッタースイッチ(SW2)だけが押された場合の信号線130の電圧をV102とすると、定電圧源150の電圧V150を、V150=V102の関係を満たす電圧にすることによって、電源OFFボタン100、シャッタースイッチ(SW1)101、及びシャッタースイッチ(SW2)のどれかが押されたときだけ、CPU128に割り込みがかかる。
図7は、第3の実施形態において、複数の検出スイッチ(ボタン)100〜109の状態を認識できるようにするための他の構成例を示す図である。この図7において、図2、図5に示した構成要素と同一の構成要素には同一の符号を付し、重複する説明は省略する。
図7に示すものは、図5に示した第2の実施形態に対応するものであり、第3の実施形態では、定電圧源152を設けて、この定電圧源152とコンパレータ142の他方の入力端とを接続して比較用の電圧を供給するようにした点が第2の実施形態とは異なる。
図7に示したように構成においても同様に、例えば、割り込みとして検出すべきボタンが電源OFFボタン100、シャッタースイッチ(SW1)101、及びシャッタースイッチ(SW2)102である場合には、定電圧源152の電圧V152をV152=V102の関係を満たす電圧にすることによって、電源OFFボタン100、シャッタースイッチ(SW1)101、及びシャッタースイッチ(SW2)のどれかが押されたときだけ、CPU128に割り込みがかかる。
以上、第3の実施形態によれば、複数のスイッチの状態に応じて一意に決まる電圧値が出力されるように構成された回路からの出力をCPU128の1つのADポートに供給するようにしたので、その電圧値を読み出すことにより当該電圧値に基づいて複数のスイッチの状態を認識することができる。また、DAコンバータを用いずに、定電圧源から出力される比較用電圧と複数のスイッチの状態に応じた出力電圧とを比較し、その結果をCPU128の割り込みポートに対して入力するようにしたので、スイッチの状態に応じてCPU128に対し割り込みをかけることができる。したがって、第3の実施形態によれば、CPU128のDAポートを用いずに、1つの割り込みポートと1つのADポートのみを用いて、割り込みで検出するべきスイッチと割り込みで検出しなくてもよいスイッチをわけて、複数のスイッチの状態を認識することができるので、上述した第1及び第2の実施形態と比較して、さらに使用するポート数を削減することができる。
なお、上述した説明では、本発明の実施形態による電子機器を適用したデジタルカメラを一例として説明したが、それに限定されるものではない。例えば、小型化などの要求等から入力ポート数や割り込みポート数が制限される携帯機器等にも本発明は好適である。
(本発明の他の実施形態)
上述した実施形態の機能を実現するべく各種のデバイスを動作させるように、該各種デバイスと接続された装置あるいはシステム内のコンピュータに対し、上記実施形態の機能を実現するためのソフトウェアのプログラムコードを供給し、そのシステムあるいは装置のコンピュータ(CPUあるいはMPU)に格納されたプログラムに従って上記各種デバイスを動作させることによって実施したものも、本発明の範疇に含まれる。
また、この場合、上記ソフトウェアのプログラムコード自体が上述した実施形態の機能を実現することになり、そのプログラムコード自体は本発明を構成する。また、そのプログラムコードをコンピュータに供給するための手段、例えばかかるプログラムコードを格納した記録媒体は本発明を構成する。かかるプログラムコードを記憶する記録媒体としては、例えばフレキシブルディスク、ハードディスク、光ディスク、光磁気ディスク、CD−ROM、磁気テープ、不揮発性のメモリカード、ROM等を用いることができる。
また、コンピュータが供給されたプログラムコードを実行することにより、上述の実施形態の機能が実現されるだけでなく、そのプログラムコードがコンピュータにおいて稼働しているOS(オペレーティングシステム)あるいは他のアプリケーションソフト等と共同して上述の実施形態の機能が実現される場合にもかかるプログラムコードは本発明の実施形態に含まれることは言うまでもない。
さらに、供給されたプログラムコードがコンピュータの機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに格納された後、そのプログラムコードの指示に基づいてその機能拡張ボードや機能拡張ユニットに備わるCPU等が実際の処理の一部または全部を行い、その処理によって上述した実施形態の機能が実現される場合にも本発明に含まれることは言うまでもない。
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
本発明の実施形態におけるデジタルカメラの構成例を示すブロック図である。 第1の実施形態にてスイッチの状態を認識するための構成を示す図である。 割り込みで検出すべきスイッチを変化させる動作の一例を示すフローチャートである。 割り込みで検出すべきスイッチを変化させる動作の一例を示すフローチャートである。 第2の実施形態にてスイッチの状態を認識するための構成を示す図である。 第3の実施形態にてスイッチの状態を認識するための構成を示す図である。 第3の実施形態にてスイッチの状態を認識するための他の構成を示す図である。 従来の技術を説明するための図である。
符号の説明
100〜109 スイッチ(ボタン)
110〜120 抵抗
122、132 トランジスタ
128 CPU
130、136、138、144、146、148 信号線
140 DAコンバータ
142 コンパレータ
150、152 定電圧源

Claims (2)

  1. 撮影モードと、再生モードとを有する電子機器であって、
    前記電子機器の電源をオフにすることを前記電子機器に指示するための第1の操作手段と、
    撮影を行うことを前記電子機器に指示するための第2の操作手段と、
    前記電子機器を制御するための制御手段と、
    前記電子機器の動作モードが前記撮影モードである場合に、前記第1の操作手段が操作された場合は、前記制御手段に対して割り込みをかけるための所定の信号を前記制御手段に供給し、前記電子機器の動作モードが前記再生モードである場合に、前記第1の操作手段が操作された場合は、前記所定の信号を前記制御手段に供給する供給手段とを有し、
    前記電子機器の動作モードが前記撮影モードである場合に、前記第2の操作手段が操作された場合、前記供給手段は、前記所定の信号を前記制御手段に供給し、
    前記電子機器の動作モードが前記再生モードである場合に、前記第2の操作手段が操作された場合、前記供給手段は、前記所定の信号を前記制御手段に供給しないようにし、
    前記電子機器の動作モードが前記撮影モードである場合、前記供給手段は、前記制御手段から供給される第2の基準電圧を用いて、前記所定の信号を前記制御手段に供給するか否かを判定し、
    前記電子機器の動作モードが前記再生モードである場合、前記供給手段は、前記制御手段から供給される第1の基準電圧を用いて、前記所定の信号を前記制御手段に供給するか否かを判定し、
    前記第1の操作手段が操作された場合に発生する第1の電圧は、前記第2の操作手段が操作された場合に発生する第2の電圧よりも高く、
    前記第1の基準電圧は、前記第1の電圧に対応する電圧であり、
    前記第2の基準電圧は、前記第2の電圧に対応する電圧であることを特徴とする電子機器。
  2. 前記第1の操作手段が操作された場合は、前記第1の電圧が前記制御手段に供給され、
    前記第2の操作手段が操作された場合は、前記第2の電圧が前記制御手段に供給され、
    前記第1の電圧が前記制御手段に供給された場合、前記制御手段は、前記第1の操作手段が操作されたか否かを前記第1の電圧を用いて判定し、
    前記第2の電圧が前記制御手段に供給された場合、前記制御手段は、前記第2の操作手段が操作されたか否かを前記第2の電圧を用いて判定することを特徴とする請求項に記載の電子機器。
JP2005134473A 2005-05-02 2005-05-02 電子機器 Expired - Fee Related JP4781006B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005134473A JP4781006B2 (ja) 2005-05-02 2005-05-02 電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005134473A JP4781006B2 (ja) 2005-05-02 2005-05-02 電子機器

Publications (3)

Publication Number Publication Date
JP2006311452A JP2006311452A (ja) 2006-11-09
JP2006311452A5 JP2006311452A5 (ja) 2008-06-19
JP4781006B2 true JP4781006B2 (ja) 2011-09-28

Family

ID=37477757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005134473A Expired - Fee Related JP4781006B2 (ja) 2005-05-02 2005-05-02 電子機器

Country Status (1)

Country Link
JP (1) JP4781006B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2578409B1 (en) * 2010-06-04 2017-02-15 Brother Kogyo Kabushiki Kaisha Portable printer

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU764219B2 (en) * 1998-05-22 2003-08-14 Qualcomm Incorporated Differentiating between input ranges in a passive keypad
JP2003023566A (ja) * 2001-07-09 2003-01-24 Nikon Corp 電子カメラ
JP2004072280A (ja) * 2002-08-02 2004-03-04 Fuji Photo Film Co Ltd デジタルカメラ

Also Published As

Publication number Publication date
JP2006311452A (ja) 2006-11-09

Similar Documents

Publication Publication Date Title
US7750968B2 (en) Image processing apparatus, image processing method, program, and storage medium
JP4785536B2 (ja) 撮像装置
US20050281550A1 (en) Image taking apparatus capable of optically and electrically changing magnification of taken images
US7697837B2 (en) Image pickup apparatus
JP4533017B2 (ja) 撮像装置
JP2009038750A (ja) 画像処理装置、画像処理方法および画像処理プログラム
JP2008234628A (ja) 携帯型電子機器
JP4781006B2 (ja) 電子機器
JP4810485B2 (ja) 画像処理装置、画像処理方法、及びコンピュータプログラム
JP4261815B2 (ja) 撮像装置
JP2006203689A (ja) 撮像装置及びその制御方法及びプログラム及び記憶媒体
JP4328697B2 (ja) 撮像装置及びその制御方法
JP2011130198A (ja) 撮像装置、その制御方法及びプログラム
JP2006042028A (ja) 画像処理装置、画像処理装置の制御方法、制御プログラム及び記憶媒体
JP4298534B2 (ja) 画像表示装置及び方法
JP2006039203A (ja) 撮像装置、及び制御方法
JP2002314872A (ja) 撮像装置及び方法
JP5371602B2 (ja) 撮像装置、撮像装置の駆動方法及びプログラム
JP4697927B2 (ja) 撮像装置
JP4920926B2 (ja) 画像処理装置及びその制御方法
JP2005208395A (ja) 撮像装置、その制御方法及びプログラム
JP2010272942A (ja) 撮像装置
JP2006319716A (ja) 携帯機器、デジタルカメラおよびデジタルカメラの制御方法
JP2003244490A (ja) 撮像装置、撮像方法、コンピュータ読み出し可能な記憶媒体及びコンピュータプログラム
JP2007043555A (ja) 画像処理装置、その制御方法、制御プログラム、及び記憶媒体

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080502

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080502

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110628

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110705

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140715

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140715

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees