JP4762204B2

JP4762204B2 - プログラム開発支援装置

Info

Publication number: JP4762204B2
Application number: JP2007175873A
Authority: JP
Inventors: 慎二藤原; 博松井
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2007-07-04
Filing date: 2007-07-04
Publication date: 2011-08-31
Anticipated expiration: 2027-07-04
Also published as: JP2009015557A

Description

本発明は、制御仕様を基に作成された制御ブロック図からソースコードを自動生成する、電子制御装置に組み込まれるプログラムの開発支援装置に関する。

制御ブロック図から自動生成されたソースコードを検査する方法として、従来は、生成されたソースコードを一旦情報処理装置などで実行可能な実行モジュール（ダイナミックライブラリ等）に変換し、それを情報処理装置内に取り込み、入力情報を与え、演算結果を期待値と照合することを行っていた。

また、ある特定の構成で記述された入力ポートブロックを、所定のメモリ領域に設定された値を取得する変数読み出しブロックに変更することでシミュレーションを行い、検査をするものもある（例えば、特許文献１参照）。

特開２００５−３５２６７０号公報

しかしながら、従来技術には次のような課題がある。
前者の従来方法では、実行モジュール（以下、ロードモジュールと称す）を作成するコンパイラの違いや、実際に演算を行うプロセッサの違いで、精度のよいプログラムの検査を行うことが困難であった。

また、後者の特許文献１における方法では、制御ブロック図を検査するために制御ブロック図を加工しなければならず、正規の制御ブロック図との動作を再検証するなどの問題がある。

また、検査対象関数の中に関数が存在する場合、その関数をスタブ化し、以降の検査データを作成するとしている。従って、仕様変更に伴いスタブ化された関数の位置の変更、あるいは入出力情報の変更が伴う場合には、検査データを再度作成するなどの手間がかかる。

さらに、ロードモジュール作成後に電子制御装置に実装して検査する作業を行うことを省くことはできないため、電子制御装置に実装した状態で検査するデータを作成するなどの作業がある。従来通りもしくはそれに相当する検査が必要な場合は、制御ブロック図でプログラム開発するメリットの一部を著しく低下させるなどの問題があった。

本発明は上述のような課題を解決するためになされたもので、より精度のよいプログラムの検査を、より効率よく行うことのできるプログラム開発支援装置を得ることを目的とする。

本発明に係るプログラム開発支援装置は、制御仕様に記述された動作、機能を基にあらかじめ作成された制御ブロック図に基づいてソースコードを自動生成するソースコード生成手段と、ソースコード生成手段で自動生成されたソースコードをコンパイル、リンクすることによりソースコードのオブジェクトであるロードモジュールを生成するロードモジュール生成手段と、ロードモジュール生成手段で生成されたロードモジュールが実装され、制御仕様により記述された動作、機能を実行する電子制御装置と、制御仕様に記述された動作、機能を基にロードモジュール生成手段で生成されたロードモジュールの実行結果を評価するためにあらかじめ作成された機能検査データを電子制御装置に送信し、機能検査データに基づいてロードモジュールを実行させることで電子制御装置により算出された演算結果を応答として受信し、機能検査データに基づいてあらかじめ算出された期待値と演算結果とを照合することにより、ロードモジュールの検査を行うプログラム検査装置とを備えたプログラム開発支援装置において、ソースコード生成手段は、制御仕様に記述された動作、機能を実現するために、それぞれの機能毎あるいは動作周期毎に、要素分割され、それぞれが入力、演算、出力の順で記述された複数のタスクのそれぞれについて、タスクを入力、演算、出力からなる子プロセスに分割し、さらに、入力、演算、出力からなる各子プロセスをより詳細な要素に分割した階層化構造を有する複数の子プロセスに分割するとともに、分割された子プロセス内で実行される外部入力に関する信号処理および物理量変換処理を最下層にまとめ、最下層の処理結果を用いる子プロセスが処理結果を呼び出す構成とし、階層化構造を有する複数の子プロセスの実行順序を規定するようにあらかじめ作成された制御ブロック図に基づいて、複数の子プロセスのそれぞれが、他の子プロセスに影響されない独立したプログラムとして構成されるように複数の子プロセスに対応した個別のソースコードを自動生成し、電子制御装置は、ソースコード生成手段により自動生成された個別のソースコードに対応してロードモジュール生成手段により生成された個別のロードモジュールを実行することにより、プログラム検査装置から送信された機能検査データに対応する演算結果を算出し、演算結果をプログラム検査装置に返送するものである。

本発明によれば、要素分割され、それぞれの実行順序が規定された複数の子プロセスで制御ブロック図を構成し、複数の子プロセスがそれぞれ関数として基幹プログラムとは独立したプログラムとして構成されるようにソースコード、ロードモジュールを生成することにより、制御仕様に記述された動作、機能を実行するためのロードモジュールを電子制御装置に実装した状態で、プログラムの検査を実施できることから、より精度のよいプログラムの検査を、より効率よく行うことのできるプログラム開発支援装置を得ることができる。

以下、本発明のプログラム開発支援装置の好適な実施の形態につき図面を用いて説明する。

実施の形態１．
図１は、本発明の実施の形態１におけるプログラム開発支援装置の全体構成図である。
制御仕様１０１は、後述する電子制御装置１０５の制御仕様であり、電子制御装置１０５の動作、機能が記述されている。制御ブロック図１０２は、制御仕様１０１を基に作成された制御ブロック図であり、制御仕様１０１に記述されている動作、機能を実現するために、それぞれの機能毎あるいは動作周期毎に、より詳細な要素に分割された子プロセスとして記述されている。

また、各機能で共有する要素は、要素そのものを複写するのではない。以降に説明するソースコードの自動生成においては、共有する要素を各機能毎にそれぞれにコード生成するのではなく、その共有する要素をリンクするなどして、共有する要素を関数呼び出しとしてコード生成させるなど、プログラムの設計も同時に行われる。

ソースコード１０３は、ソースコード生成手段（図示せず）により自動生成されたソースコードであり、制御ブロック図１０２に記述されている処理がオブジェクト指向言語で記述されている。ロードモジュール１０４は、ソースコード１０３をコンパイル、リンクすることにとってロードモジュール生成手段（図示せず）により生成され、電子制御装置１０５内のマイクロコンピュータに実装される。この結果、制御仕様１０１で記述された動作、機能が、電子制御装置１０５によって実施される。

プログラム検査装置１０６は、制御仕様１０１を基に作成された機能検査データに相当するテストシナリオ１０７を、電子制御装置１０５との間で通信やメモリの共有手段などを用いて転送する。また、プログラム検査装置１０６は、電子制御装置１０５内で演算された結果を電子制御装置１０５との間で通信やメモリの共有手段などを用いて受信する。

さらに、プログラム検査装置１０６は、制御仕様１０１およびテストシナリオ１０７から求められる期待値１０８と、電子制御装置１０５との間で通信やメモリの共有手段を用いて得られた電子制御装置１０５内での演算結果とを照合し、照合結果を外部へ知らせる。この照合結果により、電子制御装置１０５内に実装されたロードモジュールの検査を行うことができる

次に、図１の構成を有するプログラム開発支援装置の動作について説明する。図２は、本発明の実施の形態１において、制御仕様１０１を基に作成された制御ブロック図１０２の構成を示す図である。制御ブロック図１０２は、制御仕様１０１に記述された動作、機能を実現するために詳細設計され、複数の要素に分割される。図２では、まず、制御動作の動作周期で要素分割している場合を例示している。

要素分割されたタスク１（２０１）、タスク２（２０２）、タスク３（２０３）は、それぞれ異なる動作周期で演算される。それぞれのタスク内には、同じ動作周期または動作周期の倍数で動作する機能をそれぞれのタスクでまとめることにしている。ここでは、まず、動作周期でグループ化することとしたが、機能毎にグループ化しても問題はない。

図３は、本発明の実施の形態１において要素分割されたタスク１（２０１）内に記述された処理内容を示す図である。タスク１（２０１）内では、同じ動作周期または動作周期の倍数で動作する機能の演算が記述される。入力３０１、演算３０２、出力３０３の各処理は、入力、演算、出力の順で演算されるように矢印で接続されて記述されている。矢印を用いず、実行順序をそれぞれの子プロセス内に記述し、演算順序を決定しても、特に問題はない。

図４は、本発明の実施の形態１において要素分割されたタスク内の入力３０１について記述された処理内容を示す図である。入力３０１は、３つの処理（４０１〜４０３）を行う子プロセスを有している。

アナログ処理４０１は、アナログ信号入力に関する処理をまとめた子プロセスである。デジタル処理４０２は、ディジタル信号入力に関する処理をまとめた子プロセスである。さらに、通信処理４０３は、通信に関する処理をまとめた子プロセスである。各子プロセスで処理された信号は、バス４０４や外部から参照可能なメモリに格納するなどして、外部で使用できるように、統一されたインターフェース仕様として記述されている。

図５は、本発明の実施の形態１におけるアナログ信号入力に関する処理をまとめた子プロセスの内部に記述された処理内容を示す図である。より具体的には、電流センサ電圧と水温センサ電圧のそれぞれの信号処理について記述された場合を例示している。電流センサ電圧５０１と、時定数τ１（５０２）は、フィルタ処理５０３に接続され、電流センサ電圧５０１のノイズ除去を実施する。フィルタ処理された信号は、その後、ゲインＫ１（５０４）で物理量に換算される。

電流センサ電圧５０１が既に物理量換算されている場合には、ゲインＫ１（５０４）の処理は、不要である。物理量換算された信号は、テーブル補間演算５０５を介して電流値５０６として出力、あるいは外部参照可能なメモリに格納される。

同様に、水温センサ電圧５１１と、時定数τ２（５１２）は、フィルタ処理５１３に接続され、水温センサ電圧５１１のノイズ除去を実施する。フィルタ処理された信号は、その後、ゲインＫ２（５１４）で物理量に換算される。

水温センサ電圧５１１が既に物理量換算されている場合には、ゲインＫ２（５１４）の処理は、不要である。物理量換算された信号は、テーブル補間演算５１５を介して水温５１６として出力、あるいは外部参照可能なメモリに格納される。

ここで、この子プロセスを動的に検査する場合の問題としては、次のことが考えられる。フィルタ処理５０３、５１３の動作が確認されていない場合において、この処理で外部参照可能な電流値５０６および水温５１６が期待値通りでなかったとき、センサ電圧（５０１、５１１）の取り込み、時定数（５０２、５１２）の読み込み、テーブル補間演算（５０５、５１５）がおかしいのか、フィルタ演算処理（５０３、５１３）がおかしいのかを特定することが困難である。

言い換えれば、フィルタ処理などの動作が確認されていなければ、この子プロセスの検査は、実施できないことになる。すなわち、プログラムの構成を理解して順序よく検査したとしても、不具合箇所が改修されなければ、不具合を含む処理と関連する子プロセスおよび演算の検査が行えないことになる。

このような問題が発生することを考慮し、本発明では、各子プロセスが同じ階層に単一もしくは複数の子プロセス以外の演算が存在しないように階層化構造をなして記述されている。図６は、本発明の実施の形態１において、先の図５に記述した処理内容を、各子プロセスが同じ階層で単一または複数の子プロセス以外の演算が存在しないように記述した例を示した図である。

電流値６０４を出力するための処理は、電流センサ電圧検出処理６０１、フィルタ処理６０２、および物理量変換処理６０３で記述される。また、水温６１４を出力するための処理は、水温センサ電圧検出処理６１１、フィルタ処理６１２、および物理量変換処理６１３で記述される。このように記述することで、それぞれの子プロセスが、その他の子プロセスに影響されない構成とし、同じ階層に複数の子プロセス以外の演算が存在しないようにしている。

図７は、本発明の実施の形態１における電流センサ電圧検出処理６０１の処理内容を示した図であり、電流センサ電圧７０１、時定数τ１（７０２）、バス７０３で記述されている。ここで、電流センサ電圧７０１および時定数τ１（７０２）は、それぞれ先の図５に示した電流センサ電圧５０１および時定数τ１（５０２）に相当する。

そして、統一されたインターフェース仕様として、バス７０３で、信号をまとめて外部へ出力している。ここで、バス７０３で信号をまとめているのは、それぞれの子プロセスが関数としてソースコード生成されたときに、入出力データへのアクセス方法を統一するためである。

図８は、本発明の実施の形態１における物理量変換処理６０３の処理内容を示した図であり、ゲインＫ１（８０１）およびテーブル補間演算８０２で記述されている。ここで、ゲインＫ１（８０１）およびテーブル補間演算８０２は、それぞれ先の図５に示したゲインＫ１（５０４）およびテーブル補間演算５０５に相当する。そして、テーブル補間演算８０２で、演算結果を外部に出力している。

図９は、本発明の実施の形態１において、各子プロセスが同じ階層で単一または複数の子プロセス以外の演算が存在しないように階層化構造を構成するように記述した場合のプロセスのツリーを示す図である。

ここで、タスク１（９０１）は、先の図２におけるタスク１（２０１）に相当する。入力９１１は、先の図３における入力３０１に相当する。アナログ処理９２１は、先の図４におけるアナログ処理４０１に相当する。電流センサ電圧検出処理９３１は、先の図６における電流センサ電圧検出処理６０１に相当する。

電流センサ電圧９４１は、先の図７における電流センサ電圧７０１に相当する。時定数τ１（９４２）は、先の図７における時定数τ１（７０２）に相当する。フィルタ処理９３２は、先の図５におけるフィルタ処理５０３に相当する。物理量変換処理９３３は、先の図６における物理量変換処理６０３に相当する。ゲインＫ１（９４３）は、先の図８におけるゲインＫ１（８０１）に相当する。

さらに、テーブル補間演算９４３は、先の図８におけるテーブル補間演算８０２に相当する。この図９を見てもわかる通り、最下層に外部入力に関する信号処理（符号９４１、９４２に相当）および物理量変換処理（符号９４３、９４４に相当）があり、上層の電流センサ電圧検出９３１および物理量変換９３３に相当するそれぞれの子プロセスは、下層のこれらの処理を呼び出すのみの構成となっている。この結果、同一階層においては、それぞれの子プロセスがその他の子プロセスに影響されない構成とし、同じ階層に複数の子プロセス以外の演算が存在しないようにしている。結果として、階層化構造をなす複数の子プロセスは、それぞれが関数として基幹プログラムとは独立したプログラムとして構成されることとなる。

次に、ロードモジュールとして電子制御装置１０５に実装されているプログラムの検査について説明する。図１０は、本発明の実施の形態１における先の図８に示した物理量変換処理から生成されたソースコードをフローチャートで表現した図である。ステップＳ１００１は、関数の先頭を表している。

次に、ステップＳ１００２は、入力情報にゲインＫ１を乗算し、テーブル補間演算で必要なＸ軸、Ｙ軸情報を作成している。次に、ステップＳ１００３は、テーブル補間演算関数の呼び出しを行い、先のステップＳ１００２で作成されたＸ軸、Ｙ軸情報に基づいて演算結果を出力する。

次に、ステップＳ１００４は、先のステップＳ１００３におけるテーブル補間演算結果を、本関数の演算結果格納用変数に代入している。次に、ステップＳ１００５は、本関数の終了を意味し、本関数が呼び出された処理へ戻る動作を実施する。

前述したように、各子プロセスが同じ階層で子プロセス以外の演算が存在しないような記述とするようにブロック図を記述しているので、動作確認できていない子プロセスが関数内に存在することはない。

従来の静的なソースコードの検査では、動作確認できていない関数をスタブ関数として置き換えることで、以降の処理について、スタブ関数化された関数の演算結果を作成し、検査を行うことをしていた。また、従来の動的なプログラムの検査においては、動作確認できていない関数以降の処理を検査できないことから、充分な検査が行えなかった。これに対して、本実施の形態１の検査方法を用いることで、機能を構成する要素が部品化でき、上流の処理に影響されない個々の検査が可能になる。

また、入力情報や出力情報をバスなどでまとめるなどして統一されたインターフェース仕様として子プロセスを記述しておけば、生成されたソースコードにおいても、それらを統一した方法でアクセスすることができるようになる。この結果、電子制御装置とプログラム検査装置とのデータ共有において、それぞれの子プロセスに対してそれぞれのインターフェースを作る必要がなくなり、検査データ作成効率が向上する。

図１１は、本発明の実施の形態１におけるプログラム検査装置を用いた検査方法の説明図である。電子制御装置上で動作するロードモジュールは、起動１１０１により起動され、タスクスケジューラ１１０２が実行される。タスク１〜タスク３（１１０３〜１１０５）は、先の図２に示したタスク１〜タスク３（２０１〜２０３）に相当し、タスクスケジューラ１１０２に従って、それぞれのタスク処理が行われる。

検査データ１１０６は、プログラム検査装置からデータの受け渡しをするインターフェースであり、検査対象子プロセスのメモリアドレスと入力情報に設定する機能検査データを含んでいる。また、メモリ１１０７は、検査対象子プロセスの演算結果を格納するメモリである。

次に、この図１１の動作について説明する。電子制御装置に電源が投入されるなどすると、電子制御装置に実装されているロードモジュールが起動される。起動後、図示していないイニシャル処理などを実行して、タスクスケジューラ１１０２へ実行権が受け渡される。タスクスケジューラ１１０２は、各タスク（１１０３〜１１０５）を所定の時間にスケジューリングし、それぞれの処理を実行させる。

図示していないプログラム検査用の処理が実行され、所定の子プロセスの入力情報に検査データ１０６を設定し、所定の子プロセスを実行させる。所定の子プロセスが実行された後、演算結果を所定のメモリ１１０７に格納する。図示していないプログラム検査用の処理には、市販のデバッガやマイコンシミュレータ、タスクスケジューラ１１０２に組み込まれたもの等、様々な方法があるため、ここでは特に図示していない。

このように、プログラム検査用の処理を繰り返し実行し、制御仕様を満足する実際のロードモジュールを電子制御装置に実装した状態で、プログラムの検査が実施できる。このとき、検査データに検査データのステップ情報を含ませておき、演算結果に検査データのステップ情報を含ませておくことができる。

また、プログラム検査用の処理を実行してから演算結果が格納される時間を計測して、検査対象子プロセスの処理時間を求めるなどを行うこともできる。また、検査対象子プロセス内部で条件不成立によるタイムアウトを検知することにより、連続して検査できるよう考慮する。

図１２は、本発明の実施の形態１における演算結果と期待値との照合に関する説明図である。演算結果１２０１は、先の図１１におけるメモリ１１０７に記憶された、検査対象子プロセスの演算結果である。また、期待値１２０２は、先の図１に示した期待値１０８に相当し、先の図１、図１１で説明したように、検査データからあらかじめ机上計算により求められたものである。

照合は、同じ検査データから得られた演算結果と期待値とを比較し、明示的に表示される。さらに、この照合は、誤差範囲を設定できるようにすることにより、不一致の誤差レベルを把握することができる。

以上のように、実施の形態１によれば、要素分割され、それぞれの実行順序が規定された複数の子プロセスで制御ブロック図を構成し、複数の子プロセスがそれぞれ関数として基幹プログラムとは独立したプログラムとして構成されるようにソースコード、ロードモジュールを生成している。

この結果、制御仕様を満足する実際のロードモジュールを電子制御装置に実装した状態で、プログラムの検査が実施できるようになる。このような検査を行えることにより、プログラム検査用にソースコードを修正する必要がなく、より信頼性の高いプログラム検査ができる。さらに、電子制御装置にロードモジュールを実装した状態で検査できるため、より効率のよいプログラム検査ができる。

さらに、制御ブロック図の構成が、上流の制御に影響されない構成となっているため、上流からの積み上げによる検査ではなく、個々の機能、要素でプログラム検査が可能である。これにより、部分的な検査を行うことができるとともに、検査工数の見積もり等の把握も容易となる。

本発明の実施の形態１におけるプログラム開発支援装置の全体構成図である。本発明の実施の形態１において、制御仕様を基に作成された制御ブロック図の構成を示す図である。本発明の実施の形態１において要素分割されたタスク内に記述された処理内容を示す図である。本発明の実施の形態１において要素分割されたタスク内の入力について記述された処理内容を示す図である。本発明の実施の形態１におけるアナログ信号入力に関する処理をまとめた子プロセスの内部に記述された処理内容を示す図である。本発明の実施の形態１において、先の図５に記述した処理内容を、各子プロセスが同じ階層で単一または複数の子プロセス以外の演算が存在しないように記述した例を示した図である。本発明の実施の形態１における電流センサ電圧検出処理の処理内容を示した図である。本発明の実施の形態１における物理量変換処理の処理内容を示した図である。本発明の実施の形態１において、各子プロセスが同じ階層で単一または複数の子プロセス以外の演算が存在しないように階層化構造を構成するように記述した場合のプロセスのツリーを示す図である。本発明の実施の形態１における先の図８に示した物理量変換処理から生成されたソースコードをフローチャートで表現した図である。本発明の実施の形態１におけるプログラム検査装置を用いた検査方法の説明図である。本発明の実施の形態１における演算結果と期待値との照合に関する説明図である。

符号の説明

１０１電子制御装置の制御仕様、１０２制御ブロック図、１０３ソースコード、１０４ロードモジュール、１０５電子制御装置、１０６プログラムの検査装置、１０７テストシナリオ（機能検査データ）、１０８期待値、１０９照合、２０１タスク１、２０２タスク２、２０３タスク３、３０１入力、３０２演算、３０３出力、４０１アナログ処理、４０２ディジタル処理、４０３通信処理、４０４バス、５０１電流センサ電圧、５０２時定数τ１、５０３フィルタ処理、５０４ゲインＫ１、５０５テーブル補間演算、５０６電流値、５１１水温センサ電圧、５１２時定数τ２、５１３フィルタ処理、５１４ゲインＫ２、５１５テーブル補間演算、５１６水温、６０１電流センサ電圧検出処理、６０２フィルタ処理、６０３物理量変換処理、６０４電流値、６１１水温センサ電圧検出処理、６１２フィルタ処理、６１３物理量変換処理、６１４水温、７０１電流センサ電圧、７０２時定数τ１、７０３バス、８０１ゲインＫ１、８０２テーブル補間演算、９０１タスク１、９１１入力、９２１アナログ処理、９３１電流センサ電圧検出処理、９３２フィルタ処理、９３３物理量変換処理、９４１電流センサ電圧、９４２時定数τ１、９４３ゲインＫ１、９４４テーブル補間演算、１１０２タスクスケジューラ、１１０３タスク１、１１０４タスク２、１１０５タスク３、１１０６検査データ、１１０７メモリ、１２０１演算結果、１２０２期待値。

Claims

制御仕様に記述された動作、機能を基にあらかじめ作成された制御ブロック図に基づいてソースコードを自動生成するソースコード生成手段と、
前記ソースコード生成手段で自動生成された前記ソースコードをコンパイル、リンクすることにより前記ソースコードのオブジェクトであるロードモジュールを生成するロードモジュール生成手段と、
前記ロードモジュール生成手段で生成された前記ロードモジュールが実装され、前記制御仕様により記述された動作、機能を実行する電子制御装置と、
前記制御仕様に記述された動作、機能を基に前記ロードモジュール生成手段で生成された前記ロードモジュールの実行結果を評価するためにあらかじめ作成された機能検査データを前記電子制御装置に送信し、前記機能検査データに基づいて前記ロードモジュールを実行させることで前記電子制御装置により算出された演算結果を応答として受信し、前記機能検査データに基づいてあらかじめ算出された期待値と前記演算結果とを照合することにより、前記ロードモジュールの検査を行うプログラム検査装置と
を備えたプログラム開発支援装置において、
前記ソースコード生成手段は、前記制御仕様に記述された動作、機能を実現するために、それぞれの機能毎あるいは動作周期毎に、要素分割され、それぞれが入力、演算、出力の順で記述された複数のタスクのそれぞれについて、タスクを入力、演算、出力からなる子プロセスに分割し、さらに、入力、演算、出力からなる各子プロセスをより詳細な要素に分割した階層化構造を有する複数の子プロセスに分割するとともに、分割された子プロセス内で実行される外部入力に関する信号処理および物理量変換処理を最下層にまとめ、前記最下層の処理結果を用いる子プロセスが前記処理結果を呼び出す構成とし、前記階層化構造を有する前記複数の子プロセスの実行順序を規定するようにあらかじめ作成された前記制御ブロック図に基づいて、前記複数の子プロセスのそれぞれが、他の子プロセスに影響されない独立したプログラムとして構成されるように前記複数の子プロセスに対応した個別のソースコードを自動生成し、
前記電子制御装置は、前記ソースコード生成手段により自動生成された前記個別のソースコードに対応して前記ロードモジュール生成手段により生成された個別のロードモジュールを実行することにより、前記プログラム検査装置から送信された前記機能検査データに対応する演算結果を算出し、前記演算結果を前記プログラム検査装置に返送する
ことを特徴とするプログラム開発支援装置。
請求項１に記載のプログラム開発支援装置において、
各子プロセスで処理された信号は、外部で使用できるように、統一されたインターフェース仕様で記述されていることを特徴とするプログラム開発支援装置。