JP4751321B2 - 音量制御回路、半導体集積回路および音源機器 - Google Patents

音量制御回路、半導体集積回路および音源機器 Download PDF

Info

Publication number
JP4751321B2
JP4751321B2 JP2006512071A JP2006512071A JP4751321B2 JP 4751321 B2 JP4751321 B2 JP 4751321B2 JP 2006512071 A JP2006512071 A JP 2006512071A JP 2006512071 A JP2006512071 A JP 2006512071A JP 4751321 B2 JP4751321 B2 JP 4751321B2
Authority
JP
Japan
Prior art keywords
signal
volume
control circuit
circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006512071A
Other languages
English (en)
Other versions
JPWO2005099304A1 (ja
Inventor
直樹 栗原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2006512071A priority Critical patent/JP4751321B2/ja
Publication of JPWO2005099304A1 publication Critical patent/JPWO2005099304A1/ja
Application granted granted Critical
Publication of JP4751321B2 publication Critical patent/JP4751321B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04RLOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R29/00Monitoring arrangements; Testing arrangements
    • H04R29/001Monitoring arrangements; Testing arrangements for loudspeakers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/002Control of digital or coded signals

Landscapes

  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Otolaryngology (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

本発明は音量制御技術に関し、特に入力信号である処理対象信号の音量を低減させて出力する音量制御回路、半導体集積回路および音源機器に関する。
携帯型の電話機を中心とする無線モバイル機器では、通話その他の音質が製品の訴求力に影響する。こうした機器では、音源、コーデック、DTMF(Dual Tone Multi Frequency)の3系統の回路からスピーカ、イヤホン、ヘッドホンなどに音声が出力される。音質はこれらの系統についてそれぞれ評価されるべきであるが、これらに共通する性質として、音量の急激な変化が主観品質を損なうことは日常的に経験するところである。特許文献1は、増幅器のゲインがアナログスイッチのオンオフで急激に変化することを音質低下の原因とし、この現象を回避するゲイン調整手段を設けた自動音量調整装置を開示する。
特開平8−139539号公報
特許文献1では、受信した音声信号のレベルが標準値以下になるとゲインを徐々に増加させる構成としたので、聴感上違和感なく音量の調整ができる。しかし、そうした定常的な音量の調整だけでなく、音を完全に落としてしまうときにも、同様の課題は発生する。すなわち、スイッチオフと同時に音が途切れると、聴感上大きな不快感が残ることがある。
本発明はこうした状況に鑑みてなされたものであり、その目的は、音をオフする際に聴感上自然な効果を得る音量制御技術を提供することにある。
本発明の音量制御回路は、出力停止命令が出された後、処理対象信号の音量を低減して出力信号を生成するボリューム回路と、ボリューム回路において前記処理対象信号の音量を低減させる際、一回の低減処理における低減量を設定する設定回路と、ボリューム回路において処理対象信号の音量を低減させる間、低減処理の回数を逓増せしめる制御回路とを含む。この構成によれば、低減処理の回数が徐々に増えるため、音量の低減量が少しずつ増え、聴感上自然なミュート効果が得られる。
前記の制御回路はタイマを備えてもよく、その場合、タイマによって計測された所定の時間間隔で低減処理の回数を逓増させてもよい。さらに、タイマによって所定の終了時間になったとき、音量をゼロにする強制オフ回路を設けてもよい。
前記のボリューム回路は、所定の取込サンプリング周波数で処理対象信号を取り込むとともに、その取込サンプリング周波数の周期よりも短時間で制御回路にて増加された回数だけ低減処理を実行し、出力信号を生成してもよい。この構成によれば、サンプリングタイミングごとに処理対象信号が取り込まれ、その処理対象信号に低減処理がなされるため、音飛びもなく、かつ音量を滑らかに下げることができる。
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置、システム、記録媒体、コンピュータプログラムなどの間で変換したものもまた、本発明の態様として有効である。
本発明の音量制御回路によると、聴感上音量を自然に低減することができる。
実施の形態に係る音源機器の構成を示す図である。 実施の形態に係る音量制御回路の構成を示す図である。 音量制御回路の動作を示すフローチャートである。
符号の説明
14…第1マルチプレクサ、 16…乗算器、 18…第2マルチプレクサ、 20…第1フリップフロップ、 22…第3マルチプレクサ、 24…第2フリップフロップ、 26…マスク回路、 28…減衰係数設定レジスタ、 30…入力取込信号生成回路、 32…乗算回数テンポラリカウンタ、 34…タイマ設定レジスタ、 36…タイマ、 38…乗算回数マスタカウンタ、 40…ボリューム回路、 50…設定回路、 60…制御回路、 100…音量制御回路、 200…出力停止命令発生回路、 1000…音源機器。
図1は実施の形態に係る音量制御回路100を含む音源機器1000の全体構成を示す。この音源機器1000は、音声信号の音量を制御する音量制御回路100と、音声の出力停止命令を発生する出力停止命令発生回路200とを含む。音量制御回路100は、音声信号を出力する信号発生回路12と、出力停止命令が出された後、処理対象信号の音量を低減して出力信号を生成するボリューム回路40と、ボリューム回路40において処理対象信号の音量を低減させる際、一回の低減処理における低減量を設定する設定回路50と、ボリューム回路40において処理対象信号の音量を低減させる間、前記低減処理の回数を逓増せしめる制御回路60とを含む。
図2は実施の形態に係る音量制御回路100の構成を示す。ボリューム回路40は、主に乗算器16とその前後に置かれた第1マルチプレクサ14、第2マルチプレクサ18、第1フリップフロップ20、および入力取込信号生成回路30を含む。設定回路50は主に減衰係数設定レジスタ28を含む。制御回路60は主に乗算回数マスタカウンタ38と乗算回数テンポラリカウンタ32を含む。ただし、いずれの回路もさらにそれらの周辺回路を含むものと考えてもよく、例えば制御回路60はタイマ設定レジスタ34とタイマ36を含んでもよい。
信号発生回路12は、音声信号を出力する任意の回路で、例えば音源回路、コーデック、DTMF回路などである。信号発生回路12の出力信号が処理対象信号inである。第1マルチプレクサ14は選択信号入力端子sに入力する取込タイミング信号Lに従い、第1入力端子0または第2入力端子1のいずかに入力する信号を選択して出力する。第1入力端子0には後述の第1フリップフロップ20の出力信号が与えられ、第2入力端子1には処理対象信号inが与えられている。
乗算器16は第1マルチプレクサ14の出力信号aである処理対象信号inと減衰係数設定レジスタ28の出力信号bとの乗算を行い、乗算結果の信号cを出力する(以下これら3つの値をそれぞれa、b、cと略記することもある)。第2マルチプレクサ18は選択信号入力端子sに入力するカウントオーバー信号coに従い、第1入力端子0または第2入力端子1のいずかに入力する信号を選択して出力する。第1入力端子0には第1フリップフロップ20の出力信号が与えられ、第2入力端子1にはcが与えられている。第2マルチプレクサ18の出力信号は第1フリップフロップ20の入力端子Dに与えられ、第1フリップフロップ20のクロック入力端子にはこの系でいちばん速いクロックであるオーバーサンプリングクロックOSCKが与えられている。
第3マルチプレクサ22は選択信号入力端子sに入力する停止命令STOPに従い、第1入力端子0または第2入力端子1のいずかに入力する信号を選択して出力する。停止命令STOPは、入力する音を停止するための命令STOPである。第1入力端子0には処理対象信号inが与えられ、第2入力端子1には第1フリップフロップ20の出力信号が与えられている。第3マルチプレクサ22の出力信号は第2フリップフロップ24の入力端子Dへ入力される。第3マルチプレクサ22は選択信号入力端子sに入力される停止命令STOPがアクティブになると、第2入力端子1の入力信号を出力する。したがって、停止命令STOPが第3マルチプレクサ22に入力されない間は、信号発生回路12の出力信号、すなわち処理対象信号inがそのまま第2フリップフロップ24へ出力される。停止命令STOPはレベル信号である。第2フリップフロップ24のクロック入力端子には音声処理系のサンプリングクロックSCKが与えられ、第2フリップフロップ24の出力信号はアンドゲートであるマスク回路26の一方の入力端子へ与えられる。なお、停止命令STOPは、ユーザが音量制御回路100の登載される機器の電源をオフしたり、音量をオフするなどの動作に起因して発生するものとするが、その発生原因や発生回路はここでは問わない。
減衰係数設定レジスタ28は音量を低減するとき、1回の低減処理で低減すべき量(以下「減衰係数」という)bを保持する。減衰係数設定レジスタ28はソフトウエアから設定可能である。たとえば減衰係数bとして0.8が設定されると、この数値は乗算器16において第1マルチプレクサ14から出力される処理対象信号inに掛けられ、1回の低減処理で音量が0.8倍になる。減衰係数設定レジスタ28の減衰係数bの値はソフトウエアから再設定されるまで変化しない。
入力取込信号生成回路30は処理対象信号inを取り込む取込タイミング信号Lを生成する。この取込タイミング信号Lは後述のごとくサンプリングクロックSCKの位相を少し遅らせたクロックエッジに同期する。この取込タイミング信号Lは、第1マルチプレクサ14および乗算回数テンポラリカウンタ32へ与えられる。第1マルチプレクサ14は、取込タイミング信号Lがアサートされるとき、第2入力端子1の入力信号を選択し、処理対象信号inが乗算器16へ投入される。それ以外のタイミングでは、第1マルチプレクサ14は第1入力端子0の入力信号を選択し、すでに取り込まれた処理対象信号inが繰り返し乗算器16へ投入される。このような動作により複数回の乗算による複数回の低減処理が実現する。
乗算回数テンポラリカウンタ32は、取込タイミング信号Lがアサートされたとき、乗算回数マスタカウンタ38の出力信号をロードする。乗算回数テンポラリカウンタ32はダウンカウンタで、オーバーサンプリングクロックOSCKの上昇エッジが入るたび、内部の値をデクリメントし、値がゼロになった後から、つぎのカウント動作を開始するまでの間、カウントオーバー信号coをアクティブでアサートする。このカウントオーバー信号coは第2マルチプレクサ18の選択信号入力端子sに入力される。第2マルチプレクサ18はカウントオーバー信号coがアクティブの間、第1入力端子0に入力される信号を選択し、その結果、第1フリップフロップ20と第2マルチプレクサ18で信号がループし、音量の低減処理がスキップされ、音量が一定になる。
乗算回数マスタカウンタ38は、取り込まれた処理対象信号inに対して、何回低減処理を繰り返すかを設定する。乗算回数マスタカウンタ38はアップカウンタであり、タイマ36で所定時間が経過するたびに内部の値がインクリメントされる。その所定時間はソフトウエアからタイマ設定レジスタ34へ設定され、タイマ設定レジスタ34の出力信号によってタイマ36が制御される。
乗算回数マスタカウンタ38には停止命令STOPも入力される。この停止命令STOPがインアクティブの間、すなわち通常動作の間、乗算回数マスタカウンタ38は固定状態にある。このとき、本実施の形態では乗算回数マスタカウンタ38の内部の値が「1」で固定されているものとする。停止命令STOPがアクティブになると乗算回数マスタカウンタ38はタイマ36で所定時間経過ごとにカウントアップ動作をし、そのときどきの乗算回数マスタカウンタ38の値が取込タイミング信号Lで乗算回数テンポラリカウンタ32へロードされる。ここで、取込タイミング信号Lの周期に比べ、タイマ36の出力信号の周期は十分に長いものとする。そのため、乗算回数テンポラリカウンタ32へロードされる値は、取込タイミング信号Lがアサートされるタイミングを基準にすると、「1」「1」・・「1」「2」「2」・・・「2」・・・というように、所定期間は「1」、つづいて所定期間は「2」というように、逓増していく。
一方、乗算回数テンポラリカウンタ32自体はオーバーサンプリングクロックOSCKでカウントダウンするため、乗算回数テンポラリカウンタ32のカウントオーバー信号coは、オーバーサンプリングクロックOSCKを基準にすると、
1→0→0→0→・・・→0
となり、取込タイミング信号Lによってふたたび「1」がロードされると、再度、
1→0→0→0→・・・→0
の変化を繰り返す。そのうち、タイマ36が所定時間を計時すると乗算回数マスタカウンタ38の値がインクリメントされ、「2」が乗算回数テンポラリカウンタ32へロードされる。その結果、乗算回数テンポラリカウンタ32のカウントオーバー信号coは、
2→1→0→0→・・・→0
を繰り返す。「2」「1」「0」と減る間、後述のごとく処理対象信号inは3回乗算器16を通過し、音量はもとのb倍となる。
乗算回数マスタカウンタ38はさらに、内部の値が所定値、たとえば「6」になったとき、十分に音量が絞られたものとし、以降、音量をゼロにするためのマスク信号をローで出力する。この信号はマスク回路26へ入力される。マスク回路26は音量をゼロにする強制オフ回路である。
以上の構成による動作の概略を説明する。処理に先立ち、減衰係数設定レジスタ28とタイマ設定レジスタ34には必要な数値が設定されているとする。停止命令STOPがインアクティブである通常動作中は、第3マルチプレクサ22において信号発生回路12からの処理対象信号inが選択され、これが第2フリップフロップ24において音声処理系の基本クロックであるサンプリングクロックSCKでサンプリングされ、マスク回路26を経て出力信号outとして出力される。この間も処理対象信号inは取込タイミング信号Lがアサートされるたびに第1マルチプレクサ14から乗算器16へ入力され、乗算処理は継続して進行している。
一方、停止命令STOPがアクティブになると、まず第3マルチプレクサ22が切り替わり、第1フリップフロップ20の出力信号が第2フリップフロップ24へ伝えられる。取り込まれた処理対象信号inには乗算器16で減数係数bが掛けられ、乗算結果c(=ab)が第2マルチプレクサ18から第1フリップフロップ20へ出力される。乗算回数テンポラリカウンタ32の初期値は乗算回数マスタカウンタ38の初期値「1」と同じであるため、乗算器16の出力信号は1回だけ第2マルチプレクサ18から第1フリップフロップ20へ出力される。その後第2マルチプレクサ18と第1フリップフロップ20の系がループし、出力信号はc(=ab)のまま固定される。したがって、このあと何回オーバーサンプリングOSCKのエッジが到来しても、出力信号として音量がb倍の音が出力される。
この出力のあと、取込タイミング信号Lによってつぎの処理対象信号inが第1マルチプレクサ14を介して乗算器16へ取り込まれる。取込タイミング信号LはサンプリングクロックSCKと同じ周波数のため、処理対象信号inは音飛びなく取り込まれる。これと同時に乗算回数テンポラリカウンタ32には乗算回数マスタカウンタ38から再度「1」がロードされるため、再び出力信号としてc(=ab)が得られる。
同様の動作が続き、タイマ36が所定時間を計時すると、乗算回数マスタカウンタ38から乗算回数テンポラリカウンタ32へ「2」がロードされる。これにより、第2マルチプレクサ18は第2入力端子1のパスを2回選択するため、処理対象信号inは第1マルチプレクサ14、乗算器16、第2マルチプレクサ18、第1フリップフロップ20を順次通過した後、再び第1マルチプレクサ14、乗算器16、第2マルチプレクサ18、第1フリップフロップ20と通過する。以降、第2マルチプレクサ18は第1入力端子0を選択し、第2マルチプレクサ18と第1フリップフロップ20でループが形成されるため、出力信号は乗算結果c=abで固定される。この動作はつぎにタイマ36が所定時間を計時するまでつづく。したがって、処理対象信号inは各サンプリングクロックSCKのタイミングで音量がb倍の出力信号となり出力される。
以上の動作から、サンプリングクロックSCKのタイミングで出力信号を並べると、以下の系列となる。
ab→ab→・・→ab→ab→ab→・・→ab→ab→ab→・・→ab→・・
この後、乗算回数マスタカウンタ38の値が例えば「6」になると乗算回数マスタカウンタ38からマスク信号がマスク回路26へ出力され、出力信号outが完全にカットオフされる。なお、以上の動作概要からわかるとおり、ある取込タイミング信号Lの入力からつぎの取込タイミング信号Lの入力までに乗算回数テンポラリカウンタ32でカウントダウン結果がゼロになる必要があるため、オーバーサンプリングクロックOSCKはサンプリングクロックSCKより十分に速い信号とすべきである。なお、これらのクロックおよびタイマ36の基本クロックは、厳密な設計をする場合には所定の同期関係と位相関係を持たせ、回路の切り換えや信号のラッチのタイミングにおいてクロックレーシングやハザードがでないよう配慮するものとする。
図3は以上の動作を示すタイミングチャートである。ここではオーバーサンプリングクロックOSCKの1周期をtとしている。取込タイミング信号LはサンプリングクロックSCKを少し遅らせたものである。同図ではすでに停止命令STOPがアクティブになり、タイマ36が1回所定時間を計時して乗算回数マスタカウンタ38の値が「2」になっている状態から開始している。
同図時刻T0において、取込タイミング信号Lが上昇すると、そのときの乗算回数マスタカウンタ38の値である「2」が乗算回数テンポラリカウンタ32へロードされる。乗算回数テンポラリカウンタ32の値はオーバーサンプリングクロックOSCKでデクリメントされ「2」→「1」→「0」となり、処理対象信号inはc=abと減衰される。乗算回数テンポラリカウンタ32の値が「0」以外の各数値である期間はそれぞれtに等しい。乗算回数テンポラリカウンタ32の出力信号が「0」になって十分ホールドタイムを確保した後、つぎのサンプリングタイミングT1においてc=abの信号がサンプリングされ、第2フリップフロップ24から出力される。
一方、タイマ36は時刻T2で所定時間を計時し終え、出力信号が変化している。この上昇エッジにより、乗算回数マスタカウンタ38の内部の値は「3」へインクリメントされる。この値はつぎの取込タイミング信号Lの入力時刻T3で乗算回数テンポラリカウンタ32へ取り込まれ、乗算回数テンポラリカウンタ32の値が「3」→「2」→「1」→「0」と変化し、処理対象信号inはc=abと減衰される。ここでも乗算回数テンポラリカウンタ32の出力信号が「0」になって十分ホールドタイムを確保した後、つぎのサンプリングタイミングT1においてc=abの信号がサンプリングされ、第2フリップフロップ24から出力される。以下同様に出力信号が次第に絞られ、最終的に一定期間を経た後、マスク回路26で完全にカットオフされる。以上、本実施の形態によれば、音の出力を停止する命令が出された後、音量を徐々に下げることができ、聴感上自然である。
以上、本発明を実施の形態をもとに説明した。実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、変形例を挙げる。
実施の形態では音量を対数的に下げたが、下げ方はそれに限る必要はない。例えば、減衰係数設定レジスタ28に設定する減衰係数の値を変化させることもできる。たとえば、減衰係数設定レジスタ28に「0.7」と「1.1」のように1未満の数字Xと1以上の数字Y(ただし、X+Y<2)を交互に設定する。これにより、音にうねりを持たせながら徐々に音量を絞っていくことができ、特殊効果を実現することができる。この例以外にも、設定すべき減衰係数を制御することにより、いろいろな効果を実現することができる。
実施の形態では、音量制御回路100をモバイル機器に搭載することを考えたが、それに限る必要はない。音声を出力する機構を有する機器であれば、どのような機器であってもよい。
以上のように、本発明は、携帯型の電話を中心とする無線モバイル機器や、それ以外の音声出力機器などに利用可能である。

Claims (16)

  1. 出力停止命令が出された後、処理対象信号の音量を低減して出力信号を生成するボリューム回路と、
    ボリューム回路において前記処理対象信号の音量を低減させる際、一回の低減処理における低減量を設定する設定回路と、
    ボリューム回路において前記処理対象信号の音量を低減させる間、前記低減処理の回数を逓増せしめる制御回路と、
    を含み、
    前記ボリューム回路は、所定の取込サンプリング周波数で前記処理対象信号を取り込むとともに、その取込サンプリング周波数の周期よりも短時間で前記制御回路にて増加された回数だけ前記低減処理を実行し、前記出力信号を生成することを特徴とする音量制御回路。
  2. 前記制御回路はタイマを備え、タイマによって計測された所定の時間間隔で前記低減処理の回数を逓増させることを特徴とする請求項1に記載の音量制御回路。
  3. 前記制御回路は、設定された前記低減処理の回数を逓増させる時間間隔に基づき前記タイマを制御する、タイマ設定レジスタを備えることを特徴とする請求項2に記載の音量制御回路。
  4. 前記ボリューム回路は、前記低減処理を施された処理対象信号を、出力用サンプリング周波数で取り込み、前記出力信号として出力する出力回路を備えることを特徴とする請求項1または2に記載の音量制御回路。
  5. 前記ボリューム回路は、前記設定回路において設定された低減量に応じた係数を入力信号に乗算する乗算器を備え、前記処理対象信号を前記乗算器に、前記制御回路にて増加された回数だけ繰り返し入力することにより前記低減処理を実行することを特徴とする請求項1に記載の音量制御回路。
  6. 前記ボリューム回路は、前記タイマによって計測された低減処理開始からの経過時間が所定の時間を超えたときには、前記処理対象信号の音量をゼロとして出力するマスク回路を備えることを特徴とする請求項2に記載の音量制御回路。
  7. 請求項1に記載の前記音量制御回路を一体化して集積した半導体集積回路。
  8. 処理対象信号である音声信号を出力する音声信号発生回路と、
    前記音声信号の出力停止命令を示す信号を発生させる出力停止命令発生回路と、
    請求項1に記載の前記音量制御回路と、
    を備え、前記出力停止命令を示す信号により前記音声信号発生回路が出力する前記処理対象信号である音声信号の音量を前記音量制御回路により低減して出力することを特徴とする音源機器。
  9. 出力停止命令が出された後、処理対象信号の音量を低減して出力信号を生成するボリューム回路と、
    ボリューム回路において前記処理対象信号の音量を低減させる際、一回の低減処理における低減量を設定する設定回路と、
    ボリューム回路において前記処理対象信号の音量を低減させる間、前記低減処理の回数を逓増せしめる制御回路と、
    を含み、
    前記ボリューム回路は、前記低減処理を施された処理対象信号を、出力用サンプリング周波数で取り込み、前記出力信号として出力する出力回路を備えることを特徴とする音量制御回路。
  10. 前記制御回路はタイマを備え、タイマによって計測された所定の時間間隔で前記低減処理の回数を逓増させることを特徴とする請求項に記載の音量制御回路。
  11. 前記制御回路は、設定された前記低減処理の回数を逓増させる時間間隔に基づき前記タイマを制御する、タイマ設定レジスタを備えることを特徴とする請求項10に記載の音量制御回路。
  12. 前記ボリューム回路は、所定の取込サンプリング周波数で前記処理対象信号を取り込むとともに、その取込サンプリング周波数の周期よりも短時間で前記制御回路にて増加された回数だけ前記低減処理を実行し、前記出力信号を生成することを特徴とする請求項または10に記載の音量制御回路。
  13. 前記ボリューム回路は、前記設定回路において設定された低減量に応じた係数を入力信号に乗算する乗算器を備え、前記処理対象信号を前記乗算器に、前記制御回路にて増加された回数だけ繰り返し入力することにより前記低減処理を実行することを特徴とする請求項12に記載の音量制御回路。
  14. 前記ボリューム回路は、前記タイマによって計測された低減処理開始からの経過時間が所定の時間を超えたときには、前記処理対象信号の音量をゼロとして出力するマスク回路を備えることを特徴とする請求項10に記載の音量制御回路。
  15. 請求項に記載の前記音量制御回路を一体化して集積した半導体集積回路。
  16. 処理対象信号である音声信号を出力する音声信号発生回路と、
    前記音声信号の出力停止命令を示す信号を発生させる出力停止命令発生回路と、
    請求項に記載の前記音量制御回路と、
    を備え、前記出力停止命令を示す信号により前記音声信号発生回路が出力する前記処理対象信号である音声信号の音量を前記音量制御回路により低減して出力することを特徴とする音源機器。
JP2006512071A 2004-04-06 2005-04-04 音量制御回路、半導体集積回路および音源機器 Expired - Fee Related JP4751321B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006512071A JP4751321B2 (ja) 2004-04-06 2005-04-04 音量制御回路、半導体集積回路および音源機器

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004111959 2004-04-06
JP2004111959 2004-04-06
PCT/JP2005/006620 WO2005099304A1 (ja) 2004-04-06 2005-04-04 音量制御回路、半導体集積回路および音源機器
JP2006512071A JP4751321B2 (ja) 2004-04-06 2005-04-04 音量制御回路、半導体集積回路および音源機器

Publications (2)

Publication Number Publication Date
JPWO2005099304A1 JPWO2005099304A1 (ja) 2008-03-06
JP4751321B2 true JP4751321B2 (ja) 2011-08-17

Family

ID=35125472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006512071A Expired - Fee Related JP4751321B2 (ja) 2004-04-06 2005-04-04 音量制御回路、半導体集積回路および音源機器

Country Status (6)

Country Link
US (1) US20070211910A1 (ja)
EP (1) EP1744588A1 (ja)
JP (1) JP4751321B2 (ja)
CN (1) CN1939089B (ja)
TW (1) TW200618462A (ja)
WO (1) WO2005099304A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BRPI0716521A2 (pt) 2006-09-14 2013-09-24 Lg Electronics Inc tÉcnicas de melhoria de diÁlogo

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0742101U (ja) * 1993-12-27 1995-07-21 アイワ株式会社 電子式ボリュームの制御回路
JPH0923123A (ja) * 1996-08-02 1997-01-21 Sony Corp デジタルオーディオ信号の減衰装置
JP2002006070A (ja) * 2000-06-20 2002-01-09 Funai Electric Co Ltd 電子装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6095721U (ja) * 1983-12-07 1985-06-29 パイオニア株式会社 電子ボリユ−ム回路
US5150415A (en) * 1989-05-01 1992-09-22 Motorola, Inc. Volume control circuit using pulse modulation
DE19630395C1 (de) * 1996-07-26 1997-10-02 Sgs Thomson Microelectronics Elektrische Stummsteuerschaltung
US6216052B1 (en) * 1996-10-23 2001-04-10 Advanced Micro Devices, Inc. Noise elimination in a USB codec
JP3236819B2 (ja) * 1998-06-18 2001-12-10 富士通テン株式会社 音響機器の音量制御装置
JP2000102088A (ja) * 1998-09-25 2000-04-07 Pioneer Electronic Corp オーディオシステム
JP2000315925A (ja) * 1999-04-28 2000-11-14 Clarion Co Ltd 音響機器の音量制御装置
JP2001257548A (ja) * 2000-03-10 2001-09-21 Matsushita Electric Ind Co Ltd 音量制御方法
JP2002353757A (ja) * 2001-05-30 2002-12-06 Victor Co Of Japan Ltd 自動音量制御装置
JP2003173612A (ja) * 2001-11-30 2003-06-20 Sharp Corp 音量制御装置
GB2409389B (en) * 2003-12-09 2005-10-05 Wolfson Ltd Signal processors and associated methods
JP4241443B2 (ja) * 2004-03-10 2009-03-18 ソニー株式会社 音声信号処理装置、音声信号処理方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0742101U (ja) * 1993-12-27 1995-07-21 アイワ株式会社 電子式ボリュームの制御回路
JPH0923123A (ja) * 1996-08-02 1997-01-21 Sony Corp デジタルオーディオ信号の減衰装置
JP2002006070A (ja) * 2000-06-20 2002-01-09 Funai Electric Co Ltd 電子装置

Also Published As

Publication number Publication date
EP1744588A1 (en) 2007-01-17
WO2005099304A1 (ja) 2005-10-20
CN1939089A (zh) 2007-03-28
JPWO2005099304A1 (ja) 2008-03-06
CN1939089B (zh) 2011-01-12
TW200618462A (en) 2006-06-01
US20070211910A1 (en) 2007-09-13

Similar Documents

Publication Publication Date Title
US7365664B2 (en) ADC with dynamic range extension
US9609450B2 (en) Method and system for monitoring speaker temperature for speaker protection
JP4751321B2 (ja) 音量制御回路、半導体集積回路および音源機器
JP5182556B2 (ja) 電話端末および信号処理方法
KR20070021176A (ko) 음량 제어 회로, 반도체 집적 회로 및 음원 기기
JP5777154B2 (ja) 携帯端末装置
JP2004254016A (ja) ハウリング抑制装置
JP2010019876A (ja) ノイズキャンセル装置、及び方法
KR100644437B1 (ko) 음악 자동 정지 기능을 갖는 이동통신 단말기 및 음악 정지방법
JP2008219713A (ja) ノイズキャンセルヘッドホン
JP2008153999A (ja) オーディオ処理回路、その起動方法ならびにそれらを利用した電子機器
JPH0548475A (ja) スケルチ回路
US20230353937A1 (en) Circuitry for and Methods of Gain Control
KR100623869B1 (ko) 이동 통신 단말기에서 알람 방법
JP2004056660A (ja) オーディオ信号雑音除去装置
JP3986390B2 (ja) Agc装置
WO2023209333A1 (en) Circuitry for and methods of gain control
US20240154592A1 (en) Circuitry for and methods of gain control
JPH11284696A (ja) アナログ信号発生装置及びそれを搭載した携帯電話
KR200233873Y1 (ko) 가요반주기의선택형에코시스템
JPS62241497A (ja) ハウリング抑制装置
JP2010178224A (ja) 補聴装置
JP4494754B2 (ja) オーディオ信号処理装置
JP2008193619A (ja) トークバック装置、その制御方法及び制御プログラム
CN116887158A (zh) 变频算法用于数字助听器啸叫抑制的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110517

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110520

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees