JP4749536B2 - Thin film EL device and manufacturing method thereof - Google Patents

Thin film EL device and manufacturing method thereof Download PDF

Info

Publication number
JP4749536B2
JP4749536B2 JP2000351860A JP2000351860A JP4749536B2 JP 4749536 B2 JP4749536 B2 JP 4749536B2 JP 2000351860 A JP2000351860 A JP 2000351860A JP 2000351860 A JP2000351860 A JP 2000351860A JP 4749536 B2 JP4749536 B2 JP 4749536B2
Authority
JP
Japan
Prior art keywords
layer
thin film
dielectric
dielectric layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000351860A
Other languages
Japanese (ja)
Other versions
JP2002158094A (en
Inventor
幸彦 白川
克也 植松
将史 三輪
Original Assignee
アイファイヤー アイピー コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アイファイヤー アイピー コーポレイション filed Critical アイファイヤー アイピー コーポレイション
Priority to JP2000351860A priority Critical patent/JP4749536B2/en
Publication of JP2002158094A publication Critical patent/JP2002158094A/en
Application granted granted Critical
Publication of JP4749536B2 publication Critical patent/JP4749536B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)

Description

【0001】
【発明の属する技術分野】
電気絶縁性を有する基板と前記基板上にパターンを有する電極層と前記電極層上に誘電体層と発光層及び透明電極層が積層された構造を少なくとも有する薄膜EL素子およびその製造方法に関する。
【0002】
【従来の技術】
EL素子は液晶ディスプレイ(LCD)や時計のバックライトとして実用化されている。
【0003】
EL素子とは電界の印加によって物質が発光する現象、すなわち、エレクトロルミネセンス(EL)現象を用いた素子である。
【0004】
EL素子には、粉末発光体を有機物やホウロウに分散させ、上下に電極層を設けた構造を持つ分散型EL素子と、電気絶縁性の基板上に2つの電極層と2つの薄膜絶縁体の間に挟む形で形成した薄膜発光体を用いた薄膜EL素子がある。また、それぞれについて、駆動方式により直流電圧駆動型、交流電圧駆動型がある。分散型EL素子は古くから知られており、製造が容易であるという利点があるが、輝度が低く寿命も短いのでその利用は限られていた。一方、薄膜EL素子は、高輝度、超寿命という特性を持つことから近年広く利用されている。
【0005】
図2に従来の薄膜EL素子として代表的な2重絶縁型薄膜EL素子の構造を示す。この薄膜EL素子は、液晶ディスプレイやPDP等に用いられている青板ガラスなどの透明基板(21)上に膜厚0.2μm〜1μm程度のITOなどからなり所定のストライプ状のパターンを有する透明電極層(22)、薄膜透明第1絶縁体層(23)、0.2μm〜1μm程度の膜厚の発光層(24)、薄膜透明第2絶縁体層(25)とが積層され、さらに透明電極層(22)と直交するようにストライプ状にパターニングされたAl薄膜等の電極層(26)が形成され、透明電極層(22)と電極層(26)で構成されるマトリックスで選択された特定の発光体に電圧を選択的に印加することにより特定画素の発光体を発光させ、その発光を基板側から取り出す。このような薄膜絶縁体層は発光層内を流れる電流を制限する機能を有し薄膜EL素子の絶縁破壊を抑えることが可能であり安定な発光特性が得られることに寄与し、この構造の薄膜EL素子は商業的にも広く実用化されている。
【0006】
上記の薄膜透明絶縁体層(23),(25)はY23,Ta25,Ai34,BaTiO3,等の透明誘電体薄膜がスパッタリングや蒸着等により約0.1〜1μm程度の膜厚でそれぞれ形成されている。
【0007】
発光体材料としては黄橙色発光を示すMnを添加したZnSが、成膜のしやすさ,発光特性の観点から主に用いられてきた。カラーディスプレーを作製するには、赤色,緑色、青色の3原色に発光する発光体材料の採用が不可欠である。これらの材料としては青色発光のCeを添加したSrSやTmを添加したZnS、赤色発光のSmを添加したZnSやEuを添加したCaS、緑色発光のTbを添加したZnSやCeを添加したCaSなどが知られている。
【0008】
また、、月刊ディスプレイ’98 4月号「最近のディスプレイの技術動向」田中省作p1〜10には、赤色発光を得る材料として、ZnS、Mn/CdSSe等、緑色発光を得る材料として、ZnS:TbOF、ZnS:Tb等、青色発光を得るための材料として、SrS:Cr、(SrS:Ce/ZnS)n、Ca2Ga24:Ce、Sr2Ga24:Ce等をの発光材料が開示されている。また、白色発光を得るものとして、SrS:Ce/ZnS:Mn等の発光材料が開示されている。
【0009】
さらに、上記材料の内、SrS:Ceを青色発光層を有する薄膜EL素子に用いることがIDW(International Display Workshop)’97 X.Wu "Multicolor Thin-Film Ceramic Hybrid EL Displays" p593 to 596に開示されている。さらに、この文献にはSrS:Ceの発光層を形成する場合には、H2S雰囲気下、エレクトロンビーム蒸着法により形成すると、高純度の発光層を得ることが可能であることが開示されている。
【0010】
しかしながらこのような薄膜EL素子には、未だ構造上の問題が残っている。すなわち、絶縁体層が薄膜で形成されているため、大面積のディスプレーとしたとき、透明電極のパターンエッジの段差部や、製造工程で発生するゴミ等による薄膜絶縁体の欠陥を皆無にすることが難しく、局所的な絶縁耐圧の低下により発光層の破壊が生じることである。このような欠陥は、ディスプレーデバイスとして致命的な問題となるため、薄膜EL素子は、液晶ディスプレーやプラズマディスプレーと比較して、大面積のディスプレーとして広く実用化するためには大きな問題となっていた。
【0011】
このような薄膜絶縁体の欠陥が生じるという問題を解決するため、特開平7−50197公報や特公平7−44072公報に基板として電気絶縁性のセラミック基板を用い、発光体下部の薄膜絶縁体のかわりに厚膜誘電体を用いた薄膜EL素子が開示されている。図3に示すようにこの薄膜EL素子は、セラミックなどの基板(31)上に、下部厚膜電極層(32)、厚膜誘電体層(33)、発光層(34)、薄膜絶縁体層(35)、上部透明電極層(36)が積層された構造になっている。このように、図2に示した薄膜EL素子の構造とは異なり、発光体の発光を基板とは反対の上部側から取り出すため、透明電極層は上部に構成されている。
【0012】
この薄膜EL素子では厚膜誘電体層は数10(m〜数100μmと薄膜絶縁体層の数100〜数1000倍の厚さに形成される。そのため、電極の段差や製造工程のゴミ等によって形成される欠陥に起因する絶縁破壊が非常に少なく,高い信頼性と製造時の高い歩留まりを得ることができるという利点を有している。また、この厚膜誘電体層を用いることによって発光層に印加される実効電圧が降下する問題を生じるが、誘電体層に高誘電率材料を用いることによりこの問題を改善している。
【0013】
しかしながら、厚膜誘電体層上に形成される発光層は数100nmと厚膜誘電体層の1/100程度の厚さしか有していない。このため、厚膜誘電体層は発光層の厚み以下のレベルでその表面が平滑でなければくてはならないが、通常の厚膜工程で作製された誘電体表面を十分平滑にすることは困難であった。
【0014】
すなわち、厚膜誘電体層は本質的に粉体原料を用いたセラミックスで構成されるため、緻密に焼結させるためには通常30〜40%程度の体積収縮を生じるが通常のセラミックスが焼結時に3次元的に体積収縮して緻密化するのに対し、基板上に形成された厚膜セラミックスの場合、厚膜は基板に拘束されてているため、基板の面内方向には収縮できず、厚さ方向に1次元的にしか体積収縮出来ない。このため厚膜誘電体層の焼結は不十分なまま本質的に多孔質体となってしまう。
【0015】
また、緻密化の過程が、一定の粒度分布を持った粉体のセラミック固相反応のため、異常結晶成長や巨大空孔の形成などの焼結異常点が形成されやすい。さらに厚膜の表面粗さは、多結晶焼結体の結晶粒サイズ以下にはならないため、上記のような欠陥が無くともその表面はサブμmサイズ以上のの凹凸形状になる。
【0016】
このように誘電体層の表面の欠陥、あるいは膜質が多孔質であることや凹凸形状であると、その上に蒸着法やスパッタリング法で形成される発光層が表面形状に追随して均一に形成することが出来ない。このため、このような基板の非平坦部に形成された発光層部には効果的に電界を印加できないために、有効発光面積が減少することや、膜厚の局所的な不均一性から発光層が部分的に絶縁破壊して発光輝度の低下を生じる問題があった。さらに、膜厚が局所的に大きく変動するため、発光層に印加される電界強度が局所的に大きくばらつき明確な発光電圧敷居値が得られない問題があった。
【0017】
このため、従来の製造プロセスでは厚膜誘電体層の表面の大きな凹凸を研磨加工により取り除いた後、さらに微細な凹凸をゾルゲル工程により取り除くと言った作業を必要としていた。
【0018】
しかし、ディスプレー用などの大面積の基板を研磨するのは技術的に困難でありコストを高める要因であった。そして、ゾルゲル工程を付加することはさらにコストを高める要因であった。また、厚膜誘電体層に異常焼結点が存在して研磨で取りきれない大きな凹凸が発生した場合には、このゾルゲル工程の付加でも対処ができず歩留まりを低下させる要因であった。このため、低コストで発光欠陥のない誘電体層を厚膜誘電体で形成することは極めて困難であった。
【0019】
また、厚膜誘電体層はセラミックスの粉体材料焼結プロセスで形成されるため、その焼成温度が高い。すなわち、焼成温度としては通常のセラミックスと同様に800℃以上、通常は850℃を要し、特に緻密な厚膜焼結体を得るためには900℃以上の焼成温度が必要となる。このような厚膜誘電体層を形成する基板としては、耐熱性及び誘電体層との反応性の問題からアルミナセラミックスやジルコニアセラミックス基板に限定され、安価なガラス基板を用いることは困難である。前記のセラミックス基板は、ディスプレー用として用いる場合、大面積で良好な平滑性を有することが必要な条件であるが、このような条件の基板を得ることは技術的に極めて難しく、コストを高める要因であった。
【0020】
さらに、下部電極層として用いる金属膜もその耐熱性からパラジウムや白金等の高価な貴金属を使う必要があり、コストを高める要因であった。
【0021】
このような問題点を解決するために、本発明者は誘電体層として、従来の厚膜誘電体や、スパッタリング法等で形成される薄膜誘電体の代わりに、溶液塗布焼成法を複数回繰り返すことにより従来の薄膜誘電体層より厚い多層状誘電体層を形成することを特願2000−299352において提案した。
【0022】
上記の多層状誘電体層を用いた薄膜EL素子の構造を図4に示す。この薄膜EL素子は電気絶縁性を有する基板(41)上に、所定のパターンを有する下部電極層(42)と、その上に溶液塗布焼成法を複数回繰り返すことによって形成された多層状誘電体層(43)と、さらに誘電体層上に発光層(44)、好ましくは薄膜絶縁体層(45)、透明電極層(46)が積層された構造である。
【0023】
このような構造の多層状誘電体層は、従来の薄膜誘電体と比較して、高い絶縁耐圧と、工程中のゴミ等による局所的な絶縁欠陥を防ぐことができるとともに表面平坦性が著しく良好であるという特徴を有する。さらに、上記の多層状誘電体層を用いた薄膜EL素子は700℃以下の温度で誘電体層を形成することが可能なため、セラミックス基板と比較して安価なガラス基板を用いることが可能である。
【0024】
しかしながら、このような溶液塗布焼成法を用いた場合、下部電極上に形成された第一層の誘電体層中に焼成時に多数のクラックを生じやすく、このクラック部は局所的な絶縁欠陥すなわち絶縁耐圧の低い箇所であり絶縁破壊の原因となるため実用上の問題となっていた。
【0025】
次に図5を用いて従来の多層状に形成した誘電体層の形成工程を説明する。図5Aは基板(51)上にストライプ状にパターニングされた下部電極層(52)とその電極層上に溶液塗布焼成法により誘電体層第1層(53-1)が形成されている。
【0026】
しかし、この従来の構造の形成工程においては溶液塗布後の焼成時に、誘電体層に何らかの原因でクラック(57)が形成されやすく、この部分は欠陥となって誘電体層の絶縁不良点となる。このようなクラックは特に金属電極層上に形成する第1層目の溶液塗布焼成誘電体層で極めて高密度に発生しやすい。このようなクラックによる誘電体層の欠陥、特に電極上に形成される欠陥は誘電体層の絶縁耐圧低下の直接的な原因となり、EL素子にとって致命的な欠陥となる。
【0027】
図5Bは、誘電体層が溶液塗布焼成法を4回繰り返すことにより多層状に形成されている。誘電体層第1層形成時に発生したクラックは誘電体層第2層(53-2)によって埋められ、さらに誘電体第3層(54−3)、第4層(54−4)が形成されている。このように溶液塗布焼成法を繰り返すことにより、下部電極のパターンエッジ部近傍や、誘電体層中の欠陥による誘電体層の膜厚減少に伴う絶縁耐圧欠陥部を抑制することが可能となる。
【0028】
このように誘電体層として溶液塗布焼成法を複数回繰り返すことにより形成した多層状誘電体層を用いることにより誘電体層に発生するクラックによる耐圧の低下を抑制することが可能であるものの十分ではなかった。
【0029】
【発明が解決しようとする課題】
本発明の目的は従来の薄膜EL素子において問題とされた誘電体層に生じる欠陥、特に溶液塗布焼成法を用いて形成された誘電体層の焼成時のクラックの発生を抑制し、絶縁耐圧を向上させ、均一かつ信頼性の高い薄膜EL素子とその製造方法を高コスト化することなく提供することにある。
【0030】
【課題を解決するための手段】
上記の課題は以下の(1)乃至(10)の本発明により解決される。
(1)電気絶縁性を有する基板と前記基板上にパターンを有する電極層と前記電極層上に誘電体層と発光層及び透明電極層が積層された構造を少なくとも有する薄膜EL素子であって、前記電極層上にバッファ層を有し、前記誘電体層が前記バッファ層上に溶液塗布焼成法を複数回繰り返すことにより多層状に形成されていることを特徴とする薄膜EL素子。
(2)前記バッファ層が高誘電率膜であることを特徴とする(1)記載の薄膜EL素子。
(3)前記バッファ層が比誘電率が100以上の高誘電率膜であることを特徴とする(1)または(2)に記載の薄膜EL素子。
(4)前記バッファ層がペロブスカイト構造誘電体により構成されていることを特徴とする(1)乃至(3)のいずれかに記載の薄膜EL素子。
(5)前記バッファ層がスパッタ法により形成されたことを特徴とする(1)乃至(3)のいずれかに記載の薄膜EL素子。
(6)前記多層状誘電体層の膜厚が4μm以上16μm以下であることを特徴とする(1)乃至(5)のいずれかに記載の薄膜EL素子。
(7)前記多層状誘電体層が溶液塗布焼成法を3回以上繰り返すことにより形成されていることを特徴とする(1)乃至(6)のいずれかに記載の薄膜EL素子。
(8)電気絶縁性を有する基板と前記基板上にパターンを有する電極層と前記電極層上に誘電体層と発光層及び透明電極層が積層された構造を少なくとも有する薄膜EL素子の製造方法であって、前記電極層上にバッファ層を形成し、前記誘電体層を前記バッファ層上に溶液塗布焼成法を複数回繰り返すことにより多層状に形成することを特徴とする薄膜EL素子の製造方法。
(9)前記バッファ層を高誘電材料により構成する(8)に記載の薄膜EL素子の製造方法。
(10)前記バッファ層をスパッタ法により形成することを特徴とする(8)または(9)に記載の薄膜EL素子の製造方法。
【0031】
【発明の実施の形態】
本発明者は、上述したクラックの発生が各種溶液塗布焼成法用前駆体溶液を試みる中で共通して発生することを見いだし、その原因を解析した結果、溶液塗布焼成法に共通する焼成過程における問題点であり、その原因を以下のように推定した。ここで前駆体溶液とはゾルゲル法、MOD法などの溶液塗布焼成法において原料化合物が溶媒に溶解されて生成する中間化合物を含む溶液を指す。
【0032】
溶液塗布焼成法に用いる前駆体溶液は、誘電体層を構成する金属元素の金属アルコキシドもしくは金属有機化合物、およびこれら金属元素源と溶液中の有機物の複合体とさらに揮発性溶剤等から構成される。溶液塗布焼成法の膜形成方法は、基板にこの前駆体溶液をスピンコーティングやディップコーティング、スプレーコーティング等の手法で塗布することで前駆体溶液層を基板上に形成し、次いでその溶液層を焼成する工程で前駆体溶液中の有機成分を除去し、金属元素と酸素の結合により超微細酸化物相を生成し、さらにこの酸化物を焼結することで誘電体が形成される。
【0033】
ここで、焼成工程における膜厚の変化を図6に示す。図では塗布直後の膜厚を1として焼成工程における相対膜厚の変化を示している。この焼成工程において、次のような現象が発生する。まず、比較的低温(〜200℃)で前駆体溶液中の溶剤成分がその沸点に応じた温度までに揮発し、塗布された溶液の溶液層の膜厚が大幅に減少する。この時点では膜厚は最終膜厚と比較してまだかなり大きく、膜中には多数の有機物が存在するため、膜は機械的に柔らかく、クラック等は発生しにくい。
【0034】
さらに温度が上がる(〜400℃)と金属元素源と(溶液中の)有機物との複合体から有機成分が徐々に分解等により揮発し、膜厚がさらに減少すると共に、膜が機械的に堅くなり、この膜の体積収縮に伴って発生する大きな引っ張り応力が発生する。この時点で最も大きなクラックが発生しやすくなる。
【0035】
この段階の後、膜中から有機成分がほぼ無くなると共に、残った金属元素の酸化物が焼結により結晶性の誘電体膜が形成されると再度焼結に伴う物質移動により前段階の引っ張り応力が一部緩和されると同時に焼結に伴う応力が発生する。この時点でのクラックはあまり大きなものは形成されない。
【0036】
溶液塗布焼成法により形成される誘電体層は通常このような過程で形成されると推定され、当然このような焼成過程でクラックが発生しないように前駆体溶液の組成と塗布焼成条件を設定するのであるが、このように最適化された場合でも、前記クラックが金属電極層上では非常に高い頻度で発生してしまう。
【0037】
この原因は、前述した焼成過程において、金属電極層が、基板と異なった熱膨張係数を持ち、通常この熱膨張係数が基板の熱膨張係数よりも大きいため電極層中に圧縮応力が発生し、電極中に微少なヒルロックが形成されたり、また電極を構成する金属の融点が十分高くないために、金属電極の再結晶現象が発生する。このため、通常のセラミックやガラス基板と比較して、溶液塗布焼成誘電体層に局所的に過大な応力がかかることが原因であると考えられる。
【0038】
本発明者は、このようにクラック発生原因を推定し、考察を行った結果、誘電体層と金属電極層との間にバッファ層を設け、金属電極層表面に対して機械的クランプ効果を持たせることでクラックの発生を抑制できることを見いだした。
【0039】
図1は本発明の薄膜EL素子の構造図である。本発明の薄膜EL素子は電気絶縁性を有する基板(11)上に、所定のパターンを有する下部電極層(12)と、その上にバッファ層(10)を介して溶液塗布焼成法を複数回繰り返すことによって形成された多層状誘電体層(13)と、さらに誘電体層上に薄膜絶縁体層(17)、発光層(14)、薄膜絶縁体層(15)、透明電極層(16)が積層された構造である。尚、薄膜絶縁体層(17)および薄膜絶縁体層(15)は省略しても良い。
【0040】
本発明の薄膜EL素子はバッファ層の効果により下部電極層上で誘電体層におけるクラックの発生を抑えることができる。このため、欠陥の原因は製造工程に起因するゴミやパターンエッジ部であるが、このようなゴミなどによる欠陥の発生は十分少なく、また、それらの欠陥による絶縁耐圧欠陥部も溶液塗布焼成法を繰り返すことにより抑制することが可能となる。従って、絶縁破壊の原因となる局所的な絶縁耐圧の低い箇所の発生を極めて少なくできる。
【0041】
基板は電気絶縁性を有しその上に形成される下部電極層、誘電体層を汚染することなく、所定の耐熱強度を維持できるもので有れば特に限定されるものではない。
【0042】
具体的な材料としては、アルミナ(Al23)、石英ガラス(SiO2)、マグネシア(MgO)、フォルステライト(2MgO・SiO2)、ステアタイト(MgO・SiO2)、ムライト(3Al23・2SiO2)、ベリリア(BeO)、ジルコニア(ZrO2)、窒化アルミニウム(AlN)、窒化シリコン(SiN)、炭化シリコン(SiC)等のセラミック基板や結晶化ガラスや、高耐熱ガラス、青板ガラス等を用いてもよく、またホウロウ処理を行った金属基板等も使用可能である。
【0043】
これらの中でも特に結晶化ガラスや、高耐熱ガラス、また、形成する誘電体層の焼成温度との整合が取れれば青板ガラスがその低コスト性、表面性、平坦性、大面積基板作製の容易さから好ましい。
【0044】
下部電極層は、複数のストライプ状のパターンを有するように形成され、その線幅が1画素の幅となりライン間のスペースは非発光領域となるため極力ライン間のスペースを小さくしておくことが望ましく、目的とするディスプレーの解像度にもよるが、例えば線幅200〜500μm、スペース20μm程度が必要である。
【0045】
下部電極層の材質としては、高い導電性が得られ、かつ誘電体層形成時にダメージを受けず、さらに誘電体層や発光層と反応性が低い材質が望ましい。このような下部電極層材料としては、Au、Pt、Pd、Ir、Ag等の貴金属や、Au−Pd、Au−Pt、Ag−Pd,Ag−Pt等の貴金属合金や、Ag−Pd−Cu等の貴金属を主成分とし非金属元素を添加した電極材料が誘電体層焼成時の酸化雰囲気に対する耐酸化性が容易に得られるため望ましい。またNi,Cu等の卑金属を用い、誘電体層を焼成するときの酸素分圧をこれらの非金属が酸化されない範囲に設定して用いることもできる。下部電極層の形成方法としては、スパッタ法、蒸着法、めっき法等の公知の技術を用いればよい。
【0046】
本発明では誘電体層をバッファ層を介して溶液塗布焼成法により多層状誘電体層に形成する。
【0047】
誘電体層は、高誘電率で高耐圧の材質で構成することが望ましい。ここで、誘電体層と発光層の比誘電率をそれぞれe1、e2とし、膜厚をd1、d2とし、上部電極層と下部電極層間に電圧Voを印加した場合、発光層に印加される電圧V2は次式で示される。
V2/Vo=(e1×d2)/(e1×d2+e2×d1) ------ (1)
発光層の比誘電率をe2=10、膜厚をd2=1μmと仮定した場合、
V2/Vo=e1/(e1+10×d1) ------- (2)
発光層に実効的にかかる電圧は少なくとも印加電圧の50%以上、好ましくは80%以上、さらに好ましくは90%以上であることから上式より
50%以上の場合、e1≧10×d1 -------- (3)
80%以上の場合、e1≧40×d1 -------- (4)
90%以上の場合、e1≧90×d1 -------- (5)
すなわち、誘電体層の比誘電率は少なくとも単位をμmで表したときの膜厚の少なくとも10倍以上、好ましくは40倍以上、より好ましくは90倍以上が必要となる。例えば、誘電体層の膜厚が5μmであれば、その比誘電率は50〜200〜450以上が必要である。
【0048】
このような高誘電率材料としては、例えば、BaTiO3、(BaxCa1-x)TiO3、(BaxSr1-x)TiO3、PbTiO3、Pb(ZrxTi1-x3等のペロブスカイト構造を持った(強)誘電体材料や、Pb(Mg1/3Ni2/3)O3等に代表される複合ペロブスカイトリラクサー型強誘電体材料や、Bi4Ti312、SrBi2Ta29等に代表されるビスマス層状化合物、(SrxBa1-x)Nb26、PbNbO6等に代表されるタングステンブロンズ型強誘電体材料が用いられる。この中でも、BaTiO3やPZT等のペロブスカイト構造を持った強誘電体材料が、比誘電率が高く比較的低温での合成が容易であるため好ましい。
【0049】
前記誘電体層はゾルゲル法やMOD法等の溶液塗布焼成法により形成される。ゾルゲル法とは、一般には溶媒に溶かした金属アルコキシドに所定量の水を加え、加水分解、重縮合反応させてできるM−O−M結合を持つゾルの前駆体溶液を基板に塗布し焼成させることによって膜形成をする方法である。また、MOD( Metallo-Organic Decomposition )法とは、M−O結合を持つカルボン酸の金属塩などを有機溶媒に溶かして前駆体溶液を形成し、基板に塗布し焼成させることによって膜形成をする方法である。
【0050】
ゾルゲル法とMOD法は、完全に別個の方法ではなく、相互に組み合わせて用いることが一般的である。例えばPZTの膜を形成する際、Pb源として酢酸鉛を用い、Ti,Zr源としてアルコキシドを用いて溶液を調整することが一般的である。また、ゾルゲル法とMOD法の二つの方法を総称してゾルゲル法と呼ぶ場合もあるが、いずれの場合も前駆体溶液を基板に塗布し、焼成することによって膜を形成することから本明細書では溶液塗布焼成法とする。また、サブμmの誘電体粒子と誘電体の前駆体溶液を混合した溶液であっても本発明の誘電体の前駆体溶液に含まれ、その溶液を基板に塗布焼成する場合であっても本発明の溶液塗布焼成法に含まれる。
【0051】
溶液塗布焼成法は、ゾルゲル法、MOD法いずれの場合も、誘電体を構成する元素がサブμm以下のオーダーで均一に混合されるため、厚膜法による誘電体形成のような本質的にセラミックス粉体焼結を用いた手法と比較して、極めて低温で誘電体を合成することが可能である。
【0052】
例えば、BaTiO3やPZT等のペロブスカイト構造強誘電体を例に取ると、通常のセラミックス粉体焼結法では900〜1000℃以上の高温プロセスが必要であるが、溶液塗布焼成法を用いれば、500〜700℃程度の低温で形成可能である
このように、溶液塗布焼成法により誘電体層を形成することにより、従来の厚膜法では耐熱性の観点で使用不可能であった高耐熱ガラスや結晶化ガラス、また青板ガラス等の使用が可能になる。
【0053】
また、多層状誘電体層を構成する各層の膜厚を等しく形成しても良く、あるいは各層を異なった膜厚で形成しても良い。そして、この各層は同一の材質から構成されても良く、あるいは異なった材質から構成されても良い。
【0054】
バッファ層はそれ自体が金属電極上でクラックを発生せず、かつ十分な機械的クランプ効果を持たせることが必要である。そのため、バッファ層の形成時や、バッファ層形成後の溶液塗布焼成法による焼成過程においてもバッファ層に過度な体積収縮が起こらず、かつ金属電極と比較して十分堅く、かつ適当な膜厚を持つことが必要である。このようなバッファ層の形成方法としては、バッファ層を形成したその時点でバッファ層の密度が十分高く、バッファ層形成後の溶液塗布焼成層の焼成時にバッファ層の体積収縮が小さく、電極層のクランプ効果が発揮できる方法がよい。すなわちバッファ層の形成方法としては、上述した溶液塗布焼成法のような所期の構造を形成する過程で大幅な体積収縮が生じる方法は好ましくなく体積収縮を生じることなく緻密な膜形成法が必要とされる。
【0055】
このような膜形成法としては、真空蒸着法や、スパッタリング法、CVD法等の方法を用い、目的組成物の組成と密度に近い膜を後熱処理等を経ずに直接基板上に形成できる成膜方法が必要である。この内、スパッタリング法は、ターゲット組成と同組成の薄膜を容易に形成できるため特に好ましい形成方法であり、結晶化状態の薄膜で密度95%以上、アモルファス状態の薄膜でも密度80%以上の薄膜を容易に形成することが可能である。
【0056】
次に、バッファ層の比誘電率の影響に関して説明する。誘電体層とバッファ層の比誘電率をそれぞれe3、e4とし、膜厚をd3、d4とした場合の誘電体層とバッファ層複合体の実効比誘電率e5は次式で示される。
e5=e3×1/[1+(e3/e4)×(d4/d3)] ------- (6)
バッファ層の挿入による誘電体層/バッファ層複合層の実効的な比誘電率の低下は、前記の誘電体層と発光層との比誘電率と発光層に印加される実効電圧との関係から考えて、少ないことが必要であり、複合層の比誘電率は少なくとも誘電体層単独の場合の90%以上、好ましくは95%以上であることが望まれる。従って、(6)式より
90%以上の場合、e3/d3≦9×e4/d4 -------- (7)
95%以上の場合、e3/d3≦19×e4/d4 -------- (8)
例えば誘電体層の比誘電率を1000、膜厚を8μmと仮定すると、バッファ層の比誘電率と膜厚の比率は、1125以上、好ましくは2375以上となる。従って、バッファ層の膜厚を0.1μmと仮定すると、比誘電率は112.5〜237.5以上が必要となり、バッファ層の膜厚を0.01μmと仮定すれば比誘電率は11.25〜23.75以上が必要となる。
【0057】
バッファ層の膜厚としては、電極層と誘電体層との相互作用による誘電体層形成時のクラック発生を抑制する効果が得られればよく、電極のクランプ効果という点では膜厚が大きければよりその効果が顕著になることが予想され、本発明者の実験的検討によれば、スパッタリング法によって形成した酸化物薄膜の場合、膜厚としては10nm以上からクラック抑制効果は十分に認められ、膜厚が増大するにつれてクラック抑制効果が向上し、100nm以上になると、電極上のクラックが完全に無くなることが明らかになった。従って、必要とされる膜厚は、少なくとも10nm以上、好ましくは100nm以上である。この効果は約1μmの厚さまで同様に認められるがそれ以上の厚さでは後述するようにオーバーハングを生じるおそれがある。このため、上限は好ましくは1μm以下、より好ましくは電極層厚の1/2以下である
バッファ層の材質としては、アルミナ(比誘電率8)、ジルコニア(比誘電率約10)、Ta25(比誘電率約25)等の絶縁性材料を用いることができるが、前述の比誘電率と膜厚の関係と、クラック抑制効果、誘電体層との反応性の点から、好ましくは高誘電率材料、例えばTiO2(比誘電率約80)等の材料、特に好ましくは100以上の比誘電率を持つ高誘電率材料、例えば、Pb2-x(Zr1-yTiy)26-z等のパイロクロア型誘電体、Bi4Ti312、SrBi2Ta29等に代表されるBi層状化合物型誘電体等の材料、チタン酸バリウム(BaTiO3)、チタン酸ストロンチウム(SrTiO3)、チタン酸カルシウム(CaTiO3)、チタン酸鉛(PbTiO3)、ジルコン酸鉛(PbZrO3)等のペロブスカイト型高誘電率材料を形成する組成物や、これらの混合体、固溶体組成((Ba1-xSrx)TiO3、PZT等)、ペロブスカイト型リラクサー酸化物が好適である。この中でも特に、BaTiO3やPZT等のペロブスカイト構造を持った強誘電体材料が、比誘電率が高く比較的低温での合成が容易であるため好ましい。このような材料はバッファ層として好適な比誘電率を100以上とすることが容易である。
【0058】
また、溶液塗布焼成法で形成する誘電体層と同一の結晶構造の材料を用いることで、誘電体層とバッファ層の反応や誘電体層の異相の形成等を容易に避けることができる。さらに同一組成とすれば、バッファ層を用いることによる、バッファ層/誘電体層複合層の実効的な比誘電率の低下を完全になくすことが可能であり、発光層に印加させる実効電圧値の低下を避けることができる。
【0059】
通常これらの材料は成膜後熱処理を行うことで高い誘電率を得ることができる。本発明では溶液塗布焼成法により誘電体層を形成する工程で500〜700℃程度の熱処理を行う。この熱処理工程はバッファ層に対しても熱処理の効果を与えることができる。このためバッファ層を形成後あらかじめ熱処理を行っても良いが熱処理を行っていなくても溶液塗布焼成法における熱処理工程によりバッファ層を高誘電率を有するものとすることができる。
【0060】
さらに、本発明の作用を明確に説明するため、誘電体層を本発明によるバッファ層を介して溶液塗布焼成法により多層状誘電体層に形成せず、スパッタリング法により形成した場合について電子顕微鏡写真を用いて説明する。図7は3μmの下部電極層を形成し、パターニングした基板上に、スパッタリング法でBaTiO3薄膜を8μm形成した場合の電子顕微鏡写真である。図6より明らかなように、スパッタリング法によって誘電体層を形成した場合、誘電体膜の表面は基板の段差を強調する形で形成されるため、誘電体表面は著しい凹凸とオーバーハングが発生する。このような表面形状の凹凸現象は、スパッタリング法以外にも蒸着法で誘電体層を形成した場合も同じように認められている。このような誘電体層上には、EL発光層のような機能性薄膜を形成し使用することは全く不可能である。
【0061】
すなわち、本発明は下部電極層上にバッファ層を介して溶液塗布焼成法を複数回繰り返すことによって形成することにより、従来下部電極上で発生していた誘電体層第1層のクラックもバッファ層の効果により抑制できるとともに従来のスパッタリング法等の手法で形成した誘電体層では不可能であった下部電極層の段差やゴミ等による欠陥を溶液塗布焼成法を複数回繰り返すことによって完全に被覆し、さらに誘電体層表面が平坦化され、かつ絶縁耐圧の弱い部分を極めて少なくすることができる。
【0062】
本発明者による詳細な実験の結果、上記の効果は、以下の条件において特に効果が認められた。
【0063】
第1に、誘電体層を下部電極層上にバッファ層を介して溶液塗布焼成法を複数回繰り返すことによって形成することである。この効果は前記したとおりであり、特に問題となる誘電体層第1層のクラック発生の問題を解決できる。さらに繰り返し回数を3回以上とした場合、単層の誘電体層にゴミ等の原因によって発生した欠陥部の膜厚が、少なくとも多層状誘電体層の平均膜厚の2/3以上にすることが可能である。通常誘電体層の絶縁耐圧の設計値としては、予定印加電圧の50%程度の余裕を見込むため、上記の欠陥によって発生した局所的な耐圧低下部でも絶縁破壊等の問題を回避することが可能となる。
【0064】
第2にバッファ層を高誘電率膜、特に好ましくは比誘電率を100以上の物質とすることである。バッファ層を高誘電率膜とすることでバッファ層の介在による誘電体層の実効的な比誘電率低下を防ぎ、特に比誘電率を100以上とすることで、誘電体層の実効的な比誘電率低下を無視できる範囲まで減少させることが可能となる。特に好ましくはバッファ層を前記高誘電率膜をペロブスカイト構造を有する誘電体膜で構成することである。バッファ層をペロブスカイト構造を有する誘電体膜とすることで容易に比誘電率を100以上とすることができる。
【0065】
第3にバッファ層をスパッタリング法で形成することである。スパッタ法により高密度のバッファ層が形成できるため、膜厚が10nmと非常に薄い領域から金属電極の機械的クランプ効果が発生し、溶液塗布焼成法による誘電体第1層のクラック発生を抑制することができる。このように膜厚が薄いバッファ層を用い、かつ高誘電率を用いることで、バッファ層が介在することによる誘電体層の実効的な比誘電率の低下を最小限に抑えることが可能となる。
【0066】
第4に多層状誘電体層の膜厚を4μm以上、16μm以下とすることである。本発明者の検討によれば、通常のクリーンルーム内での工程で発生するゴミ等のパーティクルサイズは0.1〜2μm、特に1μm前後に集中しており、平均膜厚を4μm以上、好ましくは6μm以上とすることでゴミ等の欠陥による誘電体層欠陥部の絶縁耐圧を平均耐圧の2/3以上とすることが可能である。
【0067】
膜厚が16μm以上になると溶液塗布焼成法の繰り返し回数が多くなりすぎるためコストの増大となる。さらに、式(3)〜(5)に示されるように、誘電体層の膜厚を大きくすると誘電体層の比誘電率自体を大きくする必要があり、例えば膜厚が16μm以上の場合、必要とされる比誘電率は、160〜640〜1440以上となる。しかし、一般に溶液塗布焼成成法を用いて比誘電率1500以上の誘電体層を形成することは技術的困難が大きい。また、本発明では耐圧が高く欠陥の無い誘電体層が容易に形成可能であるため、16μm以上の誘電体層を形成する必要が無い。このため、膜厚の上限は16μm以下、好ましくは12μm以下である。
【0068】
また、誘電体層の膜厚が下部電極層の膜厚の4倍以上とすることで、下部電極層のパターニングによって生じるパターンエッジ部の被覆性と誘電体層表面の平坦性を十分に改善できる。
【0069】
多層状誘電体層上に薄膜絶縁体層(17)は、前記したように省略しても良いがこれを有することが好ましい。この薄膜絶縁体層は抵抗率として、108Ωcm以上、特に1010〜1018Ωcm程度が好ましい。また、比較的高い比誘電率を有する物質であることが好ましく、その比誘電率εとしては、好ましくはε=3〜1000程度である。この薄膜絶縁体層の構成材料としては、例えば酸化シリコン(SiO2)、窒化シリコン(SiN)、酸化タンタル(Ta25)、チタン酸ストロンチウム(SrTiO3)、酸化イットリウム(Y23)、チタン酸バリウム(BaTiO3)、チタン酸鉛(PbTiO3)、ジルコニア(ZrO2)、シリコンオキシナイトライド(SiON)、アルミナ(Al23)、ニオブ酸鉛(PbNb26)等を用いることができる。また、薄膜絶縁体層は多層状誘電体層と同じ物質で構成することが好ましい。薄膜絶縁体層を形成する方法としては、スパッタ法や蒸着法を用いることができる。また、薄膜絶縁体層の膜厚としては、好ましくは50〜1000nm、特に好ましくは50〜500nm程度である。
【0070】
発光層の材料としては特に限定されないが、前述したMnをドープしたZnS等の公知の材料が使用できる。これらの中でも、SrS:Ceは優れた特性を得られることから特に好ましい。発光層の膜厚としては、特に制限されるものではないが、厚すぎると駆動電圧が上昇し、薄すぎると発光効率が低下する。具体的には、発光体材料にもよるが、好ましくは100〜2000nm程度である。
【0071】
発光層の形成方法は、気相堆積法を用いることが可能である。気相堆積法としては、スパッタ法や蒸着法等の物理的気相堆積法やCVD法等の化学的気相堆積法が好ましい。また、前述したように特にSrS:Ceの発光層を形成する場合には、H2S雰囲気下、エレクトロンビーム蒸着法により形成すると、高純度の発光層を得ることが可能である。
【0072】
発光層の形成後、好ましくは加熱処理を行う。加熱処理は、基板側から電極層、誘電体層、発光層と積層した後に行っても良いし、基板側から電極層、誘電体層、発光層、薄膜絶縁体層、あるいはこれに電極層を形成した後に加熱処理(キャップアニール)を行っても良い。熱処理の温度は形成する発光層によるが、好ましくは300℃以上、より好ましくは、400℃以上、また、誘電体層の焼成温度以下、処理時間は10〜600分である。加熱処理時の雰囲気としては、発光層の組成、形成条件によりAir、N2,Ar,He等を選べばよい。
【0073】
発光層上に形成される薄膜絶縁体層(15)は、前記したように省略しても良いがこれを有することが好ましい。この薄膜絶縁体層(15)は多層状誘電体層上の薄膜絶縁体層(17)と同様の物質で構成されるが、特に多層状誘電体層と同じ物質で構成することが好ましい。薄膜絶縁体層(15)を形成する方法としては、薄膜絶縁体層(17)と同様である。また、薄膜絶縁体層(15)の膜厚としては、好ましくは50〜1000nm、特に好ましくは50〜500nm程度である。
【0074】
透明電極層は膜厚0.2μm〜1μmのITOやSnO2(ネサ膜)、ZnO−Al等の酸化物導電性材料等が用いられる。透明電極層の形成方法としては、スパッタ法のほか蒸着法等の公知の技術を用いればよい。
【0075】
なお、上記した薄膜EL素子は単一発光層のみを有するが、本発明の薄膜EL素子は、このような構成に限定されるものではなく、膜厚方向に発光層を複数積層しても良いし、マトリックス状にそれぞれ種類の異なる発光層(画素)を組み合わせて平面的に配置するような構成としても良い。
【0076】
また、本発明の薄膜EL素子は電子顕微鏡による観察で容易に識別される。すなわち、本発明において前記電極層上にバッファ層を有し、前記誘電体層が前記バッファ層上に溶液塗布焼成法を複数回繰り返すことにより多層状に形成された誘電体層はバッファ層の存在や誘電体層が多層状に形成されている特徴のみならず他の方法を用いて形成された誘電体層との膜質の違いも観察される。さらに、誘電体層表面の平滑性が極めて良好であるという特徴がある。また、バッファ層の効果により誘電体層第1層のクラック発生が抑制されるため、誘電体層第1層から欠陥の少ない誘電体層が形成されている。
【0077】
上記したように本発明の薄膜EL素子は、発光層が積層される誘電体層表面の平滑性が極めて良好であり、絶縁耐圧が高くかつ欠陥が著しく少ないため、高性能、高精細のディスプレイを容易に構成することもできる。また、製造工程が容易であり、製造コストを低く抑えることが可能である。
【0078】
【実施例】
以下に本発明の実施例を具体的に示しさらに詳細に説明する。
(実施例1)
99.6%純度のアルミナ基板およびソーダライムベース高耐熱ガラス基板(軟化点820℃)を用い、この基板上にスパッタリング法により微量添加物を添加したAu薄膜を1.2μmの厚さに形成し、700℃で熱処理を行って安定化した。このAu薄膜をフォトエッチング法を用いて幅300μm、スペース30μmの多数のストライプ状にパターニングした。
【0079】
次にこの基板にBaTiO3,SrTiO3,TiO2薄膜をスパッタ法により形成し、バッファ層とした。
【0080】
BaTiO3薄膜の形成条件として、マグネトロンスパッタ装置を用い、BaTiO3セラミックスをターゲットとして、Arガス3Paの圧力で、13.56Mz高周波電極密度2W/cm2の条件で成膜を行った。このとき成膜速度は約5nm/minであり、スパッタリング時間を調整することで膜厚5〜100nmのバッファ層を得た。このとき形成されたBaTiO3薄膜はアモルファス状態であり、膜密度は80〜90%であった。また、スパッタリングされた膜の比誘電率は約20であり、この膜を600℃で熱処理したところ、比誘電率400の値が得られた。また、熱処理をしたBaTiO3薄膜はペロブスカイト構造を有することがX線回折法により確認された。本実施例では600℃の温度で熱処理を行ったが500〜700℃の温度で熱処理を行っても効果は同等であった。
【0081】
SrTiO3薄膜の形成条件として、マグネトロンスパッタ装置を用い、SrTiO3セラミックスをターゲットとして、Arガス3Paの圧力で、13.56Mz高周波電極密度2W/cm2の条件で成膜を行った。このとき成膜速度は約4nm/minであり、スパッタリング時間を調整することで膜厚100nmのバッファ層を得た。このとき形成されたSrTiO3薄膜はアモルファス状態であり、膜密度は80〜90%であった。また、スパッタリングされた膜の比誘電率は膜の導電性が高く測定できなかったが、この膜を600℃で熱処理したところ、比誘電率200〜300の値が得られた。また、熱処理をしたSrTiO3薄膜はペロブスカイト構造を有することがX線回折法により確認された。本実施例では600℃の温度で熱処理を行ったが500〜700℃の温度で熱処理を行っても効果は同等であった。
【0082】
また、TiO2薄膜の形成条件として、マグネトロンスパッタ装置を用い、TiO2セラミックスをターゲットとして、Arガス1Paの圧力で、13.56Mz高周波電極密度2W/cm2の条件で成膜を行った。このとき成膜速度は約2nm/minであり、スパッタリング時間を調整することで膜厚100nmのバッファ層を得た。また、スパッタリングされた膜の比誘電率は膜の導電性が高く測定できなかったが、この膜を600℃で熱処理したところ、比誘電率80の値が得られた。また、本実施例では600℃の温度で熱処理を行ったが500〜700℃の温度で熱処理を行っても効果は同等であった。
【0083】
この基板に溶液塗布焼成法を用いて誘電体層を形成した。溶液塗布焼成法による誘電体層の形成方法として、以下の方法で作製したPZTのゾルゲル液を準備し溶液塗布焼成法前駆体溶液として用いた。焼成方法は、バッファ層が形成された基板に前駆体溶液をスピンコーティング法にて塗布し、700℃15分間焼成することを所定回繰り返した。
【0084】
基本的なPZTゾルゲル液の作製方法は、8.49gの酢酸鉛三水和物と4.17gの1.3プロパンジオールを約2時間、加熱攪拌し、透明な溶液を得た。これとは別に3.70gのジルコニウム・ノルマルプロポキシド70wt%1−プロパノール溶液と1.58gのアセチルアセトンを乾燥窒素雰囲気中で30分間加熱攪拌し、これに3.14gのチタニウム・ジイソプロポキシド・ビスアセチルアセトネート75wt%2−プロパノール溶液と2.32gの1.3プロパンジオールを加え、更に2時間加熱攪拌した。これら2つの溶液を80℃で混合し、乾燥窒素雰囲気中で2時間加熱攪拌し、褐色透明な溶液を作製した。この溶液を130℃で数分間保持することにより副生成物を取り除き、更に3時間加熱攪拌することによりPZT前駆体溶液を作製した。
【0085】
PZTゾルゲル液の粘度調整は、n−プロパノールを用いて希釈することにより行った。単層当たりの誘電体層の膜厚は、スピンコーティング条件及びゾルゲル液の粘度を調整することにより、1層0.4μm、0.7μmとした。上記ゾルゲル液をPZT前駆体溶液としてスピンコーティング及び焼成を繰り返すことにより表1に示す誘電体層を形成した。続いてそれぞれの試料を所定の個数ずつ耐圧を評価し平均耐圧を求めた。
【0086】
【表1】

Figure 0004749536
【0087】
表1中の膜構造とは膜厚×積層回数を表す。例えば試料4の膜構造は0.7μmを6層積層した構造である。表1から明らかなように、本発明のバッファ層を介して誘電体層を形成した試料はバッファ層を形成することなく同じ構造の誘電体層を形成した比較例に対して高い平均耐圧を有している。また、多層状誘電体層の膜厚が4μm未満の試料3は平均耐圧が低く、下部電極膜厚に対し多層状誘電体層の膜厚が4倍以上無い試料4は平均耐圧が十分に得られていないことがわかる。また、この実施例ではバッファ層を形成後あらかじめ熱処理を行った後、溶液塗布焼成法により誘電体層を形成したが、あらかじめ熱処理を行うことなく溶液塗布焼成法により誘電体層を形成したものも誘電率ならびに耐圧は同等であった。このことは溶液塗布焼成法の工程における熱処理はバッファ層に対しても熱処理の効果が与えられことによる。
【0088】
また、試料9〜12および試料6を比較するとバッファ層が厚くなることにともなって平均耐圧が向上していることがわかる。図8,9,10は、それぞれ試料1,10,6の誘電体層表面の電子顕微鏡(SEM)写真である。図より明らかなように、バッファ層を有していない試料1では無数のクラックが観察されているがバッファ層を形成した上に誘電体層を形成した試料6,12では誘電体層のクラックの発生が抑制されていることがわかる。また、試料1でクラックの発生の核となる欠陥が試料10では観察されるが試料6では欠陥が埋められておりわずかに痕跡のみが観察される。
基板をガラスとした試料12はアルミナ基板を用いた同一の膜構造である試料6とほぼ同様の平均耐圧が得られている。さらに、バッファ層をSrTiO3、TiO3とした試料13,14においても実用にされる200V以上の平均耐圧が得られている。
【0089】
表1の試料3〜14と同様の構成として形成された誘電体層にを200℃に加熱した状態でMnをドープしたZnS蒸着源を用い、ZnS発光体薄膜を厚さ0.8μm となるよう蒸着法により形成した後、真空中600℃で10分間熱処理した。
【0090】
次に、第2薄膜絶縁体層としてSi34薄膜と上部電極層としてITO薄膜をスパッタリング法により順次形成することにより薄膜EL素子とした。その際、上部電極層のITO薄膜はメタルマスクを成膜時に用いることにより幅1mmのストライプ上にパターニングした。発光特性は、得られた素子構造の下部電極、上部透明電極から電極を引き出し、1kHzのパルス幅50μsにて発光輝度が飽和するまでの電界を印加して測定した。また、それぞれの薄膜EL素子を所定の個数ずつ作製し評価した。
【0091】
その結果、試料3を用いた薄膜EL素子は、発光敷居値付近(140〜160V)の電圧を印加した時点で約半数の試料において絶縁破壊を起こし破壊した。また、試料4は作製した試料の約1割において最高輝度に達する前に絶縁破壊を起こした。この原因として平均耐圧が低かったことが考えられる。これに対し、その他の試料上に形成された薄膜EL素子は何れも最高輝度6000〜10000cd/m2が得られ、かつその時の印加電圧でも絶縁破壊が発生しなかった。
(実施例2)
ソーダライムベース高耐熱ガラス基板(軟化点820℃)を用い、この基板上にスパッタリング法により薄膜下部電極層としてAg/Pd(30%)薄膜を0.5μmの厚さに形成し、700℃で熱処理を行って安定化した。この薄膜下部電極層をフォトエッチング法を用いて幅500μm、スペース50μmの多数のストライプ状にパターニングした。
【0092】
次にこの基板にスパッタリング法によりSrTiO3薄膜を形成し、バッファ層とした。SrTiO3薄膜の形成条件は実施例1に示した条件と同様とし、500℃で熱処理したところ、比誘電率200の値が得られた。また、熱処理をしたSrTiO3薄膜はペロブスカイト構造を有することがX線回折法により確認された。
【0093】
この基板に溶液塗布焼成法を用いて誘電体層を形成した。溶液塗布焼成法による誘電体層の形成方法として、以下の方法で形成したゾルゲル液をBaTiO3前駆体溶液として基板にディップコーティング法にて塗布し、最高温度700℃にて10分間焼成することを所定回繰り返した。このとき1層当たりの誘電体層の膜厚は1.2μmであった。
【0094】
BaTiO3前駆体溶液の作製方法としては、分子量63万のPVP(ポリビニルピロリドン)を2−プロバノールに完全に溶解し、酢酸及びチタンテトライソプロポキシドを攪拌しながら添加し、透明な溶液を得た。この溶液に純水と酢酸バリウムの混合溶液を攪拌しながら滴下し、この状態で攪拌を続けながら所定時間のエージングを行った。各出発原料の組成比は、酢酸バリウム:チタンテトライソプロポキシド:PVP:酢酸:純水:2−プロパノール=1:1:0.5:9:20:20である。これによりBaTiO3前駆体溶液が得られた。
【0095】
上記BaTiO3前駆体溶液の塗布と焼成を繰り返すことにより表2に示す誘電体層を形成した。
【0096】
【表2】
Figure 0004749536
【0097】
表2中の膜構造とは表1と同様に膜厚×積層回数を表す。表2から明らかなように、この実施例においても本発明のバッファ層を形成した後に誘電体層を形成した試料はバッファ層を形成することなく同じ構造の誘電体層を形成した比較例に対して高い平均耐圧を有している。
【0098】
このようにして形成された試料21〜25に実施例1と同様に発光層、薄膜絶縁体層、上部透明電極を形成し薄膜EL素子を作製し、それぞれ所定の個数ずつ発光特性を評価したところいずれの薄膜EL素子においても最高輝度6000〜10000cd/m2が得られた。
【0099】
【発明の効果】
上記のように本発明の効果は明らかである。本発明によれば、従来の薄膜EL素子において問題とされた誘電体層に生じる欠陥、特に溶液塗布焼成法を用いて形成された誘電体層の焼成時のクラックの発生を抑制し、絶縁耐圧を向上させ、均一かつ信頼性の高い薄膜EL素子とその製造方法を高コスト化することなく提供することができる。
【図面の簡単な説明】
【図1】本発明の薄膜EL素子の構造を示す断面図である。
【図2】従来の薄膜EL素子の構造を示す断面図である。
【図3】従来の薄膜EL素子の構造を示す断面図である。
【図4】従来の薄膜EL素子の構造を示す断面図である。
【図5】従来の薄膜EL素子の誘電体層を形成する工程を示す断面図である。
【図6】従来の誘電体層のの焼結時における膜厚変化を示す図である。
【図7】従来の薄膜EL素子の断面の電子顕微鏡写真である。
【図8】比較例による薄膜EL素子の誘電体層の表面の電子顕微鏡写真である。
【図9】本発明による薄膜EL素子の誘電体層の表面の電子顕微鏡写真である。
【図10】本発明による薄膜EL素子の誘電体層の表面の電子顕微鏡写真である。
【符号の説明】
11 基板
12 下部電極層
10 バッファ層
13 多層状誘電体層
17 薄膜絶縁体層
14 発光層
15 薄膜絶縁体層
16 透明電極層
21 透明基板
22 透明電極層
23 薄膜透明第1絶縁体層
24 発光層
25 薄膜透明第2絶縁体層
26 電極層
31 基板
32 下部厚膜電極
33 厚膜誘電体層
34 発光層
35 薄膜絶縁体層
36 上部透明電極層
41 基板
42 下部電極層
43 多層状誘電体層
44 発光層
45 薄膜絶縁体層
46 透明電極層
51 基板
52 下部電極層
53−1 誘電体層第1層
53−2 誘電体層第2層
53−3 誘電体層第3層
53−4 誘電体層第4層
57 クラック[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an electrically insulating substrate, an electrode layer having a pattern on the substrate, a thin film EL element having at least a structure in which a dielectric layer, a light emitting layer, and a transparent electrode layer are laminated on the electrode layer, and a method for manufacturing the same.
[0002]
[Prior art]
EL elements have been put into practical use as backlights for liquid crystal displays (LCDs) and watches.
[0003]
An EL element is an element using a phenomenon in which a substance emits light when an electric field is applied, that is, an electroluminescence (EL) phenomenon.
[0004]
The EL element includes a dispersed EL element having a structure in which a powder luminescent material is dispersed in an organic substance or a hollow and electrode layers are provided on the upper and lower sides, two electrode layers and two thin film insulators on an electrically insulating substrate. There is a thin film EL element using a thin film light emitter formed in a sandwiched manner. Further, there are a DC voltage driving type and an AC voltage driving type for each driving method. Dispersion EL elements have been known for a long time and have the advantage of being easy to manufacture, but their use has been limited because of their low brightness and short lifetime. On the other hand, thin film EL elements have been widely used in recent years because of their high brightness and long life.
[0005]
FIG. 2 shows a structure of a typical double insulation type thin film EL element as a conventional thin film EL element. This thin film EL element is a transparent electrode having a predetermined stripe pattern made of ITO having a film thickness of about 0.2 μm to 1 μm on a transparent substrate (21) such as blue plate glass used for liquid crystal displays, PDPs and the like. A layer (22), a thin film transparent first insulator layer (23), a light emitting layer (24) having a thickness of about 0.2 μm to 1 μm, and a thin film transparent second insulator layer (25) are laminated, and further a transparent electrode The electrode layer (26) such as an Al thin film patterned in a stripe shape so as to be orthogonal to the layer (22) is formed, and the specific selected by the matrix composed of the transparent electrode layer (22) and the electrode layer (26) By selectively applying a voltage to the light emitter, the light emitter of the specific pixel emits light, and the emitted light is taken out from the substrate side. Such a thin-film insulator layer has a function of limiting the current flowing in the light-emitting layer, can suppress the dielectric breakdown of the thin-film EL element, and contributes to obtaining stable light-emitting characteristics. EL devices are widely used commercially.
[0006]
The thin film transparent insulator layers (23) and (25) are Y 2 O Three , Ta 2 O Five , Ai Three N Four , BaTiO Three , Etc. are formed in a thickness of about 0.1 to 1 μm by sputtering or vapor deposition.
[0007]
As a light emitting material, ZnS added with Mn which emits yellow-orange light has been mainly used from the viewpoint of easiness of film formation and light emission characteristics. In order to produce a color display, it is indispensable to use a luminescent material that emits light in three primary colors of red, green, and blue. These materials include SrS added with blue light emitting Ce and ZnS added with Tm, ZnS added with red light emitting Sm and CaS added with Eu, ZnS added with green light emitting Tb, and CaS added with Ce. It has been known.
[0008]
In addition, the monthly display '98 April issue “Recent display technology trends” Tanaka's works p1 to 10 include ZnS, Mn / CdSSe, etc. as materials for obtaining green light emission, such as ZnS: As materials for obtaining blue light emission, such as TbOF and ZnS: Tb, SrS: Cr, (SrS: Ce / ZnS) n, Ca 2 Ga 2 S Four : Ce, Sr 2 Ga 2 S Four A light emitting material such as Ce is disclosed. In addition, light-emitting materials such as SrS: Ce / ZnS: Mn are disclosed as materials that obtain white light emission.
[0009]
Further, among the above materials, SrS: Ce is disclosed in IDW (International Display Workshop) '97 X.Wu "Multicolor Thin-Film Ceramic Hybrid EL Displays" p593 to 596, which is used for a thin film EL element having a blue light emitting layer. ing. Further, in this document, when a light emitting layer of SrS: Ce is formed, H 2 It is disclosed that a high-purity light-emitting layer can be obtained when formed by an electron beam evaporation method in an S atmosphere.
[0010]
However, such a thin film EL element still has structural problems. In other words, since the insulator layer is formed of a thin film, there should be no defects in the thin film insulator due to the stepped portion of the pattern edge of the transparent electrode or dust generated in the manufacturing process when the display has a large area. It is difficult to destroy the light emitting layer due to a local decrease in withstand voltage. Since such defects become a fatal problem as a display device, the thin film EL element has become a big problem for practical application as a large-area display compared to a liquid crystal display or a plasma display. .
[0011]
In order to solve the problem that such a thin film insulator is defective, an electrically insulating ceramic substrate is used as a substrate in Japanese Patent Application Laid-Open No. 7-50197 and Japanese Patent Publication No. 7-44072. Instead, a thin film EL device using a thick film dielectric is disclosed. As shown in FIG. 3, this thin film EL device has a lower thick film electrode layer (32), a thick film dielectric layer (33), a light emitting layer (34), and a thin film insulator layer on a substrate (31) such as ceramic. (35) The upper transparent electrode layer (36) is laminated. Thus, unlike the structure of the thin-film EL element shown in FIG. 2, the transparent electrode layer is formed on the upper side in order to take out light emitted from the light emitter from the upper side opposite to the substrate.
[0012]
In this thin film EL element, the thick film dielectric layer is formed to have a thickness of several tens (m to several hundred μm, several hundreds to several thousand times that of the thin film insulator layer. There are very few dielectric breakdowns caused by defects formed, and there is an advantage that a high reliability and a high yield during manufacturing can be obtained. However, this problem is improved by using a high dielectric constant material for the dielectric layer.
[0013]
However, the light emitting layer formed on the thick film dielectric layer has a thickness of only several hundreds of nanometers, which is about 1/100 of the thick film dielectric layer. Therefore, the surface of the thick dielectric layer must be smooth at a level below the thickness of the light emitting layer, but it is difficult to sufficiently smooth the dielectric surface produced by the normal thick film process. there were.
[0014]
That is, since the thick film dielectric layer is essentially composed of ceramics using a powder raw material, a volume shrinkage of about 30 to 40% is usually required for dense sintering, but ordinary ceramics are sintered. In some cases, the thick film ceramics formed on the substrate cannot be shrunk in the in-plane direction because the thick film is constrained by the substrate. The volume can be contracted only in one dimension in the thickness direction. For this reason, the thick dielectric layer becomes essentially porous with insufficient sintering.
[0015]
Further, since the densification process is a ceramic solid-phase reaction of powder having a certain particle size distribution, abnormal sintering points such as abnormal crystal growth and formation of giant vacancies are likely to be formed. Furthermore, since the surface roughness of the thick film does not become less than the crystal grain size of the polycrystalline sintered body, the surface has an uneven shape of sub-μm size or more even without the above defects.
[0016]
Thus, if the surface of the dielectric layer has a defect or if the film quality is porous or uneven, a light-emitting layer formed by vapor deposition or sputtering is formed uniformly on the surface following the surface shape. I can't do it. For this reason, since an electric field cannot be effectively applied to the light emitting layer portion formed on the non-flat portion of such a substrate, the effective light emitting area is reduced and light emission is caused by local nonuniformity of the film thickness. There is a problem that the layer partially breaks down to cause a decrease in luminance. Furthermore, since the film thickness greatly fluctuates locally, the electric field intensity applied to the light emitting layer varies greatly locally, and there is a problem that a clear light emission voltage threshold value cannot be obtained.
[0017]
For this reason, in the conventional manufacturing process, after the large unevenness | corrugation of the surface of the thick film dielectric layer was removed by grinding | polishing process, the operation | work of removing a further fine unevenness | corrugation by a sol gel process was required.
[0018]
However, it is technically difficult to polish a large-area substrate for a display or the like, which is a factor for increasing the cost. The addition of the sol-gel process was a factor that further increased the cost. In addition, when the thick film dielectric layer has an abnormal sintering point and large irregularities that cannot be completely removed by polishing, the addition of the sol-gel process cannot be dealt with, and this is a factor that decreases the yield. For this reason, it has been extremely difficult to form a dielectric layer free from light emitting defects with a thick film dielectric at low cost.
[0019]
In addition, since the thick film dielectric layer is formed by a ceramic powder material sintering process, its firing temperature is high. That is, the firing temperature is 800 ° C. or higher, usually 850 ° C., as in the case of ordinary ceramics, and a firing temperature of 900 ° C. or higher is required to obtain a particularly dense thick film sintered body. The substrate on which such a thick dielectric layer is formed is limited to an alumina ceramic or zirconia ceramic substrate due to problems of heat resistance and reactivity with the dielectric layer, and it is difficult to use an inexpensive glass substrate. When the ceramic substrate is used for a display, it is a necessary condition to have a large area and good smoothness. However, it is technically difficult to obtain a substrate having such a condition, which increases the cost. Met.
[0020]
Further, the metal film used as the lower electrode layer also needs to use an expensive noble metal such as palladium or platinum because of its heat resistance, which has been a factor in increasing the cost.
[0021]
In order to solve such problems, the present inventor repeats the solution coating and baking method as a dielectric layer a plurality of times instead of a conventional thick film dielectric or a thin film dielectric formed by sputtering or the like. Japanese Patent Application No. 2000-299352 proposed to form a multilayer dielectric layer thicker than the conventional thin film dielectric layer.
[0022]
The structure of a thin film EL element using the above multilayer dielectric layer is shown in FIG. This thin film EL element is a multilayer dielectric formed by repeating a solution coating and firing method a plurality of times on a lower electrode layer (42) having a predetermined pattern on a substrate (41) having electrical insulation. The light emitting layer (44), preferably the thin film insulator layer (45) and the transparent electrode layer (46) are laminated on the layer (43) and further on the dielectric layer.
[0023]
The multi-layered dielectric layer having such a structure can prevent a high insulation breakdown voltage, local insulation defects due to dust in the process, and remarkably good surface flatness as compared with a conventional thin film dielectric. It has the characteristic of being. Furthermore, since the thin film EL element using the multilayer dielectric layer can form the dielectric layer at a temperature of 700 ° C. or lower, it is possible to use a glass substrate that is less expensive than a ceramic substrate. is there.
[0024]
However, when such a solution coating firing method is used, a large number of cracks are likely to occur during firing in the first dielectric layer formed on the lower electrode. Since it is a location with a low withstand voltage and causes dielectric breakdown, it has been a practical problem.
[0025]
Next, a conventional process for forming a dielectric layer formed in a multilayer shape will be described with reference to FIG. In FIG. 5A, a lower electrode layer (52) patterned in a stripe shape on a substrate (51), and a first dielectric layer (53-1) is formed on the electrode layer by a solution coating and firing method.
[0026]
However, in this conventional structure forming process, cracks (57) are likely to be formed in the dielectric layer for some reason during firing after solution application, and this portion becomes a defect and becomes a defective point of insulation of the dielectric layer. . Such cracks are particularly likely to occur at a very high density in the first solution-coated fired dielectric layer formed on the metal electrode layer. Defects in the dielectric layer caused by such cracks, particularly defects formed on the electrodes, directly cause a decrease in the dielectric breakdown voltage of the dielectric layer, which is a fatal defect for the EL element.
[0027]
In FIG. 5B, the dielectric layer is formed in a multilayer shape by repeating the solution coating and firing method four times. Cracks generated during the formation of the first dielectric layer are filled with the second dielectric layer (53-2), and further, the third dielectric layer (54-3) and the fourth layer (54-4) are formed. ing. By repeating the solution coating / firing method in this manner, it is possible to suppress the dielectric breakdown voltage defect portion in the vicinity of the pattern edge portion of the lower electrode and the thickness reduction of the dielectric layer due to the defect in the dielectric layer.
[0028]
By using a multilayer dielectric layer formed by repeating the solution coating and firing method multiple times as a dielectric layer in this way, it is possible to suppress a decrease in breakdown voltage due to cracks occurring in the dielectric layer, but it is not sufficient There wasn't.
[0029]
[Problems to be solved by the invention]
It is an object of the present invention to suppress the occurrence of defects that occur in a dielectric layer, which has been a problem in conventional thin film EL devices, in particular, the generation of cracks during firing of a dielectric layer formed by using a solution coating and firing method, thereby reducing the withstand voltage. An object of the present invention is to provide a uniform and highly reliable thin film EL element and a manufacturing method thereof without increasing the cost.
[0030]
[Means for Solving the Problems]
The above-mentioned problems are solved by the present inventions (1) to (10) below.
(1) A thin film EL element having at least a structure in which a substrate having electrical insulation, an electrode layer having a pattern on the substrate, and a dielectric layer, a light emitting layer, and a transparent electrode layer are laminated on the electrode layer, A thin film EL element comprising a buffer layer on the electrode layer, and the dielectric layer being formed in a multilayer shape by repeating a solution coating and baking method a plurality of times on the buffer layer.
(2) The thin film EL element according to (1), wherein the buffer layer is a high dielectric constant film.
(3) The thin film EL element according to (1) or (2), wherein the buffer layer is a high dielectric constant film having a relative dielectric constant of 100 or more.
(4) The thin film EL element according to any one of (1) to (3), wherein the buffer layer is made of a perovskite structure dielectric.
(5) The thin film EL element according to any one of (1) to (3), wherein the buffer layer is formed by a sputtering method.
(6) The thin film EL element according to any one of (1) to (5), wherein a film thickness of the multilayer dielectric layer is 4 μm or more and 16 μm or less.
(7) The thin film EL element according to any one of (1) to (6), wherein the multilayer dielectric layer is formed by repeating the solution coating and firing method three times or more.
(8) A method of manufacturing a thin film EL device having at least a structure in which a substrate having electrical insulation, an electrode layer having a pattern on the substrate, and a dielectric layer, a light emitting layer, and a transparent electrode layer are laminated on the electrode layer. A method of manufacturing a thin film EL device, comprising: forming a buffer layer on the electrode layer; and forming the dielectric layer in a multilayer shape by repeating a solution coating and baking method on the buffer layer a plurality of times. .
(9) The method for manufacturing a thin film EL element according to (8), wherein the buffer layer is made of a high dielectric material.
(10) The method for manufacturing a thin film EL element according to (8) or (9), wherein the buffer layer is formed by a sputtering method.
[0031]
DETAILED DESCRIPTION OF THE INVENTION
The present inventor has found that the occurrence of cracks described above commonly occurs while trying various precursor solutions for solution coating and baking methods, and as a result of analyzing the cause, in the baking process common to solution coating and baking methods. It was a problem, and the cause was estimated as follows. Here, the precursor solution refers to a solution containing an intermediate compound produced by dissolving a raw material compound in a solvent in a solution coating and firing method such as a sol-gel method or a MOD method.
[0032]
The precursor solution used in the solution coating firing method is composed of a metal alkoxide or metal organic compound of a metal element constituting the dielectric layer, a complex of these metal element source and organic substance in the solution, and a volatile solvent. . In the film formation method of the solution coating and baking method, the precursor solution layer is formed on the substrate by applying the precursor solution to the substrate by a method such as spin coating, dip coating or spray coating, and then the solution layer is baked. In this step, an organic component in the precursor solution is removed, an ultrafine oxide phase is generated by the combination of the metal element and oxygen, and the oxide is sintered to form a dielectric.
[0033]
Here, the change of the film thickness in a baking process is shown in FIG. In the figure, the film thickness immediately after coating is taken as 1, and the change in relative film thickness in the firing process is shown. In this firing process, the following phenomenon occurs. First, the solvent component in the precursor solution volatilizes to a temperature corresponding to its boiling point at a relatively low temperature (˜200 ° C.), and the film thickness of the solution layer of the applied solution is greatly reduced. At this time, the film thickness is still considerably larger than the final film thickness, and since many organic substances are present in the film, the film is mechanically soft and cracks and the like are not easily generated.
[0034]
When the temperature further increases (up to 400 ° C.), the organic component gradually evaporates from the complex of the metal element source and the organic substance (in the solution) due to decomposition or the like, and the film thickness is further reduced, and the film is mechanically stiff. Thus, a large tensile stress is generated as the film shrinks. At this time, the largest crack is likely to occur.
[0035]
After this stage, the organic component is almost eliminated from the film, and when the remaining oxide of the metal element is sintered, a crystalline dielectric film is formed by sintering. The stress accompanying sintering is generated at the same time as the material is partially relaxed. At this time, a very large crack is not formed.
[0036]
It is presumed that the dielectric layer formed by the solution coating and baking method is usually formed in such a process, and naturally the composition of the precursor solution and the coating and baking conditions are set so that cracks do not occur in such a baking process. However, even when optimized in this manner, the cracks occur on the metal electrode layer at a very high frequency.
[0037]
This is because, in the firing process described above, the metal electrode layer has a thermal expansion coefficient different from that of the substrate, and since this thermal expansion coefficient is usually larger than the thermal expansion coefficient of the substrate, compressive stress is generated in the electrode layer, A minute hilllock is formed in the electrode, and the melting point of the metal constituting the electrode is not sufficiently high, so that a recrystallization phenomenon of the metal electrode occurs. For this reason, it is considered that the cause is that excessive stress is locally applied to the solution-coated fired dielectric layer as compared with a normal ceramic or glass substrate.
[0038]
As a result of estimating and considering the cause of crack occurrence in this way, the present inventor has provided a buffer layer between the dielectric layer and the metal electrode layer, and has a mechanical clamping effect on the surface of the metal electrode layer. It was found that the generation of cracks can be suppressed by applying the
[0039]
FIG. 1 is a structural diagram of a thin film EL element of the present invention. In the thin film EL device of the present invention, a solution coating and firing method is performed a plurality of times through a lower electrode layer (12) having a predetermined pattern on a substrate (11) having electrical insulation and a buffer layer (10) thereon. A multilayer dielectric layer (13) formed by repeating, and further a thin film insulator layer (17), a light emitting layer (14), a thin film insulator layer (15), and a transparent electrode layer (16) on the dielectric layer. Is a laminated structure. The thin film insulator layer (17) and the thin film insulator layer (15) may be omitted.
[0040]
The thin film EL element of the present invention can suppress the occurrence of cracks in the dielectric layer on the lower electrode layer due to the effect of the buffer layer. For this reason, the cause of the defect is dust or pattern edge caused by the manufacturing process. However, the occurrence of the defect due to such dust or the like is sufficiently small. It becomes possible to suppress by repeating. Therefore, it is possible to extremely reduce the occurrence of a portion having a low local withstand voltage that causes dielectric breakdown.
[0041]
The substrate is not particularly limited as long as it has electrical insulation and can maintain a predetermined heat resistance without contaminating the lower electrode layer and the dielectric layer formed thereon.
[0042]
Specific materials include alumina (Al 2 O Three ), Quartz glass (SiO 2 ), Magnesia (MgO), forsterite (2MgO · SiO) 2 ), Steatite (MgO.SiO) 2 ), Mullite (3Al 2 O Three ・ 2SiO 2 ), Beryllia (BeO), zirconia (ZrO) 2 ), Aluminum nitride (AlN), silicon nitride (SiN), ceramic substrate such as silicon carbide (SiC), crystallized glass, high heat-resistant glass, blue plate glass, etc., or a metal substrate subjected to a brazing process Etc. can also be used.
[0043]
Of these, crystallized glass, high heat resistance glass, and blue plate glass, if matched with the firing temperature of the dielectric layer to be formed, are low in cost, surface property, flatness, and easy to produce a large area substrate. To preferred.
[0044]
The lower electrode layer is formed to have a plurality of stripe patterns, the line width is one pixel width, and the space between the lines becomes a non-light emitting region. Therefore, the space between the lines can be made as small as possible. Desirably, depending on the resolution of the target display, for example, a line width of 200 to 500 μm and a space of about 20 μm are required.
[0045]
The material of the lower electrode layer is preferably a material that has high conductivity, is not damaged when the dielectric layer is formed, and has low reactivity with the dielectric layer and the light emitting layer. Such lower electrode layer materials include noble metals such as Au, Pt, Pd, Ir, and Ag, noble metal alloys such as Au—Pd, Au—Pt, Ag—Pd, and Ag—Pt, and Ag—Pd—Cu. An electrode material having a precious metal such as a main component and a nonmetallic element added is desirable because oxidation resistance to an oxidizing atmosphere during firing of the dielectric layer can be easily obtained. Further, a base metal such as Ni or Cu can be used, and the oxygen partial pressure when firing the dielectric layer can be set within a range in which these non-metals are not oxidized. As a method for forming the lower electrode layer, a known technique such as sputtering, vapor deposition, or plating may be used.
[0046]
In the present invention, the dielectric layer is formed on the multilayer dielectric layer through the buffer layer by a solution coating firing method.
[0047]
The dielectric layer is preferably made of a material having a high dielectric constant and a high withstand voltage. Here, when the dielectric constants of the dielectric layer and the light emitting layer are e1 and e2, respectively, the film thicknesses are d1 and d2, and the voltage Vo is applied between the upper electrode layer and the lower electrode layer, the voltage applied to the light emitting layer V2 is represented by the following equation.
V2 / Vo = (e1 * d2) / (e1 * d2 + e2 * d1) ------ (1)
Assuming that the relative dielectric constant of the light emitting layer is e2 = 10 and the film thickness is d2 = 1 μm,
V2 / Vo = e1 / (e1 + 10 × d1) ------- (2)
Since the voltage effectively applied to the light emitting layer is at least 50% or more of the applied voltage, preferably 80% or more, more preferably 90% or more,
In the case of 50% or more, e1 ≧ 10 × d1 -------- (3)
In the case of 80% or more, e1 ≧ 40 × d1 -------- (4)
In the case of 90% or more, e1 ≧ 90 × d1 -------- (5)
That is, the relative dielectric constant of the dielectric layer needs to be at least 10 times, preferably 40 times or more, more preferably 90 times or more of the film thickness when the unit is expressed in μm. For example, if the film thickness of the dielectric layer is 5 μm, the relative dielectric constant needs to be 50 to 200 to 450 or more.
[0048]
Examples of such a high dielectric constant material include BaTiO. Three , (Ba x Ca 1-x ) TiO Three , (Ba x Sr 1-x ) TiO Three , PbTiO Three , Pb (Zr x Ti 1-x ) Three (Personal) dielectric materials having a perovskite structure such as Pb (Mg) 1/3 Ni 2/3 ) O Three Composite perovskite relaxor type ferroelectric materials represented by Four Ti Three O 12 , SrBi 2 Ta 2 O 9 Bismuth layered compounds represented by x Ba 1-x Nb 2 O 6 , PbNbO 6 A tungsten bronze type ferroelectric material typified by, etc. is used. Among these, BaTiO Three A ferroelectric material having a perovskite structure such as PZT is preferable because it has a high relative dielectric constant and can be easily synthesized at a relatively low temperature.
[0049]
The dielectric layer is formed by a solution coating and firing method such as a sol-gel method or a MOD method. In the sol-gel method, generally, a predetermined amount of water is added to a metal alkoxide dissolved in a solvent, and a precursor solution of a sol having an MOM bond formed by hydrolysis and polycondensation reaction is applied to a substrate and baked. This is a method for forming a film. The MOD (Metal-Organic Decomposition) method forms a film by dissolving a metal salt of a carboxylic acid having an MO bond in an organic solvent to form a precursor solution, and applying and baking the substrate. Is the method.
[0050]
The sol-gel method and the MOD method are not completely separate methods and are generally used in combination with each other. For example, when forming a PZT film, it is common to use lead acetate as the Pb source and adjust the solution using the alkoxide as the Ti and Zr sources. In addition, the two methods of the sol-gel method and the MOD method may be collectively referred to as the sol-gel method. In any case, a film is formed by applying a precursor solution to a substrate and baking it. Then, it is set as the solution application baking method. In addition, even a solution in which sub-μm dielectric particles and a dielectric precursor solution are mixed is included in the dielectric precursor solution of the present invention, and this solution is applied even when the solution is applied to a substrate and fired. It is included in the solution coating and baking method of the invention.
[0051]
In the solution coating and firing method, in both the sol-gel method and the MOD method, the elements constituting the dielectric are uniformly mixed in the order of sub-μm or less. Compared to the method using powder sintering, it is possible to synthesize the dielectric at an extremely low temperature.
[0052]
For example, BaTiO Three Taking a perovskite structure ferroelectric such as PZT or the like as an example, a normal ceramic powder sintering method requires a high-temperature process of 900 to 1000 ° C. or more, but if a solution coating and firing method is used, 500 to 700 ° C. is used. Can be formed at low temperatures
Thus, by forming a dielectric layer by a solution coating and firing method, it is possible to use high heat-resistant glass, crystallized glass, blue plate glass, etc. that could not be used from the viewpoint of heat resistance by the conventional thick film method. It becomes possible.
[0053]
Further, the thicknesses of the layers constituting the multilayer dielectric layer may be formed equal, or the layers may be formed with different thicknesses. Each layer may be made of the same material, or may be made of different materials.
[0054]
The buffer layer itself does not generate cracks on the metal electrode and needs to have a sufficient mechanical clamping effect. Therefore, excessive volume shrinkage does not occur in the buffer layer even during the formation of the buffer layer or in the baking process by the solution coating baking method after the buffer layer is formed, and it is sufficiently hard and has an appropriate film thickness compared to the metal electrode. It is necessary to have. As a method for forming such a buffer layer, the density of the buffer layer is sufficiently high at the time when the buffer layer is formed, and the volume shrinkage of the buffer layer is small during the firing of the solution-coated fired layer after the buffer layer is formed. A method that can exert a clamping effect is preferable. That is, as a method for forming the buffer layer, a method in which a large volume shrinkage occurs in the process of forming the desired structure such as the above-described solution coating and baking method is not preferable, and a dense film formation method without causing volume shrinkage is necessary. It is said.
[0055]
As such a film formation method, a vacuum deposition method, a sputtering method, a CVD method, or the like is used, and a film close to the composition and density of the target composition can be directly formed on the substrate without performing post-heat treatment or the like. A membrane method is needed. Among these, the sputtering method is a particularly preferable method because a thin film having the same composition as the target composition can be easily formed. A thin film having a density of 95% or more in a crystallized state and a thin film having a density of 80% or more even in an amorphous state. It can be easily formed.
[0056]
Next, the influence of the relative dielectric constant of the buffer layer will be described. When the relative dielectric constants of the dielectric layer and the buffer layer are e3 and e4, respectively, and the film thicknesses are d3 and d4, the effective relative dielectric constant e5 of the dielectric layer and the buffer layer composite is expressed by the following equation.
e5 = e3 × 1 / [1+ (e3 / e4) × (d4 / d3)] ------- (6)
The decrease in effective dielectric constant of the dielectric layer / buffer layer composite layer due to the insertion of the buffer layer is based on the relationship between the relative dielectric constant between the dielectric layer and the light emitting layer and the effective voltage applied to the light emitting layer. In view of this, it is necessary that the amount be small, and it is desirable that the relative dielectric constant of the composite layer is at least 90%, preferably 95% or more that of the dielectric layer alone. Therefore, from equation (6)
In the case of 90% or more, e3 / d3 ≦ 9 × e4 / d4 -------- (7)
When 95% or more, e3 / d3 ≦ 19 × e4 / d4 -------- (8)
For example, assuming that the relative dielectric constant of the dielectric layer is 1000 and the film thickness is 8 μm, the ratio between the relative dielectric constant and the film thickness of the buffer layer is 1125 or more, preferably 2375 or more. Therefore, assuming that the thickness of the buffer layer is 0.1 μm, the relative dielectric constant needs to be 112.5 to 237.5 or more. If the thickness of the buffer layer is assumed to be 0.01 μm, the relative dielectric constant is 11. 25-23.75 or more is required.
[0057]
The thickness of the buffer layer is not limited as long as the effect of suppressing the generation of cracks during the formation of the dielectric layer due to the interaction between the electrode layer and the dielectric layer can be obtained. The effect is expected to become remarkable, and according to the present inventors' experimental investigation, in the case of an oxide thin film formed by sputtering, the crack suppressing effect is sufficiently recognized from a thickness of 10 nm or more. As the thickness increased, the crack suppression effect was improved, and it became clear that the cracks on the electrode disappeared completely when the thickness was 100 nm or more. Therefore, the required film thickness is at least 10 nm or more, preferably 100 nm or more. This effect is similarly recognized up to a thickness of about 1 μm, but if the thickness is larger than that, overhang may occur as described later. Therefore, the upper limit is preferably 1 μm or less, more preferably 1/2 or less of the electrode layer thickness.
As the material of the buffer layer, alumina (relative dielectric constant: 8), zirconia (relative dielectric constant: about 10), Ta 2 O Five An insulating material such as (relative dielectric constant of about 25) can be used, but high dielectric constant is preferable from the viewpoint of the relationship between the relative dielectric constant and the film thickness, the crack suppression effect, and the reactivity with the dielectric layer. Rate material, eg TiO 2 A material having a relative dielectric constant of 100 or more, for example, Pb 2-x (Zr 1-y Ti y ) 2 O 6-z Pyrochlore type dielectric such as Bi Four Ti Three O 12 , SrBi 2 Ta 2 O 9 Materials such as Bi layered compound type dielectrics typified by, etc., barium titanate (BaTiO Three ), Strontium titanate (SrTiO) Three ), Calcium titanate (CaTiO) Three ), Lead titanate (PbTiO Three ), Lead zirconate (PbZrO) Three ) And other perovskite-type high dielectric constant materials, and mixtures and solid solution compositions thereof ((Ba 1-x Sr x ) TiO Three , PZT, etc.) and perovskite type relaxor oxides are preferred. Especially among these, BaTiO Three A ferroelectric material having a perovskite structure such as PZT is preferable because it has a high relative dielectric constant and can be easily synthesized at a relatively low temperature. Such a material can easily have a dielectric constant suitable for the buffer layer of 100 or more.
[0058]
Further, by using a material having the same crystal structure as that of the dielectric layer formed by the solution coating and firing method, the reaction between the dielectric layer and the buffer layer, the formation of a different phase of the dielectric layer, and the like can be easily avoided. Furthermore, if the same composition is used, it is possible to completely eliminate the decrease in effective relative permittivity of the buffer layer / dielectric layer composite layer due to the use of the buffer layer, and the effective voltage value applied to the light emitting layer can be reduced. Degradation can be avoided.
[0059]
Usually, these materials can obtain a high dielectric constant by performing a heat treatment after film formation. In the present invention, heat treatment at about 500 to 700 ° C. is performed in the step of forming the dielectric layer by the solution coating and baking method. This heat treatment step can give the heat treatment effect to the buffer layer. Therefore, heat treatment may be performed in advance after forming the buffer layer. However, even if heat treatment is not performed, the buffer layer can have a high dielectric constant by a heat treatment step in the solution coating and firing method.
[0060]
Furthermore, in order to clearly explain the operation of the present invention, an electron micrograph of a case where the dielectric layer is not formed on the multilayer dielectric layer by the solution coating and baking method via the buffer layer according to the present invention but is formed by the sputtering method. Will be described. In FIG. 7, a 3 μm lower electrode layer is formed, and BaTiO 3 is sputtered on the patterned substrate. Three It is an electron micrograph at the time of forming 8 micrometers of thin films. As is apparent from FIG. 6, when the dielectric layer is formed by sputtering, the surface of the dielectric film is formed in such a way as to emphasize the step of the substrate, so that the surface of the dielectric has significant irregularities and overhangs. . Such surface irregularities are recognized in the same way when the dielectric layer is formed by vapor deposition in addition to sputtering. It is impossible to form and use a functional thin film such as an EL light emitting layer on such a dielectric layer.
[0061]
That is, according to the present invention, by forming the solution coating and baking method on the lower electrode layer through the buffer layer a plurality of times, the crack of the first dielectric layer that has been generated on the lower electrode in the past can be prevented. In addition to being able to be suppressed by the effect of the conventional method, it is possible to completely cover defects caused by steps and dust in the lower electrode layer, which was not possible with a dielectric layer formed by a conventional method such as sputtering, by repeating the solution coating and firing method multiple times. Furthermore, the surface of the dielectric layer can be flattened and the portion having a weak withstand voltage can be extremely reduced.
[0062]
As a result of detailed experiments by the present inventor, the above effects were particularly recognized under the following conditions.
[0063]
First, the dielectric layer is formed on the lower electrode layer by repeating the solution coating and baking method a plurality of times through the buffer layer. This effect is as described above, and can solve the problem of crack generation in the first dielectric layer, which is particularly problematic. Furthermore, when the number of repetitions is 3 times or more, the film thickness of the defective portion caused by dust or the like in the single dielectric layer should be at least 2/3 or more of the average film thickness of the multilayer dielectric layer. Is possible. In general, the dielectric breakdown voltage design value of the dielectric layer is expected to have a margin of about 50% of the expected applied voltage, so it is possible to avoid problems such as dielectric breakdown even at local voltage drop portions caused by the above-mentioned defects. It becomes.
[0064]
Second, the buffer layer is made of a high dielectric constant film, particularly preferably a substance having a relative dielectric constant of 100 or more. By making the buffer layer a high dielectric constant film, it is possible to prevent the effective relative dielectric constant of the dielectric layer from being lowered due to the interposition of the buffer layer, and in particular, by setting the relative dielectric constant to 100 or more, the effective ratio of the dielectric layer It is possible to reduce the dielectric constant drop to a negligible range. Particularly preferably, the buffer layer is composed of a dielectric film having a perovskite structure as the high dielectric constant film. By making the buffer layer a dielectric film having a perovskite structure, the relative dielectric constant can be easily increased to 100 or more.
[0065]
Third, the buffer layer is formed by a sputtering method. Since a high-density buffer layer can be formed by sputtering, a mechanical clamping effect of the metal electrode is generated from a very thin region having a film thickness of 10 nm, and the generation of cracks in the first dielectric layer due to the solution coating and baking method is suppressed. be able to. By using such a thin buffer layer and using a high dielectric constant, it is possible to minimize a decrease in the effective relative dielectric constant of the dielectric layer due to the buffer layer interposed. .
[0066]
Fourth, the thickness of the multilayer dielectric layer is 4 μm or more and 16 μm or less. According to the inventor's study, the particle size of dust and the like generated in a process in a normal clean room is concentrated in the range of 0.1 to 2 μm, particularly around 1 μm, and the average film thickness is 4 μm or more, preferably 6 μm. In this way, the dielectric breakdown voltage of the dielectric layer defect due to defects such as dust can be set to 2/3 or more of the average breakdown voltage.
[0067]
When the film thickness is 16 μm or more, the number of repetitions of the solution coating and baking method increases excessively, resulting in an increase in cost. Furthermore, as shown in the formulas (3) to (5), when the film thickness of the dielectric layer is increased, it is necessary to increase the relative dielectric constant itself of the dielectric layer, for example, when the film thickness is 16 μm or more. The relative dielectric constant is 160 to 640 to 1440 or more. However, it is generally technically difficult to form a dielectric layer having a relative dielectric constant of 1500 or more by using a solution coating and firing method. In the present invention, since a dielectric layer having a high breakdown voltage and no defects can be easily formed, it is not necessary to form a dielectric layer of 16 μm or more. For this reason, the upper limit of the film thickness is 16 μm or less, preferably 12 μm or less.
[0068]
Also, by making the thickness of the dielectric layer at least four times the thickness of the lower electrode layer, it is possible to sufficiently improve the coverage of the pattern edge portion and the flatness of the surface of the dielectric layer caused by the patterning of the lower electrode layer. .
[0069]
Although the thin film insulator layer (17) may be omitted as described above on the multilayer dielectric layer, it is preferable to have it. This thin film insulator layer has a resistivity of 10 8 Ωcm or more, especially 10 Ten -10 18 About Ωcm is preferable. Moreover, it is preferable that it is a substance which has a comparatively high dielectric constant, As the dielectric constant (epsilon), Preferably (epsilon) = about 3 to 1000. As a constituent material of the thin film insulator layer, for example, silicon oxide (SiO 2 2 ), Silicon nitride (SiN), tantalum oxide (Ta 2 O Five ), Strontium titanate (SrTiO) Three ), Yttrium oxide (Y 2 O Three ), Barium titanate (BaTiO) Three ), Lead titanate (PbTiO Three ), Zirconia (ZrO 2 ), Silicon oxynitride (SiON), alumina (Al 2 O Three ), Lead niobate (PbNb) 2 O 6 ) Etc. can be used. The thin film insulator layer is preferably composed of the same material as the multilayer dielectric layer. As a method for forming the thin film insulator layer, a sputtering method or a vapor deposition method can be used. The film thickness of the thin film insulator layer is preferably about 50 to 1000 nm, particularly preferably about 50 to 500 nm.
[0070]
Although it does not specifically limit as a material of a light emitting layer, Well-known materials, such as ZnS which doped Mn mentioned above, can be used. Among these, SrS: Ce is particularly preferable because excellent characteristics can be obtained. The thickness of the light emitting layer is not particularly limited, but if it is too thick, the driving voltage increases, and if it is too thin, the light emission efficiency decreases. Specifically, although it depends on the light emitting material, it is preferably about 100 to 2000 nm.
[0071]
As a method for forming the light emitting layer, a vapor deposition method can be used. As the vapor deposition method, a physical vapor deposition method such as sputtering or vapor deposition or a chemical vapor deposition method such as CVD is preferable. Further, as described above, particularly when a light emitting layer of SrS: Ce is formed, H 2 When formed by an electron beam evaporation method in an S atmosphere, a high-purity light emitting layer can be obtained.
[0072]
After the light emitting layer is formed, heat treatment is preferably performed. The heat treatment may be performed after laminating the electrode layer, the dielectric layer, and the light emitting layer from the substrate side, or the electrode layer, the dielectric layer, the light emitting layer, the thin film insulator layer, or the electrode layer on the substrate side from the substrate side. Heat treatment (cap annealing) may be performed after the formation. Although the temperature of the heat treatment depends on the light emitting layer to be formed, it is preferably 300 ° C. or higher, more preferably 400 ° C. or higher, and the dielectric layer firing temperature or lower, and the processing time is 10 to 600 minutes. The atmosphere during the heat treatment may be Air, N depending on the composition of the light emitting layer and the formation conditions. 2 , Ar, He or the like may be selected.
[0073]
Although the thin film insulator layer (15) formed on the light emitting layer may be omitted as described above, it is preferable to have it. The thin-film insulator layer (15) is composed of the same material as the thin-film insulator layer (17) on the multilayer dielectric layer, but is preferably composed of the same material as the multilayer dielectric layer. The method for forming the thin film insulator layer (15) is the same as that for the thin film insulator layer (17). Moreover, as a film thickness of a thin film insulator layer (15), Preferably it is 50-1000 nm, Most preferably, it is about 50-500 nm.
[0074]
The transparent electrode layer is made of ITO or SnO having a film thickness of 0.2 μm to 1 μm. 2 (Nesa film), oxide conductive materials such as ZnO-Al, and the like are used. As a method for forming the transparent electrode layer, a known technique such as vapor deposition as well as sputtering may be used.
[0075]
Although the thin film EL element described above has only a single light emitting layer, the thin film EL element of the present invention is not limited to such a configuration, and a plurality of light emitting layers may be stacked in the film thickness direction. However, a configuration may be adopted in which different types of light emitting layers (pixels) are combined and arranged in a matrix.
[0076]
In addition, the thin film EL element of the present invention is easily identified by observation with an electron microscope. That is, in the present invention, there is a buffer layer on the electrode layer, and the dielectric layer is formed in a multilayer shape by repeating the solution coating and firing method on the buffer layer a plurality of times. In addition to the feature that the dielectric layer is formed in a multilayer shape, a difference in film quality from the dielectric layer formed using other methods is also observed. Furthermore, there is a feature that the smoothness of the surface of the dielectric layer is very good. In addition, since the generation of cracks in the first dielectric layer is suppressed by the effect of the buffer layer, a dielectric layer with few defects is formed from the first dielectric layer.
[0077]
As described above, the thin film EL element of the present invention has a very smooth surface of the dielectric layer on which the light emitting layer is laminated, has a high dielectric strength, and has extremely few defects. It can also be configured easily. Further, the manufacturing process is easy and the manufacturing cost can be kept low.
[0078]
【Example】
Examples of the present invention are specifically shown below and described in more detail.
(Example 1)
Using a 99.6% pure alumina substrate and a soda lime-based high heat-resistant glass substrate (softening point 820 ° C.), an Au thin film with a small amount of additive was formed on this substrate to a thickness of 1.2 μm by sputtering. And stabilized by heat treatment at 700 ° C. This Au thin film was patterned into a large number of stripes having a width of 300 μm and a space of 30 μm by using a photoetching method.
[0079]
Next, BaTiO Three , SrTiO Three , TiO 2 A thin film was formed by sputtering to form a buffer layer.
[0080]
BaTiO Three As a thin film formation condition, a magnetron sputtering apparatus was used, and BaTiO 3 was used. Three Targeting ceramics, Ar gas 3Pa pressure, 13.56Mz high frequency electrode density 2W / cm 2 Film formation was performed under the conditions of: At this time, the film formation rate was about 5 nm / min, and a buffer layer having a film thickness of 5 to 100 nm was obtained by adjusting the sputtering time. BaTiO formed at this time Three The thin film was in an amorphous state, and the film density was 80 to 90%. Moreover, the relative dielectric constant of the sputtered film was about 20, and when this film was heat-treated at 600 ° C., a value of a relative dielectric constant of 400 was obtained. In addition, heat-treated BaTiO Three It was confirmed by X-ray diffraction that the thin film had a perovskite structure. In this example, the heat treatment was performed at a temperature of 600 ° C., but the effect was the same even if the heat treatment was performed at a temperature of 500 to 700 ° C.
[0081]
SrTiO Three As a thin film formation condition, a magnetron sputtering apparatus is used, and SrTiO is used. Three Targeting ceramics, Ar gas 3Pa pressure, 13.56Mz high frequency electrode density 2W / cm 2 Film formation was performed under the conditions of: At this time, the deposition rate was about 4 nm / min, and a buffer layer having a thickness of 100 nm was obtained by adjusting the sputtering time. SrTiO formed at this time Three The thin film was in an amorphous state, and the film density was 80 to 90%. In addition, the relative dielectric constant of the sputtered film could not be measured because of the high conductivity of the film, but when this film was heat treated at 600 ° C., a value of a relative dielectric constant of 200 to 300 was obtained. Also, heat-treated SrTiO Three It was confirmed by X-ray diffraction that the thin film had a perovskite structure. In this example, the heat treatment was performed at a temperature of 600 ° C., but the effect was the same even if the heat treatment was performed at a temperature of 500 to 700 ° C.
[0082]
TiO 2 As a thin film formation condition, a magnetron sputtering apparatus is used and TiO 2 is used. 2 Using ceramics as a target, Ar gas 1Pa pressure, 13.56Mz high frequency electrode density 2W / cm 2 Film formation was performed under the conditions of: At this time, the deposition rate was about 2 nm / min, and a buffer layer having a thickness of 100 nm was obtained by adjusting the sputtering time. Further, the relative dielectric constant of the sputtered film could not be measured because of the high conductivity of the film, but when this film was heat-treated at 600 ° C., a value of a relative dielectric constant of 80 was obtained. In this example, the heat treatment was performed at a temperature of 600 ° C., but the effect was the same even if the heat treatment was performed at a temperature of 500 to 700 ° C.
[0083]
A dielectric layer was formed on this substrate using a solution coating firing method. As a method for forming a dielectric layer by a solution coating and baking method, a sol-gel solution of PZT prepared by the following method was prepared and used as a solution coating and baking method precursor solution. In the baking method, the precursor solution was applied to the substrate on which the buffer layer was formed by a spin coating method, and baking at 700 ° C. for 15 minutes was repeated a predetermined number of times.
[0084]
A basic PZT sol-gel solution was prepared by heating and stirring 8.49 g of lead acetate trihydrate and 4.17 g of 1.3 propanediol for about 2 hours to obtain a transparent solution. Separately, 3.70 g of zirconium normal propoxide 70 wt% 1-propanol solution and 1.58 g of acetylacetone were heated and stirred in a dry nitrogen atmosphere for 30 minutes, and then 3.14 g of titanium diisopropoxide, A bisacetylacetonate 75 wt% 2-propanol solution and 2.32 g of 1.3 propanediol were added, and the mixture was further heated and stirred for 2 hours. These two solutions were mixed at 80 ° C. and heated and stirred in a dry nitrogen atmosphere for 2 hours to prepare a brown transparent solution. By keeping this solution at 130 ° C. for several minutes, by-products were removed, and the mixture was further heated and stirred for 3 hours to prepare a PZT precursor solution.
[0085]
The viscosity of the PZT sol-gel solution was adjusted by diluting with n-propanol. The thickness of the dielectric layer per single layer was adjusted to 0.4 μm and 0.7 μm per layer by adjusting the spin coating conditions and the viscosity of the sol-gel solution. The dielectric layer shown in Table 1 was formed by repeating spin coating and baking using the sol-gel solution as a PZT precursor solution. Subsequently, a predetermined number of each sample was evaluated for pressure resistance, and an average pressure resistance was obtained.
[0086]
[Table 1]
Figure 0004749536
[0087]
The film structure in Table 1 represents film thickness × number of laminations. For example, the film structure of Sample 4 is a structure in which six layers of 0.7 μm are stacked. As is clear from Table 1, the sample in which the dielectric layer is formed via the buffer layer of the present invention has a higher average breakdown voltage than the comparative example in which the dielectric layer having the same structure is formed without forming the buffer layer. is doing. Sample 3 with a multilayer dielectric layer thickness of less than 4 μm has a low average breakdown voltage, and sample 4 with a multilayer dielectric layer thickness not more than four times the lower electrode thickness has a sufficient average breakdown voltage. You can see that it is not. In this embodiment, after the buffer layer is formed and heat-treated in advance, the dielectric layer is formed by the solution coating and firing method. However, the dielectric layer is formed by the solution coating and firing method without performing the heat treatment in advance. The dielectric constant and withstand voltage were equivalent. This is because the heat treatment in the step of the solution coating and baking method gives the heat treatment effect to the buffer layer.
[0088]
Further, comparing Samples 9 to 12 and Sample 6, it can be seen that the average breakdown voltage is improved as the buffer layer becomes thicker. 8, 9, and 10 are electron microscope (SEM) photographs of the dielectric layer surfaces of Samples 1, 10, and 6, respectively. As is clear from the figure, innumerable cracks are observed in Sample 1 that does not have a buffer layer, but in Samples 6 and 12 in which a dielectric layer is formed on the buffer layer, cracks in the dielectric layer are observed. It turns out that generation | occurrence | production is suppressed. Further, a defect that becomes a nucleus of occurrence of cracks in the sample 1 is observed in the sample 10, but the defect is buried in the sample 6, and only a trace is observed.
The sample 12 with the substrate made of glass has almost the same average withstand voltage as the sample 6 having the same film structure using the alumina substrate. Furthermore, the buffer layer is made of SrTiO. Three TiO Three The average breakdown voltage of 200 V or more which is put into practical use is obtained also in the samples 13 and 14.
[0089]
Using a ZnS vapor deposition source doped with Mn in a state where the dielectric layers formed in the same manner as Samples 3 to 14 in Table 1 are heated to 200 ° C., the ZnS phosphor thin film has a thickness of 0.8 μm. After forming by vapor deposition, it was heat-treated at 600 ° C. for 10 minutes in a vacuum.
[0090]
Next, Si as the second thin film insulator layer Three N Four A thin film EL element was formed by sequentially forming an ITO thin film as a thin film and an upper electrode layer by a sputtering method. At that time, the ITO thin film of the upper electrode layer was patterned on a stripe having a width of 1 mm by using a metal mask during film formation. The light emission characteristics were measured by extracting an electrode from the lower electrode and the upper transparent electrode of the obtained element structure and applying an electric field until the light emission luminance was saturated at a 1 kHz pulse width of 50 μs. Further, a predetermined number of each thin film EL element was produced and evaluated.
[0091]
As a result, the thin film EL element using the sample 3 was broken due to dielectric breakdown in about half of the samples when a voltage in the vicinity of the light emission threshold value (140 to 160 V) was applied. Sample 4 caused dielectric breakdown before reaching the maximum luminance in about 10% of the produced samples. This may be because the average breakdown voltage was low. On the other hand, the thin film EL elements formed on other samples all have a maximum luminance of 6000 to 10000 cd / m. 2 In addition, dielectric breakdown did not occur even at the voltage applied at that time.
(Example 2)
Using a soda lime-based high heat-resistant glass substrate (softening point 820 ° C.), an Ag / Pd (30%) thin film having a thickness of 0.5 μm is formed on this substrate as a thin film lower electrode layer by sputtering, at 700 ° C. Heat treatment was performed for stabilization. This thin film lower electrode layer was patterned into a large number of stripes having a width of 500 μm and a space of 50 μm by using a photoetching method.
[0092]
Next, this substrate is sputtered by SrTiO. Three A thin film was formed as a buffer layer. SrTiO Three The conditions for forming the thin film were the same as those shown in Example 1. When heat treatment was performed at 500 ° C., a relative dielectric constant of 200 was obtained. Also, heat-treated SrTiO Three It was confirmed by X-ray diffraction that the thin film had a perovskite structure.
[0093]
A dielectric layer was formed on this substrate using a solution coating firing method. As a method for forming a dielectric layer by a solution coating and firing method, a sol-gel solution formed by the following method is used as BaTiO. Three Application as a precursor solution to the substrate by dip coating and baking for 10 minutes at a maximum temperature of 700 ° C. were repeated a predetermined number of times. At this time, the film thickness of the dielectric layer per layer was 1.2 μm.
[0094]
BaTiO Three As a method for preparing the precursor solution, PVP (polyvinylpyrrolidone) having a molecular weight of 630,000 was completely dissolved in 2-propanol, and acetic acid and titanium tetraisopropoxide were added with stirring to obtain a transparent solution. A mixed solution of pure water and barium acetate was added dropwise to this solution while stirring, and aging was performed for a predetermined time while stirring was continued in this state. The composition ratio of each starting material is barium acetate: titanium tetraisopropoxide: PVP: acetic acid: pure water: 2-propanol = 1: 1: 0.5: 9: 20: 20. As a result, BaTiO Three A precursor solution was obtained.
[0095]
BaTiO Three Dielectric layers shown in Table 2 were formed by repeating the application and firing of the precursor solution.
[0096]
[Table 2]
Figure 0004749536
[0097]
The film structure in Table 2 represents the film thickness × the number of laminations as in Table 1. As is apparent from Table 2, in this example, the sample in which the dielectric layer was formed after forming the buffer layer of the present invention was also compared with the comparative example in which the dielectric layer having the same structure was formed without forming the buffer layer. And has a high average withstand voltage.
[0098]
A light emitting layer, a thin film insulator layer, and an upper transparent electrode were formed on the samples 21 to 25 thus formed in the same manner as in Example 1 to produce a thin film EL device, and a predetermined number of each was evaluated for light emission characteristics. In any thin film EL element, the maximum luminance is 6000 to 10000 cd / m. 2 was gotten.
[0099]
【The invention's effect】
As described above, the effect of the present invention is clear. According to the present invention, it is possible to suppress the occurrence of defects occurring in a dielectric layer, which has been a problem in conventional thin film EL elements, particularly cracks during firing of a dielectric layer formed by using a solution coating and firing method. Thus, it is possible to provide a uniform and highly reliable thin film EL element and its manufacturing method without increasing the cost.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing the structure of a thin film EL element of the present invention.
FIG. 2 is a cross-sectional view showing the structure of a conventional thin film EL element.
FIG. 3 is a cross-sectional view showing the structure of a conventional thin film EL element.
FIG. 4 is a cross-sectional view showing the structure of a conventional thin film EL element.
FIG. 5 is a cross-sectional view showing a process of forming a dielectric layer of a conventional thin film EL element.
FIG. 6 is a diagram showing a change in film thickness during sintering of a conventional dielectric layer.
FIG. 7 is an electron micrograph of a cross section of a conventional thin film EL element.
FIG. 8 is an electron micrograph of the surface of a dielectric layer of a thin film EL device according to a comparative example.
FIG. 9 is an electron micrograph of the surface of a dielectric layer of a thin film EL device according to the present invention.
FIG. 10 is an electron micrograph of the surface of a dielectric layer of a thin film EL device according to the present invention.
[Explanation of symbols]
11 Substrate
12 Lower electrode layer
10 Buffer layer
13 Multi-layer dielectric layer
17 Thin insulator layer
14 Light emitting layer
15 Thin insulator layer
16 Transparent electrode layer
21 Transparent substrate
22 Transparent electrode layer
23 Thin film transparent first insulator layer
24 Light emitting layer
25 Thin film transparent second insulator layer
26 Electrode layer
31 substrates
32 Lower thick film electrode
33 Thick film dielectric layer
34 Light emitting layer
35 Thin insulator layer
36 Upper transparent electrode layer
41 Substrate
42 Lower electrode layer
43 Multi-layer dielectric layers
44 Light emitting layer
45 Thin film insulator layer
46 Transparent electrode layer
51 substrates
52 Lower electrode layer
53-1 Dielectric Layer First Layer
53-2 Dielectric Layer Second Layer
53-3 Dielectric Layer 3rd Layer
53-4 Dielectric Layer 4th Layer
57 crack

Claims (12)

電気絶縁性を有する基板と前記基板上にパターンを有する電極層と前記電極層上に誘電体層発光層及び透明電極層が積層された構造と、を少なくとも有する薄膜EL素子であって、
前記電極層上にバッファ層を有し、
前記誘電体層が前記バッファ層上に溶液塗布焼成法を複数回繰り返すことにより多層状に形成されおり、
前記バッファ層は、該バッファ層上に溶液塗布された誘電体層が焼成されるときに体積収縮を生じない密度を有することを特徴とする薄膜EL素子。
A substrate having an electrically insulating, and an electrode layer having a pattern on the substrate, a dielectric layer on the electrode layer, a light emitting layer and the transparent electrode layer are laminated, the A thin film EL device having at least ,
A buffer layer on the electrode layer;
The dielectric layer is formed in a multilayer shape by repeating the solution coating and firing method a plurality of times on the buffer layer ,
The thin film EL device , wherein the buffer layer has a density that does not cause volume shrinkage when a dielectric layer coated with a solution on the buffer layer is fired .
前記バッファ層が高誘電率膜であることを特徴とする請求項1記載の薄膜EL素子。  2. The thin film EL device according to claim 1, wherein the buffer layer is a high dielectric constant film. 前記バッファ層が比誘電率が100以上の高誘電率膜であることを特徴とする請求項1または2に記載の薄膜EL素子。  3. The thin film EL device according to claim 1, wherein the buffer layer is a high dielectric constant film having a relative dielectric constant of 100 or more. 前記バッファ層がペロブスカイト構造誘電体により構成されていることを特徴とする請求項1乃至3のいずれかに記載の薄膜EL素子。  4. The thin film EL element according to claim 1, wherein the buffer layer is made of a perovskite structure dielectric. 前記バッファ層がスパッタ法により形成されたことを特徴とする請求項1乃至3のいずれかに記載の薄膜EL素子。  The thin film EL device according to claim 1, wherein the buffer layer is formed by a sputtering method. 前記多層状誘電体層の膜厚が4μm以上16μm以下であることを特徴とする請求項1乃至5のいずれかに記載の薄膜EL素子。  The thin film EL element according to claim 1, wherein the multilayer dielectric layer has a thickness of 4 μm to 16 μm. 前記多層状誘電体層が溶液塗布焼成法を3回以上繰り返すことにより形成されていることを特徴とする請求項1乃至6のいずれかに記載の薄膜EL素子。  7. The thin film EL device according to claim 1, wherein the multilayer dielectric layer is formed by repeating the solution coating and firing method three times or more. 電気絶縁性を有する基板と前記基板上にパターンを有する電極層と前記電極層上に誘電体層発光層及び透明電極層が積層された構造と、を少なくとも有する薄膜EL素子の製造方法であって、
前記電極層上にバッファ層を形成するステップと
前記誘電体層を前記バッファ層上に溶液塗布焼成法を複数回繰り返すことにより多層状に形成するステップと、
を有し、
前記バッファ層は、該バッファ層上に溶液塗布された誘電体層が焼成されるときに体積収縮を生じない密度を有する、薄膜EL素子の製造方法。
A substrate having an electrically insulating, and an electrode layer having a pattern on the substrate, a manufacturing method of the electrode layer dielectric layer on a thin film EL device having at least a light emitting layer and the transparent electrode layer are laminated, the Because
Forming a buffer layer on the electrode layer;
Forming the dielectric layer on the buffer layer in multiple layers by repeating a solution coating and firing method a plurality of times ;
Have
The method for manufacturing a thin film EL device , wherein the buffer layer has a density that does not cause volume shrinkage when a dielectric layer coated with a solution on the buffer layer is baked .
前記バッファ層を高誘電材料により構成する請求項8に記載の薄膜EL素子の製造方法。  The method for manufacturing a thin film EL element according to claim 8, wherein the buffer layer is made of a high dielectric material. 前記バッファ層をスパッタ法により形成することを特徴とする請求項8または9に記載の薄膜EL素子の製造方法。  The method of manufacturing a thin film EL element according to claim 8 or 9, wherein the buffer layer is formed by a sputtering method. 前記パターンを有する電極層が金属からなる、請求項1乃至7のいずれかに記載の薄膜EL素子。The thin film EL element according to claim 1, wherein the electrode layer having the pattern is made of metal. 前記パターンを有する電極層が金属からなる、請求項8乃至10のいずれかに記載の薄膜EL素子の製造方法。 The method for manufacturing a thin film EL element according to claim 8, wherein the electrode layer having the pattern is made of metal.
JP2000351860A 2000-11-17 2000-11-17 Thin film EL device and manufacturing method thereof Expired - Fee Related JP4749536B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000351860A JP4749536B2 (en) 2000-11-17 2000-11-17 Thin film EL device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000351860A JP4749536B2 (en) 2000-11-17 2000-11-17 Thin film EL device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2002158094A JP2002158094A (en) 2002-05-31
JP4749536B2 true JP4749536B2 (en) 2011-08-17

Family

ID=18824840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000351860A Expired - Fee Related JP4749536B2 (en) 2000-11-17 2000-11-17 Thin film EL device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4749536B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004057919A1 (en) * 2002-12-20 2004-07-08 Ifire Technology Corp. Barrier layer for thick film dielectric electroluminescent displays
JP2006350312A (en) * 2005-05-19 2006-12-28 Semiconductor Energy Lab Co Ltd Display device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6244986A (en) * 1985-08-21 1987-02-26 日本電気株式会社 Manufacture of thin film el element
JPS6244989A (en) * 1985-08-22 1987-02-26 日本電気株式会社 Thin film el element
JPH03236195A (en) * 1990-02-14 1991-10-22 Fuji Electric Co Ltd Double-insulated thin film electroluminescence device

Also Published As

Publication number Publication date
JP2002158094A (en) 2002-05-31

Similar Documents

Publication Publication Date Title
KR100497213B1 (en) Composite Substrate, EL Panel Comprising the Same, and Method for Producing the Same
US6809474B2 (en) Thin-film EL device, and its fabrication process
US6650046B2 (en) Thin-film EL device, and its fabrication process
US6677059B2 (en) EL device and making method
US8466615B2 (en) EL functional film and EL element
US6577059B2 (en) Thin-film EL device, and its fabrication process
JP4685253B2 (en) EL element
JP4749536B2 (en) Thin film EL device and manufacturing method thereof
JP4563539B2 (en) Composite substrate and EL device using the same
JP3958960B2 (en) EL element
JP3970152B2 (en) Composite substrate, EL panel using the same, and manufacturing method thereof
JP4308501B2 (en) Electroluminescent device, manufacturing method thereof, and electroluminescent display
JP4267868B2 (en) Method for forming patterned dielectric layer, method for manufacturing thin film EL device, and thin film EL device
JP2003347062A (en) Manufacturing method for el element and el element
JP4646347B2 (en) Composite substrate and EL device using the same
JP3914067B2 (en) EL display
JP3966732B2 (en) EL element and manufacturing method thereof
JP2004356024A (en) Manufacturing method of composite substrate and el element, and manufacturing device of of composite substrate and el element
JP2003249374A (en) Thin film el element
JP3979844B2 (en) Composite substrate manufacturing method, composite substrate, and EL display panel using the same
JP2002216954A (en) Thin film el element and its manufacturing method
JP2004079372A (en) El element and its manufacturing method
JP2004006288A (en) Thin-film el element and composite substrate
JP2001223085A (en) El element and its manufacturing method

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20041214

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20041214

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050117

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050520

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071019

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110518

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees