JP4685253B2 - EL element - Google Patents

EL element Download PDF

Info

Publication number
JP4685253B2
JP4685253B2 JP2001037081A JP2001037081A JP4685253B2 JP 4685253 B2 JP4685253 B2 JP 4685253B2 JP 2001037081 A JP2001037081 A JP 2001037081A JP 2001037081 A JP2001037081 A JP 2001037081A JP 4685253 B2 JP4685253 B2 JP 4685253B2
Authority
JP
Japan
Prior art keywords
layer
dielectric
dielectric layer
film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001037081A
Other languages
Japanese (ja)
Other versions
JP2002246180A (en
Inventor
幸彦 白川
萩原  淳
克人 長野
Original Assignee
アイファイヤー アイピー コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アイファイヤー アイピー コーポレイション filed Critical アイファイヤー アイピー コーポレイション
Priority to JP2001037081A priority Critical patent/JP4685253B2/en
Publication of JP2002246180A publication Critical patent/JP2002246180A/en
Application granted granted Critical
Publication of JP4685253B2 publication Critical patent/JP4685253B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
電気絶縁性を有する基板と前記基板上にパターンを有する電極層と前記電極層上に誘電体層と発光層及び透明電極層が積層された構造を少なくとも有するEL素子に関する。
【0002】
【従来の技術】
EL素子は液晶ディスプレイ(LCD)や時計のバックライトとして実用化されている。
【0003】
EL素子とは電界の印加によって物質が発光する現象、すなわち、エレクトロルミネセンス(EL)現象を応用した素子である。
【0004】
EL素子には、粉末発光体を有機物やホウロウに分散させ、上下に電極層を設けた構造を持つ分散型EL素子と、電気絶縁性の基板上に2つの電極層と2つの薄膜絶縁体の間に挟む形で形成した薄膜発光体を用いたEL素子がある。また、それぞれについて、駆動方式により直流電圧駆動型、交流電圧駆動型がある。分散型EL素子は古くから知られており、製造が容易であるという利点があるが、輝度が低く寿命も短いのでその利用は限られていた。一方、EL素子は、高輝度、長寿命という特性を持つことから近年広く利用されている。
【0005】
図9に従来のEL素子として代表的な2重絶縁型薄膜EL素子の構造を示す。この薄膜EL素子は、液晶ディスプレイやPDP等に用いられている青板ガラスなどの透明基板31上に、膜厚0.2μm〜1μm程度のITOなどからなり所定のストライプ状のパターンに形成された透明電極層32、薄膜透明第1絶縁体層33、膜厚0.2μm〜1μm程度の発光層34、薄膜透明第2絶縁体層35とが積層され、さらに前記透明電極層32と直交するようにストライプ状にパターニングされたAl薄膜等の金属電極層36が形成されている。そして、透明電極層32と金属電極層36とのマトリックスで選択された特定の発光体に電圧を電源40より選択的に印加することにより、特定画素の発光体を発光させ、その発光を基板31側から取り出す。このような薄膜絶縁体層33,35は、発光層34内を流れる電流を制限する機能を有し、薄膜EL素子の絶縁破壊を抑えることが可能であり、安定な発光特性が得られるように作用する。このため、この構造の薄膜EL素子は商業的にも広く実用化されている。
【0006】
上記の薄膜透明絶縁体層33,35は、通常Y23 ,Ta25 ,Ai34,BaTiO3 等の透明誘電体薄膜が、スパッタリングや蒸着等により約0.1〜1μm程度の膜厚でそれぞれ形成されている。
【0007】
発光体材料としては黄橙色発光を示すMnを添加したZnSが、成膜のしやすさ、発光特性の観点から主に用いられてきた。カラーディスプレーを作製するには、赤色,緑色、青色の3原色に発光する発光体材料の採用が不可欠である。これらの材料としては青色発光のCeを添加したSrSやTmを添加したZnS、赤色発光のSmを添加したZnSやEuを添加したCaS、緑色発光のTbを添加したZnSやCeを添加したCaSなどが知られている。
【0008】
また、月刊ディスプレイ ’98 4月号「最近のディスプレイの技術動向」田中省作p1〜10には、赤色発光を得る材料として、ZnS、Mn/CdSSe等、緑色発光を得る材料として、ZnS:TbOF、ZnS:Tb等、青色発光を得るための材料として、SrS:Cr、(SrS:Ce/ZnS)n、Ca2Ga24:Ce、Sr2Ga24:Ce等をの発光材料が開示されている。また、白色発光を得るものとして、SrS:Ce/ZnS:Mn等の発光材料が開示されている。
【0009】
さらに、上記材料の内、SrS:Ceを青色発光層を有する薄膜EL素子に用いることがIDW(International Display Workshop)’97 X.Wu "Multicolor Thin-Film Ceramic Hybrid EL Displays" p593 to 596に開示されている。さらに、この文献にはSrS:Ceの発光層を形成する場合には、H2S雰囲気下、エレクトロンビーム蒸着法により形成すると、高純度の発光層を得ることが可能であることが開示されている。
【0010】
しかしながら、このような薄膜EL素子には、未だ解決すべき構造上の問題が残存していた。すなわち、絶縁体層は薄膜で形成されているため、大面積のディスプレーとしたとき、透明電極のパターンエッジの段差部や、製造工程で発生するゴミ等による薄膜絶縁体の欠陥を皆無にすることが難しく、局所的な絶縁耐圧の低下により発光層の破壊が生じるといった問題があった。このような欠陥は、ディスプレーデバイスとして致命的な問題となるため、薄膜EL素子は、液晶ディスプレーやプラズマディスプレーと比較して、大面積のディスプレーとして広く実用化するためには大きな障害となっていた。
【0011】
このような薄膜絶縁体の欠陥が生じるという問題を解決するため、特公平7−44072公報には、基板として電気絶縁性のセラミック基板を用い、発光体下部の薄膜絶縁体のかわりに厚膜誘電体を用いたEL素子が開示されている。この文献に開示されているEL素子は、従来の薄膜EL素子の構造とは異なり、発光体の発光を基板とは反対の上部側から取り出すため、透明電極層は上部に構成されている。
【0012】
また、このEL素子では厚膜誘電体層は数10〜数100μmと薄膜絶縁体層の数100〜数1000倍の厚さに形成される。そのため、電極の段差や製造工程のゴミ等によって形成されるピンホールに起因する絶縁破壊が非常に少なく、高い信頼性と製造時の高い歩留まりを得ることができるという利点を有している。ところで、このような厚膜誘電体層を用いることにより、発光層に印加される実効電圧が降下する問題を生じるが、例えば前記特公平7−44072公報では複合ペロブスカイト高誘電率材料を誘電体層に用いることによりこの問題を改善している。
【0013】
しかしながら、厚膜誘電体層上に形成される発光層は数100nmと厚膜誘電体層の1/100程度の厚さしかない。このため、厚膜誘電体層は発光層の厚み以下のレベルでその表面が平滑でなければならないが、通常の厚膜工程で作製された誘電体表面を十分平滑にすることは困難であった。
【0014】
すなわち、厚膜誘電体層は本質的に粉体原料を用いたセラミックスで構成されている。このため、緻密に焼結させると通常30〜40%程度の体積収縮を生じる。ところが、通常のセラミックスが焼結時に3次元的に体積収縮して緻密化するのに対し、基板上に形成された厚膜セラミックスは、基板に拘束されてているため、基板の面内方向には収縮できず、厚さ方向に1次元的にしか体積収縮出来ない。このため、厚膜誘電体層の焼結は不十分なまま本質的に多孔質体となってしまう。さらに厚膜の表面粗さは、多結晶焼結体の結晶粒サイズ以下にはならないため、その表面はサブミクロンサイズ以上のの凹凸形状になる。
【0015】
このような誘電体層の表面の欠陥、あるいは多孔質の膜質や、凹凸形状があると、その上に蒸着法やスパッタリング法等の気相堆積法で形成される発光層が、表面形状に追随して均一に形成する事が出来ない。このため、このような基板の非平坦部に形成された発光層部には効果的に電界を印加できず、有効発光面積が減少したり、膜厚の局所的な不均一性から発光層が部分的に絶縁破壊を生じ、発光輝度の低下を生じるといった問題があった。さらに、膜厚が局所的に大きく変動するため、発光層に印加される電界強度が局所的に大きくばらつき、明確な発光電圧しきい値が得られない問題があった。
【0016】
このような問題を解決するために、例えば特開平7−50197号公報では、ニオブ酸鉛からなる厚膜誘電体表面に、ゾルゲル法によって形成されるチタン酸ジルコン酸鉛等の高誘電率層を積層し、表面の平坦性を改善する手法が開示されている。
【0017】
このように、セラミックス高誘電率誘電体厚膜を用いる事により、下部電極層のパターンエッジの段差部や、製造工程で発生するゴミ等による薄膜絶縁体の欠陥を回避し、局所的な絶縁耐圧の低下により発光層の破壊が生じるといった問題を解決する事が出来る。
【0018】
しかしながら、このようなゾルゲル法を用いた場合、厚膜セラミックス誘電体層の下部電極を厚膜パターン部外に取り出す部分にもゾルゲル膜が形成される。そして、電極部上に形成されたゾルゲル誘電体層は、焼成時に高密度のクラックとこれによる電極の剥離が起こりやすく、これがひいては下地の電極の断線も引き起こす場合があり、実用上問題となっていた。
【0019】
【発明が解決しようとする課題】
本発明の目的は、厚膜セラミックス誘電体層の表面平坦性をゾルゲル誘電体層で確保したEL素子において、ゾルゲル誘電体層を付加することによって発生する下部電極層の剥離や断線を防止し、欠陥のない信頼性の高いEL素子を提供することである。
【0020】
【課題を解決するための手段】
このような目的は、下記(1)〜(5)のいずれかの構成により達成される。
(1) 電気絶縁性を有する基板と、この基板上にパターンを有する電極層と、少なくとも前記電極層の一部を被覆する誘電体層と、この誘電体層上に少なくとも発光層および透明電極層が積層され、前記誘電体層が厚膜と溶液塗布焼成法によって形成された誘電体層の多層構造を有するEL素子であって、
少なくとも前記電極層上にバッファ層を有するEL素子。
(2) 前記バッファ層は、スパッタリング法によって形成された高誘電率組成膜である上記(1)のEL素子。
(3) 前記高誘電率組成膜は、ペロブスカイト型構造誘電体組成であって、比誘電率が100以上である上記(1)または(2)のEL素子。
(4) 前記バッファー層は、少なくとも電極層と溶液塗布焼成法によって形成された誘電体層との間に配置されている上記(1)〜(3)のいずれかのEL素子。
(5) 前記バッファ層は、膜厚10nm以上である上記(1)〜(4)のいずれかのEL素子。
【0021】
【作用】
表面平坦化のための、高誘電率誘電体層を溶液塗布焼成法で形成する場合、厚膜セラミックス誘電体層全面を平坦化するため、溶液塗布焼成誘電体層(以下平坦化層とする)の面積を、セラミックス誘電体より大きくする必要がある。このとき図10に示す下部電極12を、厚膜誘電体層から引き出す電極引き出し部の一部に直接平坦化層15が形成される。
【0022】
なお、図10に示すEL素子は、例えば電気絶縁性を有する基板11上に、所定のパターンに形成された下部電極層12と、その上に厚膜誘電体層14と、さらにその上に溶液塗布法により形成された誘電体層15とが積層され、多層状誘電体層を構成している。
【0023】
そして、前記多層状誘電体層14,15上には薄膜絶縁体層16、発光層17、薄膜絶縁体層18、透明電極層19が積層されており、下部電極層12と上部透明電極層19は、それぞれ互いに直交する方向にストライプ状に形成されている。
【0024】
前記下部電極上では、特に0.5μm より厚い平坦化層を焼成するときに、下記に述べる原因で高密度のクラック21が発生しやすく、このクラック21に起因する平坦化層の剥離21や、この剥離21によるパーティクルの発生、平坦化層と同時に電極の剥離21が発生する現象が多発する。
【0025】
このような、クラック21によるパーティクルの発生や、下部電極層の剥離による欠陥、断線21は、パーティクルによる発光層のピンホール形成や、電極の断線、信頼性の低下を招き、EL素子にとって致命的な欠陥となる。
【0026】
本発明者らは、このようなクラックと剥離の発生が各種平坦化層用の前駆体溶液を試みるなかで共通して発生することを見いだし、その原因を解析した結果、溶液塗布焼成法に共通する焼成過程における問題点であり、その原因に関し以下のような推定を行った。
【0027】
溶液塗布焼成法に用いる前駆体溶液は、誘電体層を構成する金属元素の金属有機化合物、もしくは金属アルコキシドおよびこれら金属源元素と溶液中の有機物の複合体と、さらに揮発性溶剤から構成される。
【0028】
溶液塗布焼成法の成膜方法は、基板にこの前駆体溶液をスピンコーティングやデイツプコーティング、スプレーコーティング等の手法で塗布することにより、前駆体層を基板上に形成し、次いで、この前駆体層を焼成することで前駆体中の有機成分を除去し、金属元素と酸素の結合により超微細酸化物層を形成し、さらにこの酸化物が焼成されることで誘電体層が形成される。
【0029】
ここで、焼成工程における膜厚の変化を図11に示す。図では塗布直後の膜厚を1として焼成工程における相対膜厚の変化を示している。この焼成工程において、次のような現象が発生する。まず、比較的低温(〜200℃)で前駆体中の溶剤成分がその沸点に応じた温度までに揮発し、塗布された前駆体層の膜厚が大幅にに減少する。この時点での膜厚は、最終膜厚と比較してまだかなり大きく、膜中には多数の有機物が存在するため、膜は機械的に柔らかく、クラック等は発生し難い。
【0030】
さらに温度が上がる(〜400℃)と、金属源元素と(溶液中の)有機物との複合体から有機成分が徐々に分解等により揮発し、膜厚がさらに減少すると共に、膜が機械的に脆くなり、この膜の体積収縮に伴って発生する大きな引っ張り応力が発生する。この時点で最も大きなクラックが発生しやすくなる。
【0031】
この段階の後、膜中から有機成分がほぼ無くなると共に、残った金属元素の酸化物が焼結により結晶性の誘電体膜が形成されると再度焼結に伴う物質移動により前段階の引っ張り応力が一部緩和されると同時に焼結に伴う応力が発生する。この時点でのクラックはあまり大きなものは形成されない。
【0032】
溶液塗布焼成法により、形成される誘電体層は通常このような過程で形成されると推定され、当然このような焼成過程でクラックが発生しないように前駆体溶液の組成と塗布焼成条件を設定するのであるが、このように最適化された場合でも、前記クラックが金属電極層上では非常に高い頻度で発生してしまう。
【0033】
この原因は、前述した焼成過程において、金属電極層が、基板と異なった熱膨張係数を持ち、通常この熱膨張係数が基板の熱膨張係数よりも大きいため電極層中に圧縮応力が発生し、電極中に微少なヒルロックが形成されたり、また電極を構成する金属の融点が十分高くないために、金属電極の再結晶現象が発生する。このため、通常のセラミックやガラス基板と比較して、溶液塗布焼成誘電体層に局所的に過大な応力がかかることが原因であると考えられる。
【0034】
本発明者らは、このようにクラック発生原因を推定し、考察を行った結果、誘電体層と金属電極層との間にバッファ層を設け、金属電極層表面に対して機械的クランプ効果を持たせることで、クラックの発生を抑制できることを見いだした。
【0035】
【発明の実施の形態】
本発明のEL素子は、電気絶縁性を有する基板と、この基板上にパターンを有する電極層と、少なくとも前記電極層の一部を被覆する誘電体層と、この誘電体層上に少なくとも発光層および透明電極層が積層され、前記誘電体層が厚膜と溶液塗布焼成法によって形成された誘電体層の多層構造を有するEL素子であって、少なくとも前記電極層上にバッファ層を有するものである。
【0036】
このように、電極層上にバッファ層を配置することにより、その上に形成される溶液塗布焼成法によって形成された誘電体層のクラック、剥離を防止でき、ひいては下部電極層の剥離や断線を防止することができる。
【0037】
本発明のEL素子の基本構造を図1に示す。本発明のEL素子は、例えば電気絶縁性を有する基板1上に、所定のパターンに形成された下部電極層2と、その上にバッファー層3を介して厚膜誘電体層4と、さらにその上に溶液塗布法により形成された誘電体層5とが積層され、多層状誘電体層を構成している。
【0038】
そして、前記多層状誘電体層4,5上には薄膜絶縁体層6、発光層7、薄膜絶縁体層8、透明電極層9が積層されている。なお、薄膜絶縁体層6、8は省略しても良い。下部電極層2と上部透明電極層9は、それぞれ互いに直交する方向にストライプ状に形成されている。そして、任意の下部電極層2と上部透明電極層9をそれぞれ選択し、両電極の直交部の発光層に、交流電源・パルス電源10から選択的に電圧を印加することにより特定画素の発光を得ることができる。
【0039】
図2は、本発明のEL素子の他の構成例を示したもので、この例では、バッファー層3は、厚膜誘電体層4上に、これを包み込むようにして形成されている。その他は図1と同様であり、同一構成要素には同一符号を付して説明を省略する。すなわち、バッファー層3は、下部電極2と、溶液塗布法により形成された誘電体層5との間に介在すれば、いずれの位置に形成されていてもよい。
【0040】
基板は電気絶縁性を有しその上に形成される下部電極層、誘電体層を汚染することなく、所定の耐熱強度を維持できるもので有れば特に限定されるものではない。
【0041】
具体的な材料としては、アルミナ(Al23)、石英ガラス(SiO2)、マグネシア(MgO)、フォルステライト(2MgO・SiO2)、ステアタイト(MgO・SiO2)、ムライト(3Al23・2SiO2)、ベリリア(BeO)、ジルコニア(ZrO2)、窒化アルミニウム(AlN)、窒化シリコン(SiN)、炭化シリコン(SiC)等のセラミック基板や結晶化ガラスや、高耐熱ガラス等を用いてもよく、またホウロウ処理を行った金属基板等も使用可能である。
【0042】
下部電極層は、表示装置を単純マトリクスタイプとする場合、複数のストライプ状のパターンを有するように形成される。また、その線幅が1画素の幅となり、ライン間のスペースは非発光領域となるため、極力ライン間のスペースを小さくしておくことが好ましい。具体的には、目的とするディスプレーの解像度にもよるが、例えば線幅200〜500μm、スペース20〜50μm程度が必要である。
【0043】
下部電極層の材料としては、高い導電性が得られ、かつ誘電体層形成時にダメージを受けず、さらに誘電体層や発光層と反応性が低い材料が好ましい。このような下部電極層材料としては、Au、Pt、Pd、Ir、Ag等の貴金属や、Au−Pd、Au−Pt、Ag−Pd,Ag−Pt等の貴金属合金や、Ag−Pd−Cu等の貴金属を主成分とし非金属元素を添加した電極材料が誘電体層焼成時の酸化雰囲気に対する耐酸化性が容易に得られるため好ましい。また、ITOやSnO2(ネサ膜)、ZnO−Al等の酸化物導電性材料を用いてもよく、さらに、Ni,Cu等の卑金属を用い、誘電体層を焼成するときの酸素分圧をこれらの非金属が酸化されない範囲に設定して用いることもできる。
【0044】
下部電極層の形成方法としては、スパッタ法、蒸着法、めっき法等の公知の技術を用いればよい。
【0045】
特に本発明のバッファ層により、剥離防止効果を発揮しやすい電極として、金液(liquid gold, gold resinate, bright gold)と称する材料により形成されたものが挙げられる。この金液、水金と称する材料は、テルペン系の溶剤に金を有機金属化合物の形で、通常4〜25%程度含有させたもので、褐色で粘性のある液体である。この金液を用いることにより、50〜500nmと極めて薄く、緻密な金膜が得られる。
【0046】
この金液は、テルペンに可溶で、粘度を自由に調製できることから、スプレー法、スクリーン印刷等、種々の塗布、印刷法により電極パターンを形成することができる。
【0047】
塗布された金液は、乾燥した後、450〜850℃程度の加熱処理により、金の配線パターンに形成される。
【0048】
厚膜誘電体層は、高誘電率でかつ高耐圧であることが必要であり、さらに基板の耐熱性を考慮して低温焼成可能な物質であることが要求される。
【0049】
ここで、厚膜誘電体層とは、いわゆる厚膜法により、粉末状の絶縁体材料を焼成して形成されるセラミック層である。この厚膜誘電体層は、例えば下部電極層が形成された基板上に、粉末状の絶縁体材料に、バインダーと溶媒を混合して作製された絶縁体ペーストを印刷して焼成して形成することができる。また、絶縁体ペーストをキャスティング成膜することによりグリーンシートを形成し、積層して形成してもよい。
【0050】
焼成前に行なう脱バインダ処理の条件は、通常のものであってよい。
【0051】
焼成時の雰囲気は、電極層用ペースト中の導電材の種類に応じて適宜決定すればよいが、酸化性雰囲気中で焼成を行う場合、通常の大気中焼成を行えばよい。
【0052】
焼成時の保持温度は、絶縁体層の種類に応じて適宜決定すればよいが、通常、700〜1200℃程度、好ましくは1000℃以下である。また、焼成時の温度保持時間は、0.05〜5時間、特に0.1〜3時間が好ましい。
【0053】
また、必要に応じてアニール処理を施してもよい。
【0054】
ここで、厚膜誘電体層と発光層の比誘電率をそれぞれe1、e2とし、膜厚をd1、d2とし、上部電極層と下部電極層間に電圧Voを印加した場合、発光層に印加される電圧V2は次式で示される。
【0055】
V2/Vo=(e1×d2)/(e1×d2+e2×d1)------(1)
発光層の比誘電率をe2=10、膜厚をd2=1μmと仮定した場合、
V2/Vo=e1/(e1+10×d1) ------- (2)
【0056】
発光層に実効的にかかる電圧は少なくとも印加電圧の50%以上、好ましくは80%以上、さらに好ましくは90%以上であることから上式より
【0057】
50%以上の場合、e1≧10×d1 -------- (3)
80%以上の場合、e1≧40×d1 -------- (4)
90%以上の場合、e1≧90×d1 -------- (5)
【0058】
すなわち、誘電体層の比誘電率は少なくとも単位をμmで表したときの膜厚の少なくとも10倍以上、好ましくは40倍以上、より好ましくは90倍以上が必要となる。
【0059】
厚膜誘電体の膜厚は、電極の段差や製造工程のゴミ等によって形成されるピンホールを排除するため厚いことが必要とされ、少なくとも10μm以上、好ましくは20μm以上、より好ましくは30μm以上が必要となる。
【0060】
例えば、誘電体層の膜厚が20μmであれば、その比誘電率は200〜800〜1800以上が必要であり、誘電体層の膜厚が30μmであればその比誘電率は300〜1200〜2700が必要となる。
【0061】
このような高誘電率厚膜材料としては、各種の材料が考えられるが、基板材料の耐熱性の制約を考えると低温形成可能な高誘電率セラミックス組成であることが望ましい。
【0062】
例えばBaTiO3 、(BaxCa1-x)TiO3 、(BaxSr1-x)TiO3 、PbTiO3 、Pb(ZrxTi1-x3 等のペロブスカイト構造を有する誘電体、強誘電体材料や、Pb(Mg1/3Ni2/3)O3 等に代表される複合ペロブスカイトリラクサー型強誘電体材料や、Bi4Ti312 、SrBi2Ta29 に代表されるビスマス層状化合物、(SrxBa1-x)Nb26 、PbNb26 等に代表されるタングステンブロンズ型強誘電体材料等が、誘電率が高く、焼成が容易なことから好ましい。
【0063】
また、その組成に鉛を含んだ誘電体材料は、酸化鉛の融点が888℃と低く、かつ酸化鉛と他の酸化物系材料、例えばSiO2 やCuO、Bi23 、Fe23 等との間で700℃から800℃程度の低温で液相が形成されるため低温で焼成が容易であり、かつ高誘電率を得やすいため好ましい。例えばPb(ZrxTi1-x3等のペロブスカイト構造誘電体材料や、Pb(Mg1/3Ni2/3)O3等に代表される複合ペロブスカイトリラクサー型強誘電体材料や、PbNbO6等に代表されるタングステンブロンズ型強誘電体材料等が挙げられる。これらは、アルミナセラミックス等の通常のセラミックス基板の上限耐熱温度である800〜900℃の焼成温度で容易に比誘電率1000〜10000の誘電体を形成することができる。
【0064】
厚膜誘電体層上に積層する高誘電率誘電体層は、その目的が厚膜誘電体層の表面平坦性改善にあるため、溶液塗布焼成法を用いることが必要となる。
【0065】
溶液塗布焼成法とは、ゾルゲル法やMOD法等の誘電体材料の前駆体溶液を基板に塗布し、焼成によって誘電体層を形成する方法を指す。
【0066】
ゾルゲル法とは、一般には溶媒に溶かした金属アルコキシドに所定量の水を加え、加水分解、重縮合反応させてできるM−O−M結合を持つゾルの前駆体溶液を基板に塗布し焼成させることによって膜形成をする方法である。また、MOD( Metallo-Organic Decomposition )法とは、M−O結合を持つカルボン酸の金属塩などを有機溶媒に溶かして前駆体溶液を形成し、基板に塗布し焼成させることによって膜形成をする方法である。ここで前駆体溶液とはゾルゲル法、MOD法などの膜形成法において原料化合物が溶媒に溶解されて生成する中間化合物を含む溶液を指す。
【0067】
ゾルゲル法とMOD法は、完全に別個の方法ではなく、相互に組み合わせて用いることが一般的である。例えばPZTの膜を形成する際、Pb源として酢酸鉛を用い、Ti,Zr源としてアルコキシドを用いて溶液を調整することが一般的である。また、ゾルゲル法とMOD法の二つの方法を総称してゾルゲル法と呼ぶ場合もあるが、いずれの場合も前駆体溶液を基板に塗布し、焼成する事によって膜を形成することから本明細書では溶液塗布焼成法とする。また、サブミクロンサイズの誘電体粒子と誘電体の前駆体溶液を混合した溶液であっても本発明の誘電体の前駆体溶液に含まれ、その溶液を基板に塗布焼成する場合であっても本発明の溶液塗布焼成法に含まれる。
【0068】
溶液塗布焼成法は、ゾルゲル法、MOD法いずれの場合も、誘電体を構成する元素がサブμm以下のオーダーで均一に混合されるため、厚膜法による誘電体形成のような本質的にセラミックス粉体焼結を用いた手法と比較して、極めて低温で緻密な誘電体を合成することが可能である点が特徴である。
【0069】
溶液塗布焼成法を用いる最大の目的は、この方法で形成された誘電体層の特徴として、前駆体溶液を塗布し焼成する工程をへて形成されるため、基板の凹み部には厚く、凸部には薄く層が形成されるため、基板表面の段差が平坦化される点にあり、EL素子の厚膜セラミックス誘電体層の表面平坦性を著しく改善し、この上に形成される薄膜発光層の均一性を大幅に改善することが出来ることにある。
【0070】
したがって、溶液塗布焼成法によって形成する誘電体層の膜厚は厚膜表面の凹凸を十分に平坦化するためには0.5μm以上、好ましくは1μm以上、より好ましくは2μm以上が望まれる。
【0071】
ここで、この溶液塗布焼成法による誘電体層の積層化による誘電体層全体の比誘電率への影響に関して説明する。厚膜誘電体層と溶液塗布焼成法で形成される高誘電率誘電体層の比誘電率をそれぞれe3、e4とし、各層それぞれの総膜厚をd3、d4とした場合、積層された誘電体層全体の実効比誘電率e5は次式で示される。(但しここでは積層誘電体層全体の膜厚はd3のまま変化しないとして誘電率に換算する)
【0072】
e5=e3×1/[1+(e3/e4)×(d4/d3)] ------- (6)
この式を変形すれば、
e4/d4=e3×e5/(d3×(e3−e5)) ------- (7)
【0073】
溶液塗布焼成法によって形成された、高誘電率誘電体層の付加による積層誘電体層全体の実効的な比誘電率は、前記の議論から、厚膜層の膜厚を30μmとした場合、好ましくは1200〜2700以上である。従って、例えば比誘電率4000の厚膜を用い、実効誘電率2700を得ようとした場合、溶液塗布焼成法によって形成する誘電体層の比誘電率と膜厚の比は277以上が必要となり、厚膜誘電体層の誘電率が3000であればその比は900となる。
【0074】
前記のように、溶液塗布焼成法によって形成される誘電体層の膜厚は少なくとも0.5μm以上、好ましくは1μm以上、より好ましくは2μm以上である。このため、その比誘電率は少しでも高い方が望ましく、少なくとも250以上、好ましくは500以上である。
【0075】
このように、溶液塗布焼成法によって形成する高誘電率層は、膜厚が大きくかつ高誘電率であることが必要である。このような高誘電率材料としては、例えばBaTiO3 、(BaxCa1-x)TiO3 、(BaxSr1-x)TiO3 、PbTiO3 、Pb(ZrxTi1-x3 等のペロブスカイト構造を有する誘電体、強誘電体材料や、Pb(Mg1/3Ni2/3)O3 等に代表される複合ペロブスカイトリラクサー型強誘電体材料や、Bi4Ti312 、SrBi2Ta29 に代表されるビスマスビスマス層状化合物(SrxBa1-x)Nb26 、PbNbO6 等に代表されるタングステンブロンズ型強誘電体材料等が挙げられる。これらのなかでも、BaTiO3 やPZT等のペロブスカイト構造を有する強誘電体材料が、誘電率が高く、比較的低温での形成が容易であるため好ましい。
【0076】
バッファ層はそれ自体が金属電極上でクラックを発生せず、かつ十分な機械的クランプ効果を持たせることが必要である。そのため、バッファ層の形成時や、バッファ層形成後の溶液塗布焼成法による焼成過程においてもバッファ層に過度な体積収縮が起こらず、かつ金属電極と比較して十分硬く、かつ適当な膜厚を持つことが必要である。
【0077】
このようなバッファ層の形成方法としては、バッファ層を形成したその時点でバッファ層の密度が十分高く、バッファ層形成後の溶液塗布焼成層の焼成時にバッファ層の体積収縮が小さく、電極層のクランプ効果が発揮できる方法がよい。すなわちバッファ層の形成方法としては、上述した溶液塗布焼成法のような所期の構造を形成する過程で大幅な体積収縮が生じる方法は好ましくなく、体積収縮を生じることなく緻密な膜形成法が必要とされる。
【0078】
このような膜形成法としては、真空蒸着法や、スパッタリング法、CVD法等の方法を用い、目的組成物の組成と密度に近い膜を後熱処理等を経ずに直接基板上に形成できる成膜方法が必要である。
【0079】
なかでもスパッタリング法は、ターゲット組成と同組成の薄膜を容易に形成できるため特に好ましい形成方法であり、結晶化状態の薄膜で密度95%以上、アモルフアス状態の薄膜でも密度80%以上の薄膜を容易に形成することが可能である。
【0080】
次に、バッファ層の誘電率の影響に関して説明する。
【0081】
ここで、誘電体層とバッファ層の比誘電率をそれぞれe7、e6とし、各層それぞれの膜厚をd7、d6とした場合、積層された誘電体層とバッファ層の実効比誘電率e8は次式で示される。
【0082】
e8=e6×1/[1+(e6/e7)×(d7/d6)] ------- (8)
【0083】
バッファ層の挿入による誘電体層・バッファ層複合層の実効的な比誘電率の低下は、前記の誘電体層と発光層との比誘電率と発光層に印加される実効電圧との関係から考えて、少ないことが必要であり、複合層の比誘電率は少なくとも誘電体層単独の場合の90%以上、好ましくは95%以上であることが好まれる。従って、(8)式より
【0084】
90%以上の場合、e6/d6≦1/9×e7/d7 -------- (9)
95%以上の場合、e6/d6≦1/19×e7/d7 --------(10)
【0085】
例えば誘電体層の比誘電率を2700、膜厚を30μmと仮定すると、バッファ層の比誘電率と膜厚の比率は、810以上、好ましくは1710以上となる。
【0086】
従って、例えばバッファ層の膜厚を0.1μmと仮定すると、比誘電率は1〜171以上が必要となり、0.01μmと仮定すれば比誘電率は8.1〜17.1以上が必要となる。
【0087】
バッファ層の膜厚としては、電極層と誘電体層との相互作用による誘電体層形成時のクラック発生を抑制する効果が得られればよく、電極のクランプ効果という点では膜厚が大きければよりその効果が顕著になることが予想される。本発明者らの実験的検討によれば、スパッタリング法によって形成した酸化物薄膜の場合、膜厚としては10nm以上からクラック抑制効果は十分に認められ、膜厚が増大するにつれてクラック抑制効果が向上し、100nm以上になると、電極上のクラックが完全に無くなることが明らかになった。
【0088】
従って、必要とされる膜厚は、少なくとも10nm以上、好ましくは100nm以上である。この効果は約1μm の厚さまで同様に認められるがそれ以上の厚さではオーバーハングを生じるおそれがある。このため、上限は好ましくは1μm 以下、より好ましくは電極層厚の1/2以下である。
【0089】
バッファ層の材質としては、アルミナ(比誘電率8)、ジルコニア(比誘電率約10)、Ta25 (比誘電率約25)等の絶縁性材料を用いることができるが、前述の比誘電率と膜厚の関係と、クラック抑制効果、誘電体層との反応性の点から、好ましくは高誘電率材料、例えばTiO2 (比誘電率約80)等の材料、特に好ましくは100以上の比誘電率を持つ高誘電率材料、例えば、Pb2(Zr1-yTiy26 等のパイロクロア型誘電体、Bi4Ti312 、SrBi2Ta29 等に代表されるBi層状化合物型誘電体等の材料、チタン酸バリウム(BaTiO3)、チタン酸ストロンチウム(SrTiO3)、チタン酸カルシウム(CaTiO3)、チタン酸鉛(PbTiO3)、ジルコン酸鉛(PbZrO3)等のペロブスカイト型高誘電率材料を形成する組成物や、これらの混合体、固溶体組成((Ba1-xSrx)TiO3 、PZT等)、ペロブスカイト型リラクサー酸化物が好適である。この中でも特に、BaTiO3 やPZT等のペロブスカイト構造を持った強誘電体材料が、比誘電率が高く比較的低温での合成が容易であるため好ましい。このような材料はバッファ層として好適な比誘電率を100以上とすることが容易である。
【0090】
また、溶液塗布焼成法で形成する誘電体層と同一の結晶構造の材料を用いることで、誘電体層とバッファ層の反応や誘電体層の異相の形成等を容易に避けることができる。さらに同一組成とすれば、バッファ層を用いることによる、バッファ層/誘電体層複合層の実効的な比誘電率の低下を完全になくすことが可能であり、発光層に印加させる実効電圧値の低下を避けることができる。
【0091】
本発明者らによる詳細な実験の結果、上記の効果は、以下の条件において特に有効であることが認められた。
【0092】
第1に、溶液塗布焼成法による誘電体層と下部電極層が直接接する可能性のある部分の下部電極表面上にバッファ層を形成することである。このバッファ層により、下部電極上に直接形成された溶液塗布焼成誘電体層のクラックの発生を防止し、誘電体層の剥離や、この剥離に伴う下部電極層の剥離や欠陥をなくすことができる。これによりパーティクルの発生による発光層のピンホール形成や、下部電極層の欠陥や断線を防止することにより、高品位で信頼性の高いEL素子を高歩留まりで製造することができる。特に高精細なディスプレイパネルを製造する際には、個別画素が小型化し、さらに下部電極の線幅も縮小されるため、下部電極の信頼性や、パーティクルの防止の重要性が高まるが、このような場合特にバッファ層の挿入は効果的である。
【0093】
第2にバッファ層をスパッタリング法で形成した、高誘電率組成膜とすることである。スパッタ法により形成された高誘電率組成膜を用いることで、高密度のバッファ層が形成できるため、膜厚が10nmと非常に薄い領域から金属電極の機械的クランプ効果が発生し、溶液塗布焼成法による誘電体第1層のクラック発生を抑制することができる。このように膜厚が薄いバッファ層を用い、かつ高誘電率組成を用いることで、バッファ層が介在することによる誘電体層の実効的な比誘電率の低下を最小限に抑えることが可能となる。
【0094】
第3に、前記高誘電率組成膜をペロブスカイト構造誘電体組成を用い、比誘電率を100以上の物質とすることである。比誘電率を100以上とすることで、バッファ層の介在による誘電体層の実効的な誘電率の低下を最小限に抑えることができる。
【0095】
発光層の材料としては特に限定されないが、前述したMnをドープしたZnS等の公知の材料が使用できる。これらの中でも、SrS:Ceは優れた特性を得られることから特に好ましい。発光層の膜厚としては、特に制限されるものではないが、厚すぎると駆動電圧が上昇し、薄すぎると発光効率が低下する。具体的には、発光体材料にもよるが、好ましくは100〜2000nm程度である。
【0096】
発光層の形成方法は、気相堆積法を用いることが可能である。気相堆積法としては、スパッタ法や蒸着法等の物理的気相堆積法やCVD法等の化学的気相堆積法が好ましい。また、前述したように特にSrS:Ceの発光層を形成する場合には、H2S雰囲気下、エレクトロンビーム蒸着法により成膜中の基板温度を500℃〜600℃に保持して形成すると、高純度の発光層を得ることが可能である。
【0097】
発光層の形成後、好ましくは加熱処理を行う。加熱処理は、基板側から電極層、誘電体層、発光層と積層した後に行っても良いし、基板側から電極層、誘電体層、発光層、絶縁体層、あるいはこれに電極層を形成した後に加熱処理(キャップアニール)を行っても良い。熱処理の温度は形成する発光層によるが、好ましくは300℃以上、より好ましくは400℃以上であり、誘電体層の焼成温度以下である。処理時間は10〜600分であることが好ましい。加熱処理時の雰囲気としては、発光層の組成、形成条件により空気、N2 ,HeおよびAr等から選択すればよい。
【0098】
薄膜絶縁体層(6)および/または(8)は、前記したように省略しても良いがこれを有することが好ましい。
【0099】
この薄膜絶縁体層は、その機能として発光層と誘電体層との間の界面の電子状態を調節し発光層への電子注入を安定化、効率化する事と、この電子状態が発光層の両面で対象的に構成することにより交流駆動時の発光特性の正負対象性を改善することが主要な目的であり、発光層誘電体層の役割である絶縁耐圧を保持する機能を考慮する必要はないため膜厚は小さくて良い。
【0100】
この薄膜絶縁体層は、抵抗率として、108Ω・cm以上、特に1010〜1018Ω・cm程度が好ましい。また、比較的高い比誘電率を有する物質であることが好ましく、その比誘電率εとしては、好ましくはε=3以上である。この薄膜絶縁体層の構成材料としては、例えば酸化シリコン(SiO2)、窒化シリコン(SiN)、酸化タンタル(Ta25)、酸化イットリウム(Y23)、ジルコニア(ZrO2)、シリコンオキシナイトライド(SiON)、アルミナ(Al23)、等を用いることができる。また、薄膜絶縁体層を形成する方法としては、スパッタ法や蒸着法、CVD法を用いることができる。また、薄膜絶縁体層の膜厚としては、好ましくは10〜1000nm、特に好ましくは20〜200nm程度である。
【0101】
透明電極層は、膜厚0.2μm 〜1μm のITOやSnO2(ネサ膜)、ZnO−Al等の酸化物導電性材料等が用いられる。透明電極層の形成方法としては、スパッタ法のほか蒸着法等の公知の技術を用いればよい。
【0102】
なお、上記したEL素子は単一発光層のみを有するが、本発明のEL素子は、このような構成に限定されるものではなく、膜厚方向に発光層を複数積層してもよいし、マトリックス状にそれぞれ種類の異なる発光層(画素)を組み合わせて平面的に配置するような構成としても良い。
【0103】
上記したように本発明のEL素子は、発光層が積層される誘電体層表面の平滑性が極めて良好であり、絶縁耐圧が高くかつ欠陥がない。このため、輝度が高くかつ輝度の長期信頼性が高く、高性能、高精細のディスプレイを容易に構成することもできる。また、製造工程が容易であり、製造コストを低く抑えることが可能である。
【0104】
【実施例】
以下に本発明の実施例を具体的に示しさらに詳細に説明する。
96%純度のアルミナ基板上に、サンプル1〜9として、スパッタリング法により微量添加物を添加したAu薄膜を1μm の厚さに形成し、850℃で熱処理を行って安定化した。このAu下部電極層をフォトエッチング法を用いて幅300μm、スペース30μmの多数のストライプ状にパターニングした。
【0105】
また、同様にアルミナ基板上に、サンプル10,11として、ヘラウスRP2003/237−22%レジネート金ペーストを用い、焼成後の膜厚が1μm となるように上記同様のパターンにスクリーン印刷、乾燥を繰り返した。その後、十分な空気を供給した雰囲気で850℃、20minの焼成を行った。
【0106】
前記下部電極が形成された基板上に、さらにスクリーン印刷法により誘電体セラミックス厚膜を形成した。厚膜ペーストとしては、ESL社製4210C厚膜誘電体ペーストを用い、焼成後の膜厚が30μmになるようにスクリーン印刷、乾燥を繰り返した。
【0107】
印刷乾燥後、厚膜はベルト炉を用い、十分な空気を供給した雰囲気で850℃、20minの焼成を行った。この厚膜単独の誘電率は約4000であった。
【0108】
次に、BaTiO3 ,SrTiO3 ,TiO2 の各薄膜を、それぞれスパッタ法により前記基板上に形成し、各バッファ層とした。
【0109】
BaTiO3 薄膜の形成条件として、マグネトロンスパッタ装置を用い、BaTiO3 セラミックスをターゲットとして、Arガス3Paの圧力で、13.56MHz 高周波電力密度2W/cm2 の条件で成膜を行つた。
【0110】
このときの成膜速度は約5nm/min であり、スパッタリング時間を調製することで膜厚100nmのバッファ層を得た。このとき形成されたBaTiO3 薄膜は、アモルフアス状態であり、膜密度は80〜90%であった。また、スパッタリングされた膜の比誘電率は約20であり、この膜を700℃で熱処理したところ、比誘電率500の値が得られた。また、熱処理をしたBaTiO3 薄膜は、ペロブスカイト型結晶構造を有することがX線回折法により確認された。
【0111】
SrTiO3 薄膜の形成条件として、SrTiO3 セラミックスをターゲットとして、上記BaTiO3 薄膜と同様にした。成膜速度は約4nm/min であり、スパッタリング時間を調製することで膜厚100nmのバッファ層を得た。このとき形成されたSrTiO3 薄膜は、アモルフアス状態であり、膜密度は80〜90%であった。また、スパッタリングされた膜の比誘電率は、膜の導電性が高く測定できなかったが、この膜を600℃で熱処理したところ、比誘電率200〜300の値が得られた。また、熱処理をしたSrTiO3 薄膜は、ペロブスカイト型結晶構造を有することがX線回折法により確認された。この膜は、600℃の温度で熱処理を行ったが、500〜700℃の温度で熱処理を行っても結果は同様であった。
【0112】
TiO2 薄膜の形成条件として、マグネトロンスパッタ装置を用い、TiO2 セラミックスをターゲットとして、Arガス1Paの圧力で、13.56MHz 高周波電力密度2W/cm2 の条件で成膜を行つた。
【0113】
このときの成膜速度は約2nm/min であり、スパッタリング時間を調製することで膜厚100nmのバッファ層を得た。このとき形成されたBaTiO3 薄膜は、アモルフアス状態であり、膜密度は80〜90%であった。また、スパッタリングされた膜の比誘電率は、膜の導電性が高く測定できなかったが、この膜を600℃で熱処理したところ、比誘電率80の値が得られた。この膜は、600℃の温度で熱処理を行ったが、500〜700℃の温度で熱処理を行っても結果は同様であった。
【0114】
これらの基板上に、溶液塗布焼成法を用いて誘電体層を形成した。溶液塗布焼成法による誘電体層の形成方法として、以下の方法で作製したPZTのゾルゲル液を用意し、溶液塗布焼成法前駆体溶液として用いた。先ず、バッファ層が形成された基板に、前駆体溶液をスピンコーティング法にて塗布し、700℃で15分間焼成する作業を所定回繰り返した。
【0115】
基本的なゾルゲル液の作製方法は、8.49gの酢酸鉛三水和物と、4.17gの1.3プロパンジオールを約2時間、加熱撹拌し、透明な溶液を得た。これとは別に、3.70gのジルコニウム・ノルマルプロポキシド70質量%、1−プロパノール溶液と、1.58gのアセチルアセトンを乾燥窒素雰囲気中で30分間加熱撹拌し、これに3.14gのチタニウム・ジイソプロポキシド・ビスアセチルアセトネート75質量%、2−プロパノール溶液と、2.32gの1.3プロパンジオールを加え、更に2時間加熱撹拌した。これら2つの溶液を80℃で混合し、乾燥窒素雰囲気中で2時間加熱撹拌し、褐色透明な溶液を作製した。この溶液を130℃で数分間保持することにより副生成物を取り除き、更に3時間加熱撹拌することによりPZT前駆体溶液を作製した。
【0116】
PZT前駆体溶液の粘度調製は、n−プロパノールを用いて希釈することにより行った。単層当たりの誘電体層の膜厚は、スピンコーティング条件、およびゾルゲル液の粘度を調製することにより、1層約0.7μm とした。上記ゾルゲル液をPZT前駆体溶液として、スピンコーティングによる塗布と焼成を4回繰り返すことで、膜厚が約3μm厚のPZT誘電体層を形成した。
【0117】
また、この厚膜セラミックス誘電体層と溶液塗布焼成法によるPZT層の積層構造での誘電率は、全体膜厚が30μmで変わらないと仮定した場合、約2800になった。
【0118】
得られた、PZT誘電体層(平坦化層)付基板について、クラック、剥離、断線率、およびパーティクルについて評価した。評価は断線以外は目視観察によるものとし、断線の有無はHP3456Aデジタルメータを用い、一つの電極パターンの一端から他端までの抵抗が1MΩ以上のものを断線と判断した。結果を表1に示す。
【0119】
【表1】

Figure 0004685253
【0120】
図3から8は、本実施例のPZTゾルゲル液を用い、スパッタ法によって形成したBaTiO3 バッファ層の膜厚を各種変えた条件で、1層目の誘電体層を形成したときのSEMおよび光学顕微鏡写真である。
【0121】
ここで、図3:サンプル1(SEM写真:長辺=500μm)、図6:サンプル2(SEM写真:長辺=250μm)、図7サンプル3(SEM写真:長辺=250μm)、図8サンプル6(SEM写真:長辺=250μm)、図4:サンプル10(光学顕微鏡写真:長辺=1000μm)、図3:サンプル11(光学顕微鏡写真:長辺=1000μm)である。
【0122】
図から明らかなように、BaTiO3 バッファ層が無い場合には、高密度のクラックが生じ、特にAuレジネートを用いた電極のサンプルで著しい。また、BaTiO3 バッファ層が10nm以上の場合、クラックは等しく減少し、100nmでは全くクラックが発生しない。
【0123】
また、表1から明らかなように、BaTiO3 バッファ層を持たない場合、下部電極の断線が発生し、さらにパーティクルの発生が確認された。
【0124】
これに対し、BaTiO3 バッファ層が10nm以上の場合、下部電極の剥離は認められず、さらに膜厚がが100nmではクラック、パーティクルの発生も全く認められなかった。
【0125】
また、バッファ層と誘電体層を合わせた実効誘電率は、バッファ層がある場合もほとんど変化が認められなかった。これは、バッファ層のBaTiO3 膜が成膜簿点ではアモルフアスで低誘電率であっても、組成が高誘電率誘電体組成であるため、上部の誘電体層を溶液塗布焼成法で形成する際の高温処理で結晶化し、高誘電率化するためと考えられる。
【0126】
また、同膜厚のSrTiO3 バッファ層とTiO2 バッファ層を用いた場合も、下部電極の剥離は全く発生せず、パーティクルの発生も認められなかった。
【0127】
次に、表1のサンプル1,2,3,6,8,9,10および11の誘電体層付基板を用いて、EL素子を作製した。
【0128】
発光層は、200℃に加熱した状態でMnをドープしたZnS蒸着源を用い、ZnS発光体薄膜を膜厚0.8μm となるよう真空蒸着法により形成した後、真空中600℃で10分間熱処理した。
【0129】
次に、絶縁体層としてSi34 薄膜と上部電極層としてITO薄膜をスパッタリング法により順次形成することによりEL素子とした。その際、上部電極層のITO薄膜はメタルマスクを成膜時に用いることにより、幅1mmのストライプ状にパターニングした。発光特性は、得られた素子構造の下部電極、上部透明電極から電極を引き出し、1kHzのパルス幅50μsにて発光輝度が飽和するまでの電界を印加して測定した。また、それぞれのEL素子を所定の個数ずつ作製し評価した。
【0130】
その結果、いずれのサンプルも、飽和輝度7000cd/m2 が得られたが、サンプル6,8は、発光しきい値が160V であったのに対し、サンプル9は発光しきい値が170V と上昇した。これはサンプル9に用いたTiO2 膜の誘電率がサンプル6,8のBaTiO3 とSrTiO3 に比較して小さいためと考えられる。
【0131】
また、サンプル1,2,10は下部電極層の断線による非発光画素が発生し、特にサンプル10で顕著であった。また、サンプル1,2,3,10は、発光部(画素)内に異常発光点や非発光点が発生した。これはパーティクルの発生により、発光層中にピンホールや発光層膜厚の薄い部分が形成されたことが原因と考えられる。
【0132】
【発明の効果】
以上のように、本発明によれば、厚膜セラミックス誘電体層の表面平坦性をゾルゲル誘電体層で確保したEL素子において、ゾルゲル誘電体層を付加することによって発生する下部電極層の剥離や断線を防止し、欠陥のない信頼性の高いEL素子を提供することができる。
【図面の簡単な説明】
【図1】本発明のEL素子の基本構成を示した一部概略断面図である。
【図2】本発明のEL素子の他の基本構成を示した一部概略断面図である。
【図3】実施例のPZT誘電体層(平坦化層)付基板の表面を撮影した図面代用写真である。
【図4】実施例のPZT誘電体層(平坦化層)付基板の表面を撮影した図面代用写真である。
【図5】実施例のPZT誘電体層(平坦化層)付基板の表面を撮影した図面代用写真である。
【図6】実施例のPZT誘電体層(平坦化層)付基板の表面を撮影した図面代用写真である。
【図7】実施例のPZT誘電体層(平坦化層)付基板の表面を撮影した図面代用写真である。
【図8】実施例のPZT誘電体層(平坦化層)付基板の表面を撮影した図面代用写真である。
【図9】従来の薄膜EL素子の基本構成を示した一部概略断面図である。
【図10】従来の厚膜EL素子の基本構成を示した一部概略断面図である。
【図11】従来の誘電体層の焼成時における膜厚変化を示したグラフである。
【符号の説明】
1 基板
2 下部電極
3 バッファ層
4 厚膜誘電体層
5 誘電体層
6 薄膜絶縁体層
7 発光層
8 薄膜絶縁体層
9 透明電極層
10 交流電源
11 基板
12 下部電極
14 厚膜誘電体層
15 誘電体層
16 薄膜絶縁体層
17 発光層
18 薄膜絶縁体層
19 透明電極層
20 交流電源[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an EL element having at least a structure in which an electrically insulating substrate, an electrode layer having a pattern on the substrate, and a dielectric layer, a light emitting layer, and a transparent electrode layer are stacked on the electrode layer.
[0002]
[Prior art]
EL elements have been put into practical use as backlights for liquid crystal displays (LCDs) and watches.
[0003]
An EL element is an element that applies a phenomenon in which a substance emits light when an electric field is applied, that is, an electroluminescence (EL) phenomenon.
[0004]
The EL element includes a dispersed EL element having a structure in which a powder luminescent material is dispersed in an organic substance or a hollow and electrode layers are provided on the upper and lower sides, two electrode layers and two thin film insulators on an electrically insulating substrate. There is an EL element using a thin film light emitter formed in a sandwiched manner. Further, there are a DC voltage driving type and an AC voltage driving type for each driving method. Dispersion EL elements have been known for a long time and have the advantage of being easy to manufacture, but their use has been limited because of their low brightness and short lifetime. On the other hand, EL elements have been widely used in recent years because they have characteristics of high luminance and long life.
[0005]
FIG. 9 shows the structure of a typical double-insulated thin film EL element as a conventional EL element. This thin film EL element is made of transparent ITO 31 having a film thickness of about 0.2 μm to 1 μm and formed in a predetermined stripe pattern on a transparent substrate 31 such as blue glass used for liquid crystal displays and PDPs. The electrode layer 32, the thin film transparent first insulator layer 33, the light emitting layer 34 having a film thickness of about 0.2 μm to 1 μm, and the thin film transparent second insulator layer 35 are laminated, and further orthogonal to the transparent electrode layer 32. A metal electrode layer 36 such as an Al thin film patterned in a stripe shape is formed. Then, a voltage is selectively applied from a power source 40 to a specific light emitter selected by the matrix of the transparent electrode layer 32 and the metal electrode layer 36 to cause the light emitter of the specific pixel to emit light, and the light emission is transmitted to the substrate 31. Remove from the side. Such thin-film insulator layers 33 and 35 have a function of limiting the current flowing through the light-emitting layer 34, can suppress the dielectric breakdown of the thin-film EL element, and provide stable light-emitting characteristics. Works. For this reason, the thin film EL element having this structure is widely used commercially.
[0006]
The thin film transparent insulator layers 33 and 35 are usually Y 2 O Three , Ta 2 O Five , Ai Three N Four , BaTiO Three The transparent dielectric thin film such as is formed with a film thickness of about 0.1 to 1 μm by sputtering or vapor deposition.
[0007]
As a light emitting material, ZnS added with Mn which emits yellow-orange light has been mainly used from the viewpoint of easiness of film formation and light emission characteristics. In order to produce a color display, it is indispensable to use a luminescent material that emits light in three primary colors of red, green, and blue. These materials include SrS added with blue light emitting Ce and ZnS added with Tm, ZnS added with red light emitting Sm and CaS added with Eu, ZnS added with green light emitting Tb, and CaS added with Ce. It has been known.
[0008]
In addition, the monthly display '98 April issue “Recent display technology trends”, Tanaka, p. As a material for obtaining blue light emission, such as ZnS: Tb, SrS: Cr, (SrS: Ce / ZnS) n, Ca 2 Ga 2 S Four : Ce, Sr 2 Ga 2 S Four A light emitting material such as Ce is disclosed. In addition, light-emitting materials such as SrS: Ce / ZnS: Mn are disclosed as materials that obtain white light emission.
[0009]
Further, among the above materials, SrS: Ce is disclosed in IDW (International Display Workshop) '97 X.Wu "Multicolor Thin-Film Ceramic Hybrid EL Displays" p593 to 596, which is used for a thin film EL element having a blue light emitting layer. ing. Further, in this document, when a light emitting layer of SrS: Ce is formed, H 2 It is disclosed that a high-purity light-emitting layer can be obtained when formed by an electron beam evaporation method in an S atmosphere.
[0010]
However, structural problems to be solved still remain in such thin film EL elements. In other words, since the insulator layer is formed of a thin film, there is no defect in the thin film insulator due to the stepped portion of the pattern edge of the transparent electrode or dust generated in the manufacturing process when the display is a large area. However, there is a problem that the light emitting layer is destroyed due to a local decrease in the withstand voltage. Since such defects become a fatal problem as a display device, the thin-film EL element has been a major obstacle to practical application as a large-area display compared to a liquid crystal display or a plasma display. .
[0011]
In order to solve the problem that such a thin-film insulator defect occurs, Japanese Examined Patent Publication No. 7-44072 uses an electrically insulating ceramic substrate as a substrate and uses a thick-film dielectric instead of the thin-film insulator under the light emitter. An EL element using a body is disclosed. Unlike the structure of the conventional thin film EL element, the EL element disclosed in this document takes out light emitted from the light emitter from the upper side opposite to the substrate, and therefore the transparent electrode layer is formed on the upper part.
[0012]
In this EL element, the thick film dielectric layer is formed to have a thickness of several tens to several hundreds of micrometers, which is several hundreds to several thousand times that of the thin film insulator layer. For this reason, there are very few dielectric breakdowns caused by pinholes formed by steps of electrodes or dust in the manufacturing process, and there is an advantage that high reliability and high yield in manufacturing can be obtained. By the way, the use of such a thick film dielectric layer causes a problem that the effective voltage applied to the light emitting layer drops. For example, in the above Japanese Patent Publication No. 7-44072, a composite perovskite high dielectric constant material is used as the dielectric layer. This problem has been improved by using it.
[0013]
However, the light emitting layer formed on the thick dielectric layer is only a few hundreds of nanometers, which is about 1/100 of the thick dielectric layer. For this reason, the surface of a thick film dielectric layer must be smooth at a level below the thickness of the light emitting layer, but it has been difficult to sufficiently smooth the dielectric surface produced by the normal thick film process. .
[0014]
That is, the thick film dielectric layer is essentially composed of ceramics using a powder raw material. For this reason, when it sinters densely, volume contraction of about 30 to 40% is usually generated. However, while ordinary ceramics shrink and volumetrically shrink three-dimensionally during sintering, thick-film ceramics formed on the substrate are constrained by the substrate, and therefore in the in-plane direction of the substrate. Cannot shrink, and can shrink volume only one-dimensionally in the thickness direction. For this reason, sintering of the thick dielectric layer becomes essentially porous without being sufficient. Furthermore, since the surface roughness of the thick film does not become less than the crystal grain size of the polycrystalline sintered body, the surface has an uneven shape of submicron size or more.
[0015]
If there are defects on the surface of the dielectric layer, porous film quality, or uneven shape, the light-emitting layer formed by vapor deposition such as vapor deposition or sputtering will follow the surface shape. And cannot be formed uniformly. For this reason, an electric field cannot be effectively applied to the light-emitting layer portion formed on the non-flat portion of the substrate, and the effective light-emitting area is reduced or the light-emitting layer is formed due to local nonuniformity of the film thickness. There was a problem that dielectric breakdown partially occurred and the luminance of light emission was lowered. Further, since the film thickness varies greatly locally, the electric field strength applied to the light emitting layer varies greatly locally, and there is a problem that a clear light emission voltage threshold cannot be obtained.
[0016]
In order to solve such problems, for example, in Japanese Patent Application Laid-Open No. 7-50197, a high dielectric constant layer such as lead zirconate titanate formed by a sol-gel method is formed on a thick film dielectric surface made of lead niobate. A method of stacking and improving the flatness of the surface is disclosed.
[0017]
In this way, by using a ceramic high dielectric constant dielectric thick film, it is possible to avoid defects in the thin film insulator due to stepped portions of the pattern edge of the lower electrode layer and dust generated in the manufacturing process, and local dielectric strength It is possible to solve the problem that the light emitting layer is destroyed due to the decrease in the thickness.
[0018]
However, when such a sol-gel method is used, a sol-gel film is also formed in a portion where the lower electrode of the thick ceramic dielectric layer is taken out of the thick film pattern portion. And the sol-gel dielectric layer formed on the electrode part is likely to cause high-density cracks and peeling of the electrode during firing, which may cause disconnection of the underlying electrode, which is a practical problem. It was.
[0019]
[Problems to be solved by the invention]
The object of the present invention is to prevent peeling and disconnection of the lower electrode layer generated by adding the sol-gel dielectric layer in the EL element in which the surface flatness of the thick ceramic dielectric layer is ensured by the sol-gel dielectric layer, An object is to provide a highly reliable EL element free from defects.
[0020]
[Means for Solving the Problems]
Such an object is achieved by any one of the following configurations (1) to (5).
(1) A substrate having electrical insulation, an electrode layer having a pattern on the substrate, a dielectric layer covering at least a part of the electrode layer, and at least a light emitting layer and a transparent electrode layer on the dielectric layer Is an EL element having a multilayer structure of a dielectric layer formed by a thick film and a solution coating firing method,
An EL element having a buffer layer on at least the electrode layer.
(2) The EL element according to (1), wherein the buffer layer is a high dielectric constant composition film formed by a sputtering method.
(3) The EL device according to (1) or (2), wherein the high dielectric constant composition film has a perovskite structure dielectric composition and has a relative dielectric constant of 100 or more.
(4) The EL element according to any one of (1) to (3), wherein the buffer layer is disposed at least between an electrode layer and a dielectric layer formed by a solution application baking method.
(5) The EL element according to any one of (1) to (4), wherein the buffer layer has a thickness of 10 nm or more.
[0021]
[Action]
When a high dielectric constant dielectric layer for surface planarization is formed by a solution coating firing method, a solution coating firing dielectric layer (hereinafter referred to as a planarization layer) is used to planarize the entire surface of the thick ceramic dielectric layer. Is required to be larger than the ceramic dielectric. At this time, the planarizing layer 15 is formed directly on a part of the electrode lead-out portion that pulls out the lower electrode 12 shown in FIG. 10 from the thick dielectric layer.
[0022]
The EL element shown in FIG. 10 includes, for example, a lower electrode layer 12 formed in a predetermined pattern on a substrate 11 having electrical insulation, a thick dielectric layer 14 thereon, and a solution thereon. A dielectric layer 15 formed by a coating method is laminated to form a multilayer dielectric layer.
[0023]
A thin film insulator layer 16, a light emitting layer 17, a thin film insulator layer 18, and a transparent electrode layer 19 are laminated on the multilayer dielectric layers 14 and 15, and a lower electrode layer 12 and an upper transparent electrode layer 19. Are formed in stripes in directions orthogonal to each other.
[0024]
On the lower electrode, particularly when a flattening layer thicker than 0.5 μm is baked, high-density cracks 21 are likely to occur due to the reasons described below. The generation of particles due to the peeling 21 and the phenomenon that the electrode peeling 21 occurs simultaneously with the planarization layer frequently occur.
[0025]
Such generation of particles due to the cracks 21, defects due to peeling of the lower electrode layer, and disconnection 21 cause pinhole formation of the light emitting layer due to particles, disconnection of the electrodes, and deterioration of reliability, and are fatal to the EL element. It becomes a flaw.
[0026]
The present inventors have found that the occurrence of such cracks and delamination occurs in common while trying precursor solutions for various planarization layers, and as a result of analyzing the cause, common to solution coating and firing methods. The following estimation was made regarding the cause of the problem in the firing process.
[0027]
The precursor solution used in the solution coating and baking method is composed of a metal organic compound of a metal element constituting the dielectric layer, or a metal alkoxide, a complex of these metal source elements and an organic substance in the solution, and a volatile solvent. .
[0028]
The film formation method of the solution coating and baking method is to form a precursor layer on the substrate by applying the precursor solution to the substrate by spin coating, dip coating, spray coating, or the like, and then the precursor By firing the layer, the organic component in the precursor is removed, an ultrafine oxide layer is formed by the combination of the metal element and oxygen, and this oxide is fired to form the dielectric layer.
[0029]
Here, the change of the film thickness in a baking process is shown in FIG. In the figure, the film thickness immediately after coating is taken as 1, and the change in relative film thickness in the firing process is shown. In this firing process, the following phenomenon occurs. First, the solvent component in the precursor is volatilized to a temperature corresponding to its boiling point at a relatively low temperature (˜200 ° C.), and the thickness of the applied precursor layer is greatly reduced. The film thickness at this point is still considerably larger than the final film thickness, and since many organic substances are present in the film, the film is mechanically soft and cracks and the like are unlikely to occur.
[0030]
When the temperature further increases (˜400 ° C.), the organic component gradually evaporates from the complex of the metal source element and the organic substance (in the solution) due to decomposition or the like, and the film thickness further decreases, and the film mechanically It becomes brittle and a large tensile stress is generated as the film shrinks. At this time, the largest crack is likely to occur.
[0031]
After this stage, the organic component is almost eliminated from the film, and when the remaining oxide of the metal element is sintered, a crystalline dielectric film is formed by sintering. The stress accompanying sintering is generated at the same time as the material is partially relaxed. At this time, a very large crack is not formed.
[0032]
It is presumed that the dielectric layer formed by the solution coating and firing method is usually formed in such a process, and naturally the composition of the precursor solution and the coating and firing conditions are set so that cracks do not occur in such a firing process. However, even when optimized in this manner, the cracks occur on the metal electrode layer at a very high frequency.
[0033]
This is because, in the firing process described above, the metal electrode layer has a thermal expansion coefficient different from that of the substrate, and since this thermal expansion coefficient is usually larger than the thermal expansion coefficient of the substrate, compressive stress is generated in the electrode layer, A minute hilllock is formed in the electrode, and the melting point of the metal constituting the electrode is not sufficiently high, so that a recrystallization phenomenon of the metal electrode occurs. For this reason, it is considered that the cause is that excessive stress is locally applied to the solution-coated fired dielectric layer as compared with a normal ceramic or glass substrate.
[0034]
As a result of estimating and considering the cause of cracks in this way, the present inventors have provided a buffer layer between the dielectric layer and the metal electrode layer, and have a mechanical clamping effect on the surface of the metal electrode layer. It has been found that the generation of cracks can suppress the occurrence of cracks.
[0035]
DETAILED DESCRIPTION OF THE INVENTION
The EL element of the present invention includes an electrically insulating substrate, an electrode layer having a pattern on the substrate, a dielectric layer covering at least a part of the electrode layer, and at least a light emitting layer on the dielectric layer. And an EL element having a multilayer structure of a dielectric layer formed by laminating a transparent electrode layer and the dielectric layer by a thick film and a solution coating firing method, and having a buffer layer on at least the electrode layer is there.
[0036]
Thus, by disposing the buffer layer on the electrode layer, it is possible to prevent cracking and peeling of the dielectric layer formed by the solution coating and baking method formed on the electrode layer, and thus peeling and disconnection of the lower electrode layer are prevented. Can be prevented.
[0037]
The basic structure of the EL element of the present invention is shown in FIG. The EL element of the present invention includes, for example, a lower electrode layer 2 formed in a predetermined pattern on a substrate 1 having electrical insulation, a thick dielectric layer 4 on a buffer layer 3 thereon, and a A dielectric layer 5 formed by a solution coating method is laminated thereon to constitute a multilayer dielectric layer.
[0038]
A thin film insulator layer 6, a light emitting layer 7, a thin film insulator layer 8, and a transparent electrode layer 9 are laminated on the multilayer dielectric layers 4 and 5. The thin film insulator layers 6 and 8 may be omitted. The lower electrode layer 2 and the upper transparent electrode layer 9 are formed in stripes in directions orthogonal to each other. Then, an arbitrary lower electrode layer 2 and upper transparent electrode layer 9 are selected, respectively, and light is emitted from a specific pixel by selectively applying a voltage from the AC power source / pulse power source 10 to the light emitting layer at the orthogonal portion of both electrodes. Obtainable.
[0039]
FIG. 2 shows another configuration example of the EL element of the present invention. In this example, the buffer layer 3 is formed on the thick dielectric layer 4 so as to enclose it. Others are the same as those in FIG. 1, and the same components are denoted by the same reference numerals and the description thereof is omitted. That is, the buffer layer 3 may be formed at any position as long as it is interposed between the lower electrode 2 and the dielectric layer 5 formed by the solution coating method.
[0040]
The substrate is not particularly limited as long as it has electrical insulation and can maintain a predetermined heat resistance without contaminating the lower electrode layer and the dielectric layer formed thereon.
[0041]
Specific materials include alumina (Al 2 O Three ), Quartz glass (SiO 2 ), Magnesia (MgO), forsterite (2MgO · SiO) 2 ), Steatite (MgO.SiO) 2 ), Mullite (3Al 2 O Three ・ 2SiO 2 ), Beryllia (BeO), zirconia (ZrO) 2 ), Aluminum nitride (AlN), silicon nitride (SiN), ceramic substrate such as silicon carbide (SiC), crystallized glass, high heat-resistant glass, etc., and metal substrates that have been subjected to a brazing treatment are also used. Is possible.
[0042]
When the display device is a simple matrix type, the lower electrode layer is formed to have a plurality of stripe patterns. Further, since the line width is one pixel and the space between the lines is a non-light emitting region, it is preferable to make the space between the lines as small as possible. Specifically, although it depends on the resolution of the target display, for example, a line width of 200 to 500 μm and a space of about 20 to 50 μm are required.
[0043]
A material for the lower electrode layer is preferably a material that has high conductivity, is not damaged when the dielectric layer is formed, and has low reactivity with the dielectric layer and the light emitting layer. Such lower electrode layer materials include noble metals such as Au, Pt, Pd, Ir, and Ag, noble metal alloys such as Au—Pd, Au—Pt, Ag—Pd, and Ag—Pt, and Ag—Pd—Cu. An electrode material containing a precious metal such as a main component and a non-metallic element added is preferable because oxidation resistance to an oxidizing atmosphere during firing of the dielectric layer can be easily obtained. ITO and SnO 2 (Nesa film), oxide conductive materials such as ZnO-Al may be used, and further, base metals such as Ni and Cu are used, and these non-metals oxidize the partial pressure of oxygen when firing the dielectric layer. It can also be set and used in a range that is not.
[0044]
As a method for forming the lower electrode layer, a known technique such as sputtering, vapor deposition, or plating may be used.
[0045]
In particular, an electrode that can easily exhibit a peeling prevention effect by the buffer layer of the present invention includes an electrode formed of a material called liquid gold, gold resinate, or bright gold. This material called gold liquid or water gold is a brown and viscous liquid in which gold is contained in an organic metal compound in the form of an organometallic compound in an amount of usually 4 to 25%. By using this gold solution, an extremely thin and dense gold film of 50 to 500 nm can be obtained.
[0046]
Since this gold solution is soluble in terpenes and can be freely adjusted in viscosity, an electrode pattern can be formed by various coating and printing methods such as spraying and screen printing.
[0047]
The applied gold solution is dried and then formed into a gold wiring pattern by heat treatment at about 450 to 850 ° C.
[0048]
The thick film dielectric layer needs to have a high dielectric constant and a high withstand voltage, and is required to be a material that can be fired at a low temperature in consideration of the heat resistance of the substrate.
[0049]
Here, the thick film dielectric layer is a ceramic layer formed by firing a powdery insulator material by a so-called thick film method. The thick film dielectric layer is formed, for example, by printing and baking an insulator paste prepared by mixing a binder and a solvent in a powdery insulator material on a substrate on which a lower electrode layer is formed. be able to. Alternatively, a green sheet may be formed by casting an insulator paste and then stacked.
[0050]
The conditions for the binder removal treatment performed before firing may be normal.
[0051]
The atmosphere during firing may be appropriately determined according to the type of the conductive material in the electrode layer paste, but when firing in an oxidizing atmosphere, ordinary firing in the air may be performed.
[0052]
The holding temperature during firing may be appropriately determined according to the type of the insulator layer, but is usually about 700 to 1200 ° C., preferably 1000 ° C. or less. The temperature holding time during firing is preferably 0.05 to 5 hours, particularly preferably 0.1 to 3 hours.
[0053]
Moreover, you may anneal-treat as needed.
[0054]
Here, when the relative dielectric constants of the thick dielectric layer and the light emitting layer are e1 and e2, the film thicknesses are d1 and d2, and the voltage Vo is applied between the upper electrode layer and the lower electrode layer, the dielectric layer is applied to the light emitting layer. The voltage V2 is expressed by the following equation.
[0055]
V2 / Vo = (e1 * d2) / (e1 * d2 + e2 * d1) ------ (1)
Assuming that the relative dielectric constant of the light emitting layer is e2 = 10 and the film thickness is d2 = 1 μm,
V2 / Vo = e1 / (e1 + 10 × d1) ------- (2)
[0056]
Since the voltage effectively applied to the light emitting layer is at least 50% or more of the applied voltage, preferably 80% or more, more preferably 90% or more,
[0057]
In the case of 50% or more, e1 ≧ 10 × d1 -------- (3)
In the case of 80% or more, e1 ≧ 40 × d1 -------- (4)
In the case of 90% or more, e1 ≧ 90 × d1 -------- (5)
[0058]
That is, the relative dielectric constant of the dielectric layer needs to be at least 10 times, preferably 40 times or more, more preferably 90 times or more of the film thickness when the unit is expressed in μm.
[0059]
The film thickness of the thick film dielectric is required to be thick in order to eliminate pinholes formed by electrode steps or dust in the manufacturing process, and is at least 10 μm or more, preferably 20 μm or more, more preferably 30 μm or more. Necessary.
[0060]
For example, when the thickness of the dielectric layer is 20 μm, the relative dielectric constant needs to be 200 to 800 to 1800 or more, and when the thickness of the dielectric layer is 30 μm, the relative dielectric constant is 300 to 1200. 2700 is required.
[0061]
Various materials can be considered as such a high dielectric constant thick film material, but considering the heat resistance limitation of the substrate material, a high dielectric constant ceramic composition that can be formed at a low temperature is desirable.
[0062]
For example, BaTiO Three , (Ba x Ca 1-x ) TiO Three , (Ba x Sr 1-x ) TiO Three , PbTiO Three , Pb (Zr x Ti 1-x ) Three Dielectrics having a perovskite structure, such as ferroelectric materials, Pb (Mg 1/3 Ni 2/3 ) O Three Composite perovskite relaxor type ferroelectric materials represented by Four Ti Three O 12 , SrBi 2 Ta 2 O 9 Bismuth layered compound represented by (Sr x Ba 1-x Nb 2 O 6 , PbNb 2 O 6 Tungsten bronze type ferroelectric materials such as the above are preferred because of their high dielectric constant and easy firing.
[0063]
In addition, the dielectric material containing lead in its composition has a low melting point of lead oxide as low as 888 ° C., and lead oxide and other oxide materials such as SiO 2 2 And CuO, Bi 2 O Three , Fe 2 O Three Since a liquid phase is formed at a low temperature of about 700 ° C. to 800 ° C., etc., firing is easy at a low temperature and a high dielectric constant is easily obtained, which is preferable. For example, Pb (Zr x Ti 1-x ) Three Perovskite structure dielectric materials such as Pb (Mg 1/3 Ni 2/3 ) O Three Composite perovskite relaxor type ferroelectric materials represented by PbNbO 6 Examples thereof include tungsten bronze type ferroelectric materials. These can easily form a dielectric having a relative dielectric constant of 1000 to 10,000 at a firing temperature of 800 to 900 ° C., which is the upper limit heat resistance temperature of a normal ceramic substrate such as alumina ceramics.
[0064]
Since the purpose of the high dielectric constant dielectric layer laminated on the thick film dielectric layer is to improve the surface flatness of the thick film dielectric layer, it is necessary to use a solution coating firing method.
[0065]
The solution coating and firing method refers to a method in which a dielectric material precursor solution such as a sol-gel method or a MOD method is applied to a substrate and a dielectric layer is formed by firing.
[0066]
In the sol-gel method, generally, a predetermined amount of water is added to a metal alkoxide dissolved in a solvent, and a precursor solution of a sol having an MOM bond formed by hydrolysis and polycondensation reaction is applied to a substrate and baked. This is a method for forming a film. The MOD (Metal-Organic Decomposition) method forms a film by dissolving a metal salt of a carboxylic acid having an MO bond in an organic solvent to form a precursor solution, and applying and baking the substrate. Is the method. Here, the precursor solution refers to a solution containing an intermediate compound produced by dissolving a raw material compound in a solvent in a film forming method such as a sol-gel method or a MOD method.
[0067]
The sol-gel method and the MOD method are not completely separate methods and are generally used in combination with each other. For example, when forming a PZT film, it is common to use lead acetate as the Pb source and adjust the solution using the alkoxide as the Ti and Zr sources. In addition, the two methods of the sol-gel method and the MOD method may be collectively referred to as the sol-gel method, but in any case, a film is formed by applying a precursor solution to a substrate and baking it. Then, it is set as the solution application baking method. Moreover, even if the solution is a mixture of submicron-sized dielectric particles and a dielectric precursor solution, it is included in the dielectric precursor solution of the present invention, and the solution is applied to a substrate and fired. It is included in the solution coating firing method of the present invention.
[0068]
In the solution coating and firing method, in both the sol-gel method and the MOD method, the elements constituting the dielectric are uniformly mixed in the order of sub-μm or less. Compared with the method using powder sintering, it is characterized in that a dense dielectric can be synthesized at an extremely low temperature.
[0069]
The main purpose of using the solution coating and baking method is that the dielectric layer formed by this method is formed through the step of applying and baking the precursor solution. Since a thin layer is formed on the surface, the step on the substrate surface is flattened, and the surface flatness of the thick ceramic dielectric layer of the EL element is remarkably improved, and the thin film light emission formed thereon The layer uniformity can be greatly improved.
[0070]
Therefore, the thickness of the dielectric layer formed by the solution coating and firing method is desired to be 0.5 μm or more, preferably 1 μm or more, more preferably 2 μm or more in order to sufficiently flatten the unevenness of the thick film surface.
[0071]
Here, the influence on the relative dielectric constant of the entire dielectric layer due to the lamination of the dielectric layers by this solution coating and firing method will be described. When the relative dielectric constants of the thick dielectric layer and the high dielectric constant dielectric layer formed by the solution coating firing method are e3 and e4, respectively, and the total film thickness of each layer is d3 and d4, the laminated dielectric The effective relative dielectric constant e5 of the entire layer is expressed by the following equation. (Here, the film thickness of the entire laminated dielectric layer is converted into a dielectric constant assuming that it does not change as d3)
[0072]
e5 = e3 × 1 / [1+ (e3 / e4) × (d4 / d3)] ------- (6)
If this equation is transformed,
e4 / d4 = e3 * e5 / (d3 * (e3-e5)) ------- (7)
[0073]
Based on the above discussion, the effective relative dielectric constant of the entire laminated dielectric layer formed by the solution coating and baking method is preferable when the thickness of the thick film layer is 30 μm. Is 1200-2700 or more. Therefore, for example, when a thick film having a relative dielectric constant of 4000 is used to obtain an effective dielectric constant of 2700, the ratio of the relative dielectric constant to the film thickness of the dielectric layer formed by the solution coating and baking method needs to be 277 or more. If the dielectric constant of the thick dielectric layer is 3000, the ratio is 900.
[0074]
As described above, the film thickness of the dielectric layer formed by the solution coating firing method is at least 0.5 μm or more, preferably 1 μm or more, more preferably 2 μm or more. For this reason, the relative dielectric constant is desirably as high as possible, and is at least 250 or more, preferably 500 or more.
[0075]
As described above, the high dielectric constant layer formed by the solution coating firing method needs to have a large film thickness and a high dielectric constant. Examples of such a high dielectric constant material include BaTiO. Three , (Ba x Ca 1-x ) TiO Three , (Ba x Sr 1-x ) TiO Three , PbTiO Three , Pb (Zr x Ti 1-x ) Three Dielectrics having a perovskite structure, such as ferroelectric materials, Pb (Mg 1/3 Ni 2/3 ) O Three Composite perovskite relaxor type ferroelectric materials represented by Four Ti Three O 12 , SrBi 2 Ta 2 O 9 Bismuth Bismuth Layered Compound (Sr x Ba 1-x Nb 2 O 6 , PbNbO 6 Examples thereof include tungsten bronze type ferroelectric materials. Among these, BaTiO Three A ferroelectric material having a perovskite structure such as PZT is preferable because it has a high dielectric constant and can be easily formed at a relatively low temperature.
[0076]
The buffer layer itself does not generate cracks on the metal electrode and needs to have a sufficient mechanical clamping effect. Therefore, excessive volume shrinkage does not occur in the buffer layer even during the formation of the buffer layer or in the baking process by the solution coating baking method after the buffer layer is formed, and it is sufficiently hard and has an appropriate film thickness compared to the metal electrode. It is necessary to have.
[0077]
As a method for forming such a buffer layer, the density of the buffer layer is sufficiently high at the time when the buffer layer is formed, and the volume shrinkage of the buffer layer is small during the firing of the solution-coated fired layer after the buffer layer is formed. A method that can exert a clamping effect is preferable. That is, as a method for forming the buffer layer, a method in which significant volume shrinkage occurs in the process of forming the desired structure such as the above-described solution coating and baking method is not preferable, and a dense film formation method without causing volume shrinkage is preferable. Needed.
[0078]
As such a film formation method, a vacuum deposition method, a sputtering method, a CVD method, or the like is used, and a film close to the composition and density of the target composition can be directly formed on the substrate without performing post-heat treatment or the like. A membrane method is needed.
[0079]
In particular, the sputtering method is particularly preferable because a thin film having the same composition as the target composition can be easily formed. A thin film having a density of 95% or more is easily formed in a crystallized state, and a thin film having a density of 80% or more is easily formed even in an amorphous state. Can be formed.
[0080]
Next, the influence of the dielectric constant of the buffer layer will be described.
[0081]
Here, when the relative dielectric constants of the dielectric layer and the buffer layer are e7 and e6, respectively, and the film thicknesses of the respective layers are d7 and d6, the effective relative dielectric constant e8 of the laminated dielectric layer and the buffer layer is It is shown by the formula.
[0082]
e8 = e6 × 1 / [1+ (e6 / e7) × (d7 / d6)] ------- (8)
[0083]
The decrease in effective dielectric constant of the dielectric layer / buffer layer composite layer due to the insertion of the buffer layer is based on the relationship between the relative dielectric constant between the dielectric layer and the light emitting layer and the effective voltage applied to the light emitting layer. In view of this, it is necessary that the amount be small, and it is preferable that the relative dielectric constant of the composite layer is at least 90%, preferably 95% or more that of the dielectric layer alone. Therefore, from equation (8)
[0084]
When it is 90% or more, e6 / d6 ≦ 1/9 × e7 / d7 -------- (9)
When 95% or more, e6 / d6 ≦ 1/19 × e7 / d7 -------- (10)
[0085]
For example, assuming that the dielectric layer has a relative dielectric constant of 2700 and a film thickness of 30 μm, the ratio of the relative dielectric constant to the film thickness of the buffer layer is 810 or more, preferably 1710 or more.
[0086]
Therefore, for example, assuming that the thickness of the buffer layer is 0.1 μm, the relative dielectric constant needs to be 1 to 171 or more, and if it is assumed to be 0.01 μm, the relative dielectric constant needs to be 8.1 to 17.1 or more. Become.
[0087]
The thickness of the buffer layer is not limited as long as the effect of suppressing the generation of cracks during the formation of the dielectric layer due to the interaction between the electrode layer and the dielectric layer can be obtained. The effect is expected to become remarkable. According to the experimental study by the present inventors, in the case of an oxide thin film formed by a sputtering method, a crack suppression effect is sufficiently recognized from a thickness of 10 nm or more, and the crack suppression effect improves as the film thickness increases. And when it became 100 nm or more, it became clear that the crack on an electrode disappeared completely.
[0088]
Therefore, the required film thickness is at least 10 nm or more, preferably 100 nm or more. This effect is similarly observed up to a thickness of about 1 μm, but overhangs can cause overhangs. For this reason, an upper limit becomes like this. Preferably it is 1 micrometer or less, More preferably, it is 1/2 or less of electrode layer thickness.
[0089]
As the material of the buffer layer, alumina (relative dielectric constant: 8), zirconia (relative dielectric constant: about 10), Ta 2 O Five An insulating material such as (relative dielectric constant of about 25) can be used, but high dielectric constant is preferable from the viewpoint of the relationship between the relative dielectric constant and the film thickness, the crack suppression effect, and the reactivity with the dielectric layer. Rate material, eg TiO 2 A material having a relative dielectric constant of 100 or more, for example, Pb 2 (Zr 1-y Ti y ) 2 O 6 Pyrochlore type dielectric such as Bi Four Ti Three O 12 , SrBi 2 Ta 2 O 9 Materials such as Bi layered compound type dielectrics typified by, etc., barium titanate (BaTiO Three ), Strontium titanate (SrTiO) Three ), Calcium titanate (CaTiO) Three ), Lead titanate (PbTiO Three ), Lead zirconate (PbZrO) Three ) And other perovskite-type high dielectric constant materials, and mixtures and solid solution compositions thereof ((Ba 1-x Sr x ) TiO Three , PZT, etc.) and perovskite type relaxor oxides are preferred. Especially among these, BaTiO Three A ferroelectric material having a perovskite structure such as PZT is preferable because it has a high relative dielectric constant and can be easily synthesized at a relatively low temperature. Such a material can easily have a dielectric constant suitable for the buffer layer of 100 or more.
[0090]
Further, by using a material having the same crystal structure as that of the dielectric layer formed by the solution coating and firing method, the reaction between the dielectric layer and the buffer layer, the formation of a different phase of the dielectric layer, and the like can be easily avoided. Furthermore, if the same composition is used, it is possible to completely eliminate the decrease in effective relative permittivity of the buffer layer / dielectric layer composite layer due to the use of the buffer layer, and the effective voltage value applied to the light emitting layer can be reduced. Degradation can be avoided.
[0091]
As a result of detailed experiments by the present inventors, it has been recognized that the above-described effects are particularly effective under the following conditions.
[0092]
First, a buffer layer is formed on the surface of the lower electrode where there is a possibility that the dielectric layer and the lower electrode layer are in direct contact with each other by a solution coating and firing method. This buffer layer can prevent the occurrence of cracks in the solution-coated fired dielectric layer formed directly on the lower electrode, and eliminate the peeling of the dielectric layer and the peeling and defects of the lower electrode layer that accompany this peeling. . Accordingly, pinholes in the light emitting layer due to generation of particles and defects or disconnection in the lower electrode layer can be prevented, so that a high-quality and highly reliable EL element can be manufactured with a high yield. In particular, when manufacturing a high-definition display panel, the size of individual pixels is reduced and the line width of the lower electrode is also reduced, so the reliability of the lower electrode and the importance of particle prevention increase. In this case, the insertion of the buffer layer is particularly effective.
[0093]
Secondly, a high dielectric composition film in which the buffer layer is formed by sputtering is used. Since a high-density buffer layer can be formed by using a high dielectric constant composition film formed by sputtering, a mechanical clamping effect of the metal electrode is generated from a very thin film thickness of 10 nm, and solution coating and baking are performed. The crack generation of the dielectric first layer by the method can be suppressed. By using such a thin buffer layer and using a high dielectric constant composition, it is possible to minimize a decrease in the effective dielectric constant of the dielectric layer due to the buffer layer being interposed. Become.
[0094]
Thirdly, the high dielectric constant composition film uses a perovskite structure dielectric composition, and the relative dielectric constant is 100 or more. By setting the relative dielectric constant to 100 or more, it is possible to minimize a decrease in the effective dielectric constant of the dielectric layer due to the interposition of the buffer layer.
[0095]
Although it does not specifically limit as a material of a light emitting layer, Well-known materials, such as ZnS which doped Mn mentioned above, can be used. Among these, SrS: Ce is particularly preferable because excellent characteristics can be obtained. The thickness of the light emitting layer is not particularly limited, but if it is too thick, the driving voltage increases, and if it is too thin, the light emission efficiency decreases. Specifically, although it depends on the light emitting material, it is preferably about 100 to 2000 nm.
[0096]
As a method for forming the light emitting layer, a vapor deposition method can be used. As the vapor deposition method, a physical vapor deposition method such as sputtering or vapor deposition or a chemical vapor deposition method such as CVD is preferable. Further, as described above, particularly when a light emitting layer of SrS: Ce is formed, H 2 When the substrate temperature during film formation is maintained at 500 ° C. to 600 ° C. by an electron beam evaporation method in an S atmosphere, a high-purity light emitting layer can be obtained.
[0097]
After the light emitting layer is formed, heat treatment is preferably performed. Heat treatment may be performed after laminating the electrode layer, dielectric layer, and light emitting layer from the substrate side, or the electrode layer, dielectric layer, light emitting layer, insulator layer, or electrode layer is formed on the substrate side from the substrate side. Then, heat treatment (cap annealing) may be performed. The temperature of the heat treatment depends on the light emitting layer to be formed, but is preferably 300 ° C. or higher, more preferably 400 ° C. or higher, which is lower than the firing temperature of the dielectric layer. The treatment time is preferably 10 to 600 minutes. The atmosphere during the heat treatment includes air, N, depending on the composition and formation conditions of the light emitting layer. 2 , He and Ar may be selected.
[0098]
The thin-film insulator layer (6) and / or (8) may be omitted as described above, but preferably has this.
[0099]
This thin-film insulator layer functions as a function of adjusting the electronic state of the interface between the light emitting layer and the dielectric layer to stabilize and improve electron injection into the light emitting layer, and this electronic state is The main purpose is to improve the positive / negative objectivity of the light emission characteristics during AC drive by constructing it on both sides, and it is necessary to consider the function of maintaining the dielectric strength that is the role of the light emitting dielectric layer Since there is no film thickness, the film thickness may be small.
[0100]
This thin-film insulator layer has a resistivity of 10 8 Ω · cm or more, especially 10 Ten -10 18 About Ω · cm is preferable. Further, it is preferably a substance having a relatively high relative dielectric constant, and the relative dielectric constant ε is preferably ε = 3 or more. As a constituent material of the thin film insulator layer, for example, silicon oxide (SiO 2 2 ), Silicon nitride (SiN), tantalum oxide (Ta 2 O Five ), Yttrium oxide (Y 2 O Three ), Zirconia (ZrO 2 ), Silicon oxynitride (SiON), alumina (Al 2 O Three ), Etc. can be used. As a method for forming the thin film insulator layer, a sputtering method, a vapor deposition method, or a CVD method can be used. The film thickness of the thin film insulator layer is preferably about 10 to 1000 nm, particularly preferably about 20 to 200 nm.
[0101]
The transparent electrode layer is made of ITO or SnO having a thickness of 0.2 μm to 1 μm. 2 (Nesa film), oxide conductive materials such as ZnO-Al, and the like are used. As a method for forming the transparent electrode layer, a known technique such as vapor deposition as well as sputtering may be used.
[0102]
Although the above-described EL element has only a single light emitting layer, the EL element of the present invention is not limited to such a configuration, and a plurality of light emitting layers may be stacked in the film thickness direction, A configuration may be adopted in which different types of light emitting layers (pixels) are combined and arranged in a matrix.
[0103]
As described above, the EL device of the present invention has extremely good smoothness on the surface of the dielectric layer on which the light emitting layer is laminated, has high withstand voltage, and has no defects. Therefore, a high-performance and high-definition display can be easily configured with high luminance and high luminance long-term reliability. Further, the manufacturing process is easy and the manufacturing cost can be kept low.
[0104]
【Example】
Examples of the present invention are specifically shown below and described in more detail.
On a 96% purity alumina substrate, as samples 1 to 9, an Au thin film to which a trace amount of additive was added was formed by sputtering to a thickness of 1 μm and stabilized by heat treatment at 850 ° C. This Au lower electrode layer was patterned into a large number of stripes having a width of 300 μm and a space of 30 μm by using a photoetching method.
[0105]
Similarly, on the alumina substrate, Herus RP2003 / 237-22% resinate gold paste was used as samples 10 and 11, and screen printing and drying were repeated in the same pattern as described above so that the film thickness after firing was 1 μm. It was. Thereafter, firing was performed at 850 ° C. for 20 minutes in an atmosphere supplied with sufficient air.
[0106]
A dielectric ceramic thick film was further formed on the substrate on which the lower electrode was formed by screen printing. As the thick film paste, ESL 4210C thick film dielectric paste was used, and screen printing and drying were repeated so that the film thickness after firing was 30 μm.
[0107]
After printing and drying, the thick film was baked at 850 ° C. for 20 minutes in an atmosphere supplied with sufficient air using a belt furnace. The dielectric constant of this thick film alone was about 4000.
[0108]
Next, BaTiO Three , SrTiO Three , TiO 2 Each thin film was formed on the substrate by a sputtering method to form each buffer layer.
[0109]
BaTiO Three As a thin film formation condition, a magnetron sputtering apparatus was used, and BaTiO 3 was used. Three Targeting ceramics, Ar gas 3Pa pressure, 13.56MHz High frequency power density 2W / cm 2 Film formation was performed under the conditions of:
[0110]
The deposition rate at this time was about 5 nm / min, and a buffer layer having a thickness of 100 nm was obtained by adjusting the sputtering time. BaTiO formed at this time Three The thin film was in an amorphous state, and the film density was 80 to 90%. The sputtered film had a relative dielectric constant of about 20. When this film was heat treated at 700 ° C., a relative dielectric constant of 500 was obtained. In addition, heat-treated BaTiO Three It was confirmed by X-ray diffraction that the thin film had a perovskite crystal structure.
[0111]
SrTiO Three As the conditions for forming the thin film, SrTiO Three Using BaTiO as a target with ceramics Three Same as thin film. The deposition rate was about 4 nm / min, and a buffer layer with a thickness of 100 nm was obtained by adjusting the sputtering time. SrTiO formed at this time Three The thin film was in an amorphous state, and the film density was 80 to 90%. The relative dielectric constant of the sputtered film could not be measured because the film was highly conductive. When this film was heat-treated at 600 ° C., a relative dielectric constant of 200 to 300 was obtained. Also, heat-treated SrTiO Three It was confirmed by X-ray diffraction that the thin film had a perovskite crystal structure. This film was heat-treated at a temperature of 600 ° C., but the results were the same even when heat-treated at a temperature of 500 to 700 ° C.
[0112]
TiO 2 As a thin film formation condition, a magnetron sputtering apparatus is used and TiO 2 is used. 2 Targeting ceramics, Ar gas 1Pa pressure, 13.56MHz High frequency power density 2W / cm 2 Film formation was performed under the conditions of:
[0113]
The deposition rate at this time was about 2 nm / min, and a buffer layer having a thickness of 100 nm was obtained by adjusting the sputtering time. BaTiO formed at this time Three The thin film was in an amorphous state, and the film density was 80 to 90%. Further, the relative dielectric constant of the sputtered film could not be measured because of the high conductivity of the film, but when this film was heat-treated at 600 ° C., a relative dielectric constant of 80 was obtained. This film was heat-treated at a temperature of 600 ° C., but the results were the same even when heat-treated at a temperature of 500 to 700 ° C.
[0114]
A dielectric layer was formed on these substrates using a solution coating and firing method. A PZT sol-gel solution prepared by the following method was prepared as a method for forming a dielectric layer by a solution coating and baking method, and used as a solution coating and baking method precursor solution. First, the operation of applying the precursor solution to the substrate on which the buffer layer was formed by spin coating and baking at 700 ° C. for 15 minutes was repeated a predetermined number of times.
[0115]
The basic sol-gel solution was prepared by heating and stirring 8.49 g of lead acetate trihydrate and 4.17 g of 1.3 propanediol for about 2 hours to obtain a transparent solution. Separately, 3.70 g of zirconium / normal propoxide 70 mass%, 1-propanol solution and 1.58 g of acetylacetone were heated and stirred in a dry nitrogen atmosphere for 30 minutes, and 3.14 g of titanium Isopropoxide bisacetylacetonate 75 mass%, 2-propanol solution and 2.32 g of 1.3 propanediol were added, and the mixture was further heated and stirred for 2 hours. These two solutions were mixed at 80 ° C., and heated and stirred in a dry nitrogen atmosphere for 2 hours to prepare a brown transparent solution. By keeping this solution at 130 ° C. for several minutes, by-products were removed, and the mixture was further heated and stirred for 3 hours to prepare a PZT precursor solution.
[0116]
The viscosity of the PZT precursor solution was adjusted by diluting with n-propanol. The thickness of the dielectric layer per single layer was adjusted to about 0.7 μm per layer by adjusting the spin coating conditions and the viscosity of the sol-gel solution. Using the sol-gel solution as a PZT precursor solution, application and baking by spin coating were repeated four times to form a PZT dielectric layer having a thickness of about 3 μm.
[0117]
Further, the dielectric constant in the laminated structure of the thick ceramic dielectric layer and the PZT layer formed by the solution coating and firing method was about 2800 when it was assumed that the total film thickness did not change at 30 μm.
[0118]
About the obtained board | substrate with a PZT dielectric material layer (flattening layer), it evaluated about a crack, peeling, a disconnection rate, and a particle. The evaluation was based on visual observation except for disconnection, and the presence or absence of disconnection was determined using a HP3456A digital meter, and the resistance from one end to the other end of one electrode pattern was determined to be 1 MΩ or more. The results are shown in Table 1.
[0119]
[Table 1]
Figure 0004685253
[0120]
3 to 8 show BaTiO formed by sputtering using the PZT sol-gel solution of this example. Three It is SEM and an optical microscope photograph when the 1st dielectric layer is formed on the conditions which changed the film thickness of the buffer layer variously.
[0121]
Here, FIG. 3: Sample 1 (SEM photograph: long side = 500 μm), FIG. 6: Sample 2 (SEM photograph: long side = 250 μm), FIG. 7 Sample 3 (SEM photograph: long side = 250 μm), FIG. 8 sample 6 (SEM photograph: long side = 250 μm), FIG. 4: sample 10 (optical micrograph: long side = 1000 μm), and FIG. 3: sample 11 (optical micrograph: long side = 1000 μm).
[0122]
As is apparent from the figure, BaTiO Three In the absence of the buffer layer, high density cracks occur, particularly in the electrode samples using Au resinate. BaTiO Three When the buffer layer is 10 nm or more, the cracks are equally reduced, and at 100 nm, no cracks are generated.
[0123]
As is clear from Table 1, BaTiO Three When the buffer layer was not provided, disconnection of the lower electrode occurred, and further generation of particles was confirmed.
[0124]
In contrast, BaTiO Three When the buffer layer was 10 nm or more, peeling of the lower electrode was not observed, and when the film thickness was 100 nm, no cracks or particles were observed.
[0125]
Further, the effective dielectric constant of the buffer layer and the dielectric layer was hardly changed even when the buffer layer was present. This is because the buffer layer BaTiO Three Even if the film is amorphous and has a low dielectric constant, the composition is a high dielectric constant dielectric composition, so that the upper dielectric layer is crystallized by high-temperature treatment when formed by a solution coating firing method, This is considered to increase the dielectric constant.
[0126]
Also, SrTiO with the same film thickness Three Buffer layer and TiO 2 Even when the buffer layer was used, no peeling of the lower electrode occurred and no generation of particles was observed.
[0127]
Next, EL elements were fabricated using the dielectric layer-coated substrates of Samples 1, 2, 3, 6, 8, 9, 10 and 11 in Table 1.
[0128]
The light-emitting layer was formed by a vacuum evaporation method using a ZnS vapor deposition source doped with Mn while being heated to 200 ° C. to a film thickness of 0.8 μm, and then heat-treated at 600 ° C. for 10 minutes in a vacuum. did.
[0129]
Next, Si as an insulator layer Three N Four An ITO thin film was sequentially formed as a thin film and an upper electrode layer by a sputtering method to obtain an EL element. At that time, the ITO thin film of the upper electrode layer was patterned into a stripe shape having a width of 1 mm by using a metal mask during film formation. The light emission characteristics were measured by extracting an electrode from the lower electrode and the upper transparent electrode of the obtained element structure and applying an electric field until the light emission luminance was saturated at a 1 kHz pulse width of 50 μs. Further, a predetermined number of each EL element was produced and evaluated.
[0130]
As a result, all samples had a saturation luminance of 7000 cd / m. 2 However, in Samples 6 and 8, the emission threshold value was 160V, whereas in Sample 9, the emission threshold value increased to 170V. This is the TiO used in Sample 9 2 BaTiO of samples 6 and 8 whose dielectric constant is film Three And SrTiO Three This is probably because it is smaller than
[0131]
In Samples 1, 2, and 10, non-luminous pixels were generated due to disconnection of the lower electrode layer, and this was particularly noticeable in Sample 10. In Samples 1, 2, 3, and 10, abnormal light emission points and non-light emission points occurred in the light emitting portion (pixel). This is considered due to the formation of pinholes or thin portions of the light emitting layer in the light emitting layer due to the generation of particles.
[0132]
【The invention's effect】
As described above, according to the present invention, in the EL element in which the surface flatness of the thick ceramic dielectric layer is ensured by the sol-gel dielectric layer, peeling of the lower electrode layer generated by adding the sol-gel dielectric layer, It is possible to provide a highly reliable EL element which is free from defects and has no defects.
[Brief description of the drawings]
FIG. 1 is a partial schematic cross-sectional view showing a basic configuration of an EL element of the present invention.
FIG. 2 is a partial schematic cross-sectional view showing another basic configuration of the EL element of the present invention.
FIG. 3 is a drawing-substituting photograph in which the surface of a substrate with a PZT dielectric layer (flattening layer) is photographed.
FIG. 4 is a drawing-substituting photograph in which the surface of a substrate with a PZT dielectric layer (flattening layer) is photographed.
FIG. 5 is a drawing-substituting photograph in which the surface of a substrate with a PZT dielectric layer (flattening layer) is photographed.
FIG. 6 is a drawing-substituting photograph in which the surface of a substrate with a PZT dielectric layer (flattening layer) is photographed.
FIG. 7 is a drawing-substituting photograph in which the surface of a substrate with a PZT dielectric layer (flattening layer) is photographed.
FIG. 8 is a drawing-substituting photograph in which the surface of a substrate with a PZT dielectric layer (flattening layer) is photographed.
FIG. 9 is a partial schematic cross-sectional view showing a basic configuration of a conventional thin film EL element.
FIG. 10 is a partial schematic cross-sectional view showing a basic configuration of a conventional thick film EL element.
FIG. 11 is a graph showing a change in film thickness during firing of a conventional dielectric layer.
[Explanation of symbols]
1 Substrate
2 Lower electrode
3 Buffer layer
4 Thick film dielectric layer
5 Dielectric layer
6 Thin insulator layer
7 Light emitting layer
8 Thin insulator layer
9 Transparent electrode layer
10 AC power supply
11 Substrate
12 Lower electrode
14 Thick film dielectric layer
15 Dielectric layer
16 Thin insulator layer
17 Light emitting layer
18 Thin film insulator layer
19 Transparent electrode layer
20 AC power supply

Claims (6)

電気絶縁性を有する基板と、A substrate having electrical insulation;
前記基板上に形成され、前記基板上にパターンを有する金属電極層と、A metal electrode layer formed on the substrate and having a pattern on the substrate;
前記金属電極層上に形成され、10nm以上の厚さを有するバッファ層と、A buffer layer formed on the metal electrode layer and having a thickness of 10 nm or more;
前記バッファ層上に粉末の焼成により形成された第1の誘電体層と、A first dielectric layer formed by firing powder on the buffer layer;
前記第1の誘電体層上に溶液塗布焼成法により形成された第2の誘電体層と、A second dielectric layer formed on the first dielectric layer by a solution coating firing method;
前記第2の誘電体層上に直接にまたは絶縁体層を介して形成された発光層と、A light emitting layer formed directly or via an insulator layer on the second dielectric layer;
前記発光層上に直接にまたは絶縁体層を介して形成された透明電極層と、A transparent electrode layer formed directly on the light emitting layer or via an insulator layer;
を備え、With
前記バッファ層は前記第1の誘電体層の端部を超えて前記金属電極層上を延びており、前記第2の誘電体層は少なくとも部分的に前記第1の誘電体層の端部から横方向にはみ出しており、当該はみ出した部分が前記バッファ層に接するのみで前記金属電極層に接しない、EL素子。The buffer layer extends over the metal electrode layer beyond an end of the first dielectric layer, and the second dielectric layer is at least partially from the end of the first dielectric layer. An EL element that protrudes in the lateral direction, and the protruding portion only contacts the buffer layer and does not contact the metal electrode layer.
電気絶縁性を有する基板と、A substrate having electrical insulation;
前記基板上に形成され、前記基板上にパターンを有する金属電極層と、A metal electrode layer formed on the substrate and having a pattern on the substrate;
前記金属電極層上に粉末の焼成により形成された第1の誘電体層と、A first dielectric layer formed by firing powder on the metal electrode layer;
前記第1の誘電体層上に形成され、10nm以上の厚さを有するバッファ層と、A buffer layer formed on the first dielectric layer and having a thickness of 10 nm or more;
前記バッファ層上に溶液塗布焼成法により形成された第2の誘電体層と、A second dielectric layer formed on the buffer layer by a solution coating firing method;
前記第2の誘電体層上に直接にまたは絶縁体層を介して形成された発光層と、A light emitting layer formed directly or via an insulator layer on the second dielectric layer;
前記発光層上に直接にまたは絶縁体層を介して形成された透明電極層と、A transparent electrode layer formed directly on the light emitting layer or via an insulator layer;
を備え、With
前記バッファ層は前記第1の誘電体層の端部を超えて前記金属電極層上を延びており、前記第2の誘電体層は少なくとも部分的に前記第1の誘電体層の端部から横方向にはみ出しており、当該はみ出した部分が前記バッファ層に接するのみで前記金属電極層に接しない、EL素子。The buffer layer extends over the metal electrode layer beyond an end of the first dielectric layer, and the second dielectric layer is at least partially from the end of the first dielectric layer. An EL element that protrudes in the lateral direction, and the protruding portion only contacts the buffer layer and does not contact the metal electrode layer.
前記バッファ層は、スパッタリング法によって形成される請求項1または2のEL素子。The buffer layer, EL element according to claim 1 or 2 is formed by sputtering. 前記バッファ層は、ペロブスカイト型構造誘電体組成であって、比誘電率が100以上である請求項1〜3のいずれか1項のEL素子。The EL device according to claim 1, wherein the buffer layer has a perovskite structure dielectric composition and has a relative dielectric constant of 100 or more. 前記バッファ層は、膜厚100nm以上である請求項1〜4のいずれか1項のEL素子。The EL element according to claim 1, wherein the buffer layer has a thickness of 100 nm or more. 前記バッファ層は、アルミナ、ジルコニア、TaThe buffer layer is made of alumina, zirconia, Ta 2 O 5 の中から選択される絶縁性材料、または、TiOInsulating material selected from the above, or TiO 2 、パイロクロア型誘電体、Bi層状化合物型誘電体、ペロブスカイト型構造誘電体の中から選択される誘電材料により形成される、請求項1〜3のいずれか1項のEL素子。The EL device according to claim 1, wherein the EL device is formed of a dielectric material selected from a pyrochlore dielectric, a Bi layered compound dielectric, and a perovskite structural dielectric.
JP2001037081A 2001-02-14 2001-02-14 EL element Expired - Fee Related JP4685253B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001037081A JP4685253B2 (en) 2001-02-14 2001-02-14 EL element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001037081A JP4685253B2 (en) 2001-02-14 2001-02-14 EL element

Publications (2)

Publication Number Publication Date
JP2002246180A JP2002246180A (en) 2002-08-30
JP4685253B2 true JP4685253B2 (en) 2011-05-18

Family

ID=18900264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001037081A Expired - Fee Related JP4685253B2 (en) 2001-02-14 2001-02-14 EL element

Country Status (1)

Country Link
JP (1) JP4685253B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6977806B1 (en) * 2003-02-26 2005-12-20 Tdk Corporation Multi-layered unit including electrode and dielectric layer
US6958900B2 (en) * 2003-02-26 2005-10-25 Tdk Corporation Multi-layered unit including electrode and dielectric layer
JP2006135529A (en) * 2004-11-04 2006-05-25 Japan Radio Co Ltd Manufacturing method of thin-film resonator
JP4508882B2 (en) * 2005-01-18 2010-07-21 大日本印刷株式会社 Electroluminescence element

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004008424A1 (en) * 2002-07-16 2004-01-22 Tdk Corporation Flat panel display substrate and thin film el element
JP2004356024A (en) * 2003-05-30 2004-12-16 Tdk Corp Manufacturing method of composite substrate and el element, and manufacturing device of of composite substrate and el element

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05326151A (en) * 1991-04-25 1993-12-10 Sharp Corp Thin film el element and its manufacture
JP2803803B2 (en) * 1991-11-28 1998-09-24 松下電子工業株式会社 Thin film EL device and method of manufacturing the same
JP3578786B2 (en) * 1992-12-24 2004-10-20 アイファイアー テクノロジー インク EL laminated dielectric layer structure, method for producing the dielectric layer structure, laser pattern drawing method, and display panel
JPH0973984A (en) * 1995-07-03 1997-03-18 Denso Corp Electroluminescence element and its manufacture

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004008424A1 (en) * 2002-07-16 2004-01-22 Tdk Corporation Flat panel display substrate and thin film el element
JP2004356024A (en) * 2003-05-30 2004-12-16 Tdk Corp Manufacturing method of composite substrate and el element, and manufacturing device of of composite substrate and el element

Also Published As

Publication number Publication date
JP2002246180A (en) 2002-08-30

Similar Documents

Publication Publication Date Title
KR100497213B1 (en) Composite Substrate, EL Panel Comprising the Same, and Method for Producing the Same
US6809474B2 (en) Thin-film EL device, and its fabrication process
TW502554B (en) EL device and the manufacturing method thereof
US6650046B2 (en) Thin-film EL device, and its fabrication process
US6577059B2 (en) Thin-film EL device, and its fabrication process
JP2002063987A (en) Manufacturing method of complex substrate, complex substrate and el element
JP4685253B2 (en) EL element
JP4563539B2 (en) Composite substrate and EL device using the same
JP4749536B2 (en) Thin film EL device and manufacturing method thereof
JP3970152B2 (en) Composite substrate, EL panel using the same, and manufacturing method thereof
JP3958960B2 (en) EL element
JP4308501B2 (en) Electroluminescent device, manufacturing method thereof, and electroluminescent display
JP4267868B2 (en) Method for forming patterned dielectric layer, method for manufacturing thin film EL device, and thin film EL device
JP3914067B2 (en) EL display
JP2003347062A (en) Manufacturing method for el element and el element
JP4646347B2 (en) Composite substrate and EL device using the same
JP2003249374A (en) Thin film el element
JP2004079372A (en) El element and its manufacturing method
JP2004356024A (en) Manufacturing method of composite substrate and el element, and manufacturing device of of composite substrate and el element
JP2004006288A (en) Thin-film el element and composite substrate
JP2002216954A (en) Thin film el element and its manufacturing method
JP2005216757A (en) Electroluminescent element and its manufacturing method
JP2001223085A (en) El element and its manufacturing method

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040601

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050117

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050520

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080206

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110210

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees