JP2002246180A - El element - Google Patents

El element

Info

Publication number
JP2002246180A
JP2002246180A JP2001037081A JP2001037081A JP2002246180A JP 2002246180 A JP2002246180 A JP 2002246180A JP 2001037081 A JP2001037081 A JP 2001037081A JP 2001037081 A JP2001037081 A JP 2001037081A JP 2002246180 A JP2002246180 A JP 2002246180A
Authority
JP
Japan
Prior art keywords
layer
film
dielectric
dielectric layer
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001037081A
Other languages
Japanese (ja)
Other versions
JP4685253B2 (en
Inventor
Yukihiko Shirakawa
幸彦 白川
Atsushi Hagiwara
萩原  淳
Katsuto Nagano
克人 長野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2001037081A priority Critical patent/JP4685253B2/en
Publication of JP2002246180A publication Critical patent/JP2002246180A/en
Application granted granted Critical
Publication of JP4685253B2 publication Critical patent/JP4685253B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electroluminescent Light Sources (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent peeling and breakages of the lower electrode layer, due to addition of a sol-gel dielectric layer in an EL element for securing surface evenness of a thick film ceramic dielectric layer, by means of the sol-gel dielectric film for providing a highly reliable EL element which has no defects. SOLUTION: This EL element is constructed by layering at least an electrical insulative base board, an electrode layer having a pattern on the base board, a dielectric layer covering the electrode layer partially, and a light-emitting layer and a transparent electrode layer laminated on the dielectric layer. The dielectric layer has a multilayer structure, consisting of a thick film and a dielectric layer formed by a solution coating baking method and at least a buffer layer is arranged on the electrode layer.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】電気絶縁性を有する基板と前
記基板上にパターンを有する電極層と前記電極層上に誘
電体層と発光層及び透明電極層が積層された構造を少な
くとも有するEL素子に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an EL element having at least a structure having an electrically insulating substrate, an electrode layer having a pattern on the substrate, a dielectric layer, a light emitting layer and a transparent electrode layer laminated on the electrode layer. .

【0002】[0002]

【従来の技術】EL素子は液晶ディスプレイ(LCD)
や時計のバックライトとして実用化されている。
2. Description of the Related Art An EL element is a liquid crystal display (LCD).
It is used as a backlight for watches and watches.

【0003】EL素子とは電界の印加によって物質が発
光する現象、すなわち、エレクトロルミネセンス(E
L)現象を応用した素子である。
[0003] An EL element is a phenomenon in which a substance emits light when an electric field is applied, that is, electroluminescence (E).
L) An element applying the phenomenon.

【0004】EL素子には、粉末発光体を有機物やホウ
ロウに分散させ、上下に電極層を設けた構造を持つ分散
型EL素子と、電気絶縁性の基板上に2つの電極層と2
つの薄膜絶縁体の間に挟む形で形成した薄膜発光体を用
いたEL素子がある。また、それぞれについて、駆動方
式により直流電圧駆動型、交流電圧駆動型がある。分散
型EL素子は古くから知られており、製造が容易である
という利点があるが、輝度が低く寿命も短いのでその利
用は限られていた。一方、EL素子は、高輝度、長寿命
という特性を持つことから近年広く利用されている。
[0004] The EL element includes a dispersion type EL element having a structure in which a powder luminous body is dispersed in an organic substance or an enamel, and an electrode layer is provided on the upper and lower sides, and two electrode layers are formed on an electrically insulating substrate.
There is an EL element using a thin-film light-emitting body formed between two thin-film insulators. Further, there are a DC voltage driving type and an AC voltage driving type depending on the driving method. Dispersion-type EL elements have been known for a long time and have an advantage of being easy to manufacture, but their use is limited because of their low luminance and short life. On the other hand, EL elements have been widely used in recent years because of their characteristics of high luminance and long life.

【0005】図9に従来のEL素子として代表的な2重
絶縁型薄膜EL素子の構造を示す。この薄膜EL素子
は、液晶ディスプレイやPDP等に用いられている青板
ガラスなどの透明基板31上に、膜厚0.2μm〜1μ
m程度のITOなどからなり所定のストライプ状のパタ
ーンに形成された透明電極層32、薄膜透明第1絶縁体
層33、膜厚0.2μm〜1μm程度の発光層34、薄
膜透明第2絶縁体層35とが積層され、さらに前記透明
電極層32と直交するようにストライプ状にパターニン
グされたAl薄膜等の金属電極層36が形成されてい
る。そして、透明電極層32と金属電極層36とのマト
リックスで選択された特定の発光体に電圧を電源40よ
り選択的に印加することにより、特定画素の発光体を発
光させ、その発光を基板31側から取り出す。このよう
な薄膜絶縁体層33,35は、発光層34内を流れる電
流を制限する機能を有し、薄膜EL素子の絶縁破壊を抑
えることが可能であり、安定な発光特性が得られるよう
に作用する。このため、この構造の薄膜EL素子は商業
的にも広く実用化されている。
FIG. 9 shows the structure of a typical double insulating thin film EL device as a conventional EL device. This thin-film EL element is formed on a transparent substrate 31 such as blue plate glass used for a liquid crystal display, a PDP, or the like, in a thickness of 0.2 μm to 1 μm.
m, a transparent electrode layer 32, a thin-film transparent first insulator layer 33, a light-emitting layer 34 having a thickness of about 0.2 μm to 1 μm, and a thin-film transparent second insulator. And a metal electrode layer 36 such as an Al thin film patterned in a stripe shape so as to be orthogonal to the transparent electrode layer 32. Then, a voltage is selectively applied from a power source 40 to a specific luminous element selected in the matrix of the transparent electrode layer 32 and the metal electrode layer 36 to cause the luminous element of the specific pixel to emit light, and the light emission is applied to the substrate 31. Take out from the side. Such thin-film insulator layers 33 and 35 have a function of restricting a current flowing in the light-emitting layer 34, can suppress dielectric breakdown of the thin-film EL element, and provide stable light-emitting characteristics. Works. For this reason, the thin film EL device having this structure has been widely and practically used in commerce.

【0006】上記の薄膜透明絶縁体層33,35は、通
常Y23 ,Ta25 ,Ai34,BaTiO3 等の透
明誘電体薄膜が、スパッタリングや蒸着等により約0.
1〜1μm程度の膜厚でそれぞれ形成されている。
The above-mentioned thin film transparent insulator layers 33 and 35 are usually formed of a transparent dielectric thin film such as Y 2 O 3 , Ta 2 O 5 , Ai 3 N 4 , BaTiO 3 by sputtering or vapor deposition.
Each is formed with a film thickness of about 1 to 1 μm.

【0007】発光体材料としては黄橙色発光を示すMn
を添加したZnSが、成膜のしやすさ、発光特性の観点
から主に用いられてきた。カラーディスプレーを作製す
るには、赤色,緑色、青色の3原色に発光する発光体材
料の採用が不可欠である。これらの材料としては青色発
光のCeを添加したSrSやTmを添加したZnS、赤
色発光のSmを添加したZnSやEuを添加したCa
S、緑色発光のTbを添加したZnSやCeを添加した
CaSなどが知られている。
As a light emitting material, Mn which emits yellow-orange light is used.
ZnS to which is added has been mainly used from the viewpoint of ease of film formation and light emission characteristics. In order to produce a color display, it is indispensable to use a luminescent material which emits light in three primary colors of red, green and blue. Examples of these materials include ZnS to which SrS or Tm to which blue light emitting Ce is added, ZnS to which Sm to which red light emitting Sm is added, and Ca to which Eu is added.
Known are S, ZnS to which Tb emitting green light is added, and CaS to which Ce is added.

【0008】また、月刊ディスプレイ ’98 4月号
「最近のディスプレイの技術動向」田中省作p1〜10
には、赤色発光を得る材料として、ZnS、Mn/Cd
SSe等、緑色発光を得る材料として、ZnS:TbO
F、ZnS:Tb等、青色発光を得るための材料とし
て、SrS:Cr、(SrS:Ce/ZnS)n、Ca
2Ga24:Ce、Sr2Ga24:Ce等をの発光材料
が開示されている。また、白色発光を得るものとして、
SrS:Ce/ZnS:Mn等の発光材料が開示されて
いる。
Also, Monthly Display '98 April issue
"Recent Display Technology Trends", Tanaka, p1-10
Include ZnS, Mn / Cd as materials for obtaining red light emission.
As a material for obtaining green light emission such as SSe, ZnS: TbO
F, ZnS: Tb and other materials for obtaining blue light emission
SrS: Cr, (SrS: Ce / ZnS) n, Ca
TwoGaTwoSFour: Ce, SrTwoGaTwoSFour: Light emitting material such as Ce
Is disclosed. Also, to obtain white light emission,
Light emitting materials such as SrS: Ce / ZnS: Mn have been disclosed.
I have.

【0009】さらに、上記材料の内、SrS:Ceを青
色発光層を有する薄膜EL素子に用いることがIDW
(International Display Workshop)’97 X.Wu "Mul
ticolor Thin-Film Ceramic Hybrid EL Displays" p593
to 596に開示されている。さらに、この文献にはSr
S:Ceの発光層を形成する場合には、H2S雰囲気
下、エレクトロンビーム蒸着法により形成すると、高純
度の発光層を得ることが可能であることが開示されてい
る。
Further, among the above materials, SrS: Ce is used for a thin film EL device having a blue light emitting layer.
(International Display Workshop) '97 X.Wu "Mul
ticolor Thin-Film Ceramic Hybrid EL Displays "p593
to 596. Furthermore, this document includes Sr
It is disclosed that when a light emitting layer of S: Ce is formed by an electron beam evaporation method in an H 2 S atmosphere, a light emitting layer of high purity can be obtained.

【0010】しかしながら、このような薄膜EL素子に
は、未だ解決すべき構造上の問題が残存していた。すな
わち、絶縁体層は薄膜で形成されているため、大面積の
ディスプレーとしたとき、透明電極のパターンエッジの
段差部や、製造工程で発生するゴミ等による薄膜絶縁体
の欠陥を皆無にすることが難しく、局所的な絶縁耐圧の
低下により発光層の破壊が生じるといった問題があっ
た。このような欠陥は、ディスプレーデバイスとして致
命的な問題となるため、薄膜EL素子は、液晶ディスプ
レーやプラズマディスプレーと比較して、大面積のディ
スプレーとして広く実用化するためには大きな障害とな
っていた。
However, such a thin film EL device still has a structural problem to be solved. In other words, since the insulator layer is formed of a thin film, when the display has a large area, the defect of the thin film insulator due to the step portion of the pattern edge of the transparent electrode or dust generated in a manufacturing process is eliminated. However, there is a problem that the light-emitting layer is destroyed due to a local decrease in withstand voltage. Since such a defect is a fatal problem as a display device, the thin-film EL element has been a major obstacle to widespread practical use as a large-area display as compared with a liquid crystal display or a plasma display. .

【0011】このような薄膜絶縁体の欠陥が生じるとい
う問題を解決するため、特公平7−44072公報に
は、基板として電気絶縁性のセラミック基板を用い、発
光体下部の薄膜絶縁体のかわりに厚膜誘電体を用いたE
L素子が開示されている。この文献に開示されているE
L素子は、従来の薄膜EL素子の構造とは異なり、発光
体の発光を基板とは反対の上部側から取り出すため、透
明電極層は上部に構成されている。
In order to solve such a problem that the defect of the thin film insulator is generated, Japanese Patent Publication No. 7-44072 discloses that an electrically insulating ceramic substrate is used as a substrate, and instead of the thin film insulator below the light emitting body. E using thick film dielectric
An L element is disclosed. E disclosed in this document
The L element differs from the structure of the conventional thin film EL element in that the light emission of the light emitter is extracted from the upper side opposite to the substrate, so that the transparent electrode layer is formed on the upper side.

【0012】また、このEL素子では厚膜誘電体層は数
10〜数100μmと薄膜絶縁体層の数100〜数10
00倍の厚さに形成される。そのため、電極の段差や製
造工程のゴミ等によって形成されるピンホールに起因す
る絶縁破壊が非常に少なく、高い信頼性と製造時の高い
歩留まりを得ることができるという利点を有している。
ところで、このような厚膜誘電体層を用いることによ
り、発光層に印加される実効電圧が降下する問題を生じ
るが、例えば前記特公平7−44072公報では複合ペ
ロブスカイト高誘電率材料を誘電体層に用いることによ
りこの問題を改善している。
Further, in this EL device, the thick dielectric layer is several tens to several hundreds of micrometers, and the thin dielectric layer is several hundreds to several tens of micrometers.
It is formed to a thickness of 00 times. Therefore, there is very little dielectric breakdown due to pinholes formed due to steps of the electrodes or dusts in the manufacturing process, and there is an advantage that high reliability and high yield in manufacturing can be obtained.
By the way, the use of such a thick dielectric layer causes a problem that the effective voltage applied to the light emitting layer is reduced. For example, in Japanese Patent Publication No. 7-44072, a composite perovskite high dielectric constant material is used for the dielectric layer. This problem has been improved by using this method.

【0013】しかしながら、厚膜誘電体層上に形成され
る発光層は数100nmと厚膜誘電体層の1/100程度
の厚さしかない。このため、厚膜誘電体層は発光層の厚
み以下のレベルでその表面が平滑でなければならない
が、通常の厚膜工程で作製された誘電体表面を十分平滑
にすることは困難であった。
However, the light emitting layer formed on the thick dielectric layer has a thickness of only several hundred nm, which is about 1/100 of the thickness of the thick dielectric layer. For this reason, the surface of the thick-film dielectric layer must be smooth at a level equal to or less than the thickness of the light-emitting layer, but it has been difficult to sufficiently smooth the dielectric surface produced by the ordinary thick-film process. .

【0014】すなわち、厚膜誘電体層は本質的に粉体原
料を用いたセラミックスで構成されている。このため、
緻密に焼結させると通常30〜40%程度の体積収縮を
生じる。ところが、通常のセラミックスが焼結時に3次
元的に体積収縮して緻密化するのに対し、基板上に形成
された厚膜セラミックスは、基板に拘束されてているた
め、基板の面内方向には収縮できず、厚さ方向に1次元
的にしか体積収縮出来ない。このため、厚膜誘電体層の
焼結は不十分なまま本質的に多孔質体となってしまう。
さらに厚膜の表面粗さは、多結晶焼結体の結晶粒サイズ
以下にはならないため、その表面はサブミクロンサイズ
以上のの凹凸形状になる。
That is, the thick film dielectric layer is essentially made of ceramics using a powder raw material. For this reason,
Dense sintering usually causes a volume shrinkage of about 30 to 40%. However, while normal ceramics shrink in volume by three-dimensional volume shrinkage during sintering, the thick-film ceramics formed on the substrate are constrained by the substrate, so that Cannot shrink, and can only shrink one-dimensionally in the thickness direction. For this reason, the sintering of the thick film dielectric layer becomes essentially porous with insufficient sintering.
Further, since the surface roughness of the thick film does not become smaller than the crystal grain size of the polycrystalline sintered body, the surface thereof becomes uneven with a submicron size or more.

【0015】このような誘電体層の表面の欠陥、あるい
は多孔質の膜質や、凹凸形状があると、その上に蒸着法
やスパッタリング法等の気相堆積法で形成される発光層
が、表面形状に追随して均一に形成する事が出来ない。
このため、このような基板の非平坦部に形成された発光
層部には効果的に電界を印加できず、有効発光面積が減
少したり、膜厚の局所的な不均一性から発光層が部分的
に絶縁破壊を生じ、発光輝度の低下を生じるといった問
題があった。さらに、膜厚が局所的に大きく変動するた
め、発光層に印加される電界強度が局所的に大きくばら
つき、明確な発光電圧しきい値が得られない問題があっ
た。
If the surface of such a dielectric layer has a defect, a porous film quality, or an irregular shape, the light emitting layer formed thereon by a vapor deposition method such as a vapor deposition method or a sputtering method may be used. It cannot be formed uniformly following the shape.
For this reason, an electric field cannot be effectively applied to the light emitting layer portion formed on such a non-flat portion of the substrate, and the light emitting layer is reduced due to a decrease in the effective light emitting area or local unevenness of the film thickness. There has been a problem that the dielectric breakdown occurs partially and the emission luminance is reduced. Furthermore, since the film thickness locally fluctuates greatly, the intensity of the electric field applied to the light emitting layer fluctuates greatly locally, and there is a problem that a clear light emitting voltage threshold cannot be obtained.

【0016】このような問題を解決するために、例えば
特開平7−50197号公報では、ニオブ酸鉛からなる
厚膜誘電体表面に、ゾルゲル法によって形成されるチタ
ン酸ジルコン酸鉛等の高誘電率層を積層し、表面の平坦
性を改善する手法が開示されている。
In order to solve such a problem, for example, Japanese Unexamined Patent Publication No. 7-50197 discloses a high dielectric material such as lead zirconate titanate formed by a sol-gel method on the surface of a thick film dielectric made of lead niobate. There is disclosed a method for improving the flatness of the surface by laminating a rate layer.

【0017】このように、セラミックス高誘電率誘電体
厚膜を用いる事により、下部電極層のパターンエッジの
段差部や、製造工程で発生するゴミ等による薄膜絶縁体
の欠陥を回避し、局所的な絶縁耐圧の低下により発光層
の破壊が生じるといった問題を解決する事が出来る。
As described above, by using the ceramic high dielectric constant dielectric thick film, it is possible to avoid the step of the pattern edge of the lower electrode layer and the defect of the thin film insulator due to dust and the like generated in the manufacturing process, and to locally prevent the defect. It is possible to solve the problem that the light emitting layer is destroyed due to an excessively low dielectric breakdown voltage.

【0018】しかしながら、このようなゾルゲル法を用
いた場合、厚膜セラミックス誘電体層の下部電極を厚膜
パターン部外に取り出す部分にもゾルゲル膜が形成され
る。そして、電極部上に形成されたゾルゲル誘電体層
は、焼成時に高密度のクラックとこれによる電極の剥離
が起こりやすく、これがひいては下地の電極の断線も引
き起こす場合があり、実用上問題となっていた。
However, when such a sol-gel method is used, a sol-gel film is also formed at a portion where the lower electrode of the thick ceramic dielectric layer is taken out of the thick film pattern portion. The sol-gel dielectric layer formed on the electrode portion is liable to cause high-density cracks during firing and peeling of the electrodes due to the cracks, which may cause disconnection of the underlying electrode, which is a practical problem. Was.

【0019】[0019]

【発明が解決しようとする課題】本発明の目的は、厚膜
セラミックス誘電体層の表面平坦性をゾルゲル誘電体層
で確保したEL素子において、ゾルゲル誘電体層を付加
することによって発生する下部電極層の剥離や断線を防
止し、欠陥のない信頼性の高いEL素子を提供すること
である。
SUMMARY OF THE INVENTION An object of the present invention is to provide an EL device in which the surface flatness of a thick-film ceramic dielectric layer is ensured by a sol-gel dielectric layer. An object of the present invention is to provide a highly reliable EL element free from defects by preventing peeling and disconnection of a layer.

【0020】[0020]

【課題を解決するための手段】このような目的は、下記
(1)〜(5)のいずれかの構成により達成される。 (1) 電気絶縁性を有する基板と、この基板上にパタ
ーンを有する電極層と、少なくとも前記電極層の一部を
被覆する誘電体層と、この誘電体層上に少なくとも発光
層および透明電極層が積層され、前記誘電体層が厚膜と
溶液塗布焼成法によって形成された誘電体層の多層構造
を有するEL素子であって、少なくとも前記電極層上に
バッファ層を有するEL素子。 (2) 前記バッファ層は、スパッタリング法によって
形成された高誘電率組成膜である上記(1)のEL素
子。 (3) 前記高誘電率組成膜は、ペロブスカイト型構造
誘電体組成であって、比誘電率が100以上である上記
(1)または(2)のEL素子。 (4) 前記バッファー層は、少なくとも電極層と溶液
塗布焼成法によって形成された誘電体層との間に配置さ
れている上記(1)〜(3)のいずれかのEL素子。 (5) 前記バッファ層は、膜厚10nm以上である上記
(1)〜(4)のいずれかのEL素子。
This object is achieved by any one of the following constitutions (1) to (5). (1) A substrate having electrical insulation, an electrode layer having a pattern on the substrate, a dielectric layer covering at least a part of the electrode layer, and at least a light emitting layer and a transparent electrode layer on the dielectric layer And an EL element having a multilayer structure of a dielectric layer formed by a thick film and a solution coating baking method, wherein the EL layer has a buffer layer on at least the electrode layer. (2) The EL device according to (1), wherein the buffer layer is a high dielectric constant composition film formed by a sputtering method. (3) The EL device according to the above (1) or (2), wherein the high dielectric constant composition film has a perovskite structure dielectric composition and a relative dielectric constant of 100 or more. (4) The EL element according to any one of the above (1) to (3), wherein the buffer layer is disposed at least between the electrode layer and the dielectric layer formed by a solution coating and firing method. (5) The EL device according to any one of (1) to (4), wherein the buffer layer has a thickness of 10 nm or more.

【0021】[0021]

【作用】表面平坦化のための、高誘電率誘電体層を溶液
塗布焼成法で形成する場合、厚膜セラミックス誘電体層
全面を平坦化するため、溶液塗布焼成誘電体層(以下平
坦化層とする)の面積を、セラミックス誘電体より大き
くする必要がある。このとき図10に示す下部電極12
を、厚膜誘電体層から引き出す電極引き出し部の一部に
直接平坦化層15が形成される。
When a dielectric layer having a high dielectric constant is formed by a solution coating firing method for planarizing a surface, a solution coating firing dielectric layer (hereinafter referred to as a flattening layer) is used to flatten the entire surface of the thick ceramic dielectric layer. Must be larger than the ceramic dielectric. At this time, the lower electrode 12 shown in FIG.
The flattening layer 15 is formed directly on a part of the electrode lead-out portion for drawing the same from the thick dielectric layer.

【0022】なお、図10に示すEL素子は、例えば電
気絶縁性を有する基板11上に、所定のパターンに形成
された下部電極層12と、その上に厚膜誘電体層14
と、さらにその上に溶液塗布法により形成された誘電体
層15とが積層され、多層状誘電体層を構成している。
The EL element shown in FIG. 10 has, for example, a lower electrode layer 12 formed in a predetermined pattern on a substrate 11 having electrical insulation, and a thick film dielectric layer 14 formed thereon.
And a dielectric layer 15 formed thereon by a solution coating method to form a multilayer dielectric layer.

【0023】そして、前記多層状誘電体層14,15上
には薄膜絶縁体層16、発光層17、薄膜絶縁体層1
8、透明電極層19が積層されており、下部電極層12
と上部透明電極層19は、それぞれ互いに直交する方向
にストライプ状に形成されている。
The thin-film insulator layer 16, the light-emitting layer 17, and the thin-film insulator layer 1
8, the transparent electrode layer 19 is laminated, and the lower electrode layer 12
The upper transparent electrode layer 19 is formed in a stripe shape in a direction orthogonal to each other.

【0024】前記下部電極上では、特に0.5μm より
厚い平坦化層を焼成するときに、下記に述べる原因で高
密度のクラック21が発生しやすく、このクラック21
に起因する平坦化層の剥離21や、この剥離21による
パーティクルの発生、平坦化層と同時に電極の剥離21
が発生する現象が多発する。
On the lower electrode, particularly when a flattening layer having a thickness of more than 0.5 μm is baked, high-density cracks 21 are likely to occur due to the following reasons.
Of the flattening layer due to the separation, generation of particles due to the separation 21, and separation of the electrode at the same time as the flattening layer.
Occurs frequently.

【0025】このような、クラック21によるパーティ
クルの発生や、下部電極層の剥離による欠陥、断線21
は、パーティクルによる発光層のピンホール形成や、電
極の断線、信頼性の低下を招き、EL素子にとって致命
的な欠陥となる。
Such generation of particles due to the cracks 21, defects due to separation of the lower electrode layer, and disconnections 21
This leads to formation of pinholes in the light emitting layer by particles, disconnection of electrodes, and reduction in reliability, which is a fatal defect for EL elements.

【0026】本発明者らは、このようなクラックと剥離
の発生が各種平坦化層用の前駆体溶液を試みるなかで共
通して発生することを見いだし、その原因を解析した結
果、溶液塗布焼成法に共通する焼成過程における問題点
であり、その原因に関し以下のような推定を行った。
The present inventors have found that the occurrence of such cracks and peeling commonly occurs in various kinds of precursor solutions for flattening layers, and analyzed the cause thereof. This is a problem in the firing process common to the methods, and the following estimation was made regarding the cause.

【0027】溶液塗布焼成法に用いる前駆体溶液は、誘
電体層を構成する金属元素の金属有機化合物、もしくは
金属アルコキシドおよびこれら金属源元素と溶液中の有
機物の複合体と、さらに揮発性溶剤から構成される。
The precursor solution used in the solution coating and baking method comprises a metal organic compound or a metal alkoxide of the metal element constituting the dielectric layer and a complex of the metal source element and the organic substance in the solution, and further a volatile solvent. Be composed.

【0028】溶液塗布焼成法の成膜方法は、基板にこの
前駆体溶液をスピンコーティングやデイツプコーティン
グ、スプレーコーティング等の手法で塗布することによ
り、前駆体層を基板上に形成し、次いで、この前駆体層
を焼成することで前駆体中の有機成分を除去し、金属元
素と酸素の結合により超微細酸化物層を形成し、さらに
この酸化物が焼成されることで誘電体層が形成される。
In the film forming method of the solution coating and firing method, a precursor layer is formed on a substrate by applying the precursor solution to a substrate by a method such as spin coating, dip coating, or spray coating. By firing this precursor layer, the organic components in the precursor are removed, an ultrafine oxide layer is formed by bonding of a metal element and oxygen, and the oxide layer is fired to form a dielectric layer. Is done.

【0029】ここで、焼成工程における膜厚の変化を図
11に示す。図では塗布直後の膜厚を1として焼成工程
における相対膜厚の変化を示している。この焼成工程に
おいて、次のような現象が発生する。まず、比較的低温
(〜200℃)で前駆体中の溶剤成分がその沸点に応じ
た温度までに揮発し、塗布された前駆体層の膜厚が大幅
にに減少する。この時点での膜厚は、最終膜厚と比較し
てまだかなり大きく、膜中には多数の有機物が存在する
ため、膜は機械的に柔らかく、クラック等は発生し難
い。
FIG. 11 shows a change in the film thickness in the firing step. In the figure, the change in the relative film thickness in the firing step is shown, with the film thickness immediately after the application being set to 1. In this firing step, the following phenomenon occurs. First, at a relatively low temperature (up to 200 ° C.), the solvent component in the precursor volatilizes to a temperature corresponding to its boiling point, and the thickness of the applied precursor layer is greatly reduced. At this point, the film thickness is still considerably larger than the final film thickness, and since a large number of organic substances are present in the film, the film is mechanically soft and hardly cracks.

【0030】さらに温度が上がる(〜400℃)と、金
属源元素と(溶液中の)有機物との複合体から有機成分
が徐々に分解等により揮発し、膜厚がさらに減少すると
共に、膜が機械的に脆くなり、この膜の体積収縮に伴っ
て発生する大きな引っ張り応力が発生する。この時点で
最も大きなクラックが発生しやすくなる。
When the temperature further rises (up to 400 ° C.), the organic component is gradually volatilized by decomposition or the like from the complex of the metal source element and the organic substance (in the solution), and the film thickness further decreases and the film becomes thinner. The film becomes mechanically brittle, and a large tensile stress occurs due to the volume shrinkage of the film. At this point, the largest crack is likely to occur.

【0031】この段階の後、膜中から有機成分がほぼ無
くなると共に、残った金属元素の酸化物が焼結により結
晶性の誘電体膜が形成されると再度焼結に伴う物質移動
により前段階の引っ張り応力が一部緩和されると同時に
焼結に伴う応力が発生する。この時点でのクラックはあ
まり大きなものは形成されない。
After this stage, the organic components are almost completely eliminated from the film, and when the crystalline dielectric film is formed by sintering of the oxide of the remaining metal element, mass transfer accompanying sintering occurs again in the previous stage. At the same time, the stress associated with sintering is generated. At this point, cracks are not so large.

【0032】溶液塗布焼成法により、形成される誘電体
層は通常このような過程で形成されると推定され、当然
このような焼成過程でクラックが発生しないように前駆
体溶液の組成と塗布焼成条件を設定するのであるが、こ
のように最適化された場合でも、前記クラックが金属電
極層上では非常に高い頻度で発生してしまう。
It is presumed that the dielectric layer formed by the solution coating and baking method is usually formed in such a process. Naturally, the composition of the precursor solution and the coating and baking are set so that cracks do not occur in such a baking process. The conditions are set, but even if optimized as described above, the cracks occur very frequently on the metal electrode layer.

【0033】この原因は、前述した焼成過程において、
金属電極層が、基板と異なった熱膨張係数を持ち、通常
この熱膨張係数が基板の熱膨張係数よりも大きいため電
極層中に圧縮応力が発生し、電極中に微少なヒルロック
が形成されたり、また電極を構成する金属の融点が十分
高くないために、金属電極の再結晶現象が発生する。こ
のため、通常のセラミックやガラス基板と比較して、溶
液塗布焼成誘電体層に局所的に過大な応力がかかること
が原因であると考えられる。
The reason for this is that in the above-described firing process,
The metal electrode layer has a different coefficient of thermal expansion from that of the substrate, and usually this coefficient of thermal expansion is larger than the coefficient of thermal expansion of the substrate, so that compressive stress is generated in the electrode layer, and minute hillocks are formed in the electrode. In addition, since the melting point of the metal constituting the electrode is not sufficiently high, a recrystallization phenomenon of the metal electrode occurs. For this reason, it is considered that the cause is that an excessive stress is locally applied to the solution-applied fired dielectric layer as compared with a normal ceramic or glass substrate.

【0034】本発明者らは、このようにクラック発生原
因を推定し、考察を行った結果、誘電体層と金属電極層
との間にバッファ層を設け、金属電極層表面に対して機
械的クランプ効果を持たせることで、クラックの発生を
抑制できることを見いだした。
As a result of estimating the cause of the cracks and studying as described above, the present inventors provided a buffer layer between the dielectric layer and the metal electrode layer, and mechanically moved the surface of the metal electrode layer. It has been found that the occurrence of cracks can be suppressed by providing a clamping effect.

【0035】[0035]

【発明の実施の形態】本発明のEL素子は、電気絶縁性
を有する基板と、この基板上にパターンを有する電極層
と、少なくとも前記電極層の一部を被覆する誘電体層
と、この誘電体層上に少なくとも発光層および透明電極
層が積層され、前記誘電体層が厚膜と溶液塗布焼成法に
よって形成された誘電体層の多層構造を有するEL素子
であって、少なくとも前記電極層上にバッファ層を有す
るものである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An EL device according to the present invention comprises a substrate having electrical insulation, an electrode layer having a pattern on the substrate, a dielectric layer covering at least a part of the electrode layer, and a dielectric layer. An EL element having at least a light emitting layer and a transparent electrode layer laminated on a body layer, wherein the dielectric layer has a multilayer structure of a thick film and a dielectric layer formed by a solution coating baking method, wherein at least the electrode layer Has a buffer layer.

【0036】このように、電極層上にバッファ層を配置
することにより、その上に形成される溶液塗布焼成法に
よって形成された誘電体層のクラック、剥離を防止で
き、ひいては下部電極層の剥離や断線を防止することが
できる。
As described above, by disposing the buffer layer on the electrode layer, cracking and peeling of the dielectric layer formed by the solution coating and baking method formed thereon can be prevented, and further, peeling of the lower electrode layer can be prevented. And disconnection can be prevented.

【0037】本発明のEL素子の基本構造を図1に示
す。本発明のEL素子は、例えば電気絶縁性を有する基
板1上に、所定のパターンに形成された下部電極層2
と、その上にバッファー層3を介して厚膜誘電体層4
と、さらにその上に溶液塗布法により形成された誘電体
層5とが積層され、多層状誘電体層を構成している。
FIG. 1 shows the basic structure of the EL device of the present invention. The EL element according to the present invention includes, for example, a lower electrode layer 2 formed in a predetermined pattern on a substrate 1 having electrical insulation.
And a thick dielectric layer 4 over the buffer layer 3
And a dielectric layer 5 formed thereon by a solution coating method to form a multilayer dielectric layer.

【0038】そして、前記多層状誘電体層4,5上には
薄膜絶縁体層6、発光層7、薄膜絶縁体層8、透明電極
層9が積層されている。なお、薄膜絶縁体層6、8は省
略しても良い。下部電極層2と上部透明電極層9は、そ
れぞれ互いに直交する方向にストライプ状に形成されて
いる。そして、任意の下部電極層2と上部透明電極層9
をそれぞれ選択し、両電極の直交部の発光層に、交流電
源・パルス電源10から選択的に電圧を印加することに
より特定画素の発光を得ることができる。
On the multilayer dielectric layers 4 and 5, a thin-film insulator layer 6, a light-emitting layer 7, a thin-film insulator layer 8, and a transparent electrode layer 9 are laminated. Note that the thin film insulator layers 6 and 8 may be omitted. The lower electrode layer 2 and the upper transparent electrode layer 9 are formed in stripes in directions orthogonal to each other. Then, any lower electrode layer 2 and upper transparent electrode layer 9
Are selected, and a voltage is selectively applied from the AC power supply / pulse power supply 10 to the light emitting layer at the orthogonal portion of both electrodes, whereby light emission of a specific pixel can be obtained.

【0039】図2は、本発明のEL素子の他の構成例を
示したもので、この例では、バッファー層3は、厚膜誘
電体層4上に、これを包み込むようにして形成されてい
る。その他は図1と同様であり、同一構成要素には同一
符号を付して説明を省略する。すなわち、バッファー層
3は、下部電極2と、溶液塗布法により形成された誘電
体層5との間に介在すれば、いずれの位置に形成されて
いてもよい。
FIG. 2 shows another example of the configuration of the EL device of the present invention. In this example, the buffer layer 3 is formed on the thick film dielectric layer 4 so as to surround it. I have. Other components are the same as those in FIG. 1, and the same components are denoted by the same reference numerals and description thereof will be omitted. That is, the buffer layer 3 may be formed at any position as long as it is interposed between the lower electrode 2 and the dielectric layer 5 formed by the solution coating method.

【0040】基板は電気絶縁性を有しその上に形成され
る下部電極層、誘電体層を汚染することなく、所定の耐
熱強度を維持できるもので有れば特に限定されるもので
はない。
The substrate is not particularly limited as long as it has electrical insulation and can maintain a predetermined heat resistance without contaminating the lower electrode layer and the dielectric layer formed thereon.

【0041】具体的な材料としては、アルミナ(Al2
3)、石英ガラス(SiO2)、マグネシア(Mg
O)、フォルステライト(2MgO・SiO2)、ステ
アタイト(MgO・SiO2)、ムライト(3Al23
・2SiO2)、ベリリア(BeO)、ジルコニア(Z
rO2)、窒化アルミニウム(AlN)、窒化シリコン
(SiN)、炭化シリコン(SiC)等のセラミック基
板や結晶化ガラスや、高耐熱ガラス等を用いてもよく、
またホウロウ処理を行った金属基板等も使用可能であ
る。
As a specific material, alumina (Al 2
O 3 ), quartz glass (SiO 2 ), magnesia (Mg
O), forsterite (2MgO · SiO 2), steatite (MgO · SiO 2), mullite (3Al 2 O 3
2SiO 2 ), beryllia (BeO), zirconia (Z
rO 2 ), a ceramic substrate such as aluminum nitride (AlN), silicon nitride (SiN), silicon carbide (SiC), crystallized glass, or high heat-resistant glass.
Further, a metal substrate or the like on which an enamel treatment has been performed can also be used.

【0042】下部電極層は、表示装置を単純マトリクス
タイプとする場合、複数のストライプ状のパターンを有
するように形成される。また、その線幅が1画素の幅と
なり、ライン間のスペースは非発光領域となるため、極
力ライン間のスペースを小さくしておくことが好まし
い。具体的には、目的とするディスプレーの解像度にも
よるが、例えば線幅200〜500μm、スペース20
〜50μm程度が必要である。
When the display device is a simple matrix type, the lower electrode layer is formed to have a plurality of stripe-shaped patterns. Further, the line width is the width of one pixel, and the space between the lines is a non-light emitting region. Therefore, it is preferable to minimize the space between the lines. Specifically, for example, the line width is 200 to 500 μm and the space 20
About 50 μm is required.

【0043】下部電極層の材料としては、高い導電性が
得られ、かつ誘電体層形成時にダメージを受けず、さら
に誘電体層や発光層と反応性が低い材料が好ましい。こ
のような下部電極層材料としては、Au、Pt、Pd、
Ir、Ag等の貴金属や、Au−Pd、Au−Pt、A
g−Pd,Ag−Pt等の貴金属合金や、Ag−Pd−
Cu等の貴金属を主成分とし非金属元素を添加した電極
材料が誘電体層焼成時の酸化雰囲気に対する耐酸化性が
容易に得られるため好ましい。また、ITOやSnO2
(ネサ膜)、ZnO−Al等の酸化物導電性材料を用い
てもよく、さらに、Ni,Cu等の卑金属を用い、誘電
体層を焼成するときの酸素分圧をこれらの非金属が酸化
されない範囲に設定して用いることもできる。
As a material of the lower electrode layer, a material which has high conductivity, is not damaged during the formation of the dielectric layer, and has low reactivity with the dielectric layer and the light emitting layer is preferable. Such lower electrode layer materials include Au, Pt, Pd,
Noble metals such as Ir and Ag, Au-Pd, Au-Pt and A
Noble metal alloys such as g-Pd and Ag-Pt, and Ag-Pd-
An electrode material containing a noble metal such as Cu as a main component and a nonmetal element added thereto is preferable because oxidation resistance to an oxidizing atmosphere during firing of the dielectric layer can be easily obtained. In addition, ITO or SnO 2
(Nesa film), an oxide conductive material such as ZnO-Al may be used, and further, a base metal such as Ni or Cu may be used to oxidize the partial pressure of oxygen when firing the dielectric layer. It can also be used by setting it to a range not to be performed.

【0044】下部電極層の形成方法としては、スパッタ
法、蒸着法、めっき法等の公知の技術を用いればよい。
As a method for forming the lower electrode layer, a known technique such as a sputtering method, an evaporation method, and a plating method may be used.

【0045】特に本発明のバッファ層により、剥離防止
効果を発揮しやすい電極として、金液(liquid gold, g
old resinate, bright gold)と称する材料により形成
されたものが挙げられる。この金液、水金と称する材料
は、テルペン系の溶剤に金を有機金属化合物の形で、通
常4〜25%程度含有させたもので、褐色で粘性のある
液体である。この金液を用いることにより、50〜50
0nmと極めて薄く、緻密な金膜が得られる。
In particular, the buffer layer of the present invention can be used as an electrode that easily exhibits a peeling-preventing effect.
old resinate, bright gold). The material referred to as gold solution or water gold is a terpene-based solvent containing gold in the form of an organometallic compound, usually about 4 to 25%, and is a brown viscous liquid. By using this gold solution, 50 to 50
An extremely thin and dense gold film of 0 nm can be obtained.

【0046】この金液は、テルペンに可溶で、粘度を自
由に調製できることから、スプレー法、スクリーン印刷
等、種々の塗布、印刷法により電極パターンを形成する
ことができる。
Since this gold solution is soluble in terpene and can be adjusted in viscosity freely, an electrode pattern can be formed by various coating and printing methods such as spraying and screen printing.

【0047】塗布された金液は、乾燥した後、450〜
850℃程度の加熱処理により、金の配線パターンに形
成される。
After the applied gold solution is dried,
A heat treatment at about 850 ° C. forms a gold wiring pattern.

【0048】厚膜誘電体層は、高誘電率でかつ高耐圧で
あることが必要であり、さらに基板の耐熱性を考慮して
低温焼成可能な物質であることが要求される。
The thick dielectric layer needs to have a high dielectric constant and a high withstand voltage, and further needs to be a material that can be fired at a low temperature in consideration of the heat resistance of the substrate.

【0049】ここで、厚膜誘電体層とは、いわゆる厚膜
法により、粉末状の絶縁体材料を焼成して形成されるセ
ラミック層である。この厚膜誘電体層は、例えば下部電
極層が形成された基板上に、粉末状の絶縁体材料に、バ
インダーと溶媒を混合して作製された絶縁体ペーストを
印刷して焼成して形成することができる。また、絶縁体
ペーストをキャスティング成膜することによりグリーン
シートを形成し、積層して形成してもよい。
Here, the thick film dielectric layer is a ceramic layer formed by firing a powdery insulating material by a so-called thick film method. This thick-film dielectric layer is formed, for example, by printing and firing an insulating paste made by mixing a binder and a solvent with a powdered insulating material on a substrate on which a lower electrode layer is formed. be able to. Alternatively, a green sheet may be formed by casting an insulator paste to form a film, and the green sheet may be formed by lamination.

【0050】焼成前に行なう脱バインダ処理の条件は、
通常のものであってよい。
The conditions for the binder removal treatment performed before firing are as follows:
It may be a normal one.

【0051】焼成時の雰囲気は、電極層用ペースト中の
導電材の種類に応じて適宜決定すればよいが、酸化性雰
囲気中で焼成を行う場合、通常の大気中焼成を行えばよ
い。
The atmosphere at the time of firing may be appropriately determined according to the type of the conductive material in the electrode layer paste. When firing in an oxidizing atmosphere, normal firing in air may be performed.

【0052】焼成時の保持温度は、絶縁体層の種類に応
じて適宜決定すればよいが、通常、700〜1200℃
程度、好ましくは1000℃以下である。また、焼成時
の温度保持時間は、0.05〜5時間、特に0.1〜3
時間が好ましい。
The holding temperature at the time of firing may be appropriately determined according to the type of the insulator layer, and is usually 700 to 1200 ° C.
Degree, preferably 1000 ° C. or less. Further, the temperature holding time during firing is 0.05 to 5 hours, particularly 0.1 to 3 hours.
Time is preferred.

【0053】また、必要に応じてアニール処理を施して
もよい。
Further, an annealing treatment may be performed if necessary.

【0054】ここで、厚膜誘電体層と発光層の比誘電率
をそれぞれe1、e2とし、膜厚をd1、d2とし、上
部電極層と下部電極層間に電圧Voを印加した場合、発
光層に印加される電圧V2は次式で示される。
Here, when the relative permittivity of the thick dielectric layer and the light emitting layer is e1 and e2, the film thickness is d1 and d2, and the voltage Vo is applied between the upper electrode layer and the lower electrode layer, the light emitting layer Is given by the following equation.

【0055】 V2/Vo=(e1×d2)/(e1×d2+e2×d1)------(1) 発光層の比誘電率をe2=10、膜厚をd2=1μmと
仮定した場合、 V2/Vo=e1/(e1+10×d1) ------- (2)
V2 / Vo = (e1 × d2) / (e1 × d2 + e2 × d1)-(1) Assuming that the relative permittivity of the light emitting layer is e2 = 10 and the film thickness is d2 = 1 μm. V2 / Vo = e1 / (e1 + 10 × d1) ------- (2)

【0056】発光層に実効的にかかる電圧は少なくとも
印加電圧の50%以上、好ましくは80%以上、さらに
好ましくは90%以上であることから上式より
The effective voltage applied to the light emitting layer is at least 50% or more of the applied voltage, preferably 80% or more, and more preferably 90% or more.

【0057】 50%以上の場合、e1≧10×d1 -------- (3) 80%以上の場合、e1≧40×d1 -------- (4) 90%以上の場合、e1≧90×d1 -------- (5)In the case of 50% or more, e1 ≧ 10 × d1 (3) In the case of 80% or more, e1 ≧ 40 × d1 (4) 90% or more In the case of, e1 ≧ 90 × d1 -------- (5)

【0058】すなわち、誘電体層の比誘電率は少なくと
も単位をμmで表したときの膜厚の少なくとも10倍以
上、好ましくは40倍以上、より好ましくは90倍以上
が必要となる。
That is, the relative dielectric constant of the dielectric layer must be at least 10 times, preferably at least 40 times, more preferably at least 90 times the film thickness when the unit is expressed in μm.

【0059】厚膜誘電体の膜厚は、電極の段差や製造工
程のゴミ等によって形成されるピンホールを排除するた
め厚いことが必要とされ、少なくとも10μm以上、好
ましくは20μm以上、より好ましくは30μm以上が必
要となる。
The thickness of the thick film dielectric is required to be large in order to eliminate pinholes formed by steps of the electrodes and dusts in the manufacturing process, etc., and is at least 10 μm or more, preferably 20 μm or more, more preferably 30 μm or more is required.

【0060】例えば、誘電体層の膜厚が20μmであれ
ば、その比誘電率は200〜800〜1800以上が必
要であり、誘電体層の膜厚が30μmであればその比誘
電率は300〜1200〜2700が必要となる。
For example, if the thickness of the dielectric layer is 20 μm, its relative dielectric constant needs to be 200 to 800 to 1800 or more. If the thickness of the dielectric layer is 30 μm, its relative dielectric constant is 300 μm. ~ 1200 to 2700 are required.

【0061】このような高誘電率厚膜材料としては、各
種の材料が考えられるが、基板材料の耐熱性の制約を考
えると低温形成可能な高誘電率セラミックス組成である
ことが望ましい。
Various materials can be considered as such a high-dielectric-constant thick-film material. However, considering the heat resistance of the substrate material, a high-dielectric-constant ceramic composition that can be formed at a low temperature is desirable.

【0062】例えばBaTiO3 、(BaxCa1-x)T
iO3 、(BaxSr1-x)TiO3、PbTiO3 、P
b(ZrxTi1-x3 等のペロブスカイト構造を有する
誘電体、強誘電体材料や、Pb(Mg1/3Ni2/3)O3
等に代表される複合ペロブスカイトリラクサー型強誘電
体材料や、Bi4Ti312 、SrBi2Ta29 に代
表されるビスマス層状化合物、(SrxBa1-x)Nb2
6 、PbNb26 等に代表されるタングステンブロ
ンズ型強誘電体材料等が、誘電率が高く、焼成が容易な
ことから好ましい。
For example, BaTiO 3 , (Ba x Ca 1-x ) T
iO 3 , (Ba x Sr 1-x ) TiO 3 , PbTiO 3 , P
Dielectric or ferroelectric material having a perovskite structure such as b (Zr x Ti 1-x ) 3 or Pb (Mg 1/3 Ni 2/3 ) O 3
And the like, a bismuth layered compound represented by Bi 4 Ti 3 O 12 and SrBi 2 Ta 2 O 9 , (Sr x Ba 1 -x ) Nb 2
Tungsten bronze type ferroelectric materials typified by O 6 , PbNb 2 O 6 and the like are preferable because of their high dielectric constant and easy firing.

【0063】また、その組成に鉛を含んだ誘電体材料
は、酸化鉛の融点が888℃と低く、かつ酸化鉛と他の
酸化物系材料、例えばSiO2 やCuO、Bi23
Fe2 3 等との間で700℃から800℃程度の低温
で液相が形成されるため低温で焼成が容易であり、かつ
高誘電率を得やすいため好ましい。例えばPb(Zrx
Ti1-x3等のペロブスカイト構造誘電体材料や、Pb
(Mg1/3Ni2/3)O3等に代表される複合ペロブスカ
イトリラクサー型強誘電体材料や、PbNbO6等に代
表されるタングステンブロンズ型強誘電体材料等が挙げ
られる。これらは、アルミナセラミックス等の通常のセ
ラミックス基板の上限耐熱温度である800〜900℃
の焼成温度で容易に比誘電率1000〜10000の誘
電体を形成することができる。
A dielectric material containing lead in its composition
Means that the melting point of lead oxide is as low as 888 ° C, and that lead oxide and other
Oxide-based materials such as SiOTwo And CuO, BiTwoOThree ,
FeTwoO Three 700 ℃ to 800 ℃ low temperature
Is easy to bake at low temperature because the liquid phase is formed, and
It is preferable because a high dielectric constant is easily obtained. For example, Pb (Zrx
Ti1-x)ThreeOr a perovskite structure dielectric material such as Pb
(Mg1/3Ni2/3) OThreeCompound perovska represented by
Itraxer type ferroelectric material, PbNbO6Etc.
Tungsten bronze-type ferroelectric materials represented
Can be These are ordinary ceramics such as alumina ceramics.
800-900 ° C, which is the upper temperature limit of Lamix substrate
Easily induces a dielectric constant of 1,000 to 10,000 at the firing temperature of
An electric body can be formed.

【0064】厚膜誘電体層上に積層する高誘電率誘電体
層は、その目的が厚膜誘電体層の表面平坦性改善にある
ため、溶液塗布焼成法を用いることが必要となる。
Since the purpose of the high dielectric constant dielectric layer laminated on the thick dielectric layer is to improve the surface flatness of the thick dielectric layer, it is necessary to use a solution coating baking method.

【0065】溶液塗布焼成法とは、ゾルゲル法やMOD
法等の誘電体材料の前駆体溶液を基板に塗布し、焼成に
よって誘電体層を形成する方法を指す。
The solution coating baking method includes the sol-gel method and the MOD method.
It refers to a method of forming a dielectric layer by applying a precursor solution of a dielectric material to a substrate, such as a method, and baking.

【0066】ゾルゲル法とは、一般には溶媒に溶かした
金属アルコキシドに所定量の水を加え、加水分解、重縮
合反応させてできるM−O−M結合を持つゾルの前駆体
溶液を基板に塗布し焼成させることによって膜形成をす
る方法である。また、MOD( Metallo-Organic Decom
position )法とは、M−O結合を持つカルボン酸の金
属塩などを有機溶媒に溶かして前駆体溶液を形成し、基
板に塗布し焼成させることによって膜形成をする方法で
ある。ここで前駆体溶液とはゾルゲル法、MOD法など
の膜形成法において原料化合物が溶媒に溶解されて生成
する中間化合物を含む溶液を指す。
The sol-gel method is generally a method in which a predetermined amount of water is added to a metal alkoxide dissolved in a solvent, and a precursor solution of a sol having MOM bonds formed by hydrolysis and polycondensation is applied to a substrate. And baking to form a film. Also, MOD (Metallo-Organic Decom
The position) method is a method in which a metal salt of a carboxylic acid having an MO bond or the like is dissolved in an organic solvent to form a precursor solution, which is applied to a substrate and baked to form a film. Here, the precursor solution refers to a solution containing an intermediate compound generated by dissolving a raw material compound in a solvent in a film forming method such as a sol-gel method or a MOD method.

【0067】ゾルゲル法とMOD法は、完全に別個の方
法ではなく、相互に組み合わせて用いることが一般的で
ある。例えばPZTの膜を形成する際、Pb源として酢
酸鉛を用い、Ti,Zr源としてアルコキシドを用いて
溶液を調整することが一般的である。また、ゾルゲル法
とMOD法の二つの方法を総称してゾルゲル法と呼ぶ場
合もあるが、いずれの場合も前駆体溶液を基板に塗布
し、焼成する事によって膜を形成することから本明細書
では溶液塗布焼成法とする。また、サブミクロンサイズ
の誘電体粒子と誘電体の前駆体溶液を混合した溶液であ
っても本発明の誘電体の前駆体溶液に含まれ、その溶液
を基板に塗布焼成する場合であっても本発明の溶液塗布
焼成法に含まれる。
The sol-gel method and the MOD method are not completely separate methods, but are generally used in combination with each other. For example, when forming a PZT film, it is common to adjust the solution using lead acetate as a Pb source and alkoxides as Ti and Zr sources. In addition, the sol-gel method and the MOD method are sometimes collectively referred to as a sol-gel method, but in any case, a precursor solution is applied to a substrate and a film is formed by baking to form a film. Then, a solution coating baking method is used. Further, even a solution obtained by mixing a submicron-sized dielectric particle and a precursor solution of the dielectric is included in the precursor solution of the dielectric of the present invention, and the solution may be applied to the substrate and fired. It is included in the solution coating and baking method of the present invention.

【0068】溶液塗布焼成法は、ゾルゲル法、MOD法
いずれの場合も、誘電体を構成する元素がサブμm以下
のオーダーで均一に混合されるため、厚膜法による誘電
体形成のような本質的にセラミックス粉体焼結を用いた
手法と比較して、極めて低温で緻密な誘電体を合成する
ことが可能である点が特徴である。
In the case of the solution coating and firing method, the elements constituting the dielectric are uniformly mixed in the order of sub-μm or less in both the sol-gel method and the MOD method. Compared with a method using ceramic powder sintering, it is possible to synthesize a dense dielectric at an extremely low temperature.

【0069】溶液塗布焼成法を用いる最大の目的は、こ
の方法で形成された誘電体層の特徴として、前駆体溶液
を塗布し焼成する工程をへて形成されるため、基板の凹
み部には厚く、凸部には薄く層が形成されるため、基板
表面の段差が平坦化される点にあり、EL素子の厚膜セ
ラミックス誘電体層の表面平坦性を著しく改善し、この
上に形成される薄膜発光層の均一性を大幅に改善するこ
とが出来ることにある。
The main purpose of using the solution coating and baking method is that the dielectric layer formed by this method is formed through a step of applying and baking a precursor solution. Since a thick layer and a thin layer are formed on the protrusions, the step on the substrate surface is flattened, and the surface flatness of the thick ceramic dielectric layer of the EL element is remarkably improved. The uniformity of the thin film light emitting layer can be greatly improved.

【0070】したがって、溶液塗布焼成法によって形成
する誘電体層の膜厚は厚膜表面の凹凸を十分に平坦化す
るためには0.5μm以上、好ましくは1μm以上、より
好ましくは2μm以上が望まれる。
Therefore, the thickness of the dielectric layer formed by the solution coating and baking method is desirably 0.5 μm or more, preferably 1 μm or more, more preferably 2 μm or more in order to sufficiently flatten the unevenness on the surface of the thick film. It is.

【0071】ここで、この溶液塗布焼成法による誘電体
層の積層化による誘電体層全体の比誘電率への影響に関
して説明する。厚膜誘電体層と溶液塗布焼成法で形成さ
れる高誘電率誘電体層の比誘電率をそれぞれe3、e4
とし、各層それぞれの総膜厚をd3、d4とした場合、
積層された誘電体層全体の実効比誘電率e5は次式で示
される。(但しここでは積層誘電体層全体の膜厚はd3
のまま変化しないとして誘電率に換算する)
Here, the effect of the lamination of the dielectric layers by the solution coating and firing method on the relative dielectric constant of the entire dielectric layer will be described. The relative dielectric constants of the thick dielectric layer and the high dielectric constant dielectric layer formed by the solution coating baking method are e3 and e4, respectively.
When the total thickness of each layer is d3 and d4,
The effective relative permittivity e5 of the entire stacked dielectric layer is expressed by the following equation. (However, here, the film thickness of the entire laminated dielectric layer is d3
(Convert to dielectric constant as it does not change)

【0072】 e5=e3×1/[1+(e3/e4)×(d4/d3)] ------- (6) この式を変形すれば、 e4/d4=e3×e5/(d3×(e3−e5)) ------- (7)E5 = e3 × 1 / [1+ (e3 / e4) × (d4 / d3)] --- (6) By transforming this equation, e4 / d4 = e3 × e5 / (d3 × (e3-e5)) ------- (7)

【0073】溶液塗布焼成法によって形成された、高誘
電率誘電体層の付加による積層誘電体層全体の実効的な
比誘電率は、前記の議論から、厚膜層の膜厚を30μm
とした場合、好ましくは1200〜2700以上であ
る。従って、例えば比誘電率4000の厚膜を用い、実
効誘電率2700を得ようとした場合、溶液塗布焼成法
によって形成する誘電体層の比誘電率と膜厚の比は27
7以上が必要となり、厚膜誘電体層の誘電率が3000
であればその比は900となる。
From the above discussion, the effective relative dielectric constant of the entire laminated dielectric layer formed by the addition of the high dielectric constant dielectric layer formed by the solution coating and baking method was determined by setting the thickness of the thick film layer to 30 μm.
In this case, it is preferably 1200 to 2700 or more. Therefore, for example, when an attempt is made to obtain an effective dielectric constant of 2700 using a thick film having a relative dielectric constant of 4000, the ratio between the relative dielectric constant and the film thickness of the dielectric layer formed by the solution coating and firing method is 27.
7 or more, and the dielectric constant of the thick dielectric layer is 3000
If so, the ratio is 900.

【0074】前記のように、溶液塗布焼成法によって形
成される誘電体層の膜厚は少なくとも0.5μm以上、
好ましくは1μm以上、より好ましくは2μm以上であ
る。このため、その比誘電率は少しでも高い方が望まし
く、少なくとも250以上、好ましくは500以上であ
る。
As described above, the thickness of the dielectric layer formed by the solution coating baking method is at least 0.5 μm or more.
It is preferably at least 1 μm, more preferably at least 2 μm. Therefore, it is desirable that the relative dielectric constant is as high as possible, and is at least 250 or more, preferably 500 or more.

【0075】このように、溶液塗布焼成法によって形成
する高誘電率層は、膜厚が大きくかつ高誘電率であるこ
とが必要である。このような高誘電率材料としては、例
えばBaTiO3 、(BaxCa1-x)TiO3 、(Ba
xSr1-x)TiO3 、PbTiO3 、Pb(ZrxTi
1-x3 等のペロブスカイト構造を有する誘電体、強誘
電体材料や、Pb(Mg1/3Ni2/3)O3 等に代表され
る複合ペロブスカイトリラクサー型強誘電体材料や、B
4Ti312 、SrBi2Ta29 に代表されるビス
マスビスマス層状化合物(SrxBa1-x)Nb26
PbNbO6 等に代表されるタングステンブロンズ型強
誘電体材料等が挙げられる。これらのなかでも、BaT
iO3 やPZT等のペロブスカイト構造を有する強誘電
体材料が、誘電率が高く、比較的低温での形成が容易で
あるため好ましい。
As described above, the high dielectric constant layer formed by the solution coating and baking method needs to have a large thickness and a high dielectric constant. As such a high dielectric constant material, for example, BaTiO 3 , (Ba x Ca 1-x ) TiO 3 , (Ba
x Sr 1-x ) TiO 3 , PbTiO 3 , Pb (Zr x Ti
1-x ) A dielectric material having a perovskite structure such as 3 or a ferroelectric material, a composite perovskite relaxer type ferroelectric material represented by Pb (Mg 1/3 Ni 2/3 ) O 3 or the like;
Bismuth bismuth layered compound (Sr x Ba 1-x ) Nb 2 O 6 typified by i 4 Ti 3 O 12 and SrBi 2 Ta 2 O 9 ;
Tungsten bronze type ferroelectric materials typified by PbNbO 6 and the like are listed. Among them, BaT
A ferroelectric material having a perovskite structure, such as iO 3 or PZT, is preferable because it has a high dielectric constant and can be easily formed at a relatively low temperature.

【0076】バッファ層はそれ自体が金属電極上でクラ
ックを発生せず、かつ十分な機械的クランプ効果を持た
せることが必要である。そのため、バッファ層の形成時
や、バッファ層形成後の溶液塗布焼成法による焼成過程
においてもバッファ層に過度な体積収縮が起こらず、か
つ金属電極と比較して十分硬く、かつ適当な膜厚を持つ
ことが必要である。
It is necessary that the buffer layer itself does not cause cracks on the metal electrode and has a sufficient mechanical clamping effect. Therefore, the buffer layer does not undergo excessive volume shrinkage during the formation of the buffer layer or during the baking process by the solution coating and baking method after the formation of the buffer layer, and is sufficiently harder than the metal electrode, and has an appropriate thickness. It is necessary to have.

【0077】このようなバッファ層の形成方法として
は、バッファ層を形成したその時点でバッファ層の密度
が十分高く、バッファ層形成後の溶液塗布焼成層の焼成
時にバッファ層の体積収縮が小さく、電極層のクランプ
効果が発揮できる方法がよい。すなわちバッファ層の形
成方法としては、上述した溶液塗布焼成法のような所期
の構造を形成する過程で大幅な体積収縮が生じる方法は
好ましくなく、体積収縮を生じることなく緻密な膜形成
法が必要とされる。
As a method of forming such a buffer layer, the density of the buffer layer is sufficiently high at the time when the buffer layer is formed, and the volume shrinkage of the buffer layer during firing of the solution-coated firing layer after the formation of the buffer layer is small. A method that can exert a clamping effect of the electrode layer is preferable. That is, as a method for forming the buffer layer, a method in which a large volume shrinkage occurs in the process of forming an intended structure, such as the solution coating and baking method described above, is not preferable, and a dense film formation method without volume shrinkage is not preferable. Needed.

【0078】このような膜形成法としては、真空蒸着法
や、スパッタリング法、CVD法等の方法を用い、目的
組成物の組成と密度に近い膜を後熱処理等を経ずに直接
基板上に形成できる成膜方法が必要である。
As a method for forming such a film, a method such as a vacuum evaporation method, a sputtering method, or a CVD method is used, and a film having a composition and a density close to the target composition is directly formed on a substrate without post-heat treatment or the like. A film formation method that can be formed is required.

【0079】なかでもスパッタリング法は、ターゲット
組成と同組成の薄膜を容易に形成できるため特に好まし
い形成方法であり、結晶化状態の薄膜で密度95%以
上、アモルフアス状態の薄膜でも密度80%以上の薄膜
を容易に形成することが可能である。
Of these, the sputtering method is a particularly preferred method because a thin film having the same composition as the target composition can be easily formed. The sputtering method has a density of 95% or more in a crystallized thin film and a density of 80% or more in an amorphous thin film. A thin film can be easily formed.

【0080】次に、バッファ層の誘電率の影響に関して
説明する。
Next, the effect of the dielectric constant of the buffer layer will be described.

【0081】ここで、誘電体層とバッファ層の比誘電率
をそれぞれe7、e6とし、各層それぞれの膜厚をd
7、d6とした場合、積層された誘電体層とバッファ層
の実効比誘電率e8は次式で示される。
Here, the relative permittivity of the dielectric layer and the buffer layer is e7 and e6, respectively, and the thickness of each layer is d
In the case of 7, d6, the effective relative permittivity e8 of the laminated dielectric layer and buffer layer is expressed by the following equation.

【0082】 e8=e6×1/[1+(e6/e7)×(d7/d6)] ------- (8)E8 = e6 × 1 / [1+ (e6 / e7) × (d7 / d6)] ------- (8)

【0083】バッファ層の挿入による誘電体層・バッフ
ァ層複合層の実効的な比誘電率の低下は、前記の誘電体
層と発光層との比誘電率と発光層に印加される実効電圧
との関係から考えて、少ないことが必要であり、複合層
の比誘電率は少なくとも誘電体層単独の場合の90%以
上、好ましくは95%以上であることが好まれる。従っ
て、(8)式より
The reduction of the effective relative permittivity of the dielectric layer / buffer layer composite layer due to the insertion of the buffer layer is caused by the relative permittivity between the dielectric layer and the light emitting layer and the effective voltage applied to the light emitting layer. In view of the relationship, it is necessary that the relative dielectric constant of the composite layer is at least 90% or more, preferably 95% or more of the dielectric layer alone. Therefore, from equation (8),

【0084】 90%以上の場合、e6/d6≦1/9×e7/d7 -------- (9) 95%以上の場合、e6/d6≦1/19×e7/d7 --------(10)In the case of 90% or more, e6 / d6 ≦ 1/9 × e7 / d7 --- (9) In the case of 95% or more, e6 / d6 ≦ 1/19 × e7 / d7- ------ (10)

【0085】例えば誘電体層の比誘電率を2700、膜
厚を30μmと仮定すると、バッファ層の比誘電率と膜
厚の比率は、810以上、好ましくは1710以上とな
る。
For example, assuming that the relative permittivity of the dielectric layer is 2700 and the film thickness is 30 μm, the ratio between the relative permittivity and the film thickness of the buffer layer is 810 or more, preferably 1710 or more.

【0086】従って、例えばバッファ層の膜厚を0.1
μmと仮定すると、比誘電率は1〜171以上が必要と
なり、0.01μmと仮定すれば比誘電率は8.1〜1
7.1以上が必要となる。
Therefore, for example, when the thickness of the buffer layer is 0.1
If it is assumed to be μm, the relative permittivity must be 1 to 171 or more, and if it is assumed to be 0.01 μm, the relative permittivity is 8.1 to 1
7.1 or more is required.

【0087】バッファ層の膜厚としては、電極層と誘電
体層との相互作用による誘電体層形成時のクラック発生
を抑制する効果が得られればよく、電極のクランプ効果
という点では膜厚が大きければよりその効果が顕著にな
ることが予想される。本発明者らの実験的検討によれ
ば、スパッタリング法によって形成した酸化物薄膜の場
合、膜厚としては10nm以上からクラック抑制効果は十
分に認められ、膜厚が増大するにつれてクラック抑制効
果が向上し、100nm以上になると、電極上のクラック
が完全に無くなることが明らかになった。
The thickness of the buffer layer may be any value as long as the effect of suppressing the occurrence of cracks during the formation of the dielectric layer due to the interaction between the electrode layer and the dielectric layer can be obtained. It is expected that the effect will be more remarkable if it is larger. According to the experimental study of the present inventors, in the case of an oxide thin film formed by a sputtering method, the crack suppressing effect is sufficiently recognized from a film thickness of 10 nm or more, and the crack suppressing effect improves as the film thickness increases. However, it became clear that cracks on the electrode completely disappeared when the thickness was 100 nm or more.

【0088】従って、必要とされる膜厚は、少なくとも
10nm以上、好ましくは100nm以上である。この効果
は約1μm の厚さまで同様に認められるがそれ以上の厚
さではオーバーハングを生じるおそれがある。このた
め、上限は好ましくは1μm 以下、より好ましくは電極
層厚の1/2以下である。
Therefore, the required film thickness is at least 10 nm or more, preferably 100 nm or more. This effect is also observed up to a thickness of about 1 μm, but thicker thicknesses may cause overhangs. Therefore, the upper limit is preferably 1 μm or less, more preferably 1 / or less of the electrode layer thickness.

【0089】バッファ層の材質としては、アルミナ(比
誘電率8)、ジルコニア(比誘電率約10)、Ta25
(比誘電率約25)等の絶縁性材料を用いることがで
きるが、前述の比誘電率と膜厚の関係と、クラック抑制
効果、誘電体層との反応性の点から、好ましくは高誘電
率材料、例えばTiO2 (比誘電率約80)等の材料、
特に好ましくは100以上の比誘電率を持つ高誘電率材
料、例えば、Pb2(Zr1-yTiy26 等のパイロク
ロア型誘電体、Bi4Ti312 、SrBi2Ta29
等に代表されるBi層状化合物型誘電体等の材料、チタ
ン酸バリウム(BaTiO3)、チタン酸ストロンチウ
ム(SrTiO3)、チタン酸カルシウム(CaTi
3)、チタン酸鉛(PbTiO3)、ジルコン酸鉛(P
bZrO3)等のペロブスカイト型高誘電率材料を形成
する組成物や、これらの混合体、固溶体組成((Ba
1-xSrx)TiO3 、PZT等)、ペロブスカイト型リ
ラクサー酸化物が好適である。この中でも特に、BaT
iO3 やPZT等のペロブスカイト構造を持った強誘電
体材料が、比誘電率が高く比較的低温での合成が容易で
あるため好ましい。このような材料はバッファ層として
好適な比誘電率を100以上とすることが容易である。
Materials for the buffer layer include alumina (dielectric constant: 8), zirconia (dielectric constant: about 10), Ta 2 O 5
An insulating material such as (a relative dielectric constant of about 25) can be used. However, in view of the above-described relationship between the relative dielectric constant and the film thickness, the effect of suppressing cracks, and the reactivity with the dielectric layer, a high dielectric constant is preferable. Materials such as TiO 2 (dielectric constant about 80),
Particularly preferably, a high dielectric constant material having a relative dielectric constant of 100 or more, for example, a pyrochlore type dielectric such as Pb 2 (Zr 1 -y Ti y ) 2 O 6 , Bi 4 Ti 3 O 12 , SrBi 2 Ta 2 O 9
Such as Bi layered compound type dielectrics, barium titanate (BaTiO 3 ), strontium titanate (SrTiO 3 ), calcium titanate (CaTi)
O 3 ), lead titanate (PbTiO 3 ), lead zirconate (P
bZrO 3 ) and other perovskite-type high dielectric constant materials, their mixtures, and solid solution compositions ((Ba
1-x Sr x ) TiO 3 , PZT, etc.) and perovskite-type relaxor oxides are preferred. Among these, BaT
Ferroelectric materials having a perovskite structure, such as iO 3 and PZT, are preferred because they have a high relative dielectric constant and can be easily synthesized at a relatively low temperature. Such a material can easily make the relative dielectric constant suitable for the buffer layer 100 or more.

【0090】また、溶液塗布焼成法で形成する誘電体層
と同一の結晶構造の材料を用いることで、誘電体層とバ
ッファ層の反応や誘電体層の異相の形成等を容易に避け
ることができる。さらに同一組成とすれば、バッファ層
を用いることによる、バッファ層/誘電体層複合層の実
効的な比誘電率の低下を完全になくすことが可能であ
り、発光層に印加させる実効電圧値の低下を避けること
ができる。
Further, by using a material having the same crystal structure as the dielectric layer formed by the solution coating and firing method, it is possible to easily avoid the reaction between the dielectric layer and the buffer layer, the formation of a different phase of the dielectric layer, and the like. it can. Further, if the composition is the same, it is possible to completely eliminate the decrease in the effective relative permittivity of the buffer layer / dielectric layer composite layer due to the use of the buffer layer, and to reduce the effective voltage value applied to the light emitting layer. Drops can be avoided.

【0091】本発明者らによる詳細な実験の結果、上記
の効果は、以下の条件において特に有効であることが認
められた。
As a result of detailed experiments by the present inventors, it was confirmed that the above effects were particularly effective under the following conditions.

【0092】第1に、溶液塗布焼成法による誘電体層と
下部電極層が直接接する可能性のある部分の下部電極表
面上にバッファ層を形成することである。このバッファ
層により、下部電極上に直接形成された溶液塗布焼成誘
電体層のクラックの発生を防止し、誘電体層の剥離や、
この剥離に伴う下部電極層の剥離や欠陥をなくすことが
できる。これによりパーティクルの発生による発光層の
ピンホール形成や、下部電極層の欠陥や断線を防止する
ことにより、高品位で信頼性の高いEL素子を高歩留ま
りで製造することができる。特に高精細なディスプレイ
パネルを製造する際には、個別画素が小型化し、さらに
下部電極の線幅も縮小されるため、下部電極の信頼性
や、パーティクルの防止の重要性が高まるが、このよう
な場合特にバッファ層の挿入は効果的である。
First, a buffer layer is formed on the surface of the lower electrode in a portion where the dielectric layer and the lower electrode layer may be in direct contact with each other by the solution coating and baking method. This buffer layer prevents cracks in the solution-applied baked dielectric layer formed directly on the lower electrode, and peels off the dielectric layer,
The separation and the defect of the lower electrode layer accompanying the separation can be eliminated. This prevents the formation of pinholes in the light emitting layer due to the generation of particles, and prevents defects and disconnections in the lower electrode layer, whereby a high-quality and highly reliable EL element can be manufactured with a high yield. In particular, when manufacturing a high-definition display panel, the size of individual pixels is reduced, and the line width of the lower electrode is also reduced, thereby increasing the reliability of the lower electrode and the importance of preventing particles. In this case, the insertion of a buffer layer is particularly effective.

【0093】第2にバッファ層をスパッタリング法で形
成した、高誘電率組成膜とすることである。スパッタ法
により形成された高誘電率組成膜を用いることで、高密
度のバッファ層が形成できるため、膜厚が10nmと非常
に薄い領域から金属電極の機械的クランプ効果が発生
し、溶液塗布焼成法による誘電体第1層のクラック発生
を抑制することができる。このように膜厚が薄いバッフ
ァ層を用い、かつ高誘電率組成を用いることで、バッフ
ァ層が介在することによる誘電体層の実効的な比誘電率
の低下を最小限に抑えることが可能となる。
Second, the buffer layer is made of a high dielectric constant composition film formed by a sputtering method. Since a high-density buffer layer can be formed by using a high dielectric constant composition film formed by a sputtering method, a mechanical clamping effect of a metal electrode is generated from a very thin region having a thickness of 10 nm. Cracking of the dielectric first layer by the method can be suppressed. By using such a thin buffer layer and using a high dielectric constant composition, it is possible to minimize the decrease in the effective relative dielectric constant of the dielectric layer due to the interposition of the buffer layer. Become.

【0094】第3に、前記高誘電率組成膜をペロブスカ
イト構造誘電体組成を用い、比誘電率を100以上の物
質とすることである。比誘電率を100以上とすること
で、バッファ層の介在による誘電体層の実効的な誘電率
の低下を最小限に抑えることができる。
Third, the high dielectric constant composition film is made of a substance having a relative dielectric constant of 100 or more using a perovskite structure dielectric composition. By setting the relative dielectric constant to 100 or more, it is possible to minimize the effective decrease in the dielectric constant of the dielectric layer due to the interposition of the buffer layer.

【0095】発光層の材料としては特に限定されない
が、前述したMnをドープしたZnS等の公知の材料が
使用できる。これらの中でも、SrS:Ceは優れた特
性を得られることから特に好ましい。発光層の膜厚とし
ては、特に制限されるものではないが、厚すぎると駆動
電圧が上昇し、薄すぎると発光効率が低下する。具体的
には、発光体材料にもよるが、好ましくは100〜20
00nm程度である。
The material for the light-emitting layer is not particularly limited, but known materials such as the above-mentioned Mn-doped ZnS can be used. Among them, SrS: Ce is particularly preferable because excellent characteristics can be obtained. The thickness of the light emitting layer is not particularly limited, but if it is too thick, the driving voltage increases, and if it is too thin, the luminous efficiency decreases. Specifically, although it depends on the luminescent material, it is preferably 100 to 20.
It is about 00 nm.

【0096】発光層の形成方法は、気相堆積法を用いる
ことが可能である。気相堆積法としては、スパッタ法や
蒸着法等の物理的気相堆積法やCVD法等の化学的気相
堆積法が好ましい。また、前述したように特にSrS:
Ceの発光層を形成する場合には、H2S雰囲気下、エ
レクトロンビーム蒸着法により成膜中の基板温度を50
0℃〜600℃に保持して形成すると、高純度の発光層
を得ることが可能である。
As a method for forming the light emitting layer, a vapor phase deposition method can be used. As the vapor deposition method, a physical vapor deposition method such as a sputtering method or a vapor deposition method or a chemical vapor deposition method such as a CVD method is preferable. In addition, as described above, in particular, SrS:
When a Ce light emitting layer is formed, the substrate temperature during film formation is set to 50 in an H 2 S atmosphere by electron beam evaporation.
When formed at a temperature of 0 ° C. to 600 ° C., a high-purity light-emitting layer can be obtained.

【0097】発光層の形成後、好ましくは加熱処理を行
う。加熱処理は、基板側から電極層、誘電体層、発光層
と積層した後に行っても良いし、基板側から電極層、誘
電体層、発光層、絶縁体層、あるいはこれに電極層を形
成した後に加熱処理(キャップアニール)を行っても良
い。熱処理の温度は形成する発光層によるが、好ましく
は300℃以上、より好ましくは400℃以上であり、
誘電体層の焼成温度以下である。処理時間は10〜60
0分であることが好ましい。加熱処理時の雰囲気として
は、発光層の組成、形成条件により空気、N2 ,Heお
よびAr等から選択すればよい。
After the formation of the light emitting layer, a heat treatment is preferably performed. The heat treatment may be performed after the electrode layer, the dielectric layer, and the light-emitting layer are stacked from the substrate side, or the electrode layer, the dielectric layer, the light-emitting layer, the insulator layer, or the electrode layer is formed therefrom from the substrate side. After that, heat treatment (cap annealing) may be performed. The temperature of the heat treatment depends on the light emitting layer to be formed, but is preferably 300 ° C. or higher, more preferably 400 ° C. or higher,
It is lower than the firing temperature of the dielectric layer. Processing time is 10-60
Preferably, it is 0 minutes. The atmosphere during heat treatment, the composition of the luminescent layer, the forming conditions air, may be selected from N 2, the He and Ar, and the like.

【0098】薄膜絶縁体層(6)および/または(8)
は、前記したように省略しても良いがこれを有すること
が好ましい。
The thin-film insulator layer (6) and / or (8)
May be omitted as described above, but is preferably provided.

【0099】この薄膜絶縁体層は、その機能として発光
層と誘電体層との間の界面の電子状態を調節し発光層へ
の電子注入を安定化、効率化する事と、この電子状態が
発光層の両面で対象的に構成することにより交流駆動時
の発光特性の正負対象性を改善することが主要な目的で
あり、発光層誘電体層の役割である絶縁耐圧を保持する
機能を考慮する必要はないため膜厚は小さくて良い。
The function of the thin-film insulator layer is to adjust the electronic state at the interface between the light-emitting layer and the dielectric layer to stabilize and improve the electron injection into the light-emitting layer. The main purpose is to improve the positive-negative symmetry of the emission characteristics during AC driving by symmetrically configuring both sides of the light-emitting layer, and consider the function of maintaining the dielectric strength, which is the role of the light-emitting layer dielectric layer. Since it is not necessary to perform the process, the film thickness may be small.

【0100】この薄膜絶縁体層は、抵抗率として、10
8Ω・cm以上、特に1010〜1018Ω・cm程度が好まし
い。また、比較的高い比誘電率を有する物質であること
が好ましく、その比誘電率εとしては、好ましくはε=
3以上である。この薄膜絶縁体層の構成材料としては、
例えば酸化シリコン(SiO2)、窒化シリコン(Si
N)、酸化タンタル(Ta25)、酸化イットリウム
(Y23)、ジルコニア(ZrO2)、シリコンオキシ
ナイトライド(SiON)、アルミナ(Al23)、等
を用いることができる。また、薄膜絶縁体層を形成する
方法としては、スパッタ法や蒸着法、CVD法を用いる
ことができる。また、薄膜絶縁体層の膜厚としては、好
ましくは10〜1000nm、特に好ましくは20〜20
0nm程度である。
This thin-film insulator layer has a resistivity of 10
It is preferably at least 8 Ω · cm, particularly preferably about 10 10 to 10 18 Ω · cm. Further, it is preferable that the material has a relatively high relative dielectric constant, and the relative dielectric constant ε thereof is preferably ε =
3 or more. As a constituent material of this thin film insulator layer,
For example, silicon oxide (SiO 2 ), silicon nitride (Si
N), tantalum oxide (Ta 2 O 5 ), yttrium oxide (Y 2 O 3 ), zirconia (ZrO 2 ), silicon oxynitride (SiON), alumina (Al 2 O 3 ), and the like. As a method for forming the thin film insulator layer, a sputtering method, an evaporation method, or a CVD method can be used. The thickness of the thin-film insulator layer is preferably 10 to 1000 nm, particularly preferably 20 to 20 nm.
It is about 0 nm.

【0101】透明電極層は、膜厚0.2μm 〜1μm の
ITOやSnO2(ネサ膜)、ZnO−Al等の酸化物
導電性材料等が用いられる。透明電極層の形成方法とし
ては、スパッタ法のほか蒸着法等の公知の技術を用いれ
ばよい。
For the transparent electrode layer, an oxide conductive material such as ITO, SnO 2 (Nesa film), ZnO—Al or the like having a thickness of 0.2 μm to 1 μm is used. As a method for forming the transparent electrode layer, a known technique such as a vapor deposition method other than the sputtering method may be used.

【0102】なお、上記したEL素子は単一発光層のみ
を有するが、本発明のEL素子は、このような構成に限
定されるものではなく、膜厚方向に発光層を複数積層し
てもよいし、マトリックス状にそれぞれ種類の異なる発
光層(画素)を組み合わせて平面的に配置するような構
成としても良い。
Although the above-described EL element has only a single light-emitting layer, the EL element of the present invention is not limited to such a structure, and a plurality of light-emitting layers may be stacked in the film thickness direction. Alternatively, different types of light emitting layers (pixels) may be combined in a matrix and arranged in a plane.

【0103】上記したように本発明のEL素子は、発光
層が積層される誘電体層表面の平滑性が極めて良好であ
り、絶縁耐圧が高くかつ欠陥がない。このため、輝度が
高くかつ輝度の長期信頼性が高く、高性能、高精細のデ
ィスプレイを容易に構成することもできる。また、製造
工程が容易であり、製造コストを低く抑えることが可能
である。
As described above, the EL device of the present invention has extremely good smoothness of the surface of the dielectric layer on which the light emitting layer is laminated, high withstand voltage and no defects. Therefore, a high-performance, high-definition display having high luminance and high long-term reliability of luminance can be easily configured. Further, the manufacturing process is easy, and the manufacturing cost can be reduced.

【0104】[0104]

【実施例】以下に本発明の実施例を具体的に示しさらに
詳細に説明する。96%純度のアルミナ基板上に、サン
プル1〜9として、スパッタリング法により微量添加物
を添加したAu薄膜を1μm の厚さに形成し、850℃
で熱処理を行って安定化した。このAu下部電極層をフ
ォトエッチング法を用いて幅300μm、スペース30
μmの多数のストライプ状にパターニングした。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be specifically shown below and described in more detail. On a 96% -purity alumina substrate, an Au thin film to which a trace amount of an additive was added was formed to a thickness of 1 μm as a sample 1 to 9 by a sputtering method.
And heat-treated for stabilization. The Au lower electrode layer was formed by photolithography to a width of 300 μm and a space of 30 μm.
It was patterned into a number of μm stripes.

【0105】また、同様にアルミナ基板上に、サンプル
10,11として、ヘラウスRP2003/237−2
2%レジネート金ペーストを用い、焼成後の膜厚が1μ
m となるように上記同様のパターンにスクリーン印刷、
乾燥を繰り返した。その後、十分な空気を供給した雰囲
気で850℃、20minの焼成を行った。
Similarly, Heraus RP 2003 / 237-2 was prepared as samples 10 and 11 on an alumina substrate.
Using 2% resinate gold paste, film thickness after firing is 1μ
screen printing on the same pattern as above so that m
Drying was repeated. Thereafter, firing was performed at 850 ° C. for 20 minutes in an atmosphere in which sufficient air was supplied.

【0106】前記下部電極が形成された基板上に、さら
にスクリーン印刷法により誘電体セラミックス厚膜を形
成した。厚膜ペーストとしては、ESL社製4210C
厚膜誘電体ペーストを用い、焼成後の膜厚が30μmに
なるようにスクリーン印刷、乾燥を繰り返した。
A dielectric ceramic thick film was further formed on the substrate on which the lower electrode was formed by a screen printing method. As a thick film paste, ESL 4210C
Using a thick film dielectric paste, screen printing and drying were repeated so that the film thickness after firing became 30 μm.

【0107】印刷乾燥後、厚膜はベルト炉を用い、十分
な空気を供給した雰囲気で850℃、20minの焼成を
行った。この厚膜単独の誘電率は約4000であった。
After the printing and drying, the thick film was baked at 850 ° C. for 20 minutes in an atmosphere supplied with sufficient air using a belt furnace. The dielectric constant of this thick film alone was about 4000.

【0108】次に、BaTiO3 ,SrTiO3 ,Ti
2 の各薄膜を、それぞれスパッタ法により前記基板上
に形成し、各バッファ層とした。
Next, BaTiO 3 , SrTiO 3 , Ti
Each thin film of O 2 was formed on the substrate by a sputtering method, and used as each buffer layer.

【0109】BaTiO3 薄膜の形成条件として、マグ
ネトロンスパッタ装置を用い、BaTiO3 セラミック
スをターゲットとして、Arガス3Paの圧力で、13.
56MHz 高周波電力密度2W/cm2 の条件で成膜を行つ
た。
As the conditions for forming the BaTiO 3 thin film, a magnetron sputtering apparatus was used, BaTiO 3 ceramic was used as a target, and a pressure of Ar gas was 3 Pa.
Film formation was performed under the conditions of a 56 MHz high frequency power density of 2 W / cm 2 .

【0110】このときの成膜速度は約5nm/min であ
り、スパッタリング時間を調製することで膜厚100nm
のバッファ層を得た。このとき形成されたBaTiO3
薄膜は、アモルフアス状態であり、膜密度は80〜90
%であった。また、スパッタリングされた膜の比誘電率
は約20であり、この膜を700℃で熱処理したとこ
ろ、比誘電率500の値が得られた。また、熱処理をし
たBaTiO3 薄膜は、ペロブスカイト型結晶構造を有
することがX線回折法により確認された。
At this time, the film forming speed is about 5 nm / min.
Was obtained. The BaTiO 3 formed at this time
The thin film is in an amorphous state, and has a film density of 80 to 90.
%Met. The relative dielectric constant of the sputtered film was about 20, and when this film was heat-treated at 700 ° C., a value of 500 was obtained. Further, it was confirmed by an X-ray diffraction method that the heat-treated BaTiO 3 thin film had a perovskite crystal structure.

【0111】SrTiO3 薄膜の形成条件として、Sr
TiO3 セラミックスをターゲットとして、上記BaT
iO3 薄膜と同様にした。成膜速度は約4nm/min であ
り、スパッタリング時間を調製することで膜厚100nm
のバッファ層を得た。このとき形成されたSrTiO3
薄膜は、アモルフアス状態であり、膜密度は80〜90
%であった。また、スパッタリングされた膜の比誘電率
は、膜の導電性が高く測定できなかったが、この膜を6
00℃で熱処理したところ、比誘電率200〜300の
値が得られた。また、熱処理をしたSrTiO3 薄膜
は、ペロブスカイト型結晶構造を有することがX線回折
法により確認された。この膜は、600℃の温度で熱処
理を行ったが、500〜700℃の温度で熱処理を行っ
ても結果は同様であった。
The conditions for forming the SrTiO 3 thin film include Sr
The TiO 3 ceramic as a target, the BaT
It was the same as the iO 3 thin film. The film formation speed is about 4 nm / min, and the film thickness is 100 nm by adjusting the sputtering time.
Was obtained. The SrTiO 3 formed at this time
The thin film is in an amorphous state, and has a film density of 80 to 90.
%Met. The relative permittivity of the sputtered film could not be measured due to the high conductivity of the film.
After heat treatment at 00 ° C., values of relative dielectric constant of 200 to 300 were obtained. Further, it was confirmed by an X-ray diffraction method that the heat-treated SrTiO 3 thin film had a perovskite crystal structure. This film was heat-treated at a temperature of 600 ° C., but the same result was obtained even when the heat treatment was performed at a temperature of 500 to 700 ° C.

【0112】TiO2 薄膜の形成条件として、マグネト
ロンスパッタ装置を用い、TiO2セラミックスをター
ゲットとして、Arガス1Paの圧力で、13.56MHz
高周波電力密度2W/cm2 の条件で成膜を行つた。
The conditions for forming the TiO 2 thin film were as follows: a magnetron sputtering apparatus, a TiO 2 ceramic as a target, an Ar gas pressure of 1 Pa, and 13.56 MHz.
Film formation was performed under the condition of a high frequency power density of 2 W / cm 2 .

【0113】このときの成膜速度は約2nm/min であ
り、スパッタリング時間を調製することで膜厚100nm
のバッファ層を得た。このとき形成されたBaTiO3
薄膜は、アモルフアス状態であり、膜密度は80〜90
%であった。また、スパッタリングされた膜の比誘電率
は、膜の導電性が高く測定できなかったが、この膜を6
00℃で熱処理したところ、比誘電率80の値が得られ
た。この膜は、600℃の温度で熱処理を行ったが、5
00〜700℃の温度で熱処理を行っても結果は同様で
あった。
At this time, the film formation rate is about 2 nm / min.
Was obtained. BaTiO 3 formed at this time
The thin film is in an amorphous state, and has a film density of 80 to 90.
%Met. The relative permittivity of the sputtered film could not be measured due to the high conductivity of the film.
After heat treatment at 00 ° C., a value of relative permittivity of 80 was obtained. This film was heat-treated at a temperature of 600 ° C.
The results were the same even when the heat treatment was performed at a temperature of 00 to 700 ° C.

【0114】これらの基板上に、溶液塗布焼成法を用い
て誘電体層を形成した。溶液塗布焼成法による誘電体層
の形成方法として、以下の方法で作製したPZTのゾル
ゲル液を用意し、溶液塗布焼成法前駆体溶液として用い
た。先ず、バッファ層が形成された基板に、前駆体溶液
をスピンコーティング法にて塗布し、700℃で15分
間焼成する作業を所定回繰り返した。
A dielectric layer was formed on these substrates by using a solution coating baking method. As a method of forming the dielectric layer by the solution coating and baking method, a sol-gel solution of PZT prepared by the following method was prepared and used as a precursor solution of the solution coating and baking method. First, the operation of applying the precursor solution to the substrate on which the buffer layer was formed by spin coating and firing at 700 ° C. for 15 minutes was repeated a predetermined number of times.

【0115】基本的なゾルゲル液の作製方法は、8.4
9gの酢酸鉛三水和物と、4.17gの1.3プロパン
ジオールを約2時間、加熱撹拌し、透明な溶液を得た。
これとは別に、3.70gのジルコニウム・ノルマルプ
ロポキシド70質量%、1−プロパノール溶液と、1.
58gのアセチルアセトンを乾燥窒素雰囲気中で30分
間加熱撹拌し、これに3.14gのチタニウム・ジイソ
プロポキシド・ビスアセチルアセトネート75質量%、
2−プロパノール溶液と、2.32gの1.3プロパン
ジオールを加え、更に2時間加熱撹拌した。これら2つ
の溶液を80℃で混合し、乾燥窒素雰囲気中で2時間加
熱撹拌し、褐色透明な溶液を作製した。この溶液を13
0℃で数分間保持することにより副生成物を取り除き、
更に3時間加熱撹拌することによりPZT前駆体溶液を
作製した。
The basic method for preparing a sol-gel solution is described in 8.4.
9 g of lead acetate trihydrate and 4.17 g of 1.3 propanediol were heated and stirred for about 2 hours to obtain a clear solution.
Separately, 3.70 g of a 70% by mass zirconium normal propoxide, 1-propanol solution;
58 g of acetylacetone was heated and stirred in a dry nitrogen atmosphere for 30 minutes, and added to 3.14 g of titanium diisopropoxide bisacetylacetonate 75% by mass.
A 2-propanol solution and 2.32 g of 1.3 propanediol were added, and the mixture was further heated and stirred for 2 hours. These two solutions were mixed at 80 ° C., and heated and stirred in a dry nitrogen atmosphere for 2 hours to produce a brown transparent solution. Add this solution to 13
By holding at 0 ° C. for several minutes to remove by-products,
A PZT precursor solution was prepared by further heating and stirring for 3 hours.

【0116】PZT前駆体溶液の粘度調製は、n−プロ
パノールを用いて希釈することにより行った。単層当た
りの誘電体層の膜厚は、スピンコーティング条件、およ
びゾルゲル液の粘度を調製することにより、1層約0.
7μm とした。上記ゾルゲル液をPZT前駆体溶液とし
て、スピンコーティングによる塗布と焼成を4回繰り返
すことで、膜厚が約3μm厚のPZT誘電体層を形成し
た。
The viscosity of the PZT precursor solution was adjusted by diluting it with n-propanol. The thickness of the dielectric layer per single layer can be adjusted to about 0.1 layer by adjusting the spin coating conditions and the viscosity of the sol-gel solution.
7 μm. The above sol-gel solution was used as a PZT precursor solution, and application and baking by spin coating were repeated four times to form a PZT dielectric layer having a thickness of about 3 μm.

【0117】また、この厚膜セラミックス誘電体層と溶
液塗布焼成法によるPZT層の積層構造での誘電率は、
全体膜厚が30μmで変わらないと仮定した場合、約2
800になった。
The dielectric constant of the laminated structure of the thick ceramic dielectric layer and the PZT layer formed by the solution coating and firing method is as follows.
Assuming that the total film thickness is unchanged at 30 μm, about 2
800.

【0118】得られた、PZT誘電体層(平坦化層)付
基板について、クラック、剥離、断線率、およびパーテ
ィクルについて評価した。評価は断線以外は目視観察に
よるものとし、断線の有無はHP3456Aデジタルメ
ータを用い、一つの電極パターンの一端から他端までの
抵抗が1MΩ以上のものを断線と判断した。結果を表1
に示す。
The obtained substrate with a PZT dielectric layer (flattening layer) was evaluated for cracks, peeling, disconnection rate, and particles. The evaluation was made by visual observation except for the disconnection, and the presence or absence of the disconnection was determined by using an HP3456A digital meter, and the one from one end to the other end of one electrode pattern having a resistance of 1 MΩ or more was determined as a disconnection. Table 1 shows the results
Shown in

【0119】[0119]

【表1】 [Table 1]

【0120】図3から8は、本実施例のPZTゾルゲル
液を用い、スパッタ法によって形成したBaTiO3
ッファ層の膜厚を各種変えた条件で、1層目の誘電体層
を形成したときのSEMおよび光学顕微鏡写真である。
FIGS. 3 to 8 show the results when the first dielectric layer was formed by using the PZT sol-gel solution of the present embodiment and changing the thickness of the BaTiO 3 buffer layer formed by sputtering. It is a SEM and an optical microscope photograph.

【0121】ここで、図3:サンプル1(SEM写真:
長辺=500μm)、図6:サンプル2(SEM写真:長辺=
250μm)、図7サンプル3(SEM写真:長辺=250μ
m)、図8サンプル6(SEM写真:長辺=250μm)、図
4:サンプル10(光学顕微鏡写真:長辺=1000μm)、
図3:サンプル11(光学顕微鏡写真:長辺=1000μm)
である。
Here, FIG. 3: Sample 1 (SEM photograph:
Fig. 6: Sample 2 (SEM photograph: long side =
250 μm), FIG. 7 sample 3 (SEM photograph: long side = 250 μm)
m), FIG. 8 Sample 6 (SEM photograph: long side = 250 μm), FIG. 4: Sample 10 (optical micrograph: long side = 1000 μm),
Figure 3: Sample 11 (optical micrograph: long side = 1000μm)
It is.

【0122】図から明らかなように、BaTiO3 バッ
ファ層が無い場合には、高密度のクラックが生じ、特に
Auレジネートを用いた電極のサンプルで著しい。ま
た、BaTiO3 バッファ層が10nm以上の場合、クラ
ックは等しく減少し、100nmでは全くクラックが発生
しない。
As is clear from the figure, when there is no BaTiO 3 buffer layer, high-density cracks are generated, particularly in an electrode sample using Au resinate. When the thickness of the BaTiO 3 buffer layer is 10 nm or more, cracks are reduced equally, and when the thickness is 100 nm, no cracks occur.

【0123】また、表1から明らかなように、BaTi
3 バッファ層を持たない場合、下部電極の断線が発生
し、さらにパーティクルの発生が確認された。
As is clear from Table 1, BaTi
When no O 3 buffer layer was provided, disconnection of the lower electrode occurred, and further generation of particles was confirmed.

【0124】これに対し、BaTiO3 バッファ層が1
0nm以上の場合、下部電極の剥離は認められず、さらに
膜厚がが100nmではクラック、パーティクルの発生も
全く認められなかった。
On the other hand, the BaTiO 3 buffer layer
When the thickness was 0 nm or more, peeling of the lower electrode was not recognized, and when the film thickness was 100 nm, generation of cracks and particles was not recognized at all.

【0125】また、バッファ層と誘電体層を合わせた実
効誘電率は、バッファ層がある場合もほとんど変化が認
められなかった。これは、バッファ層のBaTiO3
が成膜簿点ではアモルフアスで低誘電率であっても、組
成が高誘電率誘電体組成であるため、上部の誘電体層を
溶液塗布焼成法で形成する際の高温処理で結晶化し、高
誘電率化するためと考えられる。
The effective dielectric constant of the buffer layer and the dielectric layer together showed almost no change even in the presence of the buffer layer. This is because even if the BaTiO 3 film of the buffer layer is amorphous and has a low dielectric constant at the film forming point, the composition is a high dielectric constant dielectric composition, so the upper dielectric layer is formed by a solution coating baking method. This is thought to be due to crystallization by a high temperature treatment at the time and a high dielectric constant.

【0126】また、同膜厚のSrTiO3 バッファ層と
TiO2 バッファ層を用いた場合も、下部電極の剥離は
全く発生せず、パーティクルの発生も認められなかっ
た。
Also, when the SrTiO 3 buffer layer and the TiO 2 buffer layer having the same thickness were used, no peeling of the lower electrode occurred and no generation of particles was observed.

【0127】次に、表1のサンプル1,2,3,6,
8,9,10および11の誘電体層付基板を用いて、E
L素子を作製した。
Next, the samples 1, 2, 3, 6,
Using the substrates with the dielectric layers of 8, 9, 10 and 11, E
An L element was produced.

【0128】発光層は、200℃に加熱した状態でMn
をドープしたZnS蒸着源を用い、ZnS発光体薄膜を
膜厚0.8μm となるよう真空蒸着法により形成した
後、真空中600℃で10分間熱処理した。
The luminescent layer was heated to 200 ° C.
A ZnS luminous body thin film was formed to a thickness of 0.8 μm by a vacuum vapor deposition method using a ZnS vapor deposition source doped with, and then heat-treated at 600 ° C. for 10 minutes in a vacuum.

【0129】次に、絶縁体層としてSi34 薄膜と上
部電極層としてITO薄膜をスパッタリング法により順
次形成することによりEL素子とした。その際、上部電
極層のITO薄膜はメタルマスクを成膜時に用いること
により、幅1mmのストライプ状にパターニングした。発
光特性は、得られた素子構造の下部電極、上部透明電極
から電極を引き出し、1kHzのパルス幅50μsにて発
光輝度が飽和するまでの電界を印加して測定した。ま
た、それぞれのEL素子を所定の個数ずつ作製し評価し
た。
Next, an EL element was formed by sequentially forming a Si 3 N 4 thin film as an insulator layer and an ITO thin film as an upper electrode layer by a sputtering method. At that time, the ITO thin film of the upper electrode layer was patterned in a stripe shape of 1 mm width by using a metal mask at the time of film formation. The emission characteristics were measured by extracting electrodes from the lower electrode and the upper transparent electrode of the obtained device structure and applying an electric field until the emission luminance was saturated with a 1 kHz pulse width of 50 μs. In addition, a predetermined number of each EL element was prepared and evaluated.

【0130】その結果、いずれのサンプルも、飽和輝度
7000cd/m2 が得られたが、サンプル6,8は、発
光しきい値が160V であったのに対し、サンプル9は
発光しきい値が170V と上昇した。これはサンプル9
に用いたTiO2 膜の誘電率がサンプル6,8のBaT
iO3 とSrTiO3 に比較して小さいためと考えられ
る。
As a result, in all samples, saturation luminance of 7000 cd / m 2 was obtained. Samples 6 and 8 had an emission threshold of 160 V, whereas sample 9 had an emission threshold of 160 V. It rose to 170V. This is sample 9
The dielectric constant of the TiO 2 film used for the sample was BaT of samples 6 and 8.
This is probably because iO 3 and SrTiO 3 are small.

【0131】また、サンプル1,2,10は下部電極層
の断線による非発光画素が発生し、特にサンプル10で
顕著であった。また、サンプル1,2,3,10は、発
光部(画素)内に異常発光点や非発光点が発生した。こ
れはパーティクルの発生により、発光層中にピンホール
や発光層膜厚の薄い部分が形成されたことが原因と考え
られる。
In Samples 1, 2, and 10, non-light-emitting pixels were generated due to disconnection of the lower electrode layer. In Samples 1, 2, 3, and 10, abnormal light-emitting points and non-light-emitting points occurred in the light-emitting portions (pixels). This is considered to be due to the formation of a pinhole or a thin portion of the light emitting layer in the light emitting layer due to the generation of particles.

【0132】[0132]

【発明の効果】以上のように、本発明によれば、厚膜セ
ラミックス誘電体層の表面平坦性をゾルゲル誘電体層で
確保したEL素子において、ゾルゲル誘電体層を付加す
ることによって発生する下部電極層の剥離や断線を防止
し、欠陥のない信頼性の高いEL素子を提供することが
できる。
As described above, according to the present invention, in the EL device in which the surface flatness of the thick-film ceramic dielectric layer is secured by the sol-gel dielectric layer, the lower part generated by adding the sol-gel dielectric layer is formed. It is possible to provide a highly reliable EL element free from defects by preventing peeling or disconnection of the electrode layer.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のEL素子の基本構成を示した一部概略
断面図である。
FIG. 1 is a partial schematic cross-sectional view showing a basic configuration of an EL element of the present invention.

【図2】本発明のEL素子の他の基本構成を示した一部
概略断面図である。
FIG. 2 is a partial schematic cross-sectional view showing another basic configuration of the EL element of the present invention.

【図3】実施例のPZT誘電体層(平坦化層)付基板の
表面を撮影した図面代用写真である。
FIG. 3 is a photograph in place of a drawing in which the surface of a substrate with a PZT dielectric layer (planarization layer) of an example is photographed.

【図4】実施例のPZT誘電体層(平坦化層)付基板の
表面を撮影した図面代用写真である。
FIG. 4 is a photograph in place of a drawing in which the surface of a substrate with a PZT dielectric layer (planarization layer) of an example is photographed.

【図5】実施例のPZT誘電体層(平坦化層)付基板の
表面を撮影した図面代用写真である。
FIG. 5 is a photograph in place of a drawing in which the surface of a substrate with a PZT dielectric layer (planarization layer) of an example is photographed.

【図6】実施例のPZT誘電体層(平坦化層)付基板の
表面を撮影した図面代用写真である。
FIG. 6 is a drawing substitute photograph of the surface of a substrate with a PZT dielectric layer (planarization layer) of an example.

【図7】実施例のPZT誘電体層(平坦化層)付基板の
表面を撮影した図面代用写真である。
FIG. 7 is a photograph in place of a drawing in which the surface of a substrate with a PZT dielectric layer (planarization layer) of an example is photographed.

【図8】実施例のPZT誘電体層(平坦化層)付基板の
表面を撮影した図面代用写真である。
FIG. 8 is a drawing-substitute photograph of the surface of a substrate with a PZT dielectric layer (planarization layer) of an example.

【図9】従来の薄膜EL素子の基本構成を示した一部概
略断面図である。
FIG. 9 is a partial schematic cross-sectional view showing a basic configuration of a conventional thin film EL element.

【図10】従来の厚膜EL素子の基本構成を示した一部
概略断面図である。
FIG. 10 is a partial schematic cross-sectional view showing a basic configuration of a conventional thick film EL element.

【図11】従来の誘電体層の焼成時における膜厚変化を
示したグラフである。
FIG. 11 is a graph showing a change in film thickness when a conventional dielectric layer is fired.

【符号の説明】[Explanation of symbols]

1 基板 2 下部電極 3 バッファ層 4 厚膜誘電体層 5 誘電体層 6 薄膜絶縁体層 7 発光層 8 薄膜絶縁体層 9 透明電極層 10 交流電源 11 基板 12 下部電極 14 厚膜誘電体層 15 誘電体層 16 薄膜絶縁体層 17 発光層 18 薄膜絶縁体層 19 透明電極層 20 交流電源 DESCRIPTION OF SYMBOLS 1 Substrate 2 Lower electrode 3 Buffer layer 4 Thick film dielectric layer 5 Dielectric layer 6 Thin film insulator layer 7 Light emitting layer 8 Thin film insulator layer 9 Transparent electrode layer 10 AC power supply 11 Substrate 12 Lower electrode 14 Thick film dielectric layer 15 Dielectric layer 16 Thin film insulator layer 17 Light emitting layer 18 Thin film insulator layer 19 Transparent electrode layer 20 AC power supply

フロントページの続き (72)発明者 長野 克人 東京都中央区日本橋一丁目13番1号 ティ ーディーケイ株式会社内 Fターム(参考) 3K007 AB11 AB18 BA06 CA02 CB01 DA05 DB02 DC02 EA02 EC01 EC03 EC04 FA01 Continued on the front page (72) Inventor Katsuto Nagano 1-13-1 Nihonbashi, Chuo-ku, Tokyo FDT term in TDK Corporation (reference) 3K007 AB11 AB18 BA06 CA02 CB01 DA05 DB02 DC02 EA02 EC01 EC03 EC04 FA01

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 電気絶縁性を有する基板と、この基板上
にパターンを有する電極層と、少なくとも前記電極層の
一部を被覆する誘電体層と、この誘電体層上に少なくと
も発光層および透明電極層が積層され、前記誘電体層が
厚膜と溶液塗布焼成法によって形成された誘電体層の多
層構造を有するEL素子であって、 少なくとも前記電極層上にバッファ層を有するEL素
子。
1. An electrically insulating substrate, an electrode layer having a pattern on the substrate, a dielectric layer covering at least a part of the electrode layer, and at least a light emitting layer and a transparent layer on the dielectric layer. An EL device having an electrode layer laminated thereon, wherein the dielectric layer has a multilayer structure of a thick film and a dielectric layer formed by a solution coating baking method, wherein the EL device has at least a buffer layer on the electrode layer.
【請求項2】 前記バッファ層は、スパッタリング法に
よって形成された高誘電率組成膜である請求項1のEL
素子。
2. The EL according to claim 1, wherein the buffer layer is a high dielectric constant composition film formed by a sputtering method.
element.
【請求項3】 前記高誘電率組成膜は、ペロブスカイト
型構造誘電体組成であって、比誘電率が100以上であ
る請求項1または2のEL素子。
3. The EL device according to claim 1, wherein said high dielectric constant composition film has a perovskite structure dielectric composition and a relative dielectric constant of 100 or more.
【請求項4】 前記バッファー層は、少なくとも電極層
と溶液塗布焼成法によって形成された誘電体層との間に
配置されている請求項1〜3のいずれかのEL素子。
4. The EL device according to claim 1, wherein said buffer layer is disposed between at least an electrode layer and a dielectric layer formed by a solution coating and baking method.
【請求項5】 前記バッファ層は、膜厚10nm以上であ
る請求項1〜4のいずれかのEL素子。
5. The EL device according to claim 1, wherein said buffer layer has a thickness of 10 nm or more.
JP2001037081A 2001-02-14 2001-02-14 EL element Expired - Fee Related JP4685253B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001037081A JP4685253B2 (en) 2001-02-14 2001-02-14 EL element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001037081A JP4685253B2 (en) 2001-02-14 2001-02-14 EL element

Publications (2)

Publication Number Publication Date
JP2002246180A true JP2002246180A (en) 2002-08-30
JP4685253B2 JP4685253B2 (en) 2011-05-18

Family

ID=18900264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001037081A Expired - Fee Related JP4685253B2 (en) 2001-02-14 2001-02-14 EL element

Country Status (1)

Country Link
JP (1) JP4685253B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004077464A1 (en) * 2003-02-26 2004-09-10 Tdk Corporation Multilayer unit containing electrode layer and dielectric layer
WO2004077461A1 (en) * 2003-02-26 2004-09-10 Tdk Corporation Multilayer unit containing electrode layer and dielectric layer
JP2006135529A (en) * 2004-11-04 2006-05-25 Japan Radio Co Ltd Manufacturing method of thin-film resonator
JP2006202499A (en) * 2005-01-18 2006-08-03 Dainippon Printing Co Ltd Electroluminescence element

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152075A (en) * 1991-11-28 1993-06-18 Matsushita Electron Corp Thin film el element and manufacture thereof
JPH05326151A (en) * 1991-04-25 1993-12-10 Sharp Corp Thin film el element and its manufacture
JPH0750197A (en) * 1992-12-24 1995-02-21 Westaim Technol Inc El laminate dielectric layer structure and formation method of said dielectric layer structure as well as laser pattern plotting method and display panel
JPH0973984A (en) * 1995-07-03 1997-03-18 Denso Corp Electroluminescence element and its manufacture
WO2004008424A1 (en) * 2002-07-16 2004-01-22 Tdk Corporation Flat panel display substrate and thin film el element
JP2004356024A (en) * 2003-05-30 2004-12-16 Tdk Corp Manufacturing method of composite substrate and el element, and manufacturing device of of composite substrate and el element

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05326151A (en) * 1991-04-25 1993-12-10 Sharp Corp Thin film el element and its manufacture
JPH05152075A (en) * 1991-11-28 1993-06-18 Matsushita Electron Corp Thin film el element and manufacture thereof
JPH0750197A (en) * 1992-12-24 1995-02-21 Westaim Technol Inc El laminate dielectric layer structure and formation method of said dielectric layer structure as well as laser pattern plotting method and display panel
JPH0973984A (en) * 1995-07-03 1997-03-18 Denso Corp Electroluminescence element and its manufacture
WO2004008424A1 (en) * 2002-07-16 2004-01-22 Tdk Corporation Flat panel display substrate and thin film el element
JP2004356024A (en) * 2003-05-30 2004-12-16 Tdk Corp Manufacturing method of composite substrate and el element, and manufacturing device of of composite substrate and el element

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004077464A1 (en) * 2003-02-26 2004-09-10 Tdk Corporation Multilayer unit containing electrode layer and dielectric layer
WO2004077461A1 (en) * 2003-02-26 2004-09-10 Tdk Corporation Multilayer unit containing electrode layer and dielectric layer
JP2006135529A (en) * 2004-11-04 2006-05-25 Japan Radio Co Ltd Manufacturing method of thin-film resonator
JP2006202499A (en) * 2005-01-18 2006-08-03 Dainippon Printing Co Ltd Electroluminescence element
JP4508882B2 (en) * 2005-01-18 2010-07-21 大日本印刷株式会社 Electroluminescence element

Also Published As

Publication number Publication date
JP4685253B2 (en) 2011-05-18

Similar Documents

Publication Publication Date Title
KR100497213B1 (en) Composite Substrate, EL Panel Comprising the Same, and Method for Producing the Same
US6819044B2 (en) Thin-film EL device and composite substrate
US6809474B2 (en) Thin-film EL device, and its fabrication process
US6650046B2 (en) Thin-film EL device, and its fabrication process
TW502554B (en) EL device and the manufacturing method thereof
CA2352529C (en) Thin-film electroluminescent device
JP4685253B2 (en) EL element
JP4749536B2 (en) Thin film EL device and manufacturing method thereof
JP4308501B2 (en) Electroluminescent device, manufacturing method thereof, and electroluminescent display
JP4267868B2 (en) Method for forming patterned dielectric layer, method for manufacturing thin film EL device, and thin film EL device
JP3970152B2 (en) Composite substrate, EL panel using the same, and manufacturing method thereof
JP2003347062A (en) Manufacturing method for el element and el element
JP3958960B2 (en) EL element
JP3914067B2 (en) EL display
JP2004079372A (en) El element and its manufacturing method
JP2003249374A (en) Thin film el element
JP3966732B2 (en) EL element and manufacturing method thereof
JP2004356024A (en) Manufacturing method of composite substrate and el element, and manufacturing device of of composite substrate and el element
JP2004006288A (en) Thin-film el element and composite substrate
JP2002216954A (en) Thin film el element and its manufacturing method
JP2005216757A (en) Electroluminescent element and its manufacturing method
JP2003332050A (en) El display device and manufacturing method

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040601

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050117

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050520

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080206

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110210

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees