JP2003347062A - Manufacturing method for el element and el element - Google Patents
Manufacturing method for el element and el elementInfo
- Publication number
- JP2003347062A JP2003347062A JP2002151043A JP2002151043A JP2003347062A JP 2003347062 A JP2003347062 A JP 2003347062A JP 2002151043 A JP2002151043 A JP 2002151043A JP 2002151043 A JP2002151043 A JP 2002151043A JP 2003347062 A JP2003347062 A JP 2003347062A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- dielectric layer
- film
- dielectric
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electroluminescent Light Sources (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】電気絶縁性を有する基板と前
記基板上にパターンを有する電極層と前記電極層上に誘
電体層と発光層及び透明電極層が積層された構造を少な
くとも有するEL素子の製造方法およびEL素子に関す
る。The present invention relates to an EL device having at least a structure in which a substrate having electrical insulation, an electrode layer having a pattern on the substrate, a dielectric layer, a light emitting layer and a transparent electrode layer are laminated on the electrode layer. The present invention relates to a manufacturing method and an EL device.
【0002】[0002]
【従来の技術】EL素子は液晶ディスプレイ(LCD)
や時計のバックライトとして実用化されている。2. Description of the Related Art An EL element is a liquid crystal display (LCD).
It is used as a backlight for watches and watches.
【0003】EL素子とは電界の印加によって物質が発
光する現象、すなわち、エレクトロルミネセンス(E
L)現象を応用した素子である。[0003] An EL element is a phenomenon in which a substance emits light when an electric field is applied, that is, electroluminescence (E).
L) An element applying the phenomenon.
【0004】EL素子には、粉末発光体を有機物やホウ
ロウに分散させ、上下に電極層を設けた構造を持つ分散
型EL素子と、電気絶縁性の基板上に2つの電極層と2
つの薄膜絶縁体の間に挟む形で形成した薄膜発光体を用
いたEL素子がある。また、それぞれについて、駆動方
式により直流電圧駆動型、交流電圧駆動型がある。分散
型EL素子は古くから知られており、製造が容易である
という利点があるが、輝度が低く寿命も短いのでその利
用は限られていた。一方、EL素子は、高輝度、長寿命
という特性を持つことから近年広く利用されている。[0004] The EL element includes a dispersion type EL element having a structure in which a powder luminous body is dispersed in an organic substance or an enamel, and an electrode layer is provided on the upper and lower sides, and two electrode layers are formed on an electrically insulating substrate.
There is an EL element using a thin-film light-emitting body formed between two thin-film insulators. Further, there are a DC voltage driving type and an AC voltage driving type depending on the driving method. Dispersion-type EL elements have been known for a long time and have an advantage of being easy to manufacture, but their use is limited because of their low luminance and short life. On the other hand, EL elements have been widely used in recent years because of their characteristics of high luminance and long life.
【0005】図16に従来のEL素子として代表的な2
重絶縁型薄膜EL素子の構造を示す。この薄膜EL素子
は、液晶ディスプレイやPDP等に用いられている青板
ガラスなどの透明基板31上に、膜厚0.2μm〜1μ
m程度のITOなどからなり所定のストライプ状のパタ
ーンに形成された透明電極層32、薄膜透明第1絶縁体
層33、膜厚0.2μm〜1μm程度の発光層34、薄
膜透明第2絶縁体層35とが積層され、さらに前記透明
電極層32と直交するようにストライプ状にパターニン
グされたAl薄膜等の金属電極層36が形成されてい
る。そして、透明電極層32と金属電極層36とのマト
リックスで選択された特定の発光体に電圧を電源40よ
り選択的に印加することにより、特定画素の発光体を発
光させ、その発光を基板31側から取り出す。このよう
な薄膜絶縁体層33,35は、発光層34内を流れる電
流を制限する機能を有し、薄膜EL素子の絶縁破壊を抑
えることが可能であり、安定な発光特性が得られるよう
に作用する。このため、この構造の薄膜EL素子は商業
的にも広く実用化されている。FIG. 16 shows a typical example of a conventional EL device.
The structure of a heavy insulation type thin film EL device is shown. This thin-film EL element is formed on a transparent substrate 31 such as blue plate glass used for a liquid crystal display, a PDP, or the like, in a thickness of 0.2 μm to 1 μm.
m, a transparent electrode layer 32, a thin-film transparent first insulator layer 33, a light-emitting layer 34 having a thickness of about 0.2 μm to 1 μm, and a thin-film transparent second insulator. And a metal electrode layer 36 such as an Al thin film patterned in a stripe shape so as to be orthogonal to the transparent electrode layer 32. Then, a voltage is selectively applied from a power source 40 to a specific luminous element selected in the matrix of the transparent electrode layer 32 and the metal electrode layer 36 to cause the luminous element of the specific pixel to emit light, and the light emission is applied to the substrate 31. Take out from the side. Such thin-film insulator layers 33 and 35 have a function of restricting a current flowing in the light-emitting layer 34, can suppress dielectric breakdown of the thin-film EL element, and provide stable light-emitting characteristics. Works. For this reason, the thin film EL device having this structure has been widely and practically used in commerce.
【0006】上記の薄膜透明絶縁体層33,35は、通
常Y2O3 ,Ta2O5 ,Al3N4,BaTiO3 等の透
明誘電体薄膜が、スパッタリングや蒸着等により約0.
1〜1μm程度の膜厚でそれぞれ形成されている。The above-mentioned thin film transparent insulator layers 33 and 35 are usually formed of a transparent dielectric thin film such as Y 2 O 3 , Ta 2 O 5 , Al 3 N 4 , BaTiO 3 by sputtering or vapor deposition.
Each is formed with a film thickness of about 1 to 1 μm.
【0007】発光体材料としては黄橙色発光を示すMn
を添加したZnSが、成膜のしやすさ、発光特性の観点
から主に用いられてきた。カラーディスプレーを作製す
るには、赤色,緑色、青色の3原色に発光する発光体材
料の採用が不可欠である。これらの材料としては青色発
光のCeを添加したSrSやTmを添加したZnS、赤
色発光のSmを添加したZnSやEuを添加したCa
S、緑色発光のTbを添加したZnSやCeを添加した
CaSなどが知られている。As a light emitting material, Mn which emits yellow-orange light is used.
ZnS to which is added has been mainly used from the viewpoint of ease of film formation and light emission characteristics. In order to produce a color display, it is indispensable to use a luminescent material which emits light in three primary colors of red, green and blue. Examples of these materials include ZnS to which SrS or Tm to which blue light emitting Ce is added, ZnS to which Sm to which red light emitting Sm is added, and Ca to which Eu is added.
Known are S, ZnS to which Tb emitting green light is added, and CaS to which Ce is added.
【0008】また、月刊ディスプレイ ’98 4月号
「最近のディスプレイの技術動向」田中省作p1〜10
には、赤色発光を得る材料として、ZnS、Mn/Cd
SSe等、緑色発光を得る材料として、ZnS:TbO
F、ZnS:Tb等、青色発光を得るための材料とし
て、SrS:Cr、(SrS:Ce/ZnS)n、Ca
2Ga2S4:Ce、Sr2Ga2S4:Ce等をの発光材料
が開示されている。また、白色発光を得るものとして、
SrS:Ce/ZnS:Mn等の発光材料が開示されて
いる。[0008] Also, the monthly display '98 April issue
"Recent Display Technology Trends", Tanaka, p1-10
Include ZnS, Mn / Cd as materials for obtaining red light emission.
As a material for obtaining green light emission such as SSe, ZnS: TbO
F, ZnS: Tb and other materials for obtaining blue light emission
SrS: Cr, (SrS: Ce / ZnS) n, Ca
TwoGaTwoSFour: Ce, SrTwoGaTwoSFour: Light emitting material such as Ce
Is disclosed. Also, to obtain white light emission,
Light emitting materials such as SrS: Ce / ZnS: Mn have been disclosed.
I have.
【0009】さらに、上記材料の内、SrS:Ceを青
色発光層を有する薄膜EL素子に用いることがIDW
(International Display Workshop)’97 X.Wu "Mul
ticolor Thin-Film Ceramic Hybrid EL Displays" p593
to 596に開示されている。さらに、この文献にはSr
S:Ceの発光層を形成する場合には、H2S雰囲気
下、エレクトロンビーム蒸着法により形成すると、高純
度の発光層を得ることが可能であることが開示されてい
る。Further, among the above materials, SrS: Ce is used for a thin film EL device having a blue light emitting layer.
(International Display Workshop) '97 X.Wu "Mul
ticolor Thin-Film Ceramic Hybrid EL Displays "p593
to 596. Furthermore, this document includes Sr
It is disclosed that when a light emitting layer of S: Ce is formed by an electron beam evaporation method in an H 2 S atmosphere, a light emitting layer of high purity can be obtained.
【0010】しかしながら、このような薄膜EL素子に
は、未だ解決すべき構造上の問題が残存していた。すな
わち、絶縁体層は薄膜で形成されているため、大面積の
ディスプレーとしたとき、透明電極のパターンエッジの
段差部や、製造工程で発生するゴミ等による薄膜絶縁体
の欠陥を皆無にすることが難しく、局所的な絶縁耐圧の
低下により発光層の破壊が生じるといった問題があっ
た。このような欠陥は、ディスプレーデバイスとして致
命的な問題となるため、薄膜EL素子は、液晶ディスプ
レーやプラズマディスプレーと比較して、大面積のディ
スプレーとして広く実用化するためには大きな障害とな
っていた。However, such a thin film EL device still has a structural problem to be solved. In other words, since the insulator layer is formed of a thin film, when the display has a large area, the defect of the thin film insulator due to the step portion of the pattern edge of the transparent electrode or dust generated in a manufacturing process is eliminated. However, there is a problem that the light-emitting layer is destroyed due to a local decrease in withstand voltage. Since such a defect is a fatal problem as a display device, the thin-film EL element has been a major obstacle to widespread practical use as a large-area display as compared with a liquid crystal display or a plasma display. .
【0011】このような薄膜絶縁体の欠陥が生じるとい
う問題を解決するため、特公平7−44072公報に
は、基板として電気絶縁性のセラミック基板を用い、発
光体下部の薄膜絶縁体のかわりに厚膜誘電体を用いたE
L素子が開示されている。この文献に開示されているE
L素子は、従来の薄膜EL素子の構造とは異なり、発光
体の発光を基板とは反対の上部側から取り出すため、透
明電極層は上部に構成されている。In order to solve such a problem that the defect of the thin film insulator is generated, Japanese Patent Publication No. 7-44072 discloses that an electrically insulating ceramic substrate is used as a substrate, and instead of the thin film insulator below the light emitting body. E using thick film dielectric
An L element is disclosed. E disclosed in this document
The L element differs from the structure of the conventional thin film EL element in that the light emission of the light emitter is extracted from the upper side opposite to the substrate, so that the transparent electrode layer is formed on the upper side.
【0012】また、このEL素子では厚膜誘電体層は数
10〜数100μmと薄膜絶縁体層の数100〜数10
00倍の厚さに形成される。そのため、電極の段差や製
造工程のゴミ等によって形成されるピンホールに起因す
る絶縁破壊が非常に少なく、高い信頼性と製造時の高い
歩留まりを得ることができるという利点を有している。
ところで、このような厚膜誘電体層を用いることによ
り、発光層に印加される実効電圧が降下する問題を生じ
るが、例えば前記特公平7−44072公報では複合ペ
ロブスカイト高誘電率材料を誘電体層に用いることによ
りこの問題を改善している。Further, in this EL device, the thick dielectric layer is several tens to several hundreds of micrometers, and the thin dielectric layer is several hundreds to several tens of micrometers.
It is formed to a thickness of 00 times. Therefore, there is very little dielectric breakdown due to pinholes formed due to steps of the electrodes or dusts in the manufacturing process, and there is an advantage that high reliability and high yield in manufacturing can be obtained.
By the way, the use of such a thick dielectric layer causes a problem that the effective voltage applied to the light emitting layer is reduced. For example, in Japanese Patent Publication No. 7-44072, a composite perovskite high dielectric constant material is used for the dielectric layer. This problem has been improved by using this method.
【0013】しかしながら、厚膜誘電体層上に形成され
る発光層は数100nmと厚膜誘電体層の1/100程度
の厚さしかない。このため、厚膜誘電体層は発光層の厚
み以下のレベルでその表面が平滑でなければならない
が、通常の厚膜工程で作製された誘電体表面を十分平滑
にすることは困難であった。However, the light emitting layer formed on the thick dielectric layer has a thickness of only several hundred nm, which is about 1/100 of the thickness of the thick dielectric layer. For this reason, the surface of the thick-film dielectric layer must be smooth at a level equal to or less than the thickness of the light-emitting layer, but it has been difficult to sufficiently smooth the dielectric surface produced by the ordinary thick-film process. .
【0014】すなわち、厚膜誘電体層は本質的に粉体原
料を用いたセラミックスで構成されている。このため、
緻密に焼結させると通常30〜40%程度の体積収縮を
生じる。ところが、通常のセラミックスが焼結時に3次
元的に体積収縮して緻密化するのに対し、基板上に形成
された厚膜セラミックスは、基板に拘束されてているた
め、基板の面内方向には収縮できず、厚さ方向に1次元
的にしか体積収縮できない。このため、厚膜誘電体層の
焼結は不十分なまま本質的に多孔質体となってしまう。
さらに厚膜の表面粗さは、多結晶焼結体の結晶粒サイズ
以下にはならないため、その表面はサブミクロンサイズ
以上のの凹凸形状になる。That is, the thick film dielectric layer is essentially made of ceramics using a powder raw material. For this reason,
Dense sintering usually causes a volume shrinkage of about 30 to 40%. However, while normal ceramics shrink in volume by three-dimensional volume shrinkage during sintering, the thick-film ceramics formed on the substrate are constrained by the substrate, so that Cannot shrink, and can only shrink one-dimensionally in the thickness direction. For this reason, the sintering of the thick film dielectric layer becomes essentially porous with insufficient sintering.
Further, since the surface roughness of the thick film does not become smaller than the crystal grain size of the polycrystalline sintered body, the surface thereof becomes uneven with a submicron size or more.
【0015】このような誘電体層の表面の欠陥、あるい
は多孔質の膜質や、凹凸形状があると、その上に蒸着法
やスパッタリング法等の気相堆積法で形成される発光層
が、表面形状に追随して均一に形成する事ができない。
このため、このような基板の非平坦部に形成された発光
層部には効果的に電界を印加できず、有効発光面積が減
少したり、膜厚の局所的な不均一性から発光層が部分的
に絶縁破壊を生じ、発光輝度の低下を生じるといった問
題があった。さらに、膜厚が局所的に大きく変動するた
め、発光層に印加される電界強度が局所的に大きくばら
つき、明確な発光電圧しきい値が得られない問題があっ
た。If the surface of such a dielectric layer has a defect, a porous film quality, or an irregular shape, the light emitting layer formed thereon by a vapor deposition method such as a vapor deposition method or a sputtering method may be used. It cannot be formed uniformly following the shape.
For this reason, an electric field cannot be effectively applied to the light emitting layer portion formed on such a non-flat portion of the substrate, and the light emitting layer is reduced due to a decrease in the effective light emitting area or local unevenness of the film thickness. There has been a problem that the dielectric breakdown occurs partially and the emission luminance is reduced. Furthermore, since the film thickness locally fluctuates greatly, the intensity of the electric field applied to the light emitting layer fluctuates greatly locally, and there is a problem that a clear light emitting voltage threshold cannot be obtained.
【0016】このような問題を解決するために、例えば
特開平7−50197号公報では、ニオブ酸鉛からなる
厚膜誘電体表面に、ゾルゲル法によって形成されるチタ
ン酸ジルコン酸鉛等の高誘電率層を積層し、表面の平坦
性を改善する手法が開示されている。In order to solve such a problem, for example, Japanese Unexamined Patent Publication No. 7-50197 discloses a high dielectric material such as lead zirconate titanate formed by a sol-gel method on the surface of a thick film dielectric made of lead niobate. There is disclosed a method for improving the flatness of the surface by laminating a rate layer.
【0017】図17にこのようなゾルゲル平坦化層を有
する従来のEL素子の基本構造を示す。図示例のEL素
子は、例えば電気絶縁性を有する基板11上に、所定の
パターンに形成された下部電極層12と、その上に厚膜
誘電体層(第1の誘電体層)14と、さらにその上にゾ
ルゲル法により形成された第2の誘電体層15とが積層
され、多層状誘電体層を構成している。FIG. 17 shows a basic structure of a conventional EL device having such a sol-gel flattening layer. The EL element in the illustrated example is composed of, for example, a lower electrode layer 12 formed in a predetermined pattern on a substrate 11 having electric insulation, a thick dielectric layer (first dielectric layer) 14 thereon, Further, a second dielectric layer 15 formed by a sol-gel method is laminated thereon to form a multilayer dielectric layer.
【0018】そして、前記多層状誘電体層14,15上
には薄膜絶縁体層16、発光層17、薄膜絶縁体層1
8、透明電極層19が積層されている。なお、薄膜絶縁
体層16、18は省略しても良い。下部電極層12と上
部透明電極層19は、それぞれ互いに直交する方向にス
トライプ状に形成されている。そして、任意の下部電極
層12と上部透明電極層19をそれぞれ選択し、両電極
の直交部の発光層に、交流電源・パルス電源20から選
択的に電圧を印加することにより特定画素の発光を得る
ことができる。The thin-film insulator layer 16, the light-emitting layer 17, the thin-film insulator layer 1
8. The transparent electrode layer 19 is laminated. Note that the thin film insulator layers 16 and 18 may be omitted. The lower electrode layer 12 and the upper transparent electrode layer 19 are formed in stripes in directions orthogonal to each other. Then, an arbitrary lower electrode layer 12 and an upper transparent electrode layer 19 are respectively selected, and light is emitted from a specific pixel by selectively applying a voltage from an AC power supply / pulse power supply 20 to a light emitting layer at an orthogonal portion of both electrodes. Obtainable.
【0019】しかし、上述した厚膜誘電体層は、本質的
に多孔質であり、上記の表面粗さ以上の大きな凹凸が局
所的に生じる場合があり、このような大きな凹凸が生じ
ると、ゾル−ゲル層では完全に平坦化することが困難に
なるという問題があった。However, the above-mentioned thick-film dielectric layer is porous in nature, and large irregularities larger than the above-described surface roughness may be locally generated. -There was a problem that it was difficult to completely flatten the gel layer.
【0020】すなわち、このような局所的な凹凸ムラの
ある厚膜を、ゾルゲル法で作成したPZTなどを焼成し
て平坦化した場合、平坦化後の表面の粗さに大きなバラ
ツキが生じる。この表面粗さのバラツキは、EL発光時
に低輝度での発光ムラとなり、著しい場合には平坦化層
にクラックが発生する場合もある。クラックは輝点と称
する異常発光の原因となり、何れの場合にも発光ムラを
生じる要因となっていた。That is, when such a thick film having local unevenness in unevenness is flattened by baking PZT or the like formed by the sol-gel method, a large variation occurs in the roughness of the surface after the flattening. This variation in the surface roughness results in uneven light emission at low luminance during EL light emission, and when it is significant, cracks may occur in the flattening layer. Cracks cause abnormal light emission called bright spots, and in any case cause uneven light emission.
【0021】[0021]
【発明が解決しようとする課題】本発明の目的は、厚膜
セラミックス誘電体層の表面平坦性をゾルゲル誘電体層
で確保したEL素子において、製造の安定性が高く、素
子駆動時のEL発光ムラの無いEL素子の製造方法、お
よびEL素子を提供することである。SUMMARY OF THE INVENTION An object of the present invention is to provide an EL device in which the surface flatness of a thick ceramic dielectric layer is ensured by a sol-gel dielectric layer. An object of the present invention is to provide a method for manufacturing an EL element without unevenness and an EL element.
【0022】[0022]
【課題を解決するための手段】このような目的は、下記
(1)〜(5)のいずれかの構成により達成される。
(1) 電気絶縁性を有する基板と、この基板上にパタ
ーンを有する第1の電極層と、少なくとも前記電極層の
一部を被覆する誘電体層と、この誘電体層上に少なくと
も発光層および第2の電極層が順次積層され、前記誘電
体層が厚膜である第1の誘電体層と溶液塗布焼成法によ
って形成された第2の誘電体層の多層構造を有するEL
素子の製造方法であって、前記電極層が形成された基板
と第1の誘電体層との間の少なくとも電極層上にバッフ
ァ層を配置し、その後第1の誘電体層を焼成するEL素
子の製造方法。
(2) 前記バッファ層は、焼成により第1の誘電体層
材料と固溶して一体となる材料により形成されている上
記(1)のEL素子の製造方法。
(3) 前記バッファ層は、タンタル酸化物またはチタ
ン酸バリウムにより形成されている上記(1)または
(2)のEL素子の製造方法。
(4) 上記(1)〜(3)のいずれかの方法により製
造されたEL素子。
(5) バッファ層と第1の誘電体層とが固溶し一体と
なっている上記(4)のEL素子。This object is achieved by any one of the following constitutions (1) to (5). (1) A substrate having electrical insulation, a first electrode layer having a pattern on the substrate, a dielectric layer covering at least a part of the electrode layer, and at least a light emitting layer on the dielectric layer An EL having a multilayer structure of a first dielectric layer in which a second electrode layer is sequentially stacked, the dielectric layer being a thick film, and a second dielectric layer formed by a solution coating and firing method.
A method for manufacturing an element, comprising: disposing a buffer layer on at least an electrode layer between a substrate on which the electrode layer is formed and a first dielectric layer, and thereafter firing the first dielectric layer. Manufacturing method. (2) The method for manufacturing an EL element according to the above (1), wherein the buffer layer is formed of a material which is solid-dissolved and integrated with the first dielectric layer material by firing. (3) The method for manufacturing an EL device according to the above (1) or (2), wherein the buffer layer is formed of tantalum oxide or barium titanate. (4) An EL device manufactured by any one of the above (1) to (3). (5) The EL device according to (4), wherein the buffer layer and the first dielectric layer are formed into a solid solution and integrated.
【0023】[0023]
【作用】本発明者らが厚膜誘電体層の凹凸の発生原因を
検討した結果、内部電極上にPMN−PTなどの粉を焼
結する高誘電率の厚膜誘電体層を形成する構造は、内部
電極パターン上と、内部電極が存在しないスペース部の
基板セラミック上とでは、厚膜誘電体層の焼結挙動が異
なり、結果的に焼結密度に差が生じてしまうこと、特に
金属電極上では厚膜誘電体層上の焼結密度にムラが発生
し易いことがわかった。さらに、このような現象の結
果、電極パターン上と、非電極部(スペース部)との境
界近傍(電極端部)上の厚膜と、それ以外の電極上の厚
膜とでは、特にこのような焼結密度のムラが発生するこ
とがわかった。このため、焼成後に厚膜誘電体層の表面
に大きな凹凸が生じてしまう。The present inventors have studied the cause of the occurrence of irregularities in the thick film dielectric layer and found that a high dielectric constant thick film dielectric layer for sintering powder such as PMN-PT on the internal electrode is formed. Is that the sintering behavior of the thick-film dielectric layer differs between the internal electrode pattern and the substrate ceramic in the space where no internal electrode exists, resulting in a difference in sintering density, It was found that unevenness easily occurred in the sintering density on the thick dielectric layer on the electrode. Further, as a result of such a phenomenon, especially in the thick film on the electrode pattern and near the boundary (electrode end) between the non-electrode portion (space portion) and the thick film on the other electrodes, such a phenomenon is particularly caused. It was found that various sintering density irregularities occurred. For this reason, large irregularities occur on the surface of the thick-film dielectric layer after firing.
【0024】そして、その表面にゾルゲル法で作成した
PZTなどを塗布、焼成し、平坦化した場合、平坦化処
理後のPZT表面の粗さに大きなバラツキが生じる。こ
の表面粗さのバラツキは、EL発光時に低輝度での発光
ムラとなる。さらに、バラツキが著しい場合にはPZT
にクラックが発生し、輝点と称する異常発光の原因とな
り、何れの場合にも発光ムラを生じる要因となることが
わかった。When PZT or the like prepared by the sol-gel method is applied to the surface, baked, and flattened, large variations occur in the roughness of the PZT surface after the flattening process. This variation in surface roughness results in light emission unevenness at low luminance during EL light emission. Furthermore, if the variation is remarkable, PZT
It was found that cracks occurred in the light-emitting elements, which caused abnormal light emission called luminescent spots, and in any case, caused uneven light emission.
【0025】そして、このような凹凸の発生を防止する
手段として、内部電極とPMN−PTなどの多孔質な焼
結体の間に薄膜バッファー層を挟むことにより、PMN
−PTなどの粉を焼結する高誘電率セラミック絶縁層を
均一な密度で焼成することができ、表面の凹凸を小さく
することができる。その結果、PZTなどを焼成し平坦
化した際、PZTの厚みムラを小さくすることで、EL
発光ムラを防止することができる。また、クラックの発
生も抑制することができる。As a means for preventing the occurrence of such unevenness, a thin film buffer layer is interposed between an internal electrode and a porous sintered body such as PMN-PT, so that PMN
-A high dielectric constant ceramic insulating layer for sintering powders such as PT can be fired at a uniform density, and surface irregularities can be reduced. As a result, when PZT or the like is baked and flattened, by reducing the thickness unevenness of PZT, EL is reduced.
Light emission unevenness can be prevented. In addition, generation of cracks can be suppressed.
【0026】[0026]
【発明の実施の形態】本発明のEL素子の製造方法は、
電気絶縁性を有する基板と、この基板上にパターンを有
する第1の電極層と、少なくとも前記電極層の一部を被
覆する誘電体層と、この誘電体層上に少なくとも発光層
および第2の電極層が順次積層され、前記誘電体層が厚
膜である第1の誘電体層と溶液塗布焼成法によって形成
された第2の誘電体層の多層構造を有するEL素子の製
造方法であって、前記電極層が形成された基板と第1の
誘電体層との間の少なくとも電極層上にバッファ層を配
置し、その後第1の誘電体層を焼成するものである。BEST MODE FOR CARRYING OUT THE INVENTION
An electrically insulating substrate, a first electrode layer having a pattern on the substrate, a dielectric layer covering at least a part of the electrode layer, and at least a light emitting layer and a second layer on the dielectric layer. A method for manufacturing an EL device having a multilayer structure of a first dielectric layer in which electrode layers are sequentially stacked, and wherein the dielectric layer is a thick film, and a second dielectric layer formed by a solution coating baking method. And disposing a buffer layer at least on the electrode layer between the substrate on which the electrode layer is formed and the first dielectric layer, and thereafter firing the first dielectric layer.
【0027】このように、少なくとも電極層上にバッフ
ァ層を配置し、その上に厚膜誘電体層を形成して焼成す
ることにより、その上に形成される厚膜誘電体層の焼結
密度の不均一化を防止し、表面の凹凸化を防止すること
ができる。As described above, by arranging the buffer layer at least on the electrode layer, forming the thick-film dielectric layer thereon, and firing it, the sintering density of the thick-film dielectric layer formed thereon is increased. Can be prevented, and the surface can be prevented from being uneven.
【0028】バッファ層は、その上に形成される厚膜誘
電体層の焼結密度の不均一化を是正することを目的とし
て形成される。このため、バッファ層は誘電体層と同様
な酸化物材料であることが好ましく、特に厚膜誘電体層
の構成材料と固溶し、一体となる材料が好ましい。The buffer layer is formed for the purpose of correcting uneven sintering density of the thick film dielectric layer formed thereon. For this reason, the buffer layer is preferably made of the same oxide material as the dielectric layer, and is particularly preferably a material that forms a solid solution with and is integrated with the constituent material of the thick-film dielectric layer.
【0029】また、バッファ層はパターン形成された電
極上の厚膜誘電体層と、電極形成領域以外の基板上の厚
膜誘電体層との焼結密度差を是正するものであるので、
少なくとも表示領域における電極と厚膜誘電体層との間
に介在している必要がある。なお、このとき電極層と、
電極層が形成されていないスペース部分の全体を覆うよ
うに、所謂ベタにバッファ層を形成してもよい。また、
厚膜誘電体層と厚膜焼成後に一体化する点を考慮する
と、厚膜誘電体層の形成領域からはみ出して形成されて
いる必要はない。しかし、バッファ層の痕跡を確認する
ために、厚膜誘電体層に吸収されない領域に形成され、
残されたバッファ層を確認できるようにしてもよい。The buffer layer corrects the difference in sintering density between the thick film dielectric layer on the patterned electrode and the thick film dielectric layer on the substrate other than the electrode formation region.
It must be interposed at least between the electrode and the thick dielectric layer in the display area. At this time, the electrode layer,
A so-called solid buffer layer may be formed so as to cover the entire space where the electrode layer is not formed. Also,
In consideration of the fact that the thick film dielectric layer and the thick film dielectric layer are integrated after firing, it is not necessary to form the thick film dielectric layer so as to protrude from the formation region. However, in order to confirm the trace of the buffer layer, it is formed in a region not absorbed by the thick film dielectric layer,
You may make it possible to confirm the remaining buffer layer.
【0030】バッファ層の膜厚としては、厚膜誘電体層
の焼結密度の不均一化を是正することが可能な膜厚とす
ればよく、電極−厚膜誘電体層間の緩衝作用という点で
は膜厚が大きければよりその効果が顕著になることが予
想される。本発明者らの実験的検討によれば、スパッタ
リング法によって形成した酸化物薄膜の場合、膜厚とし
ては10nm以上から効果は十分に認められ、膜厚が増大
するにつれて効果が向上し、30nm以上になると、厚膜
誘電体層の密度の不均一が完全に無くなることが明らか
になった。The thickness of the buffer layer may be a thickness capable of correcting the non-uniformity of the sintering density of the thick dielectric layer. In this case, it is expected that the effect becomes more remarkable as the film thickness increases. According to experimental studies by the present inventors, in the case of an oxide thin film formed by a sputtering method, the effect is sufficiently recognized from a film thickness of 10 nm or more, and the effect is improved as the film thickness increases, and the effect is improved to 30 nm or more. It became clear that the nonuniformity of the density of the thick film dielectric layer completely disappeared.
【0031】従って、必要とされる膜厚は、少なくとも
10nm以上、好ましくは30nm以上である。また、バッ
ファ層は焼成により厚膜誘電体層の構成材料と固溶し、
一体化するため、実質的に厚膜誘電体層に吸収される。
しかしながら、あまり厚すぎると厚膜誘電体層に吸収さ
れることなく残存し、低誘電率材を用いた場合には、素
子特性に影響を及ぼす。このため、比較的成膜が容易な
低誘電率材を用いる場合などには特に、上限は好ましく
は0.1μm 以下、より好ましくは0.8μm以下であ
る。Therefore, the required film thickness is at least 10 nm or more, preferably 30 nm or more. In addition, the buffer layer forms a solid solution with the constituent material of the thick film dielectric layer by firing,
For integration, it is substantially absorbed by the thick dielectric layer.
However, if it is too thick, it will remain without being absorbed by the thick dielectric layer, and if a low dielectric constant material is used, the element characteristics will be affected. Therefore, especially when a low dielectric constant material that can be relatively easily formed is used, the upper limit is preferably 0.1 μm or less, more preferably 0.8 μm or less.
【0032】バッファ層の材質としては、広義の金属酸
化物等のセラミック材料が好ましく、特に厚膜誘電体材
料と固溶する材料が好ましい。As a material of the buffer layer, a ceramic material such as a metal oxide in a broad sense is preferable, and a material which forms a solid solution with a thick-film dielectric material is particularly preferable.
【0033】具体的には、用いる厚膜誘電体層により異
なるが、酸化タンタル(TaOx 、代表的にはTa2 O
5 )、チタン酸バリウム(BaTiO3 )に代表される
ペロブスカイト型酸化物(ABO3 :A=Ba,Sr,
Caから選択される少なくとも一種の元素、B=Ti,
Zr,Hfから選択される少なくとも一種の元素)、酸
化チタン(TiO2 )、チタン酸鉛(PbTiO3 )、
酸化イットリウム(Y 2O3 )、酸化ニオブ(Nb2O
5 )、酸化ジルコニウム(ZrO2 )、PZT等が好ま
しい。これらのなかでも、特に酸化タンタル、チタン酸
バリウム、および酸化チタン等が好ましい。Specifically, the difference depends on the thick dielectric layer used.
But tantalum oxide (TaO)x , Typically TaTwo O
Five ), Barium titanate (BaTiO)Three )
Perovskite oxide (ABOThree : A = Ba, Sr,
At least one element selected from Ca, B = Ti,
Zr, at least one element selected from Hf), acid
Titanium chloride (TiOTwo ), Lead titanate (PbTiO)Three ),
Yttrium oxide (Y TwoOThree ), Niobium oxide (NbTwoO
Five ), Zirconium oxide (ZrO)Two ), PZT etc. are preferred
New Among these, especially tantalum oxide, titanic acid
Barium and titanium oxide are preferred.
【0034】このような膜形成法としては、真空蒸着法
や、スパッタリング法、CVD法、ゾルゲル法等の方法
を用いればよい。As such a film forming method, a method such as a vacuum evaporation method, a sputtering method, a CVD method, and a sol-gel method may be used.
【0035】次ぎに、本発明の製造方法について図を参
照しつつ説明する。先ず、図3に示すように、基板1上
に下部電極2を所定のパターンに形成する。下部電極2
は、後述のようにスパッタ法、蒸着法や塗布法などによ
り形成することができる。また、パターン形成はマスク
蒸着など電極層形成時に行ってもよいし、電極層形成後
にフォトエッチなど公知のパターニング手法により行っ
てもよい。Next, the manufacturing method of the present invention will be described with reference to the drawings. First, as shown in FIG. 3, a lower electrode 2 is formed on a substrate 1 in a predetermined pattern. Lower electrode 2
Can be formed by a sputtering method, an evaporation method, a coating method, or the like as described later. The pattern may be formed at the time of forming the electrode layer such as mask evaporation, or may be formed by a known patterning method such as photoetching after forming the electrode layer.
【0036】次いで、図4に示すように、電極パターン
2が形成された基板1上にバッファ層3を形成する。バ
ッファ層は、上述のようにスパッタ法、蒸着法等により
形成することができる。Next, as shown in FIG. 4, a buffer layer 3 is formed on the substrate 1 on which the electrode pattern 2 has been formed. The buffer layer can be formed by a sputtering method, an evaporation method, or the like as described above.
【0037】さらに、図5に示すように、バッファ層3
が形成された基板1上に、厚膜誘電体層4を形成する。
厚膜誘電体層4は、スクリーン印刷法や、グリーンシー
トを積層する公知の厚膜法により形成することができ
る。そして、得られた厚膜誘電体層前駆体(グリーン)
が形成された基板1を、所定の温度で焼成(熱処理)す
ることにより、図6に示すようにバッファ層3が厚膜誘
電体4に吸収されて一体化した焼結体4が得られる。得
られた焼結体は、電極上でも、電極が形成されていない
基板上でも均一な焼結密度となり、表面に大きな凹凸が
生じることもない。なお、このとき厚膜誘電体層4形成
領域以外の領域に形成されていた(より具体的には、厚
膜誘電体層4形成領域よりもはみ出て形成されていた)
バッファ層3は、厚膜誘電体層4に吸収されることなく
残存する。Further, as shown in FIG.
A thick film dielectric layer 4 is formed on the substrate 1 on which is formed.
The thick film dielectric layer 4 can be formed by a screen printing method or a known thick film method of laminating green sheets. And the obtained thick film dielectric layer precursor (green)
By firing (heat-treating) the substrate 1 on which is formed at a predetermined temperature, the sintered body 4 in which the buffer layer 3 is absorbed by the thick film dielectric 4 and integrated as shown in FIG. 6 is obtained. The obtained sintered body has a uniform sintering density both on the electrode and on the substrate on which the electrode is not formed, and there is no large unevenness on the surface. At this time, it was formed in a region other than the thick-film dielectric layer 4 formation region (more specifically, it was formed so as to protrude from the thick-film dielectric layer 4 formation region).
The buffer layer 3 remains without being absorbed by the thick film dielectric layer 4.
【0038】さらに、この厚膜誘電体層(第1の誘電体
層)4の上に溶液塗布法により形成された第2の誘電体
層、薄膜絶縁層、発光層、薄膜絶縁層、上部電極(透明
電極)等を順次形成してEL素子を得る。Further, a second dielectric layer, a thin film insulating layer, a light emitting layer, a thin film insulating layer, and an upper electrode formed on the thick film dielectric layer (first dielectric layer) 4 by a solution coating method. (Transparent electrodes) and the like are sequentially formed to obtain an EL element.
【0039】本発明のEL素子の基本構造を図1に示
す。本発明のEL素子は、例えば電気絶縁性を有する基
板1上に、所定のパターンに形成された下部電極層2
と、その上にバッファー層3が吸収された一体となった
厚膜誘電体層(第1の誘電体層)4と、さらにその上に
溶液塗布法により形成された第2の誘電体層5とが積層
され、多層状誘電体層を構成している。FIG. 1 shows the basic structure of the EL device of the present invention. The EL element according to the present invention includes, for example, a lower electrode layer 2 formed in a predetermined pattern on a substrate 1 having electrical insulation.
A thick dielectric layer (first dielectric layer) 4 on which a buffer layer 3 is absorbed, and a second dielectric layer 5 formed thereon by a solution coating method. Are laminated to form a multilayer dielectric layer.
【0040】そして、前記多層状誘電体層4,5上には
薄膜絶縁体層6、発光層7、薄膜絶縁体層8、透明電極
層9が積層されている。なお、薄膜絶縁体層6、8は省
略しても良い。下部電極層2と上部透明電極層9は、そ
れぞれ互いに直交する方向にストライプ状に形成されて
いる。そして、任意の下部電極層2と上部透明電極層9
をそれぞれ選択し、両電極の直交部の発光層に、交流電
源・パルス電源10から選択的に電圧を印加することに
より特定画素の発光を得ることができる。On the multilayer dielectric layers 4 and 5, a thin-film insulator layer 6, a light-emitting layer 7, a thin-film insulator layer 8, and a transparent electrode layer 9 are laminated. Note that the thin film insulator layers 6 and 8 may be omitted. The lower electrode layer 2 and the upper transparent electrode layer 9 are formed in stripes in directions orthogonal to each other. Then, any lower electrode layer 2 and upper transparent electrode layer 9
Are selected, and a voltage is selectively applied from the AC power supply / pulse power supply 10 to the light emitting layer at the orthogonal portion of both electrodes, whereby light emission of a specific pixel can be obtained.
【0041】また、本発明のEL素子は、例えば図2に
示すように、上記厚膜誘電体層4の基板側の一部に、バ
ッファ層の成分が拡散したことを確認できる混合層3a
領域を有していてもよい。In the EL device of the present invention, for example, as shown in FIG. 2, the mixed layer 3a in which the component of the buffer layer can be confirmed to have diffused into a part of the thick film dielectric layer 4 on the substrate side.
It may have a region.
【0042】基板は電気絶縁性を有しその上に形成され
る下部電極層、誘電体層を汚染することなく、所定の耐
熱強度を維持できるもので有れば特に限定されるもので
はない。The substrate is not particularly limited as long as it has electrical insulation and can maintain a predetermined heat resistance without contaminating the lower electrode layer and the dielectric layer formed thereon.
【0043】具体的な材料としては、アルミナ(Al2
O3)、石英ガラス(SiO2)、マグネシア(Mg
O)、フォルステライト(2MgO・SiO2)、ステ
アタイト(MgO・SiO2)、ムライト(3Al2O3
・2SiO2)、ベリリア(BeO)、ジルコニア(Z
rO2)、窒化アルミニウム(AlN)、窒化シリコン
(SiN)、炭化シリコン(SiC)等のセラミック基
板や結晶化ガラスや、高耐熱ガラス等を用いてもよく、
またホウロウ処理を行った金属基板等も使用可能であ
る。As a specific material, alumina (Al 2
O 3 ), quartz glass (SiO 2 ), magnesia (Mg
O), forsterite (2MgO · SiO 2), steatite (MgO · SiO 2), mullite (3Al 2 O 3
2SiO 2 ), beryllia (BeO), zirconia (Z
rO 2 ), a ceramic substrate such as aluminum nitride (AlN), silicon nitride (SiN), silicon carbide (SiC), crystallized glass, or high heat-resistant glass.
Further, a metal substrate or the like on which an enamel treatment has been performed can also be used.
【0044】下部電極層は、表示装置を単純マトリクス
タイプとする場合、複数のストライプ状のパターンを有
するように形成される。また、その線幅が1画素の幅と
なり、ライン間のスペースは非発光領域となるため、極
力ライン間のスペースを小さくしておくことが好まし
い。具体的には、目的とするディスプレーの解像度にも
よるが、例えば線幅200〜500μm、スペース20
〜50μm程度が必要である。When the display device is a simple matrix type, the lower electrode layer is formed to have a plurality of stripe-shaped patterns. Further, the line width is the width of one pixel, and the space between the lines is a non-light emitting region. Therefore, it is preferable to minimize the space between the lines. Specifically, for example, the line width is 200 to 500 μm and the space 20
About 50 μm is required.
【0045】下部電極層の材料としては、高い導電性が
得られ、かつ誘電体層形成時にダメージを受けず、さら
に誘電体層や発光層と反応性が低い材料が好ましい。こ
のような下部電極層材料としては、Au、Pt、Pd、
Ir、Ag等の貴金属や、Au−Pd、Au−Pt、A
g−Pd,Ag−Pt等の貴金属合金や、Ag−Pd−
Cu等の貴金属を主成分とし非金属元素を添加した電極
材料が誘電体層焼成時の酸化雰囲気に対する耐酸化性が
容易に得られるため好ましい。また、ITOやSnO2
(ネサ膜)、ZnO−Al等の酸化物導電性材料を用い
てもよく、さらに、Ni,Cu等の卑金属を用い、誘電
体層を焼成するときの酸素分圧をこれらの非金属が酸化
されない範囲に設定して用いることもできる。As a material for the lower electrode layer, a material which has high conductivity, is not damaged during formation of the dielectric layer, and has low reactivity with the dielectric layer and the light emitting layer is preferable. Such lower electrode layer materials include Au, Pt, Pd,
Noble metals such as Ir and Ag, Au-Pd, Au-Pt and A
Noble metal alloys such as g-Pd and Ag-Pt, and Ag-Pd-
An electrode material containing a noble metal such as Cu as a main component and a nonmetal element added thereto is preferable because oxidation resistance to an oxidizing atmosphere during firing of the dielectric layer can be easily obtained. In addition, ITO or SnO 2
(Nesa film), an oxide conductive material such as ZnO-Al may be used, and further, a base metal such as Ni or Cu may be used to oxidize the partial pressure of oxygen when firing the dielectric layer. It can also be used by setting it to a range not to be performed.
【0046】下部電極層の形成方法としては、スパッタ
法、蒸着法、めっき法等の公知の技術を用いればよい。As a method for forming the lower electrode layer, a known technique such as a sputtering method, an evaporation method, and a plating method may be used.
【0047】また、金液(liquid gold, gold resinat
e, bright gold)と称する材料により形成されたものを
用いてもよい。この金液、水金と称する材料は、テルペ
ン系の溶剤に金を有機金属化合物の形で、通常4〜25
%程度含有させたもので、褐色で粘性のある液体であ
る。この金液を用いることにより、50〜500nmと極
めて薄く、緻密な金膜が得られる。In addition, gold liquid (liquid gold, gold resinat
e, bright gold) may be used. The material called gold solution or water gold is usually prepared by adding gold to a terpene-based solvent in the form of an organometallic compound in an amount of 4 to 25.
% And is a brown viscous liquid. By using this gold solution, a very thin and dense gold film of 50 to 500 nm can be obtained.
【0048】この金液は、テルペンに可溶で、粘度を自
由に調製できることから、スプレー法、スクリーン印刷
等、種々の塗布、印刷法により電極パターンを形成する
ことができる。Since this gold solution is soluble in terpene and can be adjusted in viscosity freely, an electrode pattern can be formed by various coating and printing methods such as spraying and screen printing.
【0049】塗布された金液は、乾燥した後、450〜
850℃程度の加熱処理により、金の配線パターンに形
成される。After the applied gold solution has been dried,
A heat treatment at about 850 ° C. forms a gold wiring pattern.
【0050】厚膜誘電体層は、高誘電率でかつ高耐圧で
あることが必要であり、さらに基板の耐熱性を考慮して
低温焼成可能な物質であることが要求される。The thick dielectric layer needs to have a high dielectric constant and a high withstand voltage, and is required to be a material that can be fired at a low temperature in consideration of the heat resistance of the substrate.
【0051】ここで、厚膜誘電体層とは、いわゆる厚膜
法により、粉末状の絶縁体材料を焼成して形成されるセ
ラミック層である。この厚膜誘電体層は、例えば下部電
極層が形成された基板上に、粉末状の絶縁体材料に、バ
インダーと溶媒を混合して作製された絶縁体ペーストを
印刷して焼成して形成することができる。また、絶縁体
ペーストをキャスティング成膜することによりグリーン
シートを形成し、積層して形成してもよい。Here, the thick film dielectric layer is a ceramic layer formed by firing a powdery insulating material by a so-called thick film method. This thick-film dielectric layer is formed, for example, by printing and firing an insulating paste made by mixing a binder and a solvent with a powdered insulating material on a substrate on which a lower electrode layer is formed. be able to. Alternatively, a green sheet may be formed by casting an insulator paste to form a film, and the green sheet may be formed by lamination.
【0052】焼成前に行なう脱バインダ処理の条件は、
通常のものであってよい。The conditions for the binder removal treatment performed before firing are as follows:
It may be a normal one.
【0053】焼成時の雰囲気は、電極層用ペースト中の
導電材の種類に応じて適宜決定すればよいが、酸化性雰
囲気中で焼成を行う場合、通常の大気中焼成を行えばよ
い。The atmosphere during firing may be appropriately determined according to the type of the conductive material in the electrode layer paste. When firing in an oxidizing atmosphere, normal firing in air may be performed.
【0054】焼成時の保持温度は、絶縁体層の種類に応
じて適宜決定すればよいが、通常、700〜1200℃
程度、好ましくは1000℃以下である。また、焼成時
の温度保持時間は、0.05〜5時間、特に0.1〜3
時間が好ましい。The holding temperature at the time of firing may be appropriately determined according to the type of the insulator layer, and is usually 700 to 1200 ° C.
Degree, preferably 1000 ° C. or less. Further, the temperature holding time during firing is 0.05 to 5 hours, particularly 0.1 to 3 hours.
Time is preferred.
【0055】また、必要に応じてアニール処理を施して
もよい。Further, an annealing treatment may be performed if necessary.
【0056】厚膜誘電体の膜厚は、電極の段差や製造工
程のゴミ等によって形成されるピンホールを排除するた
め厚いことが必要とされ、少なくとも10μm以上、好
ましくは20μm以上、より好ましくは30μm以上が必
要となる。また、比誘電率は1000以上が好ましい。The thickness of the thick film dielectric is required to be large in order to eliminate pinholes formed by steps of the electrodes and dusts in the manufacturing process, etc., and is at least 10 μm or more, preferably 20 μm or more, more preferably 30 μm or more is required. Further, the relative dielectric constant is preferably 1000 or more.
【0057】このような高誘電率厚膜材料としては、各
種の材料が考えられるが、基板材料の耐熱性の制約を考
えると低温形成可能な高誘電率セラミックス組成である
ことが望ましい。Various materials can be considered as such a high-dielectric-constant thick-film material. However, considering the heat resistance of the substrate material, a high-dielectric-constant ceramic composition that can be formed at a low temperature is desirable.
【0058】例えばBaTiO3 、(BaxCa1-x)T
iO3 、(BaxSr1-x)TiO3、PbTiO3 、P
b(ZrxTi1-x)O3 等のペロブスカイト構造を有す
る誘電体、強誘電体材料や、Pb(Mg1/3Nb2/3)O
3 等に代表される複合ペロブスカイトリラクサー型強誘
電体材料や、Bi4Ti3O12 、SrBi2Ta2O9に代
表されるビスマス層状化合物、(SrxBa1-x)Nb2
O6 、PbNb2O6等に代表されるタングステンブロン
ズ型強誘電体材料等が、誘電率が高く、焼成が容易なこ
とから好ましい。For example, BaTiO 3 , (Ba x Ca 1-x ) T
iO 3 , (Ba x Sr 1-x ) TiO 3 , PbTiO 3 , P
a dielectric or ferroelectric material having a perovskite structure such as b (Zr x Ti 1-x ) O 3 or Pb (Mg 1/3 Nb 2/3 ) O
3 , a perovskite relaxor-type ferroelectric material represented by 3 or the like, a bismuth layered compound represented by Bi 4 Ti 3 O 12 , SrBi 2 Ta 2 O 9 , (Sr x Ba 1 -x ) Nb 2
Tungsten bronze type ferroelectric materials typified by O 6 , PbNb 2 O 6 and the like are preferable because of their high dielectric constant and easy firing.
【0059】また、その組成に鉛を含んだ誘電体材料
は、酸化鉛の融点が888℃と低く、かつ酸化鉛と他の
酸化物系材料、例えばSiO2 やCuO、Bi2O3 、
Fe2O 3 等との間で700℃から800℃程度の低温
で液相が形成されるため低温で焼成が容易であり、かつ
高誘電率を得やすいため好ましい。例えばPb(Zrx
Ti1-x)O3等のペロブスカイト構造誘電体材料や、P
b(Mg1/3Ni2/3)O3等に代表される複合ペロブス
カイトリラクサー型強誘電体材料や、PbNbO6等に
代表されるタングステンブロンズ型強誘電体材料等が挙
げられる。これらは、アルミナセラミックス等の通常の
セラミックス基板の上限耐熱温度である800〜900
℃の焼成温度で容易に比誘電率1000〜10000の
誘電体を形成することができる。A dielectric material containing lead in its composition
Indicates that the melting point of lead oxide is as low as 888 ° C.
Oxide-based materials such as SiOTwo And CuO, BiTwoOThree ,
FeTwoO Three 700 ° C to 800 ° C low temperature
Is easy to bake at low temperature because the liquid phase is formed, and
It is preferable because a high dielectric constant is easily obtained. For example, Pb (Zrx
Ti1-x) OThreePerovskite dielectric materials such as
b (Mg1/3Ni2/3) OThreeComposite perovs represented by
Kytriluxer type ferroelectric material, PbNbO6Etc.
Typical tungsten bronze type ferroelectric materials
I can do it. These are common materials such as alumina ceramics.
800-900 which is the upper limit temperature of ceramic substrate
At a sintering temperature of 1000 ° C
A dielectric can be formed.
【0060】厚膜誘電体層上に積層する高誘電率誘電体
層は、その目的が厚膜誘電体層の表面平坦性改善にある
ため、溶液塗布焼成法を用いることが必要となる。Since the purpose of the high dielectric constant dielectric layer laminated on the thick dielectric layer is to improve the surface flatness of the thick dielectric layer, it is necessary to use a solution coating baking method.
【0061】溶液塗布焼成法とは、ゾルゲル法やMOD
法等の誘電体材料の前駆体溶液を基板に塗布し、焼成に
よって誘電体層を形成する方法を指す。The solution coating baking method includes the sol-gel method and the MOD method.
It refers to a method of forming a dielectric layer by applying a precursor solution of a dielectric material to a substrate, such as a method, and baking.
【0062】ゾルゲル法とは、一般には溶媒に溶かした
金属アルコキシドに所定量の水を加え、加水分解、重縮
合反応させてできるM−O−M結合を持つゾルの前駆体
溶液を基板に塗布し焼成させることによって膜形成をす
る方法である。また、MOD( Metallo-Organic Decom
position )法とは、M−O結合を持つカルボン酸の金
属塩などを有機溶媒に溶かして前駆体溶液を形成し、基
板に塗布し焼成させることによって膜形成をする方法で
ある。ここで前駆体溶液とはゾルゲル法、MOD法など
の膜形成法において原料化合物が溶媒に溶解されて生成
する中間化合物を含む溶液を指す。The sol-gel method is generally a method in which a predetermined amount of water is added to a metal alkoxide dissolved in a solvent, and a precursor solution of a sol having an MOM bond formed by hydrolysis and polycondensation is applied to a substrate. And baking to form a film. MOD (Metallo-Organic Decom
The position) method is a method in which a metal salt of a carboxylic acid having an MO bond or the like is dissolved in an organic solvent to form a precursor solution, which is applied to a substrate and baked to form a film. Here, the precursor solution refers to a solution containing an intermediate compound generated by dissolving a raw material compound in a solvent in a film forming method such as a sol-gel method or a MOD method.
【0063】ゾルゲル法とMOD法は、完全に別個の方
法ではなく、相互に組み合わせて用いることが一般的で
ある。例えばPZTの膜を形成する際、Pb源として酢
酸鉛を用い、Ti,Zr源としてアルコキシドを用いて
溶液を調整することが一般的である。また、ゾルゲル法
とMOD法の二つの方法を総称してゾルゲル法と呼ぶ場
合もあるが、いずれの場合も前駆体溶液を基板に塗布
し、焼成する事によって膜を形成することから本明細書
では溶液塗布焼成法とする。また、サブミクロンサイズ
の誘電体粒子と誘電体の前駆体溶液を混合した溶液であ
っても本発明の誘電体の前駆体溶液に含まれ、その溶液
を基板に塗布焼成する場合であっても本発明の溶液塗布
焼成法に含まれる。The sol-gel method and the MOD method are not completely separate methods, but are generally used in combination with each other. For example, when forming a PZT film, it is common to adjust the solution using lead acetate as a Pb source and alkoxides as Ti and Zr sources. In addition, the sol-gel method and the MOD method are sometimes collectively referred to as a sol-gel method, but in any case, a precursor solution is applied to a substrate and a film is formed by baking to form a film. Then, a solution coating baking method is used. Further, even a solution obtained by mixing a submicron-sized dielectric particle and a precursor solution of the dielectric is included in the precursor solution of the dielectric of the present invention, and the solution may be applied to the substrate and fired. It is included in the solution coating and baking method of the present invention.
【0064】溶液塗布焼成法は、ゾルゲル法、MOD法
いずれの場合も、誘電体を構成する元素がサブμm以下
のオーダーで均一に混合されるため、厚膜法による誘電
体形成のような本質的にセラミックス粉体焼結を用いた
手法と比較して、極めて低温で緻密な誘電体を合成する
ことが可能である点が特徴である。In the case of the sol-gel method and the MOD method, since the elements constituting the dielectric are uniformly mixed in the order of sub-μm or less, the solution coating and baking method is essentially the same as the dielectric formation by the thick film method. Compared with a method using ceramic powder sintering, it is possible to synthesize a dense dielectric at an extremely low temperature.
【0065】溶液塗布焼成法を用いる最大の目的は、こ
の方法で形成された誘電体層の特徴として、前駆体溶液
を塗布し焼成する工程を経て形成されるため、基板の凹
み部には厚く、凸部には薄く層が形成されるため、基板
表面の段差が平坦化される点にあり、EL素子の厚膜セ
ラミックス誘電体層の表面平坦性を著しく改善し、この
上に形成される薄膜発光層の均一性を大幅に改善するこ
とが出来ることにある。The main purpose of using the solution coating and baking method is that the dielectric layer formed by this method is formed through a step of applying and baking a precursor solution, so that the dielectric layer is thickly formed in the concave portion of the substrate. Since a thin layer is formed on the convex portion, the step on the surface of the substrate is flattened, and the surface flatness of the thick ceramic dielectric layer of the EL element is remarkably improved and is formed thereon. The point is that the uniformity of the thin film light emitting layer can be greatly improved.
【0066】溶液塗布焼成法によって形成する誘電体層
の膜厚は厚膜表面の凹凸を十分に平坦化するためには少
なくとも0.5μm以上、好ましくは1μm以上、より好
ましくは2μm以上である。このため、その比誘電率は
少しでも高い方が望ましく、少なくとも250以上、好
ましくは500以上である。The thickness of the dielectric layer formed by the solution coating baking method is at least 0.5 μm, preferably 1 μm or more, more preferably 2 μm or more in order to sufficiently flatten the unevenness on the surface of the thick film. Therefore, it is desirable that the relative dielectric constant is as high as possible, and is at least 250 or more, preferably 500 or more.
【0067】溶液塗布焼成法によって形成する高誘電率
層は、膜厚が大きくかつ高誘電率であることが必要であ
る。このような高誘電率材料としては、例えばBaTi
O3、(BaxCa1-x)TiO3 、(BaxSr1-x)T
iO3 、PbTiO3 、Pb(ZrxTi1-x)O3 等の
ペロブスカイト構造を有する誘電体、強誘電体材料や、
Pb(Mg1/3Nb2/3)O3 等に代表される複合ペロブ
スカイトリラクサー型強誘電体材料や、Bi4Ti3O12
、SrBi2Ta2O9 に代表されるビスマスビスマス
層状化合物(SrxBa1-x)Nb2O6 、PbNbO6
等に代表されるタングステンブロンズ型強誘電体材料等
が挙げられる。これらのなかでも、BaTiO3 やPZ
T等のペロブスカイト構造を有する強誘電体材料が、誘
電率が高く、比較的低温での形成が容易であるため好ま
しい。The high dielectric constant layer formed by the solution coating and firing method needs to have a large thickness and a high dielectric constant. As such a high dielectric constant material, for example, BaTi
O 3 , (Ba x Ca 1-x ) TiO 3 , (Ba x Sr 1-x ) T
a dielectric or ferroelectric material having a perovskite structure such as iO 3 , PbTiO 3 , Pb (Zr x Ti 1-x ) O 3 ,
Composite perovskite relaxer-type ferroelectric material represented by Pb (Mg 1/3 Nb 2/3 ) O 3 or Bi 4 Ti 3 O 12
, SrBi 2 Ta 2 O 9 and other bismuth-bismuth layered compounds (Sr x Ba 1-x ) Nb 2 O 6 , PbNbO 6
Tungsten bronze-type ferroelectric materials, etc. represented by the above-mentioned method. Among these, BaTiO 3 and PZ
A ferroelectric material having a perovskite structure such as T is preferable since it has a high dielectric constant and can be easily formed at a relatively low temperature.
【0068】発光層の材料としては特に限定されない
が、前述したMnをドープしたZnS等の公知の材料が
使用できる。これらの中でも、SrS:Ceは優れた特
性を得られることから特に好ましい。発光層の膜厚とし
ては、特に制限されるものではないが、厚すぎると駆動
電圧が上昇し、薄すぎると発光効率が低下する。具体的
には、発光体材料にもよるが、好ましくは100〜20
00nm程度である。The material of the light-emitting layer is not particularly limited, but a known material such as Mn-doped ZnS described above can be used. Among them, SrS: Ce is particularly preferable because excellent characteristics can be obtained. The thickness of the light emitting layer is not particularly limited, but if it is too thick, the driving voltage increases, and if it is too thin, the luminous efficiency decreases. Specifically, although it depends on the luminescent material, it is preferably 100 to 20.
It is about 00 nm.
【0069】発光層の形成方法は、気相堆積法を用いる
ことが可能である。気相堆積法としては、スパッタ法や
蒸着法等の物理的気相堆積法やCVD法等の化学的気相
堆積法が好ましい。また、前述したように特にSrS:
Ceの発光層を形成する場合には、H2S雰囲気下、エ
レクトロンビーム蒸着法により成膜中の基板温度を50
0℃〜600℃に保持して形成すると、高純度の発光層
を得ることが可能である。As a method for forming the light emitting layer, a vapor deposition method can be used. As the vapor deposition method, a physical vapor deposition method such as a sputtering method or a vapor deposition method or a chemical vapor deposition method such as a CVD method is preferable. In addition, as described above, in particular, SrS:
When a Ce light emitting layer is formed, the substrate temperature during film formation is set to 50 in an H 2 S atmosphere by electron beam evaporation.
When formed at a temperature of 0 ° C. to 600 ° C., a high-purity light-emitting layer can be obtained.
【0070】発光層の形成後、好ましくは加熱処理を行
う。加熱処理は、基板側から電極層、誘電体層、発光層
と積層した後に行っても良いし、基板側から電極層、誘
電体層、発光層、絶縁体層、あるいはこれに電極層を形
成した後に加熱処理(キャップアニール)を行っても良
い。熱処理の温度は形成する発光層によるが、好ましく
は300℃以上、より好ましくは400℃以上であり、
誘電体層の焼成温度以下である。処理時間は10〜60
0分であることが好ましい。加熱処理時の雰囲気として
は、発光層の組成、形成条件により空気、N2 ,Heお
よびAr等から選択すればよい。After the formation of the light emitting layer, a heat treatment is preferably performed. The heat treatment may be performed after the electrode layer, the dielectric layer, and the light-emitting layer are stacked from the substrate side, or the electrode layer, the dielectric layer, the light-emitting layer, the insulator layer, or the electrode layer is formed therefrom from the substrate side. After that, heat treatment (cap annealing) may be performed. The temperature of the heat treatment depends on the light emitting layer to be formed, but is preferably 300 ° C. or higher, more preferably 400 ° C. or higher,
It is lower than the firing temperature of the dielectric layer. Processing time is 10-60
Preferably, it is 0 minutes. The atmosphere at the time of the heat treatment may be selected from air, N 2 , He, Ar, or the like depending on the composition of the light emitting layer and the formation conditions.
【0071】薄膜絶縁体層(6)および/または(8)
は、前記したように省略しても良いがこれを有すること
が好ましい。The thin film insulator layer (6) and / or (8)
May be omitted as described above, but is preferably provided.
【0072】この薄膜絶縁体層は、その機能として発光
層と誘電体層との間の界面の電子状態を調節し発光層へ
の電子注入を安定化、効率化する事と、この電子状態が
発光層の両面で対象的に構成することにより交流駆動時
の発光特性の正負対象性を改善することが主要な目的で
あり、発光層誘電体層の役割である絶縁耐圧を保持する
機能を考慮する必要はないため膜厚は小さくて良い。The function of the thin film insulator layer is to adjust the electronic state at the interface between the light emitting layer and the dielectric layer to stabilize and increase the efficiency of electron injection into the light emitting layer. The main purpose is to improve the positive-negative symmetry of the emission characteristics during AC driving by symmetrically configuring both sides of the light-emitting layer, and consider the function of maintaining the dielectric strength, which is the role of the light-emitting layer dielectric layer. Since it is not necessary to perform the process, the film thickness may be small.
【0073】この薄膜絶縁体層は、抵抗率として、10
8Ω・cm以上、特に1010〜1018Ω・cm程度が好まし
い。また、比較的高い比誘電率を有する物質であること
が好ましく、その比誘電率εとしては、好ましくはε=
3以上である。この薄膜絶縁体層の構成材料としては、
例えば酸化シリコン(SiO2)、窒化シリコン(Si
N)、酸化タンタル(Ta2O5)、酸化イットリウム
(Y2O3)、ジルコニア(ZrO2)、シリコンオキシ
ナイトライド(SiON)、アルミナ(Al2O3)、等
を用いることができる。また、薄膜絶縁体層を形成する
方法としては、スパッタ法や蒸着法、CVD法を用いる
ことができる。また、薄膜絶縁体層の膜厚としては、好
ましくは10〜1000nm、特に好ましくは20〜20
0nm程度である。This thin-film insulator layer has a resistivity of 10
It is preferably at least 8 Ω · cm, particularly preferably about 10 10 to 10 18 Ω · cm. Further, it is preferable that the material has a relatively high relative dielectric constant, and the relative dielectric constant ε thereof is preferably ε =
3 or more. As a constituent material of this thin film insulator layer,
For example, silicon oxide (SiO 2 ), silicon nitride (Si
N), tantalum oxide (Ta 2 O 5 ), yttrium oxide (Y 2 O 3 ), zirconia (ZrO 2 ), silicon oxynitride (SiON), alumina (Al 2 O 3 ), and the like. As a method for forming the thin film insulator layer, a sputtering method, an evaporation method, or a CVD method can be used. The thickness of the thin-film insulator layer is preferably 10 to 1000 nm, particularly preferably 20 to 20 nm.
It is about 0 nm.
【0074】透明電極層は、膜厚0.2μm 〜1μm の
ITOやSnO2(ネサ膜)、ZnO−Al等の酸化物
導電性材料等が用いられる。透明電極層の形成方法とし
ては、スパッタ法のほか蒸着法等の公知の技術を用いれ
ばよい。For the transparent electrode layer, an oxide conductive material such as ITO, SnO 2 (Nesa film), ZnO—Al or the like having a thickness of 0.2 μm to 1 μm is used. As a method for forming the transparent electrode layer, a known technique such as a vapor deposition method other than the sputtering method may be used.
【0075】なお、上記したEL素子は単一発光層のみ
を有するが、本発明のEL素子は、このような構成に限
定されるものではなく、膜厚方向に発光層を複数積層し
てもよいし、マトリックス状にそれぞれ種類の異なる発
光層(画素)を組み合わせて平面的に配置するような構
成としても良い。Although the above-described EL element has only a single light-emitting layer, the EL element of the present invention is not limited to such a structure, and a plurality of light-emitting layers may be stacked in the film thickness direction. Alternatively, different types of light emitting layers (pixels) may be combined in a matrix and arranged in a plane.
【0076】上記したように本発明のEL素子は、発光
層が積層される誘電体層表面の平滑性が極めて良好であ
り、絶縁耐圧が高くかつ欠陥がない。このため、輝度が
高くかつ輝度の長期信頼性が高く、高性能、高精細のデ
ィスプレイを容易に構成することもできる。また、製造
工程が容易であり、製造コストを低く抑えることが可能
である。As described above, the EL element of the present invention has extremely good smoothness on the surface of the dielectric layer on which the light emitting layer is laminated, high withstand voltage and no defects. Therefore, a high-performance, high-definition display having high luminance and high long-term reliability of luminance can be easily configured. Further, the manufacturing process is easy, and the manufacturing cost can be reduced.
【0077】[0077]
【実施例】以下に本発明の実施例を具体的に示しさらに
詳細に説明する。
〔実施例1〕96%純度のアルミナ基板上に、ヘラウス
RP2003/237−22%レジネート金ペーストを
用い、焼成後の膜厚が0.6μm となるようにスクリー
ン印刷、乾燥を繰り返した。その後、十分な空気を供給
した雰囲気で850℃、20minの焼成を行った。得ら
れた電極層を、ホトエッチの手法により、幅250μ
m、スペース30μmの多数のストライプ状パターンに
パターニングした。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be specifically shown below and described in more detail. Example 1 Screen printing and drying were repeated on a 96% pure alumina substrate using Heraus RP2003 / 237-22% resinate gold paste so that the film thickness after firing was 0.6 μm. Thereafter, firing was performed at 850 ° C. for 20 minutes in an atmosphere in which sufficient air was supplied. The obtained electrode layer was formed by a photo-etching method to a width of 250 μm.
The pattern was patterned into a large number of stripe-shaped patterns each having a length of m and a space of 30 μm.
【0078】前記下部電極が形成された基板上に、酸化
タンタル、チタン酸バリウム、アルミナのバッファー層
を、それぞれスパッタ法により形成した。このときの成
膜条件は、それぞれ以下のようにした。
(1)酸化タンタル(Ta2O5 )
ターゲット:Ta2O5
スパッタガス:Ar 100SCCM
反応ガス:O2 15SCCM
成膜時の圧力:0.4Pa
(2)チタン酸バリウム(BaTiO3 )
ターゲット:BaTiO3
スパッタガス:Ar 60SCCM
成膜時の圧力:0.5Pa
(3)アルミナ(Al2O3 )
ターゲット:Al2O3
スパッタガス:Ar 100SCCM
成膜時の圧力:0.4PaOn the substrate on which the lower electrode was formed, buffer layers of tantalum oxide, barium titanate, and alumina were formed by sputtering. The film forming conditions at this time were as follows. (1) Tantalum oxide (Ta 2 O 5 ) Target: Ta 2 O 5 Sputter gas: Ar 100 SCCM Reactant gas: O 2 15 SCCM Deposition pressure: 0.4 Pa (2) Barium titanate (BaTiO 3 ) Target: BaTiO 3 Sputter gas: Ar 60 SCCM Pressure during film formation: 0.5 Pa (3) Alumina (Al 2 O 3 ) Target: Al 2 O 3 Sputter gas: Ar 100 SCCM Pressure during film formation: 0.4 Pa
【0079】得られた膜の組成を解析したところ、それ
ぞれ上記(1)酸化タンタル膜はTa2O5 、(2)チ
タン酸バリウム膜はBaTiO3 、(3)アルミナ膜は
Al2O3 であった。なお、チタン酸バリウム膜は、成
膜後に700摂氏10分間の熱処理を行っている。When the composition of the obtained film was analyzed, (1) the tantalum oxide film was Ta 2 O 5 , (2) the barium titanate film was BaTiO 3 , and (3) the alumina film was Al 2 O 3 . there were. Note that the barium titanate film is heat-treated at 700 degrees Celsius for 10 minutes after the film is formed.
【0080】これらの膜のうち酸化タンタルを0.03
μm 成膜したものをサンプル1、チタン酸バリウムを
0.03μm 成膜したものをサンプル2、酸化タンタル
を0.1μm 成膜したものをサンプル3とした。また、
アルミナを0.03μm 成膜したものを比較サンプル1
とし、バッファー層を形成しないサンプルを比較サンプ
ル2とした。この状態のサンプル1の部分断面写真を図
7に示す。Of these films, tantalum oxide was added in an amount of 0.03
Sample 1 was formed with a thickness of μm, Sample 2 was formed with a thickness of 0.03 μm of barium titanate, and Sample 3 was formed with a thickness of 0.1 μm on tantalum oxide. Also,
Comparative sample 1 was prepared by depositing 0.03 μm alumina.
The sample in which the buffer layer was not formed was designated as Comparative Sample 2. FIG. 7 shows a partial cross-sectional photograph of Sample 1 in this state.
【0081】さらにスクリーン印刷法により誘電体セラ
ミックス厚膜を形成した。厚膜ペーストとしては、ES
L社製4210C厚膜誘電体ペーストを用い、焼成後の
膜厚が20μmになるようにスクリーン印刷、乾燥を繰
り返した。Further, a dielectric ceramic thick film was formed by a screen printing method. As thick film paste, ES
Using a 4210C thick film dielectric paste manufactured by L Company, screen printing and drying were repeated until the film thickness after firing became 20 μm.
【0082】印刷乾燥後、厚膜はベルト炉を用い、十分
な空気を供給した雰囲気で850℃、20minの焼成を
行った。この厚膜誘電率を、下部電極と厚膜上に形成し
た測定用の試験電極との間で計測したところ約3600
であり、バルクの値と略一致した。従って、バッファ層
が誘電率に与える影響は殆ど無視できることがわかっ
た。After printing and drying, the thick film was fired at 850 ° C. for 20 minutes in an atmosphere supplied with sufficient air using a belt furnace. When this thick film dielectric constant was measured between the lower electrode and the test electrode for measurement formed on the thick film, about 3600
And almost coincided with the bulk value. Therefore, it was found that the effect of the buffer layer on the dielectric constant was almost negligible.
【0083】この厚膜誘電体層の表面は平坦で、厚膜材
料由来の表面粗さ以上の凹凸が殆ど確認できなかった。
但し、下部電極のパターン形状に応じた段差は表面から
もある程度確認されたが、ディスプレイの機能に支障が
でるものではなかった。また、厚膜誘電体層が形成され
た基板を切断し、断面を調べたところ、バッファ層の形
跡は確認できず、目視では完全に厚膜層に吸収され、一
体となっていることがわかった。この状態のサンプル1
の部分断面写真を図8に示す。The surface of this thick film dielectric layer was flat, and almost no irregularities higher than the surface roughness derived from the thick film material could be confirmed.
However, a step corresponding to the pattern shape of the lower electrode was confirmed to some extent from the surface, but did not hinder the function of the display. Also, when the substrate on which the thick-film dielectric layer was formed was cut and the cross-section was examined, no evidence of the buffer layer could be confirmed, and it was found by visual inspection that it was completely absorbed by the thick-film layer and was integrated. Was. Sample 1 in this state
FIG. 8 shows a partial cross-sectional photograph of.
【0084】これらの基板上に、溶液塗布焼成法を用い
て誘電体層を形成した。溶液塗布焼成法による誘電体層
の形成方法として、以下の方法で作製したPZTのゾル
ゲル液を用意し、溶液塗布焼成法前駆体溶液として用い
た。先ず、上記厚膜誘電体層に、前駆体溶液をスピンコ
ーティング法にて塗布し、700℃で15分間焼成する
作業を所定回繰り返した。On these substrates, a dielectric layer was formed by using a solution coating baking method. As a method of forming the dielectric layer by the solution coating and baking method, a sol-gel solution of PZT prepared by the following method was prepared and used as a precursor solution of the solution coating and baking method. First, the operation of applying a precursor solution to the above thick film dielectric layer by a spin coating method and baking it at 700 ° C. for 15 minutes was repeated a predetermined number of times.
【0085】基本的なゾルゲル液の作製方法は、8.4
9gの酢酸鉛三水和物と、4.17gの1.3プロパン
ジオールを約2時間、加熱撹拌し、透明な溶液を得た。
これとは別に、3.70gのジルコニウム・ノルマルプ
ロポキシド70質量%、1−プロパノール溶液と、1.
58gのアセチルアセトンを乾燥窒素雰囲気中で30分
間加熱撹拌し、これに3.14gのチタニウム・ジイソ
プロポキシド・ビスアセチルアセトネート75質量%、
2−プロパノール溶液と、2.32gの1.3プロパン
ジオールを加え、更に2時間加熱撹拌した。これら2つ
の溶液を80℃で混合し、乾燥窒素雰囲気中で2時間加
熱撹拌し、褐色透明な溶液を作製した。この溶液を13
0℃で数分間保持することにより副生成物を取り除き、
更に3時間加熱撹拌することによりPZT前駆体溶液を
作製した。A basic method for preparing a sol-gel liquid is described in 8.4.
9 g of lead acetate trihydrate and 4.17 g of 1.3 propanediol were heated and stirred for about 2 hours to obtain a clear solution.
Separately, 3.70 g of a 70% by mass zirconium normal propoxide, 1-propanol solution;
58 g of acetylacetone was heated and stirred in a dry nitrogen atmosphere for 30 minutes, and added to 3.14 g of titanium diisopropoxide bisacetylacetonate 75% by mass.
A 2-propanol solution and 2.32 g of 1.3 propanediol were added, and the mixture was further heated and stirred for 2 hours. These two solutions were mixed at 80 ° C., and heated and stirred in a dry nitrogen atmosphere for 2 hours to produce a brown transparent solution. Add this solution to 13
By holding at 0 ° C. for several minutes to remove by-products,
A PZT precursor solution was prepared by further heating and stirring for 3 hours.
【0086】PZT前駆体溶液の粘度調製は、n−プロ
パノールを用いて希釈することにより行った。単層当た
りの誘電体層の膜厚は、スピンコーティング条件、およ
びゾルゲル液の粘度を調製することにより、1層約0.
5μm とした。上記ゾルゲル液をPZT前駆体溶液とし
て、スピンコーティングによる塗布と焼成を3回繰り返
すことで、膜厚が約1.5μm厚のPZT誘電体層を形
成した。The viscosity of the PZT precursor solution was adjusted by diluting it with n-propanol. The thickness of the dielectric layer per single layer can be adjusted to about 0.1 layer by adjusting the spin coating conditions and the viscosity of the sol-gel solution.
It was 5 μm. The above sol-gel solution was used as a PZT precursor solution, and application and baking by spin coating were repeated three times to form a PZT dielectric layer having a thickness of about 1.5 μm.
【0087】このときのPZT表面の状態を目視に評価
したところ、クラックなどの発生は認められなかった。
一方、バッファ層を形成しない比較サンプル2は、図9
に示すようなクラックが表面に一部発生した。The state of the PZT surface at this time was visually evaluated, and no cracks or the like were found.
On the other hand, the comparative sample 2 in which the buffer layer is not formed is shown in FIG.
The cracks shown in FIG.
【0088】発光層は、200℃に加熱した状態でMn
をドープしたZnS蒸着源を用い、ZnS発光体薄膜を
膜厚0.8μm となるよう真空蒸着法により形成した
後、真空中600℃で10分間熱処理した。The luminescent layer was heated to 200 ° C.,
A ZnS luminous body thin film was formed to a thickness of 0.8 μm by a vacuum vapor deposition method using a ZnS vapor deposition source doped with, and then heat-treated at 600 ° C. for 10 minutes in a vacuum.
【0089】次に、絶縁体層としてSi3N4 薄膜と上
部電極層としてITO薄膜をスパッタリング法により順
次形成することによりEL素子とした。その際、上部電
極層のITO薄膜はリフトオフ法を用いることにより、
幅250μm 、スペース30μm のストライプ状にパタ
ーニングした。Next, an EL element was obtained by sequentially forming a Si 3 N 4 thin film as an insulator layer and an ITO thin film as an upper electrode layer by a sputtering method. At this time, the ITO thin film of the upper electrode layer is lifted off by using a lift-off method.
It was patterned into a stripe shape having a width of 250 μm and a space of 30 μm.
【0090】得られた、素子について、発光時の輝点な
どの異常発光の有無について評価した。また、本発明の
サンプル1,2および3と、アルミナの比較サンプル
1、バッファ層を形成しない比較サンプル2のうち、比
較的良好な状態のものを選別して発光特性(L−V特
性)を評価した。発光特性は、得られた素子構造の下部
電極、上部透明電極から電極を引き出し、75kHzのパ
ルス幅100μsにて発光輝度が飽和するまでの電界を
印加して測定した。The obtained device was evaluated for the presence or absence of abnormal light emission such as a bright spot during light emission. Further, among the samples 1, 2, and 3 of the present invention, the comparative sample 1 of alumina, and the comparative sample 2 without forming the buffer layer, those in a relatively good state were selected to obtain light emission characteristics (LV characteristics). evaluated. The emission characteristics were measured by extracting electrodes from the lower electrode and the upper transparent electrode of the obtained device structure, and applying an electric field until the emission luminance was saturated with a pulse width of 75 kHz and 100 μs.
【0091】本発明サンプルの100cd/m2 での発光時
の状態を図10に、比較サンプルの100cd/m2 、60
0cd/m2 でのそれぞれの発光時の状態を図11,12に
示す。これらの図から、比較サンプルでは発光の不均一
が、特に低輝度時において基点が多数観察されたのに対
し、本発明サンプルでは均一な発光が得られることがわ
かる。[0091] Figure 10 a state when light emission in the present invention a sample of 100 cd / m 2, the comparative sample 100cd / m 2, 60
FIGS. 11 and 12 show the states at the time of light emission at 0 cd / m 2 . From these figures, it can be seen that non-uniform light emission was observed in the comparative sample, and many base points were observed, particularly at low luminance, whereas uniform light emission was obtained in the sample of the present invention.
【0092】また、発明サンプル1と比較サンプル2の
L−V特性を図13に、発明サンプル2と比較サンプル
1,2のL−V特性を図14に、発明サンプル3と比較
サンプル2のL−V特性を図15に示す。このL−V特
性グラフから、バッファ層を設けても電気的な特性劣化
はなく、発光特性も従来と同等のものが得られることが
わかる。また、厚膜セラミック層と固溶しないアルミナ
を用いたサンプルは、厚膜層と一体化しないためバッフ
ァ層の影響が生じ、駆動電圧が上昇していることが解
る。FIG. 13 shows the LV characteristics of Invention Sample 1 and Comparative Sample 2, FIG. 14 shows the LV characteristics of Invention Sample 2 and Comparative Samples 1 and 2, and FIG. 14 shows the LV characteristics of Invention Sample 3 and Comparative Sample 2. FIG. 15 shows the -V characteristics. From the LV characteristic graph, it is understood that even if the buffer layer is provided, there is no electrical characteristic deterioration, and the same light emission characteristic as that of the related art can be obtained. In addition, it can be seen that the sample using alumina which does not form a solid solution with the thick film ceramic layer is not integrated with the thick film layer, so that the effect of the buffer layer occurs and the driving voltage is increased.
【0093】[0093]
【発明の効果】以上のように本発明によれば、厚膜セラ
ミックス誘電体層の表面平坦性をゾルゲル誘電体層で確
保したEL素子において、製造の安定性が高く、素子駆
動時のEL発光ムラの無いEL素子の製造方法、および
EL素子を提供することができる。As described above, according to the present invention, in the EL device in which the surface flatness of the thick ceramic dielectric layer is ensured by the sol-gel dielectric layer, the production stability is high, and the EL light emission at the time of driving the device is achieved. A method for manufacturing an EL element without unevenness and an EL element can be provided.
【図1】本発明のEL素子の基本構成を示した一部概略
断面図である。FIG. 1 is a partial schematic cross-sectional view showing a basic configuration of an EL element of the present invention.
【図2】本発明のEL素子の他の基本構成を示した一部
概略断面図である。FIG. 2 is a partial schematic cross-sectional view showing another basic configuration of the EL element of the present invention.
【図3】本発明のEL素子の一製造工程を示す概略断面
図である。FIG. 3 is a schematic cross-sectional view showing one manufacturing step of the EL element of the present invention.
【図4】本発明のEL素子の一製造工程を示す概略断面
図である。FIG. 4 is a schematic cross-sectional view showing one manufacturing process of the EL element of the present invention.
【図5】本発明のEL素子の一製造工程を示す概略断面
図である。FIG. 5 is a schematic sectional view showing one manufacturing process of the EL element of the present invention.
【図6】本発明のEL素子の一製造工程を示す概略断面
図である。FIG. 6 is a schematic cross-sectional view showing one manufacturing step of the EL element of the present invention.
【図7】本発明サンプル1のバッファ層成膜後の断面状
態を示す図面代用写真である。FIG. 7 is a photograph as a drawing showing a cross-sectional state of the sample 1 of the present invention after formation of a buffer layer.
【図8】本発明サンプル1の厚膜誘電体層形成、焼成後
の断面状態を示す図面代用写真である。FIG. 8 is a photograph as a substitute of a drawing, showing a cross-sectional state of the sample 1 of the present invention after formation and firing of a thick-film dielectric layer.
【図9】比較サンプルのPZT誘電体層(平坦化層)付
基板の表面を撮影した図面代用写真である。FIG. 9 is a drawing substitute photograph of the surface of a substrate with a PZT dielectric layer (planarization layer) of a comparative sample.
【図10】実施例の発明サンプルの発光状態を撮影した
図面代用写真である。FIG. 10 is a photograph as a substitute of a drawing, in which the light emission state of the invention sample of the embodiment is photographed.
【図11】実施例の比較サンプルの発光状態を撮影した
図面代用写真である。FIG. 11 is a photograph as a substitute of a drawing, in which a light emitting state of a comparative sample of an example is photographed.
【図12】実施例の比較サンプルの発光状態を撮影した
図面代用写真である。FIG. 12 is a photograph as a substitute of a drawing, in which a light emitting state of a comparative sample of an example is photographed.
【図13】比較サンプル2と発明サンプル1のL−V特
性を示したグラフである。13 is a graph showing LV characteristics of Comparative Sample 2 and Invention Sample 1. FIG.
【図14】比較サンプル1,2と発明サンプル2のL−
V特性を示したグラフである。FIG. 14 shows L- of Comparative Samples 1 and 2 and Invention Sample 2.
5 is a graph showing V characteristics.
【図15】比較サンプル2と発明サンプル3のL−V特
性を示したグラフである。FIG. 15 is a graph showing LV characteristics of Comparative Sample 2 and Invention Sample 3.
【図16】従来のEL素子の構成例を示した概略断面図
である。FIG. 16 is a schematic sectional view showing a configuration example of a conventional EL element.
【図17】従来のEL素子の構成例を示した概略断面図
である。FIG. 17 is a schematic sectional view showing a configuration example of a conventional EL element.
1 基板 2 下部電極 3 バッファ層 4 厚膜誘電体層 5 誘電体層 6 薄膜絶縁体層 7 発光層 8 薄膜絶縁体層 9 透明電極層 10 交流電源 11 基板 12 下部電極 14 厚膜誘電体層 15 誘電体層 16 薄膜絶縁体層 17 発光層 18 薄膜絶縁体層 19 透明電極層 20 交流電源 1 substrate 2 Lower electrode 3 Buffer layer 4 Thick dielectric layer 5 Dielectric layer 6 Thin-film insulator layer 7 Light-emitting layer 8 Thin-film insulator layer 9 Transparent electrode layer 10 AC power supply 11 Substrate 12 lower electrode 14 Thick dielectric layer 15 Dielectric layer 16 Thin insulator layer 17 Light-emitting layer 18 Thin insulator layer 19 Transparent electrode layer 20 AC power supply
───────────────────────────────────────────────────── フロントページの続き (72)発明者 薄田 真人 東京都中央区日本橋一丁目13番1号 ティ ーディーケイ株式会社内 (72)発明者 中野 睦子 東京都中央区日本橋一丁目13番1号 ティ ーディーケイ株式会社内 Fターム(参考) 3K007 AB01 AB08 AB18 CA01 CA02 CA04 DA03 DA05 EC01 EC04 FA01 ────────────────────────────────────────────────── ─── Continuation of front page (72) Inventor Masato Usuda 1-13-1 Nihonbashi, Chuo-ku, Tokyo ー Decay Corporation (72) Inventor Mutsuko Nakano 1-13-1 Nihonbashi, Chuo-ku, Tokyo ー Decay Corporation F term (reference) 3K007 AB01 AB08 AB18 CA01 CA02 CA04 DA03 DA05 EC01 EC04 FA01
Claims (5)
にパターンを有する第1の電極層と、少なくとも前記電
極層の一部を被覆する誘電体層と、この誘電体層上に少
なくとも発光層および第2の電極層が順次積層され、前
記誘電体層が厚膜である第1の誘電体層と溶液塗布焼成
法によって形成された第2の誘電体層の多層構造を有す
るEL素子の製造方法であって、 前記電極層が形成された基板と第1の誘電体層との間の
少なくとも電極層上にバッファ層を配置し、その後第1
の誘電体層を焼成するEL素子の製造方法。1. A substrate having electrical insulation, a first electrode layer having a pattern on the substrate, a dielectric layer covering at least a part of the electrode layer, and at least a light emitting layer on the dielectric layer. An EL element having a multilayer structure of a first dielectric layer in which a layer and a second electrode layer are sequentially laminated, and wherein the dielectric layer is a thick film and a second dielectric layer formed by a solution coating baking method. A manufacturing method, comprising: disposing a buffer layer at least on an electrode layer between a substrate on which the electrode layer is formed and a first dielectric layer;
A method for manufacturing an EL element, comprising firing the dielectric layer.
電体層材料と固溶して一体となる材料により形成されて
いる請求項1のEL素子の製造方法。2. The method for manufacturing an EL element according to claim 1, wherein said buffer layer is formed of a material which is solid-dissolved with said first dielectric layer material by firing to be integrated.
はチタン酸バリウムにより形成されている請求項1また
は2のEL素子の製造方法。3. The method according to claim 1, wherein the buffer layer is made of tantalum oxide or barium titanate.
造されたEL素子。4. An EL device manufactured by the method according to claim 1.
一体となっている請求項4のEL素子。5. The EL device according to claim 4, wherein the buffer layer and the first dielectric layer are solid-dissolved and integrated.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002151043A JP2003347062A (en) | 2002-05-24 | 2002-05-24 | Manufacturing method for el element and el element |
KR10-2002-0064956A KR100497213B1 (en) | 2001-10-29 | 2002-10-23 | Composite Substrate, EL Panel Comprising the Same, and Method for Producing the Same |
TW91132084A TWI238022B (en) | 2001-10-29 | 2002-10-29 | Composite substrate, EL panel using the same, and making method |
US10/282,136 US6899916B2 (en) | 2001-10-29 | 2002-10-29 | Composite substrate, EL panel using the same, and making method |
CNB021470871A CN1287640C (en) | 2001-10-29 | 2002-10-29 | Composite substrate, El panel using it, and mfg. method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002151043A JP2003347062A (en) | 2002-05-24 | 2002-05-24 | Manufacturing method for el element and el element |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003347062A true JP2003347062A (en) | 2003-12-05 |
Family
ID=29768740
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002151043A Pending JP2003347062A (en) | 2001-10-29 | 2002-05-24 | Manufacturing method for el element and el element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003347062A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008251321A (en) * | 2007-03-30 | 2008-10-16 | Kuraray Luminas Co Ltd | Inorganic electroluminescent element, and illumination device equipped with this |
JP2008251313A (en) * | 2007-03-30 | 2008-10-16 | Kuraray Luminas Co Ltd | Inorganic el element having insulating layer formed by sol-gel method, and illumination device equipped with this |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0750197A (en) * | 1992-12-24 | 1995-02-21 | Westaim Technol Inc | El laminate dielectric layer structure and formation method of said dielectric layer structure as well as laser pattern plotting method and display panel |
JP2001196187A (en) * | 2000-01-14 | 2001-07-19 | Tdk Corp | Structure for inorganic el and inorganic el element |
JP2002110351A (en) * | 2000-10-03 | 2002-04-12 | Tdk Corp | Laminated phosphor and el panel |
JP2002110344A (en) * | 2000-09-29 | 2002-04-12 | Tdk Corp | Thin film el element and its manufacturing method |
-
2002
- 2002-05-24 JP JP2002151043A patent/JP2003347062A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0750197A (en) * | 1992-12-24 | 1995-02-21 | Westaim Technol Inc | El laminate dielectric layer structure and formation method of said dielectric layer structure as well as laser pattern plotting method and display panel |
JP2001196187A (en) * | 2000-01-14 | 2001-07-19 | Tdk Corp | Structure for inorganic el and inorganic el element |
JP2002110344A (en) * | 2000-09-29 | 2002-04-12 | Tdk Corp | Thin film el element and its manufacturing method |
JP2002110351A (en) * | 2000-10-03 | 2002-04-12 | Tdk Corp | Laminated phosphor and el panel |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008251321A (en) * | 2007-03-30 | 2008-10-16 | Kuraray Luminas Co Ltd | Inorganic electroluminescent element, and illumination device equipped with this |
JP2008251313A (en) * | 2007-03-30 | 2008-10-16 | Kuraray Luminas Co Ltd | Inorganic el element having insulating layer formed by sol-gel method, and illumination device equipped with this |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100497213B1 (en) | Composite Substrate, EL Panel Comprising the Same, and Method for Producing the Same | |
US6809474B2 (en) | Thin-film EL device, and its fabrication process | |
EP1215946B1 (en) | EL device and making method | |
US20020130616A1 (en) | Thin-film el device, and its fabrication process | |
JP2002063987A (en) | Manufacturing method of complex substrate, complex substrate and el element | |
US6577059B2 (en) | Thin-film EL device, and its fabrication process | |
US6803122B2 (en) | EL device | |
JP4685253B2 (en) | EL element | |
JP2003347062A (en) | Manufacturing method for el element and el element | |
JP4267868B2 (en) | Method for forming patterned dielectric layer, method for manufacturing thin film EL device, and thin film EL device | |
JP4749536B2 (en) | Thin film EL device and manufacturing method thereof | |
JP3970152B2 (en) | Composite substrate, EL panel using the same, and manufacturing method thereof | |
JP4308501B2 (en) | Electroluminescent device, manufacturing method thereof, and electroluminescent display | |
JP3958960B2 (en) | EL element | |
JP3914067B2 (en) | EL display | |
JP2003249374A (en) | Thin film el element | |
JP2004079372A (en) | El element and its manufacturing method | |
JP2004356024A (en) | Manufacturing method of composite substrate and el element, and manufacturing device of of composite substrate and el element | |
JP2004006288A (en) | Thin-film el element and composite substrate | |
JP2003157967A (en) | El panel and manufacturing method of the same | |
JP2002280173A (en) | Manufacturing method for composite substrate, and composite substrate and el element provided thereby | |
JP2003229281A (en) | El element and manufacturing method of the same | |
JP2002216954A (en) | Thin film el element and its manufacturing method | |
JP2005216757A (en) | Electroluminescent element and its manufacturing method | |
JP2004267879A (en) | Thick film leveling method, thick film leveling apparatus, and thin film el element production method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040601 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050117 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050311 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050328 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050520 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090302 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100330 |