JP4742505B2 - 単純マトリクス型表示パネルの駆動装置及び駆動方法 - Google Patents

単純マトリクス型表示パネルの駆動装置及び駆動方法 Download PDF

Info

Publication number
JP4742505B2
JP4742505B2 JP2004086812A JP2004086812A JP4742505B2 JP 4742505 B2 JP4742505 B2 JP 4742505B2 JP 2004086812 A JP2004086812 A JP 2004086812A JP 2004086812 A JP2004086812 A JP 2004086812A JP 4742505 B2 JP4742505 B2 JP 4742505B2
Authority
JP
Japan
Prior art keywords
scanning
line
reverse bias
light emitting
bias voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004086812A
Other languages
English (en)
Other versions
JP2005274875A (ja
Inventor
幸治 小楠
泰三 石田
孝史 花木
章人 豊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004086812A priority Critical patent/JP4742505B2/ja
Publication of JP2005274875A publication Critical patent/JP2005274875A/ja
Application granted granted Critical
Publication of JP4742505B2 publication Critical patent/JP4742505B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Description

本発明は、マトリクス状に配置した複数本数ずつの陽極線及び陰極線の各交点に発光素子が形成された単純マトリクス型表示パネルの駆動装置及び駆動方法に関する。
単純マトリクス型表示パネルの一例である有機ELパネルは、例えば特許文献1に見られるような方法で駆動されるものであり、図5には、このような駆動方法の説明図が示されている。この図5は、マトリクス状に配置された陽極線A1〜A256と陰極線B1〜B64との交点位置に発光素子(画素)が形成された256×64ドットの有機EL表示パネルPを駆動対象とした例である。この場合、陽極線A1〜A256及び陰極線B1〜B64の何れか一方(図5の例では陰極線B1〜B64)を走査線として、これらを一定の時間間隔で順次選択して走査すると共に、この走査周期に同期して他方(図5の例では陽極線A1〜A256)を信号線として、これらを駆動源である電流源11〜1256からの出力によりドライブし、これにより所望の交点位置の発光素子を発光させる方式となっている。
陰極線B1〜B64には、その順次走査を行うために、電源電圧(Vrow)またはアース電位(0V)を選択するための走査スイッチ21〜264が接続されている。これらの走査スイッチ21〜264を、電源端子側からアース端子側へ一定周期で順次切り替えながら走査していくことにより、陰極線B1〜B64に対しアース電位(0V)を順次与えていく。一方、陽極線A1〜A256には、電源端子から給電される電流源11〜1256またはアース電位(0V)を選択するための駆動スイッチ31〜3256が接続されている。これらの駆動スイッチ31〜3256を、走査スイッチ21〜264の走査周期に同期して選択的にオンオフ制御することにより、オンされた駆動スイッチに対応した陽極線A1〜A256を電流源11〜1256に接続する。これにより、所望の交点位置の発光素子に駆動電流を供給する。
例えば、発光素子E1,1、E1,2を発光させる場合には、図5に示すように、走査スイッチ21のみをアース端子側に切り替えて陰極線B1がアース電位となるように走査すると共に、駆動スイッチ31、32を電流源側に切り替えて陽極線A1、A2を電流源11、12にそれぞれ接続する。すると、図中矢印で示すように、発光素子E1,1、E1,2のみに駆動電流が供給されて発光するようになる。そして、このような走査及び駆動制御を、走査スイッチ21〜264及び駆動スイッチ31〜3256について選択的に行うことにより、任意の位置の発光素子を同様に発光させることができる。この場合、上記のような走査及び駆動を高速で繰り返すことにより駆動対象の発光素子が間欠的に発光するものであるが、人間の目には残像現象により各発光素子が同時に発光しているように認識させることができる。
一方、例えば発光素子E1,3を発光させないためには、図示のように、走査スイッチ21がアース端子側に切り替えられて陰極線B1にアース電位が与えられているときに、駆動スイッチ33をアース端子側に切り替えることにより陽極線A3にアース電位を印加した状態とすれば良い。このときには、発光素子E1,3は、その両極間に0Vが印加されることになり発光しない。この場合、走査中の陰極線B1以外の陰極線B2〜B64、つまり非選択状態にある陰極線B2〜B64に対しては、逆バイアス電圧Vrowを印加することで、それら陰極線B2〜B64に対応した発光素子の誤発光を防止している。
図6には、陰極線B1、B2、B64、陽極線A1、A3、発光素子E1,1、E1,3、E64,3に印加される駆動電圧波形が示されている。この図6に示すように、特許文献1に記載された駆動方法では、走査の切り替わり時には、全ての走査スイッチ及び駆動スイッチをアース端子側に短時間だけ切り替えることにより、陽極線A1〜A256及び陰極線B1〜B64の全てを一旦0Vにシャントし、以て全ての発光素子の寄生容量に充電された電荷を放電している。このような放電が行われる結果、駆動電流の供給開始から発光素子が発光するまでの立ち上がり速度を高められて高速走査を行い得るようになる。
ところで、一般的に、有機EL表示パネルは、表示面側である透明基板上に、陽極となるITO電極(透明電極)、発光層、陰極となるアルミニウム電極をこの順に積層した構造となっているが、製造工程での塵埃の付着などによって、発光層の厚み(陽極及び陰極間の寸法)が他に比べて小さくなった状態の不良箇所や、発光層が存在せず陽極及び陰極が接触した状態の不良箇所が発生する可能性がある。このように発光素子を形成する発光層部分で不良箇所が発生した有機EL表示パネルにあっては、その不良箇所でのリーク電流が増大し、他の正常な発光層に流れる駆動電流が減少することになり、これにより表示パネル全体の輝度が低下したり、リーク箇所を通じて非発光制御対象の発光素子が不用意に発光するという所謂ライン欠陥が発生したりするなどの発光不良を惹起するという問題点があった。
このような問題点に対処するために、従来では、特許文献2に見られるような駆動方法が考えられており、以下この例を図5に当てはめて説明する。即ち、上記駆動方法では、陰極線B1〜B64を1フレーム分走査した後に、全ての陰極線B1〜B64を電源端子(Vrow)に接続すると共に、全ての陽極線A1〜A256をアース電位に接続するというリセット期間を設けたものであり、これにより、陰極線B1〜B64の走査が一通り行われる毎に、全ての発光素子に対して発光時とは逆方向の電圧(逆バイアス電圧Vrow)が印加されるようにしている。この駆動方法によれば、リセット期間において発光素子に印加される逆バイアス電圧Vrowによって、前述したような発光層部分での不良箇所にリーク電流が集中して流れるようになる。すると、当該不良箇所及びその周辺の発光層が気化され、これに伴う膨張圧によって陰極が陽極から離れる方向に湾曲し、その膨張が進んだ場合には陰極が部分的に破断屈曲するようになる。このような陰極の湾曲若しくは破断屈曲が発生した箇所は発光しなくなるが、陰極及び陽極が隔離された状態になるのでリーク電流も発生しなくなり、このため他の正常な発光層における発光不良を回避できることになる。尚、上記のような非発光部分は所謂ドット抜け箇所になるものであるが、このドット抜けは部分的に発生するだけであるから全体の表示性能に悪影響を及ぼすことはないものと考えられる。
特開平11−311978号公報 特開平11−305727号公報
本出願の発明者らは、特許文献2に見られるような駆動方法を採用して素子の発光不良を有効に防止するためには、逆バイアス電圧Vrowをある値以上のレベルに設定することが必要であることを明らかにした。即ち、図7は、逆バイアス電圧Vrowと発光素子において発光不良が発生する確率との相関関係を示す実験結果である。この実験では、逆バイアス電圧Vrowを複数段階(14V〜20Vの間の5段階)に設定した各状態での駆動を1000時間継続した後の発光不良発生確率を測定した。この実験結果からは、発光不良の発生を抑制するためには、逆バイアス電圧Vrowを18〜20V程度にまで高める必要があることが分かる。
しかしながら、逆バイアス電圧Vrowを高めた場合には、これに起因して、(1)絶縁部での陰極及び陽極間の短絡、(2)階調制御特性の悪化、という新たな問題が発生する。これらの問題について、図5及び図8〜図11も参照しながら説明する。
(1)絶縁部での陰極及び陽極間の短絡の問題
信号線である陽極線A1〜A256のうちの1本に接続されたm個(図5の例では64個)の発光素子のうちk個が非発光である場合、その非発光の発光素子については、1フレーム分の走査期間中にパルス状の逆バイアス電圧つまり逆バイアスパルスが(k−1)回印加され、駆動対象の発光素子については、1フレーム分の走査中に逆バイアスパルスがk回印加される。図8(a)には、隣接する2つの発光素子の間隙部分の断面構造が模式的に示されており、それら2つの発光素子の間隙部分には、例えばポリイミド系樹脂材料による絶縁部が設けられる。本出願の発明者らは、逆バイアスパルスが印加される回数が増えるに従って、絶縁部のダメージが大きくなり、これに伴い、陰極と陽極とが図8(b)に示すような形態(同図中、破線で囲んだ部分を参照)で短絡する確率が高くなることを明らかにした。
図9には、1フレーム分の走査期間中における逆バイアスパルスの印加回数と、図8(b)で示したような絶縁部での短絡現象の発生確率との関係を示す実験結果である。この実験結果は、逆バイアス電圧が20Vのときのデータであり、逆バイアス電圧を13V程度にまで下げて同様の実験を行ったときには、上記短絡現象は全く発生しなかった。
このように、上記絶縁部で発生する陰極及び陽極間の短絡モードと、前述した発光層部分で発生する陰極及び陽極間の短絡モードとは、背反する要素を持っている。つまり、発光層部分での短絡現象に起因した発光不良は、逆バイアス電圧を18〜20V程度まで大きくすることにより防止できるが、このように逆バイアス電圧のレベルを大きくすると、絶縁部での陰極及び陽極間の短絡に起因した発光不良が発生しやすくなる。この逆に、逆バイアス電圧を13V程度まで小さくすれば、絶縁部での短絡現象に起因した発光不良の発生を防止できるが、発光層部分での短絡現象に起因した発光不良の発生を防止できなくなる。
(2)階調制御特性の悪化の問題
図10(a)、(b)、(c)には、発光素子の発光時において逆バイアス電圧が20Vであった場合における走査線(陰極線B1〜B64)の電圧、電流源から信号線(陽極線A1〜A256)に出力される電流、発光輝度の各波形が示され、図11(a)、(b)、(c)には、発光素子の発光時において逆バイアス電圧が13Vであった場合における走査線の電圧、電流源から信号線に出力される電流、発光輝度の各波形が示されている。これら図10及び図11において、特に、信号線に出力される電流及び発光輝度については、実線が高輝度発光時の波形を示し、破線がパルス幅変調による低輝度発光時の波形を示すものである。
図10に示すように、逆バイアス電圧が比較的高い状態では、発光停止期間から発光期間に切り替わったとき(同図中のタイミングt)に、発光素子の発光輝度が急峻に立ち上がって本来の目標輝度(二点鎖線で示す)を瞬間的に超えるようになり、特に高輝度発光時には、その後に時間の経過と共に徐々に目標輝度に収束する、という輝度特性を呈する。この場合、発光素子の発光輝度は、駆動電流に比例するから発光素子に流れる実際の駆動電流も上記輝度特性に近似した波形を有していることになる。上記のような発光輝度の急峻な立ち上がり現象は、逆バイアス電圧と発光素子の発光時に印加される順バイアス電圧との差に依存し、逆バイアス電圧が18〜20V程度ある状態で顕著に現れ、図11のように、逆バイアス電圧が13V程度の状態では発光輝度の立ち上がりが抑制されることになる。
このような過渡現象が発生する原因は、各信号線に接続された多数個(図5の例では64個)の発光素子の寄生容量間で電荷移動が発生し、駆動対象の発光素子に過渡的に過大な電圧が印加されるためである。この場合、電流源の電流駆動能力は、上記のような過渡現象を瞬時に収束させるだけの大きさがないのが通常である。このため、逆バイアス電圧が比較的大きい場合には、発光停止状態から発光状態に切り替えた直後の発光輝度が瞬時的に大幅に高い状態になることが避けられない。従って、平均的な発光輝度(つまり人間の目に視認される輝度)を下げるべく駆動電流のパルス幅を図11中に破線で示すように小さくしても、発光初期の輝度が高いため、そのパルス幅の現象割合ほどには発光輝度が低下せず、このため、例えば1/50程度の高い減光比やリニアな階調制御が達成困難になる。
本発明は上記事情に鑑みてなされたものであり、その目的は、発光素子のための発光層部分で生じる陽極及び陰極間の短絡と、発光素子間の絶縁部で生じる陽極及び陰極間の短絡を同時に防止可能になる単純マトリクス型表示パネルの駆動装置及び駆動方法を提供することにあり、また、このような駆動装置及び駆動方法において、発光素子に印加する逆バイアス電圧が大きい場合に生ずる階調制御特性の悪化を改善することにある。
請求項1記載の単純マトリクス型表示パネルの駆動装置によれば、走査線駆動回路により走査線を走査すると共に、その走査に同期して信号線駆動回路により所望の信号線を駆動源に接続することにより、当該走査線及び信号線の交点位置の発光素子を発光させるという発光制御が行われる。走査線駆動回路は、走査により選択した走査線に、前記発光制御のための第1の駆動電圧を印加すると共に、非選択走査線に、ピーク値を走査期間Tにおいて時間の経過と共に2段階に変更する第2駆動電圧を、ピーク値が相対的に大きい逆バイアス電圧のパルス幅が50マイクロ秒以下である逆バイアス電圧として印加する。このような逆バイアス電圧印加制御が行われると、発光素子を構成する陽極及び陰極間の寸法が他に比べて小さくなった状態の不良箇所や当該陽極及び陰極が接触した状態の不良箇所が存在した場合には、その不良箇所にリーク電流が集中して流れるようになる。
この場合、印加される逆バイアス電圧のレベルがある程度以上であったときには、上記不良箇所周辺の発光層が気化されることに伴う膨張圧によって陰極が陽極から離れる方向に湾曲し、その膨張が進んだ場合には陰極が部分的に破断屈曲するようになり、その発光層部分での陰極及び陽極間の短絡を防止できるようになる。また、上記逆バイアス電圧は、ピーク値が時間的に変動する構成となっているから、その逆バイアス電圧のパルス幅を、発光素子間の絶縁部で発生する陰極及び陽極間の短絡現象を来たすことがない状態に設定しておけば、上記絶縁部で生じる陽極及び陰極間の短絡も同時に防止できるようになる。
また、逆バイアス電圧のピーク値を2段階に変更するだけの構成で済むから、走査線駆動回路の構成の簡単化を実現できる。
請求項2記載の手段によれば、走査期間Tの最初の期間のみ20Vの逆バイアス電圧が印加される構成となっているから、その逆バイアス電圧によって、発光層部分で生じる陰極及び陽極間の短絡を防止できるようになる。
請求項3記載の手段によれば、走査線の1フレーム分の走査期間Tの当初には13Vの比較的低いピーク値の逆バイアス電圧が印加される構成となっているから、逆バイアス電圧と発光素子の発光時に印加される順バイアス電圧との差が相対的に小さくなる。このため、発光素子の発光期間に移行したときに、その発光輝度が急峻に立ち上がる現象(発光素子に流れる駆動電流が急激に増える現象)が抑制されるようになり、結果的に、減光制御時などにおいてリニアな線形性を確保できるようになって階調制御特性を改善できるようになる。
請求項4ないし6にそれぞれ記載の単純マトリクス型表示パネルの駆動方法によれば、上述した請求項1ないし3にそれぞれ記載した発明と同様の作用・効果を奏することができる。
(第1の実施の形態)
図1〜図3には本発明の第1実施例が示されており、以下これについて説明する。
全体の電気的構成を示す図1において、有機EL表示パネル11(単純マトリクス型表示パネルに相当)は、前記図5に示したものと同様構成のもので、マトリクス状に配置された陽極線A1〜A256と陰極線B1〜B64との交点位置に256×64ドットの発光素子(画素)が形成されており、陰極線B1〜B64が走査線、陽極線A1〜A256が信号線とされている。この場合、具体的に図示しないが、有機EL表示パネル11は、表示面側である透明基板上に、陽極線A1〜A256を構成する透明電極材料としてのITO電極膜、発光層、陰極線B1〜B64を構成する通常の電極材料としてのアルミニウム電極膜をこの順に積層した構造となっており、隣接する発光素子の各間隙部分には例えばポリイミド系樹脂材料による絶縁部(前記図8参照)が設けられる。
陽極線A1〜A256をドライブするための信号線駆動回路12は、出力電圧がVcol(例えば20V)に設定された電源端子12aから給電される電流源131〜13256(駆動源に相当)と、陽極線A1〜A256をそれぞれに対応された電流源131〜13256またはアース電位(0V)に選択的に接続するための駆動スイッチ141〜14256とにより構成されている。
陰極線B1〜B64の順次走査を行うための走査線駆動回路15は、出力電圧がVrow1(例えば13V:第2の駆動電圧に相当)及びVrow2(例えば20V:第2の駆動電圧に相当)にそれぞれ設定された電源端子15a及び15bと、陰極線B1〜B64を電源端子15a、15b及びアース端子(0V:第1の駆動電圧に相当)に選択的に接続するための走査スイッチ161〜1664とにより構成されている。つまり、陰極線B1〜B64に対する印加電圧は、走査スイッチ161〜1664によって0V、13V、20Vの何れかから選択される構成となっている。
上記のような構成によって有機EL表示パネル11を駆動する場合には、走査線駆動回路15内の走査スイッチ161〜1664を順番にオンオフすることによって陰極線B1〜B64を一定の時間間隔でアース電位に順次接続して走査すると共に、この走査周期に同期して信号線駆動回路12内の駆動スイッチ141〜14256を選択的にオンオフするという発光制御を実行することにより、陽極線A1〜A256をそれぞれに対応した電流源131〜13256からの出力によりドライブし、これにより所望の交点位置の発光素子を発光させる。
例えば、発光素子E1,1、E1,2を発光させる場合には、図1に示すように、走査スイッチ161のみをアース端子側に切り替えて陰極線B1がアース電位となるように走査すると共に、駆動スイッチ141、142を電流源側に切り替えて陽極線A1、A2を電流源131、132にそれぞれ接続する。すると、図中矢印で示すように、発光素子E1,1、E1,2のみに駆動電流が供給されて発光するようになる。このような信号線駆動回路12及び走査線駆動回路15による発光制御を、走査スイッチ161〜1664及び駆動スイッチ141〜14256について選択的に行うことにより、任意の位置の発光素子を同様に発光させることができる。尚、上記したような走査及び駆動動作を高速で繰り返すことにより、間欠的に発光する各発光素子を人間の目には残像現象により同時に発光しているように認識させることができる。
一方、例えば発光素子E1,3を発光させないためには、図示のように、走査スイッチ161がアース端子側に切り替えられて陰極線B1にアース電位が与えられているときに、駆動スイッチ143をアース端子側に切り替えることにより陽極線A3にアース電位を印加した状態とすれば良い。このときには、発光素子E1,3は、その両極間に0Vが印加されることになり発光しない。
この場合、走査中の陰極線B1以外の陰極線B2〜B64、つまり非選択状態にある陰極線B2〜B64に対しては、電源端子15a及び15bの何れかから逆バイアス電圧Vrow1(13V)またはVrow2(20V)を印加することで、それら陰極線B2〜B64に対応した発光素子の誤発光防止制御を走査線駆動回路15を通じて行っている。
このような誤発光防止制御時には、走査スイッチ161〜1664の切替モードを以下のように制御することにより、1フレーム分の走査期間中において逆バイアス電圧のレベルが変化される構成となっている。
図2には、本実施例において陰極線B1、B2、B64、陽極線A1、A3、発光素子E1,1、E1,3に印加される駆動電圧波形が示されている。即ち、フレーム周波数が例えば約120Hzに設定されていた場合、本実施例では走査線数が64本であるから、1走査周期は約130μsecになる。この走査期間のうち、10μsec分の期間は、従来技術の項で説明したように、走査の切り替わり時に全ての走査スイッチ161〜1664及び駆動スイッチ141〜14256をアース端子側に切り替えることにより、陽極線A1〜A256及び陰極線B1〜B64の全てを一旦0Vにシャントし、以て全ての発光素子の寄生容量に充電された電荷を放電させるための期間とする。従って、本実施例の場合、約130μsecから10μsecを差し引いた約120μsecが1フレームの走査期間Tとなる。
本実施例では、誤発光防止制御対象の走査線に印加する逆バイアス電圧のレベルを、走査期間Tの約120μsecのうちの最初の10μsecの期間においてVrow2(20V)、残りの約110μsecの期間においてVrow1(13V)となるように、走査スイッチ161〜1664の切替状態を制御する。
要するに、本実施例では、誤発光防止制御時おいて、誤発光防止制御対象の発光素子に対し、1フレームの走査期間Tの最初の10μsecのみ20Vの逆バイアス電圧が印加され、残りの約110μsecは13Vの逆バイアス電圧が印加される構成に特徴を有するものであり、以下においては、この特徴的構成の意義について説明する。
本出願の発明者らは、従来技術の項で説明したような実験及びさらなる実験を実施することにより以下(1)、(2)のような知見を得た。
(1)発光素子の発光層部分で発生する陰極及び陽極間の短絡を防止するためには、逆バイアス電圧のレベルを大きくする必要があるが、その印加時間は短くて良い。実験結果によると、印加時間は1μsec程度の短い時間でも、上記のような短絡を防止することができる。
(2)隣接する発光素子間の絶縁部で発生する陰極及び陽極間の短絡は、逆バイアス電圧が大きい状態でもそのパルス幅が狭ければ発生しない。例えば逆バイアス電圧のパルス幅が50μsec以下であれば、1フレームの走査期間Tでの逆バイアス電圧の印加回数が最大値(本実施例の場合は63回となる)であったとしても、絶縁部で発生する上記短絡を防止することができる。尚、図3には、当該実験により得られた逆バイアス電圧のパルス幅と絶縁部での陰極及び陽極間の短絡発生確率との相関関係を示した。
要するに、本実施例では、誤発光防止制御時おいて、誤発光防止制御対象の発光素子に対し、1フレームの走査期間Tの最初の10μsecのみ20Vの逆バイアス電圧が印加される構成となっているから、その逆バイアス電圧によって、発光層部分で生じる陰極及び陽極間の短絡を防止できるようになる。この場合、上記逆バイアス電圧のパルス幅は、発光素子間の絶縁部で発生する陰極及び陽極間の短絡現象を来たすことがないと想定される50μsecより十分に小さい10μsecであるから、上記絶縁部で生じる陽極及び陰極間の短絡も同時に防止できるようになる。
また、本実施例では、発光制御に同期して行われる上述のような誤発光防止制御時において、1走査周期(約130μsec)のうちの1フレームの走査期間Tを除いた残りの期間(10μsec)には13Vの逆バイアス電圧が印加される構成となっているから、非駆動対象の発光素子の誤発光に伴う表示品質の低下防止機能を確実に得ることができる。特に、本実施例では、逆バイアス電圧のピーク値を2段階に変更する構成で済むから、走査線駆動回路の構成の簡単化を実現できる。
(第2の実施の形態)
図4には、前記第1実施例に変更を加えた本発明の第2実施例が示されており、以下これについて異なる部分のみ説明する。
この実施例のハードウェア構成は前記第1実施例と同じであり、走査線駆動回路15を通じて行われる誤発光防止制御時の駆動波形のみが異なる。即ち、図4には、本実施例において陰極線B1、B2、B64、陽極線A1、A3、発光素子E1,1、E1,3に印加される駆動電圧波形が示されている。本実施例においても、フレーム周波数が例えば約120Hzに設定されおり、従って、1走査周期は約130μsecになり、この走査期間のうち、10μsec分の期間が全ての発光素子の寄生容量に充電された電荷を放電させるための期間とすることも前記第1実施例と同様である。従って、本実施例においても、1フレームの走査期間Tは約120μsecとなる。
本実施例では、誤発光防止制御対象の走査線に印加する逆バイアス電圧のレベルを、走査期間Tの約120μsecのうちの最初の約110μsecの期間においてVrow1(13V)、残りの10μsecの期間(最後の期間)においてVrow2(20V)となるように、走査スイッチ161〜1664(図1参照)の切替状態を制御する。
このように構成した本実施例においても、誤発光防止制御時おいて、誤発光防止制御対象の発光素子に対し、1フレームの走査期間Tの最後の10μsecにおいて20Vの逆バイアス電圧が印加される構成となっているから、その逆バイアス電圧によって、発光層部分で生じる陰極及び陽極間の短絡を防止できるようになるなど、前記第1実施例と同様の効果を奏することができる。特に、本実施例によれば、誤発光防止制御時おいて、1フレームの走査期間Tの当初には13Vという比較的低いレベルの逆バイアス電圧が印加される構成となっているから、逆バイアス電圧と発光素子の発光時に印加される順バイアス電圧との差が相対的に小さくなる。このため、発光素子の発光期間に移行したときに、その発光輝度が急峻に立ち上がる現象(発光素子に流れる駆動電流が急激に増える現象)が抑制されるようになり、結果的に、減光制御時などにおいてリニアな線形性を確保できるようになって階調制御特性を改善できるようになる。
(その他の実施の形態)
尚、本発明は上記した各実施例に限定されるものではなく、以下に述べるような変形或いは拡大が可能である。
上記実施例では、逆バイアス電圧(第2の駆動電圧)のピーク値を2段階に切り替える構成としたが、例えば、そのピーク値を、時間の経過と共に3段階以上に増減させる構成としても良い。
本発明の第1実施例を示す全体構成図 印加電圧の波形を示すタイミングチャート 実験結果を示す図 本発明の第2実施例を示す図2相当図 従来例を説明するための図1相当図 図2相当図 実験結果を示す図その1 要部の断面構造を模式的に示す図 実験結果を示す図その2 動作説明用の波形図その1 動作説明用の波形図その2
符号の説明
11は有機EL表示パネル(単純マトリクス型表示パネル)、12は信号線駆動回路、131〜13256は電流源(駆動源)、141〜14256は駆動スイッチ、15は走査線駆動回路、161〜1664は走査スイッチ、A1〜A256は陽極線、B1〜B64は陰極線、E1,1〜E64,256は発光素子を示す。

Claims (6)

  1. 複数本ずつの陽極線及び陰極線の各交点に発光素子が形成され、前記陽極線及び陰極線の各交点において陽極線と前記発光素子のための発光層との間の一部を絶縁する絶縁部が設けられ、前記陰極線及び陽極線の一方を走査線とすると共に他方を信号線とした単純マトリクス型表示パネルの駆動装置において、
    前記信号線を駆動源に対し選択的に接続するための信号線駆動回路並びに前記走査線を走査するための走査線駆動回路を備え、前記走査線駆動回路により走査線を走査すると共に、その走査に同期して前記信号線駆動回路により所望の信号線を前記駆動源に接続することにより当該走査線及び信号線の交点位置の発光素子を発光させるという発光制御を実行するように構成され、
    前記走査線駆動回路は、走査により選択した走査線に前記発光制御のための第1の駆動電圧を印加すると共に、非選択走査線にピーク値を走査期間Tにおいて時間の経過と共に2段階に変更する第2の駆動電圧を逆バイアス電圧として印加可能に構成され、
    前記第2の駆動電圧のうち前記ピーク値が相対的に大きい逆バイアス電圧のパルス幅を走査期間Tにおいて50マイクロ秒以下の期間印加することを特徴とする単純マトリクス型表示パネルの駆動装置。
  2. 前記走査線駆動回路は、前記非選択走査線に、走査期間Tの始まりにおいて18Vから20Vの範囲の逆バイアス電圧を50マイクロ秒以下の期間印加し、その後13Vの逆バイアス電圧を印加する構成であることを特徴とする請求項1記載の単純マトリクス型表示パネルの駆動装置。
  3. 前記走査線駆動回路は、前記非選択走査線に、走査期間Tの始まりにおいて13Vの逆バイアス電圧を印加し、走査期間Tの残りが50マイクロ秒以下の期間に18Vから20Vの範囲の逆バイアス電圧を印加することを特徴とする請求項1記載の単純マトリクス型表示パネルの駆動装置。
  4. 複数本ずつの陽極線及び陰極線の各交点に発光素子が形成され、前記陽極線及び陰極線の各交点において陽極線と前記発光素子のための発光層との間の一部を絶縁する絶縁部が設けられ、前記陰極線及び陽極線の一方を走査線とすると共に他方を信号線とした単純マトリクス型表示パネルの駆動方法において、
    前記走査線を走査しながら、その走査に同期して所望の信号線を駆動源に接続することにより当該走査線及び信号線の交点位置の発光素子を発光させるという発光制御を実行すると共に、所定期間において非走査状態にある陰極線に対して逆バイアス電圧を印加する制御を実行し、その逆バイアス電圧印加制御時には、ピーク値を走査期間Tにおいて時間の経過と共に2段階に変更すると共に、前記ピーク値が相対的に大きい逆バイアス電圧のパルス幅を走査期間Tにおいて50マイクロ秒以下の期間とする逆バイアス電圧を印加することを特徴とする単純マトリクス型表示パネルの駆動方法。
  5. 前記走査線駆動回路は、前記非選択走査線に、走査期間Tの始まりにおいて18Vから20Vの範囲の逆バイアス電圧を50マイクロ秒以下の期間印加し、その後13Vの逆バイアス電圧を印加する構成であることを特徴とする請求項4記載の単純マトリクス型表示パネルの駆動方法。
  6. 前記走査線駆動回路は、前記非選択走査線に、走査期間Tの始まりにおいて13Vの逆バイアス電圧を印加し、走査期間Tの残りが50マイクロ秒以下の期間に18Vから20Vの範囲の逆バイアス電圧を印加することを特徴とする請求項4記載の単純マトリクス型表示パネルの駆動方法。
JP2004086812A 2004-03-24 2004-03-24 単純マトリクス型表示パネルの駆動装置及び駆動方法 Expired - Fee Related JP4742505B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004086812A JP4742505B2 (ja) 2004-03-24 2004-03-24 単純マトリクス型表示パネルの駆動装置及び駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004086812A JP4742505B2 (ja) 2004-03-24 2004-03-24 単純マトリクス型表示パネルの駆動装置及び駆動方法

Publications (2)

Publication Number Publication Date
JP2005274875A JP2005274875A (ja) 2005-10-06
JP4742505B2 true JP4742505B2 (ja) 2011-08-10

Family

ID=35174632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004086812A Expired - Fee Related JP4742505B2 (ja) 2004-03-24 2004-03-24 単純マトリクス型表示パネルの駆動装置及び駆動方法

Country Status (1)

Country Link
JP (1) JP4742505B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100761143B1 (ko) * 2005-12-14 2007-09-21 엘지전자 주식회사 유기 전계발광 표시장치 및 그 구동방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3646916B2 (ja) * 1999-07-27 2005-05-11 パイオニア株式会社 多色発光表示パネルの駆動装置
JP3646917B2 (ja) * 1999-07-27 2005-05-11 パイオニア株式会社 多色発光表示パネルの駆動装置
JP4873677B2 (ja) * 2001-09-06 2012-02-08 東北パイオニア株式会社 発光表示パネルの駆動装置
JP2003140610A (ja) * 2001-10-31 2003-05-16 Canon Electronics Inc 有機エレクトロルミネッセンスパネル及び有機エレクトロルミネッセンスパネルの駆動方法
JP4185288B2 (ja) * 2002-02-01 2008-11-26 パイオニア株式会社 有機エレクトロルミネッセンス素子の発光回路及び表示装置
JP2005062263A (ja) * 2003-08-19 2005-03-10 Tohoku Pioneer Corp 発光表示パネルの駆動装置および駆動方法
JP2005128089A (ja) * 2003-10-21 2005-05-19 Tohoku Pioneer Corp 発光表示装置

Also Published As

Publication number Publication date
JP2005274875A (ja) 2005-10-06

Similar Documents

Publication Publication Date Title
US7170233B2 (en) Self light emitting display panel and drive control method therefor
US7479953B2 (en) Display device
JP3864145B2 (ja) 有機el表示装置の駆動方法
JP4139467B2 (ja) 発光ディスプレイの駆動方法
JP3417327B2 (ja) El表示装置の駆動方法およびel表示装置
JP3830888B2 (ja) 有機el表示装置の駆動方法
US7427970B2 (en) Circuit for driving light emitting element and current-control-type light-emitting display
JP2003150108A (ja) アクティブマトリックス基板及びそれを用いた電流制御型発光素子の駆動方法
JP4742505B2 (ja) 単純マトリクス型表示パネルの駆動装置及び駆動方法
JP3953996B2 (ja) 表示装置および表示パネルの駆動方法
US5781168A (en) Apparatus and method for driving an electroluminescent device
JP2002244612A (ja) 容量性発光素子の駆動装置
JP4048255B2 (ja) 有機elディスプレイ装置の駆動装置および駆動方法
JP4151583B2 (ja) 単純マトリクス型表示パネルの駆動装置及び駆動方法
JP2008191684A (ja) アクティブマトリクス型表示装置
JP5035106B2 (ja) 単純マトリクス型表示パネルの駆動装置及び駆動方法
JP2003157050A (ja) 有機elディスプレイとその駆動方法
JP4033002B2 (ja) 表示装置及び表示パネルの駆動方法
JP2018091981A (ja) 有機elパネル用駆動装置及び有機el装置
JP4716310B2 (ja) 発光表示パネルの駆動装置および駆動方法
JPH05273938A (ja) マトリックス薄膜エレクトロルミネッセンスパネルの駆動方法
JP3976069B2 (ja) パッシブマトリクス有機薄膜発光ディスプレイおよびその修復方法
JP2004013050A (ja) 表示装置
JP4486833B2 (ja) 有機el表示素子用基板及び有機el表示素子の製造方法
KR20000053654A (ko) 전계방출형 발광소자의 구동장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101012

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110425

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4742505

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees