JP4741366B2 - 欠相検出装置および負荷駆動装置 - Google Patents

欠相検出装置および負荷駆動装置

Info

Publication number
JP4741366B2
JP4741366B2 JP2005378806A JP2005378806A JP4741366B2 JP 4741366 B2 JP4741366 B2 JP 4741366B2 JP 2005378806 A JP2005378806 A JP 2005378806A JP 2005378806 A JP2005378806 A JP 2005378806A JP 4741366 B2 JP4741366 B2 JP 4741366B2
Authority
JP
Japan
Prior art keywords
phase loss
voltage
loss detection
input
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005378806A
Other languages
English (en)
Other versions
JP2007181356A (ja
Inventor
尚志 計良
裕樹 有馬
幸樹 北岡
修 横井
雅章 一ノ関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schneider Toshiba Inverter Europe SAS
Original Assignee
Schneider Toshiba Inverter Europe SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schneider Toshiba Inverter Europe SAS filed Critical Schneider Toshiba Inverter Europe SAS
Priority to JP2005378806A priority Critical patent/JP4741366B2/ja
Publication of JP2007181356A publication Critical patent/JP2007181356A/ja
Application granted granted Critical
Publication of JP4741366B2 publication Critical patent/JP4741366B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Emergency Protection Circuit Devices (AREA)

Description

本発明は、三相以上の多相交流電源からの入力側の欠相を検出するための欠相検出装置、およびこの欠相検出装置により欠相が検出された後に負荷を駆動停止する負荷駆動装置に関する。
一般に、三相以上の多相交流電源を整流、平滑して直流電圧を生成する装置においては、何らかの事情により停電や欠相等の異常が発生した場合に備えて異常検出処理が行われている。従来、コンバータ部の入力側に電圧/電流検出部を設けることで停電や欠相等の異常検出処理が行われていたが、近年、例えばコンバータ部の入力側に設けられる部品削減に伴い、コンバータ部の出力直流電圧に基づいて入力欠相の検出処理を行うようになっている(例えば、特許文献1〜3参照)。例えば、特許文献2記載の構成によれば、整流、平滑波形の周波数分析にFFT演算を実施し、特定周波数成分のレベル増減から入力電源の欠相を検出するようにしている。
特開2004−187472号公報 特開平10−62470号公報 特開平11−215808号公報
一般に、コンバータ部には平滑用に電解コンデンサが使用されているが、近年、平滑コンデンサとして小容量のものを適用するように検討が進められている。この場合、何らかの影響により停電や欠相等の異常が発生すると平滑コンデンサの容量値が小さいため、コンバータ部の出力が急激に変化しやすい。
コンバータ部の出力が急激に変化すると運転を停止する必要を生じる場合がある。したがって、特許文献2に開示されている構成を適用してもFFT演算によって周波数特性の測定を行う時間的余裕がない。
本発明は、上記事情に鑑みてなされたもので、その目的は、コンバータ部に小容量値の平滑コンデンサを使用した場合に短時間で入力欠相検出を行うことができるようにした欠相検出装置および負荷駆動装置を提供することにある。
本発明の一態様に係る欠相検出装置は、三相以上の多相交流電源がコンバータ部の出力信号およびコンバータ部の負荷の出力信号の少なくとも1つ以上の出力信号が与えられる検出部であって、前記コンバータ部の負荷への電力供給を遮断するためのレベルであって前記コンバータ部の出力が電圧不足となる予め定められた不足電圧レベルを所定レベルとしたとき、前記コンバータ部の出力により負荷が駆動されているときに前記与えられた出力信号のレベルが前記所定レベルに達するタイミング前及び/又は後における出力信号のレベル変化を検出し、前記レベル変化が、入力電源断/電源回復時の予め定められたレベル変化よりも急であるときに前記多相交流電源からの入力欠相であることを検出する欠相検出部を備えたことを特徴としている。
本発明によれば、所定レベルに達するタイミング前及び/又は後における出力信号のレベル変化に基づいて多相交流電源からの入力欠相を検出するため、たとえコンバータ部に小容量値の平滑コンデンサを使用した場合でも短時間で入力欠相を検出できるようになる。
(第1の実施形態)
以下、本発明の欠相検出装置の機能を備えたインバータ装置に適用した第1の実施形態について図1ないし図3を参照しながら説明する。
図1は、インバータ装置の電気的構成を概略的なブロック図により示している。
図1に示すように、インバータ装置1は、主回路部2と制御部3とから構成されている。主回路部2は、多相交流電源としての三相交流電源4から与えられる交流電圧を整流、平滑して母線5,6に対して変換出力するコンバータ部7と、このコンバータ部7の変換出力電圧を交流電圧に変換するインバータ8と、コンバータ部7による変換出力された電流を検出する電流検出器9と、インバータ8からモータMに流れる相電流を検出する電流検出器10とを備えて構成されている。尚、図1に示すように、電流検出器10は、インバータ8の出力電流のうち2相の電流を検出しているが3相の電流を検出するようにしても良い。インバータ装置1は、欠相検出装置、入力側電源異常種判別装置、負荷駆動装置、電動機駆動装置として機能する。
コンバータ部7は、ダイオード11aを三相ブリッジ接続することにより構成されたコンバータ11と、このコンバータ11の出力を平滑する平滑用のコンデンサ12とを備えて構成されている。平滑用のコンデンサ12には、従来に比較して小容量値(例えば20μF)に設定された例えばセラミックコンデンサやフィルムコンデンサが使用されている。小容量値のコンデンサ12を用いる理由は、コンバータ部7の変換出力信号に重畳した高調波を低減できるためであり、また、電解コンデンサを用いる構成に比較して長寿命化することができコスト削減できるためである。
インバータ8は、IGBT等からなるスイッチング素子8aを三相ブリッジ接続すると共に各スイッチング素子8aに還流ダイオード8bを並列接続することにより構成されている。
制御部3は、例えばマイクロコンピュータ(メモリ3aを含む)やその周辺回路等を備えており、操作部(図示せず)から入力される種々の信号例えば運転指令信号、周波数指令信号等に基づいてインバータ8のゲート駆動信号を生成するようになっており、負荷駆動装置の主要な機能を備えた構成要素である。
図1には、本実施形態の特徴部分となる制御部3の機能をブロックに分けて示している。電圧検出部20は、母線5および6間の電圧を検出するもので、この電圧信号を入力欠相検出部21に与えるようになっている。電流検出部22は、電流検出器9により検出されるコンバータ部7の出力電流や、電流検出器10により検出されるインバータ8の出力電流を検出し、この電流信号を欠相検出部21に与えるようになっている。
欠相検出部21は、例えば与えられた電圧信号及び/又は電流信号に基づいて、入力欠相検出中である旨を示す信号や入力欠相であることを確定する旨を示す信号を駆動制御部23に出力したり、出力インタフェースとなる出力部24を通じてシーケンサやLED、LCDパネル、通信処理部(何れも図示せず)に出力するようになっている。この欠相検出部21の詳細な動作については後述する。
近年、電源の高調波電流の増大、力率の悪化、実効値電流およびピーク電流の上昇を招いてしまうため、前述したように、コンバータ部7の出力側に用いられるコンデンサ12の容量値を従来に比較して小容量に設定したコンデンサ(例えば、フィルムコンデンサやセラミックコンデンサ)を用いることが検討されている。このような場合、何らかの影響により入力欠相が生じてしまうと、例えば電解コンデンサを使用したときに比較してリップル電圧の振幅が大きくなる。
従来より、何らかの影響により入力側の電源が遮断されたか否かを判定するため、コンバータ部7の出力電圧に不足電圧レベルを設けている。これまでと同一レベルに不足電圧レベルを設定してしまうと、コンバータ部7の出力のリップル電圧の振幅が大きい場合には不足電圧レベルを下回ってしまうことがある。尚、これまでは不足電圧レベルを下回ると、運転の停止制御を行うように構成している。
しかし、このままコンデンサ12に小さな容量値のものを用いると入力欠相状態になったときに不足電圧レベルを下回ってしまい運転の停止制御を行ってしまう。その後、不足電圧レベルを上回る電源回復状態に移行したときには直ぐに運転を開始する制御を行ってしまう虞がある。入力欠相時には、例えば周期的に不足電圧レベルを下回ることもあるため運転の開始/停止を繰り返してしまうという不具合を生じてしまう虞がある。
そこで、入力欠相であるか入力電源断であるかの判別を確実に素早く実行できるようにし、不足電圧レベルを下回ったときに運転を継続するか否かを従来に比較して短時間で判定できるように構成することが望ましい。本実施形態においては、これらの判別をより短時間で処理できるようにした実施形態を説明する。
図2(a)は、三相交流電源のうち一相が入力欠相したときの母線5,6間のサンプリング電圧の時間変化を実験結果により示しており、図2(b)は、電源遮断時の母線5,6間のサンプリング電圧の時間変化を実験結果により示している。
通常運転している場合には、図2(b)に示すように、サンプリング電圧Vは最大電圧Vmaxで略一定電圧となるように調整されている。しかし入力欠相時においては図2(a)に示すように、サンプリング電圧Vは最大電圧Vmaxを極大として商用電源の約2倍の周波数で振動するリップル成分を有する。このとき、サンプリング電圧Vが所定電圧V1(不足電圧レベル:所定レベルに相当:例えば、最大電圧Vmax÷2の電圧)を下回ったときに、駆動制御部23がインバータ8のゲートを遮断する。すると、電源は1相欠相しているものの電源は供給され続けるためサンプリング電圧Vは急激に上昇し、最大電圧Vmaxにまで至ることが確認されている。
また、図2(b)に示すように、通常運転している場合には、サンプリング電圧Vは最大電圧Vmaxほぼ一定でリップル成分は少ないが、電源入力が何らかの影響により遮断されると、ほぼ一定の傾斜B(傾き)をもってサンプリング電圧Vが徐々に降下し、所定電圧V1を下回る。このとき前述説明したように、駆動制御部23がインバータ8のゲートを遮断する。入力電源は遮断されるため電源は供給されなくなりサンプリング電圧Vは徐々に低下する。しかし、入力電源の遮断が、瞬時停電(瞬停)であった場合、その後電源が回復すると、ほぼ一定の傾斜D(傾き)をもって最大電圧Vmaxまで徐々に上昇することが確認されている。
上記構成の作用について、図3(a)ないし図3(c)を参照しながら説明する。
図3(a)および図3(b)は、制御部の動作を概略的なフローチャートにより示している。図3(a)に示すように、制御部3は、所定間隔で母線5,6間の電圧を電圧検出部20によりサンプリングし(ステップS1)、メモリ30に逐次記憶させる(ステップS2)。制御部3は、所定電圧V1(最大電圧Vmaxから予め離間して定められた不足電圧レベル:例えば、最大電圧Vmaxの1/2)より低下した電圧Vaを検出する(ステップS3:YES)まで、これらのステップS1およびS2の処理を繰り返す。
制御部3の欠相検出部21は、このサンプリング電圧が所定電圧V1より低下したことを検出すると、そのタイミングから図3(b)に示す入力欠相判別処理(入力欠相検出処理に相当)を行う。
図3(b)は、制御部により実行される入力欠相判別処理の一例をフローチャートにより示している。また、図3(c)は、その説明図を示している。
図3(b)に示すように、制御部3は、サンプリング電圧が所定電圧V1より低下した時点(図3(c)のVa参照)前の極大電圧となるサンプリング電圧Vb1をメモリ30から検索して読み出す(ステップT1)。制御部3は、その次のタイミングのサンプリング電圧Vb2をメモリ30から読出し、傾きA1(図3(c)参照)を、
A1=(Vb2−Vb1)÷ta …(1)
として算出する。ここでtaはサンプリング周期を示している。
次に制御部3は、次のタイミングのサンプリング電圧Vb3をメモリ30から順次読出し(ステップT4)、傾きAmを、
Am=(Vbm+1−Vb)÷ta …(2)
として所定電圧V1を下回る電圧Vaに至る(ステップT6)タイミングまで算出する(ステップT5)。
これら算出された傾きをA1〜Amとすると、制御部3は、傾きA1〜Amの傾きの平均値Aを算出する(ステップT7)。次に制御部3は傾きAが所定の傾きBより急であるか否かを判定する(ステップT8)。この傾き(傾斜)Bの値は、入力電源が遮断されたときに生じる電圧降下に対応して予め定められた所定値である(図2(b)参照)。尚、この傾きBの値は必要に応じてマージンが見込まれて設定された値であり、必ずしも図2(b)の傾きに一致しているわけではないことに留意する必要がある。
制御部3は、これらの傾きAおよびBを比較し、傾きAが傾きBよりも急であるときには、入力欠相と判別し、出力部24を通じて異常信号を出力する(ステップT9)が、傾きAが傾きBよりも急ではないときには電源遮断と判別する(ステップT10)。この後図示しないが、制御部3は、インバータ8を構成するスイッチング素子8aのゲートをオフ(遮断)することにより負荷としてのインバータ8およびモータMの駆動を停止制御する。
本実施形態によれば、制御部3の欠相検出部21は、電圧検出部20により母線5および6間の電圧をサンプリングし、このサンプリング電圧Vが所定電圧V1を下回るタイミング直前の下降度により入力欠相と判別(検出)しているため、入力欠相であるか入力電源断であるかを極力正確に素早く判別することができる。しかも、所定電圧V1を下回る電圧Vaからその直前の極大電圧Vb1までの電圧変化のみにより判別しているため、従来に比較して特に素早く判別処理することができる。
(第2の実施形態)
図4(a)および図4(b)は、本発明の第2の実施形態を示すもので、第1の実施形態と異なるところは、極大電圧を取得した時点から所定電圧を下回る電圧を取得する時点までの時間変化に対する傾きにより下降度を算出し、この下降度により入力欠相であるか入力電源断であるかを判別しているところにある。前述実施形態と同一部分については、同一符号を付して説明を省略し、以下前述実施形態と異なる部分についてのみ説明する。
図3(b)に代わる図4(a)に示すように、制御部3は、ステップT1において、極大電圧Vb1をメモリ30から検索し読出すが、その後、この極大電圧Vb1から所定電圧V1を下回る電圧Vaまでの期間Tをサンプリング個数とサンプリング周期taとから算出する(ステップT12)。そして平均値に代わる傾きAを
A=(Va−Vb1)/T …(3)
により算出する。すなわち、図3(c)に代わる図4(b)に示すように、傾きAを求めることができる。そして、制御部3は、ステップT8において傾きAが所定の傾きBより急であると判別されたときには、ステップT9において入力欠相と判別し異常信号を出力するが、ステップT10において傾きAが所定の傾きBより急ではないときには、電源遮断と判別する。
本実施形態によれば、制御部3は傾きAを(極大電圧Vb1−電圧Va)÷期間Tにより算出することにより下降度を算出しているため、前述実施形態と同様にサンプリング電圧Vが所定電圧V1を下回るタイミング直前の下降度により入力欠相であるか入力電源断であるかを判別(検出)することができ、前述実施形態と略同様の作用効果を奏すると共に、傾きをより容易に算出することができる。
(第3の実施形態)
図5(a)および図5(b)は、本発明の第3の実施形態を示すもので、前述実施形態と異なるところは、極大電圧を取得した時点から所定電圧を下回るまでの期間を算出することにより電圧の下降度を算出し、この下降度により入力欠相であるか入力電源断であるかを判別しているところにある。前述実施形態と同一部分については同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。
図5(a)は、図3(a)および図3(b)に代わるフローチャートを示している。また図5(b)は、その説明図を概略的に示している。
図5(a)に示すように、制御部3は、初期電圧をサンプリングした(ステップU1)後、予め用意された電圧低下カウンタTをクリアする(ステップU2)。この電圧低下カウンタTは、時間を計測するために用いるカウンタである。
制御部3は、サンプリング電圧Vが所定電圧V1より低下する(ステップU8:YES)まで、サンプリング(Vn)を繰り返し(ステップU3)、前回のサンプリング電圧(Vn−1)と比較する(ステップU4)が、このとき、前回のサンプリング電圧(Vn−1)が今回のサンプリング電圧(Vn)を上回っているときには(ステップU5:YES)、カウンタTをカウントアップする(ステップU6)。
逆に前回のサンプリング電圧(Vn−1)が今回のサンプリング電圧(V)以下であるときには(ステップU5:NO)、カウンタTをクリアする(ステップU7)。これらの処理は、電圧が連続して下降している期間を計測するために行われる。
すなわち、制御部3は、サンプリング電圧Vが所定電圧V1を下回るまでこれらの処理を行うため、所定電圧V1を下回る直前についてのサンプリング電圧Vが下降している期間Tを計測することができる。
制御部3は、この期間Tが所定時間T1よりも下回っている場合(ステップU9:YES)には、入力欠相と判別し異常信号を出力部24を通じて外部に出力し(ステップU10)、逆に所定時間T1以上である場合(ステップU9:NO)には、入力電源が遮断されたと判別する(ステップU11)。
本実施形態によれば、制御部3は極大電圧Vb1から所定電圧V1を下回るまでの期間Tを算出することにより電圧の下降度を求め、この下降度により入力欠相であるか入力電源断であるかを判別しているため、前述実施形態と同様にサンプリング電圧Vが所定電圧V1を下回るタイミング直前の下降度により入力欠相であるか入力電源断であるかを判別(検出)でき、前述実施形態と略同様の作用効果を奏すると共に、電圧の下降度をより簡便に算出することができる。
(第4の実施形態)
図6(a)ないし図6(c)は、本発明の第4の実施形態を示すもので、前述実施形態と異なるところは、負荷(インバータ8)の駆動を停止した後のコンバータ部の出力信号のレベル変化に基づいて入力欠相を検出するところにある。前述実施形態と同一部分には同一符号を付して説明を省略し、以下、異なる部分についてのみ説明する。
図6(a)および図6(b)は、所定電圧を下回った後の制御部の制御動作をフローチャートにより示している。
図6(a)に示すように、制御部3は、サンプリング電圧Vが所定電圧V1を下回ったことを検出するとインバータ8を構成するスイッチング素子8aのゲートを遮断(オフ)する。続けて、制御部3は電圧をサンプリングし(ステップX2)、このサンプリング電圧Vが所定電圧V2を上回るまで(ステップX4:NO)、メモリ30に記憶させる(ステップX3)。制御部3は、サンプリング電圧Vが所定電圧V2を上回ると(ステップX4:YES)、図6(b)に示す入力欠相判別処理を行う(ステップX5)。尚、所定電圧V2は、通常駆動時の最大電圧Vmaxよりも下回る電圧で且つ所定電圧V1よりも上回る電圧で予め設定されている。
制御部3は、サンプリング電圧Vが所定電圧V2(図6(c)のVd参照)を上回ったことを検出すると、サンプリング電圧Vが所定電圧V2を超える前の極小電圧Vc1(図6(c)のVc1参照)をメモリ30から検索する(ステップY1)。
制御部3は、極小電圧Vc1を検索した後、その次のサンプリング電圧Vc2をメモリ30から読出し(ステップY2)、傾きC1を、
C1=(Vc−Vc)/ta …(4)
として算出する(ステップY3)。ここでtaはサンプリング周期を示している。
制御部3は、次のサンプリング電圧Vck+1をメモリ30から順次読み出し(ステップY4)、傾きCkを、
Ck=(Vck+1−Vc)/t …(5)
として算出する(ステップY5)。制御部3は、電圧Vdに至るまで傾きC1〜Cnを算出する(ステップY6)。これらのステップY4〜Y6の処理を繰り返す。ここでtは、サンプリング周期を示しておりtaに一致する。
制御部3は、算出された傾きC1〜Cnの平均値Cを算出し(ステップY7)、この平均値Cが所定の傾きDより急であるか否かを判定する(ステップY8)。制御部3は、傾きの平均値Cが所定の傾きDより急であるときには入力欠相と判断して異常信号を出力し、運転の準備(インバータ8の駆動運転準備)をしないが、傾きの平均値Cが所定の傾きDより急ではないときには入力欠相ではなく入力電源遮断と判別し(ステップY11)、運転準備を開始する(ステップY12)。制御部3は、ステップY12において運転の準備が終了すると運転指令を出力し運転指令に基づいて運転を再開する。
本実施形態によれば、制御部3の欠相検出部21は、サンプリング電圧Vが所定電圧V1を下回るタイミング直後の電圧上昇時の傾きC1〜Cnの平均値Cを算出し、この平均値Cによる上昇度により入力欠相であるか入力電源遮断であるかを判別しているため、入力欠相であるか入力電源断であるかを極力正確に素早く判別することができる。しかも、所定電圧V1を下回った後の極小電圧Vc1からその直後に所定電圧V2を上回る電圧Vdまでの電圧変化のみにより判別しているため、より素早く判別処理することができる。
(第5の実施形態)
図7(a)および図7(b)は、本発明の第5の実施形態を示すもので、前述実施形態と異なる部分は、極小電圧を取得した時点から所定電圧を上回る電圧を取得する時点までの時間変化に対する傾きにより上昇度を算出し、この上昇度により入力欠相であるか入力電源断であるかを判別しているところにある。前述実施形態と同一部分については、同一符号を付して説明を省略し、以下前述実施形態と異なる部分についてのみ説明する。
図6(b)に代わる図7(a)に示すように、制御部3は、ステップY1において、極小電圧Vc1をメモリ30から検索し読み出し、その後、この極小電圧Vc1から所定電圧V2を上回る電圧Vdまでの期間Tをサンプリング個数とサンプリング周期taとから算出する(ステップY13)。そして平均値に代わる傾きCを、
C=(Vd−Vc1)/T …(6)
により算出する。すなわち、図6(c)に代わる図7(b)に示すように、傾きCを求めることができる。その後の判別処理(ステップY8〜Y12)については、前述実施形態と同様のためその説明を省略する。
本実施形態によれば、制御部3は傾きCを(電圧Vd−極小電圧Vc1)÷期間Tにより算出することにより上昇度を算出しているため、サンプリング電圧Vが所定電圧V1を下回りその後所定電圧V2を上回るタイミング直前の上昇度により入力欠相であるか入力電源断であるかを判別(検出)することができ、前述実施形態と略同様の作用効果を奏すると共に、傾きをより簡便に算出できる。
(第6の実施形態)
図8(a)および図8(b)は、本発明の第6の実施形態を示すもので、前述実施形態と異なるところは、負荷(インバータ8)の駆動を停止してから所定電圧を上回るまでの期間を算出することにより電圧の上昇度を算出し、この上昇度により入力欠相であるか入力電源断であるかを判別しているところにある。前述実施形態と同一部分については同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。
図8(a)は、図6(a)および図6(b)に代わるフローチャートを示している。この図8(a)に示すように、制御部3は、インバータ8のゲートを遮断し(ステップW1)、予め設けられた電圧回復カウンタTをクリアして0にする。この後も制御部3は電圧サンプリング処理を行うが、所定電圧V2以下のときには(ステップW4:NO)、電圧回復カウンタTをカウントアップし(ステップW5:NO)、ステップW2に戻り電圧のサンプリングを継続するが、所定電圧V2を上回るときには(ステップW4:YES)、ステップW6以降の判別処理を行う。
制御部3は、ステップW6において、電圧回復カウンタTの値が所定のカウント値T1未満であるとき期間が所定時間より下回ると判断し、入力欠相と判別し(ステップW7)、異常信号を出力し、運転準備を行わない(ステップW8)。しかし、期間が所定時間以上であるときには入力電源遮断であると判別し(ステップW9)、運転準備を開始し、準備ができ次第、運転指令により運転再開する(ステップW10)。
本実施形態によれば、制御部3が、インバータ8の駆動を停止(ゲートを遮断)してから所定電圧V2を上回るまでの期間を算出することにより電圧の上昇度を算出し、この上昇度により入力欠相であるか入力電源断であるかを判別しているため、前述実施形態と略同様の作用効果を得ることができると共に、電圧の上昇度をより簡便に算出することができる。
(第7の実施形態)
図9(a)および図9(b)並びに図10(a)および図10(b)は、本発明の第7の実施形態を示すもので、前述実施形態と異なるところは、特定の負荷条件を満たしたときに成立する条件を利用して前述実施形態に係るサンプリング電圧以外の検出信号を用いて入力欠相であるか入力電源断であるかを判別するところにある。前述実施形態と同一部分については同一符号を付して説明を省略し、以下、異なる部分についてのみ説明する。
図9(a)は、入力欠相時のコンバータ部の出力電圧と出力電流との関係を概略的に示している。例えば、一定運転中はインバータ部8がほぼ一定の電力供給を行う場合、この図9(a)に示すように、コンバータ部7の出力電圧Vdcとその出力電流Idcとの積が一定となる。
このコンバータ部7の出力電圧と出力電流が略一定となる性質を利用すると、電流検出部22が電流検出器9により出力電流Idcの時間的変化を検出し、制御部3の欠相検出部21が、通常駆動しているときの電流値Iminよりも高く予め定められた所定の電流値Id1を上回るタイミングの直前もしくは直後の電流の時間的変化(出力電流Idcが極小電流となる時点から電流Id1を上回るまでの期間txや、出力電流IdcがId1を上回る時点から電流Id1よりも予め低く設定された電流Id2を下回るまでの期間ty参照)によって入力欠相であるか入力電源断であるかを判別することができるようになる。この場合、前述実施形態と略同様の作用効果を奏する。
図9(b)は、入力欠相時のコンバータ部の出力電圧と出力変調率との関係を示している。ここで定義される出力変調率αとは、インバータ部8の出力電圧をその直流成分となる直流電圧で除した値を示している。
この出力変調率αは、図9(a)および図9(b)に示すように、入力欠相時のコンバータ部7の出力電流Idcの時間的特性と略同様の特性を示している。すなわち、通常駆動しているときの出力変調率αよりも高く予め定められた所定の出力変調率α1を上回るタイミングの直前もしくは直後の電流の時間的変化(出力変調率αが極小値となる時点から出力変調率α1を上回るまでの期間tbや、出力変調率αがα1を上回る時点から出力変調率α2を下回るまでの期間tc参照)によって入力欠相であるか入力電源断であるかを判別できるようになる。
したがって、制御部3が図示しない電圧検出部によりインバータ12の出力電圧を検出し、この出力電圧の直流成分を算出し出力変調率αを算出することで、前述と同様に入力欠相であるか入力電源断であるかを判別することができる。
図10(a)は、入力欠相時のコンバータ部の出力電圧とインバータ部の出力電流との関係を概略的に示している。前述と同様に一定運転中にインバータ部8が略一定の電力を供給する場合、入力欠相時のインバータ部8の出力電流Iは、図9(a)のコンバータ部7の出力電流Idcの時間的特性と略同様の特性を示す。したがって、電流検出部22が電流検出器10により出力電流Iの時間的変化を検出することで、前述と同様に入力欠相であるか入力電源断であるかを判別することができる。
図10(b)は、入力欠相時のコンバータ部の出力電圧とインバータ部の出力電圧との関係を概略的に示している。前述と同様に一定運転中にインバータ部8が略一定の電力を供給する場合、入力欠相時のインバータ部8の出力電圧Vは、コンバータ部7の出力電圧Vdcの時間的特性と略同様の特性を示す。したがって、電圧検出部を設けてインバータ部8の出力電圧Vを検出し、この出力電圧Vの時間的変化を検出することで、前述と同様に入力欠相であるか入力電源断であるかを判別することができる。
(第8の実施形態)
図11は、本発明の第8の実施形態を示すもので、前述実施形態と異なるところは、欠相検出であるか否かを確定する欠相確定部を設けたところにある。前述実施形態と同一部分については同一符号を付して説明を省略し、以下、異なる部分についてのみ説明する。
前述実施形態に示したように、所定電圧V1を下回るときに入力欠相であるか否かを判別し、この判別結果によって入力欠相であると検出するが、何らかの影響により誤検出、もしくは誤判別してしまうときもある。そこで、判別性能、信頼性を向上するため、次に示すように入力欠相検出に係る確定処理を設けることが望ましい。
図11に示すように、例えば、サンプリング電圧Vが所定電圧V1を下回りその直前の電圧変化により入力欠相であるか入力電源断であるかを判別し、入力欠相であると検出したときにはその検出回数をカウントし、(A)に示すように、所定回数(例えば3回)以上カウントされたことを条件として入力欠相を確定すると良い。また、(B)に示すように、所定時間T内に、所定回数(例えば2回)以上カウントされたことを条件として入力欠相を確定するようにしても良い。さらに、周期的に所定電圧V1を下回り入力欠相であることが検出されたことを条件として入力欠相であることを確定するようにしても良い。すると、より判別精度を向上することができ、欠相検出部21によって入力電源断ではなく入力欠相であることを確定できる。
この場合、制御部3が初回の入力欠相を検出した(図11(a)の1回めのタイミング)後、入力欠相を確定する前には、欠相検出継続中であることを示す信号を出力部24を通じて上位のシーケンサ(図示せず)に出力することが望ましい。この場合、シーケンサが運転動作を停止するために必要な準備処理を予め行うことができる。
(他の実施形態)
本発明は、前記実施形態に限定されるものではなく、例えば、以下に示す変形もしくは拡張が可能である。
入力電源断であるか入力欠相であるかを判別する実施形態を示したが、入力欠相検出できれば判別処理は必要に応じて設ければ良い。
所定電圧V1を下回る直前もしくは直後の電圧の上昇度もしくは下降度のみに関わらず、所定電圧V1に達する以前の上昇度もしくは下降度、または所定電圧V1に達した以後の上昇度もしくは下降度、もしくは前後両者の複数の極大電圧、極小電圧を包含する電圧の変化を検出して入力欠相であるか入力電源断であるかを判別するようにしても良い。
入力側の欠相を検出することができる欠相検出部21を備えていれば、駆動制御部23や電圧検出部20、電流検出部22等の他の構成要素は必要に応じて設ければ良い。主回路部2と制御部3とが別体に構成されているものにも適用可能である。電圧検出部20や電流検出部22はいずれか一方のみ設ければ良い。
三相ブリッジ構成のインバータ装置1に適用したが、三相を超える多相ブリッジのものでも上記実施形態と略同様の効果を奏することは言うまでもない。また、インバータ8やモータMを負荷としているが負荷を選ばない。
コンバータ7の出力電圧Vdcや出力電流Idc、インバータ8の出力電圧Vや出力電流Iにより入力欠相検出処理を行う実施形態を示したが、コンバータ部7の出力電圧が類推可能な信号(例えば、インバータ8の出力電流、コンバータ部7の出力電流)を組み合わせて入力欠相検出処理や入力欠相判別処理、欠相確定処理を行うようにしても良い。
本発明の第1の実施形態の電気的構成を概略的に示すブロック図 (a)は入力欠相時のゲート遮断前後のコンバータ部の出力電圧変化を示す図、(b)は電源遮断前後のコンバータ部の出力電圧変化を示す図 (a)および(b)は動作を概略的に示すフローチャート(その1およびその2)、(c)は判別処理の説明図 本発明の第2の実施形態に係る(a)は図3(b)相当図、(b)は図3(c)相当図 本発明の第3の実施形態に係る(a)は図3(a)および図3(b)相当図、(b)は図3(c)相当図 本発明の第4の実施形態に係る(a)ないし(c)はそれぞれ図3(a)〜図3(c)相当図 本発明の第5の実施形態に係る(a)は図3(a)および図3(b)相当図、(b)は図3(c)相当図 本発明の第6の実施形態に係る(a)は図3(a)および図3(b)相当図、(b)は図3(c)相当図 本発明の第7の実施形態を示す(a)は出力電圧および出力電流の時間的変化を示す相関図、(b)は出力電圧および出力変調率の時間的変化を示す相関図 (a)は出力電圧およびインバータの出力電流の時間的変化を示す相関図、(b)は出力電圧およびインバータの出力電圧の時間的変化を示す相関図 本発明の第8の実施形態を示すタイミングチャート
符号の説明
図面中、1はインバータ装置(欠相検出装置、負荷駆動装置)、3は制御部、4は三相交流電源(多相交流電源)、7はコンバータ部、21は欠相検出部(欠相判別部、欠相確定部)、23は駆動制御部(駆動停止制御部)、24は出力部を示す。

Claims (11)

  1. 三相以上の多相交流電源がコンバータ部の出力信号および前記コンバータ部の負荷の出力信号の少なくとも1つ以上の出力信号が与えられる検出部であって
    前記コンバータ部の負荷への電力供給を遮断するためのレベルであって前記コンバータ部の出力が電圧不足となる予め定められたレベルを所定レベルとしたとき、
    記コンバータ部の出力により負荷が駆動されているときに
    前記与えられた出力信号のレベルが前記所定レベルに達するタイミング前及び/又は後における出力信号のレベル変化を検出し、
    前記レベル変化が、入力電源断/電源回復時の予め定められたレベル変化よりも急であるときに前記多相交流電源からの入力欠相であることを検出する欠相検出部を備えたことを特徴とする欠相検出装置。
  2. 前記欠相検出部は、前記出力信号が所定レベルに達するタイミング以前の前記出力信号の上昇度もしくは下降度により前記多相交流電源からの入力欠相を検出することを特徴とする請求項1記載の欠相検出装置。
  3. 前記欠相検出部は、前記出力信号が所定レベルに達するタイミング以後の前記出力信号の上昇度もしくは下降度により前記多相交流電源からの入力欠相を検出することを特徴とする請求項1記載の欠相検出装置。
  4. 前記出力信号のレベルが所定レベルに達したタイミングの後に前記負荷の駆動を停止制御する駆動停止制御部を備え、
    前記欠相検出部は、前記駆動停止制御部が負荷の駆動を停止制御した後の前記出力信号のレベル変化に基づいて前記多相交流電源からの入力欠相を検出することを特徴とする請求項1ないし3の何れかに記載の欠相検出装置。
  5. 前記欠相検出部は、前記コンバータ部により変換された出力信号および/または前記負荷としてのインバータにより変換された出力信号が与えられ、前記インバータの出力により他負荷が駆動されているときに前記インバータの出力変調率に基づいて前記多相交流電源からの入力欠相を検出することを特徴とする請求項1ないし4の何れかに記載の欠相検出装置。
  6. 前記与えられた出力信号のレベルが所定レベルに対して周期的に達することを条件として前記欠相検出部により検出された入力欠相を確定する欠相確定部を備えたことを特徴とする請求項1ないし5の何れかに記載の欠相検出装置。
  7. 前記与えられた出力信号のレベルが所定レベルに達するタイミングが所定回数以上検出されたことを条件として前記欠相検出部により検出された入力欠相を確定する欠相確定部を備えたことを特徴とする請求項1ないし5の何れかに記載の欠相検出装置。
  8. 前記欠相確定部は、前記所定レベルに達するタイミングが所定期間内に前記所定回数以上検出されたことを条件として前記欠相検出部により検出された入力欠相を確定することを特徴とする請求項7記載の欠相検出装置。
  9. 前記欠相確定部が前記入力欠相を確定する前に、前記欠相検出部が前記入力欠相検出を継続しているときには入力欠相検出継続中であることを出力する出力部を備えたことを特徴とする請求項6ないし8の何れかに記載の欠相検出装置。
  10. 前記欠相検出部に代えて、前記所定レベルに達するタイミング前及び/又は後における出力信号のレベル変化に基づいて前記多相交流電源からの入力欠相であるか入力側電源断であるかを判別する欠相判別部を備えたことを特徴とする請求項1ないし8の何れかに記載の欠相検出装置。
  11. 請求項1ないし5の何れかに記載の欠相検出装置の欠相検出部が入力欠相を検出し、もしくは、請求項6ないし9の何れかに記載の欠相検出装置の欠相確定部が入力欠相検出を確定すると前記負荷を駆動停止することを特徴とする負荷駆動装置。
JP2005378806A 2005-12-28 2005-12-28 欠相検出装置および負荷駆動装置 Active JP4741366B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005378806A JP4741366B2 (ja) 2005-12-28 2005-12-28 欠相検出装置および負荷駆動装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005378806A JP4741366B2 (ja) 2005-12-28 2005-12-28 欠相検出装置および負荷駆動装置

Publications (2)

Publication Number Publication Date
JP2007181356A JP2007181356A (ja) 2007-07-12
JP4741366B2 true JP4741366B2 (ja) 2011-08-03

Family

ID=38305930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005378806A Active JP4741366B2 (ja) 2005-12-28 2005-12-28 欠相検出装置および負荷駆動装置

Country Status (1)

Country Link
JP (1) JP4741366B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5627842B2 (ja) 2008-04-23 2014-11-19 株式会社ジェイテクト 操舵制御装置
JP2011155782A (ja) * 2010-01-28 2011-08-11 Daihen Corp 溶接電源装置
JP6948245B2 (ja) * 2017-12-18 2021-10-13 三菱重工サーマルシステムズ株式会社 判定システム、判定システムによる判定方法及びプログラム

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06209583A (ja) * 1992-11-20 1994-07-26 Toyo Electric Mfg Co Ltd 電圧形インバータ
JP3700744B2 (ja) * 1997-09-11 2005-09-28 株式会社安川電機 電源欠相検出回路

Also Published As

Publication number Publication date
JP2007181356A (ja) 2007-07-12

Similar Documents

Publication Publication Date Title
US9091742B2 (en) Fault identification techniques for high resistance grounded systems
EP2682769B1 (en) Apparatus for diagnosing DC link capacitor of inverter
EP2023476A2 (en) Converter apparatus
US10263558B2 (en) Phase loss detection in active front end converters
JP6824494B1 (ja) 異常診断装置、電力変換装置および異常診断方法
KR101327006B1 (ko) 인버터의 스위칭소자 고장검출장치 및 방법
EP2887526B1 (en) Method and power converter for determining cell capacitor degradation in a converter cell
US9846190B2 (en) Motor drive device including function to detect failure in insulation resistance deterioration detection unit of motor, and failure detection method
JPH11356036A (ja) 直流電源装置
CN105850024B (zh) 电力转换装置
JP2019158456A (ja) 正弦波フィルタのコンデンサ容量判定装置
EP2830206B1 (en) Power conversion device
JP4596251B2 (ja) 欠相検出装置及び交流−交流直接変換装置
JP4741366B2 (ja) 欠相検出装置および負荷駆動装置
CN110391754B (zh) 电力变换装置以及异常检测方法
JP2009189214A (ja) 駆動装置およびこれが備えるコンデンサの異常判定方法
EP3393033B1 (en) Matrix converter and method for determining constants of alternating-current motor
EP3133732B1 (en) Power conversion device and power conversion method
JP5660222B2 (ja) エレベーターの制御装置
JP7295519B2 (ja) 電力変換装置の劣化推定装置および劣化推定プログラム
JPH11160377A (ja) 電力変換器用コンデンサの劣化検出方式
JP5282064B2 (ja) 突入電流抑制回路の故障検出機能を持つモータ駆動回路、モータ制御装置
KR20130066510A (ko) 모터 제어 장치
US11422200B2 (en) Cascade converter and online monitoring method thereof
JP2021191074A (ja) インバータ制御装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110506

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4741366

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250