JP4731623B2 - ネットワーク装置 - Google Patents

ネットワーク装置

Info

Publication number
JP4731623B2
JP4731623B2 JP2009507373A JP2009507373A JP4731623B2 JP 4731623 B2 JP4731623 B2 JP 4731623B2 JP 2009507373 A JP2009507373 A JP 2009507373A JP 2009507373 A JP2009507373 A JP 2009507373A JP 4731623 B2 JP4731623 B2 JP 4731623B2
Authority
JP
Japan
Prior art keywords
clock
unit
line
ethernet
sdh
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009507373A
Other languages
English (en)
Other versions
JPWO2008120382A1 (ja
Inventor
元司 濱▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2008120382A1 publication Critical patent/JPWO2008120382A1/ja
Application granted granted Critical
Publication of JP4731623B2 publication Critical patent/JP4731623B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0688—Change of the master or reference, e.g. take-over or failure of the master
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
    • H04J2203/0057—Operations, administration and maintenance [OAM]
    • H04J2203/006—Fault tolerance and recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)
  • Time-Division Multiplex Systems (AREA)

Description

本発明はネットワーク装置に関し、特にイーサネット（登録商標）（リンク）に接続されるイーサスイッチを有するネットワーク装置に関するものである。
現在のイーサネットにおいては、このイーサネットを構成するネットワーク装置が独立したクロックで動作している。従って、イーサネット上のネットワーク装置は、SDH（Synchronous Digital Hierarchy）又はSONET（Synchronous Optical Network）（以下、SDHで総称する。）網又はリンク上のネットワーク装置とも当然互いに独立したクロックでデータの送受信を行う。
図11は、SDHリンク又はイーサネットで使用されるネットワーク装置の従来例を示したものである。このネットワーク装置NE（Network Element）は、例えば、図1に示すようなネットワーク構成例におけるネットワーク装置NE2に相当するものであり、図1の例で言えば、ラインインタフェースユニットLIUであるSDHユニットSU#1をネットワーク装置NE1のSDHユニット（図示せず。）に接続すると共に、SDHユニットSU#2をネットワーク装置NE4のSDHユニット（図示せず。）に接続する。そして、やはりラインインタフェースユニットLIUであるイーサユニットEU#1及びEU#2（以下、符号EUで総称することがある。）をそれぞれ、例えばネットワーク端局装置NTE1及びNTE2のイーサユニット（図示せず。）に接続する。
そして、SDHユニットSU#1は、ネットワーク装置NE1からのラインクロック速度が例えば155.52MHz（STM1の場合）（又は622.04MHz（STM4の場合）、若しくは2488.16MHz（STM16の場合））の受信信号を受け、これを分周器FDにおいて1/8に分周して19.44MHzのラインクロックLCLw及びLCLpを発生し、それぞれタイミング処理部TC(W)及びTC(P)に送る。
なお、Wは現用系(Work系)を示し、Pは予備系(Protection系)を示しており、以下、ラインクロックLCLw及びLCLpをラインクロックLCLと総称し、タイミング処理部TC(W)及びTC(P)をタイミング処理部TCと総称することがある。
また、ネットワーク装置NE4に接続されたSDHユニットSU#2は、上記のSDHユニットSU#1と同様にラインクロックLCLを発生してタイミング処理部TCに送る。
現用系と予備系の各タイミング処理部TCは、SDHユニットSU#1及びSU#2（以下、符号SUで総称することがある。）から送られて来たラインクロックLCL[19.44MHz]の中で最も品質の良いクロックを選択する機能を有している。また選択したクロックに、位相同期部PLL1で同期させてネットワーク装置NE全体のマスタクロックとなる38.88MHzの装置クロックECLw及びECLp（以下、符号ECLで総称することがある。）をそれぞれ生成し、SDHユニットSU#1及びSU#2に分配する。なお、このとき装置クロックECLw及びECLpはそれぞれパケットスイッチSW(W)及びSW(P)にも与えられる。SDHユニットSUでは、装置クロック[38.88MHz]を位相同期部PLL2で155.52MHzのラインクロックに変換し、このラインクロックに基づいて送信信号を出力する。
この場合のクロックの品質の選択は、SDHユニットSU#1及びSU#2とタイミング処理部TC(W)及びTC(P)とをそれぞれ相互接続するシリアルバスSB(W)及びSB(P)（以下、符号SBで総称することがある。）を経由して送られる品質を示すデータであるSSM(Synchronization Status Message)に基づいて決定される。
一方、イーサユニットEUは、125MHz（FEの場合）（又は1.25GHz（GbEの場合）、若しくは12.5GHz（10GbEの場合））のラインクロック速度でネットワーク終端装置NTE1及びNTE2と信号の送受信を行う。
図11に示した上記のイーサユニットEUの構成例が図12に示されている。このイーサユニットEUは、光モジュール等で構成され、外部と接続するインタフェース部IFと、外部イーサネットからの受信信号の物理層処理を行うと共に送信信号を送信クロック発生部SCGからの自走送信クロック[125MHz]に同期させて送信するなど、送信信号の物理層処理を行う物理層処理部PHYと、主信号伝送路MLを介してパケットスイッチSWと接続され、パケットのQoS(Quality of Service)処理などの通常のパケット処理を行うパケット処理部PPと、このパケット処理部PPで得られたOAM(Operations, Administration and Maintenance)パケットの処理を行うOAM処理部OPとで構成されている。
このようにイーサユニットEUは、クロック同期に関する機能は特別には持っておらず、その信号送信は自走クロックで行われる。従って、SDHユニットSUとイーサユニットEUとのデータの送受信は、図示されていない経路を介して非同期で行われている。
なお、参考例として、幹線LANステーションと接続される支線LAN上のステーションにおいて、上流ステーションからの受信信号からクロック再生部でクロックの抽出・再生を行い、その受信信号に対するシリアル／パラレル変換データから、デコーダにて支線LANまたは幹線LANに固有のシンボルを検知し、マイクロプロセッサが、この検知結果から上流ステーションを識別し、上流ステーションが支線LANステーションである場合には、自ステーションがマスタステーションであれば発振器の出力を、マスタステーションでなければ再生クロックを、そして上流ステーションが幹線LANステーションである場合には、再生クロックを、マスタクロックとして選択制御する支線LANステーションがある（例えば特許文献1参照。）。
また、参考例として、複数のシェルフは、複数のユニットを実装して接続する内部バスと、この内部バスの両端に接続したコネクタとを有し、マスタシェルフに対してケーブルによりシェルフを縦続接続し、マスタシェルフのタイミング制御部により、マスタシェルフに収容された回線からの抽出タイミング信号、外部タイミング信号及び優先順位を設定した抽出タイミング信号を、S1バイト等の同期状態通知バイトを基に選択して基準クロック信号を生成する伝送装置がある（例えば特許文献2参照。）。
特開平7-30569号公報 特開平9-219687号公報
上記のように、イーサネット（リンク）上のネットワーク装置はそれぞれ独立したクロックで動作しているため、ITU-T G.8261においてイーサネット上で同期網を実現するように勧告されつつある。
現在、ITU-Tでは、イーサネットを使用したネットワーク同期を規格化中であり、上記のG.8261がその規格である。現在はイーサネットによる同期は、
1) Packet Based Method
2) Plesiochronous and Network Synchronous Method
の2つがITU-T G.8261に記載されているが、その実装方法が明示されていないため、その実現手法が課題である。
従って本発明は、イーサネット上で同期網を実現するために使用されるネットワーク装置を提供することを目的とする。
上記の目的を達成するため、本発明に係るネットワーク装置は、SDHリンク又はSONETリンクに接続され、受信信号に同期した第1のラインクロックを抽出して出力する少なくとも1つの第1ユニットと、イーサネットリンクに接続され、受信信号に同期した第2のラインクロックを抽出し、該第2のラインクロックを該第1のラインクロックの周波数のクロックに変換して出力する少なくとも１つの第2ユニットと、該第1及び第2ユニットからの該第1のラインクロックの周波数のクロックを入力して、これらの内で品質の最も良いクロックを選択し、これに同期確立させた装置クロックを出力する第3ユニットと、を備え、該第1ユニットが、該装置クロックに同期させて送信信号を出力し、該第2ユニットが、該装置クロックを該第2のラインクロックの周波数のクロックに変換し、これに同期させて送信信号を出力することを特徴とする。
すなわち、SDHリンクとイーサネットリンクとの間にネットワーク装置が介在するとき、第3ユニット（例えば、タイミング処理部）は、第1ユニット（例えば、SDHユニット）から出力される受信信号に同期した第1のラインクロックと、イーサネットリンクからの受信信号に同期した第2のラインクロックから第2ユニット（例えば、イーサユニット）で得られる該第1のラインクロックの周波数のクロックとを入力し、これらの内で品質の最も良いクロックを選択し、これに同期確立させたクロックを装置クロックとして第1ユニット及び第2ユニットに与える。そして、第1ユニットは、該装置クロックに同期させて送信信号を出力すると共に、該第2ユニットは、該装置クロックを該第2のラインクロックの周波数のクロックに変換し、これに同期させて送信信号を出力する。
このようにして、SDHリンクに接続された第1ユニットと、イーサネットリンクに接続された第2ユニットから共通のラインクロックを発生させ、これらの内で最良の品質のクロックに基づいて同期確立した共通の装置クロックを発生させ第1及び第2ユニットに与えることにより、SDHリンク−イーサネットリンク間の同期網が実現される。
また、上記の目的を達成するため、本発明に係るネットワーク装置は、SDHリンク又はSONETリンクに接続され、受信信号に同期した第1のラインクロックを抽出して出力する少なくとも1つの第1ユニットと、イーサネットリンクに接続され、受信信号に同期した第２のラインクロックを抽出して出力する少なくとも1つの第2ユニットと、該第1及び第2ユニットからの該第1及び第2のラインクロックを入力して、これらの内で品質の最も良いクロックを選択し、これに同期確立させた第1及び第2の装置クロックを出力する第3ユニットと、を備え、該第1ユニットが、該第1の装置クロックに同期させて送信信号を出力し、該第2ユニットが、該第2の装置クロックに同期させて送信信号を出力することも可能である。
すなわち、この場合には、第3ユニットに対して、第1ユニットからはSDHリンク系のラインクロックを与え、第2ユニットからはイーサネットリンク系のラインクロックを与える。そして、第3ユニットは、第1及び第2ユニットからのラインクロックの内、品質の最も良いクロックを選択し、これに基づいてSDHリンク系装置クロックとイーサネットリンク系装置クロックをそれぞれ発生し、第1及び第2ユニットに対してそれぞれ分配する。
これにより、このネットワーク装置では周波数変換を行わず、SDHリンク系ユニットではSDHリンク系クロックだけを用い、イーサネットリンク系ユニットではイーサネットリンク系クロックだけを用いることとなる。
この場合の第3ユニットは、該第1及び第2のラインクロックを共通の周波数のクロックに分周した上で該品質の最も良いクロックを選択してもよい。
なお、上記の第1及び第2ユニットは、該受信信号からSSM(Synchronization Status Message)を抽出して該第3ユニットに送り、該第3ユニットが該SSMに基づいて該品質の最も良いクロックを選択するができる。
また、上記の第1及び第2ユニットは、各リンクを介して対向したユニットと一対一で接続されるものである。
さらに本発明は、イーサネットリンクに接続され、受信信号に同期した第1のラインクロックを抽出し、該第1のラインクロックをSDHリンク系の第2のラインクロックの周波数のクロックに変換して出力する複数の第1ユニットと、該第1ユニットからの該第2のラインクロックの周波数のクロックを入力して、これらの内で品質の最も良いクロックを選択し、これにマスタクロックを用いて同期確立させた装置クロックを出力する第2ユニットと、を備え、該第1ユニットが、該装置クロックを該第1のラインクロックの周波数のクロックに変換し、これに同期させて送信信号を出力するネットワーク装置を提供する。
すなわち、このネットワーク装置の場合には、上記のネットワーク装置のようにSDHリンクとイーサネットリンクとをつなぐネットワーク装置ではなく、全てイーサネットリンク系のユニットで構成されており、上述したSDHリンク系のユニットの代わりにイーサネットリンク系のユニットを入れ換えるだけで、イーサネットリンク系単独の同期網を実現することができると共に、装置クロックはSDHリンク系であるので、イーサユニットをSDHユニットに容易に代えることもでき、以てSDHリンクとイーサネットリンクとの同期確立も可能となる。
この場合の第1ユニットは、該受信信号からSSMを抽出して該第2ユニットに送り、該第2ユニットが該SSMに基づいて該品質の最も良いクロックを選択するものであり、該第1ユニットは、該イーサネットを介して対向したユニットと一対一で接続されている。
なお、上述した全ての第1のラインクロックは、例えば、該受信信号から抽出したラインクロックそのものでも、又はこれを分周したクロックのいずれでもよい。
以上説明したように本発明に係るネットワーク装置によれば、イーサネット同期を実現するに当り、SDHリンクとイーサネットリンクとの同期化が可能となる。また、従来よりSDHリンクで行われているSSMによる品質の伝達が可能となりネットワークのクロック品質確保が可能となると共に、SDHリンクへイーサネット同期の機能の適用を簡単に行うことができる。
さらには、イーサネット同期を実現するに当り、周波数変換が不要となるネットワーク装置も実現可能となる。
実施例[1]：図1〜図6
図1は、本発明に係るネットワーク装置が適用されるネットワーク構成例(1)を示したものである。このネットワーク構成例(1)では、ネットワーク装置NE1〜NE4がSDHリンクSLを構成しており、この内のネットワーク装置NE1にはマスタクロックPRCが供給されている。
また、本発明に係るネットワーク装置に相当するネットワーク装置NE2は、SDHリンクSLと共に、イーサネットリンク(FE/GbE)ELにも接続されており、このイーサネットリンクELには、例えば、ネットワーク端局装置NTE1〜NTE5が接続されている。
また、図2は、本発明に係るネットワーク装置が適用されるネットワーク構成例(2)が示されている。このネットワーク構成例(2)では、ネットワーク装置NE5〜NE8でSDHリンクSL1を構成し、その内のネットワーク装置NE5にマスタクロックPRCが供給されている。また、ネットワーク装置NE9〜NE12により、別のSDHリンクSL2が構成されている。
これらのSDHリンクSL1とSL2は、イーサネットリンクEL(FE/GbE/10GbE)で相互接続されており、このイーサネットリンクELを挟むネットワーク装置NE6及びNE9が本発明に係るネットワーク装置に対応している。
図1に示したネットワーク装置NE2、及び図2に示したネットワーク装置NE6及びNE9の一実施例が図3にネットワーク装置NEとして総称して示されている。図3に示されたネットワーク装置NEは、図11に示した従来例に対して、イーサユニットEUにおいても、タイミング処理部TCとの間で、ラインクロックLCL及び装置クロックECLとの送受信経路が設定されており、且つシリアルバスSBも接続されている点が異なっている。なお、図3の例では、イーサユニットEUとしてイーサユニットEU#1及びEU#2のみが示されているが、種々の複数のイーサユニットを含み得るものであることは言うまでもない。
すなわち、例えばイーサユニットEU#1は、図1に示したネットワーク構成例(1)において、ネットワーク端局装置NTE1のイーサユニットに接続され、イーサユニットEU#2はネットワーク端局装置NTE2のイーサユニットに接続される。また、図2に示したネットワーク構成例(2)では、ネットワーク装置NE6におけるイーサユニットEU#1がネットワーク装置NE9におけるイーサユニットEU#1と接続され、イーサユニットEU#2はどこにも接続されない状態となる。
そして、イーサユニットEUは、イーサネットリンクELから、ラインクロック速度が125MHz（FEの場合）の信号を受信する。このイーサユニットEUは受信信号から125MHzのラインクロックを抽出し、これをSDH系のクロック周波数である19.44MHzのラインクロックLCLwに周波数変換してタイミング処理部TC(W)に供給する。同様に、イーサユニットEUからはタイミング処理部TC(P)に対してもラインクロックLCLpが供給される。なお、ラインクロックLCLw及びLCLpは、イーサユニットEUへ入力されるラインクロックそのものでもよい。
タイミング処理部TCは、図11の従来例でも説明したように、38.88MHzの装置クロックECLwをSDHユニットSUに供給しているが、これをイーサユニットEUに対しても同様に供給する。タイミング処理部TC(P)から出力された装置クロックECLpも同様にイーサユニットEUに供給されることになる。
さらに、SDHユニットSUとタイミング処理部TC(W)とを相互接続するシリアルバスSB(W)もイーサユニットEUに対して共通に接続されており、同様に、SDHユニットSUとタイミング処理部TC(P)を相互接続するシリアルバスSB(P)もイーサユニットEUに対して共通に接続されている。
装置クロックECLw及びECLpを入力したイーサユニットEUは、イーサネットリンクのラインクロック速度（周波数）[125MHz]に変換し、このクロックで主信号を送信する。
また、タイミング処理部TCは、SDHユニットSU及びイーサユニットEUからラインクロックLCL[19.44MHz]を受信するが、このとき、タイミング処理部TCはシリアルバスSBを経由してSDHユニットSU及びイーサユニットEUから送られて来るクロック品質を示すデータ（SSM：一点鎖線で示す。）に基づいてどのラインクロックのクロック品質が一番良いかを判定し、その内で最も品質の良いものを選択し、これに位相同期確立させた装置クロックECLを発生させる。この状態が図4に概略的に示されている。
図5は、図3及び図4で示したイーサユニットEUの一実施例を示している。この実施例では、イーサユニットEUは、図12に示した従来例に加えて、物理層処理部PHYからイーサネットリンク系のクロック[125MHz]を抽出してSDH系のラインクロック周波数[19.44MHz]に変換する受信クロック変換部RCCと、タイミング処理部TCから与えられるSDH系の装置クロック[38.88MHz]をイーサネットリンク系のクロック周波数[25MHz]に変換する送信クロック変換部SCCと、その周波数変換された25MHzのクロックをイーサネットリンクのクロック[125MHz]に分周する送信クロック同期部SCSとをクロック系において設けている点が異なっている。また、OAM処理部OPにはSSM処理部SPを接続し、さらにシリアルバスSBを経由してタイミング処理部TCにクロック品質のデータ(SSM)を送るようにしている点が異なっている。
受信クロック変換部RCCは、物理層処理部PHYで抽出した125MHzのクロックをシンセサイザなどを用いて19.44MHzのラインクロックに周波数変換する。この場合、実施例では、イーサネット系の速度（周波数）（一般的には125MHz）からSDH系の主信号速度（周波数）（155.52MHzのm倍（m=1,4,16・・・））の1/nに周波数変換を行う。これは、125MHzの1/nではSDH系の信号速度の1/nにはならないためである。この19.44MHzのラインクロックをタイミング処理部TCに渡すことにより、タイミング処理部TCは全てのユニットSU及びEUから受け取るクロック周波数が19.44MHzとなる。
このため、タイミング処理部TCは従来のSDH系で用いていたものを流用することが可能である。
また、送信クロック変換部SCCは、タイミング処理部TCから送られて来る38.88MHzのクロックをイーサネット系の信号速度（周波数）である25MHzにやはりシンセサイザなどを用いて周波数変換する。これにより、タイミング処理部TCは全てのユニットSU及びEUに対してSDH系の38.88MHzのクロックを送信するだけでよくなる。
このため、タイミング処理部TCはこの部分についても、従来のSDH系で用いていたものを流用することが可能である。さらに、送信クロック同期部SCSは、送信クロック変換部SCCで変換したクロック[25MHz]を分配して125MHzのクロックを作り、このクロックを物理層処理部PHYに渡すことにより、物理層処理部PHYはこのクロックを用いて送信信号を出力することになる。
ここで、上述したクロック品質を示すデータであるSSM(Synchronization Status Message)について説明する。このSSMは下記の表1に示すように4ビットで構成される。
Figure 0004731623
 上記の表1における品質レベルの優先順位は下記の表2に示す通りに定義されている。
Figure 0004731623
 タイミング処理部TCは各ユニットSU及びEUからシリアルバスSBを介してSSM情報を収集し、その値から品質レベルの一番高いクロックを示すS-M情報を受信したユニットからの入力クロックを選択して装置クロックを生成するので、その選択したクロック品質が装置クロックの品質となる。
上記のSSMをOAM情報として格納したPDUのパケットフォーマットが図6に示されている。図示の例は、ITU-T G.8261で定義されているSSM OAMのPDUであり、下記の表3に各パラメータの定義を示す。
Figure 0004731623
 上記のSSM OAM PDUはIEEE802.3ahで規定されるSlow Protocol Frameを使用する。すなわち、Destination Address, OAMPDU Length/Type, OAMPDU Subtype, Code, OUIそれぞれの値は固定値となる。Flagsは自ライン/自ユニット状態やDiscovery状態の通知に使用される。送信時のSSM値はタイミング処理部TCで決定した装置クロックECLの品質を挿入する。タイミング処理部TCからシリアルバスSB経由でイーサユニットEUのSSM処理部SPに送信される。受信時はその回線のクロック品質を示す。
・イーサユニットEUの受信動作のまとめ
1)ラインクロック抽出
a. 物理層処理部PHYにおいてラインクロック[125MHz]を抽出する。
b. 抽出したラインクロックを受信クロック変換部RCCに渡す。
c. 受信クロック変換部RCCではイーサネット系クロックからSDH系クロックの周波数[19.44MHz]へシンセサイザ等により変換を行う。例えば、イーサネット系クロック:125MHz、共通ラインクロックLCL:19.44MHzである。
d. 共通ラインクロックLCLをタイミング処理部TCに送信する。これによりタイミング処理部TCはイーサネット系/SDH系を考慮することなく同期機能を実現することができる。
2)受信パケット処理機能
a.パケット処理部PPにてOAMパケットを識別し、OAM処理部OPに渡す
b. DA，OAM PDU Length/Type, OAM PDU Subtypeを用いてOAM PDU判定を行う。
c. Code及びOUIを判定する。Codeが0xFEの場合でかつOUIが期待値の場合はSSM OAMと判定し、SSM OAM処理を実施する。
d. SSM OAMから受信SSM値を抽出する。この際、受信保護を行い、連続して同じ値を受信した場合のみ受信値SSMを更新し、SSM処理部SPへ受信SSM値として渡す。上記b-dをOAM処理部OPが実行する。
e. SSM処理部SPではAssumed/Incoming設定及びAssumed SSM設定を行う。Assumed設定された場合は受信値にかかわらず設定値をそのラインのSSM値として扱う。Incoming設定の場合は受信値をそのまま使う。
f. 上記eで決まったSSM値をシリアルバスSB経由でタイミング処理部TCに渡す。このシリアルバスSBはイーサユニットEU及びSDH系ユニットSUに共通である。
これによりSDHユニットと同等の機能がイーサユニットで提供できるようになる。SDHユニットではオーバヘッドのS1 byteを用いて同様の処理を行っている。
・イーサユニットEUの送信動作のまとめ
1)送信クロック処理
a. 送信クロック変換部SCCでタイミング処理部TCからの装置クロックECL[38.88MHz]を受信する。
b. 装置クロックECLからイーサネット系クロックへシンセサイザ等で周波数変換を行う。例えば、装置クロック：19.44MHz, イーサネット系クロック：25MHz
c. 周波数変換後のクロック[25MHz]を使って送信クロック同期部SCSで同期を取る。
d. 送信クロック同期部SCSで同期化した後のクロック[125MHz]を物理層処理部PHYに渡し、このクロックを送信クロックとする。
これによりSDH用のクロックをイーサネット用のクロックに変換でき、SDHと同様の同期が可能となる。
2)送信パケット処理機能
a. シリアルバスSB経由で装置クロックECLのSSMをSSM処理部SPが受信する。
b. 受信したSSMの処理(強制書き換え、DNU制御など)を行う。
c. 処理後のSSMをOAM処理部OPに渡す。
d. OAM処理部OPでは定期的に(1packet/1s)SSMOAMパケットを生成し、パケット処理部PPに渡す。
e. パケット処理部PPでは主信号のパケットと共にOAMパケットも物理層処理部PHYに送信する。このときにQoS制御等を行う。
f. 物理層処理部PHYでは装置クロックECLに同期したクロックを用いて外部インタフェースIFに送信する。
これにより送信パケットの出力クロックとして装置クロックECLを使うことができる。そのため、受信側処理により網同期が可能となる。
これによりSDHユニットと同等の機能がイーサユニットで提供できるようになる。SDHユニットではオーバヘッドのS1 byteを用いて同様の処理を行っている。
実施例[2]：図7及び図8
上記の実施例[1]では、イーサユニットEUにおいてイーサネット系のクロックをSDH系のクロックに変換してタイミング処理部TCに与えているが、この実施例[2]ではイーサユニットEUが、イーサネット系のクロックを変換動作無しでタイミング処理部TCに与える点が異なっている。この実施例[2]も図1及び図2に示したネットワーク構成例(1)及び(2)に適用可能である。
そして、各ユニットEU及びSUから与えられたラインクロックLCLに基づきタイミング処理部TCはクロック品質をシリアルバスSBを経由してSSM処理部SPにより判定し、最も品質の良いクロックに基づいてイーサユニットEUに対してはイーサネット系のクロックを供給し、SDH系のユニットSUに対してはSDH系のクロックを供給するようにしている点が異なっている。
すなわち、この実施例[2]では、実施例[1]に対して次の変更を行う。
1) タイミング処理部TCにSDH系用のクロックとイーサネット系用のクロックを2種類用意する。
2) タイミング処理部TCに対するラインクロックは、SDH用クロックとイーサネット系用クロックの共通周波数、つまり8kHzで行う。
3) 各ラインインタフェースユニットLIUに対してSDH系クロックとイーサネット系クロックの両方を分配する。
4) ラインインタフェースユニットLIUでは周波数変換を行わず、SDHユニットではSDH用クロックを用い、イーサユニットではイーサネット用クロックを用いる。
以下に、ラインインタフェースユニットLIUとタイミング処理部TCのクロックの受け渡し方法を、図7及び図8を参照して示す。
1) イーサユニット及びSDHユニットからそれぞれタイミング処理部TCに対してラインクロックを送信する。イーサユニットEUとSDHユニットSUでは接続先及びラインクロック周波数が異なる。すなわち、タイミング処理部TCは、イーサユニットEUからはラインクロックLCL1を受信し、SDHユニットSUからはラインクロックLCL2を受信する。例えばラインクロックLCL1の周波数を25MHz、ラインクロックLCL2の周波数を19.44MHzとする。25MHzはイーサネットリンクの基本周波数の125MHzの1/5となり、19.44MHzは155.52MHzの1/8となる。
2) タイミング処理部TCでは、イーサユニットEUからの受信クロックは分周器FD1,FD3で1/n分周して8kHzにし、SDHユニットSUからのクロックは分周器FD6, FD8で1/m分周して8kHzにする。それぞれ、セレクタSEL1〜SEL4で選択した後にタイミング選択部CSLに渡す。イーサユニットEUからのラインクロックLCL1を25MHz、SDHユニットSUからのラインクロックLCL2を19.44MHzとすると、n, mはそれぞれ“3125”,“2430”となる。なお、この例では分周器FD2,FD4, FD5, FD7は使用されない。
3) タイミング選択部CSLで選ぶべきクロックをシリアルバスSB（点線で図示。）を介して送られる。SSMに基づいて決定し、そのクロックを元にイーサネット系クロックを位相同期部PLL1で、SDH系クロックを位相同期部PLL2で作る。それらのクロックを装置クロックECLとして各ユニットEU及びSUに分配する。すなわち、イーサユニットEUは位相同期部PLL1からの装置クロックECL1、SDH用ユニットは位相同期部PLL2からの装置クロックECL2を受信する。この装置クロックECL1, ECL2を元に各ユニットSU, EUはクロックを作る。例えば装置クロックECL1を25MHz、装置クロックECL2を38.88MHzにする。これによりイーサユニットEUとSDHユニットSUで独立してクロックの生成が可能となる。
受信パケット処理及び送信パケット処理は実施例[1]と同様である。このため、各イーサユニットEUにおいては、図8に示す如く、図5に示した受信クロック変換部及び送信クロック変換部は必要なく、物理層処理部PHYで抽出したクロック[125MHz]を分周器FD10で1/5に分周してラインクロック[25MHz]としてタイミング処理部TCに与えると共に、タイミング処理部TCからの装置クロック[25MHz]はそのまま送信クロック同期部SCSに与える点が異なっているだけである。
実施例[3]：図9及び図10
上記の実施例[1]及び[2]においては、SDHリンクとイーサネットリンクとの境界に本発明に係るネットワーク装置が設置される場合を説明したが、本発明は図9のネットワーク構成例(3)に示すようにイーサネットリンクELのみにイーサユニットを設置した場合にも同様に適用可能である。すなわち、上述したとおり、従来のイーサネットにおいては各イーサネットは独立したクロックで動作していたが、本発明ではこれをより同期化したものである。
このようなネットワーク装置の実施例が図10に示されている。このネットワーク装置NEは図3に示した実施例[1]及び[2]に適用されるネットワーク装置NEと比べて、SDHユニットSUの代わりに、イーサユニットEUが用いられ、全てラインインタフェースユニットLIUはイーサユニットEU#1〜EU#4（以下、符号EUで総称することがある。）で構成されている点が異なっている。
そして、各ユニットEUとタイミング処理部TCとの接続関係は図3に示した場合と同様である。ただし、図9に示したイーサネットリンクELはマスタクロックが必要であり、このためマスタクロックPRC[2.048MHz]をタイミング処理部TC(W)及びTC(P)に供給している点が異なっている。
・ネットワーク装置NE13の動作説明
1. タイミング処理部TCではマスタクロックPRCからのクロック品質が一番良いと判断したとする。
2. タイミング処理部TCではマスタクロックPRCからのクロックに、位相同期部PLL1, PLL3で同期させて装置クロックECL[38.88MHz]を生成する。
3. タイミング処理部TCは装置クロックECLを全てのイーサユニットEU及びパケットスイッチSWに渡す。
4. 各イーサユニットEUでは装置クロックECLに同期させて送信側主信号を出力させる。
・ネットワーク装置NE14, NE15, NE16の共通動作説明
1. イーサユニットEU#1で受信クロックを抽出し、これをラインクロックLCLの周波数のクロック[19.44MHz]に変換してタイミング処理部TCに渡す。タイミング処理部TCではイーサユニットEU#1のクロック品質が一番良いと判断したとする。
2. タイミング処理部TCではイーサユニットEU#1からのクロックに同期させて装置クロックECL[38.88MHz]を生成する。
3. タイミング処理部TCは装置クロックECLを全てのイーサユニットEU及びパケットスイッチSWに渡す。
4. 各イーサユニットEUでは装置クロックECLをラインクロックLCLの周波数のクロックに変換し、これに同期させて送信側主信号を出力する。
なお、本発明は、上記実施例によって限定されるものではなく、特許請求の範囲の記載に基づき、当業者によって種々の変更が可能なことは明らかである。
本発明に係るネットワーク装置が適用されるネットワーク構成例(1)を示したブロック図である。 本発明に係るネットワーク装置が適用されるネットワーク構成例(2)を示したブロック図である。 本発明に係るネットワーク装置の実施例[1]及び[2]として用いられるネットワーク装置の構成例を示したブロック図である。 図3に示したネットワーク装置の概略動作を説明するためのブロック図である。 本発明に係るネットワーク装置の実施例[1]及び[3]で使用されるイーサユニットの構成例を示したブロック図である。 本発明に係るネットワーク装置に用いられるSSM OSMを含むPDUのパケットフォーマットを示した図である。 本発明に係るネットワーク装置の実施例[2]を示したブロック図である。 図7に示したイーサユニットの構成例を示したブロック図である。 本発明に係るネットワーク装置が適用されるネットワーク構成例(3)を示したブロック図である。 図9に示したネットワーク構成例(3)に適用されるネットワーク装置の構成例を示したブロック図である。 従来から用いられているネットワーク装置の構成例を示したブロック図である。 図11に示すイーサユニットの構成例を示したブロック図である。
符号の説明
NE1〜NE12 ネットワーク装置
NTE1〜NTE5 ネットワーク端局装置
PRC マスタクロック
SL, SL1, SL2 SDHリンク
PLL1, PLL2, PLL3 位相同期部
EL イーサネットリンク
LIU ラインインタフェースユニット
FD,FD1〜FD8, FD10 分周器
SEL1〜SEL4 セレクタ
CSL クロック選択部
TC(W), TC(P) タイミング処理部
ECLw, ECLp 装置クロック
LCLw, LCLp ラインクロック
SU#1, SU#2 SDHユニット
EU#1〜EU#4 イーサユニット
SW(W), SW(P) パケットスイッチ
SB(W), SB(P) シリアルバス
IF インタフェース部
PHY 物理層処理部
PP パケット処理部
OP OAM処理部
SP SSM処理部
SCC 送信クロック変換部
SCS 送信クロック同期部
図中、同一符号は同一又は相当部分を示す。

Claims (7)

  1. SDHリンク又はSONETリンクに接続され、受信信号に同期した第1のラインクロックを抽出して出力する少なくとも1つの第1ユニットと、
    イーサネットリンクに接続され、受信信号に同期した第2のラインクロックを抽出し、該第2のラインクロックを該第1のラインクロックの周波数のクロックに変換して出力する少なくとも１つの第2ユニットと、
    該第1及び第2ユニットからの該第1のラインクロックの周波数のクロックを入力して、これらの内で品質の最も良いクロックを選択し、これに同期確立させた装置クロックを出力する第3ユニットと、
    を備え、該第1ユニットが、該装置クロックに同期させて送信信号を出力し、該第2ユニットが、該装置クロックを該第2のラインクロックの周波数のクロックに変換し、これに同期させて送信信号を出力することを特徴としたネットワーク装置。
  2. SDHリンク又はSONETリンクに接続され、受信信号に同期した第1のラインクロックを抽出して出力する少なくとも1つの第1ユニットと、
    イーサネットリンクに接続され、受信信号に同期した第２のラインクロックを抽出して出力する少なくとも1つの第2ユニットと、
    該第1及び第2ユニットからの該第1及び第2のラインクロックを入力して、これらの内で品質の最も良いクロックを選択し、これに同期確立させた第1及び第2の装置クロックを出力する第3ユニットと、
    を備え、該第1ユニットが、該第1の装置クロックに同期させて送信信号を出力し、該第2ユニットが、該第2の装置クロックに同期させて送信信号を出力することを特徴としたネットワーク装置。
  3. 請求項２において、
    該第3ユニットが、該第1及び第2のラインクロックを共通の周波数のクロックに分周した上で該品質の最も良いクロックを選択することを特徴としたネットワーク装置。
  4. 請求項１又は２において、
    該第1及び第2ユニットが、該受信信号からSSM(Synchronization Status Message)を抽出して該第3ユニットに送り、該第3ユニットが該SSMに基づいて該品質の最も良いクロックを選択することを特徴としたネットワーク装置。
  5. イーサネットリンクに接続され、受信信号に同期した第1のラインクロックを抽出し、該第1のラインクロックを第2のラインクロックの周波数のクロックに変換して出力する複数の第1ユニットと、
    該第1ユニットからの該第2のラインクロックの周波数のクロックを入力して、これらの内で品質の最も良いクロックを選択し、これにマスタクロックを用いて同期確立させた装置クロックを出力する第2ユニットと、
    を備え、該第1ユニットが、該装置クロックを該第1のラインクロックの周波数のクロックに変換し、これに同期させて送信信号を出力することを特徴としたネットワーク装置。
  6. 請求項５において、
    該第1ユニットが、該イーサネットを介して対向したユニットと一対一で接続されているイーサユニットであり、該第3ユニットがタイミング処理部であることを特徴としたネットワーク装置。
  7. 請求項１、２、又は５において、
    該第1のラインクロックが、該受信信号から抽出したラインクロック、又は、このラインクロックをさらに分周したクロックであることを特徴としたネットワーク装置。
JP2009507373A 2007-03-29 2007-03-29 ネットワーク装置 Expired - Fee Related JP4731623B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/056954 WO2008120382A1 (ja) 2007-03-29 2007-03-29 ネットワーク装置

Publications (2)

Publication Number Publication Date
JPWO2008120382A1 JPWO2008120382A1 (ja) 2010-07-15
JP4731623B2 true JP4731623B2 (ja) 2011-07-27

Family

ID=39807975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009507373A Expired - Fee Related JP4731623B2 (ja) 2007-03-29 2007-03-29 ネットワーク装置

Country Status (4)

Country Link
US (1) US8194704B2 (ja)
EP (1) EP2131530A4 (ja)
JP (1) JP4731623B2 (ja)
WO (1) WO2008120382A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1914914B1 (en) * 2006-10-18 2010-11-03 Tellabs Oy Method and arrangement for synchronization
CN101299749B (zh) * 2007-04-30 2011-12-07 华为技术有限公司 网络间的时钟传递方法和时钟传递装置
JP5343565B2 (ja) * 2009-01-07 2013-11-13 富士通株式会社 ネットワーク装置
KR101298806B1 (ko) * 2009-12-21 2013-08-22 한국전자통신연구원 다수의 이더넷 물리층 인터페이스를 지원하는 클럭 운용 방법 및 그 장치
JP5560706B2 (ja) * 2009-12-28 2014-07-30 富士通株式会社 ノード装置
JP5378248B2 (ja) * 2010-01-26 2013-12-25 株式会社東芝 通信装置
EP2456105A1 (de) * 2010-11-19 2012-05-23 Siemens Aktiengesellschaft Vorrichtung zur Implementierung und Anwendung von synchronem Ethernet
US9100208B2 (en) * 2011-09-27 2015-08-04 Hubbell Incorporated Method and apparatus for circuit emulation with integrated network diagnostics and reduced form factor in large public communication networks
CN110073632B (zh) 2017-11-24 2021-05-04 华为技术有限公司 对网络设备进行同步的方法以及网络设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356843A (ja) * 2003-05-28 2004-12-16 Nippon Telegr & Teleph Corp <Ntt> データ送受信回路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0730569A (ja) 1993-07-07 1995-01-31 Toshiba Corp 支線ｌａｎステーション
JPH09219687A (ja) 1996-02-09 1997-08-19 Fujitsu Ltd 伝送装置
GB9605013D0 (en) * 1996-03-08 1996-05-08 Northern Telecom Ltd Network synchronisation
US20020136340A1 (en) * 2000-06-02 2002-09-26 Enam Syed K. Two-stage multiplier circuit
US6980568B1 (en) * 2001-07-17 2005-12-27 Ciena Corporation Method and apparatus for system clock synchronization
US7372875B2 (en) * 2002-09-30 2008-05-13 Lucent Technologies Inc. Systems and methods for synchronization in asynchronous transport networks
US7305014B2 (en) * 2003-04-22 2007-12-04 David Kirk Synchronous system bus
US7613212B1 (en) * 2003-06-10 2009-11-03 Atrica Israel Ltd. Centralized clock synchronization for time division multiplexed traffic transported over Ethernet networks
US20050041691A1 (en) * 2003-07-28 2005-02-24 Eli Laufer Apparatus and methods for providing synchronous digital data transfer over an ethernet
US7203858B2 (en) * 2003-12-19 2007-04-10 Intel Corporation Program clock synchronization in multimedia networks
EP1583266A3 (en) * 2004-03-31 2007-07-11 Tellabs Denmark A/S Synchronisation for TDM services in packet networks
FR2886793A1 (fr) * 2005-06-06 2006-12-08 France Telecom Procede et systeme de transmission d'un rythme de synchronisation sur un lien reseau de technologie ethernet et leurs applications

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356843A (ja) * 2003-05-28 2004-12-16 Nippon Telegr & Teleph Corp <Ntt> データ送受信回路

Also Published As

Publication number Publication date
WO2008120382A1 (ja) 2008-10-09
US8194704B2 (en) 2012-06-05
EP2131530A4 (en) 2014-03-26
US20100008384A1 (en) 2010-01-14
EP2131530A1 (en) 2009-12-09
JPWO2008120382A1 (ja) 2010-07-15

Similar Documents

Publication Publication Date Title
JP4731623B2 (ja) ネットワーク装置
JP5560706B2 (ja) ノード装置
US9609610B2 (en) Synchronization distribution in microwave backhaul networks
CN101299749B (zh) 网络间的时钟传递方法和时钟传递装置
JP3414627B2 (ja) 同期装置
CN101594673A (zh) 一种分布式处理1588时间戳的方法及系统
CN103259640B (zh) 一种同步时间的方法和设备
US6839858B1 (en) System for clock synchronization
CN101741853A (zh) 时钟时间同步的方法、线卡单板和网络设备
EP1211834A2 (en) Improved interface system for synchronous hierarchy telecommunications networks
JP3052922B2 (ja) 通信端局装置及びその動作クロック選定方法並びにその制御プログラムを記録した記録媒体
CN104981010A (zh) 时间同步信号、频率同步信号的提供方法与装置
JP4181867B2 (ja) 同期網確立方法及びその装置
US20070076763A1 (en) Method and apparatus for performing synchronization for TDM services in packet networks
EP1583266A2 (en) Synchronisation for TDM services in packet networks
KR100204042B1 (ko) 원격 근거리통신망의 상호 접속을 위한 고속 망 데이타 접속 시스템
JP3104490B2 (ja) 二重化ループｌａｎの従属同期制御方法
EP1585242B1 (en) Method and device for distributing clock and synchronization in a telecommunication network element
EP1340330B1 (en) An arrangement and method for transmitting data over a tdm bus
CN100358274C (zh) 基于波分复用的同步网定时信号传送方法
JP3409234B2 (ja) アド・ドロップマルチプレクサ装置
JP4146583B2 (ja) クロック同期方法
JP3492558B2 (ja) リング型ネットワークシステム
JP2010213176A (ja) Ｓｄｈ網と中継網の混在時におけるｓｄｈ網サービスのクロック同期方式
JP2013131958A (ja) 環線系統保護継電システムのクロック生成回路

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110419

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110419

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4731623

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees