JP4729331B2

JP4729331B2 - 多重電源システム

Info

Publication number: JP4729331B2
Application number: JP2005119463A
Authority: JP
Inventors: 昌春前坂
Original assignee: Cosel Co Ltd
Current assignee: Cosel Co Ltd
Priority date: 2005-04-18
Filing date: 2005-04-18
Publication date: 2011-07-20
Anticipated expiration: 2025-04-18
Also published as: JP2006304419A

Description

本発明は、複数台のスイッチング電源装置を並列接続又は直列接続して負荷に電源を供給する多重電源システムに関する。

従来、複数のスイッチング電源装置を並列接続して負荷に電源を供給する多重電源システムとしては、例えば図５に示すものがある。

図５において、スイッチング電源装置１台では負荷が必要とする電流を供給できない場合は、図５（Ａ）のように、スイッチング電源装置１００とスイッチング電源装置１０２の出力を並列接続して出力端子１０４ａ，１０４ｂから負荷に電源を供給する。この場合、スイッチング電源装置１００，１０２が電流を均等に出力するための回路を備える場合もある。また電源出力の並列接続は、図５（Ａ）のようにそのまま接続する以外に、ダイオードオアで接続する場合もある。

またスイッチング電源装置１台では負荷が必要とする電圧を供給できない場合は、図５（Ｂ）のように、スイッチング電源装置１００とスイッチング電源装置１０２の出力を直列接続して出力端子１０４ａ，１０４ｂから負荷に電源を供給する。
特開平９−２８８５１８号公報特開２００５−２７３７３号公報

しかしながら、このような従来の複数台のスイッチング電源装置の出力を並列接続又は直列接続して負荷に電源を供給する多重電源システムにあっては、複数の電源出力を接続した場合、図６に示すように、接続後の電源出力にはスイッチング周波数による出力リップル電圧ΔＶ１が発生し、更に２台のスイッチング電源装置１００，１０２におけるスイッチング周波数の差の成分が電源装置間の干渉を発生させて出力リップル電圧ΔＶ２となって現れる問題がある。

このスイッチング周波数の差成分による干渉で発生する出力リップル電圧ΔＶ２が可聴周波数帯域にある場合、干渉の周波数で電源出力電流が振動することになるため、スイッチング電源装置の出力平滑回路に設けているチョークコイルに流れる電流も可聴周波数帯域で振動し、チョークコイルから可聴周波数帯域の音を発生させる問題がある。

また干渉による出力リップル電圧ΔＶ２は周波数が低いため、ＬＣフィルタで除去するためには、スイッチング周波数のリップル電圧ΔＶ１を除去するＬＣフィルタよりも数十倍の大きさのＬＣフィルタが必要となり、非現実的であり、実現は困難である。

更に、干渉による可聴周波数帯域の振動は、電源を供給するユーザの機器に悪影響を与える場合もある。例えば音響信号を合成するミキサーなどの電源として使用する場合、可聴周波数帯域の干渉による周波数成分がミキサーの出力に重畳され、Ｓ／Ｎを大きく損なうという問題もある。

本発明は、複数のスイッチング電源装置の出力を接続して負荷に供給する際のスイッチング周波数の干渉によるリップル成分を発生しない多重電源システムを提供することを目的とする。

この目的を達成するため本発明は次のように構成する。本発明は、複数のスイッチング電源装置を並列接続又は直列接続して負荷に電源を供給する多重電源システムに於いて、
スイッチング電源装置の各々は、
所定のスイッチング周波数をもつ正弦波状発振信号を同期信号として出力する発振回路と、
発振回路からの同期信号を外部に出力する同期出力端子と、
同期信号を入力する同期入力端子と、
同期入力端子から入力した同期信号を電気的に分離して伝送するフォトダイオードとフォトトランジスタを備えたフォトカプラと、
フォトカプラにより伝送された正弦波状の同期信号から矩形状のクロックパルスを生成するクロック生成回路と、
クロック生成回路のクロックパルスに基づいたスイッチング動作により出力電圧を一定電圧に制御するスイッチング電源回路と、
を備え、
特定のスイッチング電源装置の同期出力端子に、自己のスイッチング電源装置の同期入力端子を含めた全てのスイッチング電源装置の同期入力端子を、同期信号線により外部から接続したことを特徴とする。

ここで、同期出力端子及び同期入力端子の各々には直流的に分離するコンデンサを直列に接続する。

本発明の多重電源システムは、フォトカプラ及びクロック生成回路を２組備え、同期入力端子にコンデンサを介して２組のフォトカプラのフォトダイオードを相互に逆極性に並列接続し、２組のクロック生成回路から逆相関係にある２系統のクロックパルスを生成する。この場合、スイッチング電源回路は１次側にアクティブフィルタを設けると共に２次側にスイッチングレギュレータを設け、２組のクロック生成回路の出力をアクティブフィルタとスイッチングレギュレータのおのおの絶縁されたスイッチング部に接続する。

クロック生成回路は、
ロジック電源電圧より高い所定電圧の電源ラインにコレクタを接続したフォトトランジスタのエミッタに第１ＰＮＰトランジスタのエミッタを接続すると共に第１ＰＮＰトランジスタのベースをロジック電源電圧ラインに接続し、
第１ＰＮＰトランジスタのコレクタに第２ＰＮＰトランジスタのエミッタを接続すると共に第２ＰＮＰトランジスタのコレクタをグランドに接続し、
第２ＰＮＰトランジスタのエミッタ・コレクタ間にコンデンサを接続し、
コンデンサと並列に放電抵抗を接続し、
コンデンサとグランド間に充電用抵抗を接続し、
第２ＰＮＰトランジスタのエミッタ又はベースを、クロックパルスを出力するロジックＩＣなどのパルス出力回路に入力接続し、
フォトトランジスタの光入力によるオン動作に伴って第１ＰＮＰトランジスタをオンしてコンデンサから充電用抵抗に充電電流を流して充電することにより第２ＰＮＰトランジスタを定電流駆動し、フォトトランジスタの光入力の遮断によるオフ動作に伴って第１ＰＮＰトランジスタ及び第２ＰＮＰトランジスタをオフする動作を繰り返す。

本発明の多重電源システムは、更に、クロック生成回路によるクロックパルスの生成を検知した際にスイッチング電源回路に電源動作信号を出力して起動させるパルス検知回路を備える。

本発明の多重電源システムは、一対のスイッチング電源装置の一方の同期入力端子を同期信号線に同相接続すると共に他方の同期入力端子を同期信号線に逆相接続することにより、一対のスイッチング電源装置に供給するクロックパルスの位相が逆相関係に設定して負荷への出力電圧に現れるリップル電圧を相殺する。

本発明によれば、複数のスイッチング電源装置の出力を並列接続又は直列接続して負荷に電源を供給する際に、特定のスイッチング電源装置に設けた発振回路からの同期信号により特定のスイッチング電源装置及び他の全てのスイッチング電源装置のスイッチング周波数が全て同一となり、複数の電源出力を接続してもスイッチング周波数の干渉により発生するリップル電圧をなくすことができ、干渉によるリップル電圧が可聴周波数帯域にある場合の出力チョークからの異常音の発生やミキサーなどの機器に使用した場合のＳ／Ｎの劣化を防止できる。

また複数のスイッチング電源装置を外部の同期信号線により接続して供給する同期信号として正弦波状同期信号としたことで、１００ＫＨｚ付近の周波数をもつ同期信号を同期信号線に供給しても、クロックパルスのような高調波成分が少ないため、同期信号線がアンテナとして機能することを防止し、高調波成分の輻射を十分に低減できる。

また同期出力端子及び同期入力端子はそれぞれコンデンサを介して交流的に同期信号線に接続されることで、電源出力線との結線ミスにより直流が印加されても、フォトカプラを破壊から守ることができる。

またフォトカプラは一般に周波数帯域が１０ＫＨｚ程度までと狭く、スイッチング電源に必要な１００ＫＨｚといった高周波帯域についての伝送特性は不足しているが、本発明にあっては、フォトカプラに第1ＰＮＰトランジスタをカスケード接続することで、高周波特性を向上することができる。

またフォトカプラの変換効率のばらつきによるパルス電流のばらつきに対しては、第1ＰＮＰトランジスタのコレクタ負荷として第２ＰＮＰトランジスタを定電流駆動して高インピーダンス化することで抑制できる。

また、フォトトランジスタにカスケード接続するトランジスタとしてＰＮＰトランジスタを使用することで、グランドを基準とした電圧レベルをもつ受光パルスを生成でき、クロックパルスを生成するロジックＩＣなどパルス出力回路の入力電位に合わすことが容易にできる。

更に、定電流駆動するトランジスタについてもＰＮＰトランジスタを使用することで、そのコレクタ又はベースの電圧がクロックパルスを生成するロジックＩＣの入力電位に対応しており、簡単な保護抵抗或いは分圧抵抗により簡単にロジックＩＣなどのパルス出力回路に入力することができる。

図１は本発明による多重電源システムの実施形態を示した回路ブロック図であり、この実施形態にあっては複数のスイッチング電源装置の出力を並列接続して負荷に電源を供給する場合を例にとっている。

図１において、本発明の多重電源システムは、例えばスイッチング電源装置１０−１，１０−２を備える。もちろんスイッチング電源装置は図示の２台以外に、必要に応じて任意の複数台を使用することができる。スイッチング電源装置１０−１，１０−２は、スイッチング電源装置１０−１は直流電源を入力する入力端子１２ａ，１２ｂを有し、入力端子１２ａ，１２ｂに続いて、この実施形態にあっては１次側にアクティブフィルタ５２を設け、２次側にスイッチングレギュレータ５４を設け、スイッチングレギュレータ５４の出力を出力端子１４ａ，１４ｂに接続している。

出力端子１４ａ，１４ｂには出力電源線２０が接続されており、出力電源線２０は他のスイッチング電源装置１０−２の出力端子１２ａ，１２ｂを並列接続し、負荷側をシステム出力端子２２ａ，２２ｂに接続している。

アクティブフィルタ５２は周知の回路であり、スイッチング制御により全波整流した電圧波形の位相に電流波形の位相が一致するようにスイッチングを行って力率を１に改善することで、輻射雑音を低減する。スイッチングレギュレータ５４は出力電圧を一定電圧に保つようにスイッチング制御を行う。

スイッチング電源装置１０−１には同期出力端子１６ａ，１６ｂと同期入力端子１８ａ，１８ｂが設けられる。この実施形態にあってはスイッチング電源装置１０−１の同期出力端子１６ａ，１６ｂから同期信号線２４を引き出しており、同期信号線２４にスイッチング電源装置１０−１自身の同期入力端子１８ａ，１８ｂ及び他のスイッチング電源装置１０−２の同期入力端子１８ａ，１８ｂを接続している。

スイッチング電源装置１０−１には発振回路２５が設けられる。発振回路２５はクロック発振器２６を備え、所定のスイッチング周波数に対応した周波数のクロックパルス、例えば１００ｋＨｚのクロックパルスを発振する。クロック発振器２６の発振クロックはフィルタ２８に入力される。フィルタ２８はローパスフィルタを使用しており、クロック発振器２６からのクロックパルスを正弦波状の信号に変換する。

フィルタ２８からの正弦波状発振信号は増幅器３０で増幅された後、抵抗Ｒ１及びコンデンサＣ１を介して同期出力端子１６ａに与えられる。コンデンサＣ１は同期出力端子１６ａに対し発振回路２５を直流的に分離し、交流的に接続しており、同期入力端子１８ａに誤って出力電源線２０などを接続した際の直流の印加から発振回路２５の破壊を防止する。

同期入力端子１８ａ，１８ｂに対しては、コンデンサＣ２及び抵抗Ｒ２の直列回路を介してフォトカプラ３２−１，３２−２のフォトダイオードＰＤ１，ＰＤ２が相互に逆極性となるように接続されている。コンデンサＣ２はフォトカプラ３２−１，３２−２のフォトダイオードＰＤ１，ＰＤ２を同期入力端子１８ａに対し直流的に分離し、交流的に接続しており、同期入力端子１８ａに誤って出力電源線２０などを結線した際の直流の印加による破壊を防止する。

同期入力端子１８ａ，１８ｂには、同期信号線２４を介して発振回路２５より正弦波状発振信号が加わり、正弦波状発振信号の正の半サイクルの期間でフォトカプラ３２−１のフォトダイオードＰＤ１に電流が流れて発光し、次の負の半サイクルの期間でフォトカプラ３２−２のフォトダイオードＰＤ２に電流が流れて発光する動作を繰り返す。

フォトカプラ３２−１，３２−２に対応して第１クロック生成回路３４−１と第２クロック生成回路３４−２が設けられる。第１及び第２クロック生成回路３４−１，３４−２は同じ回路構成を持ち、第１クロック生成回路３４−１を代表して回路構成を示している。

第１クロック生成回路３４−１にはフォトカプラ３２−１の受光側となるフォトトランジスタＰＴ１が設けられ、そのコレクタはロジック電源電圧Ｖ２より高い電源電圧Ｖ１を供給する電源端子４４に接続される。

フォトトランジスタＰＴ１に対しては第１ＰＮＰトランジスタ３６−１がカスケード接続される。即ち、フォトトランジスタＰＴ１のエミッタを第１ＰＮＰトランジスタ３６−１のエミッタに接続し、そのベースに対しロジック電源電圧Ｖ２を供給するロジック電源端子４５を接続している。

このフォトトランジスタＰＴ１に対する第１ＰＮＰトランジスタ３６−１のカスケード接続により、フォトカプラ３２−１の高周波特性がスイッチング周波数を伝送するには不足している点を補い、スイッチング周波数として例えば１００ｋＨｚを伝送可能な状態に高周波特性を向上させる。

第１ＰＮＰトランジスタ３６−１に続いては、定電流源として動作する第２ＰＮＰトランジスタ３８−１をカスケード接続している。即ち、第１ＰＮＰトランジスタ３６−１のコレクタを第２ＰＮＰトランジスタ３８−１のエミッタに接続し、第２ＰＮＰトランジスタ３８−１のコレクタをグランドに接続している。

第２ＰＮＰトランジスタ３８−１のコレクタとベースの間にはコンデンサＣ３が接続され、またベースとコレクタの間にはコンデンサＣ３の充電用抵抗Ｒ４が接続される。また、コンデンサＣ３と並列には放電用抵抗Ｒ３が接続される。

第２ＰＮＰトランジスタ３８−１は、フォトトランジスタＰＴ１の受光によるオン動作に伴う第１ＰＮＰトランジスタ３６−１のオンによるコンデンサＣ３の充電で、ベース・エミッタ間電圧Ｖ_ＢＥがほぼ一定電圧とすることで定電流動作を行い、第２ＰＮＰトランジスタ３８−１によって定電流負荷を形成し、これにより負荷を高インピーダンス化し、フォトカプラ３２−１における変換効率のばらつきに起因したパルス電流のばらつきを抑え、ほぼ一定のパルス電流を受光電流として流すようにしている。

第２ＰＮＰトランジスタ３８−１に続いては、クロックパルスを出力するパルス出力回路として機能するロジックＩＣ４０が設けられる。ロジックＩＣ４０としては例えばアンバータを使用する。ロジックＩＣ４０の入力に対しては、この実施形態にあっては第２ＰＮＰトランジスタ３８−１のベースとなるＢ点の電圧を保護抵抗Ｒ５を介して入力接続している。

またロジックＩＣ４０に入力する電圧としては、後の実施形態で明らかにするように、第２ＰＮＰトランジスタ３８−１のエミッタとなるＡ点の電圧を抵抗分圧で入力するようにしてもよい。このロジックＩＣ４０に入力するＡ点またはＢ点のパルス電圧は、フォトトランジスタＰＴ１がオフのタイミングで、ロジック電源端子４５より与えられるロジック電源電圧Ｖ２付近の電圧レベルをグランドレベルに対し持っており、これによってロジックＩＣ４０の入力電位のＨレベルに受光パルスの入力電位がほぼ適合しており、受光パルスのロジックＩＣ４０に対する入力回路が簡単になる。

ロジックＩＣ４０からは同期信号線２４により入力された正弦波状発振信号となる同期信号の周波数に一致した周波数のクロックパルスがクロック出力端子４６に出力され、アクティブフィルタ５２に供給されて力率を改善するためのスイッチング制御に使用される。

また第２ＰＮＰトランジスタ３８−１のベースとなるＢ点の受光パルス電圧をパルス検知回路４２に入力し、パルス検知回路４２よるクロックパルス生成を検知して、電源動作信号出力端子４８より電源動作信号をアクティブフィルタ５２に出力している。パルス検知回路４２からの電源動作信号は、アクティブフィルタ５２に設けているスイッチング素子のドライバＩＣに設けた専用のオン、オフ動作端子に接続され、電源動作信号を受けた際にアクティブフィルタ５２が起動する。

第２クロック生成回路３４−２は、フォトカプラ３２−２を使用して伝送した同期信号からクロックパルス信号を生成しており、フォトカプラ３２−２のフォトダイオードＰＤ２はフォトカプラ３２−1のフォトダイオードＰＤ１に対し逆相接続していることから、正弦波状発振信号の負の半サイクルでＨレベルとなるクロックパルスをクロック出力端子４６からスイッチングレギュレータ５４に供給している。

また、パルス検知回路によるクロックパルスの生成検知で電源動作信号を電源動作信号出力端子４８からスイッチングレギュレータ５４に供給し、スイッチングレギュレータ５４に設けているスイッチング素子をオン、オフ制御するドライバＩＣの専用のオン、オフ端子に供給することで、クロックパルス生成検知の際にスイッチングレギュレータ５４を起動する。

次に図１の動作の実施形態を説明する。スイッチング電源装置１０−１，１０−２の入力端子１２ａ，１２ｂのそれぞれに所定の直流電源を供給すると、スイッチング電源装置１０−１の発振回路２５が動作し、クロック発振器２６からのクロックパルスがフィルタ２８で正弦波状発振信号に波形変換された後、増幅器３０で増幅され、抵抗Ｒ１及びコンデンサＣ１を介して同期出力端子１６ａ，１６ｂから同期信号線２４に出力される。

同期信号線２４に出力された正弦波状発振信号は、スイッチング電源装置１０−１及び１０−２の同期入力端子１８ａ，１８ｂから装置内に入力され、クロックパルスが生成される。

このクロックパルスの生成をスイッチング電源装置１０−１について説明すると、同期信号線２４に出力された正弦波状同期信号の正の半サイクルでフォトカプラ３２−１のフォトダイオードＰＤ１に電流が流れて発光し、この光を受けてフォトトランジスタＰＴ１が導通する。

フォトトランジスタＰＴ１が導通を開始すると、カスケード接続した第１ＰＮＰトランジスタ３６−１がオンし、これに伴い同じくカスケード接続した第２ＰＮＰトランジスタ３８−１のエミッタ・ベース間に接続したコンデンサＣ３が充電用抵抗Ｒ４の通る充電電流で充電され、第２ＰＮＰトランジスタ３８−１のベース・エミッタ間をほぼ一定電圧にバイアスする。このため第２ＰＮＰトランジスタ３８−１は定電流動作を行い、フォトトランジスタＰＴ１が導通している間、ほぼ一定電流を受光電流として流す。

第２ＰＮＰトランジスタ３８−１の定電流動作により、Ｂ点の電圧はそれまでのほぼロジック電源電圧Ｖ２から第２ＰＮＰトランジスタ３８−１のエミッタ・コレクタ間電圧_{ＶＥＣ（ＯＮ）}に低下し、ロジックＩＣ４０に対する入力がＨレベルからＬレベルとなり、ロジックＩＣ４０として例えばインバータを使用している場合、反転によりＨレベルからに立ち上がったクロックパルスをクロック出力端子４６からアクティブフィルタ５２に出力する。同時にＢ点のパルス電圧がパルス検知回路４２で検知され、パルス検知回路４２はアクティブフィルタ５２に対し電源動作信号を出力して起動させる。

フォトカプラ３２−１のフォトトランジスタＰＴ１に対するフォトダイオードＰＤ１からの光入力が断たれると、フォトトランジスタＰＴ１がオフとなり、カスケード接続した第１ＰＮＰトランジスタ３６−１もオフとなる。これによってコンデンサＣ３の充電が断たれ、コンデンサＣ３は放電用抵抗Ｒ３を介して放電し、ベース・エミッタ間電圧Ｖ_ＢＥがなくなることで第２ＰＮＰトランジスタ３８−１もオフし、ロジックＩＣ４０に対するＢ点の電圧はＨレベルとなり、これによってロジックＩＣ４０からのクロックパルスがＬレベルに立ち下がる。

以下、同期信号線２４により供給される正弦波状発振信号の正の半サイクルごとにＨレベルとなるクロックパルスの出力が繰り返される。

一方、第２クロック生成回路３４−２にあっては、同期信号線２４から供給される正弦波状発振信号の負の半サイクルの期間でフォトカプラ３２−２のフォトダイオードＰＤ２が発光し、フォトトランジスタＰＴ２が導通し、第１クロック生成回路３４−１におけると同様にしてクロックパルスがスイッチングレギュレータ５４に出力され、同時にパルス検知回路４２によるパルス検出で電源動作信号がスイッチングレギュレータ５４に出力され、スイッチングレギュレータ５４が起動してスイッチング動作を開始する。

次のスイッチング電源装置１０−２についても、スイッチング電源装置１０−１の場合と同様、同期信号線２４から同期入力端子１８ａ，１８ｂに正弦波状発振信号が入力されることで、フォトカプラを介して第１クロック生成回路及び第２クロック生成回路によるクロックパルスの生成が行われ、同じく内蔵しているアクティブフィルタ５２及びスイッチングレギュレータ５４に対するクロックパルスの供給とパルス検出に基づく電源動作信号の供給により、スイッチング動作を開始することになる。

図２は図１の実施形態によるシステム電源出力のリップル電圧の説明図である。図１の多重電源システムにあっては、スイッチング電源装置１０−１に設けた発振回路２５からのスイッチング周波数を持つ正弦波状発振信号を同期信号として、スイッチング装置１０−１，１０−２のそれぞれでアクティブフィルタ及びスイッチングレギュレータによるスイッチング動作が行われているため、スイッチング電源装置１０−１，１０−２のスイッチング周波数は完全に一致しており、装置間でスイッチング周波数が相違することにより発生する干渉によるリップル電圧は存在せず、スイッチング制御に伴うリップル電圧ΔＶ１のみが出力電圧に現れる。

このためスイッチング電源装置１０−１，１０−２の干渉によるリップル電圧がないことから、スイッチングレギュレータ５４の出力チョークコイルの振動による異音の発生や、システム負荷として例えばミキサーなどを接続していた場合の可聴周波数帯域の干渉によるリップル電圧に起因したＳ／Ｎの劣化などを確実に防止することができる。

図３は図１の第１クロック生成回路３４−１におけるＡ点及びＢ点のパルス電圧波形のタイムチャートである。図３（Ａ）はＡ点、即ち第２ＰＮＰトランジスタ３８−１のエミッタの電圧であり、フォトトランジスタＰＴ１の光入力による第１ＰＮＰトランジスタ３６−１のオン状態における第２ＰＮＰトランジスタ３８−１の定電流動作時、Ａ点電圧は電圧Ｖ３となっている。この電圧Ｖ３は第２ＰＮＰトランジスタ３８−１のオン状態におけるコレクタ・エミッタ間電圧Ｖ_{ＣＥ２（ＯＮ）}であり、約０．２ボルトとなる。

またＡ点の電圧は、フォトトランジスタＰＴ１に対する光入力が断たれ、第１ＰＮＰトランジスタ３６−１及び第２ＰＮＰトランジスタ３８−１がオフとなるタイミングで、電圧Ｖ４となる。この電圧Ｖ４は
Ｖ４＝Ｖ２＋Ｖ_ＢＥ１−Ｖ_{ＣＥ1(ＯＮ)}
＝Ｖ２＋０．７［Ｖ］−０．２［Ｖ］
＝Ｖ２＋０．５［Ｖ］
となる。

図３（Ｂ）はＢ点の電圧である。Ｂ点の電圧は、フォトトランジスタＰＴ１に光入力があり、第１ＰＮＰトランジスタ３６−１がオンし、第２ＰＮＰトランジスタ３８−１が定電流動作している際に、電圧Ｖ５となる。この電圧Ｖ５は
Ｖ５＝Ｖ_{ＣＥ２（ＯＮ）}＋Ｖ_ＢＥ２
＝０．２［Ｖ］−０．７［Ｖ］
＝−０．５［Ｖ］
となる。

また、フォトトランジスタＰＴ１に対する光入力が断たれ、第１ＰＮＰトランジスタ３６−１及び第２ＰＮＰトランジスタ３８−１がオフとなるときには、電圧Ｖ６となる。この電圧Ｖ６は
Ｖ６＝Ｖ２＋Ｖ_ＢＥ１−Ｖ_{ＣＥ1(ＯＮ)}−Ｖ_ＢＥ２
＝Ｖ２＋０．７［Ｖ］−０．２［Ｖ］−０．７［Ｖ］
＝Ｖ２−０．２［Ｖ］
となる。

この図３（Ａ）のＡ点の電圧及び図３（Ｂ）のＢ点のパルス電圧のいずれについても、ロジックＩＣ４０におけるロジック電源電圧Ｖ２にほぼ一致する電圧とグランドレベルとの間で決まる電圧となり、図１の実施形態にあっては図３（Ｂ）のＢ点の電圧をロジックＩＣ４０に入力しており、このＢ点の電圧はフォトトランジスタＰＴ１に光入力があったとき負の電圧となるＶ５となるが、保護抵抗Ｒ５を介してロジックＩＣ４０に入力接続することで、Ｌレベル入力条件としてロジックＩＣ４０の論理レベルに合わせた受光パルスの入力とすることができる。

また図３（Ａ）のＡ点の電圧については、Ｈレベルとなる電圧レベルがロジック電源電圧Ｖ２を超えていることから、例えばＡ点の電圧を抵抗分割によりロジックＩＣ４０に入力することで、ロジックＩＣの論理レベルに適合したパルス入力として適応させることが簡単にできる。

図４は本発明による多重電源システムの他の実施形態を示した回路ブロック図であり、この実施形態にあっては複数のスイッチング電源装置の出力を直列接続した場合を例にとっている。また図４の実施形態にあっては、図１の実施形態におけるアクティブフィルタは使用しておらず、スイッチングレギュレータのみであり、したがって同期信号から生成するクロックパルスは１系統のみとしている。

図４において、スイッチング電源装置１０−１１，１０−１２は同じ回路構成を持ち、スイッチング電源装置１０−１１に代表して示す回路構成を備えている。

スイッチング電源装置１０−１１には、入力端子１２ａ，１２ｂに続いてスイッチングレギュレータ５４を備えており、スイッチングレギュレータ５４の出力を出力端子１４ａ，１４ｂに接続し、更に出力電源線２０により他のスイッチング電源装置１０−１２に対し直列接続し、複数のスイッチング電源装置１０−１１，１０−１２，・・・の出力電圧を加算した電圧をシステム出力端子２２ａ，２２ｂから負荷に供給するようにしている。

スイッチング電源装置１０−１１は同期出力端子１６ａ，１６ｂを持ち、ここから同期信号線２４を外部に引き出しており、同期信号線２４にはスイッチング電源装置１０−１１自身の同期入力端子１８ａ，１８ｂ及び他のスイッチング電源装置１０−１２の同期入力端子１８ａ，１８ｂを接続している。

ここで、同期信号線２４に対するスイッチング電源装置１０−１１の同期入力端子１８ａ，１８ｂの接続と、スイッチング電源装置１０−１２の同期入力端子１８ａ，１８ｂの接続は、接続極性が逆極性となるように接続している。即ち、スイッチング電源装置１０−１１の同期入力端子１８ａは同期出力端子１６ａからの同期信号線２４ａに接続しているが、スイッチング電源装置１０−１２にあっては同期入力端子１８ａは同期信号線２４ｂ側に接続している。またスイッチング電源装置１０−１１の同期入力端子１８ｂは同期信号線２４ｂに接続しているが、スイッチング電源装置１０−１２にあっては同期入力端子１８ｂは同期信号線２４ａに接続している。

同期入力端子１８ａ，１８ｂに対しては、スイッチング電源装置１０−１１，１０−１２のいずれにあっても、コンデンサＣ２及び抵抗Ｒ２を介してフォトカプラ３２のフォトダイオードＰＤ１を接続しているが、同期信号線２４に対する接続極性が逆極性となっているため、スイッチング電源装置１０−１１にあっては同期信号線２４の正の半サイクルでフォトダイオードＰＤ１が発光し、これに対しスイッチング電源装置１０−１２にあっては同期信号線２４における負の半サイクルでフォトダイオードＰＤ１が発光する。その結果、生成されるクロックパルスはスイッチング電源装置１０−１１と１０−１２ではクロック位相が逆相関係となる。

またフォトカプラ３２のフォトダイオードＰＤ１と並列にはダイオードＤ１を逆極性で接続し、フォトダイオードＰＤ１を導通する半サイクルの信号に対し、残りの半サイクルについてはダイオードＤ１を導通し、これによってコンデンサＣ２を充放電している。

スイッチング電源装置１０−１１に設けた発振回路２５は、この実施形態にあっては正弦波発振器５６を設けており、したがって図１のクロック発振器を用いた場合のようなフィルタを設ける必要がなく、正弦波発振器５６からの正弦波発振信号を増幅器３０で増幅した後、抵抗Ｒ１及びコンデンサＣ１を介して同期出力端子１６ａ，１６ｂに出力している。

またクロック生成回路３４は、スイッチングレギュレータ５４に対しクロックパルスを供給するだけでよいことから、１系統のみ設けている。クロック生成回路３４の構成は図１の第１クロック生成回路３２−１と同じ構成及び動作を持つ。この点は他のスイッチング電源装置１０−１２についても同様である。

次に図４の実施形態の動作を説明する。スイッチング電源装置１０−１１，１０−１２の入力端子１２ａ，１２ｂに直流電源が供給されると、それぞれの発振回路２５が動作するが、同期信号線２４を接続しているスイッチング電源装置１０−１１の発振回路２５のみが有効に動作する。

発振回路２５にあっては、正弦波発振器５６が正弦波信号を発振し、増幅器３０で増幅した後、抵抗Ｒ１及びコンデンサＣ１を介して同期信号線２４に正弦波発振信号を出力する。同期信号線２４の正弦波発振信号は、スイッチング電源装置１０−１１，１０−１２の同期入力端子１８ａ，１８ｂからフォトカプラ３２のフォトダイオードＰＤ１を発光駆動する。

この場合、スイッチング電源装置１０−１１と１０−１２では同期入力端子１８ａ，１８ｂの同期信号線２４に対する接続極性が逆極性となっているため、例えばスイッチング電源装置１０−１１のフォトダイオードＰＤ１が正弦波発振信号の半サイクルにより導通して発光したとき、スイッチング電源装置１０−１２のフォトダイオードＰＤ１には逆極性の正弦波発振信号の半サイクルが加わり、ダイオードＤ１が導通し、フォトカプラによる伝送は行われない。

したがって、この場合にはスイッチング電源装置１０−１１に設けたフォトカプラ３２による伝送のみが行われ、クロック生成回路３４よりクロックパルスがスイッチングレギュレータ５４に出力され、同時にパルス検知に基づく電源動作信号がスイッチングレギュレータ５４に出力する。

正弦波同期信号の次の半サイクルではスイッチング電源装置１０−１２のフォトカプラ３２による伝送が行われ、これに基づくクロックパルス及び電源動作信号がスイッチングレギュレータに供給され、半サイクルの位相遅れをもってスイッチング電源装置１０−１２のスイッチング動作が行われる。

その結果、スイッチング電源装置１０−１１，１０−１２の出力端子１４ａ，１４ｂから直列接続した出力電源線２０に出力される出力電圧に現れるリップル電圧は、両者の間で１８０°位相が異なっているため直列接続により相殺され、システム出力端子２２ａ，２２ｂにおけるリップル電圧を大幅に低減することができる。

なお上記の実施形態にあっては、スイッチング電源装置に内蔵した発振回路からの正弦波状発振信号を同期信号として、それぞれの電源装置でクロックパルスを生成してスイッチング動作を行わせているが、スイッチング電源装置に内蔵した発振回路を設けず、外部に水晶発振器などに基づいて基準クロックパルスを精密に発生するクロック発振回路を設け、この外部のクロック発振回路からのクロックパルスを同期信号線２４により各スイッチング電源装置の同期入力端子１８ａ，１８ｂに供給することで、高精度なスイッチング周波数で発振するスイッチング電源装置を簡単に構成することができる。

また図１の実施形態にあっては、クロックパルスを２系統必要とするスイッチング電源装置を負荷に対し並列接続した場合を例にとるものであったが、直列接続する場合についても同様である。また図１のクロックパルスを２系統発生するスイッチング電源装置につき、同期信号線２４に対する一対のスイッチング電源装置の間の同期入力端子１８ａ，１８ｂに対する接続を図４の実施形態と同様、逆極性となるように接続することで、出力電圧に現れるリップル電圧を相殺して大幅に低減することができる。

更に図４のクロックパルスを１系統必要とするスイッチング電源装置を用いたシステムについても、出力端子を並列接続して負荷に供給するシステム構成とできることはもちろんである。

また本発明は、その目的と利点を損なうことのない適宜の変形を含み、更に上記の実施形態に示した数値による限定は受けない。

複数のスイッチング電源装置の出力を並列接続した本発明による多重電源システムの実施形態を示した回路ブロック図図１のシステムによる出力電圧のリップル成分の説明図図１のＡ点及びＢ点のパルス波形のタイムチャート複数のスイッチング電源装置の出力を直列接続した本発明による多重電源システムの実施形態を示した回路ブロック図従来の多重電源システムのブロック図従来システムによる出力電圧のリップル成分の説明図

符号の説明

１０−１，１０−２，１０−１１，１０−１２：スイッチング電源装置
１２ａ，１２ｂ：入力端子
１４ａ，１４ｂ：出力端子
１６ａ，１６ｂ：同期出力端子
１８ａ，１８ｂ：同期入力端子
２０：出力電源線
２２ａ，２２ｂ：システム出力端子
２４：同期信号線
２５：発振回路
２６：クロック発振器
２８：フィルタ
３０：増幅器
３２，３２−１，３２−２：フォトカプラ
３４：クロック生成回路
３４−１：第1クロック生成回路
３４−２：第2クロック生成回路
３６−１，３６−２：第1ＰＮＰトランジスタ
３８−１，３８−２：第2ＰＮＰトランジスタ
４０：ロジックＩＣ
４２：パルス検知回路
４４：電源端子
４５：ロジック電源端子
４６：クロック出力端子
４８：電源動作信号出力端子
５０：グランド端子
５２：アクティブフィルタ
５４：スイッチングレギュレータ
５６：正弦波発振器

Claims

複数のスイッチング電源装置を並列接続又は直列接続して負荷に電源を供給する多重電源システムに於いて、
前記スイッチング電源装置の各々は、
所定のスイッチング周波数をもつ正弦波状発振信号を同期信号として出力する発振回路と、
前記発振回路からの同期信号を外部に出力する同期出力端子と、
同期信号を入力する同期入力端子と、
前記同期入力端子から入力した同期信号を電気的に分離して伝送するフォトダイオードとフォトトランジスタを備えたフォトカプラと、
前記フォトカプラにより伝送された正弦波状の同期信号から矩形状のクロックパルスを生成するクロック生成回路と、
前記クロック生成回路のクロックパルスに基づいたスイッチング動作により出力電圧を一定電圧に制御するスイッチング電源回路と、
を備え、
特定のスイッチング電源装置の同期出力端子に、自己のスイッチング電源装置の同期入力端子を含めた全てのスイッチング電源装置の同期入力端子を、同期信号線により外部から接続したことを特徴とする多重電源システム。
請求項１記載の多重電源システムに於いて、前記同期出力端子及び前記同期入力端子の各々には直流的に分離するコンデンサを直列に接続したことを特徴とする多重電源システム。
請求項１記載の多重電源システムに於いて、
前記フォトカプラ及び前記クロック生成回路を２組備え、前記同期入力端子にコンデンサを介して前記２組のフォトカプラのフォトダイオードを相互に逆極性に並列接続し、前記２組のクロック生成回路から逆相関係にある２系統のクロックパルスを生成し、
前記スイッチング電源回路は１次側にアクティブフィルタを設けると共に２次側にスイッチングレギュレータを設け、前記２組のクロック生成回路の出力を前記アクティブフィルタと前記スイッチングレギュレータのおのおの絶縁されたスイッチング部に接続することを特徴とする多重電源システム。
請求項１記載の多重電源システムに於いて、前記クロック生成回路は、
ロジック電源電圧より高い所定電圧の電源ラインにコレクタを接続した前記フォトトランジスタのエミッタに第１ＰＮＰトランジスタのエミッタを接続すると共に前記第１ＰＮＰトランジスタのベースを前記ロジック電源電圧ラインに接続し、
前記第１ＰＮＰトランジスタのコレクタに第２ＰＮＰトランジスタのエミッタを接続すると共に第２ＰＮＰトランジスタのコレクタをグランドに接続し、
前記第２ＰＮＰトランジスタのエミッタ・コレクタ間にコンデンサを接続し、
前記コンデンサと並列に放電抵抗を接続し、
前記コンデンサとグランド間に充電用抵抗を接続し、
前記第２ＰＮＰトランジスタのエミッタ又はベースを、クロックパルスを出力するパルス出力回路に入力接続し、
前記フォトトランジスタの光入力によるオン動作に伴って前記第１ＰＮＰトランジスタをオンして前記コンデンサから前記充電用抵抗に充電電流を流して充電することにより前記第２ＰＮＰトランジスタを定電流駆動し、前記フォトトランジスタの光入力の遮断によるオフ動作に伴って前記第１ＰＮＰトランジスタ及び前記第２ＰＮＰトランジスタをオフする動作を繰り返すことを特徴とする多重電源システム。
請求項１記載の多重電源システムに於いて、更に、前記クロック生成回路によるクロックパルスの生成を検知して前記スイッチング電源回路に電源動作信号を出力して起動させるパルス検知回路を備えたことを特徴とする多重電源システム。
請求項１記載の多重電源システムに於いて、一対のスイッチング電源装置の一方の同期入力端子を前記同期信号線に同相接続すると共に他方の同期入力端子を前記同期信号線に逆相接続することにより、一対のスイッチング電源装置に供給するクロックパルスの位相を逆相関係に設定して負荷への出力電圧に重畳されるリップル電圧を相殺することを特徴とする多重電源システム。