JP4726098B2 - 連想メモリ符号化出力 - Google Patents
連想メモリ符号化出力 Download PDFInfo
- Publication number
- JP4726098B2 JP4726098B2 JP31443999A JP31443999A JP4726098B2 JP 4726098 B2 JP4726098 B2 JP 4726098B2 JP 31443999 A JP31443999 A JP 31443999A JP 31443999 A JP31443999 A JP 31443999A JP 4726098 B2 JP4726098 B2 JP 4726098B2
- Authority
- JP
- Japan
- Prior art keywords
- data word
- address
- data
- output signal
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
Description
【産業上の利用分野】
この発明は、連想メモリに係り、より具体的には積和論理を実行するためにメモリを使用することを可能にする結合回路を有する連想メモリに関する。
【0002】
【従来の技術】
通常通り付与された1998年3月3日提出のハイルの米国特許出願第09/034050号(これはここにおいて全体的に参照として組み入れられる)は、要求に応じて積項(「p項」)または積和論理を実行するのに使用され得る大きなメモリを含むプログラム可能な論理配列集積回路装置を示す。選択的にこれらの大きなメモリはランダムアクセスメモリ(「RAM」)またはリードオンリメモリ(「ROM」)として使用されることが可能である。通常通り付与された1998年10月6日提出のハイル等の米国特許出願第09/167220号およびハイルの1999年4月15日提出の米国特許出願第09/292448号(これらは参照として全体的に組み入れられている)は、連想メモリとしてメモリのブロックの使用の別の可能性を示す。しかしながら、言及された参考文献はともに連想メモリから一般に要求される出力信号の提供に重要な回路機構が充当されることを意図する。そのような出力信号は典型的に(1)連想メモリ内に蓄積されたデータワードが付加されたデータワードと適合していることが見つけられるかどうかを示す適合信号と(2)付加されたデータワードと適合することが見いだされたメモリ内のワードのアドレスを示すアドレス信号(例えば二進数コード)を含む。ヴィーンストラの参考文献においては、例えば第二のメモリブロックは、アドレスは符号化され、連想メモリとして作動する第一のメモリブロックのための適合信号を供給するようプログラムされる。先に言及したハイルの参考文献において、分割された適合及びアドレス符号化回路機構は連想メモリ出力信号の提供として示される。
【0003】
連想メモリの能力を一時的のみに利用する汎用装置(例えば、プログラム可能な論理配列集積回路装置)上でその能力を提供することが要求されるため、連想メモリのオプションを提供するためにあまりに多くの回路資源を専有しなければならないようにはしないことが望ましい。
【0004】
【発明が解決しようとする課題】
前述の視点より、本発明の目的は、特にプログラム可能な論理装置のような多目的回路機構のための改善された連想メモリ能力を提供することである。
【0005】
さらに好適な本発明の目的は、p項モードで演算可能であるか、または積和出力能力を有するメモリブロックを、必要とされる回路機構をほとんど追加せずまたは全く追加せずに連想メモリとして使用し得るようにすることである。
【0006】
【課題を解決するための手段】
本発明の目的は、メモリブロック内のアドレスと一致するデータワードを蓄積し、その結果適用データワードの適合が見いだされた時点で、データワードを蓄積し、適合する符号化された「仮想」アドレスを提供する関連の積和回路機構により、メモリブロックのp項出力が論理的に結合されるという本発明の原理に従って達成される。具体的には、適合した各ワードは関連付けられた唯一の仮想アドレスを連想メモリ内に有する。積和回路機構が仮想アドレスを符号化するために、適合した各ワードはメモリブロック内の一つまたは複数の実際のアドレスに蓄積される。実際のアドレスがデータワード用に選択されることにより、データワードが付加されるデータワードと適合する際に、適合するデータワードに関連する仮想アドレスの符号と一致するグループ内で、メモリからの一つまたは複数のp項出力信号の結果が生じる。例えば、仮想アドレス符号は二進数符号である。この場合奇数の仮想アドレスのデータは、符号化した仮想アドレスの最も重要でないビットを生成するために積和回路機構に提供されるp項を生成する総て実際のアドレスに蓄積される。この例について続けると、二進符号化仮想アドレスの次に重要でない場所において1によって符号化される必要のある仮想アドレスの総てのデータワードは、符号化された仮想アドレスの次に重要でないビットを生成する積和回路機構に提供されるp項を生成する実際のアドレスに蓄積される。ごく少量の回路機構(例えば、メモリブロックを含んだプログラム可能な論理装置のプログラム可能な論理構成要素)は連想メモリの特徴のために適合した出力信号を提供する符号化された仮想アドレス信号の論理ORを形成するのに使用し得る。
【0007】
本発明のその他の特徴、構成、ならびに利点は、添付の図面を参照しながら以下に記述する好適な実施例の詳細な説明により明らかにされよう。
【0008】
【実施例】
図1は、メモリ11および関連する積和出力回路機構402/304/410/110を示すブロック線図であり、これら総ては前述の米国特許出願第09/292448号における同様な要素と同一の参照符号で示されている。図1の要素101′および205も、前述の参考文献の一致する番号の要素と同様なものである。メモリブロック11は、連想メモリモード内の32ビットデータワードを記憶することが可能である。メモリ11は、上述の参考文献のようにランダムアクセスメモリ(「RAM」)モード、リードオンリメモリ(「ROM」)モード、一般の積項(「p項」)モード、一般積和モード等他のモードを操作する能力を有し、しかしながらこれら種々の能力について詳細に説明する必要はない。本発明に従ったメモリブロック11および関連する回路機構を含むプログラム可能な論理装置の例は、クリフ等の米国特許第5550782号、クリフ等の米国特許第5689195号、クリフ等の米国特許第5909126号、クリフ等の米国特許5963049号およびジェファーソン等による1999年3月10日提出の米国特許出願第09/266235号に示されており、これらは全体的に参照として組み入れられている。
【0009】
本発明の目的のためにメモリブロック11は、32の物理的なまたは「実際の」アドレス位置1−32を有しそれぞれ32ビットデータワードを蓄積する能力を備えた位置を有するとみなす。データワードは、データを蓄積し要求された位置1−32を動作可能にしている間、導線205経由でワードよりメモリブロックへデータを適用することによりメモリブロック11内で、蓄積される。いずれかの位置1−32に蓄積されるデータワードが導線101′経由でメモリブロックへ適用されるデータワードと適合する際、適合するデータワードを含む位置のp項出力402/304は論理1となる。さもなければp項出力402/304は論理0となる。
【0010】
本発明に従って付加されたデータワードと比較される15以上の異なるデータワードがメモリブロック11内に32の実際のアドレス位置1−32に蓄積され得る。これら15のデータワードはそれぞれメモリブロック11内の独自の関連付けられた「仮想」アドレス1−15を有する。また、本発明に従ってメモリブロック11内の32の実際のアドレス位置であるp項出力402/304は8個からなる4つのグループに集められる。p項のグループ分けは積和ORゲート410a−dにより実効される。前記の米国特許出願第09/292448号の図3を参照して具体的には、ORゲート410a−dは導線408INおよび408OUTにより鎖状に接続されるそれぞれ4つの積和ORゲート410を示す。こうしてORゲート410a−dはそれぞれメモリブロック11内の近接する8個の実際のアドレス位置からの8個の近接p項論理ORである出力信号110a−dを生成する。(先に参照した図3を再び参照することにより、出力110a−dそれぞれは、ORゲート410a−dの関連する信号により表現される鎖状に4つのORゲート410最後の信号に関連する出力信号110に一致する。)出力信号110a−dそれぞれは、付加されたデータワードと適合し蓄積されたデータワードの仮想アドレスを4ビット二進符号化した一位置を表現するのに使用される。
【0011】
適合した出力信号110a−dを生成するために、付加されたデータワードと比較される各データワードは、蓄積されたデータワードの仮想アドレスを適宜に符号化して論理1である各信号110a−dに関連付けられた実際のアドレス位置に蓄積される。具体的には、出力信号110aは、4ビット、二進符号化仮想アドレス中の最も重要でない(2の0乗)ビットを使用すると仮定すると、奇数の仮想アドレスを有する各データワードは出力信号110aに関連する実際のアドレス位置のそれぞれ一つに蓄積される。こうして図1に示すように仮想アドレス1、3,5,7,9,11,13および15のデータワードは出力信号110aに関連する8つの実際のアドレス位置1−8内に蓄積される。従ってこれら蓄積されたいずれかのデータワードが導線205経由でメモリブロック11に適用されるデータワードと適合する際、関連するp項402/304は論理1となる。これは、ORゲート410aの出力信号および110aの出力信号が論理1であることに起因する。
【0012】
前記の例を続けると、仮想二進アドレスである次に重要な(2の1乗)位置の論理1に寄与する蓄積されたデータワードそれぞれが出力信号110bに関連する8個の実際のアドレス位置9−16のそれぞれ一つに蓄積される。こうして図1に示されるように、仮想アドレス2,3,6,7,10,11,14および15のデータワードは実際のアドレス位置9−16に蓄積される。出力信号110bは、これらのデータワードのいずれかが導線205経由で適用されるデータ信号と適合する時は常に論理1となる。
【0013】
さらにこの例を続けると、仮想二進符号化アドレスの次に重要な(2の2乗)位置の論理1に寄与する各データワードは、出力信号110cに関連する8個の実際のアドレス位置17−24のそれぞれに蓄積される。こうして仮想アドレス4,5,6,7,12,13,14および15のデータワードは実際のアドレス位置17−24に蓄積される。従って、これらデータワードのいずれかが導線205経由で適用されるデータワードと適合する際、関連するp項402/304は論理1となり、その結果ORゲート410cの出力および出力信号110cもまた論理1となる。
【0014】
前述の例を完結させると、二進数符号化仮想アドレスの第2から第3電源への論理1に寄与する仮想アドレスの各データワードは、実際のアドレス位置25−32へそれぞれ蓄積される。こうして仮想アドレス8,9,10,11,12,13,14および15のデータワードは実際のアドレス位置に蓄積される。従って、これら蓄積されたデータワードのいずれかが導線205経由で適用されるデータワードと一致する際は、ORゲート410dの出力および出力信号110dは論理1となる。
【0015】
以上を簡単に要約すると仮想アドレス1のデータワードは、出力信号110aに関連する実際のアドレス位置内に(二進数符号化仮想アドレスの0乗から2乗)蓄積される。従って、この蓄積されたデータワードが導線205経由で適用されるデータワードと適合する場合は出力信号110aのみが論理1であり、二進数アドレス0001を与え、これは仮想アドレス1の二進数符号である。仮想アドレス6のデータワードは、出力信号110bおよび100cに関連する実際のアドレス位置に蓄積される。従って、この蓄積されたデータワードが導線205経由で適用されるデータワードと適合する場合、出力信号110bおよび110cは論理1となり二進数アドレス0110を提供し、それは仮想アドレス6の二進数符号である。
【0016】
以上より、あるデータワードは実際のアドレス位置1−32にのみ蓄積され、あるデータワードは2つの実際のアドレス位置に蓄積され、またあるデータワードは3つの実際のアドレス位置に蓄積され、またあるデータは(仮想アドレス15を有する)4つの実際のアドレス位置であるとみなされる。データワードが蓄積され位置がデータワードの蓄積のために選択される回数はそのデータワードの仮想アドレスの二進数符号に一致する。
【0017】
図2は導線110a−d上の二進数符号化仮想アドレス出力信号A(3..0)に加えて、導線205経由で適応されるデータワードと15個の蓄積されたデータワードのいずれかが適合していると判明した場合は、常に適合出力信号504を生成することが必要となり、その場合には出力信号ORゲート900を追加的に適用し得る。適合信号504は、信号110a−dのいずれかが論理1である場合はいつも論理1となる。図1に示される回路機構がプログラム可能な論理装置の一部であると仮定すると、単体で比較的単純な論理要素あるいはモジュールがORゲート900により表現される機能を実行することが要求され、それゆえ適合信号504を供給する。
【0018】
前述のことは、本発明の結果として、この回路機構が典型的な連想メモリ出力信号(すなわちアドレスAおよび適合出力信号)を供給する連想メモリとしての機能を実施することを可能にするために、前記の米国特許出願第09/034050号に示された回路機構に対してまったく何も(またはほとんどなにも)追加する必要が無いことを例示している。アドレス信号(例えば二進数符号)は、選択された出力導線110上に出現する。信号論理要素またはモジュールは、適合信号を提供するためにアドレス信号と結合され得る。
【0019】
15個以上の蓄積されたデータワードを比較可能な連想メモリが必要とされる場合、メモリブロック11がさらに実際のアドレスを供給することが可能である。選択的に複数のメモリブロック11は、優先度の低い順序のアドレスビットをそれぞれ提供するA出力およびより高い優先度のアドレス情報を提供する適合信号を平行して使用することができる。
【0020】
アドレス出力信号は、二進数符号である必要はない。必要に応じて仮想アドレス情報のいずれかの他の符号化を代わりに使用することができる。例えば、比較されるデータワードはメモリブロック11内に蓄積可能であり、その結果これら仮想アドレス情報は、グレイ符号、二進符号、十進符号、または他の要求される符号の出力である。
【0021】
前述において簡潔に示したように、付加されたデータワードと比較されるデータワードは既知の書き込み手順(前記米国特許出願第09/034050号および第09/292448号参照)を使用してメモリ11内に書き込み可能である。具体的には、導線101′は蓄積されるデータの供給に使用され、一方実際のアドレス位置1−32の一つ(または複数個)はそのデータの蓄積のために選択される。
【0022】
以上は本発明の原理の説明に過ぎず、当業者においては本発明の範囲および概念から逸脱することなく種々の設計変更をなし得ることは勿論である。例えば、ここで示され記述された具体的なメモリブロックは(ともにワードの長さおよび蓄積位置の数について)必要に応じて変更して使用し得る。同様に、二進数符号の使用は説明のためのものであり、必要に応じて他の符号(それらのいくつかは特別に説明した)を使用することもできる。本発明の範囲内におけるさらに別の変更例として、前述の具体的信号および論理レベルは説明のためのものであり、必要に応じて異なる信号または論理レベルを代わりに使用することができる。ここで示され記述された具体的な論理装置は一例に過ぎず、必要に応じて論理的に同等な代用品を使用することができる。
【図面の簡単な説明】
【図1】本発明に従っていくつかのメモリ位置内に蓄積された種々のデータワードを備えた連想メモリ回路機構を説明的に示す概略回路ブロック線図である。
【図2】本発明に従って図1の回路と共に使用し得る追加回路の実施例を示す概略回路ブロック線図である。
【符号の説明】
1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,18,19,20,21,22,23,24,25,26,27,28,29,30,31,32 実際のアドレス
1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,16,17,18,19,20,21,22,23,24,25,26,27,28,29,30,31,32 仮想アドレス
11 メモリ
101′ 導線
110a,110b,110c、110d 出力信号
205 導線
304 p項出力
402 p項出力
410a,410b,410c,410d 積和ORゲート
504 適合出力信号
900 出力信号ORゲート
Claims (4)
- メモリ内に蓄積された少なくとも幾つかのデータワードが複数のアドレス出力信号の応答によって表示される符号化されたアドレス出力信号を生成するための連想メモリの操作方法であって:
前記符号が複数の場所を有する二進数符号であるときに、メモリ内のデータワード蓄積位置の各集合を前記複数の場所の各々に関連付けするステップと;
各データワードが前記アドレス出力信号により表示される各仮想アドレスを有するときに、前記各データワードを前記各場所と関連付けされたデータワード蓄積位置内に蓄積するステップであって、その結果、複数のアドレス出力信号の応答によって表示される各データワードは複数のデータワード蓄積位置に完全に同じように蓄積されてなるステップと;
各集合についてこの集合内の各データワード蓄積位置から付加されるデータワードに対する応答を組成してこの集合と関連付けられたアドレス出力信号を生成するステップとからなる連想メモリの操作方法。 - 前記各場所についてデータワードの仮想アドレスが論理1である請求項1記載の方法。
- 各集合について前記組成がこの集合内の各データワード蓄積位置から付加されるデータワードに対する応答の論理ORを形成することを含む請求項1記載の方法。
- データワードの一つが付加されたデータワードに応答するものであることを示す適合出力を生成するためにいずれかのアドレス出力信号内において応答を検出することをさらに含む請求項1記載の方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10719798P | 1998-11-05 | 1998-11-05 | |
US60/107197 | 1999-09-02 | ||
US09/389,995 US6453382B1 (en) | 1998-11-05 | 1999-09-02 | Content addressable memory encoded outputs |
US09/389995 | 1999-09-02 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000149572A JP2000149572A (ja) | 2000-05-30 |
JP4726098B2 true JP4726098B2 (ja) | 2011-07-20 |
Family
ID=26804501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31443999A Expired - Fee Related JP4726098B2 (ja) | 1998-11-05 | 1999-11-04 | 連想メモリ符号化出力 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6453382B1 (ja) |
EP (1) | EP0999554B1 (ja) |
JP (1) | JP4726098B2 (ja) |
DE (1) | DE69928898D1 (ja) |
Families Citing this family (62)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6407576B1 (en) * | 1999-03-04 | 2002-06-18 | Altera Corporation | Interconnection and input/output resources for programmable logic integrated circuit devices |
US7142011B1 (en) | 2002-04-24 | 2006-11-28 | Altera Corporation | Programmable logic device with routing channels |
US6781408B1 (en) | 2002-04-24 | 2004-08-24 | Altera Corporation | Programmable logic device with routing channels |
US7230451B1 (en) | 2005-08-22 | 2007-06-12 | Altera Corporation | Programmable logic device with routing channels |
US8620980B1 (en) | 2005-09-27 | 2013-12-31 | Altera Corporation | Programmable device with specialized multiplier blocks |
US7590676B1 (en) | 2005-09-27 | 2009-09-15 | Altera Corporation | Programmable logic device with specialized multiplier blocks |
US7902864B1 (en) | 2005-12-01 | 2011-03-08 | Altera Corporation | Heterogeneous labs |
US8266198B2 (en) | 2006-02-09 | 2012-09-11 | Altera Corporation | Specialized processing block for programmable logic device |
US8041759B1 (en) | 2006-02-09 | 2011-10-18 | Altera Corporation | Specialized processing block for programmable logic device |
US8266199B2 (en) | 2006-02-09 | 2012-09-11 | Altera Corporation | Specialized processing block for programmable logic device |
US8301681B1 (en) | 2006-02-09 | 2012-10-30 | Altera Corporation | Specialized processing block for programmable logic device |
US7836117B1 (en) | 2006-04-07 | 2010-11-16 | Altera Corporation | Specialized processing block for programmable logic device |
US7822799B1 (en) | 2006-06-26 | 2010-10-26 | Altera Corporation | Adder-rounder circuitry for specialized processing block in programmable logic device |
US8386550B1 (en) | 2006-09-20 | 2013-02-26 | Altera Corporation | Method for configuring a finite impulse response filter in a programmable logic device |
US8386553B1 (en) | 2006-12-05 | 2013-02-26 | Altera Corporation | Large multiplier for programmable logic device |
US7930336B2 (en) | 2006-12-05 | 2011-04-19 | Altera Corporation | Large multiplier for programmable logic device |
US7814137B1 (en) | 2007-01-09 | 2010-10-12 | Altera Corporation | Combined interpolation and decimation filter for programmable logic device |
US7865541B1 (en) | 2007-01-22 | 2011-01-04 | Altera Corporation | Configuring floating point operations in a programmable logic device |
US8650231B1 (en) | 2007-01-22 | 2014-02-11 | Altera Corporation | Configuring floating point operations in a programmable device |
US8645450B1 (en) | 2007-03-02 | 2014-02-04 | Altera Corporation | Multiplier-accumulator circuitry and methods |
US7949699B1 (en) | 2007-08-30 | 2011-05-24 | Altera Corporation | Implementation of decimation filter in integrated circuit device using ram-based data storage |
US8959137B1 (en) | 2008-02-20 | 2015-02-17 | Altera Corporation | Implementing large multipliers in a programmable integrated circuit device |
US8244789B1 (en) | 2008-03-14 | 2012-08-14 | Altera Corporation | Normalization of floating point operations in a programmable integrated circuit device |
US8626815B1 (en) | 2008-07-14 | 2014-01-07 | Altera Corporation | Configuring a programmable integrated circuit device to perform matrix multiplication |
US8255448B1 (en) | 2008-10-02 | 2012-08-28 | Altera Corporation | Implementing division in a programmable integrated circuit device |
US8307023B1 (en) | 2008-10-10 | 2012-11-06 | Altera Corporation | DSP block for implementing large multiplier on a programmable integrated circuit device |
US8706790B1 (en) | 2009-03-03 | 2014-04-22 | Altera Corporation | Implementing mixed-precision floating-point operations in a programmable integrated circuit device |
US8805916B2 (en) | 2009-03-03 | 2014-08-12 | Altera Corporation | Digital signal processing circuitry with redundancy and bidirectional data paths |
US8468192B1 (en) | 2009-03-03 | 2013-06-18 | Altera Corporation | Implementing multipliers in a programmable integrated circuit device |
US8549055B2 (en) | 2009-03-03 | 2013-10-01 | Altera Corporation | Modular digital signal processing circuitry with optionally usable, dedicated connections between modules of the circuitry |
US8645449B1 (en) | 2009-03-03 | 2014-02-04 | Altera Corporation | Combined floating point adder and subtractor |
US8886696B1 (en) | 2009-03-03 | 2014-11-11 | Altera Corporation | Digital signal processing circuitry with redundancy and ability to support larger multipliers |
US8650236B1 (en) | 2009-08-04 | 2014-02-11 | Altera Corporation | High-rate interpolation or decimation filter in integrated circuit device |
US8412756B1 (en) | 2009-09-11 | 2013-04-02 | Altera Corporation | Multi-operand floating point operations in a programmable integrated circuit device |
US8396914B1 (en) | 2009-09-11 | 2013-03-12 | Altera Corporation | Matrix decomposition in an integrated circuit device |
US8539016B1 (en) | 2010-02-09 | 2013-09-17 | Altera Corporation | QR decomposition in an integrated circuit device |
US7948267B1 (en) | 2010-02-09 | 2011-05-24 | Altera Corporation | Efficient rounding circuits and methods in configurable integrated circuit devices |
US8601044B2 (en) | 2010-03-02 | 2013-12-03 | Altera Corporation | Discrete Fourier Transform in an integrated circuit device |
US8458243B1 (en) | 2010-03-03 | 2013-06-04 | Altera Corporation | Digital signal processing circuit blocks with support for systolic finite-impulse-response digital filtering |
US8484265B1 (en) | 2010-03-04 | 2013-07-09 | Altera Corporation | Angular range reduction in an integrated circuit device |
US8510354B1 (en) | 2010-03-12 | 2013-08-13 | Altera Corporation | Calculation of trigonometric functions in an integrated circuit device |
US8539014B2 (en) | 2010-03-25 | 2013-09-17 | Altera Corporation | Solving linear matrices in an integrated circuit device |
US8589463B2 (en) | 2010-06-25 | 2013-11-19 | Altera Corporation | Calculation of trigonometric functions in an integrated circuit device |
US8862650B2 (en) | 2010-06-25 | 2014-10-14 | Altera Corporation | Calculation of trigonometric functions in an integrated circuit device |
US8577951B1 (en) | 2010-08-19 | 2013-11-05 | Altera Corporation | Matrix operations in an integrated circuit device |
US8645451B2 (en) | 2011-03-10 | 2014-02-04 | Altera Corporation | Double-clocked specialized processing block in an integrated circuit device |
US9600278B1 (en) | 2011-05-09 | 2017-03-21 | Altera Corporation | Programmable device using fixed and configurable logic to implement recursive trees |
US8812576B1 (en) | 2011-09-12 | 2014-08-19 | Altera Corporation | QR decomposition in an integrated circuit device |
US9053045B1 (en) | 2011-09-16 | 2015-06-09 | Altera Corporation | Computing floating-point polynomials in an integrated circuit device |
US8949298B1 (en) | 2011-09-16 | 2015-02-03 | Altera Corporation | Computing floating-point polynomials in an integrated circuit device |
US8762443B1 (en) | 2011-11-15 | 2014-06-24 | Altera Corporation | Matrix operations in an integrated circuit device |
US8543634B1 (en) | 2012-03-30 | 2013-09-24 | Altera Corporation | Specialized processing block for programmable integrated circuit device |
US9098332B1 (en) | 2012-06-01 | 2015-08-04 | Altera Corporation | Specialized processing block with fixed- and floating-point structures |
US8996600B1 (en) | 2012-08-03 | 2015-03-31 | Altera Corporation | Specialized processing block for implementing floating-point multiplier with subnormal operation support |
US9207909B1 (en) | 2012-11-26 | 2015-12-08 | Altera Corporation | Polynomial calculations optimized for programmable integrated circuit device structures |
US9189200B1 (en) | 2013-03-14 | 2015-11-17 | Altera Corporation | Multiple-precision processing block in a programmable integrated circuit device |
US9348795B1 (en) | 2013-07-03 | 2016-05-24 | Altera Corporation | Programmable device using fixed and configurable logic to implement floating-point rounding |
US9379687B1 (en) | 2014-01-14 | 2016-06-28 | Altera Corporation | Pipelined systolic finite impulse response filter |
US9792988B2 (en) | 2014-08-12 | 2017-10-17 | Ciena Corporation | Parallel turbine ternary content addressable memory for high-speed applications |
US9684488B2 (en) | 2015-03-26 | 2017-06-20 | Altera Corporation | Combined adder and pre-adder for high-radix multiplier circuit |
US9779785B2 (en) | 2015-05-11 | 2017-10-03 | Wisconsin Alumni Research Foundation | Computer architecture using compute/storage tiles |
US10942706B2 (en) | 2017-05-05 | 2021-03-09 | Intel Corporation | Implementation of floating-point trigonometric functions in an integrated circuit device |
Family Cites Families (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3473160A (en) | 1966-10-10 | 1969-10-14 | Stanford Research Inst | Electronically controlled microelectronic cellular logic array |
US3634829A (en) | 1970-10-08 | 1972-01-11 | Us Army | Resolution of address information in a content addressable memory |
US3849638A (en) | 1973-07-18 | 1974-11-19 | Gen Electric | Segmented associative logic circuits |
DE2842288A1 (de) * | 1978-09-28 | 1980-04-17 | Siemens Ag | Datentransferschalter mit assoziativer adressauswahl in einem virtuellen speicher |
USRE34363E (en) | 1984-03-12 | 1993-08-31 | Xilinx, Inc. | Configurable electrical circuit having configurable logic elements and configurable interconnects |
DE3477622D1 (en) | 1984-11-30 | 1989-05-11 | Ibm | Memory using conventional cells to perform a ram or an associative memory function |
JP2541248B2 (ja) | 1987-11-20 | 1996-10-09 | 三菱電機株式会社 | プログラマブル・ロジック・アレイ |
US4912345A (en) | 1988-12-29 | 1990-03-27 | Sgs-Thomson Microelectronics, Inc. | Programmable summing functions for programmable logic devices |
JPH0312896A (ja) * | 1989-06-09 | 1991-01-21 | Fujitsu Ltd | 半導体記憶装置 |
US5099150A (en) | 1989-09-29 | 1992-03-24 | Sgs-Thomson Microelectronics, Inc. | Circuit block for programmable logic devices, configurable as a user-writable memory or a logic circuit |
US4975601A (en) | 1989-09-29 | 1990-12-04 | Sgs-Thomson Microelectronics, Inc. | User-writable random access memory logic block for programmable logic devices |
US5128559A (en) | 1989-09-29 | 1992-07-07 | Sgs-Thomson Microelectronics, Inc. | Logic block for programmable logic devices |
US5027011A (en) | 1989-10-31 | 1991-06-25 | Sgs-Thomson Microelectronics, Inc. | Input row drivers for programmable logic devices |
US5144582A (en) | 1990-03-30 | 1992-09-01 | Sgs-Thomson Microelectronics, Inc. | Sram based cell for programmable logic devices |
WO1992002879A1 (en) * | 1990-08-03 | 1992-02-20 | Du Pont Pixel Systems Limited | Virtual memory system |
JP2544020B2 (ja) | 1990-11-19 | 1996-10-16 | 川崎製鉄株式会社 | プログラマブル論理素子 |
US5121006A (en) | 1991-04-22 | 1992-06-09 | Altera Corporation | Registered logic macrocell with product term allocation and adjacent product term stealing |
US5550782A (en) | 1991-09-03 | 1996-08-27 | Altera Corporation | Programmable logic array integrated circuits |
US5270587A (en) | 1992-01-06 | 1993-12-14 | Micron Technology, Inc. | CMOS logic cell for high-speed, zero-power programmable array logic devices |
JP3103421B2 (ja) * | 1992-02-28 | 2000-10-30 | 川崎製鉄株式会社 | 符号化回路 |
US5383146A (en) | 1992-06-08 | 1995-01-17 | Music Semiconductors, Inc. | Memory with CAM and RAM partitions |
US5302865A (en) | 1993-02-16 | 1994-04-12 | Intel Corporation | High-speed comparator logic for wide compares in programmable logic devices |
GB9303084D0 (en) | 1993-02-16 | 1993-03-31 | Inmos Ltd | Programmable logic circuit |
US5362999A (en) | 1993-03-18 | 1994-11-08 | Xilinx, Inc. | EPLD chip with hybrid architecture optimized for both speed and flexibility |
US5386155A (en) | 1993-03-30 | 1995-01-31 | Intel Corporation | Apparatus and method for selecting polarity and output type in a programmable logic device |
US5809281A (en) | 1993-03-30 | 1998-09-15 | Altera Corporation | Field programmable gate array with high speed SRAM based configurable function block configurable as high performance logic or block of SRAM |
US5450608A (en) | 1993-04-15 | 1995-09-12 | Intel Corporation | Programmable logic having selectable output states for initialization and resets asynchronously using control bit associated with each product term |
KR950034265A (ko) | 1994-02-10 | 1995-12-28 | 도자끼 시노부 | 연상메모리 |
JP3605168B2 (ja) * | 1994-02-10 | 2004-12-22 | 川崎マイクロエレクトロニクス株式会社 | 連想メモリ |
US5689195A (en) | 1995-05-17 | 1997-11-18 | Altera Corporation | Programmable logic array integrated circuit devices |
KR0120579B1 (ko) | 1994-07-14 | 1997-10-30 | 김주용 | 리 프로그램가능한 프로그램어블 로직 어래이 |
US5574930A (en) | 1994-08-12 | 1996-11-12 | University Of Hawaii | Computer system and method using functional memory |
JPH0863975A (ja) | 1994-08-25 | 1996-03-08 | Fujitsu Ltd | スタティックramおよびこのスタティックramを有する処理装置 |
US5815726A (en) | 1994-11-04 | 1998-09-29 | Altera Corporation | Coarse-grained look-up table architecture |
US5532957A (en) | 1995-01-31 | 1996-07-02 | Texas Instruments Incorporated | Field reconfigurable logic/memory array |
US5909126A (en) | 1995-05-17 | 1999-06-01 | Altera Corporation | Programmable logic array integrated circuit devices with interleaved logic array blocks |
-
1999
- 1999-09-02 US US09/389,995 patent/US6453382B1/en not_active Expired - Fee Related
- 1999-10-25 EP EP99308429A patent/EP0999554B1/en not_active Expired - Lifetime
- 1999-10-25 DE DE69928898T patent/DE69928898D1/de not_active Expired - Lifetime
- 1999-11-04 JP JP31443999A patent/JP4726098B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE69928898D1 (de) | 2006-01-19 |
EP0999554A1 (en) | 2000-05-10 |
US6453382B1 (en) | 2002-09-17 |
EP0999554B1 (en) | 2005-12-14 |
JP2000149572A (ja) | 2000-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4726098B2 (ja) | 連想メモリ符号化出力 | |
US5940332A (en) | Programmed memory with improved speed and power consumption | |
US5852569A (en) | Content addressable memory multiple match detection circuit | |
US4958377A (en) | Character string identification device with a memory comprising selectively accessible memory areas | |
US5530814A (en) | Bi-directional crossbar switch with control memory for selectively routing signals between pairs of signal ports | |
JPS605498A (ja) | 連想メモリ装置 | |
KR970049545A (ko) | 프로그래머블 패리티 체킹 및 비교 회로 | |
KR910014830A (ko) | 반도체 메모리를 사용한 뉴럴 네트워크 정보처리 장치 | |
US3644906A (en) | Hybrid associative memory | |
JPS63250752A (ja) | メモリ・システム | |
KR930018593A (ko) | 반도체 기억장치 | |
JPS62217353A (ja) | ダイナミックに再配置可能なベクトルビットスライスを使用する単一命令多重デ−タセルアレイ処理装置 | |
JPH11120775A (ja) | 内容アドレスメモリシステム | |
JPS61502789A (ja) | 双方向の対称なケ−トアレイを有しワ−ド長でプログラム可能な自己テストを行なうメモリ | |
JP2000353388A (ja) | 内容参照可能メモリの改良 | |
JPH09167495A (ja) | データ記憶ユニット及び該ユニットを用いたデータ記憶装置 | |
US4334289A (en) | Apparatus for recording the order of usage of locations in memory | |
EP0690450B1 (en) | Memory circuit sequentially accessible by arbitrary address | |
US4744053A (en) | ROM with mask programmable page configuration | |
TW397986B (en) | Dynamic memory with two operation modes | |
JP2982902B2 (ja) | 半導体メモリ | |
JP2002184172A (ja) | データ記憶装置 | |
JPH0250654B2 (ja) | ||
US6590511B2 (en) | Retrievable memory capable of outputting a piece of data with respect to a plurality of results of retrieve | |
JPS62194562A (ja) | キヤツシユメモリシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090410 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090709 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090715 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100127 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100423 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100511 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100525 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100528 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100622 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100625 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100727 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110309 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110323 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110323 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110408 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |