JP4725425B2

JP4725425B2 - 半導体レーザを作製する方法

Info

Publication number: JP4725425B2
Application number: JP2006157575A
Authority: JP
Inventors: 宣弘嵯峨
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 2006-06-06
Filing date: 2006-06-06
Publication date: 2011-07-13
Anticipated expiration: 2026-06-06
Also published as: JP2007329191A

Description

本発明は、半導体レーザを作製する方法に関する。

非特許文献１には、ＧａＡｓ基板上に形成されたＩｎＧａＡｓ／ＧａＡｓ量子井戸構造が記載されている。６．４ｎｍ厚のＩｎ_０．４２Ｇａ_０．５８Ａｓ／ＧａＡｓ単一量子井戸構造からのフォトルミネッセンススペクトルの半値全幅は、７７Ｋおよび室温においてそれぞれ９．７８ｍｅＶおよび１８．４ｍｅＶである。この量子井戸構造のピーク波長は、１．２２３マイクロメートルである。摂氏４００度において成長された量子井戸構造からは、インジウム組成が０．４以上でも、シャープなスペクトルが得られる。このために、ＧａＡｓ成長中に成長温度を摂氏５５０度から摂氏４００度に下げており、成長を中断すること無く摂氏４００度でＩｎＧａＡｓを成長している。温度の変更は３分間で行われる。ＧａＡｓの成長温度は、ＩｎＧａＡｓ半導体の成長温度と異なる。
J. Appl. phys. 78(3) 1 August 1995, pp.1685-1688

実用的なＩｎＧａＡｓ／ＧａＡｓ量子井戸構造を得るためには、ＩｎＧａＡｓ／ＧａＡｓ量子井戸構造の成長を摂氏５００度以下の温度で行うことが必要である。非特許文献１に記載された方法では、ＧａＡｓ成長中に成長温度を摂氏４００度に下げた後に、摂氏４００度でＩｎＧａＡｓを成長している。成長を中断することを避けるために、成膜中に温度変更を実行している。一方、ＧａＡｓ半導体の平坦性を向上するために、ＧａＡｓ半導体の成膜を摂氏５８０度程度で行うことが好適である。非特許文献１に記載された方法を用いると、ＧａＡｓ半導体の膜厚が厚くなる。

本発明は、このような事情を鑑みてなされたものであり、ＧａＡｓ半導体領域とＩｎを含むIII−Ｖ化合物半導体との界面の平坦性を向上させることを可能な、半導体レーザを作製する方法を提供することを目的とする。

本発明の一側面に係る発明は、半導体レーザを作製する方法である。この方法は、（ａ）第１のIII−Ｖ化合物半導体上にＧａＡｓ領域を摂氏５３０度以上６００度以下の範囲の基板温度で成長する工程と、（ｂ）前記ＧａＡｓ領域を成長した後に、Ａｓ原料を供給し摂氏４００度以上４９０度以下の範囲の温度に変更する工程と、（ｃ）該温度を変更した後に、ＧａＡｓ薄膜を成長する工程と、（ｄ）分子線エピタキシ法を用いて、インジウムを含む第２のIII−Ｖ化合物半導体からなる井戸層を前記ＧａＡｓ薄膜上に成長する工程とを備え、前記ＧａＡｓ薄膜の厚さは前記ＧａＡｓ領域の厚さよりも大きい。

インジウムを含む第２のIII−Ｖ化合物半導体の成長において三次元成長を抑制するために、この半導体を摂氏５００度以下の温度で成長することが求められる。一方、ＧａＡｓ半導体の成長は、上記温度よりも高温で行われることが好ましい。なぜなら、井戸層のための半導体膜の平坦性が良好になると共に、量子井戸構造のフォトルミネッセンススペクトルの半値幅が狭くなるからである。また、インジウムを含む第２のIII−Ｖ化合物半導体の成長温度に合わせた低温でＧａＡｓ半導体を成長した後に、引き続いて第２のIII−Ｖ化合物半導体の成長を行う場合、過剰なヒ素がＧａＡｓ半導体内で非発光中心を形成する。このため、フォトルミネッセンススペクトルの強度が低下する。さらに、成長を中断して温度変更を行った後に、インジウムを含む第２のIII−Ｖ化合物半導体をＧａＡｓ半導体上に成長する場合、フォトルミネッセンススペクトルの強度が低下する。しかしながら、本発明に係る方法では、高温でＧａＡｓ領域を成長した後に、成膜すること無しに温度を摂氏４００度以上４９０度以下の温度に変更して、更にＧａＡｓ薄膜を成長する。これによれば、フォトルミネッセンススペクトルの強度低下を避けることができる。

本発明の一側面に係る半導体レーザを作製する方法は、（ｅ）分子線エピタキシ法を用いて、前記第２のIII−Ｖ化合物半導体のバンドギャップ波長より小さいバンドギャップ波長を有する第３のIII−Ｖ化合物半導体からなるバリア層を前記ＧａＡｓ薄膜上に成長する工程を備えることができる。この方法によれば、単一量子井戸構造の半導体レーザだけでなく、多重量子井戸構造の半導体レーザも作製される。

本発明の一側面に係る半導体レーザを作製する方法では、前記ＧａＡｓ薄膜の厚さは５ｎｍ以上であることが好ましい。厚さ５ｎｍ未満では、成膜すること無しに温度を摂氏４００度以上４９０度以下の範囲の温度に変更した影響が現れる。また、前記ＧａＡｓ薄膜の厚さは２０ｎｍ以下であることが好ましい。厚さ２０ｎｍを越えると、ＧａＡｓ表面の平坦性が低下する。

本発明の一側面に係る半導体レーザを作製する方法では、前記第２のIII−Ｖ化合物半導体はＩｎＧａＡｓまたはＧａＩｎＮＡｓであることが好ましい。

本発明に係る方法によれば、特にＩｎＧａＡｓ膜およびＧａＩｎＮＡｓ膜においてフォトルミネッセンススペクトルの半値幅が良好になる。

本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。

以上説明したように、本発明によれば、ＧａＡｓ半導体領域とＩｎＧａＡｓ半導体領域との界面の平坦性を向上させることを可能な、半導体レーザを作製する方法が提供される。

本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の半導体レーザを作製する方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。

（第１の実施の形態）
図１（Ａ）、図１（Ｂ）、図１（Ｃ）、図２（Ａ）、図２（Ｂ）および図２（Ｃ）は、本実施の形態に係る半導体レーザを作製する方法の主要な工程を示す図面である。

図１（Ａ）に示されるように、結晶成長のための基板を準備する。この基板は、III−Ｖ化合物半導体からなり、例えばＧａＡｓ基板１１であることができる。ＧａＡｓ基板１１は、結晶成長装置１３に配置される。結晶成長装置１３は分子線ビームエピタキシ装置である。結晶成長に先立って、ＧａＡｓ基板１１の主面１１ａのサーマルクリーニングを行う。サーマルクリーニングの温度は、例えば摂氏５８０度である。サーマルクリーニングにより、ＧａＡｓ基板１１の表面１１ａの自然酸化膜が除去される。

図１（Ｂ）に示されるように、成膜原料Ｆ１を供給して、ＧａＡｓ基板１１上にＧａＡｓ領域１５が結晶成長装置１３を用いて成長される。このＧａＡｓ領域１５は、ＧａＡｓ基板１１の主面１１ａの全体を覆っている膜である。このＧａＡｓ膜の厚さは、例えば０．１９マイクロメートルである。ＧａＡｓ領域１５の成長温度Ｔ１は、摂氏５３０度以上であることが好ましい。また、成長温度Ｔ１は、好ましく６００度以下である。

図１（Ｃ）に示されるように、ＧａＡｓ領域１５を成長した後に、ヒ素原料以外の成膜原料を供給することなく、結晶成長装置１３における基板温度を成長温度Ｔ１から温度Ｔ２に下げる。温度Ｔ２は、井戸層の成長のために好適な温度である。結晶成長装置１３において、基板温度を、例えば摂氏４９０度以下の温度に変更する。また、基板温度を、例えば４００度以上の温度に変更する。温度Ｔ２は上記の温度範囲にあることが好ましい。この温度変更は、結晶成長装置１３の反応炉の真空を破ることなく行われる。

図２（Ａ）に示されるように、温度変更の後に、成膜原料Ｆ２を供給してＧａＡｓ薄膜１７を温度Ｔ２において成長する。ＧａＡｓ薄膜１７の厚さはＧａＡｓ領域１５の厚さよりも小さい。半導体レーザを作製する方法では、ＧａＡｓ薄膜１７の厚さは５ｎｍ以上であることが好ましい。厚さ５ｎｍ未満では、成膜すること無しに温度を摂氏４００度以上４９０度以下の範囲の温度に変更した影響が現れる。また、ＧａＡｓ薄膜１７の厚さは２０ｎｍ以下であることが好ましい。厚さ２０ｎｍを越えると、ＧａＡｓ表面の平坦性が低下する。好適には、ＧａＡｓ薄膜１７の厚さは１０ｎｍ程度である。この成長中断の時間としては、温度変更を開始して温度が安定するまでの時間が必要である。安定までの時間は、装置の構造に依存しており、またできるだけ短いことが望ましい。

図２（Ｂ）に示されるように、ＧａＡｓ薄膜１５の成長の後に、成膜原料Ｆ３を供給して、インジウムを含む第２のIII−Ｖ化合物半導体層１９を成長する。第２のIII−Ｖ化合物半導体層１９の成膜温度は、例えば温度Ｔ２である。第２のIII−Ｖ化合物半導体層１９は、例えばＩｎＧａＡｓまたはＧａＩｎＮＡｓである。第２のIII−Ｖ化合物半導体層１９は、例えば井戸層として機能する。第２のIII−Ｖ化合物半導体層１９の厚さは、例えば７ｎｍ程度である。ＩｎＧａＡｓ井戸層を用いる半導体レーザの量子井戸構造は、例えば１１００ｎｍ〜１１５０ｎｍの範囲内の発光波長を実現するように設けられている。

図２（Ｃ）に示されるように、第２のIII−Ｖ化合物半導体層１９の成長の後に、成膜原料Ｆ４を供給してＧａＡｓ膜２１を成長する。ＧａＡｓ膜２１は、例えばキャップ層として機能する。ＧａＡｓ膜２１の厚さは、例えば０．１マイクロメートルである。ＧａＡｓ膜２１を、第２のIII−Ｖ化合物半導体層１９の成長温度から変更を行うことなく成長することができ、また、第２のIII−Ｖ化合物半導体層１９の成長温度よりも高い温度で成長することもできる。成長中断を行うことなく、第２のIII−Ｖ化合物半導体層１９の成長からＧａＡｓ膜２１の成長へ移ることが好ましい。

インジウムを含む第２のIII−Ｖ化合物半導体１９の成長において三次元成長を抑制するために、この半導体１９を摂氏５００度以下の温度で成長することが必要である。一方、井戸層のための半導体膜１９の平坦性を良好にすると共に、量子井戸構造のフォトルミネッセンススペクトルの半値幅を狭くするために、ＧａＡｓ半導体の成長は上記温度よりも高温で行われることが好ましい。また、第２のIII−Ｖ化合物半導体（インジウムを含むIII−Ｖ化合物半導体）の成長温度に合わせた低温でＧａＡｓ半導体を成長した後に、引き続いて第２のIII−Ｖ化合物半導体の成長を行うと、過剰なヒ素がＧａＡｓ半導体内に取り込まれる。これらは非発光中心を形成するので、フォトルミネッセンススペクトルの強度が低下する。さらに、成長を中断して温度変更を行った後に、インジウムを含む第２のIII−Ｖ化合物半導体をＧａＡｓ半導体上に成長すると、フォトルミネッセンススペクトルの強度が低下する。しかしながら、本実施の形態に係る方法によれば、高温でＧａＡｓ領域を成長した後に、成膜すること無しに温度を摂氏４５０度以上４９０度以下の温度に変更して、更にＧａＡｓ薄膜１７を成長する。これによれば、フォトルミネッセンススペクトルの強度低下を避けることができる。

（実施例１）
引き続き、いくつかの実施例を説明する。いずれの実験例においても、成長に先立ってサーマルクリーニング（摂氏５８０度、２０分）を行う。また、成膜速度は１μｍ／ｈとしている。フォトルミネッセンス波長は、室温で１１００ｎｍである。ヒ素のフラックス強度は３．５×１０^−５Ｔｏｒｒである。

例１：
ＧａＡｓ成長１：膜厚０．１μｍ、成長温度、摂氏４７０度
Ｉｎ_０．３Ｇａ_０．７Ａｓ成長：膜厚７ｎｍ、成長温度、４７０度
ＧａＡｓ成長２：膜厚０．１μｍ、成長温度、４７０度
例２：
ＧａＡｓ成長１：膜厚０．１μｍ、成長温度、摂氏５３０度
成長中断：温度５３０度から４７０度へ温度変更、５分間
Ｉｎ_０．３Ｇａ_０．７Ａｓ成長：膜厚７ｎｍ、成長温度、摂氏４７０度
ＧａＡｓ成長２：膜厚０．１μｍ、成長温度、４７０度
例３：
ＧａＡｓ成長１：膜厚０．０９μｍ、成長温度、摂氏５３０度
成長中断：温度５３０度から４７０度へ温度変更、５分間
ＧａＡｓ成長２：膜厚０．０１μｍ、成長温度、摂氏４７０度
Ｉｎ_０．３Ｇａ_０．７Ａｓ成長：膜厚７ｎｍ、成長温度、４７０度
ＧａＡｓ成長３：膜厚０．０２μｍ、成長温度、４７０度から５８０度
ＧａＡｓ成長４：膜厚０．０８μｍ、成長温度、摂氏５８０度
例４：
ＧａＡｓ成長２：膜厚０．０９μｍ、成長温度、摂氏５８０度
成長中断：温度５８０度から４７０度へ温度変更、５分間
ＧａＡｓ成長２：膜厚０．０１μｍ、成長温度、摂氏４７０度
Ｉｎ_０．３Ｇａ_０．７Ａｓ成長：膜厚７ｎｍ、成長温度、４７０度
ＧａＡｓ成長３：膜厚０．０２μｍ、成長温度、４７０度〜５８０度変更中
ＧａＡｓ成長４：膜厚０．０８μｍ、成長温度、摂氏５８０度
例５：
ＧａＡｓ成長１：膜厚０．０９μｍ、成長温度、摂氏６００度
成長中断：温度６００度から４７０度へ温度変更、５分間
ＧａＡｓ成長２：膜厚０．０１μｍ、成長温度、摂氏４７０度
Ｉｎ_０．３Ｇａ_０．７Ａｓ成長：膜厚７ｎｍ、成長温度、４７０度
ＧａＡｓ成長３：膜厚０．０２μｍ、成長温度４７０度〜６００度へ変更中
ＧａＡｓ成長４：膜厚０．０８μｍ、成長温度、摂氏６００度
例６：
ＧａＡｓ成長１：膜厚０．０９μｍ、成長温度、摂氏５８０度
成長中断１：温度５８０度から４７０度へ温度変更、５分間
ＧａＡｓ成長２：膜厚０．０１μｍ、成長温度、摂氏４７０度
Ｉｎ_０．３Ｇａ_０．７Ａｓ成長：膜厚７ｎｍ、成長温度、４７０度
ＧａＡｓ成長３：膜厚０．０２μｍ、成長温度、４７０度
成長中断２：温度（摂氏）４７０度から５８０度へ温度変更、５分間
ＧａＡｓ成長４：膜厚０．０８μｍ、成長温度、摂氏５８０度
例７：
ＧａＡｓ成長１：膜厚０．０９μｍ、成長温度、摂氏５８０度
成長中断１：温度５８０度〜４７０度へ温度変更、５分間
ＧａＡｓ成長２：膜厚０．０１μｍ、成長温度、摂氏４７０度
Ｉｎ_０．３Ｇａ_０．７Ａｓ成長：膜厚７ｎｍ、成長温度、４７０度
ＧａＡｓ成長３：膜厚０．１μｍ、成長温度、４７０度
例８：
ＧａＡｓ成長１：膜厚０．１μｍ、成長温度、摂氏４７０度
Ｉｎ_０．３Ｇａ_０．７Ａｓ成長：膜厚７ｎｍ、成長温度、４７０度
成長中断：温度４７０度〜５３０度へ温度変更、５分間
ＧａＡｓ成長２：膜厚０．１μｍ、成長温度、摂氏５３０度

これらの実験例の各々により作製された試料のフォトルミネッセンスのピーク強度および半値幅を求めると
試料名ピーク強度（任意単位）半値幅（単位：ｍｅＶ）
例１：１４４
例２：ノイズレベル
例３：１．１３５
例４：１．６２３
例５：０．８２５
例６：１．３５２１
例７：１３０．４
例８：０．５６９
である。これらの実験結果によれば、例１と比較して、例３、例４、例５、例６、例７において半値幅が優れる。また、例１の結果と比較すると、例３、例４、例６においてピーク強度が優れる。

また、ＧａＡｓ成長後に成長中断中に温度を下げて、ＧａＡｓを成長せず直ちにＩｎＧａＡｓを成長した場合には、フォトルミネッセンス発光強度がノイズレベルにまで低下した。これは、界面での成長中断が過剰なヒ素や不純物のパイルアップにより非発光再結合中心を増加させていることを示している。

さらに、摂氏５８０度でＧａＡｓを成長した後に、成長中断を行わずにＧａＡｓ成長中に成長温度を下げる（例えば１度／秒の速度で摂氏４７０度に降温）と、フォトルミネッセンス強度が例１の約６０パーセントにまで低下した。ＧａＡｓ成長中に成長中断をせずに温度変更をすると、温度変更開始から温度安定までの時間には３分程度はかかる。１μｍ／ｈの成長速度では、温度遷移領域の厚みが０．０５μｍ以上となるので、高温成長の効果がなくなる。

ＩｎＧａＡｓを成長した後にＧａＡｓキャップ膜の成長温度は、ＩｎＧａＡｓの成長温度と同じでもよいし、温度を上昇させてもよい。ＧａＡｓ／ＩｎＧａＡｓ界面と同様の理由により、ＩｎＧａＡｓの表面を露出させた状態で成長中断した後にＧａＡｓを成長してＩｎＧａＡｓ／ＧａＡｓ界面を形成することは、避けることが良い。

つまり、ＧａＡｓ領域を成長した後に、Ａｓ以外の成膜原料を供給することなく摂氏４００度以上４９０度以下の範囲の温度に変更すること、該温度を変更した後にＧａＡｓ薄膜を成長すること、引き続いて井戸層（例えば、ＩｎＧａＡｓ）をＧａＡｓ薄膜上に成長することが好ましい。図３は、フォトルミネッセンススペクトルの半値幅を示す図面である。図４は、フォトルミネッセンススペクトルのピーク強度を示す図面である。
ＧａＡｓ成長温度（摂氏）ＦＷＨＭＰＬ強度（任意単位）
Ｔｅｍｐ１：４７０６０１
Ｔｅｍｐ２：５３０３５１．３
Ｔｅｍｐ３：５８０１８１．６
Ｔｅｍｐ４：６００２５０．８
である。

ＧａＡｓ成長温度が摂氏５００度以上になると、ＰＬスペクトルの半値幅が改善される。また、摂氏６００度で成長したＧａＡｓ膜の表面はわずかにくもり気味であった。従って、ＧａＡｓ成長温度としては、摂氏５００度を越え６００度以下が望ましい。低温で成長中断した場合は、成長中断しなかった場合より半値幅は広くなっているが、ＧａＡｓの成長温度を高くすれば成長中断の悪影響を除去できる。摂氏５３０度以上６００度以下の範囲の基板温度でＧａＡｓを成長することが好ましい。図４を参照すると、ＧａＡｓの成長温度を上げるにつれて、摂氏６００度では低下が見られるがＰＬ強度は改善される傾向にある。故に、摂氏５５０度以上の温度がＧａＡｓ成長温度としてより好ましく、また５８０度以下の温度がＧａＡｓ成長温度として好ましい。

ＩｎＧａＡｓの成長温度とＶ／ＩＩＩ比を下記のように変えてＩｎＧａＡｓＳ量子井戸（ＱＷ）を成長したところ、ＰＬ強度と半値幅は以下のようになった。ＩｎＧａＡｓ層成長条件以外は例４と同様で、ＧａＡｓ成長温度はいずれも摂氏５８０度である。
Ｔｅｍｐ１からＴｅｍｐ４まではＡｓフラックス強度が１×１０^−５Ｔｏｒｒ、
Ｔｅｍｐ５は１×１０^−４Ｔｏｒｒ、Ｔｅｍｐ６は１×１０^−５Ｔｏｒｒである。
ＩｎＧａＡｓ成長温度（摂氏）ＦＷＨＭＰＬ強度（任意単位）
Ｔｅｍｐ１：４４０２５７
Ｔｅｍｐ２：４３０２３１．７
Ｔｅｍｐ３：４２０２２０．８
Ｔｅｍｐ４：４００２００．１
Ｔｅｍｐ５：４９０２９５
Ｔｅｍｐ６：４９０５０５・５
成長温度が４２０度以下になると実用上必要な程度のＰＬ強度が得られなくなる。また３次元成長抑制のため、高温になるほど高Ａｓ圧が必要となるが、成長温度４９０℃で３０ｍｅＶ以下の半値幅を得るために必要なフラックス強度は1×１０^−４Ｔｏｒｒとなる。これ以上のフラックス強度は、ＭＢＥ成長では実用上困難であり、成長温度上限は４９０℃がのぞましい。従ってＩｎＧａＡｓの場合は成長温度は４２０℃から４９０℃がより望ましい。

（第２の実施の形態）
図５（Ａ）、図５（Ｂ）、図５（Ｃ）、図６（Ａ）、図６（Ｂ）および図６（Ｃ）は、本実施の形態に係る半導体レーザを作製する方法の主要な工程を示す図面である。

結晶成長のための基板を準備する。この基板は、III−Ｖ化合物半導体からなり、例えばＧａＡｓ基板３１であることができる。ＧａＡｓ基板３１は、例えば結晶成長装置１３に配置される。

図５（Ａ）に示されるように、ＧａＡｓ基板３１上にＧａＡｓバッファ層を形成する。ＧａＡｓバッファ層３３にはシリコンが添加されており、キャリア濃度は５×１０^１７ｃｍ^−３である。ＧａＡｓバッファ層３３の厚さは、例えば２００ｎｍである。次いで、ＧａＡｓバッファ層３３上にｎ型クラッド層３５を形成する。ｎ型クラッド層３５は、例えばＧａＩｎＰである。ｎ型クラッド層３５にはシリコンが添加されており、キャリア濃度は５×１０^１７ｃｍ^−３である。ｎ型クラッド層３５の厚さは、例えば１４００ｎｍである。

図５（Ｂ）に示されるように、ｎ型クラッド層３５上に光ガイド層３７を形成する。光ガイド層３７は、例えばアンドープＧａＡｓである。光ガイド層３７の厚さは、例えば１４０ｎｍである。次いで、図５（Ｃ）に示されるように、光ガイド層３７上に井戸層３９を形成する。井戸層３９は、例えばＧａＩｎＮＡｓである。井戸層３９の厚さは、例えば１０ｎｍである。光ガイド層３７から井戸層３９の成長に、第１の実施の形態と同様に成長フローを適用する。つまり、ＧａＡｓ領域３７ａを成長した後に、成膜原料を供給することなく摂氏４００度以上４９０度以下の範囲の温度に変更すること、該温度を変更した後にＧａＡｓ薄膜３７ｂを摂氏５３０度から６００度の範囲の温度で成長すること、井戸層（この実施例ではＧａＩｎＮＡｓ）をＧａＡｓ薄膜３７ｂ上に成長する。この場合、光ガイド層３７はＧａＡｓ領域３７ａおよびＧａＡｓ薄膜３７ｂからなり、光ガイド層３７を形成する工程も、ＧａＡｓ領域３７ａを成長する工程と、この工程の後に温度を下げてＧａＡｓ薄膜３７ｂを成長する工程とを含む。具体例では、光ガイド層のためのＧａＡｓ領域３７ａの成長温度は、例えば摂氏５８０度である。約５分間の成長中断を行って、摂氏５８０度から４４０度まで温度を下げる。摂氏４４０度において、１０ｎｍ厚のＧａＡｓ薄膜３７ｂと、この薄膜３７ｂ上に１０ｎｍ厚のＧａＩｎＮＡｓ井戸層を成長する。窒素原料は、ラジカルガンを用いて作製される。

図６（Ａ）に示されるように、井戸層３９を成長した後に、分子線エピタキシ法を用いてバリア層４１を成長する。バリア層４１は、井戸層のためのIII−Ｖ化合物半導体のバンドギャップ波長より小さいバンドギャップ波長を有するIII−Ｖ化合物半導体からなり、例えばアンドープＧａＡｓ半導体である。バリア層４１の厚さは、例えば１０ｎｍである。井戸層の成長およびバリア層の成長を所望の回数だけ繰り返すことによって、単一量子井戸構造の半導体レーザだけでなく、多重量子井戸構造の半導体レーザも作製される。本実施例では、図６（Ｂ）に示されるように、バリア層４１上に井戸層４３を成長する。井戸層４３は、例えばＧａＩｎＮＡｓである。井戸層４３の厚さは、例えば１０ｎｍである。

井戸層４３を成長した後に、図６（Ｃ）に示されるように光ガイド層４５を成長する。この後に、順に、ｐ型クラッド層４７、コンタクト層４９を形成する。光ガイド層４５は、例えばアンドープＧａＡｓであり、例えば厚さ１４０ｎｍである。ｐ型クラッド層４７は、例えばＧａＩｎＰである。ｐ型クラッド層４７には亜鉛が添加されており、キャリア濃度は７×１０^１７ｃｍ^−３である。ｐ型クラッド層４７の厚さは、例えば１４００ｎｍである。コンタクト層４９はパターン形成されている。ｐ型コンタクト層４９は、例えばＧａＡｓある。ｐ型コンタクト層４９には亜鉛が添加されており、キャリア濃度は２×１０^１８ｃｍ^−３である。ｐ型コンタクト層４９の厚さは、例えば２００ｎｍである。シリコン酸化物といった絶縁膜５１上にアノード電極５３を形成すると共に、基板３１の裏面にカソード電極５５を形成する。これらの工程により、半導体レーザを作製する方法の主要な工程が説明された。

（実施例２）
いくつかの成長条件を用いた実験用試料を作製した。Ａｓ圧はすべて３×１０^−５Ｔｏｒｒである。
例９：
ＧａＡｓ成長１：膜厚０．０９μｍ、成長温度、摂氏５８０度
成長中断１：温度５８０度から４６５度へ温度変更、５分間
ＧａＡｓ成長２：膜厚０．０１μｍ、成長温度、４６５度
Ｉｎ_０．３Ｇａ_０．７Ｎ_０．０５Ａｓ_０．９５成長：膜厚７ｎｍ、成長温度、４６５度
ＧａＡｓ成長３：膜厚０．０２μｍ、成長温度４６５度〜６００度温度変更
ＧａＡｓ成長４：膜厚０．０８μｍ、成長温度、６００度
例１０：
ＧａＡｓ成長１：膜厚０．１μｍ、成長温度、摂氏４６５度
Ｉｎ_０．３Ｇａ_０．７Ｎ_０．０５Ａｓ_０．９５成長：膜厚７ｎｍ、成長温度４６５度
ＧａＡｓ成長２：膜厚０．０２μｍ、成長温度４６５度
成長中断：温度４６５度から５３０度へ温度変更、２分５０秒間
ＧａＡｓ成長３：膜厚０．１μｍ、成長温度６００度

アニールはＲＴＡ７５０℃、３０秒で行った。Ｎ組成は０．５％、波長は１１５０ｎｍであった。これらの実験例の各々により作製された試料のフォトルミネッセンスのピーク強度および半値幅を求める。
試料名ピーク強度（任意単位）半値幅（単位：ｍｅＶ）
例９：０．２４４０
例１０：０．２５０
である。これらの実験結果によれば、例１０と比較して、例９において半値幅およびピーク強度が優れる。

これらの実施例とは別に、井戸層の下地となるＧａＡｓ領域の全てを摂氏４８０度で成長した試料Ａ、井戸層の下地となるＧａＡｓ領域の一部を５８０度で成長した後に成長中断して下げた摂氏４７０度の温度にてＧａＡｓ薄膜を成長した試料Ｂを準備した。これらの試料Ａ、Ｂにアニールが施されている。アニールは、ＲＴＡ法を用い、摂氏７５０度、１５秒の条件で行われた。試料Ａの半値幅は６０ｍｅＶであり、試料Ｂの半値幅は４５ｍｅＶである。したがって、ＧａＡｓの高温成長、成長中断中の降温、ＧａＡｓの低温成長、井戸層の成長の工程順が量子井戸構造の形成のために好ましい。

ＧａＩｎＮＡｓ井戸層を用いる半導体レーザの量子井戸構造は、例えば１１５０ｎｍ〜１３５０ｎｍの範囲内の発光波長を実現するように設けられている。インジウム組成は例えば２８％〜３５％であり、窒素組成は例えば０．５％〜２％程度である。

実施例３
いくつかの成長条件を用いた実験用試料を作製した。Ａｓ圧はすべて１×１０^−５Ｔｏｒｒである。成長温度をＴｅｍｐ１からＴｅｍｐ４まで変化させている。
例９：
ＧａＡｓ成長１：膜厚０．０９μｍ、成長温度、摂氏５８０度
成長中断１：温度５８０度から成長温度Ｔｇへ温度変更、５分間
ＧａＡｓ成長２：膜厚０．０１μｍ、成長温度、Ｔｇ
Ｉｎ_０．３Ｇａ_０．７Ｎ_０．１Ａｓ_０．９成長：膜厚７ｎｍ、成長温度、Ｔｇ度
ＧａＡｓ成長３：膜厚０．０２μｍ、成長温度Ｔｇ度〜６００度へ温度変更
ＧａＡｓ成長４：膜厚０．０８μｍ、成長温度、６００度
である。
ＧａＩｎＮＡｓ成長温度（摂氏）ＦＷＨＭＰＬ強度（任意単位）
Ｔｅｍｐ１：４１０３５０．１３
Ｔｅｍｐ２：４２０３５０・３６
Ｔｅｍｐ３：４２８４００．４
Ｔｅｍｐ４：４３５５００．１
アニールはＲＴＡ７５０℃、３０秒で行った。Ｎ組成は１％、波長は１２５０ｎｍであった。

このようにＮ＝１％、Ａｓ圧１×１０^−５Ｔｏｒｒの条件では、成長温度としては４２０℃から４３０℃が望ましい。ＧａＩｎＮＡｓはＮ組成とＡｓ圧によって最適成長温度、アニール温度が異なるが、４００℃以下ではＰＬ強度の低下が著しく、また４９０℃以上ではＡｓ圧をあげても３次元成長抑制が困難となるため、成長温度範囲は４００℃から４９０℃が適している。実用上必要な半値幅、ＰＬ強度を得るためには４００℃から４７０℃がより好ましい。

好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。

図１（Ａ）、図１（Ｂ）および図１（Ｃ）は、第１の実施の形態に係る半導体レーザを作製する方法の主要な工程を示す図面である。図２（Ａ）、図２（Ｂ）および図２（Ｃ）は、第１の実施の形態に係る半導体レーザを作製する方法の主要な工程を示す図面である。図３は、フォトルミネッセンススペクトルの半値幅を示す図面である。図４は、フォトルミネッセンススペクトルのピーク強度を示す図面である。図５（Ａ）、図５（Ｂ）および図５（Ｃ）は、第１の実施の形態に係る半導体レーザを作製する方法の主要な工程を示す図面である。図６（Ａ）、図６（Ｂ）および図６（Ｃ）は、第１の実施の形態に係る半導体レーザを作製する方法の主要な工程を示す図面である。

符号の説明

１１…ＧａＡｓ基板、１３…結晶成長装置、Ｆ１、Ｆ２、Ｆ３、Ｆ４…成膜原料、１５…ＧａＡｓ領域、１７…ＧａＡｓ薄膜、１９…第２のIII−Ｖ化合物半導体層、２１…ＧａＡｓ膜、３１…ＧａＡｓ基板、３３…ＧａＡｓバッファ層、３５…ｎ型クラッド層、３７…光ガイド層、３９…井戸層、３７ａ…ＧａＡｓ領域、３７ｂ…ＧａＡｓ薄膜、４１…バリア層、４３…井戸層、４７…ｐ型クラッド層、４９…コンタクト層、５１…絶縁膜、５３…アノード電極、５５…カソード電極

Claims

半導体レーザを作製する方法であって、
第１のIII−Ｖ化合物半導体上にＧａＡｓ領域を摂氏５３０度以上６００度以下の範囲の基板温度で成長する工程と、
前記ＧａＡｓ領域を成長した後に、Ａｓ原料を供給し摂氏４００度以上４９０度以下の範囲の温度に変更する工程と、
該温度を変更した後に、ＧａＡｓ薄膜を成長する工程と、
分子線エピタキシ法を用いて、インジウムを含む第２のIII−Ｖ化合物半導体からなる井戸層を前記ＧａＡｓ薄膜上に成長する工程と、
を備え、
前記ＧａＡｓ薄膜の厚さは前記ＧａＡｓ領域の厚さよりも小さい、ことを特徴とする方法。
分子線エピタキシ法を用いて、前記第２のIII−Ｖ化合物半導体のバンドギャップ波長より小さいバンドギャップ波長を有する第３のIII−Ｖ化合物半導体からなるバリア層を前記ＧａＡｓ薄膜上に成長する工程を更に備える、ことを特徴とする請求項１に記載された方法。
前記ＧａＡｓ薄膜の厚さは５ｎｍ以上であり、
前記ＧａＡｓ薄膜の厚さは２０ｎｍ以下である、ことを特徴とする請求項１または請求項２に記載された方法。
前記第２のIII−Ｖ化合物半導体はＩｎＧａＡｓまたはＧａＩｎＮＡｓである、ことを特徴とする請求項１、請求項２または請求項３に記載された方法。