JP2004146498A - 半導体発光装置 - Google Patents
半導体発光装置 Download PDFInfo
- Publication number
- JP2004146498A JP2004146498A JP2002308171A JP2002308171A JP2004146498A JP 2004146498 A JP2004146498 A JP 2004146498A JP 2002308171 A JP2002308171 A JP 2002308171A JP 2002308171 A JP2002308171 A JP 2002308171A JP 2004146498 A JP2004146498 A JP 2004146498A
- Authority
- JP
- Japan
- Prior art keywords
- quantum well
- well layer
- layer
- carrier confinement
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
Abstract
【課題】シリコンを用いたフォトダイオードの受光感度が高い赤外波長領域の光の発光に適し、かつ発光出力の低下を伴うことなく遮断周波数の向上を図ることが可能な半導体発光装置を提供する。
【解決手段】ＩＩＩ−Ｖ族化合物半導体からなる支持基板の主面が、（１００）面、または（１００）面からの傾斜角度が２°以下の面である。支持基板の主面上に発光積層構造が形成されている。発光積層構造は、Ｉｎを含むＩＩＩ−Ｖ族混晶半導体からなる量子井戸層、量子井戸層を挟み、量子井戸層よりもバンドギャップの大きな一対のキャリア閉込層、この３層を挟み、キャリア閉込層よりもバンドギャップの大きな一対のクラッド層とを含む。キャリア閉込層の伝導帯下端のエネルギ準位と、量子井戸層内の電子の基底準位との差が１００ｍｅＶ以上になるように、量子井戸層とキャリア閉込層の材料、及び量子井戸層の厚さが選択されている。
【選択図】 図１
【解決手段】ＩＩＩ−Ｖ族化合物半導体からなる支持基板の主面が、（１００）面、または（１００）面からの傾斜角度が２°以下の面である。支持基板の主面上に発光積層構造が形成されている。発光積層構造は、Ｉｎを含むＩＩＩ−Ｖ族混晶半導体からなる量子井戸層、量子井戸層を挟み、量子井戸層よりもバンドギャップの大きな一対のキャリア閉込層、この３層を挟み、キャリア閉込層よりもバンドギャップの大きな一対のクラッド層とを含む。キャリア閉込層の伝導帯下端のエネルギ準位と、量子井戸層内の電子の基底準位との差が１００ｍｅＶ以上になるように、量子井戸層とキャリア閉込層の材料、及び量子井戸層の厚さが選択されている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体発光装置に関し、特にシリコンを用いたフォトダイオードの受光感度が高い波長領域の光の発光に適し、発光出力と遮断周波数との双方を高めることが可能な半導体発光装置に関する。
【０００２】
【従来の技術】
シリコンを用いたフォトダイオードの受光感度が高い赤外波長領域（波長９２０ｎｍ以下の赤外領域）の光を出力する素子として、ＺｎドープのＧａＡｓ層をＡｌＧａＡｓ層で挟んだダブルへテロ型発光ダイオードが知られている。このＧａＡｓ層のＺｎ濃度を高めることにより、発光ダイオードの遮断周波数を高めることができる。ところが、Ｚｎ濃度を高めると、発光出力が極端に低下してしまう。
【０００３】
【発明が解決しようとする課題】
本発明の目的は、シリコンを用いたフォトダイオードの受光感度が高い赤外波長領域の光の発光に適し、かつ発光出力の低下を伴うことなく遮断周波数の向上を図ることが可能な半導体発光装置を提供することである。
【０００４】
【課題を解決するための手段】
本発明の一観点によると、ＩＩＩ−Ｖ族化合物半導体で形成され、（１００）面、または（１００）面からの傾斜角度が２°以下の結晶面を主面とする支持基板と、前記支持基板の主面上に配置された発光積層構造であって、Ｉｎを含むＩＩＩ−Ｖ族混晶半導体からなる量子井戸層、該量子井戸層を挟み、該量子井戸層よりもバンドギャップの大きな半導体材料からなる一対のキャリア閉込層、該量子井戸層と一対のキャリア閉込層との３層を挟み、該キャリア閉込層よりもバンドギャップの大きな半導体材料からなる一対のクラッド層とを含み、該キャリア閉込層の伝導帯下端のエネルギ準位と、該量子井戸層内の電子の基底準位との差が１００ｍｅＶ以上になるように、前記量子井戸層と前記キャリア閉込層の材料、及び前記量子井戸層の厚さが選択されている前記発光積層構造と、前記発光積層構造にキャリアを注入するための電極とを有する半導体発光装置が提供される。
【０００５】
上記支持基板を用いることにより、その上に形成される各層の品質を高め、発光出力の低下を伴うことなく遮断周波数の向上を図ることが可能になる。
【０００６】
【発明の実施の形態】
図１に、本発明の第１の実施例による半導体発光装置の断面図を示す。高濃度層２と低濃度層３との２層から支持基板４が構成されている。支持基板４は、Ｚｎがドープされたｐ型のＡｌ０．２６Ｇａ０．７４Ａｓで形成されている。高濃度層２のＺｎ濃度は１×１０１８ｃｍ−３であり、低濃度層３のＺｎ濃度は５×１０１７ｃｍ−３である。また、高濃度層２の厚さは４０μｍであり、低濃度層３の厚さは１１０μｍである。
【０００７】
低濃度層３の表面上に有機金属化学気相成長（ＭＯＣＶＤ）により、ＡｌＧａＡｓバッファ層５からＧａＡｓコンタクト層１２までの各層が形成されている。バッファ層５は、Ｚｎがドープされたｐ型のＡｌ０．２６Ｇａ０．７４Ａｓで形成され、その厚さは０．２μｍ、そのＺｎ濃度は１×１０１８ｃｍ−３である。
【０００８】
下部クラッド層６は、Ｚｎがドープされたｐ型のＡｌ０．３２Ｇａ０．６８Ａｓで形成され、その厚さは０．５μｍ、そのＺｎ濃度は１×１０１８ｃｍ−３である。下部キャリア閉込層（ＣＣＬ層）７は、不純物を意図的にドープしていないＡｌ０．１８Ｇａ０．８２Ａｓで形成され、その厚さは２〜１９０ｎｍである。なお、下部ＣＣＬ層７のバックグラウンド濃度は５×１０１６〜１×１０１７ｃｍ−３であった。
【０００９】
歪量子井戸層８は、ＩｎＧａＡｓで形成され、その厚さは２．４〜１５ｎｍ、Ｉｎ組成比は０．１２〜０．２５である。上部キャリア閉込層９は、不純物を意図的にドープしていないＡｌ０．１８Ｇａ０．８２Ａｓで形成され、その厚さは２〜１９０ｎｍである。なお、上部キャリア閉込層９のバックグラウンド濃度は５×１０１６〜１×１０１７ｃｍ−３であった。上部クラッド層１０は、Ｓｉがドープされたｎ型のＡｌ０．３２Ｇａ０．６８Ａｓで形成され、その厚さは５．５μｍ、そのＳｉ濃度は１×１０１８ｃｍ−３である。
【００１０】
電流拡散層１１は、Ｓｉがドープされたｎ型のＡｌ０．１８Ｇａ０．８２Ａｓで形成され、その厚さは４．５μｍ、そのＳｉ濃度は１×１０１８ｃｍ−３である。コンタクト層１２は、Ｓｉがドープされたｎ型のＧａＡｓで形成され、その厚さは０．１μｍ、そのＳｉ濃度は２×１０１８ｃｍ−３である。
【００１１】
コンタクト層１２の上に、下から順番にＮｉ層、Ｇｅ層、及びＡｕ層が積層されたｎ側電極１５が形成されている。ｎ側電極１５は、リフトオフ法により例えばＸ字状の平面形状とされる。支持層４の一部を構成する高濃度層２の表面上に、支持層４側から順番にＡｕ層とＡｕＺｎ合金層とが積層されたｐ側電極１６が形成されている。ｐ側電極１６は、リフトオフ法により例えばハニカム形状とされる。
【００１２】
次に、図２を参照して、第１の実施例による半導体発光装置に用いられている下地基板４の製造方法について説明する。
【００１３】
図２（Ａ）に示したＧａＡｓからなる仮の基板１を準備する。仮の基板１の主面は、ＧａＡｓの（１００）面である。また、仮の基板１にはＺｎがドープされてｐ型導電性が付与されており、その濃度は２〜５×１０１９ｃｍ−３である。
【００１４】
仮の基板１の主面上に、液相エピタキシャル成長（ＬＰＥ）により、Ａｌ０．２６Ｇａ０．７４Ａｓからなる厚さ４０μｍの高濃度層２及び厚さ１５０μｍの低濃度層３を順番に成長させる。この２層が支持基板４となる。ＬＰＥには、主として温度差法と徐冷法があるが、ここでは、温度差法を採用する。温度差法を採用することにより、支持基板４のＡｌ組成比をほぼ均一にすることができる。成長装置として、例えばスライドボート型のものを用いることができる。高濃度層２及び低濃度層３には、それぞれＺｎ濃度が１×１０１８ｃｍ−３及び５×１０１７ｃｍ−３になるように、成長中にＺｎがドープされる。
【００１５】
用いた成長用溶液は、Ｇａ溶媒中にＧａＡｓ、Ａｌ及びＺｎを溶解させたものである。メルト槽内に満たされた成長用溶液の上下方向の温度勾配は、約５℃／ｃｍであり、種結晶が接触する成長用溶液下部の温度が８３０〜８５０℃である。なお、成長用溶液下部の温度及び温度勾配は、成長中ほぼ一定に保持される。
【００１６】
図２（Ｂ）に示す状態に至るまでの工程を説明する。図１に示したＧａＡｓ仮の基板１をエッチングして除去する。これにより、支持基板４のみが残る。ＧａＡｓからなる仮の基板１は、アンモニア水と過酸化水素水とを体積比で２０：１に混合したエッチング液を用いてエッチングすることができる。なお、アンモニア水の濃度は２８重量％であり、過酸化水素水の濃度は３１重量％である。
【００１７】
次に、低濃度層３の表面を研削し、凹凸を少なくする。さらに、研削された表面を研磨して加工ダメージを除去した後、化学機械研磨（ＣＭＰ）による最終仕上げを行う。一般に、温度差法で成長させた半導体層は、徐冷法で成長させた半導体に比べて、表面の平坦性が悪い。ＣＭＰによる最終仕上げを行うことにより、表面の平坦性を高めることができる。ここまでの工程で、支持基板４が得られる。
【００１８】
ｎ側電極１５とｐ側電極１６との間に順方向バイアスを印加し、歪み量子井戸層８にキャリアを注入することにより、赤外領域（波長８００〜９２０ｎｍ）の発光を生じさせることができる。
【００１９】
第１の実施例による半導体装置では、ＡｌＧａＡｓからなる支持基板４が、物理的支持力を有する基板となるとともに、ＭＯＣＶＤの種結晶となる。基板材料としてＧａＡｓを用いていないため、図１に示したコンタクト層１２側からのみならず、支持基板４側からも光を取り出すことができる。なお、ＧａＡｓからなるコンタクト層１２は、後のチップ化工程における酸処理で除去されるため、光取り出しの障害にはならない。歪量子井戸層８の発光スペクトルのピークを与える波長が、仮の基板１を形成する半導体材料のバンドギャップに相当する波長よりも短い場合に、特に、仮の基板１を除去する効果が高い。
【００２０】
また、下部キャリア閉込層７、歪量子井戸層８及び上部キャリア閉込層９がＭＯＣＶＤで形成されている。このため、これらの層をＬＰＥで形成する場合に比べて、膜厚の均一性を高めることができ、高い発光効率を実現することが可能になる。なお、ＭＯＣＶＤの代わりに分子線エピタキシャル成長（ＭＢＥ）を用いてもよい。
【００２１】
次に、第１の実施例による半導体発光装置の発光強度及び動作速度を向上させるための好ましい条件について説明する。
【００２２】
図３に、下部クラッド層６から上部クラッド層１０までの伝導帯側のエネルギバンド構造を示す。歪量子井戸層８の厚さをＬｚ、歪量子井戸層８内の電子の基底準位をＥｅ１、歪量子井戸層８の伝導帯下端と基底準位Ｅｅ１とのエネルギ差をΔＥｅ１、下部及び上部キャリア閉込層７及び９の伝導帯下端と電子の基底準位Ｅｅ１との間のエネルギ差をΔＥｂ、下部及び上部キャリア閉込層７及び９の伝導帯下端と歪量子井戸層８の伝導帯下端とのエネルギ差をΔＥｃとする。
【００２３】
上部クラッド層１０から上部キャリア閉込層９内に注入された電子は、下部クラッド層６と下部キャリア閉込層７との界面のポテンシャル障壁Ｂ１及び上部クラッド層１０と上部キャリア閉込層９との界面のポテンシャル障壁Ｂ２により、下部キャリア閉込層７から上部キャリア閉込層９までの３層の中に閉じ込められる。閉じ込められた電子が歪量子井戸層８内の電子の基底準位Ｅｅ１に捕捉され、荷電子帯の正孔と再結合することにより、発光が生ずる。
【００２４】
キャリア閉込層７及び９のバンドギャップを狭くして、エネルギ差ΔＥｂを小さくすると、キャリア閉込層７及び９内でも電子と正孔との再結合による発光が生じてしまう。この発光は、歪量子井戸層８内の発光に比べて、応答速度が遅い。発光装置の応答速度を高めるためには、キャリア閉込層７及び９からの発光を防止する必要がある。
【００２５】
また、キャリア閉込層７及び９のバンドギャップを広くして、エネルギ差ΔＥｂを大きくすると、ポテンシャル障壁Ｂ１及びＢ２が低くなる。このため、電子の閉じ込め効果が低くなってしまう。従って、エネルギ差ΔＥｂは、発光効率及び応答速度に大きく影響すると考えられる。
【００２６】
以下、エネルギ差ΔＥｂ（＝ΔＥｃ−ΔＥｅ１）の求め方について説明する。歪量子井戸層８の伝導帯下端と歪量子井戸層８内の第ｎ次の準位Ｅｅｎとのエネルギ差をΔＥｅｎ、歪量子井戸層８内の電子の有効質量をｍｅ１ ＊、キャリア閉込層７及び９内の電子の有効質量をｍｅ２ ＊、プランク常数をｈとすると、次数ｎが奇数のとき、以下の式が成立する。なお、キャリア閉込層７及び９内への電子の波動関数の侵入の深さ（井戸構造に依存するが、数ｎｍ程度）に比べて、キャリア閉込層７及び９が十分厚いと仮定している。
【００２７】
【数１】
（αＬｚ／２）ｔａｎ（αＬｚ／２）＝（βＬｚ／２）（ｍｅ１ ＊／ｍｅ２ ＊）
α２＝２（ｍｅ１ ＊）ΔＥｅｎ／（ｈ／２π）２
β２＝２（ｍｅ２ ＊）（ΔＥｃ−ΔＥｅｎ）／（ｈ／２π）２ ・・・（１）
一般に、Ｉｎ１−ｘＧａｘＡｓのバンドギャップＥｇ１は、
【００２８】
【数２】
Ｅｇ１＝１．４２２−１．５３（１−ｘ）＋０．４５（１−ｘ）２ ・・（２）
で与えられ、伝導帯の電子の有効質量ｍｅ１ ＊は、自由電子の静止質量をｍｅ０として、
【００２９】
【数３】
ｍｅ１ ＊／ｍｅ０＝０．０２２５（１−ｘ）＋０．０６６５ｘ ・・・（３）
で与えられる。なお、式（２）は、歪量子井戸層８の歪量を考慮しないで導出されたものである。
【００３０】
ＩｎＧａＡｓ井戸層に歪が導入されると、そのエネルギギャップが変化する。その変化分ΔＥｇ１、
【００３１】
【数４】
ΔＥｇ１＝［−２ａ（Ｃ１１−Ｃ１２）／Ｃ１１＋ｂ（Ｃ１１＋２Ｃ１２）／Ｃ１１］ε
と表される。ここで、ａ及びｂは変形ポテンシャル、Ｃ１１及びＣ１２は弾性スティフネス定数、εは井戸層とキャリア閉込層との格子不整合に伴う弾性歪である。弾性歪εは、Ｉｎ１−ｘＧａｘＡｓの格子定数をＡｗ、ＡｌｚＧａ１−ｚＡｓの格子定数をＡｂとすると、下記の式で表される。
【００３２】
【数５】
ε＝（Ａｗ−Ａｂ）／Ａｂ
ここで、格子定数Ａｗ、Ａｂ、変形ポテンシャルａ、ｂ及び弾性スティフネス定数Ｃ１１、Ｃ１２は、下の式で与えられる。
【００３３】
【数６】
Ａｗ＝０．５６５３３ｘ＋０．６０５８４（１−ｘ） 〔ｎｍ〕
Ａｂ＝０．５６５３３（１−ｚ）＋０．０１５ｚ 〔ｎｍ〕
ａ＝−５．８（１−ｘ）−９．８ｘ 〔ｅＶ〕
ｂ＝−１．８（１−ｘ）−１．７６ｘ 〔ｅＶ〕
Ｃ１１＝０．８３３（１−ｘ）＋１．１８８ｘ 〔×１０１２ｄｙｎ／ｃｍ２〕
Ｃ１２＝０．４３２（１−ｘ）＋０．５３２ｘ 〔×１０１２ｄｙｎ／ｃｍ２〕
ＡｌｚＧａ１−ｚＡｓのバンドギャップＥｇ２は、
【００３４】
【数７】
Ｅｇ２＝１．４２５＋１．４４４ｚ ・・・（７）
で与えられ、伝導帯の電子の有効質量ｍｅ２ ＊は、
【００３５】
【数８】
ｍｅ２ ＊／ｍｅ０＝０．０６６５（１−ｚ）＋０．１５ｚ ・・・（８）
で与えられる。
【００３６】
キャリア閉込層７及び９がＡｌＧａＡｓで形成され、歪量子井戸層８がＩｎＧａＡｓで形成されている場合、両者のバンドギャップ差ΔＥｇは、Ｅｇ２−（Ｅｇ１＋ΔＥｇ１）とすることができ、エネルギ差ΔＥｃは、
【００３７】
【数９】
ΔＥｃ＝０．５７ΔＥｇ
と近似することができる。また、キャリア閉込層７及び９がＧａＡｓで形成され、歪量子井戸層８がＩｎＧａＡｓで形成されている場合には、エネルギ差ΔＥｃは、
【００３８】
【数１０】
ΔＥｃ＝０．６２ΔＥｇ
と近似することができる。また、キャリア閉込層７及び９がＡｌＧａＡｓで形成され、歪量子井戸層８がＧａＡｓで形成されている場合には、エネルギ差ΔＥｃは、
【００３９】
【数１１】
ΔＥｃ＝０．６２ΔＥｇ
と近似することができる。
【００４０】
種々のＩｎ組成比（１−ｘ）及びＡｌ組成比ｚの組み合わせで、図１に示した半導体発光装置を作製した。各半導体発光装置のエネルギ差ΔＥｂを計算により求め、さらに遮断周波数を実測した。エネルギ差ΔＥｂは、式（１）及びΔＥｂ＝ΔＥｃ−ΔＥｅ１の関係式から求めることができる。なお、遮断周波数は、下記の方法で実測した。
【００４１】
５０ｍＡの順方向直流電流に振幅１０ｍＡの交流電流を重畳させた電流を、半導体発光装置に流す。交流電流の周波数がｆ０の時の光出力の振幅に対して、光出力の振幅が−３ｄＢとなる周波数を遮断周波数ｆｃと呼ぶ。ここで、ｆ０＝（１／１００）ｆｃである。
【００４２】
図４に、エネルギ差ΔＥｂと遮断周波数との関係を示す。横軸は遮断周波数を単位「ＭＨｚ」で表し、縦軸はエネルギ差ΔＥｂを単位「ｍｅＶ」で表す。図中の菱形記号、丸記号、及び三角記号はそれぞれ歪量子井戸層８の厚さが３ｎｍ、５ｎｍ、及び１５ｎｍの半導体発光装置を示す。
【００４３】
エネルギ差ΔＥｂが小さくなると遮断周波数が低下する。特に、歪量子井戸層８の厚さが５ｎｍの場合、エネルギ差ΔＥｂが１００ｍｅＶの点でグラフの傾きが変わっていることがわかる。なお、歪量子井戸層８の厚さが３ｎｍ及び１５ｎｍのいずれの場合にも、エネルギ差ΔＥｂが１００ｍｅＶの点でグラフの傾きが変化する傾向を示している。
【００４４】
いずれの場合も、エネルギ差ΔＥｂが１００ｍｅＶ以下になると、遮断周波数の低下傾向が速まる。これは、エネルギ差ΔＥｂが小さくなったことにより、キャリア閉込層７及び９内で電子と正孔との再結合が生じ始めたためと考えられる。
【００４５】
図５に、キャリア閉込層（ＡｌｚＧａ１−ｚＡｓ）７及び９のＡｌ組成比ｚを異ならせた種々の試料の発光スペクトルを示す。横軸は発光波長を単位「ｎｍ」で表し、縦軸は規格化発光強度を表す。規格化発光強度は、最大発光強度を１として規格化したものである。図中の曲線ａ〜ｄは、それぞれＡｌ組成比ｚが０．０９、０．１３、０．１８及び０．２６の場合の発光スペクトルを示す。なお、いずれの試料も、歪量子井戸層８のＩｎ組成比は０．１２、厚さは５ｎｍである。また、電流拡散層１１のＡｌ組成比を０．３２とし、これらの発光が電流拡散層１１で吸収されないようにしている。
【００４６】
キャリア閉込層７及び９のＡｌ組成比ｚが小さくなるに従って、エネルギ差ΔＥｂが小さくなる。また、発光波長が長波長側にシフトする。なお、曲線ａ〜ｄの試料のエネルギ差ΔＥｂは、それぞれ８０ｍｅＶ、１０７ｍｅＶ、１４３ｍｅＶ、及び２０２ｍｅＶである。
【００４７】
曲線ａの波長８００ｎｍ付近及び曲線ｂの波長７７０ｎｍ付近にサブピークが観測される。メインピークよりも短波長側にサブピークが観測されることにより、キャリア閉込層７及び９で発光していることがわかる。エネルギ差ΔＥｂが大きくなると、サブピークが観測されなくなる。従って、高い遮断周波数を得るためには、エネルギ差ΔＥｂを１００ｍｅＶ以上とすることが好ましく、さらに、エネルギ差ΔＥｂを１１０ｍｅＶとすると、サブピークの観測されない高い遮断周波数を有する発光素子を得ることができる。エネルギ差ΔＥｂは、上述の式（１）に示したように、歪量子井戸層８の厚さ及び歪量子井戸層８とキャリア閉込層７及び９の半導体材料が決まれば、ほぼ特定することができる。
【００４８】
図６に、歪量子井戸層８の厚さと遮断周波数との関係を、エネルギ差ΔＥｂと対比させながら示す。横軸は歪量子井戸層８の厚さを単位「ｎｍ」で表し、左縦軸は遮断周波数を単位「ＭＨｚ」で表し、右縦軸はエネルギ差ΔＥｂを単位「ｍｅＶ」で表す。評価対象試料は、歪量子井戸層８の厚さが５ｎｍ、１０ｎｍ、及び１５ｎｍの３種類である。いずれの試料も、歪量子井戸層８のＩｎ組成比は０．１２であり、キャリア閉込層７及び９のＡｌ組成比は０．１８である。
【００４９】
図６中の四角記号はエネルギ差ΔＥｂを示す。また、三角記号及び菱形記号は、それぞれバイアス電流を１００ｍＡ及び５０ｍＡとした場合の遮断周波数を示す。なお、各試料は、一辺の長さが３００μｍの正方形状である。
【００５０】
歪量子井戸層８を厚くすると、エネルギ差ΔＥｂが大きくなるにも関わらず、遮断周波数は低下してしまう。例えば、ＮＲＺ通信方式で１００Ｍｂｐｓの通信速度を実現するためには、遮断周波数を約７０ＭＨｚ以上にしなければならない。歪量子井戸層８の厚さが１５ｎｍ以下であれば、バイアス電流を１００ｍＡとすることにより、遮断周波数を７０ＭＨｚ以上にすることが可能である。
【００５１】
図７に、歪量子井戸層８の５種類のＩｎ組成比（１−ｘ）について、歪量子井戸層８の厚さと発光波長との関係を示す。横軸は歪量子井戸層８の厚さを単位「ｎｍ」で表し、縦軸は発光波長を単位「ｎｍ」で表す。図中の実線に付された数値が、Ｉｎ組成比である。なお、キャリア閉込層７及び９のＡｌの組成比ｚは０．１８である。
【００５２】
歪量子井戸層８のＩｎ組成比を大きくすると発光波長が長くなり、歪量子井戸層８を厚くしても発光波長が長くなることがわかる。シリコンを用いたフォトダイオードで受光するためには、発光波長を８００ｎｍ〜９２０ｎｍとすることが好ましい。歪量子井戸層８のＩｎ組成比を０．２５よりも大きくして、発光波長を８００ｎｍ〜９２０ｎｍとするためには、歪量子井戸層８を約３ｎｍよりも薄くしなければならない。このような薄い歪量子井戸層を再現性よく形成するのは困難である。また、Ｉｎ組成比が大きい場合には、発光波長が８００〜９２０ｎｍの範囲でグラフの傾きが急であるため、歪量子井戸層８の膜厚のわずかなばらつきで発光波長が大きく変動してしまう。従って、歪量子井戸層８のＩｎ組成比を０．２５以下とすることが好ましい。
【００５３】
Ｉｎ組成比を小さくすると、歪量子井戸層８を比較的厚くしても、波長８００ｎｍ〜９２０ｎｍの発光を得ることができるであろう。ところが、歪量子井戸層８を厚くし、そのＩｎ組成比を小さくすると、図６で説明したように、遮断周波数が低下してしまう。
【００５４】
図８に、遮断周波数とエネルギ差ΔＥｂとの関係を示す。横軸は遮断周波数を単位「ＭＨｚ」で表し、縦軸はエネルギ差ΔＥｂを単位「ｍｅＶ」で表す。図中の菱形記号はＩｎ組成比を０．１２とした歪量子井戸層を用いた場合、四角記号はＧａＡｓ井戸層を用いた場合を示す。エネルギ差ΔＥｂが増大するに従って、ＩｎＧａＡｓ歪量子井戸層を用いた場合の遮断周波数が高くなることがわかる。また、歪量子井戸層にＧａＡｓを用いる場合よりも、ＩｎＧａＡｓを用いた方が、高い遮断周波数を得ることができる。従って、遮断周波数を高く維持するためには、歪量子井戸層８としてＩｎ１−ｘＧａｘＡｓ（０＜ｘ＜１）を用いることが好ましく、さらにＩｎ組成比を０．０５以上とすることがより好ましい。
【００５５】
図９に、キャリア閉込層７及び９のＡｌ組成比を異ならせた複数の試料について、遮断周波数とバイアス電流との関係を示す。横軸はバイアス電流を単位「ｍＡ」で表し、縦軸は遮断周波数を単位「ＭＨｚ」で表す。図中の曲線ａ〜ｄは、それぞれＡｌ組成比が０．０９、０．１３、０．１８、及び０．２６の場合の遮断周波数を示す。なお、歪量子井戸層８のＩｎ組成比は０．１２であり、その厚さは５ｎｍである。Ａｌ組成比が０．０９及び０．１３の場合には、バイアス電流が１００ｍＡ付近でほぼ最大値を示し、バイアス電流をそれ以上増加させても遮断周波数は高くならず飽和する。Ａｌ組成比を０．１３より大きくすれば、バイアス電流を増加させたときに遮断周波数が飽和しにくいことがわかる。また、バイアス電流を４０ｍＡ以上にすれば、Ａｌ組成比が０．１３以上の条件で７０ＭＨｚ以上の遮断周波数を得ることが可能である。
【００５６】
図１０に、キャリア閉込層７及び９のＡｌ組成比を異ならせた複数の試料について、バイアス電流と発光出力との関係を、規格化微分量子効率と対比させながら示す。横軸はバイアス電流を単位「ｍＡ」で表し、左縦軸は発光出力を単位「ｍＷ」で表し、右縦軸は規格化微分量子効率を表す。なお、この場合の微分量子効率とは、上記バイアス電流（Ｉ）と発光出力（ｐ）との関係を表したグラフにおいて隣接する測定ポイントを結ぶ直線の傾きを意味し、下記の式から求めた。
【００５７】
【数１２】
（ｄｐ／ｄＩ）ｎ＝（ｐｎ−ｐｎ−１）／（Ｉｎ−Ｉｎ−１）
ここで、ｎは１から測定ポイント数までの整数である。
【００５８】
また、規格化微分量子効率は、微分量子効率の最大値を１として規格化したものである。図中の実線ａ〜ｅは、それぞれキャリア閉込層７及び９のＡｌ組成比が０．０９、０．１３、０．１８、０．２６、及び０．３２の場合の発光出力を示し、点線ａ’〜ｅ’は、それぞれキャリア閉込層７及び９のＡｌ組成比が０．０９、０．１３、０．１８、０．２６、及び０．３２の場合の規格化微分量子効率を示す。
【００５９】
バイアス電流が増加するに従って、発光出力も増加し、その傾きに相当する規格化微分量子効率は小さくなっている。また、Ａｌ組成比を小さくすると、光出力が増大する傾向を示し、規格化微分量子効率も大きくなる。Ａｌ組成比がクラッド層のＡｌ組成比と同じ０．３２の場合には、規格化微分量子効率の急激な低下が観測され、バイアス電流を１５０ｍＡより大きくしても発光出力の増加率は小さい。これは、図３に示したポテンシャル障壁Ｂ１及びＢ２が低くなり、キャリア閉込効果が低下したためと考えられる。
【００６０】
図１０から、十分な出力を得るために、キャリア閉込層７及び９のＡｌ組成比をクラッドのＡｌ組成比未満とすることが好ましいと思われる。特に光通信に用いる赤外発光素子の場合には、通信速度の高速化と通信可能距離の長距離化のために、高い遮断周波数と大きな発光出力が要求される。より大きな発光出力を得るために、通信用の発光素子は、一般照明で使用される可視光ＬＥＤでは使用されないような２００ｍＡ以上の大電流で使用されることが多い。このような大電流を流しても安定して高い規格化微分量子効率を示すようにするために、Ａｌ組成比を０．２６未満とすることが好ましい。このとき、キャリア閉込層７及び９（Ａｌ組成比０．２６）とクラッド層（Ａｌ組成比０．３２）とのバンドギャップ差ΔＥｇは８４ｍｅＶである。ΔＥｃ＝０．６５ΔＥｇの関係式を用いれば、ポテンシャル障壁Ｂ１及びＢ２の高さは、５５ｍｅＶである。すなわち、クラッド層とキャリア閉込層との界面のポテンシャル障壁の高さを５５ｍｅＶ以上にすることが好ましい。
【００６１】
図１１に、キャリア閉込層７及び８の厚さを異ならせた複数の試料について、バイアス電流と遮断周波数との関係を示す。横軸はバイアス電流を単位「ｍＡ」で表し、縦軸は遮断周波数を単位「ＭＨｚ」で表す。図中の曲線ａ〜ｃは、キャリア閉込層７及び９の厚さを、それぞれ３０ｎｍ、５０ｎｍ、及び１２０ｎｍとした場合を示す。バイアス電流を増加させると遮断周波数が高くなるが、キャリア閉込層７及び９の厚さを１２０ｎｍとした場合には、バイアス電流が１００ｍＡ以上で飽和することがわかる。従って、キャリア閉込層７及び９の厚さを１２０ｎｍ未満とすることが好ましい。また、十分なキャリア閉込効果を発揮するためには、キャリア閉込層７及び９の厚さを１０ｎｍ以上とすることが好ましい。
【００６２】
上記半導体装置では、図１に示したように、歪量子井戸層８の層数を１としたが、２層以上としてもよい。
【００６３】
図１２に、歪量子井戸層の数を１、２、３、５、及び１０とした試料について、バイアス電流と遮断周波数との関係を示す。横軸はバイアス電流を単位「ｍＡ」で表し、縦軸は遮断周波数を表す。各試料の歪量子井戸層の厚さは５ｎｍ、Ｉｎ組成比は０．１２であり、キャリア閉込層の厚さは５０ｎｍ、Ａｌ組成比は０．１８である。また、歪量子井戸層を複数とした場合の、井戸層間に配置する障壁層の厚さは１０ｎｍであり、そのＡｌ組成比はキャリア閉込層のＡｌ組成比と同一である。なお、チップサイズは４００μｍ×４００μｍである。
【００６４】
歪量子井戸層の数が少ないほど規格化遮断周波数が高くなることがわかる。なお、バイアス電流を増加させると、光出力はある強度で飽和する。歪量子井戸層の数を増やすと、光出力の飽和値を高くすることができる。従って、歪量子井戸層の数は、必要とされる遮断周波数及び光出力の観点から選択されるべきである。１００Ｍｂｐｓの伝送速度速度を達成するために遮断周波数を７０ＭＨｚ程度とするためには、歪量子井戸層の数を１または２とすることが好ましい。
【００６５】
図１３に、従来の発光ダイオードと第１の実施例による半導体発光装置（発光ダイオード）との、遮断周波数と発光出力との分布を示す。横軸は遮断周波数を単位「ＭＨｚ」で表し、縦軸は発光出力を単位「ｍＷ」で表す。図中の丸記号は、第１の実施例の発光ダイオードに対応し、三角記号は、歪量子井戸層としてＺｎドープのＧａＡｓを用い、キャリア閉込層としてＡｌＧａＡｓを用いた従来の発光ダイオードに対応する。
【００６６】
従来の発光ダイオードでは、歪量子井戸層のＺｎ濃度を高めるに従って遮断周波数を高めることができるが、遮断周波数が上昇するに従って発光出力が低下してしまう。また、遮断周波数を６０ＭＨｚ以上にすることは困難であった。これに対し、第１の実施例の発光ダイオードでは、遮断周波数を６０ＭＨｚ以上とすることが可能であり、かつ遮断周波数を高くしても発光出力が低下しない。
【００６７】
次に、本発明の第２の実施例について説明する。ＩｎＧａＡｓ歪量子井戸層を用いた半導体発光装置の遮断周波数の向上は、例えば歪量子井戸層のＩｎの組成比を高めることにより実現される。しかし、（１００）面から傾斜した面を主面とするＧａＡｓ基板上に、Ｉｎ組成比が大きく、かつ良質なＩｎＧａＡｓ歪量子井戸層をエピタキシャル成長させることは困難である。特に、Ｉｎ組成比が０．１２よりも大きくなると、良質なＩｎＧａＡｓ層の形成が困難になり、Ｉｎ組成比が０．１８よりも大きくなると、極めて困難になる。以下の第２〜第４の実施例では、良質なＩｎＧａＡｓ歪量子井戸層を形成する条件を規定するための種々の評価を行った。
【００６８】
第２の実施例では、ＧａＡｓ基板上に形成されたＩｎＧａＡｓ歪量子井戸層とＧａＡｓ障壁層との界面の組成変化の急峻性について評価した。
【００６９】
図１４に、評価用試料の断面図を示す。ＧａＡｓ基板２０の主面上に、ＭＯＣＶＤにより厚さ０．２μｍのＧａＡｓバッファ層２１が形成されている。バッファ層２１の上に、厚さ１０ｎｍのＩｎＧａＡｓ歪量子井戸層２２と厚さ２０ｎｍのＧａＡｓ障壁層２３との２層構造が５周期分積層されている。
【００７０】
成長温度、歪量子井戸層２２のＩｎ組成比、及びＧａＡｓ基板２０の主面の結晶面方位の異なる複数の試料を作製した。成長温度は、６２０℃、６５０℃、７００℃のいずれである。歪量子井戸層２２のＩｎ組成比は、０．１２または０．１８である。ＧａＡｓ基板２０の主面は、（１００）ジャスト面、（１００）面から（１１１）Ａ面に向かって（（１１１）Ａ面に近づくように）２°、５°または１０°傾斜した面、（１００）面から（１１０）面に向かって２°または５°傾斜した面のいずれかである。なお、本明細書において「（１００）ジャスト面」とは、（１００）面からの傾斜角が０．２°以下の面を意味する。
【００７１】
図１５に、各試料の歪量子井戸層２２と障壁層２３との積層構造の（４００）面に対応するＸ線ロッキングカーブのサテライトピークの半値幅の測定結果を示す。図１５の横軸は、歪量子井戸層２２と障壁層２３との成長温度を単位「℃」で表し、縦軸は、半値幅を単位「ａｒｃｓｅｃ」で表す。図中の黒四角は、（１００）ジャスト面を主面とする基板を用いた試料を示す。黒菱形、黒三角、及びバツ印は、それぞれ（１００）面から（１１１）Ａ面に向かって２°、５°、及び１０°傾斜させた面を主面とする基板を用いた試料を示す。白菱形及び白三角は、それぞれ（１００）面から（１１０）面に向かって２°及び５°傾斜させた面を主面とする基板を用いた試料を示す。なお、上記試料の歪量子井戸層２２のＩｎ組成比は０．１２である。プラス記号は、（１００）ジャスト面を主面とする基板を用い、歪量子井戸層２２のＩｎ組成比を０．１８にした試料を示す。
【００７２】
（１００）ジャスト面のＧａＡｓ基板を用い、歪量子井戸層２２のＩｎ組成比を０．１２にした場合には、成長温度によらず半値幅が１２０ａｅｃｓｅｃ以下になり、結晶品質の高い積層構造が得られている。基板の主面の、（１００）面からの傾斜角が大きくなると、半値幅が大きくなる傾向にあり、成長温度が７００℃のときに、この傾向が顕著である。特に、（１００）面からの傾斜角が５°以上になると、半値幅が急激に大きくなる。
【００７３】
また、歪量子井戸層２２のＩｎ組成比が０．１８の試料は、組成比が０．１２の試料に比べて、半値幅が著しく大きい。
【００７４】
図１６（Ａ）及び（Ｂ）に、成長温度を７００℃とした試料のＸ線ロッキングカーブを示す。実線ａ、ｂ、ｃ、及びｄは、それぞれ基板の主面が（１００）ジャスト面、（１００）面から（１１１）Ａ面に向かって２°傾斜した面、（１００）面から（１１１）Ａ面に向かって５°傾斜した面、及び（１００）面から（１１０）面に向かって２°傾斜した面である試料を示す。図１６（Ａ）の各試料は、歪量子井戸層２２のＩｎ組成比が０．１２のものであり、図１６（Ｂ）の各試料は、歪量子井戸層２２のＩｎ組成比が０．１８のものである。
【００７５】
図１６（Ａ）に示すように、歪量子井戸層２２のＩｎ組成比が０．１２の場合には、４本の実線ａ〜ｄはほとんど区別できず、いずれの場合も明確なサテライトピークが現れている。図１６（Ｂ）に示すように、歪量子井戸層２２のＩｎ組成比が０．１８の場合には、（１００）ジャスト面以外の基板を用いた試料では、明確なサテライトピークが観測されない。
【００７６】
半導体発光装置のクラッド層やキャリア閉込層にＡｌＧａＡｓを用いる場合、ＭＯＣＶＤによるＡｌＧａＡｓの好適な成長温度は７００℃〜７５０℃である。成長温度を７００℃よりも低くすると、歪量子井戸層と障壁層との界面の酸素濃度が増加し、素子特性が低下する。このため、ＡｌＧａＡｓ歪量子井戸層の成長温度を７００℃よりも低くすることは好ましくない。
【００７７】
ＩｎＧａＡｓの成長温度を７００℃以上にする場合には、図１５の測定結果からわかるように、ＧａＡｓ基板の主面を（１００）ジャスト面にするか、または（１００）面からの傾斜角が２°以下の面とすることが好ましい。なお、この場合、歪量子井戸層のＩｎ組成比を０．１２以下にすることが好ましい。
【００７８】
次に、本発明の第３の実施例について説明する。第３の実施例では、ＧａＡｓ基板上に形成されたＩｎＧａＡｓ歪量子井戸層を有する複数の試料を作製し、フォトルミネッセンス（ＰＬ）スペクトルの評価を行った。
【００７９】
図１７に、第３の実施例で作製した試料の断面図を示す。ＧａＡｓ基板３０の主面上に、厚さ０．２μｍのＧａＡｓバッファ層３１が形成されている。その上に、下側クラッド層３２、下側キャリア閉込層３３、歪量子井戸層３４、上側キャリア閉込層３５、上側クラッド層３６、及びキャップ層３７がこの順番に積層されている。これらの層はＭＯＣＶＤにより、成長温度６５０℃で形成した。
【００８０】
下側クラッド層３２及び上側クラッド層３６は、共にＡｌ０．３９Ｇａ０．６１Ａｓで形成され、その厚さはそれぞれ１μｍ及び１５０ｎｍである。下側キャリア閉込層３３及び上側キャリア閉込層３５は、共にＡｌ０．２６Ｇａ０．７４Ａｓで形成され、その各々の厚さは５０ｎｍである。歪量子井戸層３４はＩｎＧａＡｓで形成され、その組成比及び厚さは試料によって異なる。キャップ層３７はＧａＡｓで形成され、その厚さは５０ｎｍである。
【００８１】
図１８に、第３の実施例で作製した試料Ａ〜Ｌの各々のＩｎＧａＡｓ歪量子井戸層のＩｎ組成比と厚さ、及び基板の主面の面方位を示す。
【００８２】
図１９及び図２０に、それぞれ試料Ａ〜ＦのＰＬスペクトル、及び試料Ｇ〜ＬのＰＬスペクトルを示す。横軸は波長を単位「ｎｍ」で表し、縦軸はＰＬ強度を任意単位で表す。いずれの試料においても、第１次量子準位のキャリアの再結合に対応する発光が観測されている。
【００８３】
ところが、歪量子井戸層３４の厚さを１０ｎｍ以上にし、Ｉｎ組成比を０．１８にし、（１００）面から傾斜した面を主面とする基板を用いた試料Ｈ、Ｉ、Ｋ、及びＬのＰＬ強度が、Ｉｎ組成比を０．１２にし、その他の条件を同じにした試料Ｂ、Ｃ、Ｅ、及びＦのＰＬ強度に比べて極めて弱いことがわかる。従って、歪量子井戸層３４のＩｎ組成比を０．１２よりも大きくする場合には、（１００）ジャスト面のＧａＡｓ基板を用いることが好ましい。
【００８４】
次に、本発明の第４の実施例について説明する。第４の実施例では、ＧａＡｓ基板上に形成されたＩｎＧａＡｓ歪量子井戸層を有する複数の試料（発光ダイオード）を作製し、エレクトロルミネッセンス（ＥＬ）スペクトルの評価を行った。
【００８５】
図２１に、第４の実施例で作製した試料の断面図を示す。ＺｎがドープされたＧａＡｓ基板４０の主面上に、Ｚｎがドープされた厚さ０．２μｍのＧａＡｓバッファ層４１が形成されている。その上に、下側クラッド層４２、下側キャリア閉込層４３、歪量子井戸層４４、上側キャリア閉込層４５、上側クラッド層４６、電流拡散層４７、及びコンタクト層４８がこの順番に積層されている。これらの層は、成長温度を７００℃としたＭＯＣＶＤにより形成される。
【００８６】
下側クラッド層４２はＺｎがドープされたＡｌ０．３９Ｇａ０．６１Ａｓで形成され、その厚さは１μｍである。下側キャリア閉込層４３及び上側キャリア閉込層４５は、共にＡｌ０．２６Ｇａ０．７４Ａｓで形成され、その各々の厚さは５０ｎｍである。歪量子井戸層４４はＩｎＧａＡｓで形成され、その組成比及び厚さは試料によって異なる。上側クラッド層４６は、ＳｉがドープされたＡｌ０．３９Ｇａ０．６１Ａｓで形成され、その厚さは１μｍである。電流拡散層４７は、ＳｉがドープされたＡｌ０．１８Ｇａ０．８２Ａｓで形成され、その厚さは４．５μｍである。コンタクト層４８は、ＳｉがドープされたＧａＡｓで形成され、その厚さは５０ｎｍである。
【００８７】
コンタクト層４８の表面上に上側電極４９が形成されている。上側電極４９は、Ｇｅ膜とＡｕ膜とを蒸着した後、合金化処理することにより形成される。基板４０の背面上にＡｕＺｎ合金からなる下側電極５０が形成されている。
【００８８】
上述の積層構造を形成した後、ダイシング工程、ボンディング工程を経て、ステム上にマウントすることにより、発光ダイオードが完成する。
【００８９】
図２２に、第４の実施例で作製した試料Ｗ〜Ｚの、基板の主面の面方位、歪量子井戸層４４のＩｎ組成比と厚さ、ＥＬ強度、ＥＬスペクトルの半値幅、及び遮断周波数を示す。
【００９０】
図２３に、試料Ｗ〜Ｚに５０ｍＡの電流を流した時の規格化ＥＬ強度のスペクトルを示す。横軸は波長を単位「ｎｍ」で表し、縦軸は規格化ＥＬ強度を、最大値を１とした相対値で表す。歪量子井戸層４４のＩｎ組成比が０．１２の場合には、試料Ｗ及びＸの測定結果からわかるように、（１００）面から５°傾斜した主面を有するＧａＡｓ基板を用いても、（１００）ジャスト面の基板を用いた場合とほぼ同等のＥＬ性能が得られる。従って、（１００）面からの傾斜角が５°以下であれば、（１００）ジャスト面の基板を用いた場合と同等のＥＬ性能が得られるであろう。
【００９１】
歪量子井戸層４４のＩｎ組成比を０．２５にすると、試料Ｙ及びＺの測定結果からわかるように、（１００）面から傾斜した主面を有するＧａＡｓ基板を用いた場合には、（１００）ジャスト面の基板を用いた場合に比べて、ＥＬ出力が低下し、かつスペクトルの半値幅も大きくなる。従って、Ｉｎ組成比を０．１２よりも大きくする場合には、（１００）ジャスト面の基板を用いることが好ましい。このとき、Ｉｎ組成比が０．２５以下であれば、所望のＥＬ性能が得られるであろう。
【００９２】
なお、基板の主面の面方位によって、遮断周波数に有意な差は見られなかった。
【００９３】
図２４に、図２１に示した構造を有する発光ダイオードの遮断周波数と、歪量子井戸層のＩｎ組成比との関係を示す。横軸はＩｎ組成比を表し、縦軸は遮断周波数を単位「ＭＨｚ」で表す。Ｉｎ組成比が増加するに従って、遮断周波数が高くなっていることがわかる。
【００９４】
ＩｎＧａＡｓ歪量子井戸層を用いた半導体発光装置の遮断周波数を高くするためには、歪量子井戸層のＩｎ組成比を大きくすることが有効である。ところが、上述の実施例のように、（１００）面から傾斜した主面を有するＧａＡｓ基板上に、Ｉｎ組成比の大きな高品質のＩｎＧａＡｓ層を成長させることは困難である。基板の主面の面方位や量子井戸層のＩｎ組成比を、上記第２〜第４の実施例の評価から得られた好ましい条件に適合させることにより、高品質のＩｎＧａＡｓ層を形成することができる。
【００９５】
上記第２〜第４の実施例では、基板材料をＧａＡｓにしたが、ＡｌＧａＡｓ基板を用いた第１の実施例の場合と同様に、半導体発光装置のクラッド層、キャリア閉込層、及び歪量子井戸層の好ましい構成条件を適用することにより、遮断周波数の向上を図ることが可能である。
【００９６】
また、上記第２〜第４の実施例で説明した好ましい基板の面方位、及び歪量子井戸層のＩｎ組成比は、ＩＩＩ−Ｖ族化合物半導体（ＡｌＧａＡｓ等の混晶半導体を含む）からなる基板を用いる場合にも同様に適用されるであろう。また、上記第２〜第４の実施例では、歪量子井戸層をＩｎＧａＡｓで形成したが、ＩｎＧａＡｌＡｓ等のＩｎを含むＩＩＩ−Ｖ族混晶半導体を用いる場合にも、好ましい基板の面方位、及び歪量子井戸層のＩｎ組成比が適用可能であろう。
【００９７】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００９８】
【発明の効果】
以上説明したように、本発明によれば、歪量子井戸層にＩｎを含む混晶半導体を用い、キャリア閉込層にＡｌＧａＡｓもしくはＧａＡｓ等を用いることにより、発光波長を８００ｎｍ〜９２０ｎｍとし、かつ発光出力の低下防止と遮断周波数の向上とを両立させることができる。また、支持基板の主面の結晶面方位及び歪量子井戸層のＩｎ組成比を好適な範囲に設定することにより、歪量子井戸層や障壁層の結晶品質を高め、発光特性の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例による半導体発光装置の模式的な断面図である。
【図２】本発明の第１の実施例による半導体発光装置の支持基板の製造方法を説明するための断面図である。
【図３】第１の実施例による半導体発光装置の下部クラッド層から上部クラッド層までの積層構造の伝導帯側のバンド構造を示す図である。
【図４】第１の実施例による半導体発光装置のエネルギ差ΔＥｂと遮断周波数との関係を示すグラフである。
【図５】第１の実施例による半導体発光装置のキャリア閉込層のＡｌ組成比を異ならせた種々の試料の発光スペクトルを示すグラフである。
【図６】第１の実施例による半導体発光装置の歪量子井戸層の厚さと遮断周波数との関係を示すグラフである。
【図７】第１の実施例による半導体発光装置の歪量子井戸層の厚さと発光波長との関係を示すグラフである。
【図８】第１の実施例による半導体発光装置の遮断周波数とエネルギ差ΔＥｂとの関係を示すグラフである。
【図９】第１の実施例による半導体発光装置のキャリア閉込層の種々のＡｌ組成比について、バイアス電流と遮断周波数との関係を示すグラフである。
【図１０】第１の実施例による半導体発光装置のキャリア閉込層の種々のＡｌ組成比について、バイアス電流と規格化光出力との関係を、規格化微分量子効率と対比させながら示すグラフである。
【図１１】第１の実施例による半導体発光装置のキャリア閉込層の種々の厚さについて、バイアス電流と遮断周波数との関係を示すグラフである。
【図１２】第１の実施例による半導体発光装置の量子井戸数を種々異ならせた場合の、バイアス電流と規格化遮断周波数との関係を示すグラフである。
【図１３】第１の実施例による光半導体装置と従来の光半導体装置との、遮断周波数と発光出力との分布を示すグラフである。
【図１４】第２の実施例で作製した試料の断面図である。
【図１５】第２の実施例で作製した試料の積層構造の成長温度とＸ線ロッキングカーブのサテライトピークの半値幅との関係を示すグラフである。
【図１６】第２の実施例で作製した試料の積層構造のＸ線ロッキングカーブを示すグラフである。
【図１７】第３の実施例で作製した試料の断面図である。
【図１８】第３の実施例で作製した試料のＩｎＧａＡｓ歪量子井戸層のＩｎ組成比と厚さ、及び基板の主面の面方位を示す図表である。
【図１９】第３の実施例の試料Ａ〜ＦのＰＬスペクトルを示すグラフである。
【図２０】第３の実施例の試料Ｇ〜ＬのＰＬスペクトルを示すグラフである。
【図２１】第４の実施例で作製した試料の断面図である。
【図２２】第４の実施例で作製した試料の基板の主面の面方位、歪量子井戸層のＩｎ組成比と厚さ、ＥＬ強度、ＥＬスペクトルの半値幅、及び遮断周波数を示す図表である。
【図２３】第４の実施例で作製した試料の規格化ＥＬスペクトルを示すグラフである。
【図２４】歪量子井戸層のＩｎ組成比と遮断周波数との関係を示すグラフである。
【符号の説明】
１ ｐ型ＧａＡｓ仮基板
２ ｐ型ＡｌＧａＡｓ高濃度層
３ ｐ型ＡｌＧａＡｓ低濃度層
４ 支持基板
５ ｐ型ＡｌＧａＡｓバッファ層
６ ｐ型ＡｌＧａＡｓ下部クラッド層
７ ｐ型ＡｌＧａＡｓ下部キャリア閉込層
８ ＩｎＧａＡｓ歪量子井戸層
９ ｎ型ＡｌＧａＡｓ上部キャリア閉込層
１０ ｎ型ＡｌＧａＡｓ上部クラッド層
１１ ｎ型ＡｌＧａＡｓ電流拡散層
１２ ｎ型ＧａＡｓコンタクト層
１５ ｎ側電極
１６ ｐ側電極
２０、３０、４０ ＧａＡｓ基板
２１、３１、４１ ＧａＡｓバッファ層
２２、３４、４４ ＩｎＧａＡｓ歪量子井戸層
２３ ＧａＡｓ障壁層
３２、３６、４２、４６ ＡｌＧａＡｓクラッド層
３３、３５、４３、４５ ＡｌＧａＡｓキャリア閉込層
３７ ＧａＡｓキャップ層
４７ ＡｌＧａＡｓ電流拡散層
４８ ＧａＡｓコンタクト層
４９ 上側電極
５０ 下側電極
【発明の属する技術分野】
本発明は、半導体発光装置に関し、特にシリコンを用いたフォトダイオードの受光感度が高い波長領域の光の発光に適し、発光出力と遮断周波数との双方を高めることが可能な半導体発光装置に関する。
【０００２】
【従来の技術】
シリコンを用いたフォトダイオードの受光感度が高い赤外波長領域（波長９２０ｎｍ以下の赤外領域）の光を出力する素子として、ＺｎドープのＧａＡｓ層をＡｌＧａＡｓ層で挟んだダブルへテロ型発光ダイオードが知られている。このＧａＡｓ層のＺｎ濃度を高めることにより、発光ダイオードの遮断周波数を高めることができる。ところが、Ｚｎ濃度を高めると、発光出力が極端に低下してしまう。
【０００３】
【発明が解決しようとする課題】
本発明の目的は、シリコンを用いたフォトダイオードの受光感度が高い赤外波長領域の光の発光に適し、かつ発光出力の低下を伴うことなく遮断周波数の向上を図ることが可能な半導体発光装置を提供することである。
【０００４】
【課題を解決するための手段】
本発明の一観点によると、ＩＩＩ−Ｖ族化合物半導体で形成され、（１００）面、または（１００）面からの傾斜角度が２°以下の結晶面を主面とする支持基板と、前記支持基板の主面上に配置された発光積層構造であって、Ｉｎを含むＩＩＩ−Ｖ族混晶半導体からなる量子井戸層、該量子井戸層を挟み、該量子井戸層よりもバンドギャップの大きな半導体材料からなる一対のキャリア閉込層、該量子井戸層と一対のキャリア閉込層との３層を挟み、該キャリア閉込層よりもバンドギャップの大きな半導体材料からなる一対のクラッド層とを含み、該キャリア閉込層の伝導帯下端のエネルギ準位と、該量子井戸層内の電子の基底準位との差が１００ｍｅＶ以上になるように、前記量子井戸層と前記キャリア閉込層の材料、及び前記量子井戸層の厚さが選択されている前記発光積層構造と、前記発光積層構造にキャリアを注入するための電極とを有する半導体発光装置が提供される。
【０００５】
上記支持基板を用いることにより、その上に形成される各層の品質を高め、発光出力の低下を伴うことなく遮断周波数の向上を図ることが可能になる。
【０００６】
【発明の実施の形態】
図１に、本発明の第１の実施例による半導体発光装置の断面図を示す。高濃度層２と低濃度層３との２層から支持基板４が構成されている。支持基板４は、Ｚｎがドープされたｐ型のＡｌ０．２６Ｇａ０．７４Ａｓで形成されている。高濃度層２のＺｎ濃度は１×１０１８ｃｍ−３であり、低濃度層３のＺｎ濃度は５×１０１７ｃｍ−３である。また、高濃度層２の厚さは４０μｍであり、低濃度層３の厚さは１１０μｍである。
【０００７】
低濃度層３の表面上に有機金属化学気相成長（ＭＯＣＶＤ）により、ＡｌＧａＡｓバッファ層５からＧａＡｓコンタクト層１２までの各層が形成されている。バッファ層５は、Ｚｎがドープされたｐ型のＡｌ０．２６Ｇａ０．７４Ａｓで形成され、その厚さは０．２μｍ、そのＺｎ濃度は１×１０１８ｃｍ−３である。
【０００８】
下部クラッド層６は、Ｚｎがドープされたｐ型のＡｌ０．３２Ｇａ０．６８Ａｓで形成され、その厚さは０．５μｍ、そのＺｎ濃度は１×１０１８ｃｍ−３である。下部キャリア閉込層（ＣＣＬ層）７は、不純物を意図的にドープしていないＡｌ０．１８Ｇａ０．８２Ａｓで形成され、その厚さは２〜１９０ｎｍである。なお、下部ＣＣＬ層７のバックグラウンド濃度は５×１０１６〜１×１０１７ｃｍ−３であった。
【０００９】
歪量子井戸層８は、ＩｎＧａＡｓで形成され、その厚さは２．４〜１５ｎｍ、Ｉｎ組成比は０．１２〜０．２５である。上部キャリア閉込層９は、不純物を意図的にドープしていないＡｌ０．１８Ｇａ０．８２Ａｓで形成され、その厚さは２〜１９０ｎｍである。なお、上部キャリア閉込層９のバックグラウンド濃度は５×１０１６〜１×１０１７ｃｍ−３であった。上部クラッド層１０は、Ｓｉがドープされたｎ型のＡｌ０．３２Ｇａ０．６８Ａｓで形成され、その厚さは５．５μｍ、そのＳｉ濃度は１×１０１８ｃｍ−３である。
【００１０】
電流拡散層１１は、Ｓｉがドープされたｎ型のＡｌ０．１８Ｇａ０．８２Ａｓで形成され、その厚さは４．５μｍ、そのＳｉ濃度は１×１０１８ｃｍ−３である。コンタクト層１２は、Ｓｉがドープされたｎ型のＧａＡｓで形成され、その厚さは０．１μｍ、そのＳｉ濃度は２×１０１８ｃｍ−３である。
【００１１】
コンタクト層１２の上に、下から順番にＮｉ層、Ｇｅ層、及びＡｕ層が積層されたｎ側電極１５が形成されている。ｎ側電極１５は、リフトオフ法により例えばＸ字状の平面形状とされる。支持層４の一部を構成する高濃度層２の表面上に、支持層４側から順番にＡｕ層とＡｕＺｎ合金層とが積層されたｐ側電極１６が形成されている。ｐ側電極１６は、リフトオフ法により例えばハニカム形状とされる。
【００１２】
次に、図２を参照して、第１の実施例による半導体発光装置に用いられている下地基板４の製造方法について説明する。
【００１３】
図２（Ａ）に示したＧａＡｓからなる仮の基板１を準備する。仮の基板１の主面は、ＧａＡｓの（１００）面である。また、仮の基板１にはＺｎがドープされてｐ型導電性が付与されており、その濃度は２〜５×１０１９ｃｍ−３である。
【００１４】
仮の基板１の主面上に、液相エピタキシャル成長（ＬＰＥ）により、Ａｌ０．２６Ｇａ０．７４Ａｓからなる厚さ４０μｍの高濃度層２及び厚さ１５０μｍの低濃度層３を順番に成長させる。この２層が支持基板４となる。ＬＰＥには、主として温度差法と徐冷法があるが、ここでは、温度差法を採用する。温度差法を採用することにより、支持基板４のＡｌ組成比をほぼ均一にすることができる。成長装置として、例えばスライドボート型のものを用いることができる。高濃度層２及び低濃度層３には、それぞれＺｎ濃度が１×１０１８ｃｍ−３及び５×１０１７ｃｍ−３になるように、成長中にＺｎがドープされる。
【００１５】
用いた成長用溶液は、Ｇａ溶媒中にＧａＡｓ、Ａｌ及びＺｎを溶解させたものである。メルト槽内に満たされた成長用溶液の上下方向の温度勾配は、約５℃／ｃｍであり、種結晶が接触する成長用溶液下部の温度が８３０〜８５０℃である。なお、成長用溶液下部の温度及び温度勾配は、成長中ほぼ一定に保持される。
【００１６】
図２（Ｂ）に示す状態に至るまでの工程を説明する。図１に示したＧａＡｓ仮の基板１をエッチングして除去する。これにより、支持基板４のみが残る。ＧａＡｓからなる仮の基板１は、アンモニア水と過酸化水素水とを体積比で２０：１に混合したエッチング液を用いてエッチングすることができる。なお、アンモニア水の濃度は２８重量％であり、過酸化水素水の濃度は３１重量％である。
【００１７】
次に、低濃度層３の表面を研削し、凹凸を少なくする。さらに、研削された表面を研磨して加工ダメージを除去した後、化学機械研磨（ＣＭＰ）による最終仕上げを行う。一般に、温度差法で成長させた半導体層は、徐冷法で成長させた半導体に比べて、表面の平坦性が悪い。ＣＭＰによる最終仕上げを行うことにより、表面の平坦性を高めることができる。ここまでの工程で、支持基板４が得られる。
【００１８】
ｎ側電極１５とｐ側電極１６との間に順方向バイアスを印加し、歪み量子井戸層８にキャリアを注入することにより、赤外領域（波長８００〜９２０ｎｍ）の発光を生じさせることができる。
【００１９】
第１の実施例による半導体装置では、ＡｌＧａＡｓからなる支持基板４が、物理的支持力を有する基板となるとともに、ＭＯＣＶＤの種結晶となる。基板材料としてＧａＡｓを用いていないため、図１に示したコンタクト層１２側からのみならず、支持基板４側からも光を取り出すことができる。なお、ＧａＡｓからなるコンタクト層１２は、後のチップ化工程における酸処理で除去されるため、光取り出しの障害にはならない。歪量子井戸層８の発光スペクトルのピークを与える波長が、仮の基板１を形成する半導体材料のバンドギャップに相当する波長よりも短い場合に、特に、仮の基板１を除去する効果が高い。
【００２０】
また、下部キャリア閉込層７、歪量子井戸層８及び上部キャリア閉込層９がＭＯＣＶＤで形成されている。このため、これらの層をＬＰＥで形成する場合に比べて、膜厚の均一性を高めることができ、高い発光効率を実現することが可能になる。なお、ＭＯＣＶＤの代わりに分子線エピタキシャル成長（ＭＢＥ）を用いてもよい。
【００２１】
次に、第１の実施例による半導体発光装置の発光強度及び動作速度を向上させるための好ましい条件について説明する。
【００２２】
図３に、下部クラッド層６から上部クラッド層１０までの伝導帯側のエネルギバンド構造を示す。歪量子井戸層８の厚さをＬｚ、歪量子井戸層８内の電子の基底準位をＥｅ１、歪量子井戸層８の伝導帯下端と基底準位Ｅｅ１とのエネルギ差をΔＥｅ１、下部及び上部キャリア閉込層７及び９の伝導帯下端と電子の基底準位Ｅｅ１との間のエネルギ差をΔＥｂ、下部及び上部キャリア閉込層７及び９の伝導帯下端と歪量子井戸層８の伝導帯下端とのエネルギ差をΔＥｃとする。
【００２３】
上部クラッド層１０から上部キャリア閉込層９内に注入された電子は、下部クラッド層６と下部キャリア閉込層７との界面のポテンシャル障壁Ｂ１及び上部クラッド層１０と上部キャリア閉込層９との界面のポテンシャル障壁Ｂ２により、下部キャリア閉込層７から上部キャリア閉込層９までの３層の中に閉じ込められる。閉じ込められた電子が歪量子井戸層８内の電子の基底準位Ｅｅ１に捕捉され、荷電子帯の正孔と再結合することにより、発光が生ずる。
【００２４】
キャリア閉込層７及び９のバンドギャップを狭くして、エネルギ差ΔＥｂを小さくすると、キャリア閉込層７及び９内でも電子と正孔との再結合による発光が生じてしまう。この発光は、歪量子井戸層８内の発光に比べて、応答速度が遅い。発光装置の応答速度を高めるためには、キャリア閉込層７及び９からの発光を防止する必要がある。
【００２５】
また、キャリア閉込層７及び９のバンドギャップを広くして、エネルギ差ΔＥｂを大きくすると、ポテンシャル障壁Ｂ１及びＢ２が低くなる。このため、電子の閉じ込め効果が低くなってしまう。従って、エネルギ差ΔＥｂは、発光効率及び応答速度に大きく影響すると考えられる。
【００２６】
以下、エネルギ差ΔＥｂ（＝ΔＥｃ−ΔＥｅ１）の求め方について説明する。歪量子井戸層８の伝導帯下端と歪量子井戸層８内の第ｎ次の準位Ｅｅｎとのエネルギ差をΔＥｅｎ、歪量子井戸層８内の電子の有効質量をｍｅ１ ＊、キャリア閉込層７及び９内の電子の有効質量をｍｅ２ ＊、プランク常数をｈとすると、次数ｎが奇数のとき、以下の式が成立する。なお、キャリア閉込層７及び９内への電子の波動関数の侵入の深さ（井戸構造に依存するが、数ｎｍ程度）に比べて、キャリア閉込層７及び９が十分厚いと仮定している。
【００２７】
【数１】
（αＬｚ／２）ｔａｎ（αＬｚ／２）＝（βＬｚ／２）（ｍｅ１ ＊／ｍｅ２ ＊）
α２＝２（ｍｅ１ ＊）ΔＥｅｎ／（ｈ／２π）２
β２＝２（ｍｅ２ ＊）（ΔＥｃ−ΔＥｅｎ）／（ｈ／２π）２ ・・・（１）
一般に、Ｉｎ１−ｘＧａｘＡｓのバンドギャップＥｇ１は、
【００２８】
【数２】
Ｅｇ１＝１．４２２−１．５３（１−ｘ）＋０．４５（１−ｘ）２ ・・（２）
で与えられ、伝導帯の電子の有効質量ｍｅ１ ＊は、自由電子の静止質量をｍｅ０として、
【００２９】
【数３】
ｍｅ１ ＊／ｍｅ０＝０．０２２５（１−ｘ）＋０．０６６５ｘ ・・・（３）
で与えられる。なお、式（２）は、歪量子井戸層８の歪量を考慮しないで導出されたものである。
【００３０】
ＩｎＧａＡｓ井戸層に歪が導入されると、そのエネルギギャップが変化する。その変化分ΔＥｇ１、
【００３１】
【数４】
ΔＥｇ１＝［−２ａ（Ｃ１１−Ｃ１２）／Ｃ１１＋ｂ（Ｃ１１＋２Ｃ１２）／Ｃ１１］ε
と表される。ここで、ａ及びｂは変形ポテンシャル、Ｃ１１及びＣ１２は弾性スティフネス定数、εは井戸層とキャリア閉込層との格子不整合に伴う弾性歪である。弾性歪εは、Ｉｎ１−ｘＧａｘＡｓの格子定数をＡｗ、ＡｌｚＧａ１−ｚＡｓの格子定数をＡｂとすると、下記の式で表される。
【００３２】
【数５】
ε＝（Ａｗ−Ａｂ）／Ａｂ
ここで、格子定数Ａｗ、Ａｂ、変形ポテンシャルａ、ｂ及び弾性スティフネス定数Ｃ１１、Ｃ１２は、下の式で与えられる。
【００３３】
【数６】
Ａｗ＝０．５６５３３ｘ＋０．６０５８４（１−ｘ） 〔ｎｍ〕
Ａｂ＝０．５６５３３（１−ｚ）＋０．０１５ｚ 〔ｎｍ〕
ａ＝−５．８（１−ｘ）−９．８ｘ 〔ｅＶ〕
ｂ＝−１．８（１−ｘ）−１．７６ｘ 〔ｅＶ〕
Ｃ１１＝０．８３３（１−ｘ）＋１．１８８ｘ 〔×１０１２ｄｙｎ／ｃｍ２〕
Ｃ１２＝０．４３２（１−ｘ）＋０．５３２ｘ 〔×１０１２ｄｙｎ／ｃｍ２〕
ＡｌｚＧａ１−ｚＡｓのバンドギャップＥｇ２は、
【００３４】
【数７】
Ｅｇ２＝１．４２５＋１．４４４ｚ ・・・（７）
で与えられ、伝導帯の電子の有効質量ｍｅ２ ＊は、
【００３５】
【数８】
ｍｅ２ ＊／ｍｅ０＝０．０６６５（１−ｚ）＋０．１５ｚ ・・・（８）
で与えられる。
【００３６】
キャリア閉込層７及び９がＡｌＧａＡｓで形成され、歪量子井戸層８がＩｎＧａＡｓで形成されている場合、両者のバンドギャップ差ΔＥｇは、Ｅｇ２−（Ｅｇ１＋ΔＥｇ１）とすることができ、エネルギ差ΔＥｃは、
【００３７】
【数９】
ΔＥｃ＝０．５７ΔＥｇ
と近似することができる。また、キャリア閉込層７及び９がＧａＡｓで形成され、歪量子井戸層８がＩｎＧａＡｓで形成されている場合には、エネルギ差ΔＥｃは、
【００３８】
【数１０】
ΔＥｃ＝０．６２ΔＥｇ
と近似することができる。また、キャリア閉込層７及び９がＡｌＧａＡｓで形成され、歪量子井戸層８がＧａＡｓで形成されている場合には、エネルギ差ΔＥｃは、
【００３９】
【数１１】
ΔＥｃ＝０．６２ΔＥｇ
と近似することができる。
【００４０】
種々のＩｎ組成比（１−ｘ）及びＡｌ組成比ｚの組み合わせで、図１に示した半導体発光装置を作製した。各半導体発光装置のエネルギ差ΔＥｂを計算により求め、さらに遮断周波数を実測した。エネルギ差ΔＥｂは、式（１）及びΔＥｂ＝ΔＥｃ−ΔＥｅ１の関係式から求めることができる。なお、遮断周波数は、下記の方法で実測した。
【００４１】
５０ｍＡの順方向直流電流に振幅１０ｍＡの交流電流を重畳させた電流を、半導体発光装置に流す。交流電流の周波数がｆ０の時の光出力の振幅に対して、光出力の振幅が−３ｄＢとなる周波数を遮断周波数ｆｃと呼ぶ。ここで、ｆ０＝（１／１００）ｆｃである。
【００４２】
図４に、エネルギ差ΔＥｂと遮断周波数との関係を示す。横軸は遮断周波数を単位「ＭＨｚ」で表し、縦軸はエネルギ差ΔＥｂを単位「ｍｅＶ」で表す。図中の菱形記号、丸記号、及び三角記号はそれぞれ歪量子井戸層８の厚さが３ｎｍ、５ｎｍ、及び１５ｎｍの半導体発光装置を示す。
【００４３】
エネルギ差ΔＥｂが小さくなると遮断周波数が低下する。特に、歪量子井戸層８の厚さが５ｎｍの場合、エネルギ差ΔＥｂが１００ｍｅＶの点でグラフの傾きが変わっていることがわかる。なお、歪量子井戸層８の厚さが３ｎｍ及び１５ｎｍのいずれの場合にも、エネルギ差ΔＥｂが１００ｍｅＶの点でグラフの傾きが変化する傾向を示している。
【００４４】
いずれの場合も、エネルギ差ΔＥｂが１００ｍｅＶ以下になると、遮断周波数の低下傾向が速まる。これは、エネルギ差ΔＥｂが小さくなったことにより、キャリア閉込層７及び９内で電子と正孔との再結合が生じ始めたためと考えられる。
【００４５】
図５に、キャリア閉込層（ＡｌｚＧａ１−ｚＡｓ）７及び９のＡｌ組成比ｚを異ならせた種々の試料の発光スペクトルを示す。横軸は発光波長を単位「ｎｍ」で表し、縦軸は規格化発光強度を表す。規格化発光強度は、最大発光強度を１として規格化したものである。図中の曲線ａ〜ｄは、それぞれＡｌ組成比ｚが０．０９、０．１３、０．１８及び０．２６の場合の発光スペクトルを示す。なお、いずれの試料も、歪量子井戸層８のＩｎ組成比は０．１２、厚さは５ｎｍである。また、電流拡散層１１のＡｌ組成比を０．３２とし、これらの発光が電流拡散層１１で吸収されないようにしている。
【００４６】
キャリア閉込層７及び９のＡｌ組成比ｚが小さくなるに従って、エネルギ差ΔＥｂが小さくなる。また、発光波長が長波長側にシフトする。なお、曲線ａ〜ｄの試料のエネルギ差ΔＥｂは、それぞれ８０ｍｅＶ、１０７ｍｅＶ、１４３ｍｅＶ、及び２０２ｍｅＶである。
【００４７】
曲線ａの波長８００ｎｍ付近及び曲線ｂの波長７７０ｎｍ付近にサブピークが観測される。メインピークよりも短波長側にサブピークが観測されることにより、キャリア閉込層７及び９で発光していることがわかる。エネルギ差ΔＥｂが大きくなると、サブピークが観測されなくなる。従って、高い遮断周波数を得るためには、エネルギ差ΔＥｂを１００ｍｅＶ以上とすることが好ましく、さらに、エネルギ差ΔＥｂを１１０ｍｅＶとすると、サブピークの観測されない高い遮断周波数を有する発光素子を得ることができる。エネルギ差ΔＥｂは、上述の式（１）に示したように、歪量子井戸層８の厚さ及び歪量子井戸層８とキャリア閉込層７及び９の半導体材料が決まれば、ほぼ特定することができる。
【００４８】
図６に、歪量子井戸層８の厚さと遮断周波数との関係を、エネルギ差ΔＥｂと対比させながら示す。横軸は歪量子井戸層８の厚さを単位「ｎｍ」で表し、左縦軸は遮断周波数を単位「ＭＨｚ」で表し、右縦軸はエネルギ差ΔＥｂを単位「ｍｅＶ」で表す。評価対象試料は、歪量子井戸層８の厚さが５ｎｍ、１０ｎｍ、及び１５ｎｍの３種類である。いずれの試料も、歪量子井戸層８のＩｎ組成比は０．１２であり、キャリア閉込層７及び９のＡｌ組成比は０．１８である。
【００４９】
図６中の四角記号はエネルギ差ΔＥｂを示す。また、三角記号及び菱形記号は、それぞれバイアス電流を１００ｍＡ及び５０ｍＡとした場合の遮断周波数を示す。なお、各試料は、一辺の長さが３００μｍの正方形状である。
【００５０】
歪量子井戸層８を厚くすると、エネルギ差ΔＥｂが大きくなるにも関わらず、遮断周波数は低下してしまう。例えば、ＮＲＺ通信方式で１００Ｍｂｐｓの通信速度を実現するためには、遮断周波数を約７０ＭＨｚ以上にしなければならない。歪量子井戸層８の厚さが１５ｎｍ以下であれば、バイアス電流を１００ｍＡとすることにより、遮断周波数を７０ＭＨｚ以上にすることが可能である。
【００５１】
図７に、歪量子井戸層８の５種類のＩｎ組成比（１−ｘ）について、歪量子井戸層８の厚さと発光波長との関係を示す。横軸は歪量子井戸層８の厚さを単位「ｎｍ」で表し、縦軸は発光波長を単位「ｎｍ」で表す。図中の実線に付された数値が、Ｉｎ組成比である。なお、キャリア閉込層７及び９のＡｌの組成比ｚは０．１８である。
【００５２】
歪量子井戸層８のＩｎ組成比を大きくすると発光波長が長くなり、歪量子井戸層８を厚くしても発光波長が長くなることがわかる。シリコンを用いたフォトダイオードで受光するためには、発光波長を８００ｎｍ〜９２０ｎｍとすることが好ましい。歪量子井戸層８のＩｎ組成比を０．２５よりも大きくして、発光波長を８００ｎｍ〜９２０ｎｍとするためには、歪量子井戸層８を約３ｎｍよりも薄くしなければならない。このような薄い歪量子井戸層を再現性よく形成するのは困難である。また、Ｉｎ組成比が大きい場合には、発光波長が８００〜９２０ｎｍの範囲でグラフの傾きが急であるため、歪量子井戸層８の膜厚のわずかなばらつきで発光波長が大きく変動してしまう。従って、歪量子井戸層８のＩｎ組成比を０．２５以下とすることが好ましい。
【００５３】
Ｉｎ組成比を小さくすると、歪量子井戸層８を比較的厚くしても、波長８００ｎｍ〜９２０ｎｍの発光を得ることができるであろう。ところが、歪量子井戸層８を厚くし、そのＩｎ組成比を小さくすると、図６で説明したように、遮断周波数が低下してしまう。
【００５４】
図８に、遮断周波数とエネルギ差ΔＥｂとの関係を示す。横軸は遮断周波数を単位「ＭＨｚ」で表し、縦軸はエネルギ差ΔＥｂを単位「ｍｅＶ」で表す。図中の菱形記号はＩｎ組成比を０．１２とした歪量子井戸層を用いた場合、四角記号はＧａＡｓ井戸層を用いた場合を示す。エネルギ差ΔＥｂが増大するに従って、ＩｎＧａＡｓ歪量子井戸層を用いた場合の遮断周波数が高くなることがわかる。また、歪量子井戸層にＧａＡｓを用いる場合よりも、ＩｎＧａＡｓを用いた方が、高い遮断周波数を得ることができる。従って、遮断周波数を高く維持するためには、歪量子井戸層８としてＩｎ１−ｘＧａｘＡｓ（０＜ｘ＜１）を用いることが好ましく、さらにＩｎ組成比を０．０５以上とすることがより好ましい。
【００５５】
図９に、キャリア閉込層７及び９のＡｌ組成比を異ならせた複数の試料について、遮断周波数とバイアス電流との関係を示す。横軸はバイアス電流を単位「ｍＡ」で表し、縦軸は遮断周波数を単位「ＭＨｚ」で表す。図中の曲線ａ〜ｄは、それぞれＡｌ組成比が０．０９、０．１３、０．１８、及び０．２６の場合の遮断周波数を示す。なお、歪量子井戸層８のＩｎ組成比は０．１２であり、その厚さは５ｎｍである。Ａｌ組成比が０．０９及び０．１３の場合には、バイアス電流が１００ｍＡ付近でほぼ最大値を示し、バイアス電流をそれ以上増加させても遮断周波数は高くならず飽和する。Ａｌ組成比を０．１３より大きくすれば、バイアス電流を増加させたときに遮断周波数が飽和しにくいことがわかる。また、バイアス電流を４０ｍＡ以上にすれば、Ａｌ組成比が０．１３以上の条件で７０ＭＨｚ以上の遮断周波数を得ることが可能である。
【００５６】
図１０に、キャリア閉込層７及び９のＡｌ組成比を異ならせた複数の試料について、バイアス電流と発光出力との関係を、規格化微分量子効率と対比させながら示す。横軸はバイアス電流を単位「ｍＡ」で表し、左縦軸は発光出力を単位「ｍＷ」で表し、右縦軸は規格化微分量子効率を表す。なお、この場合の微分量子効率とは、上記バイアス電流（Ｉ）と発光出力（ｐ）との関係を表したグラフにおいて隣接する測定ポイントを結ぶ直線の傾きを意味し、下記の式から求めた。
【００５７】
【数１２】
（ｄｐ／ｄＩ）ｎ＝（ｐｎ−ｐｎ−１）／（Ｉｎ−Ｉｎ−１）
ここで、ｎは１から測定ポイント数までの整数である。
【００５８】
また、規格化微分量子効率は、微分量子効率の最大値を１として規格化したものである。図中の実線ａ〜ｅは、それぞれキャリア閉込層７及び９のＡｌ組成比が０．０９、０．１３、０．１８、０．２６、及び０．３２の場合の発光出力を示し、点線ａ’〜ｅ’は、それぞれキャリア閉込層７及び９のＡｌ組成比が０．０９、０．１３、０．１８、０．２６、及び０．３２の場合の規格化微分量子効率を示す。
【００５９】
バイアス電流が増加するに従って、発光出力も増加し、その傾きに相当する規格化微分量子効率は小さくなっている。また、Ａｌ組成比を小さくすると、光出力が増大する傾向を示し、規格化微分量子効率も大きくなる。Ａｌ組成比がクラッド層のＡｌ組成比と同じ０．３２の場合には、規格化微分量子効率の急激な低下が観測され、バイアス電流を１５０ｍＡより大きくしても発光出力の増加率は小さい。これは、図３に示したポテンシャル障壁Ｂ１及びＢ２が低くなり、キャリア閉込効果が低下したためと考えられる。
【００６０】
図１０から、十分な出力を得るために、キャリア閉込層７及び９のＡｌ組成比をクラッドのＡｌ組成比未満とすることが好ましいと思われる。特に光通信に用いる赤外発光素子の場合には、通信速度の高速化と通信可能距離の長距離化のために、高い遮断周波数と大きな発光出力が要求される。より大きな発光出力を得るために、通信用の発光素子は、一般照明で使用される可視光ＬＥＤでは使用されないような２００ｍＡ以上の大電流で使用されることが多い。このような大電流を流しても安定して高い規格化微分量子効率を示すようにするために、Ａｌ組成比を０．２６未満とすることが好ましい。このとき、キャリア閉込層７及び９（Ａｌ組成比０．２６）とクラッド層（Ａｌ組成比０．３２）とのバンドギャップ差ΔＥｇは８４ｍｅＶである。ΔＥｃ＝０．６５ΔＥｇの関係式を用いれば、ポテンシャル障壁Ｂ１及びＢ２の高さは、５５ｍｅＶである。すなわち、クラッド層とキャリア閉込層との界面のポテンシャル障壁の高さを５５ｍｅＶ以上にすることが好ましい。
【００６１】
図１１に、キャリア閉込層７及び８の厚さを異ならせた複数の試料について、バイアス電流と遮断周波数との関係を示す。横軸はバイアス電流を単位「ｍＡ」で表し、縦軸は遮断周波数を単位「ＭＨｚ」で表す。図中の曲線ａ〜ｃは、キャリア閉込層７及び９の厚さを、それぞれ３０ｎｍ、５０ｎｍ、及び１２０ｎｍとした場合を示す。バイアス電流を増加させると遮断周波数が高くなるが、キャリア閉込層７及び９の厚さを１２０ｎｍとした場合には、バイアス電流が１００ｍＡ以上で飽和することがわかる。従って、キャリア閉込層７及び９の厚さを１２０ｎｍ未満とすることが好ましい。また、十分なキャリア閉込効果を発揮するためには、キャリア閉込層７及び９の厚さを１０ｎｍ以上とすることが好ましい。
【００６２】
上記半導体装置では、図１に示したように、歪量子井戸層８の層数を１としたが、２層以上としてもよい。
【００６３】
図１２に、歪量子井戸層の数を１、２、３、５、及び１０とした試料について、バイアス電流と遮断周波数との関係を示す。横軸はバイアス電流を単位「ｍＡ」で表し、縦軸は遮断周波数を表す。各試料の歪量子井戸層の厚さは５ｎｍ、Ｉｎ組成比は０．１２であり、キャリア閉込層の厚さは５０ｎｍ、Ａｌ組成比は０．１８である。また、歪量子井戸層を複数とした場合の、井戸層間に配置する障壁層の厚さは１０ｎｍであり、そのＡｌ組成比はキャリア閉込層のＡｌ組成比と同一である。なお、チップサイズは４００μｍ×４００μｍである。
【００６４】
歪量子井戸層の数が少ないほど規格化遮断周波数が高くなることがわかる。なお、バイアス電流を増加させると、光出力はある強度で飽和する。歪量子井戸層の数を増やすと、光出力の飽和値を高くすることができる。従って、歪量子井戸層の数は、必要とされる遮断周波数及び光出力の観点から選択されるべきである。１００Ｍｂｐｓの伝送速度速度を達成するために遮断周波数を７０ＭＨｚ程度とするためには、歪量子井戸層の数を１または２とすることが好ましい。
【００６５】
図１３に、従来の発光ダイオードと第１の実施例による半導体発光装置（発光ダイオード）との、遮断周波数と発光出力との分布を示す。横軸は遮断周波数を単位「ＭＨｚ」で表し、縦軸は発光出力を単位「ｍＷ」で表す。図中の丸記号は、第１の実施例の発光ダイオードに対応し、三角記号は、歪量子井戸層としてＺｎドープのＧａＡｓを用い、キャリア閉込層としてＡｌＧａＡｓを用いた従来の発光ダイオードに対応する。
【００６６】
従来の発光ダイオードでは、歪量子井戸層のＺｎ濃度を高めるに従って遮断周波数を高めることができるが、遮断周波数が上昇するに従って発光出力が低下してしまう。また、遮断周波数を６０ＭＨｚ以上にすることは困難であった。これに対し、第１の実施例の発光ダイオードでは、遮断周波数を６０ＭＨｚ以上とすることが可能であり、かつ遮断周波数を高くしても発光出力が低下しない。
【００６７】
次に、本発明の第２の実施例について説明する。ＩｎＧａＡｓ歪量子井戸層を用いた半導体発光装置の遮断周波数の向上は、例えば歪量子井戸層のＩｎの組成比を高めることにより実現される。しかし、（１００）面から傾斜した面を主面とするＧａＡｓ基板上に、Ｉｎ組成比が大きく、かつ良質なＩｎＧａＡｓ歪量子井戸層をエピタキシャル成長させることは困難である。特に、Ｉｎ組成比が０．１２よりも大きくなると、良質なＩｎＧａＡｓ層の形成が困難になり、Ｉｎ組成比が０．１８よりも大きくなると、極めて困難になる。以下の第２〜第４の実施例では、良質なＩｎＧａＡｓ歪量子井戸層を形成する条件を規定するための種々の評価を行った。
【００６８】
第２の実施例では、ＧａＡｓ基板上に形成されたＩｎＧａＡｓ歪量子井戸層とＧａＡｓ障壁層との界面の組成変化の急峻性について評価した。
【００６９】
図１４に、評価用試料の断面図を示す。ＧａＡｓ基板２０の主面上に、ＭＯＣＶＤにより厚さ０．２μｍのＧａＡｓバッファ層２１が形成されている。バッファ層２１の上に、厚さ１０ｎｍのＩｎＧａＡｓ歪量子井戸層２２と厚さ２０ｎｍのＧａＡｓ障壁層２３との２層構造が５周期分積層されている。
【００７０】
成長温度、歪量子井戸層２２のＩｎ組成比、及びＧａＡｓ基板２０の主面の結晶面方位の異なる複数の試料を作製した。成長温度は、６２０℃、６５０℃、７００℃のいずれである。歪量子井戸層２２のＩｎ組成比は、０．１２または０．１８である。ＧａＡｓ基板２０の主面は、（１００）ジャスト面、（１００）面から（１１１）Ａ面に向かって（（１１１）Ａ面に近づくように）２°、５°または１０°傾斜した面、（１００）面から（１１０）面に向かって２°または５°傾斜した面のいずれかである。なお、本明細書において「（１００）ジャスト面」とは、（１００）面からの傾斜角が０．２°以下の面を意味する。
【００７１】
図１５に、各試料の歪量子井戸層２２と障壁層２３との積層構造の（４００）面に対応するＸ線ロッキングカーブのサテライトピークの半値幅の測定結果を示す。図１５の横軸は、歪量子井戸層２２と障壁層２３との成長温度を単位「℃」で表し、縦軸は、半値幅を単位「ａｒｃｓｅｃ」で表す。図中の黒四角は、（１００）ジャスト面を主面とする基板を用いた試料を示す。黒菱形、黒三角、及びバツ印は、それぞれ（１００）面から（１１１）Ａ面に向かって２°、５°、及び１０°傾斜させた面を主面とする基板を用いた試料を示す。白菱形及び白三角は、それぞれ（１００）面から（１１０）面に向かって２°及び５°傾斜させた面を主面とする基板を用いた試料を示す。なお、上記試料の歪量子井戸層２２のＩｎ組成比は０．１２である。プラス記号は、（１００）ジャスト面を主面とする基板を用い、歪量子井戸層２２のＩｎ組成比を０．１８にした試料を示す。
【００７２】
（１００）ジャスト面のＧａＡｓ基板を用い、歪量子井戸層２２のＩｎ組成比を０．１２にした場合には、成長温度によらず半値幅が１２０ａｅｃｓｅｃ以下になり、結晶品質の高い積層構造が得られている。基板の主面の、（１００）面からの傾斜角が大きくなると、半値幅が大きくなる傾向にあり、成長温度が７００℃のときに、この傾向が顕著である。特に、（１００）面からの傾斜角が５°以上になると、半値幅が急激に大きくなる。
【００７３】
また、歪量子井戸層２２のＩｎ組成比が０．１８の試料は、組成比が０．１２の試料に比べて、半値幅が著しく大きい。
【００７４】
図１６（Ａ）及び（Ｂ）に、成長温度を７００℃とした試料のＸ線ロッキングカーブを示す。実線ａ、ｂ、ｃ、及びｄは、それぞれ基板の主面が（１００）ジャスト面、（１００）面から（１１１）Ａ面に向かって２°傾斜した面、（１００）面から（１１１）Ａ面に向かって５°傾斜した面、及び（１００）面から（１１０）面に向かって２°傾斜した面である試料を示す。図１６（Ａ）の各試料は、歪量子井戸層２２のＩｎ組成比が０．１２のものであり、図１６（Ｂ）の各試料は、歪量子井戸層２２のＩｎ組成比が０．１８のものである。
【００７５】
図１６（Ａ）に示すように、歪量子井戸層２２のＩｎ組成比が０．１２の場合には、４本の実線ａ〜ｄはほとんど区別できず、いずれの場合も明確なサテライトピークが現れている。図１６（Ｂ）に示すように、歪量子井戸層２２のＩｎ組成比が０．１８の場合には、（１００）ジャスト面以外の基板を用いた試料では、明確なサテライトピークが観測されない。
【００７６】
半導体発光装置のクラッド層やキャリア閉込層にＡｌＧａＡｓを用いる場合、ＭＯＣＶＤによるＡｌＧａＡｓの好適な成長温度は７００℃〜７５０℃である。成長温度を７００℃よりも低くすると、歪量子井戸層と障壁層との界面の酸素濃度が増加し、素子特性が低下する。このため、ＡｌＧａＡｓ歪量子井戸層の成長温度を７００℃よりも低くすることは好ましくない。
【００７７】
ＩｎＧａＡｓの成長温度を７００℃以上にする場合には、図１５の測定結果からわかるように、ＧａＡｓ基板の主面を（１００）ジャスト面にするか、または（１００）面からの傾斜角が２°以下の面とすることが好ましい。なお、この場合、歪量子井戸層のＩｎ組成比を０．１２以下にすることが好ましい。
【００７８】
次に、本発明の第３の実施例について説明する。第３の実施例では、ＧａＡｓ基板上に形成されたＩｎＧａＡｓ歪量子井戸層を有する複数の試料を作製し、フォトルミネッセンス（ＰＬ）スペクトルの評価を行った。
【００７９】
図１７に、第３の実施例で作製した試料の断面図を示す。ＧａＡｓ基板３０の主面上に、厚さ０．２μｍのＧａＡｓバッファ層３１が形成されている。その上に、下側クラッド層３２、下側キャリア閉込層３３、歪量子井戸層３４、上側キャリア閉込層３５、上側クラッド層３６、及びキャップ層３７がこの順番に積層されている。これらの層はＭＯＣＶＤにより、成長温度６５０℃で形成した。
【００８０】
下側クラッド層３２及び上側クラッド層３６は、共にＡｌ０．３９Ｇａ０．６１Ａｓで形成され、その厚さはそれぞれ１μｍ及び１５０ｎｍである。下側キャリア閉込層３３及び上側キャリア閉込層３５は、共にＡｌ０．２６Ｇａ０．７４Ａｓで形成され、その各々の厚さは５０ｎｍである。歪量子井戸層３４はＩｎＧａＡｓで形成され、その組成比及び厚さは試料によって異なる。キャップ層３７はＧａＡｓで形成され、その厚さは５０ｎｍである。
【００８１】
図１８に、第３の実施例で作製した試料Ａ〜Ｌの各々のＩｎＧａＡｓ歪量子井戸層のＩｎ組成比と厚さ、及び基板の主面の面方位を示す。
【００８２】
図１９及び図２０に、それぞれ試料Ａ〜ＦのＰＬスペクトル、及び試料Ｇ〜ＬのＰＬスペクトルを示す。横軸は波長を単位「ｎｍ」で表し、縦軸はＰＬ強度を任意単位で表す。いずれの試料においても、第１次量子準位のキャリアの再結合に対応する発光が観測されている。
【００８３】
ところが、歪量子井戸層３４の厚さを１０ｎｍ以上にし、Ｉｎ組成比を０．１８にし、（１００）面から傾斜した面を主面とする基板を用いた試料Ｈ、Ｉ、Ｋ、及びＬのＰＬ強度が、Ｉｎ組成比を０．１２にし、その他の条件を同じにした試料Ｂ、Ｃ、Ｅ、及びＦのＰＬ強度に比べて極めて弱いことがわかる。従って、歪量子井戸層３４のＩｎ組成比を０．１２よりも大きくする場合には、（１００）ジャスト面のＧａＡｓ基板を用いることが好ましい。
【００８４】
次に、本発明の第４の実施例について説明する。第４の実施例では、ＧａＡｓ基板上に形成されたＩｎＧａＡｓ歪量子井戸層を有する複数の試料（発光ダイオード）を作製し、エレクトロルミネッセンス（ＥＬ）スペクトルの評価を行った。
【００８５】
図２１に、第４の実施例で作製した試料の断面図を示す。ＺｎがドープされたＧａＡｓ基板４０の主面上に、Ｚｎがドープされた厚さ０．２μｍのＧａＡｓバッファ層４１が形成されている。その上に、下側クラッド層４２、下側キャリア閉込層４３、歪量子井戸層４４、上側キャリア閉込層４５、上側クラッド層４６、電流拡散層４７、及びコンタクト層４８がこの順番に積層されている。これらの層は、成長温度を７００℃としたＭＯＣＶＤにより形成される。
【００８６】
下側クラッド層４２はＺｎがドープされたＡｌ０．３９Ｇａ０．６１Ａｓで形成され、その厚さは１μｍである。下側キャリア閉込層４３及び上側キャリア閉込層４５は、共にＡｌ０．２６Ｇａ０．７４Ａｓで形成され、その各々の厚さは５０ｎｍである。歪量子井戸層４４はＩｎＧａＡｓで形成され、その組成比及び厚さは試料によって異なる。上側クラッド層４６は、ＳｉがドープされたＡｌ０．３９Ｇａ０．６１Ａｓで形成され、その厚さは１μｍである。電流拡散層４７は、ＳｉがドープされたＡｌ０．１８Ｇａ０．８２Ａｓで形成され、その厚さは４．５μｍである。コンタクト層４８は、ＳｉがドープされたＧａＡｓで形成され、その厚さは５０ｎｍである。
【００８７】
コンタクト層４８の表面上に上側電極４９が形成されている。上側電極４９は、Ｇｅ膜とＡｕ膜とを蒸着した後、合金化処理することにより形成される。基板４０の背面上にＡｕＺｎ合金からなる下側電極５０が形成されている。
【００８８】
上述の積層構造を形成した後、ダイシング工程、ボンディング工程を経て、ステム上にマウントすることにより、発光ダイオードが完成する。
【００８９】
図２２に、第４の実施例で作製した試料Ｗ〜Ｚの、基板の主面の面方位、歪量子井戸層４４のＩｎ組成比と厚さ、ＥＬ強度、ＥＬスペクトルの半値幅、及び遮断周波数を示す。
【００９０】
図２３に、試料Ｗ〜Ｚに５０ｍＡの電流を流した時の規格化ＥＬ強度のスペクトルを示す。横軸は波長を単位「ｎｍ」で表し、縦軸は規格化ＥＬ強度を、最大値を１とした相対値で表す。歪量子井戸層４４のＩｎ組成比が０．１２の場合には、試料Ｗ及びＸの測定結果からわかるように、（１００）面から５°傾斜した主面を有するＧａＡｓ基板を用いても、（１００）ジャスト面の基板を用いた場合とほぼ同等のＥＬ性能が得られる。従って、（１００）面からの傾斜角が５°以下であれば、（１００）ジャスト面の基板を用いた場合と同等のＥＬ性能が得られるであろう。
【００９１】
歪量子井戸層４４のＩｎ組成比を０．２５にすると、試料Ｙ及びＺの測定結果からわかるように、（１００）面から傾斜した主面を有するＧａＡｓ基板を用いた場合には、（１００）ジャスト面の基板を用いた場合に比べて、ＥＬ出力が低下し、かつスペクトルの半値幅も大きくなる。従って、Ｉｎ組成比を０．１２よりも大きくする場合には、（１００）ジャスト面の基板を用いることが好ましい。このとき、Ｉｎ組成比が０．２５以下であれば、所望のＥＬ性能が得られるであろう。
【００９２】
なお、基板の主面の面方位によって、遮断周波数に有意な差は見られなかった。
【００９３】
図２４に、図２１に示した構造を有する発光ダイオードの遮断周波数と、歪量子井戸層のＩｎ組成比との関係を示す。横軸はＩｎ組成比を表し、縦軸は遮断周波数を単位「ＭＨｚ」で表す。Ｉｎ組成比が増加するに従って、遮断周波数が高くなっていることがわかる。
【００９４】
ＩｎＧａＡｓ歪量子井戸層を用いた半導体発光装置の遮断周波数を高くするためには、歪量子井戸層のＩｎ組成比を大きくすることが有効である。ところが、上述の実施例のように、（１００）面から傾斜した主面を有するＧａＡｓ基板上に、Ｉｎ組成比の大きな高品質のＩｎＧａＡｓ層を成長させることは困難である。基板の主面の面方位や量子井戸層のＩｎ組成比を、上記第２〜第４の実施例の評価から得られた好ましい条件に適合させることにより、高品質のＩｎＧａＡｓ層を形成することができる。
【００９５】
上記第２〜第４の実施例では、基板材料をＧａＡｓにしたが、ＡｌＧａＡｓ基板を用いた第１の実施例の場合と同様に、半導体発光装置のクラッド層、キャリア閉込層、及び歪量子井戸層の好ましい構成条件を適用することにより、遮断周波数の向上を図ることが可能である。
【００９６】
また、上記第２〜第４の実施例で説明した好ましい基板の面方位、及び歪量子井戸層のＩｎ組成比は、ＩＩＩ−Ｖ族化合物半導体（ＡｌＧａＡｓ等の混晶半導体を含む）からなる基板を用いる場合にも同様に適用されるであろう。また、上記第２〜第４の実施例では、歪量子井戸層をＩｎＧａＡｓで形成したが、ＩｎＧａＡｌＡｓ等のＩｎを含むＩＩＩ−Ｖ族混晶半導体を用いる場合にも、好ましい基板の面方位、及び歪量子井戸層のＩｎ組成比が適用可能であろう。
【００９７】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００９８】
【発明の効果】
以上説明したように、本発明によれば、歪量子井戸層にＩｎを含む混晶半導体を用い、キャリア閉込層にＡｌＧａＡｓもしくはＧａＡｓ等を用いることにより、発光波長を８００ｎｍ〜９２０ｎｍとし、かつ発光出力の低下防止と遮断周波数の向上とを両立させることができる。また、支持基板の主面の結晶面方位及び歪量子井戸層のＩｎ組成比を好適な範囲に設定することにより、歪量子井戸層や障壁層の結晶品質を高め、発光特性の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例による半導体発光装置の模式的な断面図である。
【図２】本発明の第１の実施例による半導体発光装置の支持基板の製造方法を説明するための断面図である。
【図３】第１の実施例による半導体発光装置の下部クラッド層から上部クラッド層までの積層構造の伝導帯側のバンド構造を示す図である。
【図４】第１の実施例による半導体発光装置のエネルギ差ΔＥｂと遮断周波数との関係を示すグラフである。
【図５】第１の実施例による半導体発光装置のキャリア閉込層のＡｌ組成比を異ならせた種々の試料の発光スペクトルを示すグラフである。
【図６】第１の実施例による半導体発光装置の歪量子井戸層の厚さと遮断周波数との関係を示すグラフである。
【図７】第１の実施例による半導体発光装置の歪量子井戸層の厚さと発光波長との関係を示すグラフである。
【図８】第１の実施例による半導体発光装置の遮断周波数とエネルギ差ΔＥｂとの関係を示すグラフである。
【図９】第１の実施例による半導体発光装置のキャリア閉込層の種々のＡｌ組成比について、バイアス電流と遮断周波数との関係を示すグラフである。
【図１０】第１の実施例による半導体発光装置のキャリア閉込層の種々のＡｌ組成比について、バイアス電流と規格化光出力との関係を、規格化微分量子効率と対比させながら示すグラフである。
【図１１】第１の実施例による半導体発光装置のキャリア閉込層の種々の厚さについて、バイアス電流と遮断周波数との関係を示すグラフである。
【図１２】第１の実施例による半導体発光装置の量子井戸数を種々異ならせた場合の、バイアス電流と規格化遮断周波数との関係を示すグラフである。
【図１３】第１の実施例による光半導体装置と従来の光半導体装置との、遮断周波数と発光出力との分布を示すグラフである。
【図１４】第２の実施例で作製した試料の断面図である。
【図１５】第２の実施例で作製した試料の積層構造の成長温度とＸ線ロッキングカーブのサテライトピークの半値幅との関係を示すグラフである。
【図１６】第２の実施例で作製した試料の積層構造のＸ線ロッキングカーブを示すグラフである。
【図１７】第３の実施例で作製した試料の断面図である。
【図１８】第３の実施例で作製した試料のＩｎＧａＡｓ歪量子井戸層のＩｎ組成比と厚さ、及び基板の主面の面方位を示す図表である。
【図１９】第３の実施例の試料Ａ〜ＦのＰＬスペクトルを示すグラフである。
【図２０】第３の実施例の試料Ｇ〜ＬのＰＬスペクトルを示すグラフである。
【図２１】第４の実施例で作製した試料の断面図である。
【図２２】第４の実施例で作製した試料の基板の主面の面方位、歪量子井戸層のＩｎ組成比と厚さ、ＥＬ強度、ＥＬスペクトルの半値幅、及び遮断周波数を示す図表である。
【図２３】第４の実施例で作製した試料の規格化ＥＬスペクトルを示すグラフである。
【図２４】歪量子井戸層のＩｎ組成比と遮断周波数との関係を示すグラフである。
【符号の説明】
１ ｐ型ＧａＡｓ仮基板
２ ｐ型ＡｌＧａＡｓ高濃度層
３ ｐ型ＡｌＧａＡｓ低濃度層
４ 支持基板
５ ｐ型ＡｌＧａＡｓバッファ層
６ ｐ型ＡｌＧａＡｓ下部クラッド層
７ ｐ型ＡｌＧａＡｓ下部キャリア閉込層
８ ＩｎＧａＡｓ歪量子井戸層
９ ｎ型ＡｌＧａＡｓ上部キャリア閉込層
１０ ｎ型ＡｌＧａＡｓ上部クラッド層
１１ ｎ型ＡｌＧａＡｓ電流拡散層
１２ ｎ型ＧａＡｓコンタクト層
１５ ｎ側電極
１６ ｐ側電極
２０、３０、４０ ＧａＡｓ基板
２１、３１、４１ ＧａＡｓバッファ層
２２、３４、４４ ＩｎＧａＡｓ歪量子井戸層
２３ ＧａＡｓ障壁層
３２、３６、４２、４６ ＡｌＧａＡｓクラッド層
３３、３５、４３、４５ ＡｌＧａＡｓキャリア閉込層
３７ ＧａＡｓキャップ層
４７ ＡｌＧａＡｓ電流拡散層
４８ ＧａＡｓコンタクト層
４９ 上側電極
５０ 下側電極
Claims (12)
- ＩＩＩ−Ｖ族化合物半導体で形成され、（１００）面、または（１００）面からの傾斜角度が２°以下の結晶面を主面とする支持基板と、
前記支持基板の主面上に配置された発光積層構造であって、Ｉｎを含むＩＩＩ−Ｖ族混晶半導体からなる量子井戸層、該量子井戸層を挟み、該量子井戸層よりもバンドギャップの大きな半導体材料からなる一対のキャリア閉込層、該量子井戸層と一対のキャリア閉込層との３層を挟み、該キャリア閉込層よりもバンドギャップの大きな半導体材料からなる一対のクラッド層とを含み、該キャリア閉込層の伝導帯下端のエネルギ準位と、該量子井戸層内の電子の基底準位との差が１００ｍｅＶ以上になるように、前記量子井戸層と前記キャリア閉込層の材料、及び前記量子井戸層の厚さが選択されている前記発光積層構造と、
前記発光積層構造にキャリアを注入するための電極と
を有する半導体発光装置。 - 前記支持基板がＧａＡｓで形成されており、前記量子井戸層がＩｎＧａＡｓで形成されている請求項１に記載の半導体発光装置。
- 前記量子井戸層のＩｎ組成比が０．１２以下である請求項１または２に記載の半導体発光装置。
- ＩＩＩ−Ｖ族化合物半導体で形成され、（１００）面、または（１００）面からの傾斜角度が０．２°以下の結晶面を主面とする支持基板と、
前記支持基板の主面上に配置された発光積層構造であって、Ｉｎを含むＩＩＩ−Ｖ族混晶半導体からなる量子井戸層、該量子井戸層を挟み、該量子井戸層よりもバンドギャップの大きな半導体材料からなる一対のキャリア閉込層、該量子井戸層と一対のキャリア閉込層との３層を挟み、該キャリア閉込層よりもバンドギャップの大きな半導体材料からなる一対のクラッド層とを含み、該キャリア閉込層の伝導帯下端のエネルギ準位と、該量子井戸層内の電子の基底準位との差が１００ｍｅＶ以上になるように、前記量子井戸層と前記キャリア閉込層の材料、及び前記量子井戸層の厚さが選択されている前記発光積層構造と、
前記発光積層構造にキャリアを注入するための電極と
を有する半導体発光装置。 - 前記支持基板がＧａＡｓで形成されており、前記量子井戸層がＩｎＧａＡｓで形成されており、前記量子井戸層のＩｎ組成比が０．２５以下である請求項４に記載の半導体発光装置。
- ＩＩＩ−Ｖ族化合物半導体で形成され、（１００）面、または（１００）面からの傾斜角度が２°以下の結晶面を主面とする支持基板と、
前記支持基板の主面上に配置された発光積層構造であって、Ｉｎを含むＩＩＩ−Ｖ族混晶半導体からなる量子井戸層、該量子井戸層を挟み、該量子井戸層よりもバンドギャップの大きな半導体材料からなる一対のキャリア閉込層、該量子井戸層と一対のキャリア閉込層との３層を挟み、該キャリア閉込層よりもバンドギャップの大きな半導体材料からなる一対のクラッド層とを含み、前記発光積層構造に電流を注入したときに、該量子井戸層で電子と正孔との発光再結合が生じ、前記キャリア閉込層では発光再結合が起こらないように、前記量子井戸層と前記キャリア閉込層の材料、及び前記量子井戸層と前記キャリア閉込層の厚さが選択されている前記発光積層構造と、
前記発光積層構造にキャリアを注入するための電極と
を有する半導体発光装置。 - 前記支持基板がＧａＡｓで形成されており、前記量子井戸層がＩｎＧａＡｓで形成されている請求項６に記載の半導体発光装置。
- 前記量子井戸層のＩｎ組成比が０．１２以下である請求項６または７に記載の半導体発光装置。
- ＩＩＩ−Ｖ族化合物半導体で形成され、（１００）面、または（１００）面からの傾斜角度が０．２°以下の結晶面を主面とする支持基板と、
前記支持基板の主面上に配置された発光積層構造であって、Ｉｎを含むＩＩＩ−Ｖ族混晶半導体からなる量子井戸層、該量子井戸層を挟み、該量子井戸層よりもバンドギャップの大きな半導体材料からなる一対のキャリア閉込層、該量子井戸層と一対のキャリア閉込層との３層を挟み、該キャリア閉込層よりもバンドギャップの大きな半導体材料からなる一対のクラッド層とを含み、前記発光積層構造に電流を注入したときに、該量子井戸層で電子と正孔との発光再結合が生じ、前記キャリア閉込層では発光再結合が起こらないように、前記量子井戸層と前記キャリア閉込層の材料、及び前記量子井戸層と前記キャリア閉込層の厚さが選択されている前記発光積層構造と、
前記発光積層構造にキャリアを注入するための電極と
を有する半導体発光装置。 - 前記支持基板がＧａＡｓで形成されており、前記量子井戸層がＩｎＧａＡｓで形成されており、前記量子井戸層のＩｎ組成比が０．２５以下である請求項９に記載の半導体発光装置。
- ＩＩＩ−Ｖ族化合物半導体で形成され、（１００）面、または（１００）面からの傾斜角度が５°以下の結晶面を主面とする支持基板と、
前記支持基板の主面上に配置された発光積層構造であって、Ｉｎを含み、その組成比が０．１２以下であるＩＩＩ−Ｖ族混晶半導体からなる量子井戸層、該量子井戸層を挟み、該量子井戸層よりもバンドギャップの大きな半導体材料からなる一対のキャリア閉込層、該量子井戸層と一対のキャリア閉込層との３層を挟み、該キャリア閉込層よりもバンドギャップの大きな半導体材料からなる一対のクラッド層とを含み、該キャリア閉込層の伝導帯下端のエネルギ準位と、該量子井戸層内の電子の基底準位との差が１００ｍｅＶ以上になるように、前記量子井戸層と前記キャリア閉込層の材料、及び前記量子井戸層の厚さが選択されている前記発光積層構造と、
前記発光積層構造にキャリアを注入するための電極と
を有する半導体発光装置。 - ＩＩＩ−Ｖ族化合物半導体で形成され、（１００）面、または（１００）面からの傾斜角度が５°以下の結晶面を主面とする支持基板と、
前記支持基板の主面上に配置された発光積層構造であって、Ｉｎを含み、その組成比が０．１２以下であるＩＩＩ−Ｖ族混晶半導体からなる量子井戸層、該量子井戸層よりもバンドギャップの大きな半導体材料からなる一対のキャリア閉込層、該量子井戸層と一対のキャリア閉込層との３層を挟み、該キャリア閉込層よりもバンドギャップの大きな半導体材料からなる一対のクラッド層とを含み、前記発光積層構造に電流を注入したときに、該量子井戸層で電子と正孔との発光再結合が生じ、前記キャリア閉込層では発光再結合が起こらないように、前記量子井戸層と前記キャリア閉込層の材料、及び前記量子井戸層と前記キャリア閉込層の厚さが選択されている前記発光積層構造と、
前記発光積層構造にキャリアを注入するための電極と
を有する半導体発光装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002308171A JP2004146498A (ja) | 2002-10-23 | 2002-10-23 | 半導体発光装置 |
| US10/664,659 US6900467B2 (en) | 2001-05-21 | 2003-09-17 | Semiconductor light emitting device having quantum well layer sandwiched between carrier confinement layers |
| US11/067,190 US7084422B2 (en) | 2002-10-23 | 2005-02-24 | Semiconductor light emitting device having quantum well layer sandwiched between carrier confinement layers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002308171A JP2004146498A (ja) | 2002-10-23 | 2002-10-23 | 半導体発光装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004146498A true JP2004146498A (ja) | 2004-05-20 |
Family
ID=32454380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002308171A Pending JP2004146498A (ja) | 2001-05-21 | 2002-10-23 | 半導体発光装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7084422B2 (ja) |
| JP (1) | JP2004146498A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012073993A1 (ja) * | 2010-12-02 | 2012-06-07 | 昭和電工株式会社 | 発光ダイオード、発光ダイオードランプ及び照明装置 |
| JP2013110384A (ja) * | 2011-11-23 | 2013-06-06 | Toshiba Corp | 半導体発光素子 |
| JP2018041874A (ja) * | 2016-09-08 | 2018-03-15 | スタンレー電気株式会社 | 半導体発光素子および半導体発光素子の製造方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7524708B2 (en) * | 2005-02-28 | 2009-04-28 | Neosemitech Corporation | Fabrication method of a high brightness light emitting diode with a bidirectionally angled substrate |
| US7569866B2 (en) * | 2005-09-30 | 2009-08-04 | Hitachi Cable, Ltd. | Semiconductor light-emitting device |
| GB0911134D0 (en) * | 2009-06-26 | 2009-08-12 | Univ Surrey | Optoelectronic devices |
| TW201535720A (zh) * | 2014-03-07 | 2015-09-16 | Visual Photonics Epitaxy Co Ltd | 定向磊晶之異質接面雙極性電晶體結構 |
| US9985174B2 (en) | 2015-06-05 | 2018-05-29 | Ostendo Technologies, Inc. | White light emitting structures with controllable emission color temperature |
| US10396240B2 (en) | 2015-10-08 | 2019-08-27 | Ostendo Technologies, Inc. | III-nitride semiconductor light emitting device having amber-to-red light emission (>600 nm) and a method for making same |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0821748B2 (ja) * | 1985-09-04 | 1996-03-04 | 株式会社日立製作所 | 半導体レ−ザ装置 |
| US5684309A (en) * | 1996-07-11 | 1997-11-04 | North Carolina State University | Stacked quantum well aluminum indium gallium nitride light emitting diodes |
-
2002
- 2002-10-23 JP JP2002308171A patent/JP2004146498A/ja active Pending
-
2005
- 2005-02-24 US US11/067,190 patent/US7084422B2/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012073993A1 (ja) * | 2010-12-02 | 2012-06-07 | 昭和電工株式会社 | 発光ダイオード、発光ダイオードランプ及び照明装置 |
| JP2012119585A (ja) * | 2010-12-02 | 2012-06-21 | Showa Denko Kk | 発光ダイオード、発光ダイオードランプ及び照明装置 |
| TWI462332B (zh) * | 2010-12-02 | 2014-11-21 | Showa Denko Kk | 發光二極體、發光二極體燈及照明裝置 |
| US9299885B2 (en) | 2010-12-02 | 2016-03-29 | Showa Denko K.K. | Light-emitting diode, light-emitting diode lamp, and illumination device |
| JP2013110384A (ja) * | 2011-11-23 | 2013-06-06 | Toshiba Corp | 半導体発光素子 |
| US9224916B2 (en) | 2011-11-23 | 2015-12-29 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device |
| JP2018041874A (ja) * | 2016-09-08 | 2018-03-15 | スタンレー電気株式会社 | 半導体発光素子および半導体発光素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050145857A1 (en) | 2005-07-07 |
| US7084422B2 (en) | 2006-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5912217B2 (ja) | 半導体発光素子 | |
| TWI504016B (zh) | 發光二極體 | |
| US7084422B2 (en) | Semiconductor light emitting device having quantum well layer sandwiched between carrier confinement layers | |
| KR20110014970A (ko) | ＡｌｘＧａ（１－ｘ）Ａｓ 기판, 적외 ＬＥＤ용의 에피택셜 웨이퍼, 적외 ＬＥＤ, ＡｌｘＧａ（１－ｘ）Ａｓ 기판의 제조 방법, 적외 ＬＥＤ용의 에피택셜 웨이퍼의 제조 방법 및 적외 ＬＥＤ의 제조 방법 | |
| JP2010021576A (ja) | 半導体装置の製造方法 | |
| US20210119420A1 (en) | Nanocrystal surface-emitting lasers | |
| JP2010226067A (ja) | ＡｌｘＧａ（１−ｘ）Ａｓ基板、赤外ＬＥＤ用のエピタキシャルウエハ、赤外ＬＥＤ、ＡｌｘＧａ（１−ｘ）Ａｓ基板の製造方法、赤外ＬＥＤ用のエピタキシャルウエハの製造方法および赤外ＬＥＤの製造方法 | |
| Li et al. | III-nitride light-emitting diode with embedded photonic crystals | |
| US20070034858A1 (en) | Light-emitting diodes with quantum dots | |
| JP2006294818A (ja) | 化合物半導体装置の製造方法 | |
| US6900467B2 (en) | Semiconductor light emitting device having quantum well layer sandwiched between carrier confinement layers | |
| US20100065811A1 (en) | SINGLE PHOTON SOURCE WITH AllnN CURRENT INJECTION LAYER | |
| KR20110015514A (ko) | ＡｌｘＧａ（１－ｘ）Ａｓ 기판, 적외 ＬＥＤ용의 에피택셜 웨이퍼, 적외 ＬＥＤ, ＡｌｘＧａ（１－ｘ）Ａｓ 기판의 제조 방법, 적외 ＬＥＤ용의 에피택셜 웨이퍼의 제조 방법 및 적외 ＬＥＤ의 제조 방법 | |
| JP2011258843A (ja) | 窒化物半導体発光素子及びその製造方法 | |
| JP2016136585A (ja) | 赤外線検知器の製造方法 | |
| JP3967088B2 (ja) | 半導体発光装置及びその製造方法 | |
| JP2006237045A (ja) | 半導体量子ドット構造及びその製造方法 | |
| JP2002344013A (ja) | 半導体発光装置 | |
| Yeh et al. | Self-assembled In/sub 0.5/Ga/sub 0.5/As quantum-dot lasers with doped active region | |
| US20230079101A1 (en) | Micrometer scale light-emitting diodes | |
| JP2014120666A (ja) | 窒化物半導体太陽電池、窒化物光−電気変換素子、窒化物半導体太陽電池を作製する方法 | |
| JP3937290B2 (ja) | 半導体発光装置の製造方法 | |
| JP2001024284A (ja) | 半導体発光装置及びその製造方法 | |
| Akahane et al. | Wavelength tunability of highly stacked quantum dot laser fabricated by a strain compensation technique | |
| Hazari | III-Nitride Nanowire Based Near-Infrared Optoelectronic Devices on (001) Silicon |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071023 |