JP4725258B2 - 駆動回路 - Google Patents

Description

本発明は、デバイスに所定の駆動電流を流す駆動回路に関する。

図１５に、電流駆動デバイスの代表である半導体レーザの検査時における駆動回路とレーザとの接続図を示す。
ＤＵＴ（Device Under Test：被検査デバイス）である半導体レーザ２１のアノードＡにコンタクトプローブ２２ａが接触し、カソードＫにコンタクトプローブ２２ｂが接触している。
駆動回路５１は、コンタクトプローブ２２ａおよび２２ｂに接続し、半導体レーザ２１に所定の電流を流し、コンタクト不良時に当該電流を遮断するための回路である。
なお、図１５においてコンタクトプローブを保持するハウジング等は図示していない。

駆動回路５１は様々な形態があるが、図１５は、その代表的な一例を示すものである。
図示例の駆動回路５１は、出力電流を決めるリファレンス電源５２（参照電圧Ｖref）、リファレンス抵抗５３（抵抗値Ｒset）、差動増幅回路５４、および、トランジスタ５７を有する。
トランジスタ５７は、電源電圧Ｖccの供給ライン５５とコンタクトプローブ２２ａとの間に接続されている。リファレンス電源５２が差動増幅回路５４の非反転入力「＋」と接地電圧との間に接続され、リファレンス抵抗５３が差動増幅回路５４の反転入力「−」と接地電圧との間に接続されている。差動増幅回路５４は電源電圧Ｖccの供給ライン５５と電源電圧Ｖeeの供給ライン５６とに接続され、これらの電圧によって動作し、その出力がトランジスタ５７のゲートに接続されている。また、リファレンス抵抗５３と差動増幅回路５４との接続点がコンタクトプローブ２２ｂに接続されている。

ここで半導体レーザ２１のアノードＡとカソードＫ間の電圧を「Ｖ」とおく。
差動増幅回路５４の差動ゲインおよびＮＰＮ型のトランジスタ５７の直流増幅率Ｈfeを無限大と仮定すると、半導体レーザ２１の駆動電流Ｉopは、次式(1)で表される。

［数１］
Ｉop＝Ｖref／Ｒset…(1)

半導体レーザ２１を検査する場合、コンタクトプローブ２２ａおよび２２ｂを半導体レーザ２１の電極に接触させ、駆動回路５１からの駆動電流Ｉopを半導体レーザ２１に供給する。これにより半導体レーザ２１が発光する。
この状態の半導体レーザ２１に対して、エージングなどを行いながら所定の検査を実施する。

ところで、半導体レーザ２１と駆動回路５１が接続された状態で、何らかの原因で、コンタクトプローブ２２ａ及び／又は２２ｂが半導体レーザ２１の端子から離れて非導通状態（コンタクト不良）が発生することがある。

図１６に、図１５を簡略化した等価回路を示す。
図１６において、図１５に示す駆動回路５１を電流源１に置き換えて表示している。電流源１の電源は電源電圧Ｖccの供給ライン５５から供給されている。また、図１５に示すコンタクトプローブ２２ａおよび２２ｂを、図１６においてはスイッチＳ２２に置き換えて表示している。
電流源１からスイッチＳ２２までの電流駆動ライン間に容量Ｃstrayが接続されている。容量Ｃstrayは、電流駆動ラインに存在する浮遊容量、サージ電流除去などのため意図的に入れた容量（不図示）などの総和を表す。

スイッチＳ２２がオンした状態で半導体レーザ２１に供給されていた駆動電流Ｉopは、スイッチＳ２２のオフ（コンタクト不良発生）により供給経路を断たれる。
すると、半導体レーザ２１を流れる電流Ｉopは０[mA]になるが、駆動回路は定電流源であることから、無限大の抵抗に一定の電流を流そうと動作する。このため、電流源１からスイッチＳ２２までのラインの電圧Ｖは急激に上昇し、最悪の場合、電流源１が出せる最大の電圧である電源電圧（電源電圧Ｖcc）近くまで上昇する。

図１７に、駆動回路の出力が電源電圧（電源電圧Ｖcc）近くまで上昇した瞬間における等価回路を示す。
この時、容量Ｃstrayは、そのスイッチ側のノード電圧Ｖが電源電圧Ｖcc近くになるまで電荷がチャージされる。
その後再び、スイッチＳ２２が半導体レーザ２１の端子に接触して導通状態になると、導通した直後に半導体レーザ２１に定格の駆動電圧以上の電圧が印加される。このため、半導体レーザ２１に瞬間的に過電流（突入電流またはサージ電流という）Ｉsurgeが流れる。

たとえば、電源電圧Ｖccを１５[Ｖ]、電流源１の出力電流制限抵抗Ｒ１０を約１[MΩ]、半導体レーザ２１を便宜上、等価直列抵抗Ｒｄと動作電圧Ｖopに相当する電圧源とし、その値をそれぞれ３０[Ω]、４.５[Ｖ]とする。
この場合、スイッチＳ２２が閉じた瞬間の半導体レーザ２１へ流れる過電流Ｉsurgeは次式(2)により計算できる。

［数２］
Ｉsurge＝(15−4.5)[Ｖ]／30[Ω]
＝350[mA] …(2)

図１８に、コンタクトプローブが導通状態から非導通状態になり、さらに導通状態に変化した場合に、電流源１の出力電圧Ｖと、半導体レーザ２１に流れる電流（駆動電流Ｉop，過電流Ｉsurge）との時間変化を示す。
この図から、コンタクトプローブが非導通状態から導通状態に変化した瞬間に駆動電流Ｉopより数倍も大きい過電流Ｉsurgeが流れることがわかる。
その結果、半導体レーザ２１は定格以上の光出力を発生することになって、半導体レーザ２１が劣化してしまう。また、過電流Ｉsurgeの大きさによっては、半導体レーザ２１が一気に熱破壊されることも起こりうる。

この過渡的な電流（過電流Ｉsurge）は、図１７に示す容量Ｃstrayによるものである。なぜなら電流源１の出力電流制限抵抗Ｒ１０は、たとえば１[MΩ]と大きく、そのためコンタクトプローブが導通した瞬間、電流源１からは過渡電流が流れないからである。

図１９に、サージ除去回路を付加した駆動回路の等価回路例を示す。
図示例のサージ除去回路６１において、電流源１が駆動電流Ｉopを出力しているときの出力電流制限抵抗Ｒ１０が５[Ω]程度であり、その駆動電流の供給ライン間に存在する浮遊キャパシタＣ１０を１００[μF]とし、浮遊キャパシタＣ１０と並列にサージ除去のために１００[μF]程度の容量値を有するキャパシタＣ１１が接続されている場合を想定する。
このサージ除去のためにキャパシタＣ１１を追加することは、駆動電流Ｉopが正常に半導体レーザ２１に供給されている間のサージ除去には有効である。ところが、コンタクトプローブ２２ａ及び／又は２２ｂが非導通になると、このキャパシタＣ１１の容量分だけ、さらにチャージされる電荷が増える。このため、コンタクトプローブ２２ａ及び／又は２２ｂが再度導通状態になる瞬時に、大きな過電流が半導体レーザ２１に流れることになる。

以上の不具合は、コンタクトプローブの導通／非導通に限らず、そのコンタクト抵抗が大きく変化する場合にも生じる。

このような半導体レーザの劣化を防ぐため保護回路を備えたレーザ駆動回路が提案されている（たとえば特許文献１参照）。

図２０に、特許文献１に記載されている駆動回路を示す。
図２０に示す駆動回路は、半導体レーザ２１の端子に接触するコンタクトプローブ２２ａおよび２２ｂと、出力回路２６との間に設けられている、コンパレータ２３、検出電位設定用の電源２８、保持回路２４、制御回路２５、コンパレータ２９およびＮＰＮ型のトランジスタ２７を有する。

コンパレータ２３は、半導体レーザ２１とコンタクトプローブ２２ａおよび２２ｂとの間の非導通を、コンタクトプローブ２２ａと２２ｂ間の電圧ｖが、検出電位設定用の電源２８によって定まる設定電圧を超えたことにより検出する。
上記電圧ｖが設定電圧を越えると、コンパレータ２３からの検出結果に基づく信号が、保持回路２４を介してコンパレータ２９の入力に伝達される。その結果、コンパレータ２９から出力された信号によってトランジスタ２７がオフ（非導通に遷移）し、コンタクトプローブ２２ａへの電流供給が停止する。このときコンパレータ２３からの検出結果を保持回路２４が保持することによって、トランジスタ２７をオフするための信号を、コンパレータ２９を介してトランジスタ２７に出力し続ける。したがって、トランジスタ２７がオフ状態を維持し、この間に、コンタクトプローブ２２ａと２２ｂ間の電圧ｖが減少する。

このため、コンタクトプローブ２２ａおよび２２ｂを再び半導体レーザ２１の端子に接続させても、半導体レーザ２１に過剰な電流が流れない。したがって、半導体レーザ２１の光出力が定格を越えることもなく、半導体レーザ２１の劣化を防ぐことができる。
特開２００１−１０２６７９号公報

上記特許文献１に記載されている駆動回路においては、コンパレータ２３がコンタクトプローブ２２ａ及び／又は２２ｂの非導通を検出し、半導体レーザ２１への電流を遮断した場合、半導体レーザ２１の電流駆動ラインがオープンとなる。特許文献１の記載によれば、「保持回路２４の保持時間だけトランジスタ２７がオフ状態を維持し、この間に、コンタクトプローブ２２ａと２２ｂ間の電圧ｖが減少する」とある。
しかし、出力回路２６から電流駆動力が付与されている以上、つぎにトランジスタ２７がオンしたときに電圧ｖが上昇する。つまり、出力回路２６が動作している間に保持時間が終了しトランジスタ２７がオンすると、瞬時に過電流が半導体レーザ２１に流れてしまう。
したがって、特許文献１に記載された駆動回路では、一旦出力回路２６を再起動する必要がある。このため、出力回路２６の電源を落とす、又は、リセットをかけてから再度立ち上げる操作により、その分検査のスループットが低下する。

保護回路を構成する各回路ブロック（コンパレータ２３および２９、保持回路２４、制御回路２６および出力回路２６）は、それぞれ電源が必要で、回路規模が大きく、これがコストアップの要因となる。とくに、スループットを上げるため出力回路２６を自動復帰するような構成にすると、その回路規模が増大して、コスト的に更に不利になる。
一方、出力回路２６を再起動しない場合は、たとえば出力回路２６からの電流供給を停止し、かつ、トランジスタ２７までのラインの電荷をディスチャージするなど、出力回路２６に過電流回避のための機能が必要となり、回路規模が増大してコストアップとなる。

本発明が解決しようとする課題は、比較的簡単な回路により、テスト時のデバイスへの過電流を有効に防止する駆動回路を提供することである。

本発明に係る駆動回路は、デバイスに所定の駆動電流を流す駆動回路であって、前記デバイスに駆動電流を供給する電流源と、前記電流源と前記デバイスとの間に接続されている電流スイッチと、前記電流スイッチと前記電流源との接続ラインの電圧を所定値でクランプする電圧クランプ部と、前記電圧クランプ部の動作状態をモニタし、モニタ結果に応じて前記電流スイッチのオフを制御するスイッチ制御回路と、前記デバイスの電流経路が遮断され、前記スイッチ制御回路が前記電圧クランプ部のクランプ状態を検出し、前記電流スイッチがオフされた後に前記遮断が解除されたときに、復帰電流を流す電流制限手段とを有し、前記電流スイッチと前記電流制限手段が並列に接続されて可変抵抗回路が形成されている。
本発明では好適に、前記デバイスの電流経路が遮断された後に、当該遮断が解除されて前記電流制限手段に復帰電流が流れることを検出する検出手段を、さらに有する。

本発明では好適に、前記検出手段が前記復帰電流を検出したときに、前記接続ラインの電荷を放電する放電制御部を、さらに有する。
この放電制御部は、好適に、非動作状態で前記接続ラインの放電経路を形成するノーマリーオンのスイッチを含む。

上記構成によれば、デバイスに駆動電流を流している最中に、何らかの原因でデバイスの電流経路が遮断されると、電流源からの電荷供給により接続ラインの電位が上昇する。このとき電圧クランプ回路が働き、所定のクランプ電圧を超えて接続ラインの電位が上昇することがない。このクランプ動作が生じると、スイッチ制御回路が働き、デバイスと接続ラインとの間に設けられた電流スイッチをオフ状態にする。すなわち、このとき電流スイッチには実際に電流は流れていないが、つぎに電流経路の遮断が解除されたときにもオンしないようにスイッチ制御回路が電流スイッチのバイアスを制御する。
したがって、電流経路の遮断が解除されると電流スイッチの両端に電圧差が生じるが、電流スイッチには電流は流れない。それに代えて、電流スイッチと並列に接続されている電流制限手段に電流が流れる。しかし、この抵抗は電流を制限するものであり、大きなクランプ電圧が印加されている割には、デバイス側に流れる電流は比較的小さい。なお、この電流を復帰電流という。

検出手段が設けられている場合、上記遮断の解除による復帰電流が電流制限手段に流れたことが検出される。
また、放電制御部が設けられている場合、たとえば上記検出結果に基づいて、接続ラインの電荷を放電する制御を行う。これにより、接続ラインの電位は、たとえば接地レベルまで十分低く下げられることから電圧クランプ部のクランプ状態も解除される。
その後、放電制御部の放電を停止させると、電流源からデバイスへ駆動電流が定常的に流れるときの電位まで接続ラインの電位が回復し、電流経路の遮断が起こる前の状態に戻る。

本発明によれば、比較的簡単な回路により、テスト時のデバイスへの過電流を有効に防止する駆動回路を提供することができるという利点がある。

本発明は、たとえばＣＤ−ＲＯＭ(Compact Disc−Read Only Memory)，ＣＤ−Ｒ(Compact Disc−Recordable)，ＭＯ(Magneto-Optic disk)，ＤＶＤ(Digital Versatile Disc)等の光記録情報機器に使用される半導体レーザに代表される電流駆動デバイスの保護回路を備えた駆動回路に関する。
以下、本発明の実施形態を、図面を参照して説明する。ここでは、ＤＵＴである半導体レーザを所定の電流で駆動し、かつ、過電流から保護する保護機能付き駆動回路を例とする。

［第１実施形態］
図１は、本実施形態において半導体レーザが接続されている駆動回路の構成を示すブロック図である。

図１に示す半導体レーザの駆動回路１０１は、半導体レーザが搭載されているハンドラ１０３の電流駆動ライン２３ａと２３ｂに接続されている。
ハンドラ１０３に、ＤＵＴとしての半導体レーザ２１がセットされ、そのアノードＡがコンタクトプローブ２２ａを介して電流駆動ライン２３ａに接続され、カソードＫがコンタクトプローブ２２ｂを介して電流駆動ライン２３ｂに接続されている。
電流駆動ライン２３ｂは、基準電圧の供給ライン１５ｂを介して基準電圧（本例では接地電圧）に接続されている。このためＤＵＴとしての半導体レーザ２１はカソードコモンとなっている。
なお図面は本発明に関わる部分のみの概略を示しており、また測定（検査）装置を構成する、検査ヘッドおよびコンタクトプローブ２２ａおよび２２ｂを固定するソケットのハウジングなどは図示していない。

駆動回路１０１は、電流源１、保護回路１０２およびリセット部６を備える。
保護回路１０２は、電流源１の電流駆動ライン（電源電圧Ｖccの供給ライン）１５ａの電圧をモニタし、そのモニタ電圧に応じて、保護回路１０２内の電流スイッチ（後述）を制御する回路である。
リセット部６は、モニタ電圧を測定し、その測定結果に応じて、当該モニタ電圧を強制的にリセット電圧に移行させる。あるいは、リセット部６は、モニタ電圧を所定の基準と比較し、その結果に応じてリセットを自動的に行う構成でもよい。さらにリセット部６に代えて、モニタ電圧を外部に出力させる外部接続パッドを設け、外部のテスタ等でモニタ電圧を測定し、その結果に応じてリセットを行う構成でもよい。

電流源１は、ＤＵＴである半導体レーザ２１を所定の電流で駆動する電流源回路から構成されている。電流源１は電源電圧Ｖccの供給線から電源供給を受け、その電流値は任意に設定できる。電流源１からの駆動電流は、電流駆動ライン１５ａを介して駆動回路１０１に供給される。

保護回路１０２は、電圧クランプ部２２、クランプ電圧およびその変動を検出する検出部５、波形整形部３および可変抵抗部４を有する。
電圧クランプ部２２は、電流駆動ライン１５ａと基準電圧の供給ライン１５ｂとの間に接続されている。可変抵抗部４は、電流駆動ライン１５ａと２３ａとの間に接続されている。検出部５は、電圧クランプ部２２の出力と基準電圧の供給ライン１５ｂに接続されている。波形整形部３は、検出部５の出力と基準電圧の供給ライン１５ｂに接続されている。波形整形部３の出力は可変抵抗部４の制御入力に接続されている。検出部５の出力は、リセットライン８を介してリセット部６に接続されている。

波形整形部３は、検出部５の出力を波形整形するための回路である。波形整形部３の入力は、検出部５から供給され、クランプ電圧及び／又はその変動を示すモニタ電圧の場合と、リセット部６により設定されたリセット電圧の場合がある。これらはレベル変化の向きが互いに逆になる。たとえば、モニタ電圧が現出するときは、波形整形部３の入力がローレベルからハイレベルに推移するが、リセット電圧が現出するときは逆に、ハイレベルからローレベルに推移する。
波形整形部３は、その２つの場合で、レベル変化の遷移時間を異ならせる。このことを「波形整形」と称する。より詳細には、可変抵抗部４が低抵抗から高抵抗に推移するときよりも、高抵抗から低抵抗に推移するときに、上記レベル変化の遷移時間を十分に長くする。このため、可変抵抗部４は、高抵抗から低抵抗に推移するときにゆっくりと動作する。

図２は、図１を具体化した一回路例を示す。
本回路例においては、電圧クランプ部２２はツェナーダイオードＤ１からなる。

検出部５は、２つのＰＮＰ（バイポーラ）トランジスタＰ１およびＰ２、ツェナーダイオードＤ２、ならびに、抵抗Ｒ２を有する。
２つのＰＮＰトランジスタＰ１およびＰ２は、電圧クランプ動作時においてツェナーダイオードＤ１に流れるクランプ電流を取り出すカレントミラー回路を構成する。ＰＮＰトランジスタＰ１,Ｐ２のエミッタが電流駆動ライン１５ａに接続され、ベースが共通接続されている。ＰＮＰトランジスタＰ１のコレクタと基準電圧の供給ライン１５ｂとの間にツェナーダイオードＤ１が接続されている。ＰＮＰトランジスタＰ１のコレクタとベースが共通接続されている。
一方、ＰＮＰトランジスタＰ２のコレクタと基準電圧の供給ライン１５ｂとの間に、ツェナーダイオードＤ２と抵抗Ｒ２とが縦続接続されている。ＰＮＰトランジスタＰ２とツェナーダイオードＤ２との接続点から、検出部５の出力が得られる（ノードＮＤａ）。なお、ツェナーダイオードＤ２としてツェナーダイオードＤ１と同じツェナー電圧値のものを選択する。

検出部５と波形整形部３との接続点（ノードＮＤａ）に、検出部５の出力を測定し、リセット状態にするためのリセットライン８が接続されている。リセットライン８にリセット部６が接続されている。
本例のリセット部６は、リセットライン８と接地電圧との間に接続されている電圧計９と、リセットライン８と接地電圧との間に接続されているＮＰＮトランジスタＰ４と、ＮＰＮトランジスタＰ４のベースに、抵抗Ｒ６を介して接続しているリセットパルス発生手段１０とを備える。

ツェナーダイオードＤ１および検出部５により規定されるクランプ電圧値Ｖclpは、回路図よりツェナーダイオードＤ１のツェナー電圧値Ｖｚとカレントミラー回路を構成するＰＮＰトランジスタＰ１の順方向電圧値Ｖｆとを加算した値をとる。クランプ電圧値Ｖclpを、半導体レーザ２１の動作に影響を出ないようにするため、半導体レーザ２１の動作電圧より高い電圧に設定する。
以下、このようなクランプ電圧が生じるときに「電圧クランプ部が動作している」と言う。

検出部５内の抵抗Ｒ２は、電圧クランプ部の動作時に、オフセット電圧を発生するために設けられている。つまり、電圧クランプ部の動作時にツェナーダイオードＤ１と同じツェナー電流が抵抗Ｒ２に流れることから、ノードＮＤａの電位は、ツェナーダイオードＤ１のツェナー電圧（Ｄ２と同様）に、この抵抗Ｒ２による降下電圧がオフセット電圧として付加される。

可変抵抗部４は、電流スイッチとしてのＰチャネル・エンハンスメント型ＭＯＳＦＥＴ（以下、電流スイッチトランジスタと称す）Ｐ３と、電流スイッチトランジスタＰ３のソースＳとドレインＤに接続されている電流制限抵抗Ｒ５とを有する。電流スイッチトランジスタＰ３のゲートＧは、波形整形部３の出力に接続されている。このため、可変抵抗部４全体の抵抗が、波形整形部３により制御される電流スイッチトランジスタＰ３のゲートＧとソースＳ間の電位差（ゲート・ソース間電圧Ｖgs）に応じて変化する。

電流制限抵抗Ｒ５の値は、可変抵抗部４の電流スイッチトランジスタＰ３がオフの時、クランプ電圧Ｖclpから半導体レーザ２１の動作電圧Ｖopを引いた電圧値をその電流制限抵抗Ｒ５で割った電流値が半導体レーザ２１の閾値電流値より小さい値に設定される。

波形整形部３は、ダイオードＤ３、抵抗Ｒ４およびキャパシタＣ１から構成される。本回路例における波形整形部３の役割は、電流スイッチトランジスタＰ３のゲートＧに印加されるゲート電圧Ｖｇの立ち上がりスロープ（傾斜）を速く（急峻に）し、また立ち上がりスロープを遅く（緩やかに）設定することである。

このゲート電圧Ｖｇをハイレベルからローレベルに移行させるには、リセットライン８から強制的にリセット電圧を印加する必要がある。
そのためにリセット部６が設けられている。リセット部６は、ノードＮＤａがハイレベルに移行して電圧クランプ状態となった際に、その後の電圧降下を電圧計９によって検出する。これに応じて、リセットパルス発生手段１０がリセットパルスをＮＰＮトランジスタＰ４に出力する。リセットパルスは、リセット時にローレベルになり、ＮＰＮトランジスタＰ４がオンすることから、リセットライン８と接地電圧の供給ラインとをショートする。リセットパルスのハイレベル時には、ＮＰＮトランジスタＰ４がオフして、リセットライン８と接地電圧間をハイインピーダンス状態にする。ＮＰＮトランジスタＰ４のベースに接続されている抵抗Ｒ６はベース電流値を調整するために設けられている。当該ＮＰＮトランジスタＰ４のエミッタとコレクタ間は、たとえば、ベース電圧が約０.７[Ｖ]以下でハイインピーダンスとなり、それより大きいときにローインピーダンス（リセット）となる。
リセットライン８が強制的にＧＮＤレベルに移行すると、この電圧レベルの変化が、波形整形部３内の抵抗Ｒ４とキャパシタＣ１で規定される時定数でゆっくりと電流スイッチトランジスタＰ３の制御ノード（ゲートＧ）に伝達される。このため、可変抵抗部４の抵抗が、高抵抗からゆっくりと低抵抗に推移する。

図２は、図１に示す駆動回路の各部を具体的な回路で表現したものであるが、各部の構成は一例であって、同じ目的を達成するものであれば、図示例以外の形態を任意に選択できる。たとえば、電圧クランプ部２２は、ツェナーダイオードＤ１の代わりに複数のダイオードを縦続接続したもので実現可能である。

つぎに、このように構成される半導体レーザ用の駆動回路について、その動作の概略を、図１および図２を参照しつつステップごとに説明する。

＜ステップ１＞
電流源１より所定の駆動電流Ｉop（ここでは約８０[mA]とする）が半導体レーザ（以下、ＤＵＴという）２１に流れている。この時クランプ電圧値Ｖclpは、ＤＵＴ２１の動作電圧（ここでは約４.５[Ｖ]とする）より十分高く、電圧クランプ部は動作していない（電圧クランプ状態にない）。たとえばツェナーダイオードＤ１の降伏電圧を６.８[Ｖ]、トランジスタＰ１の順方向電圧を０.７[Ｖ]とすると、クランプ電圧Ｖclpは約７.５（＝６.８+０.７）[Ｖ]）であるため、ＤＵＴ２１の動作電圧が４.５[Ｖ]の場合、電圧クランプ部は動作しない。このため、ツェナーダイオードＤ１のクランプ電流はほぼ０[mA]となり、検出部５のノードＮＤａに発生する電圧は前の状態を引き継いで、たとえばリセット電圧０[Ｖ]でフローティングとなっている。したがって可変抵抗部４の電流スイッチトランジスタＰ３のゲート・ソース間電圧Ｖgsは、その閾値電圧Ｖthの絶対値より十分高く、電流スイッチトランジスタＰ３はオン状態となっている。またその時、電流スイッチトランジスタＰ３のオン抵抗Ｒonは十分小さいので（ここでは約１[Ω]以下とする）、駆動回路動作への影響はなんら発生していない。

＜ステップ２＞
ここで、何らかの原因で偶発的にコンタクト不良が発生し、コンタクトプローブ２２ａ及び／又は２２ｂがＤＵＴ２１の端子から離れて、ＤＵＴ２１への通電が遮断されたとする。
この時、電流源１は電流を供給し続けようとすることから、電流駆動ライン１５ａと１５ｂ間の電位が短時間に上昇する。
電流駆動ライン１５ａと１５ｂ間の電位がクランプ電圧Ｖclpに達すると、電圧クランプ部２２（ツェナーダイオードＤ１）がオン状態となる。ここでツェナーダイオードＤ１にクランプ電流が流れ、そのミラー電流として、ほぼ同量の電流が検出部５に流れる。したがって、電圧クランプ部２２と検出部５に流れる各電流（クランプ電流とミラー電流）は、電流源１からの駆動電流Ｉopの約半分（Ｉop／２＝４０[mA]）の値をとる。

ミラー電流が検出部５のツェナーダイオードＤ２に流れることから、検出部５のノードＮＤａに、ツェナーダイオードＤ２のツェナー電圧Ｖz2と、抵抗Ｒ２で発生する電圧Ｖr2aとを加算した電圧Ｖopen1が発生する。
ここで、抵抗Ｒ２に発生する電圧Ｖr2aおよび電圧Ｖopen1は、次式(3-1)と(3-2)に示す値をとる。

［数３］
Ｖr2a＝Ｒ２*(Ｉop／2)
＝8[Ω]*(80[mA]／2)
＝0.32[Ｖ] …(3-1)
Ｖopen1＝Ｖz2+Ｖr2a
＝6.8[Ｖ]+0.32[Ｖ]
＝7.12[Ｖ] …(3-2)

電圧Ｖopen1は、波形整形部３のダイオードＤ３を介してほぼ瞬時に電流スイッチトランジスタＰ３のゲートＧに達し、電流スイッチトランジスタＰ３のゲート・ソース間電圧Ｖgsの値は閾値電圧Ｖthの絶対値より小さくなる。このときＰＭＯＳトランジスタ（電流スイッチトランジスタ）Ｐ３のゲート・ソース間電圧Ｖgsの値は、過渡的にはダイオードＤ３の順方向電圧約０.７[Ｖ]があるため、約−１.４（＝−０.７−０.７）[Ｖ]になる。

以上の結果、電流スイッチトランジスタＰ３はオフし、そのオン抵抗Ｒon程度であった電流スイッチトランジスタＰ３のソースとドレイン間のインピーダンスが、ほぼ無限大となる。

上記状態において、検出部５のノードＮＤａの電圧Ｖopen1を、リセットライン８を介して電圧計９で測定することにより外部から検査装置上で、何らかの原因で電流駆動ラインが非導通状態になっていることが確認できる。

＜ステップ３＞
つぎに、コンタクトプローブ２２ａおよび２２ｂとＤＵＴ２１の端子との間が再び導通になったとする。
この時、電流スイッチトランジスタＰ３はオフ状態のままで、ＤＵＴ２１には電流制限抵抗Ｒ５を介して、駆動電流値Ｉopより少ない電流が流れる。これは、電流制限抵抗Ｒ５が、電流スイッチトランジスタＰ３のオン抵抗（約１[Ω]）より十分大きな抵抗値（たとえば７５[Ω]）を有するためである。

ここで電流源１からの駆動電流値Ｉopが電流制限抵抗Ｒ５に流れて、その電流制限抵抗Ｒ５で発生する電圧Ｖr5と、ＤＵＴ２１の動作電圧Ｖopとの加算値に対し、クランプ電圧Ｖclpの電圧値が小さいとする。この場合、電流駆動ライン１５ａの電圧がクランプ電圧より高くなることはないので、電圧クランプ部は動作状態のままとなる。

ＤＵＴ２１に流れる電流値をＩｘと置き、電流スイッチトランジスタＰ３はオフのままと仮定するとＩｘは、次式(4)により求まる。
［数４］
Ｉｘ＝(Ｖclp−Ｖop)／Ｒ５
＝(7.5−4.5) [Ｖ]／75[Ω]
＝40[mA] …(4)

このように、電流制限抵抗Ｒ５によって導通直後に上記ステップ１の駆動電流Ｉopおよび閾値電流より少ない電流ＩｘがＤＵＴ２１に流れるので、ＤＵＴ２１には導通の瞬間、過電流（突入電流）が発生しない。またレーザ発光の状態になっていない（自然発光の状態となっている）ので、光出力がほとんど発生せず、熱的に破壊もされない。
なお、半導体レーザは電流印加デバイスであって、閾値以下でも電流は流れる。この時、半導体レーザは「自然発光（ＬＥＤ）状態」にあるという。

ここで電流スイッチトランジスタＰ３の動作状態を確認する。
電圧クランプ部（ツェナーダイオードＤ１）のクランプ電流は、駆動電流Ｉopの一部がＤＵＴ２１に流れることから減少するが、電圧クランプ部２２は、依然として動作状態（電圧クランプ状態）になっている。
このときツェナーダイオードＤ２に流れるミラー電流は、クランプ電流の減少にともなって減少する。したがって抵抗Ｒ２に発生している電圧Ｖr2aは減少するが、ツェナー電圧Ｖz2はほぼ同じ値となるため、依然として電流駆動ライン１５ａとノードＮＤａ間の電圧は、０.７[Ｖ]以下である。よって電流スイッチトランジスタＰ３はオフし、そのソースとドレイン間の抵抗はほぼ無限大のままである。

上記状態において検出部５のノードＮＤａの電圧を「Ｖopen2」とする。
この電圧Ｖopen2を、リセットライン８を介して電圧計９で測定する。

ここで電圧Ｖopen2を算出する。まず、抵抗Ｒ２に発生している電圧Ｖr2bは、電流減少分を考慮すると次式(5-1)のようになる。ここで、電流減少分に対応した電圧差をΔＶとおくと、前述した式(3-1)および式(4)を用いた次式(5-2)により電圧Ｖr2bの値が算出できる。

［数５］
Ｖr2b＝Ｒ２*(Ｉop／2−Ｉｘ／2)
＝Ｒ２*(Ｉop／2)−Ｒ２*(Ｉｘ／2)…(5-1)
Ｖr2b＝Ｖr2a−ΔＶ
＝0.32[Ｖ]−8[Ω]*(40[mA]／2)
＝0.32[Ｖ]−0.16[Ｖ]
＝0.16[Ｖ] …(5-2)

よって、このときのノードＮＤａの電圧Ｖopen2は次式(6)の値をとる。

［数６］
Ｖopen2＝Ｖｚ+Ｖr2b
＝Ｖopen1−ΔＶ
＝7.12[Ｖ]−0.16[Ｖ]
＝6.96[Ｖ] …(6)

上記より、ＤＵＴ２１の通電が非導通の状態から導通の状態に変化した場合、検出部５のノードＮＤａの電圧がΔＶ(＝１６０[mV])だけ違う。つまり、半導体レーザの自然発光状態で流れる僅かな電流（本発明では「復帰電流」という）が電流制限抵抗Ｒ５に流れ、その結果として、ノードＮＤａの電圧が変化する。この差分を検出することにより導通状態になっていることを確認することができる。

＜ステップ４＞
上記ステップ３にて導通状態が確認できれば、ＤＵＴ２１の電流駆動ラインは復帰したことになるので、リセット状態を設定し、ステップ１の通常動作状態に戻す。

リセット状態にするには、検出部５のノードＮＤａに、リセットライン８を介して、リセットパルス発生手段１０（または外部のテスタ等）を用いてリセットパルスを入力する。リセットの設定は、検出部５のノードＮＤａの電圧を一時的にローレベル（ＧＮＤレベル近く）にすればよいことから、リセットパルス発生手段１０の代わりにスイッチ回路でも実現できる。

一旦リセット状態になると、波形整形部３のダイオードＤ３は逆バイアスとなるのでオンしないため、電流スイッチトランジスタＰ３のゲート電圧Ｖｇは、抵抗Ｒ４とゲートのキャパシタＣ１との時定数で徐々にハイレベルからローレベルにゆっくりと変化する。これに合わせて電流スイッチトランジスタＰ３のソースＳとドレインＤ間の抵抗は、無限大から徐々に小さくなる。これは、ＰＭＯＳトランジスタ（電流スイッチトランジスタＰ３）のソースＳとドレインＤ間の抵抗が、ゲート・ソース間電圧Ｖgsから閾値電圧Ｖthを引いた電圧の逆数に比例するためである。そして、電流スイッチトランジスタＰ３のソースＳとドレインＤ間の抵抗は、最終的にはオン抵抗（約１[Ω]）になる。
これにより、電圧クランプ部２２および検出部５に流れていた電流は全てＤＵＴ２１に流れるようになり、電圧クランプ部がオフ（電圧クランプ状態が解除）する。

以上の動作によって、導通時に４０[mA]がＤＵＴ２１に流れ、その後リセット開始によって徐々にＤＵＴ２１への駆動電流が増加し、電流駆動ライン１５ａに蓄積された電荷をゆっくりディスチャージし、やがて電流源１の電流と同じ電流がＤＵＴ２１に流れる。
その結果、コンタクトが接続してＤＵＴ２１の通電が非導通から導通に変化したときに、ＤＵＴ２１には過電流が流れないまま上記ステップ１の状態となる。

本実施の形態によれば、以上ステップ１からステップ４の動作によって予測できない非導通から導通時に発生する過電流（突入電流）を回避し、半導体レーザを保護することができる。
また、下記表１に示すように、ステップ１において検出部５のノードＮＤａの電圧は０[Ｖ]、ステップ２とステップ３において検出部５のノードＮＤａの電圧はいずれもツェナーダイオードＤ１またはＤ２のツェナー電圧とほぼ同じになる。

［表１］
ステップ１ ： 導通時 ０[Ｖ]、
ステップ２,３：非導通時 約７〜７.１[Ｖ]

この結果により、コンタクトプローブ２２ａおよび２２ｂとＤＵＴ２１の端子との間が非導通になったことが確認できる。この非導通の発生の度合い（回数）を利用し検査装置の保守メンテナンスの目安、たとえばコンタクトプローブの交換時期などを見積もることが容易となる。

［第２実施形態］
図３は、第２実施形態における駆動回路図である。
第１実施形態からの変更内容は、検出部５ＢにおいてツェナーダイオードＤ２と抵抗Ｒ２（図２参照）を抵抗Ｒ２０で置き換えている点と、リセットライン８およびリセット部６を省略している点である。

動作上の変更内容は、非導通から導通状態に復帰する際、外部からの制御回路で復帰するのではなく、モニタ電圧値に応じて自動的に復帰する点である。したがって、図３においては、リセットする必要がないので、図２に示すリセットライン８、電圧測定用の電圧計９およびリセットパルス発生手段１０等は不要となる。

この自動復帰のための構成として、電圧クランプ部２２内の検出部５ＢのノードＮＤａと基準電圧の供給ライン１５ｂとの間に接続されている回路素子を抵抗Ｒ２０のみにしている。
抵抗Ｒ２０の値は、電流駆動ライン１５ａとＤＵＴ２１が非導通になって電圧クランプ部が動作し、電流源１から供給している駆動電流の約半分が抵抗Ｒ２０に流れた時、ノードＮＤａの電圧値がクランプ電圧Ｖclpに近く、かつ、その差がカレントミラー回路のＰＮＰトランジスタＰ２の飽和電圧約０.３[Ｖ]以下となるような値に設定する。
たとえば、駆動電流Ｉop＝８０[mA]、クランプ電圧Ｖclp＝７.５[Ｖ]（＝６.８[Ｖ]+０.７[Ｖ]）とした場合、クランプ時に抵抗Ｒ２０に発生する電圧Ｖ20aは次式(7-1)、よって抵抗Ｒ２０の値は次式(7-2)により設定される。

［数７］
Ｖ20a＝7.5[Ｖ]−0.3[Ｖ]
＝7.2[Ｖ] …(7-1)
Ｒ２０＝Ｖ20a／(Ｉop／2)
＝7.2[Ｖ]／(80[mA]／2)
＝180[Ω] …(7-2)

このように構成される駆動回路の動作の概略を、図３を用いて説明する。
なお動作上、第１実施形態と共通の部分が多数含まれるので、その部分に関しては、省略または簡略する。

第１実施形態と同様に、コンタクトプローブ２２ａ及び／又は２２ｂがＤＵＴ２１の端子から離れて非導通状態になって、ＤＵＴ２１への通電が遮断されたと仮定する。
この時、電圧クランプ部が動作し、検出部５ＢのノードＮＤａと基準電圧の供給ライン１５ｂとの間に接続された抵抗Ｒ２０には約７.２[Ｖ]の電圧が発生する。その出力電圧は、波形整形部３を介して瞬時に電流スイッチトランジスタＰ３のゲートに達し、電流スイッチトランジスタＰ３はオフし、そのソースＳとドレインＤ間の抵抗はほぼ無限大となる。

つぎに、コンタクトプローブ２２ａおよび２２ｂとＤＵＴ２１の端子との間が導通になったと仮定する。
この時、電流スイッチトランジスタＰ３はオフの状態のままで、ＤＵＴ２１には電流値Ｉopより少ない電流約４０[mA]が流れる。同時に抵抗Ｒ２０に流れる電流は、４０[mA]からその分を引いた電流すなわち、約２０[mA]（＝４０[mA]−２０[mA]／２）に減少するので、検出部５ＢのノードＮＤａの電圧Ｖ20bは次式(8)に示す値をとる。

［数８］
Ｖ20b＝20[mA]*180[Ω]
＝3.6[Ｖ] …(8)

その電圧Ｖ20bの値は、電流スイッチトランジスタＰ３のゲート・ソース間電圧Ｖgsの値を閾値電圧Ｖthの絶対値より大きくするものである。電圧Ｖ20bへのレベル変化は、波形整形部３を介して、抵抗Ｒ４とキャパシタＣ１の時定数で徐々に電流スイッチトランジスタＰ３のゲートに達する。このときダイオードＤ３は逆バイアスとなるのでオンしない。

これに合わせて電流スイッチトランジスタＰ３のソースＳとドレインＤ間の抵抗は、無限大から徐々に小さくなり、またＤＵＴ２１に流れる電流は徐々に増加し、抵抗Ｒ２０に流れる電流はその分減少する。
よって、検出部５ＢのノードＮＤａの電圧Ｖ20bは３.６[Ｖ]よりさらに下がっていく。
このようにして電流スイッチトランジスタＰ３のソースＳとドレインＤ間の抵抗は、最終的にはオン抵抗（約１[Ω]）となる。この時、電圧クランプ部に流れる電流はすべてＤＵＴ２１に流れ、電圧クランプ部はオフする。

以上の動作によって、導通時に４０[mA]の駆動電流がＤＵＴ２１に流れ、その後は徐々にＤＵＴ２１への駆動電流が増加し、電流駆動ライン１５ａに蓄積された電荷をゆっくりディスチャージし、やがて電流源１の電流と同じ電流がＤＵＴ２１に流れる。このため、非導通から導通時に発生する過電流（突入電流）を回避し、半導体レーザを保護することができる。

［第３実施形態］
図４は、第３実施形態における駆動回路図である。
第１実施形態からの変更内容は、ＤＵＴ２１がアノードコモンで、そのカソードＫから駆動電流をシンクして使用する点である。したがって回路は第１実施形態の図１と比較して、電源電圧Ｖccと電源電圧Ｖeeに対し、回路要素の接続関係が対称となる。
回路図上での変更内容は、検出部５内のカレントミラー回路がＮＰＮトランジスタＰ１１,Ｐ１２を有し、可変抵抗部４内の電流スイッチが、Ｎチャネル・エンハンスメント型ＭＯＳＦＥＴＰ３３となり、その制御電圧に合わせて、波形整形部３のダイオードＤ３の向きが逆となっている点である。またリセット部６内のスイッチは、負電源とＧＮＤ間をショートする必要があり、ＮＰＮトランジスタを使用できないので、代わりに任意のスイッチ回路Ｓ１、たとえば半導体リレーなどを使用することが好ましい。

なお基本動作は、第１実施形態と同一であるため、省略する。

［第４実施形態］
このような変更は、第２実施形態に対しても同様に実施でき、その場合の回路を図５に示す。

以下、動作の相違点を、箇条書きでまとめて記述する。
（１）第１および第３の実施形態では、デバイス（ＤＵＴ２１）と保護回路１０２との間において非導通（コンタクト不良）が発生した場合、電圧クランプ部が動作状態になり、その時流れるクランプ電流を利用し、その電圧クランプ部の出力電圧を取り出す。
（２）その出力電圧をモニタすることで、その非導通を検出する。
（３）また同時に、その出力電圧は波形整形部３を介して可変抵抗部４を制御し、デバイス（ＤＵＴ２１）への駆動電流を制限できる準備を行なう。
（４）その状態は、電流駆動ラインが復帰（導通）した場合において、たとえば外部からリセットをかけるまで保持される。
（５）電流駆動ラインが復帰（導通）した場合において、可変抵抗部４によって電流が制限されるため、デバイス（ＤＵＴ２１）には、所定の電流より少ない電流が流れる。また、電圧クランプ部に流れる電流は、その分減少したことになり、その検出部５側の電流変化をモニタすることで導通したことを検出する。なお、電圧クランプ部には電流が流れているので、動作したままとなっている。
（６）電流駆動ラインが復帰（導通）したことが確認できた場合、たとえば外部からリセットをかけると、可変抵抗部４の抵抗値は、徐々に小さくなっていく。それに合わせてデバイス（ＤＵＴ２１）の電流は徐々に増加し、電流駆動ラインに蓄積された電荷をゆっくりディスチャージ（過電流「突入電流」が流れないよう）し、やがて所定の電流値となる。その時、電流駆動ライン間の電圧はデバイス（ＤＵＴ２１）の動作電圧となるので電圧クランプ部はオフする。

第２および第４実施形態では、
（１）デバイス（ＤＵＴ２１）と保護回路１０２との間において非導通（コンタクト不良）が発生した場合、電圧クランプ部が動作状態になり、その時流れるクランプ電流を利用し、その電圧クランプ部の出力電圧を取り出す。なおその出力電圧値はクランプ電流値に比例した値となるように構成されている。
（２）また同時に、その出力電圧は波形整形部３を介して可変抵抗部４を制御し、デバイス（ＤＵＴ２１）への駆動電流を制限する。
（３）その状態は、電流駆動ラインが復帰（導通）するまで保持される。
（４）電流駆動ラインが復帰（導通）した場合において、可変抵抗部４によって電流が制限されるため、デバイス（ＤＵＴ２１）には、所定の電流より少ない電流が流れる。また、電圧クランプ部に流れる電流は、その分減少し、それに応じて電圧クランプ部の出力電圧が下がるので、波形整形部３を介して可変抵抗部４を構成するＰＭＯＳトランジスタがオン状態となる。
（５）これに合わせて可変抵抗部４の抵抗値が小さくなり、デバイス（ＤＵＴ２１）へ流れる駆動電流がより増加する。
（６）これら一連の動作によって可変抵抗部４の抵抗値が徐々に小さくなっていく。それによりデバイス（ＤＵＴ２１）の電流は徐々に増加し、電流駆動ラインに蓄積された電荷をゆっくりディスチャージ（過電流「突入電流」が流れないよう）し、やがて所定の電流値となる。その時、電流駆動ライン間の電圧はデバイス（ＤＵＴ２１）の動作電圧となるので電圧クランプ部はオフする。
第３および第６実施形態では、非導通から導通状態に復帰する際、外部からの制御回路で復帰するのではなく、自己完結で復帰する。

本発明の実施形態によれば、検査のスループットをあげ、かつローコストに半導体レーザなどに代表とされるデバイス（ＤＵＴ２１）に対し、その電流駆動ラインが非導通から導通時に発生する過電流（突入電流）を防止して、その劣化を防ぐことができる。
また、駆動回路を構成している回路ブロックは、その回路ブロック用電源が不要となるので、回路規模が小さくなり装置のコストダウンとなる。
さらに、回路構成を変えるだけで、アノードコモンまたはカソードコモンのデバイス（ＤＵＴ２１）のいずれに対しても対応できる。

第１および第３の実施形態の駆動回路は、電流駆動ラインが非導通になったことが検出でき、また外部よりリセットをかけ、もとの電流駆動状態に設定できるので、この非導通の発生の度合い（回数）を利用し検査装置の保守メンテナンスのパラメータ（たとえばコンタクトプローブの交換時期など）とすることもできる。
第１および第３の実施形態の駆動回路は、リセット時において、出力回路に過電流回避用の対策回路が不要で装置のコストダウンとなる。
第１および第３の実施形態の駆動回路は、電流駆動ラインが非導通状態から復帰し導通状態となった時を電気的に検出することができるので、検査のスループットをあげることができる。

第１および第３の実施形態の駆動回路は、電流駆動ラインが非導通になった時、デバイス（ＤＵＴ２１）への電流を遮断したままとなり、そのまま外部よりリセットした場合、徐々に電流を流すのでサージが発生しないため、一旦出力回路をオフする必要がなく、検査のスループットが悪化しない。
第２および第４の実施形態の駆動回路は、電流駆動ラインが非導通から導通状態に復帰する際、外部からの制御回路で復帰するのではなく、自己完結で復帰する点である。従ってリセットする必要がないので検出ライン、電圧測定用の電圧計、リセットパルス発生手段は不要で、装置システムの簡略化および装置のコストダウンとなる。

以上の第１〜第４実施形態では、電流駆動ライン１５ａの電圧をモニタすることで共通する。本発明では、電流駆動ライン１５ａに流れる電流をモニタすることもできる。
つぎの第５および第６実施形態は、この電流をモニタする場合に関する。

［第５実施形態］
図６は、本実施形態において半導体レーザが接続されている駆動回路の構成を示すブロック図である。

図６に示すハンドラ１０３の構成は、図１の第１実施形態と同じである。
本例の半導体レーザの駆動回路１０１は、図１の場合と同様、電流源１、保護回路１０２およびリセット部６を備える。なお、リセット部６は、第１実施形態で述べたと同様、リセットを自動的に行う構成でもよいし、さらにリセット部６に代えてモニタ電圧を外部に出力させる外部接続パッドを設け、その測定値に応じてリセットを行う構成でもよい。

図６が図１と異なる点は、その保護回路１０２の構成である。
保護回路１０２は、サージ除去部２４、電圧クランプ部２５、電流（Ｉ）を電圧（Ｖ）に変換するＩ／Ｖ変換部７、Ｉ／Ｖ変換部７の出力を基準電圧と比較する比較部５０、波形整形部３および可変抵抗部４を有する。
サージ除去部２４および電圧クランプ部２５は、それぞれ電流駆動ライン１５ａと基準電圧の供給ライン１５ｂとの間に接続されている。Ｉ／Ｖ変換部７は、電流駆動ライン１５ａの途中、すなわちノードＮＤ１とノードＮＤ２との間に挿入されている。可変抵抗部４は、電流駆動ライン１５ａのノードＮＤ２と電流駆動ライン２３ａとの間に接続されている。Ｉ／Ｖ変換部７で変換後の電圧が出力されるノードＮＤ３に、比較部５０が接続されている。また、ノードＮＤ３は、リセットライン８を介してリセット部６に接続されている。波形整形部３は、電流駆動ライン１５ａのノードＮＤ２と、基準電圧の供給ライン１５ｂとに接続され、その入力が比較部５０の出力に接続されている。波形整形部３の出力は可変抵抗部４の制御入力に接続されている。

Ｉ／Ｖ変換部７は、電流駆動ライン１５ａに流れる電流を検出し、電圧（以下、検出電圧という）に変換してノードＮＤ３に出力する。
比較部５０は、検出電圧またはリセット部６から与えられるリセット電圧を、所定の参照電圧Ｖrefと比較し、その結果に応じて出力をローレベルまたはハイレベルに変化させる。

波形整形部３は、比較部５０の出力を波形整形するための回路である。波形整形部３の入力は、比較部５０から供給され、ローレベルからハイレベルに変化する場合と、ハイレベルからローレベルに変化する場合がある。
波形整形部３は、その２つの場合で、レベル変化の遷移時間を異ならせ、「波形整形」を行う。より詳細には、可変抵抗部４が低抵抗から高抵抗に推移するときよりも、高抵抗から低抵抗に推移するときに、上記レベル変化の遷移時間を十分に長くする。このため、可変抵抗部４は、高抵抗から低抵抗に推移するときにゆっくりと動作する。

図７は、図６を具体化した一回路例を示す。
本回路例においては、図６のサージ除去部２４はキャパシタＣ１からなり、電圧クランプ部２５はツェナーダイオードＤ１からなる。
なお、サージ除去部２４は、他の実施形態（上記第１〜第４実施形態、および、後述する第６実施形態以降）でも設けることが可能な任意の構成である。

Ｉ／Ｖ変換部７は、電流駆動ライン１５ａのノードＮＤ１とノードＮＤ２との間に接続されている検出抵抗Ｒ７２と、検出抵抗Ｒ７２の両端の電位差を所定の増幅率で増幅する差動増幅器７１と、差動増幅器７１の出力に接続されている抵抗Ｒ７１とを有する。
差動増幅器７１は、電源電圧Ｖddの供給ラインと基準電圧の供給ライン１５ｂに接続され、これらのラインから電源の供給を受けて動作する。差動増幅器７１の非反転入力端子「＋」が検出抵抗Ｒ７２のノードＮＤ１側に接続され、反転入力端子「−」が検出抵抗Ｒ７２のノードＮＤ２側に接続されている。
差動増幅器７１の出力が抵抗Ｒ７１を介してノードＮＤ３に接続されている。

差動増幅器７１は、検出抵抗Ｒ７２で発生した電圧を所定の増幅率で増幅し、基準電圧（ここでは接地電圧）を基準とした電圧Ｖｏを出力する。
たとえば増幅率を１０、検出抵抗Ｒ７２の値を１[Ω]、検出抵抗Ｒ７２に流れる電流を１０[mA]、差動増幅器７１の２つの入力に流れる電流をともに０[μA]、差動増幅器７１の出力オフセットを０[mV]と仮定した場合、その出力に発生する電圧Ｖo1は、次式(9)により求まる。

［数９］
Ｖo1＝1[Ω]*10[mA]*10
＝100[mV] …(9)

この電圧Ｖｏ１は抵抗Ｒ７１を通してノードＮＤ３から、比較部５０およびリセットライン８に出力される。
リセットライン８にリセット部６が接続されている。本例のリセット部６は、リセットライン８と接地電圧との間に接続されている電圧計９と、リセットライン８と接地電圧との間に接続されているスイッチＳ１０およびリセット電圧発生手段１０Ａとを備える。
電圧計９は、Ｉ／Ｖ変換部７により変換された電圧を計測し、その計測値に応じてスイッチＳ１０を制御するためのものである。スイッチＳ１０がオンするとリセット電圧発生手段１０Ａからのリセット電圧が、リセットライン８を介してノードＮＤ３に出力される。

抵抗Ｒ７１は、差動増幅器７１の出力インピーダンスをある程度高くし、リセットライン８からのリセット信号を比較部５０の入力に確実に伝えるための抵抗である。その必要がない場合、抵抗Ｒ７１は省略可能である。

比較部５０は、電源電圧Ｖddの供給ラインと基準電圧の供給ライン１５ｂとに接続され、これらのラインから電源供給を受けて動作する差動増幅器５２を備える。差動増幅器５２の反転入力「−」がノードＮＤ３に接続され、その非反転入力「＋」と基準電圧の供給ライン１５ｂとの間に、参照電圧Ｖrefを発生させる電圧源５１が接続されている。

比較部５０の出力構成を、オープンコレクタ（またはオープンドレインでも可）としている。より詳細には、差動増幅器５２の出力を制御ノードとする出力トランジスタＴｒ１が比較部５０の出力段となっている。本例の出力トランジスタＴｒ１はＮＰＮバイポーラトランジスタからなり、そのコレクタが基準電圧の供給ライン１５ｂに、そのベースが差動増幅器５２の出力に接続され、コレクタが比較部５０のノードＮＤ４に接続されている。
比較部５０のノードＮＤ４は、波形整形部３を介して可変抵抗部４の制御ノードに接続されている。

可変抵抗部４は、電流スイッチとしてのＰチャネル・エンハンスメント型ＭＯＳＦＥＴ（以下、電流スイッチトランジスタと称す）Ｐ１と、電流スイッチトランジスタＰ１のソースＳとドレインＤに接続されている電流制限抵抗Ｒ５とを有する。電流スイッチトランジスタＰ１のゲートＧは、波形整形部３の出力に接続されている。このため、可変抵抗部４全体の抵抗が、波形整形部３により制御される電流スイッチトランジスタＰ１のゲートＧとソースＳ間の電位差（ゲート・ソース間電圧Ｖgs）に応じて変化する。

波形整形部３は、ダイオードＤ２、抵抗Ｒ３,Ｒ４およびキャパシタＣ２から構成される。波形整形部３は、比較部５０の出力の負荷となっており、その出力電圧を波形整形し、この波形整形後の電圧によって可変抵抗部４を制御する。
波形整形部３の役割は２つあり、その１つは、比較部５０のオープンコレクタ出力を可変抵抗部４に最適な電圧にて調整して伝達することである。比較部５０の出力トランジスタＴｒ１がオンの時、可変抵抗部４の電流スイッチトランジスタＰ１のゲートＧに印加されるゲート電圧Ｖｇをロー（ＧＮＤ）レベルにする。出力トランジスタＴｒ１がオフの時は、ゲート電圧Ｖｇをハイレベル（ノードＮＤ２と同程度の電圧レベル）に設定する。
波形整形部３の他の役割は、電流スイッチトランジスタＰ１のゲートＧに印加されるゲート電位Ｖｇの立ち上がりスロープ（傾斜）を速く（急峻に）し、また立ち上がりスロープを遅く（緩やかに）設定することである。

このゲート電圧Ｖｇをハイレベルからローレベルに移行させるには、リセットライン８から強制的にリセット電圧を印加する必要がある。
そのためにリセット部６が設けられている。リセット部６は、電流駆動ライン１５ａにあるレベルの電流が流れ始め、Ｉ／Ｖ変換部７の出力がハイレベルになると、その電圧変化を電圧計９によって検出する。より詳細には、半導体レーザ２１が定常動作しているときは電流駆動ライン１５ａには比較的大きな駆動電流が流れるが、その電流がコンタクトの非接続により一旦遮断され、つぎにコンタクトが接続される場合、駆動電流より小さい電流が電流制限抵抗Ｒ５を通って流れ始める。電圧計９は、この電流に応じたＩ／Ｖ変換部７の出力変化を測定する。
すると、スイッチＳ１０がオンし、リセット電圧発生手段１０Ａからのリセット電圧が比較部５０に出力され、出力トランジスタＴｒ１がオンして波形整形部３の入力電圧がロー（ＧＮＤ）レベルに落とされる。
比較部５０のノードＮＤ４の電圧がＧＮＤレベルに下がると、この電圧レベルの変化が、波形整形部３内の抵抗Ｒ４とキャパシタＣ２等で規定される時定数でゆっくりと電流スイッチトランジスタＰ１の制御ノード（ゲートＧ）に伝達される。このため、可変抵抗部４の抵抗が、高抵抗からゆっくりと低抵抗に推移する。

図７は、図６に示す駆動回路の各部を具体的な回路で表現したものであるが、各部の構成は一例であって、同じ目的を達成するものであれば、図示例以外の形態を任意に選択できる。たとえば、電圧クランプ部２５（図６）は、ツェナーダイオードＤ１の代わりに複数のダイオードを縦続接続したもので実現可能である。

つぎに、このように構成される半導体レーザ用の駆動回路について、その動作の概略を、図６および図７を参照しつつステップごとに説明する。

まず各部の回路定数について説明する。
半導体レーザ２１の閾値電流を約３０[mA]、駆動電流Ｉopを約４０[mA]、その時の動作電圧Ｖopを約４.５[Ｖ]とする。ツェナーダイオードＤ１のクランプ電圧値Ｖclpは、半導体レーザ２１の動作に影響しないようにするため、その動作電圧Ｖopより十分高い電圧に設定する。ここでは半導体レーザ２１の動作電圧が約４.５[Ｖ]であることから、クランプ電圧値Ｖclpを、たとえば７[Ｖ]に設定する。

Ｉ／Ｖ変換部７の検出抵抗Ｒ７２を、駆動回路の動作に影響を与えない程度の値、たとえば１[Ω]とし、差動増幅器７１の増幅率をたとえば１０とする。半導体レーザ２１の駆動電流Ｉopが４０[mA]の場合、Ｉ／Ｖ変換部７の出力電圧Ｖo2は、次式(10)により求まる。

［数１０］
Ｖo2＝1[Ω]*40[mA]*10
＝400[mV] …(10)

電流スイッチトランジスタＰ１として、その閾値電圧Ｖthが約１.５[Ｖ]のものを使用する。また、そのゲート電圧を基準としたソース電圧（ゲート・ソース間電圧）Ｖgsが４.５[Ｖ]より大きいときに、当該電流スイッチトランジスタＰ１がオンし、そのオン抵抗を約１[Ω]以下とする。

電流制限抵抗Ｒ５の値は、可変抵抗部４の電流スイッチトランジスタＰ１がオフの時、クランプ電圧Ｖclpから半導体レーザ２１の動作電圧Ｖopを引いた電圧値が当該抵抗に印加されたときに、所定の電流が流れるように設定する。ここで所定の電流とは、半導体レーザ２１の駆動電流Ｉopより小さい値が望ましく、たとえば、クランプ電圧Ｖclpが７[Ｖ]、動作電圧Ｖopが４.５[Ｖ]の場合、１０[mA]程度とする。この場合、電流制限抵抗Ｒ５の値は次式(11)により与えられる。

［数１１］
Ｒ５＝(7[Ｖ]−4.5[Ｖ])／10[mA]
＝250[Ω] …(11)

比較部５０における差動増幅器５２の非反転入力「＋」に供給される電圧源５１の参照電圧Ｖrefを、半導体レーザ２１に駆動電流Ｉop（＝４０[mA]）が流れているときに、これがＩ／Ｖ変換部７により検出されて変換された電圧Ｖo2（式(10)）と、コンタクトが非接続となり、再接続されたときに電流制限抵抗Ｒ５を介して所定値、たとえば１０[mA]の電流が流れ、これがＩ／Ｖ変換部７により検出されて変換された電圧Ｖo1（式(9)）との大きさに応じて設定する。参照電圧Ｖrefを、電圧Ｖo1（＝１００[mV]）より大きく、電圧Ｖo2（＝４００[mV]）より小さい範囲内で、これら上限と下限からそれぞれ余裕をとった任意の値に設定することが望ましい。ここでは参照電圧Ｖrefを２００[mV]に設定し、Ｉ／Ｖ変換部７の出力であるノードＮＤ３（およびリセットライン８）の電圧が、この２００[mV]より高いか否かによって、比較部５０のノードＮＤ４がハイレベルかローレベルかが決まる。

つぎに、このように回路定数が設定された半導体レーザ用の駆動回路について、その動作の概略を、図６および図７を参照しつつステップごとに説明する。

＜ステップ１＞
電流源１より所定の駆動電流Ｉop（ここでは約８０[mA]とする）が半導体レーザ２１に流れている。この時クランプ電圧値Ｖclpは、半導体レーザ２１の動作電圧（ここでは約４.５[Ｖ]とする）より十分高く、電圧クランプ部は動作していない（電圧クランプ状態にない）。
この時、Ｉ／Ｖ変換部７の出力電圧（ノードＮＤ３の電圧）は、約４００[mV]となっている。

ここで電圧源５１の電圧が前述したように２００[mV]であり、これはＩ／Ｖ変換部７の出力電圧（約４００[mV]）より低いことから、比較部５０の出力トランジスタＴｒ１がオンし、そのオープンコレクタ出力電圧（比較部５０のノードＮＤ４の電圧）はローレベルとなる。波形整形部３を通して可変抵抗部４に伝達された制御電圧もローレベル（ほぼＧＮＤ）レベルとなる。この制御電圧は電流スイッチトランジスタＰ１のゲートＧに与えられる。このため電流スイッチトランジスタＰ１のゲート・ソース間電圧Ｖgsは約４.５[Ｖ]となり、これは、その閾値電圧Ｖth（＝１.５[Ｖ]）より十分大きいことから、当該電流スイッチトランジスタＰ１はオンする。その結果、可変抵抗部４の入出力がほぼショートに近い状態となり、その抵抗が約１[Ω]以下となる。
したがって、電流源１からの駆動電流Ｉopは、波形整形部３に流れる電流を無視すると、殆どすべてが半導体レーザ２１へ流れる。

＜ステップ２＞
ここで、何らかの原因で偶発的にコンタクト不良が発生し、コンタクトプローブ２２ａ及び／又は２２ｂが半導体レーザ２１の端子から離れて、半導体レーザ２１への通電が遮断されたとする。
この時、電流源１は電流を供給し続けようとする。この電流は、最初は、Ｉ／Ｖ変換部７、可変抵抗部４および半導体レーザ２１の経路には流れず、サージ除去用のキャパシタＣ１に流れる。
すると、Ｉ／Ｖ変換部７のノードＮＤ３の電圧は、検出抵抗Ｒ７２に電流が流れなくなるので、瞬時に０[Ｖ]となり、比較部５０の出力トランジスタＴｒ１がオフする。このため、波形整形部３内の抵抗Ｒ３を通して電流が比較部５０のノードＮＤ４に供給され、その電圧はハイレベルになる。

このハイレベルの電圧は、波形整形部３内のダイオードＤ２を通して、短時間で電流スイッチトランジスタＰ１のゲートＧに達し、ゲート電圧Ｖｇがハイレベルとなる。このときゲート電圧Ｖｇは、電流駆動ライン１５ａのノードＮＤ２の電圧より、ダイオードＤ２の順方向電圧（＝約０.７[Ｖ]）だけ低い電圧となる。このため、電流スイッチトランジスタＰ１のゲート・ソース間電圧Ｖgsが約０.７[Ｖ]程度となる。この電圧は閾値電圧Ｖth(＝約１.５[Ｖ])の絶対値より小さくなることから、電流スイッチトランジスタＰ１はオフする。
その結果、オン抵抗Ｒon程度であった電流スイッチトランジスタＰ１のソースとドレイン間のインピーダンスが、ほぼ無限大となる。よって、可変抵抗部４の入出力間の抵抗値は、電流制限抵抗Ｒ５（＝２５０[Ω]）の値で確定する。

上記状態において、Ｉ／Ｖ変換部７のノードＮＤ３の電圧を、リセットライン８を介して電圧計９で測定することにより外部から検査装置上で、何らかの原因で電流駆動ラインが非導通状態になっていることが確認できる。

以上より、コンタクト不良が発生し、Ｉ／Ｖ変換部７に電流が流れなくなった瞬間から、可変抵抗部４の電流制限抵抗Ｒ５によって半導体レーザ２１に流れる駆動電流Ｉopが制限されるため、過電流（突入電流／サージ電流）による半導体レーザ２１が劣化することが防止される。

前述したように電流駆動ラインが非導通状態になると、電流源１からの電流駆動電流はサージ除去用のキャパシタＣ１に流れるが、それを充電し終えると、ライン負荷容量等を充電する。このため、電流駆動ライン１５ａと基準電圧の供給ライン１５ｂとの間の電圧はさらに上昇していき、やがてツェナーダイオードＤ１のクランプ電圧に達する。それ以降は、ツェナーダイオードＤ１に電流（ツェナー電流）が流れるようになるため、電流駆動ライン１５ａの電圧はクランプ電圧Ｖclpで一定となる。

なお、前述したように電流駆動ラインが非導通状態になり、直ぐに導通状態になった場合、Ｉ／Ｖ変換部７の出力電圧は約１００[mV]以下のままとなり、比較部５０の出力はローレベルを保持する。そして、電流駆動ライン１５ａの電流は、電流制限抵抗Ｒ５によって制限されるため、その殆どがサージ除去用のキャパシタＣ１に流れる。
その後、上記非導通の状態と同様に、電流駆動ライン１５ａと基準電圧の供給ライン１５ｂとの間の電圧がツェナーダイオードＤ１のクランプ電圧Ｖclpに達すると、ツェナーダイオードＤ１にツェナー電流が流れるようになる。

＜ステップ３＞
つぎに、コンタクトプローブ２２ａおよび２２ｂと半導体レーザ２１の端子との間が再び導通になったとする。
この時、電流スイッチトランジスタＰ１はオフ状態のままで、半導体レーザ２１には電流制限抵抗Ｒ５を介して、駆動電流値Ｉopより少ない電流が流れる。これは、電流制限抵抗Ｒ５が、電流スイッチトランジスタＰ１のオン抵抗（約１[Ω]）より十分大きな抵抗値（たとえば２５０[Ω]）を有するためである。
具体的には、半導体レーザ２１には、クランプ電圧Ｖclp（＝７[Ｖ]）と半導体レーザ２１の駆動電圧Ｖop（＝４.５[Ｖ]）との差電圧を抵抗Ｒ５（＝２５０[Ω]）で割った僅かな電流（約１０[mA]）が流れる。この電流をＩ／Ｖ変換部７が検出し、電圧に変換すると、その電圧値は式(9)から約１００[mV]となる。
この電圧を、リセットライン８を介して電圧計９にて測定し、これによりコンタクトが再接触し、導通状態になっていることを確認できる。

＜ステップ４＞
上記ステップ３にて導通状態が確認できれば、半導体レーザ２１の電流駆動ラインは復帰したことになるので、リセット状態を設定し、ステップ１の通常動作状態に戻す。

リセット状態にするには、スイッチＳ１０をオンすることによって、Ｉ／Ｖ変換部７のノードＮＤ３に、リセットライン８を介してリセット電圧を出力する（または外部のテスタ等を用いてリセットパルスを入力する）。
リセット電圧は、比較部５０の出力をローレベルに変化させることができる値をとる。電圧源５１の参照電圧Ｖrefが約２００[mV]であることから、それを超える電圧値、たとえば３００[mV]程度のリセット電圧が望ましい。
なお、リセット状態にする手段は、比較部５０のノードＮＤ４をローレベルにすれば良いことから、図７に示すスイッチＳ１０、電圧計９を設ける代わりに、電圧源５１の電圧を変更してもよい。

一旦リセット状態になると、波形整形部３のダイオードＤ２は逆バイアスとなるのでオンしないため、電流スイッチトランジスタＰ１のゲート電圧Ｖｇは、抵抗Ｒ４とゲートのキャパシタＣ１との時定数で徐々にハイレベルからローレベルにゆっくりと変化する。これに合わせて電流スイッチトランジスタＰ１のソースＳとドレインＤ間の抵抗は、無限大から徐々に小さくなる。これは、ＰＭＯＳトランジスタ（電流スイッチトランジスタＰ１）のソースＳとドレインＤ間の抵抗が、ゲート・ソース間電圧Ｖgsから閾値電圧Ｖthを引いた電圧の逆数に比例するためである。そして、電流スイッチトランジスタＰ１のソースＳとドレインＤ間の抵抗は、最終的にはオン抵抗（約１[Ω]）になる。
これにより、ツェナーダイオードＤ１に流れていた電流は、その殆どが半導体レーザ２１に流れるようになり、電圧クランプ部がオフ（電圧クランプ状態が解除）する。

以上の動作によって、導通時に１０[mA]が半導体レーザ２１に流れ、その後リセット開始によって徐々に半導体レーザ２１への駆動電流が増加し、電流駆動ライン１５ａに蓄積された電荷をゆっくりディスチャージし、やがて電流源１の電流と同じ電流が半導体レーザ２１に流れる。
その結果、コンタクトが接続して半導体レーザ２１の通電が非導通から導通に変化したときに、半導体レーザ２１には過電流が流れないまま上記ステップ１の状態となる。

本実施の形態によれば、上記ステップ１からステップ４の動作によって、予測できない非導通から導通時に発生する過電流（突入電流）を回避し、半導体レーザ２１を保護することができる。

＜第１変形例＞
上記駆動回路は、半導体レーザなど電流駆動デバイスの測定システムに組み込んで用いると有用である。その場合、電流源及び／又はリセットの機能をテスタ等の駆動回路以外のシステム部分に持たせることができる。

図８に、電流源およびリセットの機能をテスタに持たせた場合のシステム構成を示す。
図８において、半導体レーザ（またはＩＣ）用のテスタ１２０内に、電流源１Ａおよびリセット部６Ａが設けられている。テスタ１２０は、不図示のマイクロコンピュータにより半導体レーザの検査手順を制御する。
本実施形態に関わる駆動回路は、ＤＵＴ（半導体レーザ２１）がセットされたハンドラ１０３とテスタ１２０とを連結する、不図示の検査ヘッド内のデバイス・インターフェース・ボードに実装されている。図８においては、駆動回路の保護回路１０２Ａの部分を示す。

保護回路１０２Ａは、図６に示す保護回路１０２と比較すると、その比較部５０内の参照電圧Ｖrefを生成する電圧源が省略され、その差動増幅器５２の非反転入力「＋」に基準電圧ライン８１が接続されている。
基準電圧ライン８１はテスタ１２０内のリセット部６Ａにおいて、基準電圧とリセット電圧との電圧変更が可能な電圧源５１Ａに接続されている。
保護回路１０２Ａ内のノードＮＤ３から電圧モニタライン８２が取り出され、テスタ１２０内のリセット部６Ａにおいて電圧計９ａに接続されている。
また、電流駆動ライン１５ａに駆動電流を供給する電流源１Ａも、テスタ１２０内に設けられている。
保護回路１０２Ａ内の他の構成は、図６と同じであり図７に示す具体的回路により実現可能である。

図８に示す測定システムの基本的な動作は、図６および図７と同じであり、ここでの説明を省略する。
この測定システムを使用すれば、半導体レーザ２１の駆動および保護以外にさらに、コンタクトの非導通の発生を検出し、その度合い（回数）を利用し、これを保守メンテナンス（たとえばコンタクトプローブの交換時期など）の目安にすることができる。

なお、前述した第１〜第４実施形態においても、図８に示す測定システムと同様、電流源およびリセットの機能をテスタに持たせることが可能である。

＜第２変形例＞
図６〜図８において、さらには第１から第４の他の実施形態において、リセットの機能を省略することも可能である。
図９に、リセットの機能を省略する場合の駆動回路例を示す。
この駆動回路では、Ｉ／Ｖ変換部７のノードＮＤ３にリセット部６（または６Ａ）が接続されていない。また、ノードＮＤ３と差動増幅器７１との間の抵抗Ｒ７１も省略されている。

電圧源５１の参照電圧Ｖrefを、コンタクトの非導通から導通状態時に発生するＩ／Ｖ変換部７の出力電圧より、予め若干低めに設定する。たとえば、参照電圧Ｖrefを約５０[mV]に設定する。
本例の動作上の変更点は、外部からの制御回路で復帰するのではなく、Ｉ／Ｖ変換部７の出力電圧に応じて自動的に復帰する点である。したがって、図９においては、リセットする必要がないので、図７に示すリセットライン８、電圧測定用の電圧計９およびリセット電圧発生手段１０Ａ等は不要となる。

図９に示す駆動回路は、制御回路が不要となるので回路規模が大きくならず、したがって、たとえばバーイン・ボードなどに保護装置を組み込む時などに有効である。

［第６実施形態］
図１０は、第６実施形態における駆動回路図である。
第１実施形態からの変更内容は、ＤＵＴ（半導体レーザ２１）がアノードコモンで、そのカソードＫから駆動電流をシンクして使用する点である。したがって回路は第５実施形態の図７と比較して、電源電圧Ｖccと電源電圧Ｖeeに対し、回路要素の接続関係が対称となる。
回路図上での変更内容は、電流源１の電源は電源電圧Ｖeeから供給されている。Ｉ／Ｖ変換部７の検出抵抗Ｒ７２が電流駆動ライン１５ｄに接続され、キャパシタＣ１およびツェナーダイオードＤ１が、基準電圧の供給ライン１５ｃと電流駆動ライン１５ｄとの間に接続されている。差動増幅器７１および５２は、電源電圧ＶccおよびＶeeに接続されて電源供給を受ける。差動増幅器７１および５２は、反転入力と非反転入力の他の構成に対する接続が図７の場合と逆となっている。
比較部５０内に出力トランジスタＴｒ１は設けられておらず、その代わりに、波形整形部３内においてＮＭＯＳトランジスタＰ１１が基準電圧の供給ライン１５ｃとノードＮＤ４との間に接続されている。さらに波形整形部３内のダイオードＤ２が図７と比較して逆に接続されている。
また、可変抵抗部４内の電流スイッチトランジスタＰ３３は、エンハンスメント型のＮＭＯＳトランジスタから構成される。

このような構成では、Ｉ／Ｖ変換部７の検出抵抗Ｒ７２に発生した電圧を差動増幅器７１において所定の増幅率で増幅し、接地電圧を基準とする電圧を出力する。
この電圧を、抵抗Ｒ７１を介して比較部５０に出力し、その差動増幅器５２において、電圧源５１の参照電圧Ｖrefと比較する。差動増幅器５２の出力は、ローレベルでほぼ最下位電位（電源電圧Ｖss）、ハイレベルでほぼＧＮＤレベルになる。差動増幅器５２の出力電圧によりＮＭＯＳトランジスタＰ１１を制御し、ノードＮＤ４にハイレベルまたはローレベルを現出させる。
ノードＮＤ４に現出した電圧は、波形整形部３により波形整形され、可変抵抗部４の電流スイッチトランジスタＰ３３のゲートＧに出力される。

比較部５０の出力がローレベルの時、ＮＭＯＳトランジスタＰ１１がオンし、可変抵抗部４の制御電圧（ゲート電圧Ｖｇ）を、ほぼＧＮＤ付近のハイレベルに設定する。この時、Ｎチャンネル型の電流スイッチトランジスタＰ３３がオン状態となり、可変抵抗部４はほぼショート状態となり、その入出力間の抵抗値がオン抵抗Ｒonにより規定される極めて低い値となる。
一方、比較部５０の出力がハイレベルの時は、ＮＭＯＳトランジスタＰ１１がオフし、可変抵抗部４の制御電圧（ゲート電圧Ｖｇ）を、電流駆動ライン１５ｄのノードＮＤ２とほぼ同じローレベルに設定する。この時、Ｎチャンネル型の電流スイッチトランジスタＰ３３がオフ状態となり、可変抵抗部４はほぼショート状態となり、その入出力間の抵抗値が電流制限抵抗Ｒ５の抵抗値に確定する。

第５実施形態では、電流スイッチとしてＰＭＯＳトランジスタ（電流スイッチトランジスタＰ１）を使用したが、第６実施形態では、ＮＭＯＳトランジスタ（電流スイッチトランジスタＰ３３）を使用することから、第６実施形態では、第５実施形態と逆に、可変抵抗部４の制御電圧の立ち上がりスロープを遅く（緩やかに）し、立ち下がりスロープを速く（急峻に）設定する。
その他の動作詳細は、第５実施形態と同一であるため、省略する。

本発明の第５および第６実施形態によれば、以下の利益が得られる。
第１に、半導体レーザなどに代表とされる電流駆動デバイスに対し、その電流駆動ラインが非導通から導通となる時に発生する過電流（突入電流／サージ電流）を防止して、その劣化を防ぐことができる。

第２に、駆動回路の電源をオフして再起動する必要が無く、検査のスループットを上げることができる。再起動を自動検出する構成が不要であり、その分、回路規模が大きくならずローコストで実現できる。
とくに、電流駆動ラインが非導通になった時、電流駆動デバイスへの電流を制限したままとし、次にリセットした場合、波形整形部と可変抵抗部によって、徐々にＤＵＴへ駆動電流を流すことにより過電流（突入電流／サージ電流）が発生しないため、一旦出力回路をオフする必要がなく、検査のスループットが低下しない。
このような理由から、本駆動回路は、半導体レーザなど電流駆動デバイスの測定システム、またバーイン・ボードなどに組み込んで使用することが容易である。

第３に、電流駆動ラインが導通から非導通状態になったことをＤＵＴ（半導体レーザ２１）に流れる電流をモニタすることで検出するため、非導通になった瞬間から、ＤＵＴへ流れる駆動電流を制限でき、駆動ラインに大容量のコンデンサがある場合でも過電流（突入電流／サージ電流）を防止して、その劣化を防ぐことができる。
このことは、電源のＯＮ／ＯＦＦ時などに発生するサージの除去用として大容量のコンデンサを電流駆動ラインに設置することを可能とするものである。

電流駆動ラインが非導通になったことが検出した後、外部よりリセットをかけるようにした場合、リセット回数がコンタクト非導通の発生頻度（ある一定期間内の回数）と関連することから、その回数をカウントし、コンタクト非導通の発生頻度を、たとえばコンタクトプローブの交換時期などの目安として保守メンテナンスに役立てることができる。
この外部からの制御回路でリセットさせるか、自動的にリセットさせるかは、参照電圧Ｖrefの値を変えて変更可能であり、その選択が容易である。

さらに、回路構成を変えるだけで、アノードコモンまたはカソードコモンの電流駆動デバイスのいずれに対しても対応できる。

［第７実施形態］
以上の第１〜第６実施形態では、電流スイッチトランジスタＰ３（あるいはＰ３３、以下同じ）をオフからオンにするときに、その遷移時間を長くする波形整形部３を有している。
波形整形部３を有する場合、クランプ状態になってから直ぐに電流スイッチトランジスタＰ３をオンしても半導体レーザ２１が過電流から保護される点で望ましいが、デバイス保護の観点からは波形整形部３が必ず必要というわけではない。たとえば、電流制限抵抗Ｒ５に復帰電流が流れ出すことがモニタ電圧の変化で分かるので、テスタ１２０等が電流源１（または１Ａ）の電流供給を停止して、電流駆動ライン１５ａの電荷が電流制限抵抗Ｒ５を介して十分にディスチャージされるのを待ってから電流スイッチトランジスタＰ３をオンさせることでも過電流防止（デバイス保護）は可能である。

ただし、この場合は検査可能な状態に復帰するまでに時間がかかる。
この時間を短くするには電流駆動ライン１５ａの電荷を急速に放電することが有効である。
また、第１〜第４実施形態におけるモニタ電圧（ノードＮＤａの電圧）は、その電圧変化が比較的小さい。
第７実施形態の駆動回路は、回路構成を簡素化しながら、上記の２点の改善を図るものである。すなわち、本実施形態の駆動回路は、電荷放電を行う手段（放電制御部）と、ノードＮＤａの電圧変化を大きな振幅の電圧変化に変換する手段とを有し、このため波形整形部やリセット部の省略が可能で回路構成が簡素化できる。

以下、本実施形態の駆動回路を、さらに詳細に説明する。
図１１は、本実施形態において半導体レーザが接続されている駆動回路の構成を示すブロック図である。このブロック図には、テスタとＤＵＴとを併せて示す。
なお、図１１は、電流源、電圧源および電圧計をテスタ１２０内に設けている場合を例示するが、これらを駆動回路内に内蔵してもよい。また、電流源１、半導体レーザ２１をセットしているハンドラ１０３、電流駆動ライン２３ａと２３ｂ、電流駆動ライン１５ａ、基準電圧の供給ライン１５ｂ、電圧クランプ部２２、可変抵抗部４および検出部５Ｃの各構成と、それらの接続関係は、第１実施形態の図１とほぼ同じである。ただし、後述するように、検出部５Ｃは検出部５と若干構成が異なる。

図１１において、半導体レーザ（またはＩＣ）用のテスタ１２０内に、電流源１のほかに、定電圧源１２と電圧計１０が設けられている。テスタ１２０は、内蔵されている不図示のマイクロコンピュータ等により半導体レーザの検査手順を制御する。
定電圧源１２は、任意のタイミングでパルスを与えることが可能な電圧源回路から構成され、その電圧値は任意に設定できる。

駆動回路１０１は、大別すると、保護回路を構成する各部として、放電制御部８１、可変抵抗部４、電圧クランプ部２２、クランプ電圧およびその変動を検出する検出部５Ｃ、モニタ部８２、および、復帰電流の検出手段８３を有する。

放電制御部８１は、電流駆動ライン１５ａと基準電圧の供給ライン１５ｂとの間に接続されている。また、放電制御部８１は、テスタ１２０内の定電圧源１２に接続されている。
定電圧源１２は、不図示のマイクロコンピュータから供給されたパルスに応じて一定電圧を出力する。放電制御部８１は、当該一定電圧が入力されると、それに応じて電流駆動ライン１５ａと基準電圧の供給ライン１５ｂとの間をショートして、半導体レーザ２１に流れる駆動電流のバイパスを形成し、電流駆動ライン１５ａの電荷を放電する手段である。

なお、放電制御部８１は後述するように、半導体リレーにより構成できる。ただし、放電制御部８１の構成によっては、その動作を制御する手段を定電圧源にする必要は必ずしもない。つまり、定電圧源１２は、たとえば定電流源またはパルス発生回路に置き換え可能である。また、放電制御を行う手段の機能をマイクロコンピュータに持たせることもできる。

検出部５Ｃの出力は可変抵抗部４の制御入力に接続されている。検出部５Ｃの出力は、モニタライン８２Ａを介してモニタ部８２に接続されている。

モニタ部８２は、復帰電流の検出手段８３と連携して、可変抵抗部４内の電流制限抵抗Ｒ５（不図示）に復帰電流が流れたことによる電圧変化を、上述した第１〜第４実施形態の場合より大きな電圧差に変換する回路である。

図１２は、図１１を具体化した一回路例を示す。

可変抵抗部４は、他の実施形態と同様、電流スイッチとしてのＰチャネル・エンハンスメント型ＭＯＳＦＥＴ（電流スイッチトランジスタ）Ｐ３と、電流制限抵抗Ｒ５とを有する。
ただし、本例の場合、電流制限抵抗Ｒ５と直列に、復帰電流が流れると発光する発光デバイスＥ２が接続されている。発光デバイスＥ２は、電流スイッチトランジスタＰ３のソースと電流制限抵抗Ｒ５との間に接続されている。
電流スイッチトランジスタＰ３のゲートＧは、検出部５Ｃの出力（ノードＮＤａ）に接続されている。このため、可変抵抗部４全体の抵抗が、ノードＮＤａの電圧に基づいて制御され、電流スイッチトランジスタＰ３のゲートＧとソースＳ間の電位差（ゲート・ソース間電圧Ｖgs）に応じて変化する。ゲート・ソース間電圧Ｖgsは、電流スイッチトランジスタＰ３のゲートを基準としたソースの電圧を表す。

他の実施形態と同様、電圧クランプ部２２はツェナーダイオードＤ１からなる。

検出部５Ｃは、２つのＰＮＰ（バイポーラ）トランジスタＰ１およびＰ２、ツェナーダイオードＤ２を有する。
２つのＰＮＰトランジスタＰ１およびＰ２は、電圧クランプ動作時においてツェナーダイオードＤ１に流れるクランプ電流を取り出すカレントミラー回路を構成する。ＰＮＰトランジスタＰ１,Ｐ２のツェナーダイオードＤ１,Ｄ２、電流駆動ライン１５ａおよび基準電圧の供給ライン１５ｂに対する接続関係は、第１実施形態（図２）と同じである。

図１２が図２と異なる点は、図２の抵抗Ｒ２が図１２では省略されていることである。ＰＮＰトランジスタＰ２とツェナーダイオードＤ２との接続点から、検出部５Ｃの出力が得られる（ノードＮＤａ）。なお、ツェナーダイオードＤ２としてツェナーダイオードＤ１と同じツェナー電圧値のものを選択するとよい。

ツェナーダイオードＤ１および検出部５Ｃにより規定されるクランプ電圧値Ｖclpは、回路図よりツェナーダイオードＤ１のツェナー電圧値Ｖｚと、カレントミラー回路を構成するＰＮＰトランジスタＰ１の順方向電圧値Ｖｆとを加算した値をとる。クランプ電圧値Ｖclpを、半導体レーザ２１の動作に影響を出ないようにするため、半導体レーザ２１の動作電圧より高い電圧に設定する。半導体レーザ２１の動作電圧を約４.５[Ｖ]とした場合、たとえば、ツェナーダイオードＤ１,Ｄ２のツェナー電圧値Ｖｚを約６.８[Ｖ]、ＰＮＰトランジスタＰ１,Ｐ２の順方向電圧値Ｖｆを約０.７[Ｖ]とする。この時クランプ電圧値Ｖclpは約７.５[Ｖ]となる。
前述したと同様、このようなクランプ電圧が生じるときに「電圧クランプ部が動作している」と言う。

ノードＮＤａに、検出部５Ｃの出力をモニタするためのモニタライン８２Ａが接続されている。モニタライン８２Ａに、モニタ部８２が接続されている。モニタ部８２は、モニタライン８２Ａに対し直列に接続されている２つの分割抵抗Ｒ２,Ｒ３を有する。
分割抵抗Ｒ３と接地電位との間に、光スイッチＳ２が接続されている。分割抵抗Ｒ２,Ｒ３の接続中点（ノードＮＤｍ）が、テスタ１２０内の電圧計１０に接続されている。

この光スイッチＳ２と、前述した発光デバイスＥ２とは、復帰電流の検出手段８３（図１１）の一例として、半導体リレーＳＲ２を構成している。つまり、発光デバイスＥ２が発光すると、光スイッチＳ２がスイッチング動作するようになっている。光スイッチＳ２を接地電位接続に用いる本例の場合、光スイッチＳ２をノーマリーオンのものを用いる。

電圧クランプ部（ツェナーダイオードＤ１）が動作状態にあるとき、ツェナーダイオードＤ１,Ｄ２のツェナー電圧値Ｖｚを約６.８[Ｖ]とする。また、分割抵抗Ｒ２,Ｒ３の抵抗値が等しいとする。
この条件下で電圧計１０がモニタする電圧は、光スイッチＳ２がオフのときは約６.８[Ｖ]のハイレベルをとり、光スイッチＳ２がオンすると、その半分の約３.４[Ｖ]のローレベルに変化する。その電圧変化の振幅は３[Ｖ]以上と大きい。したがって、電圧計１０を用いてノードＮＤａの電圧に比例した電圧を抵抗分割点（ノードＮＤｍ）から測定することによって、電圧クランプ部の動作状態をモニタすることができる。

ところで、本例では電流制限抵抗Ｒ５の値は、可変抵抗部４の電流スイッチトランジスタＰ３がオフの時、クランプ電圧Ｖclpから半導体レーザ２１の動作電圧Ｖopを引いた電圧値を、電流制限抵抗Ｒ５の抵抗値で割った電流値が、半導体レーザ２１の閾値電流値より小さい値に設定される。
その電流スイッチトランジスタＰ３のオン、オフ動作は、ゲート・ソース間電圧Ｖgsによって制御される。電流スイッチトランジスタＰ３のソースとドレイン間の抵抗は、オン状態では、ゲートとソース間の電位差にもよるが約１[Ω]程度の値（オン抵抗値）をとり、オフ状態ではほぼ無限大となる。電流スイッチトランジスタＰ３がオン状態のときは、抵抗値の違いから、電流制限抵抗Ｒ５と発光デバイスＥ２には殆ど電流が流れない。一方、電流スイッチトランジスタＰ３がオフした状態で、そのソースとドレイン間に電位差が発生すると、電流制限抵抗Ｒ５と発光デバイスＥ２に電流が流れるが、その直列抵抗値は上記オン抵抗値に比べて格段に大きいことから、とくに抵抗値が大きい電流制限抵抗Ｒ５が電流制限手段として働く。

また、電流制限抵抗Ｒ５の抵抗値は、発光デバイスＥ２に流れる電流値を所定の範囲にする観点からも、その値が決められている。
より詳細に、電流制限抵抗Ｒ５の抵抗値は、電流スイッチトランジスタＰ３がオフと仮定し、クランプ電圧Ｖclpから半導体レーザ２１の動作電圧Ｖopを引いた電圧間において、発光デバイスＥ２に流れる電流が所定の値になるような抵抗値に設定する。所定の値は、半導体リレーＳＲ２がオンする程度の電流値、たとえば約１〜５[mA]である。
また、モニタ部８２の分割抵抗Ｒ２,Ｒ３の値は、半導体リレーＳＲ２がオフ（光スイッチＳ２がオン）した状態で、分割抵抗Ｒ２,Ｒ３に流れる電流値がツェナーダイオードＤ２に流れているクランプ電流値より十分小さくなるようにする。言い換えると、分割抵抗Ｒ２,Ｒ３に電流が流れる場合と流れない場合で、ノードＮＤａに現出するクランプ電圧が殆ど変化しないか、変化しても電流スイッチトランジスタＰ３の制御に影響を与えないように、分割抵抗Ｒ２,Ｒ３の値を決める。分割抵抗Ｒ２,Ｒ３の値をここでは、それぞれ約１０[ｋΩ]とする。

ＩＣテスタ内の電圧計１０は、モニタ部８２のノードＮＤｍの電圧レベルをモニタする。そのモニタ電圧レベルは、分割抵抗Ｒ２,Ｒ３の値が同じ場合、半導体リレーＳＲ２がオフ（光スイッチＳ２がオン）のときにノードＮＤａの電圧の半分となる。また、半導体リレーＳＲ２がオン（光スイッチＳ２がオフ）のときにノードＮＤａの電圧が、電圧計１０に出力される。

放電制御部８１は、電流駆動ライン１５ａと基準電圧の供給ライン１５ｂとの間に接続されている光スイッチＳ１と、定電圧源１２と接地電位との間に縦続接続されている抵抗Ｒ４および発光デバイスＥ１とを備える。このうち光スイッチＳ１と発光デバイスＥ２は、半導体リレーＳＲ１を構成している。
光スイッチＳ１は、光スイッチＳ２と同様、ノーマルオンのスイッチであり、発光デバイスＥ１が発光すると、光スイッチＳ１がオフからオンに動作するようになっている。発光デバイスＥ１の発光は、テスタ１２０内の電圧源１２により制御され、定電圧源１２にパルスが入力されるときに定電圧源１２から電圧が供給されて発光デバイスＥ１が発光する。
なお、半導体リレーは電流印加の制御のため、定電圧源１２と発光デバイスＥ２のアノードを接続する制御ラインに、適切な値の抵抗Ｒ４を入れ、発光デバイスＥ２の電流を制御できるようにするほうが好ましい。これによって、たとえば定電圧源１２から５[Ｖ]の電圧が出力されるときに発光デバイスＥ２が発光して光スイッチＳ１がオープンとなり、定電圧源１２からの電圧レベルが０[Ｖ]となると発光デバイスＥ１が非発光となって光スイッチＳ１が閉じる。

本実施形態で半導体リレーＳＲ１は、ノーマルオンとすることによって以下の役割を果たす。
第１の役割は、駆動電流を半導体レーザ２１に流さない（駆動電流オフ）時において、電流駆動ライン１５ａと基準電圧の供給ライン１５ｂとをショートし、これによってノイズなど予期せぬ電流駆動ラインの電位変動、あるいは静電気などから半導体レーザ２１を保護することである。

第２の役割は、半導体レーザ２１に駆動電流を流す（駆動電流オン）と、駆動電流オフとを制御する電流スイッチトランジスタＰ３が復帰する動作、すなわち非導通から導通に復帰する動作を補助することである。以下、この第２の役割を詳細に説明する。

検査の開始に先立って、ノーマリーオフの半導体リレーＳＲ１がオンして、駆動電流が半導体レーザ２１に供給可能な駆動電流オン可能な状態が整えられる。
測定が開始され、その途中で何らかの原因でコンタクトプローブ２２ａ,２２ｂがコンタクト不良を起こして駆動電流オフとなった場合、所定の駆動電流を電流源１から流し続けると電流駆動ライン１５ａに電荷が溜まる。その電位上昇によって電圧クランプ部（ツェナーダイオードＤ１）がクランプ状態になり、そのことが検出部５Ｃにより検出されノードＮＤａの電圧が０[Ｖ]から所定の正電圧に上昇すると、電流スイッチトランジスタＰ３の動作状態が導通可能な状態から非導通状態に変化する。
つぎに、何らかの原因でコンタクト不良が解消されて接点が復帰すると、電流駆動ライン１５ａの電荷が電流制限抵抗Ｒ５により少しずつ放電される（復帰電流が流れる）。このとき電流源１の電流駆動能力が優るため、電流駆動ライン１５ａの電位はクランプ電圧を維持し続ける。したがって、その状態で電流スイッチトランジスタＰ３をオンすることができず、半導体レーザ２１を保護するためには電流源１の電流供給を止めて、電流制限抵抗Ｒ５による放電で電流駆動ライン１５ａの電位が半導体レーザ２１の定格動作電流以下になるまで待つしかない。しかし、それでは駆動電流オフからオンに遷移させる時間が長くなり、検査時間の短縮が図れない。

一方、電流制限抵抗Ｒ５に復帰電流が流れたことに応じて半導体リレーＳＲ２がオンし、その光スイッチＳ２がオフ（オープン）となると、ノードＮＤｍの電位がローレベルからハイレベルに推移する。このためテスタ１２０内のマイクロコンピュータは、電圧計１０の測定結果から復帰電流が流れた、すなわちコンタクト不良の接点が復帰したことを知ることができる。
そこで、マイクロコンピュータの制御により、接点復帰後速やかに、定電圧源１２に与えていたパルス供給を止め、半導体リレーＳＲ１をオフ（光スイッチＳ１をオン）させる。これにより電流駆動ライン１５ａが基準電圧の供給ライン１５ｂに接続され、急速に溜まっていた電荷が放電される。したがって、予期せぬコンタクト不良に対処し、半導体レーザ２１を過電流から保護しながら、比較的短い時間で検査の再開が可能となる。また、電流源１を立ち下げたり、立ち上げたりする必要がないので、この点でも検査のスループットが低下しない。

以下、駆動回路１０１の動作を、具体的な電圧値の例を挙げ、さらに詳細にステップごとに説明する。

＜ステップ１＞
検査開始前の待機状態では、定電圧源１２の出力は０[Ｖ]であり、半導体リレーＳＲ１内の光スイッチＳ１はノーマリーオンであることから、電流駆動ライン１５ａを基準電位（電流駆動ライン１５ａ）に接続するバイパスが形成されている。
検査開始後、最初に、電流源１より所定の駆動電流Ｉop（ここでは約５０[mA]とする）を電流駆動ライン１５ａに流す。その駆動電流はバイパスラインを形成しているオン状態の光スイッチＳ１を通って基準電圧の供給ライン１５ｂに流れる。
つぎに、テスタ１２０の電圧源１２の出力を、たとえば０[Ｖ]から５[Ｖ]程度のアクティブレベルに遷移させ、これにより半導体リレーＳＲ１をオンする。これにより、半導体リレーＳＲ１内の光スイッチＳ１がオフし、電流源１からの駆動電流Ｉopが、導通状態の電流スイッチトランジスタＰ３を通って半導体レーザ２１に流れるようになる。

この時クランプ電圧値Ｖclpは、半導体レーザ２１の動作電圧（ここでは約４.５[Ｖ]とする）より十分高く、電圧クランプ部は動作していない（電圧クランプ状態にない）。たとえばツェナーダイオードＤ１の降伏電圧を６.８[Ｖ]、トランジスタＰ１の順方向電圧を０.７[Ｖ]とすると、クランプ電圧Ｖclpは約７.５（＝６.８+０.７）[Ｖ]）であるため、半導体レーザ２１の動作電圧が４.５[Ｖ]の場合、電圧クランプ部は動作しない。このため、ツェナーダイオードＤ１のクランプ電流はほぼ０[mA]となり、検出部５ＣのノードＮＤａに発生する電圧は、ノーマリーオンの光スイッチＳ２を介して接地電位に近い、ほぼ０[Ｖ]で固定されている。したがって可変抵抗部４の電流スイッチトランジスタＰ３のゲート・ソース間電圧Ｖgs（＝４.５[Ｖ]）は、その閾値電圧Ｖth（ここでは約１[Ｖ]とする）より絶対値で十分高く、電流スイッチトランジスタＰ３はオン状態となっている。その時、電流スイッチトランジスタＰ３のオン抵抗Ｒonは十分小さいので（ここでは約１[Ω]以下とする）、駆動回路動作への影響はなんら発生していない。また、ソースとドレイン間に発生する電圧Ｖ(SD)は、約５０[mV]（＝１[Ω]×５０[mA]）と非常に小さいことから、半導体リレーＳＲ２の発光デバイスＥ２には電流が流れず、オフ状態となっている。
この時、電圧計１０でノードＮＤｍの電圧をモニタすると、その電圧値はほぼ０[Ｖ]となる。

＜ステップ２＞
ここで、何らかの原因で偶発的にコンタクト不良が発生し、コンタクトプローブ２２ａ及び／又は２２ｂが半導体レーザ２１の端子から離れて、半導体レーザ２１への通電が遮断されたとする。
この時、電流源１は電流を供給し続けようとすることから、電流駆動ライン１５ａの電位が短時間に上昇する。
電流駆動ライン１５ａと１５ｂ間の電位がクランプ電圧Ｖclpに達すると、電圧クランプ部２２（ツェナーダイオードＤ１）がオン状態となる。ここでツェナーダイオードＤ１にクランプ電流が流れ、そのミラー電流として、ほぼ同量の電流が検出部５Ｃに流れる。したがって、電圧クランプ部２２と検出部５Ｃに流れる各電流（クランプ電流とミラー電流）は、電流源１からの駆動電流Ｉopの約半分（Ｉop／２＝２５[mA]）の値をとる。

これにより、モニタ部８２のノードＮＤａには、ツェナーダイオードＤ２のクランプ電圧（トランジスタＰ１の順方向電圧を０.７[Ｖ]とすると、たとえば約６.８[Ｖ]）が発生する。その電圧は、可変抵抗部４の電流スイッチトランジスタＰ３のゲートに瞬時に達し、そのゲート・ソース間電圧Ｖgsは閾値電圧Ｖth（約１[Ｖ]）より絶対値で小さくなるので（Ｖgs＝７．５−６．８＝０.７[Ｖ]）、電流スイッチトランジスタＰ３はオフし、そのオン抵抗Ｒonは、ほぼ無限大となる。この時、半導体レーザ２１には電流が流れていないので、半導体リレーＳＲ２の発光デバイスＥ２に電流が流れず、モニタ部８２内の光スイッチＳ２は依然としてオフ状態のままとなっている。

上記状態において、電圧計１０でノードＮＤｍの電圧をモニタすると、その電圧値はツェナーダイオードＤ２のクランプ電圧約６.８[Ｖ]を抵抗分割によって半分にした値、すなわち約３.４[Ｖ]となる。よってテスタ１２０内のマイクロコンピュータは、コンタクトプローブ２２ａ,２２ｂと半導体レーザ２１の端子との間が何らかの原因で、非導通になったことが確認できる。

＜ステップ３＞
つぎに、コンタクトプローブ２２ａおよび２２ｂと半導体レーザ２１の端子との間が再び導通になったとする。
この時、電流スイッチトランジスタＰ３はオフの状態のままで、半導体レーザ２１には電流制限抵抗Ｒ５と半導体リレーＳＲ２の発光デバイスＥ２とを介して、駆動電流値Ｉopより十分小さい復帰電流（約１〜５[mA]）が流れる。これは、電流制限抵抗Ｒ５が、電流スイッチトランジスタＰ３のオン抵抗（約１[Ω]）より十分大きな抵抗値を有するためである。
ここで、半導体リレーＳＲ２はオン状態になり、光スイッチＳ２がオフすることから、分割抵抗Ｒ３は接地電位に対しオープンとなる。このため、ノードＮＤｍの電位をローレベルに固定していたことが解除される。具体的には、ノードＮＤｍの電圧は、約３.４[Ｖ]からツェナーダイオードＤ２のツェナー電圧６.８[Ｖ]近くに変化する。よって、その電圧レベルの上昇をモニタすることで、半導体レーザ２１の電流駆動ラインが復帰したことが確認できる。

上記コンタクトプローブ２２ａおよび２２ｂと半導体レーザ２１の端子との間が再び導通した瞬間、半導体レーザ２１には僅かな（約１〜５[mA]）の復帰電流しか流れないことから、過電流（突入電流）が発生しない。またレーザ発光の状態になっていない（自然発光の状態となっている）ので、光出力がほとんど発生せず、熱的に破壊もされない。このとき、電圧クランプ部は動作したままの状態となっているので、可変抵抗部４の電流スイッチトランジスタＰ３はオフで、そのオン抵抗はほぼ無限大のままである。

＜ステップ４＞
電流駆動ライン１５ａの電位を、ステップ１の初期状態に復帰させる。
具体的には、テスタ１２０内の電圧源１２の出力を、０[Ｖ]に戻して半導体リレーＳＲ１をいったんオフする。このとき半導体リレーＳＲ１内の光スイッチＳ１がノーマリーオンの状態に戻るため、ツェナーダイオードＤ１,Ｄ２に流れていた駆動電流Ｉopは、今度はバイパスラインに流れ、かつ電流駆動ライン１５ａと１５ｂとの間の電圧は約ゼロにまで急激に低下する。
その後、半導体リレーＳＲ２をオンする。今度はその駆動電流は半導体レーザ２１に流れ、通常動作（レーザ発光）状態になる。

このステップ４の動作は、測定後に初期状態を復帰させる場合にも行うことができる。ここでは、検査中にコンタクト異常を検出し、その後、異常が収まった後に検査を再開したいときに、半導体レーザ２１を保護するためにステップ４への強制移行を行っている。
具体的にテスタ１２０は、電圧計１０による電圧モニタ結果において、そのモニタ電圧（測定電圧）が０[Ｖ]から３.４[Ｖ]等の中間的な電圧に変化し、さらに６.８[Ｖ]のハイレベルの電圧に変化した場合は、コンタクトプローブ２２ａ,２２ｂが非接触（コンタクト不良）になって、再接触したと判断できる。このため、このとき測定中であっても、直ぐに定電圧源１２の出力を制御して上記ステップ４に移行させる。

本実施形態では、以下の利点がある。
予期せぬ駆動電流オフが発生し、駆動電流をオンさせたい場合に過電流（突入電流）を回避し、半導体レーザ２１を保護することができる。
また、半導体レーザ２１への駆動電流のオフからオンに復帰させる制御を、駆動電流バイパス用のスイッチ（光スイッチＳ１）で行う。このため、電流源１をいちいち立ち下げたり、立ち上げたりする必要がなく、検査再開可能な状態への移行が極めて短くできることから、コンタクト不良による検査のスループット低下を最小限にすることができる。また、駆動回路１０１には専用の電源が不要でローコスト化が可能である。
さらに、電流駆動ラインが非導通になったことが検出でき、また外部より、もとの電流駆動状態に設定できるので、この非導通の発生の度合い（回数）を利用し検査装置の保守メンテナンスのパラメータ（たとえばコンタクトプローブの交換時期など）とすることもできる。

なお、半導体リレーＳＲ１,ＳＲ２は、ノーマルオープンを使用してもよい。その場合モニタ電圧が変わるので、それに合わせ回路構成や電圧条件を変更する必要がある。
半導体リレーＳＲ１,ＳＲ２としては、図示のようにダイオードを発光デバイスとし、ＭＯＳトランジスタを光スイッチとするフォトモス・リレーが採用できる。そのほか、半導体リレーに代えて電磁リレーの採用も可能である。
電圧クランプ回路は、ツェナーダイオードＤ１の代わりに、複数のダイオードをシリーズ接続した回路を採用できる。

上記動作説明で明らかなように、半導体リレーＳＲ１はリセットの機能と電荷放電機能とを合わせ持つものであるため、他の実施形態において、リセット部６に代えて、あるいは、追加して設けることができる。

なお、半導体レーザ２１の保護は、電流制限抵抗Ｒ５がなくても図ることができる。
図１３に、その場合の駆動回路を示す。
図１２からの変更内容は、電流スイッチトランジスタＰ３の両端の電流制限抵抗Ｒ５と半導体リレーＳＲ２およびモニタ部８２が削除された点である。この場合に電圧計１０は、ノードＮＤａに直接、接続されている。
上記構成では、コンタクトが非導通から導通状態になったことは確認できない。しかし、コンタクトが導通から非導通になったことは電圧計１０により、ノードＮＤａの電位が０[Ｖ]から、たとえば６[Ｖ]程度のハイレベルに推移したことで確認できる。その場合、出来るだけ速やかに半導体リレーＳＲ１をオフさせて電流駆動ライン１５ａの放電を行う。
このような構成および動作でも、コンタクト不良が頻繁に発生しない場合に実用上問題なく、回路構成が非常にシンプルとなるので、検査装置のよりいっそうのローコスト化となる。なお動作は、第７実施形態のステップ３がなく、ステップ１、ステップ２およびステップ４は同じなので、説明を省略する。

［第８実施形態］
図１４は、第８実施形態における駆動回路図である。
第７実施形態からの変更内容は、半導体レーザ２１がアノードコモンで、そのカソードＫから駆動電流をシンクして使用する点である。したがって回路は第７実施形態の図１２と比較して、電源電圧Ｖccと電源電圧Ｖeeに対し、回路要素の接続関係が対称となる。
回路図上での変更内容は、検出部５Ｃ内のカレントミラー回路がＮＰＮトランジスタＰ１１,Ｐ１２を有し、可変抵抗部４内の電流スイッチが、Ｎチャネル・エンハンスメント型ＭＯＳＦＥＴＰ３３となっている点である。
なお基本動作は、第７実施形態と同一であるため、省略する。

第１実施形態の駆動回路のブロック図である。 図１を具体化した回路図である。 第２実施形態の駆動回路図である。 第３実施形態の駆動回路図である。 第４実施形態の駆動回路図である。 第５実施形態における駆動回路のブロック図である。 図１を具体化した回路図である。 図７の第１変形例の駆動回路図である。 図７の第２変形例の駆動回路図である。 第６実施形態における駆動回路図である。 第７実施形態における駆動回路のブロック図である。 図１を具体化した回路図である。 図１２の変形例を示す駆動回路図である。 第８実施形態における駆動回路図である。 半導体レーザの検査時における駆動回路例を示す図である。 図１５を簡略化した等価回路図である。 図１５の他の等価回路図である。 出力電圧と電流との時間変化を示すグラフである。 サージ除去回路を付加した駆動回路の等価回路図である。 特許文献１に記載されている駆動回路を示す図である。

符号の説明

１…電流源、４…可変抵抗部、５Ｃ…検出部、１０…電圧計、１２…定電圧源、１５ａ, ２３ａ,２３ｂ…電流駆動ライン、１５ｂ,１５ｃ…基準電圧の供給ライン、２１…半導体レーザ（ＤＵＴ）、２２…電圧クランプ部、２２ａ,２２ｂ…コンタクトプローブ、８１…放電制御部、８２…モニタ部、８２Ａ…モニタライン、８３…復帰電流の検出手段、１０１…駆動回路、１０３…ハンドラ、Ｄ１,Ｄ２…ツェナーダイオード、Ｐ３,Ｐ３３…電流スイッチトランジスタ、Ｒ５…電流制限抵抗、ＮＤａ,ＮＤｍ…ノード

Claims (9)

1. デバイスに所定の駆動電流を流す駆動回路であって、
   前記デバイスに駆動電流を供給する電流源と、
   前記電流源と前記デバイスとの間に接続されている電流スイッチと、
   前記電流スイッチと前記電流源との接続ラインの電圧を所定値でクランプする電圧クランプ部と、
   前記電圧クランプ部の動作状態をモニタし、モニタ結果に応じて前記電流スイッチのオフを制御するスイッチ制御回路と、
   前記デバイスの電流経路が遮断され、前記スイッチ制御回路が前記電圧クランプ部のクランプ状態を検出し、前記電流スイッチがオフされた後に前記遮断が解除されたときに、復帰電流を流す電流制限手段と、
   を有し、
   前記電流スイッチと前記電流制限手段が並列に接続されて可変抵抗回路が形成されている
   駆動回路。
2. 前記デバイスの電流経路が遮断された後に、当該遮断が解除されて前記電流制限手段に復帰電流が流れることを検出する検出手段を、
   さらに有する請求項１に記載の駆動回路。
3. 前記検出手段は、
   前記電流制限手段に直列接続され、一定値以上の電流が流れると発光する発光デバイスと、
   前記発光デバイスの光を受光して動作する光スイッチと、
   を備える請求項２に記載の駆動回路。
4. 前記スイッチ制御回路は、前記電圧クランプ部の動作状態を示すモニタ電圧を出力し、
   前記モニタ電圧を所定電圧レベルに変換する抵抗をさらに有し、
   当該抵抗と所定の固定電圧の供給線との間に、前記光スイッチが接続されている
   請求項３に記載の駆動回路。
5. 前記検出手段が前記復帰電流を検出したときに、前記接続ラインの電荷を放電する放電制御部を、
   さらに有する請求項１に記載の駆動回路。
6. 前記放電制御部は、非動作状態で前記接続ラインの放電経路を形成するノーマリーオンのスイッチを含む
   請求項５に記載の駆動回路。
7. 前記デバイスの電流経路が遮断された後に、当該遮断が解除されて前記電流制限手段に復帰電流が流れることを検出する検出手段をさらに有し、
   前記検出手段は、
   前記電流制限手段に直列接続され、一定値以上の電流が流れると発光する発光デバイスと、
   前記発光デバイスの光を受光して動作する光スイッチと、
   を備える
   請求項５に記載の駆動回路。
8. 前記スイッチ制御回路は、前記電圧クランプ部の動作状態を示すモニタ電圧を出力し、
   前記光スイッチを、前記放電制御部を動作させるために行う前記モニタ電圧の出力制御に用いる
   請求項６に記載の駆動回路。
9. 前記放電制御部は、
   制御信号の入力に応じて発光する発光デバイスと、
   前記接続ラインと電荷を放電する基準電圧ラインとの間に接続され、前記発光デバイスからの光を受光して動作する光スイッチと、
   を備える請求項１に記載の駆動回路。

Images