JP4725054B2 - Display device - Google Patents
Display device Download PDFInfo
- Publication number
- JP4725054B2 JP4725054B2 JP2004243305A JP2004243305A JP4725054B2 JP 4725054 B2 JP4725054 B2 JP 4725054B2 JP 2004243305 A JP2004243305 A JP 2004243305A JP 2004243305 A JP2004243305 A JP 2004243305A JP 4725054 B2 JP4725054 B2 JP 4725054B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- display device
- auxiliary wiring
- organic
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010410 layer Substances 0.000 claims description 26
- 239000011229 interlayer Substances 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 14
- 239000011159 matrix material Substances 0.000 description 17
- 238000010586 diagram Methods 0.000 description 13
- 239000010408 film Substances 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 239000012044 organic layer Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 241000750042 Vini Species 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本発明は、有機EL素子を発光素子として用いた表示装置に関し、特には有機EL素子が配列形成された基板と反対側から発光光を取り出すトップエミッション方式の表示装置に関する。 The present invention relates to a display device using an organic EL element as a light emitting element, and more particularly to a top emission type display device that extracts emitted light from a side opposite to a substrate on which organic EL elements are arranged.
有機材料のエレクトロルミネッセンス(Electroluminescence :以下ELと記す)を利用した有機EL素子は、下部電極と上部電極との間に、有機正孔輸送層や有機発光層を積層させてなる有機層を設けてなり、有機EL素子を流れる電流値をコントロールすることで発色の諧調を得ている。このような有機EL素子を用いた表示装置のうち、アクティブマトリックス型の表示装置においては、画素毎に薄膜トランジスタや容量素子を備えた画素回路が設けられ、この画素回路によって有機EL素子の駆動が行われている。 An organic EL element using electroluminescence (hereinafter referred to as EL) of an organic material has an organic layer formed by laminating an organic hole transport layer and an organic light emitting layer between a lower electrode and an upper electrode. Thus, color tone is obtained by controlling the current value flowing through the organic EL element. Among display devices using such organic EL elements, in an active matrix display device, a pixel circuit including a thin film transistor and a capacitor element is provided for each pixel, and the organic EL element is driven by the pixel circuit. It has been broken.
図9は、上述した構成を適用した表示装置の概略を示すブロック図である。この表示装置は、有機EL素子を含む画素(画素回路)21がマトリクス状にm列n行配列されてなる画素アレイ部22を有している。ここでは、図面の簡略化のために、画素アレイ部22が3列2行の画素配列の場合を例に挙げて示している。
FIG. 9 is a block diagram illustrating an outline of a display device to which the above-described configuration is applied. This display device has a
この画素アレイ部22において、画素21の各々に対して各行毎に走査線23が配線され、各列毎にデータ線25が配線されている。この画素アレイ部22の周囲には、走査線23を駆動する書き込み走査回路26と、輝度情報に応じたデータ信号をデータ線25に供給するデータ線駆動回路28とが配置されている。また、画素21の各々に対して、各行毎に電源線29が配線されている。
In the
図10は、以上のようなアクティブマトリックス型の表示装置100の層構成を示す断面図であり、図9と同一の構成要素には同一の符号を付している。この図に示すように、アクティブマトリックス型の表示装置100は、基板2上の各画素21に対応する位置に、画素回路を構成する薄膜トランジスタTrやここでの図示を省略した容量素子や抵抗素子等が設けられている。これらの素子(図面においては薄膜トランジスタTr)を覆う絶縁膜3上には、トランジスタTrに接続された各配線、ソース電極配線4s、ドレイン電極線4d、さらにはこれらに接続された信号線25や電源線29等が、同一層として設けられている。また、トランジスタTrを構成する導電層、および信号線25や電源線29を構成する導電層により、画素回路を構成する他の配線(図示省略)が形成されている。
FIG. 10 is a cross-sectional view showing the layer structure of the active
そして、上述した信号線25、および電源線29の層を覆う状態で、さらに上層の層間絶縁膜5が設けられ、この層間絶縁膜5上に有機EL素子ELが設けられている。
Further, an upper interlayer insulating film 5 is provided in a state of covering the
各有機EL素子ELは、層間絶縁膜5に設けた接続孔5aを介してトランジスタTrに接続された下部電極6を備えている。この下部電極6は、例えばアノード電極(またはカソード電極)として用いられるものであり、画素毎にパターニングされている。また各下部電極6は、その周囲が絶縁膜パターン7で覆われて中央部のみが広く露出した状態となっている。尚、下部電極6が絶縁膜パターン7から露出している部分が発光部となり、例えばここでの画素21に対応する部分となる。
Each organic EL element EL includes a
また、各下部電極6の露出部上には、それぞれパターニングされた状態で、少なくとも発光層を備えた有機層8が積層されている。この有機層8に設けられる発光層は、当該発光層に注入された正孔と電子との再結合によって発光を生じる有機材料からなることとする。そして、このようにパターニングされた各有機層8と絶縁膜パターン7の上方に、下部電極6との間に絶縁性が保たれた状態で上部電極9が配置形成されている。この上部電極9は、カソード電極(またはアノード電極)として用いられるものであり、各有機EL素子ELに共通の電極として形成されている。
An
以上のような層構成を有するアクティブマトリックス型の表示装置100は基板2と反対側から光を取り出す、いわゆるトップエミッション方式として構成することが、有機EL素子ELの開口率を確保する上で有効になる。また、このようなトップエミッション方式であれば、有機EL素子ELの開口率が、画素回路を構成する薄膜トランジスタTrのレイアウトには依存しない。このため、さらに複数の素子Trを用いた画素回路を各画素21に対応させてレイアウトすることも可能となる。
The active
このようなトップエミッション方式の表示装置の場合、発光光が取り出される側の上部電極9には光透過率の高い導電性材料が用いられることになるが、このような材料は抵抗値が高い。これに対して、基板2側の下部電極6は反射率が高い金属等を用いて構成されている。このため、下記特許文献1に示されるように、下部電極6と同一層に補助配線6aを設け、この補助配線6aに上部電極9を接続させることにより、上部電極9の低抵抗化を図っている。
In the case of such a top emission type display device, a conductive material having a high light transmittance is used for the upper electrode 9 on the side from which emitted light is extracted. Such a material has a high resistance value. On the other hand, the
図11のレイアウト図に示すように、このような補助配線6aは、画素(21)に対応してマトリックス状に配置された下部電極6に対して絶縁性を保った状態で、下部電極6間に格子状に設けられている。
As shown in the layout diagram of FIG. 11, such an
ところで、アクティブマトリックス型の表示装置においては、図11に示すように、下部電極6や補助配線6aの下層に設けられた信号線25および電源線29、さらにこの下層に設けられた走査線23が、補助配線6aと平行に配線されることになる。このため、補助配線6aに対して重なりを持った状態で当該補助配線6aに沿って、これらの走査線23、信号線25、および電源線29が配線される場合が多かった。
By the way, in the active matrix display device, as shown in FIG. 11, the
ところが、このように層間絶縁膜を挟んだその上下に平行に配線が設けられている場合、製造工程中における下層の配線へのダストの付着により、これらの上下の配線間がショートし易かった。 However, when wirings are provided in parallel above and below the interlayer insulating film as described above, the upper and lower wirings are easily short-circuited due to adhesion of dust to the lower layer wiring during the manufacturing process.
特に補助配線6aは、上部電極(9)と同電位であり、例えばGND電位に接地される一方で、電源線29には数10Vが印加される場合がある。このため、補助配線6aの下部に、当該補助配線6aに沿って電源線29が配線されている場合には、これらの配線間の電位差によりさらにショートが発生し易かった。しかも電源線29は、電圧降下によるユニフォーミティの劣化を防ぐために配線を太くして低抵抗化を図っており、補助配線6aとの重なり面積が広くなることもショートが発生し易い要因となっている。そして、補助配線6aと電源線29とは、どちらもパネル全体を一本の配線にてレイアウトしているので、どこか一箇所にてショートしてしまっても、パネルが発光しなくなってしまう。これにより、歩留まりが低下してしまっている。
In particular, the
また、補助配線6aの下部に当該補助配線6aに沿って信号線25が配置されている場合であっても、信号線25には不規則な電位が印加され、補助配線6との電位差により、これらの配線間のショートが生じやすかった。
Even when the
そこで本発明は、有機EL素子を用いた補助配線を備えたアクティブマトリックス型の表示装置において、補助配線と駆動回路とのショートを防止し、歩留まりの向上を図ることを目的とする。 Accordingly, an object of the present invention is to prevent a short circuit between an auxiliary wiring and a drive circuit and improve a yield in an active matrix display device including an auxiliary wiring using an organic EL element.
本発明の表示装置(第1ないし第3の表示装置)は、基板上に設けられた駆動回路と、この駆動回路を覆う状態で基板上に設けられた層間絶縁膜と、駆動回路に接続された様態で層間絶縁膜上に配列形成された有機EL素子と、層間絶縁膜上における有機EL素子間に配置された補助配線とを有している。
特に、本発明の第1の表示装置では、駆動回路を構成する配線のうち、補助配線の電位と最も電位差を有する配線および一定しない電位が印加される配線が、当該補助配線と平行な領域において重なることなく配線されていると共に、補助配線と略同電位の配線が、補助配線と平行な領域において重ねて配線されている。
また、本発明の第2の表示装置では、駆動回路を構成する配線のうち、信号線が、補助配線と平行な領域において重なることなく配線されていると共に、補助配線と略同電位の配線が、補助配線と平行な領域において重ねて配線されている。
また、本発明の第3の表示装置では、駆動回路を構成する配線のうち、電源電位に接続される配線が、補助配線と平行な領域において重なることなく配線されていると共に、補助配線と略同電位の配線が、補助配線と平行な領域において重ねて配線されている。
A display device (first to third display devices) of the present invention is connected to a drive circuit provided on a substrate, an interlayer insulating film provided on the substrate so as to cover the drive circuit, and the drive circuit. In this manner, the organic EL elements arranged on the interlayer insulating film and auxiliary wirings arranged between the organic EL elements on the interlayer insulating film are provided.
In particular, in the first display device of the present invention, among the wirings constituting the driving circuit, a wiring having the most potential difference from the potential of the auxiliary wiring and a wiring to which a non-constant potential is applied are in a region parallel to the auxiliary wiring. Wiring is not overlapped, and wiring having substantially the same potential as the auxiliary wiring is overlapped in a region parallel to the auxiliary wiring.
Further, in the second display device of the present invention, among the wirings that constitute the driving circuit, the signal lines are not overlapped in a region parallel to the auxiliary wirings, and the wirings having substantially the same potential as the auxiliary wirings are provided. The wiring is overlapped in a region parallel to the auxiliary wiring.
In the third display device of the present invention, among the wirings constituting the driving circuit, the wiring connected to the power supply potential is wired without overlapping in a region parallel to the auxiliary wiring, and is substantially the same as the auxiliary wiring. Wirings with the same potential are overlapped in a region parallel to the auxiliary wiring.
このような構成の表示装置では、補助配線の下部には、補助配線の電位に対して電位差が大きい配線や一定しない電位が印加される信号線が、当該補助配線に沿って当該補助配線に重ねて配置されることはない。したがって、補助配線と、この下層に配置された配線との間でのショートが生じ難くなる。 In the display device having such a configuration, a wiring having a large potential difference with respect to the potential of the auxiliary wiring or a signal line to which a non-constant potential is applied overlaps the auxiliary wiring along the auxiliary wiring. Will not be placed. Therefore, it is difficult for a short circuit between the auxiliary wiring and the wiring arranged in this lower layer.
以上説明したように本発明の表示装置によれば、有機EL素子間に配置された補助配線と、その下層に配置された駆動回路を構成する配線との間でのショートを生じ難くすることができ、これにより表示装置を確実に全面で発光させることが可能になり、歩留まりの向上を図ることが可能になる。 As described above, according to the display device of the present invention, it is difficult to cause a short circuit between the auxiliary wiring arranged between the organic EL elements and the wiring constituting the driving circuit arranged below the auxiliary wiring. Thus, the display device can reliably emit light over the entire surface, and the yield can be improved.
以下、本発明の表示装置の実施の形態を、図面に基づいて詳細に説明する。 Embodiments of a display device according to the present invention will be described below in detail with reference to the drawings.
<第1実施形態>
図1は、本発明が適用されるアクティブマトリクス型有機EL表示装置の第1実施形態の回路図である。この図に示す表示装置1は、先の技術背景において図9のブロック図を用いて説明したと同様に、画素アレイ部22に複数の画素21がマトリクス状に配列されたものである。そして、この表示装置1において各画素21に設けられた画素回路は、この図1に示すように、例えばカソード電極が接地電位GNDに接続された有機EL素子ELと、ドレインが有機EL素子ELのアノード電極に接続され、ソースが正電位(Vcc)の電源線29に接続された駆動トランジスタTr1と、この駆動トランジスタTr1のゲートと正電源電位Vccとの間に接続された容量素子Csと、ソースが駆動トランジスタTr1のゲートに、ゲートが走査線23に、ドレインがデータ線25にそれぞれ接続されたnチャンネルの書込トランジスタTr2とを有する構成となっている。尚、書込トランジスタTr2は、電圧設定によりソースとドレインの接続状態が逆になる場合もある。
<First Embodiment>
FIG. 1 is a circuit diagram of a first embodiment of an active matrix organic EL display device to which the present invention is applied. In the
図2は、このような画素回路の動作を説明するタイミングチャートである。この図(タイミングチャート)に示すように、図1の画素回路では、選択された走査線23に書き込み信号WSを印加して書込トランジスタTr2のゲート電位を制御することで、データ線25に印加された信号電圧が駆動トランジスタTr1のゲートに書込まれる。この際、駆動トランジスタTr1のゲート電位は、次に走査線23が選択されるまでの1フィールド(1f)期間の間、容量素子Csによって安定的に保持される。この間、駆動トランジスタTr1のゲート−ソース間電圧に応じた電流が有機EL素子ELに流れ、この電流値に応じた輝度で有機EL素子ELが発光し続ける。
FIG. 2 is a timing chart for explaining the operation of such a pixel circuit. As shown in this figure (timing chart), in the pixel circuit of FIG. 1, the write signal WS is applied to the selected scanning
図3は、以上のようなアクティブマトリックス型の表示装置1の層構成を示す断面図であり、図1と同一の構成要素には同一の符号を付している。
FIG. 3 is a cross-sectional view showing the layer structure of the active
この図に示すアクティブマトリックス型の表示装置1の基本的な層構成は、先の技術背景において図10の断面図を用いて説明したと同様であり、ここでの詳細な説明は省略する。ただしここでは、図1を用いて説明したように、電源線29は、正電位(Vcc)に接続されたものとなる。また、有機EL素子ELの下部電極6がアノード電極として用いられており、上部電極9がカソード電極として用いられている。このため、下部電極6と同一層で構成された補助配線6aも、カソード電極と同様に接地電位GNDに接続されることになる。そして、電源線29は、駆動回路を構成する配線のうち、接地電位GNDに接続された補助配線6aの電位と最も電位差を有する配線となっている。
The basic layer configuration of the active matrix
そして、この図3に示す第1実施形態の表示装置1が、図10に示した表示装置(100)との異なるところは、信号線25および電源線29が、補助配線6aの下部には配置されていないところにある。すなわち、信号線25および電源線29は、下部電極6の下部または下部電極6と補助配線6aとの間の下部に配置されているのである。
The
図4には、下部電極6および補助配線6aと、その下層の配線層のレイアウト図を示す。この図に示すように、下部電極6は、画素(21)に対応してマトリックス状に配置されており、補助配線6aは、この下部電極6に対して絶縁性を保った状態で、下部電極6間に格子状に設けられている。そして、信号線25および電源線29は、部分的に補助配線6aを横切る状態で、上部電極6の下部または上部電極6と補助配線6aとの隙間の下部に配線されている。尚、本第1実施形態においては、補助配線6aの下部に、信号線25および電源線29と同一層で構成された配線が、補助配線6aと平行に配置されることはない。
FIG. 4 shows a layout diagram of the
以上のような構成の表示装置1では、接地電位GNDに接続された補助配線6aの下部に、この補助配線6aの電位に対して電位差が大きい電源線29や一定しない電位が印加される信号線25が、補助配線6aに重ねて平行に配置されていない。このため、補助配線6aとこの下層に配置された配線との間でのショートを生じることはない。したがって、例えば、どちらもパネル全体を一本の配線にてレイアウトされている補助配線6aと電源線29とがショートすることにより、表示装置1の全画素が発光しなくなると言った不具合を防止でき、半導体装置1の歩留まりの向上を図ることが可能になる。
In the
<第2実施形態>
図5は、第2実施形態の表示装置の概略を示すブロック図である。この表示装置1’は、赤(R),緑(G),青(B)各色に発光する有機EL素子を含む画素(画素回路)31がマトリクス状にm列n行配列されてなる画素アレイ部32を有している。ここでは、図面の簡略化のために、画素アレイ部32が6列2行の画素配列の場合を例に挙げて示している。
Second Embodiment
FIG. 5 is a block diagram showing an outline of the display device of the second embodiment. This
この画素アレイ部32において、画素31の各々に対して各行毎に走査線33および第1駆動線34が配線され、各行の同一発光色の画素毎に第2駆動線35が配線されている。また、画素31の各々に対して各行毎にオートゼロ線36が配線され、各列毎にデータ線37が配線されている。この画素アレイ部32の周囲には、走査線33を駆動する書き込み走査回路38と、第1駆動線34を駆動する第1駆動走査回路39と、第2駆動線35を駆動する第2駆動走査回路40と、オートゼロ線36を駆動するオートゼロ回路41と、輝度情報に応じたデータ信号をデータ線37に供給するデータ線駆動回路42とが配置されている。本例では、書き込み走査回路38および第1駆動走査回路39が画素アレイ部32を挟んで一方側(図の右側)に配置され、その反対側に第2駆動走査回路40およびオートゼロ回路41が配置された構成となっている。
In the
また、画素31の各々に対して、各行毎に電源線43が配線されている。
A
図6は、このアクティブマトリクス型有機EL表示装置1’における画素回路(単位画素の回路)の回路図である。この図に示すように、この表示装置1’における画素回路31は、有機EL素子ELに加えて、駆動トランジスタTr1、キャパシタ(画素容量)Cs1,Cs2およびスイッチングトランジスタTr2〜Tr6を回路素子として有する構成となっている。駆動トランジスタTr1およびスイッチングトランジスタTr2〜Tr6は、Nチャネル電界効果トランジスタ、例えばNチャネルTFT(薄膜トランジスタ)である。
FIG. 6 is a circuit diagram of a pixel circuit (unit pixel circuit) in the active matrix organic
有機EL素子ELは、カソード電極が第1の電源電位(本例では、接地電位GND)に接続されている。駆動トランジスタTr1は、有機EL素子ELを発光駆動する駆動トランジスタであり、ドレインが第2の電源電位(本例では、正電位Vccに接続された電源線43)に、ソースが有機EL素子ELのアノード電極にそれぞれ接続されてソースフォロア回路を形成している。容量素子Cs1は画素容量であり、一端が駆動トランジスタTr1のゲートに、他端が駆動トランジスタTr1のソースと有機EL素子ELのアノード電極との接続ノードN11にそれぞれ接続されている。
The organic EL element EL has a cathode electrode connected to the first power supply potential (in this example, the ground potential GND). The drive transistor Tr1 is a drive transistor that drives the organic EL element EL to emit light. The drain of the drive transistor Tr1 is the second power supply potential (in this example, the
トランジスタTr2は、ソースがデータ線37に、ゲートが走査線33にそれぞれ接続されている。容量素子Cs2は、一端がトランジスタTr2のドレインに、他端が駆動トランジスタTr1のゲートと容量素子Cs1の一端との接続ノードN12にそれぞれ接続されている。トランジスタTr3は、ドレインが接続ノードN11に、ソースが第3の電源電位Vss(例えば、接地電位GND)に、ゲートが第1駆動線34にそれぞれ接続されている。なお、第3の電源電位Vssとして、負側電源電位を用いても良い。
The transistor Tr2 has a source connected to the
トランジスタTr4は、ドレインが正電位Vccに接続された電源線43に、ソースが駆動トランジスタTr1のドレインに、ゲートが第2駆動線35にそれぞれ接続されている。トランジスタTr5は、ドレインが駆動トランジスタTr1のドレインとトランジスタTr4のソースとの接続ノードN13に、ソースが接続ノードN12に、ゲートがオートゼロ線36にそれぞれ接続されている。トランジスタTr6は、ドレインが第4の電源電位Vofsに、ソースがトランジスタTr2のドレインに、ゲートがオートゼロ線36にそれぞれ接続されている。尚、以上のトランジスタうち、トランジスタTr2,Tr5,Tr6は、電圧設定によりソースとドレインの接続状態が逆になる場合もある。
The transistor Tr4 has a drain connected to the positive potential Vcc, a source connected to the drain of the drive transistor Tr1, and a gate connected to the
図7は、このような画素回路の動作を説明するタイミングチャートである。図6の画素回路は、各回路38〜41の駆動により、各線33〜36をタイミングチャートに示すようにのように駆動する。これにより、駆動トランジスタTr1のゲート・ソース間電位VgsがVgs=Vini+Vthと一定値に保たれる。このため、有機EL素子ELに流れる電流は変化しない。したがって、有機EL素子ELのI−V特性が劣化しても、一定電流Idsが常に流れ続けるため、有機EL素子ELの輝度が変化することはない。また、閾値キャンセル期間におけるトランジスタTr5の作用により、駆動トランジスタTr1の閾値電圧Vthをキャンセルし、当該閾値電圧Vthのバラツキの影響を受けない一定電流Idsを流すことができるため、高画質の画像を得ることができる。
FIG. 7 is a timing chart for explaining the operation of such a pixel circuit. The pixel circuit of FIG. 6 drives each
図8は、以上のようなアクティブマトリックス型の表示装置1’の層構成を示す断面図であり、図6と同一の構成要素には同一の符号を付している。
FIG. 8 is a cross-sectional view showing the layer structure of the active
この図に示すアクティブマトリックス型の表示装置1’の基本的な層構成は、先の第1実施形態において図3の断面図を用いて説明したと同様であり、ここでの詳細な説明は省略する。ただしここでは、図6を用いて説明したように、電源線43は、正電位(Vcc)が印加されるものとなる。また、有機EL素子ELの下部電極6がアノード電極として用いられており、上部電極9がカソード電極として用いられている。このため、下部電極6と同一層で構成された補助配線6aも、カソード電極と同様に接地電位GNDに接続されることになる。そして、電源線43が、駆動回路を構成する配線のうち、接地電位GNDに接続された補助配線6aの電位と最も電位差を有する配線となっている。
The basic layer configuration of the active matrix
そして、第1実施形態と同様に、この図8に示す第2実施形態の表示装置1’が、図10に示した表示装置(100)との異なるところは、信号線37および電源線43が、補助配線6aの下部には配置されていないところにある。すなわち、信号線37および電源線43は、第1実施形態と同様に、下部電極6の下部または下部電極6と補助配線6aとの間の下部に配置されているのである。
As in the first embodiment, the
また、本第2実施形態においては、信号線37および電源線43と同一層に、第3の電源電位Vssに接続された電源線(ここではVssとする)、および第4の電源電位Vofsに接続された電源線(ここではVofsとする)が配線される。先に図6を用いて説明したように、第3の電源電位Vss例えば接地電位GNDに設定される。また、第4の電源電位Vofsは、例えば数Vの所定電位に保たれる。このため、これらの電源線Vss,Vofsは、駆動回路を構成する配線のうち、接地電位GNDに接続された補助配線6aと略同電位の配線となる。尚、補助配線6aの電位と略同電位の配線は、その画素回路を構成する複数の配線の電位の比較によって決められ、補助配線6aの電位と同電位の配線、および最も電位差の小さい配線が選択される。
In the second embodiment, the power line connected to the third power supply potential Vss (here, Vss) and the fourth power supply potential Vofs are on the same layer as the
そこで、本第2実施形態においては、これらの電源線Vss,Vofsを、補助電極6aに重ねて補助電極6aに対して平行に配線する。尚、配線のスペースに余裕があれば、これらの電源線Vss,Vofsも、補助配線6aの下部に補助電極6aと平行に配置しなくても良い。
Therefore, in the second embodiment, these power supply lines Vss and Vofs are wired in parallel to the
以上のような構成の表示装置1’では、接地電位GNDに接続された補助配線6aの下部には、補助電極6aと略同電位の電源線Vss,Vofsのみが、補助配線6aと平行に配線されている。そして、この補助電極6aの下部には、補助配線6aの電位に対して電位差が大きい電源線43や一定しない電位が印加される信号線37が、補助配線6aに重ねて平行に配置されていない。このため、第1実施形態と同様に、半導体装置1の歩留まりの向上を図ることが可能になる。
In the
そして、補助電極6aに重ねて当該補助電極6aと平行に、補助電極6aと略同電位の電源線Vss,Vofsをも配置しない構成であれば、補助配線6aとその下部の配線とのショートをさらに確実に防止することができる。したがって、さらに確実に半導体装置1の歩留まりの向上を図ることが可能になる。
If the power supply lines Vss and Vofs having substantially the same potential as the
1,1’…表示装置、2…基板、5…層間絶縁膜、6…下部電極、6a…補助配線、9…上部電極、25,37…信号線、29,43…電源線(補助配線の電位と最も電位差を有する配線)、EL…有機EL素子、Vss,Vofs…電源線(補助電極6aと略同電位の配線)
DESCRIPTION OF
Claims (7)
前記駆動回路を構成する配線のうち、
前記補助配線の電位と最も電位差を有する配線および一定しない電位が印加される配線は、当該補助配線と平行な領域において重なることなく配線されていると共に、
前記補助配線と略同電位の配線は、前記補助配線と平行な領域において重ねて配線されている
表示装置。 A driving circuit provided on the substrate, an interlayer insulating film provided on the substrate so as to cover the driving circuit, and an organic EL arrayed and formed on the interlayer insulating film in a state of being connected to the driving circuit In a display device having an element and an auxiliary wiring arranged between the organic EL elements on the interlayer insulating film,
Of the wirings constituting the drive circuit ,
The wiring having the most potential difference from the potential of the auxiliary wiring and the wiring to which a non-constant potential is applied are wired without overlapping in a region parallel to the auxiliary wiring ,
A display device in which a wiring having substantially the same potential as that of the auxiliary wiring is overlapped in a region parallel to the auxiliary wiring .
前記一定しない電位が印加される配線は、信号線である
表示装置。 The display device according to claim 1,
The wiring erratic potential is applied, Ru signal line der
Viewing equipment.
前記補助配線の電位と最も電位差を有する配線は、電源電位に接続される配線であるThe wiring having the most potential difference from the potential of the auxiliary wiring is a wiring connected to the power supply potential.
表示装置。Display device.
前記補助配線は、前記有機EL素子を構成する下部電極と同一層で構成され、かつ当該有機EL素子を構成する上部電極に接続されている
表示装置。 The display device according to any one of claims 1 to 3 ,
The auxiliary line is formed of a lower electrode in the same layer constituting the organic EL element, and it is connected to the upper electrode constituting the organic EL device
Viewing equipment.
前記有機EL素子における発光光は、前記基板と反対側から取り出される
表示装置。 The display device according to any one of claims 1 to 4 ,
Emitting light in the organic EL device, it is picked from the opposite side to the substrate
Viewing equipment.
前記駆動回路を構成する配線のうち、
信号線は、前記補助配線と平行な領域において重なることなく配線されていると共に、
前記補助配線と略同電位の配線は、前記補助配線と平行な領域において重ねて配線されている
表示装置。 A driving circuit provided on the substrate, an interlayer insulating film provided on the substrate so as to cover the driving circuit, and an organic EL arrayed and formed on the interlayer insulating film in a state of being connected to the driving circuit In a display device having an element and an auxiliary wiring arranged between the organic EL elements on the interlayer insulating film,
Of the wirings constituting the drive circuit ,
The signal line is wired without overlapping in a region parallel to the auxiliary wiring ,
A display device in which a wiring having substantially the same potential as that of the auxiliary wiring is overlapped in a region parallel to the auxiliary wiring .
前記駆動回路を構成する配線のうち、
電源電位に接続される配線は、前記補助配線と平行な領域において重なることなく配線されていると共に、
前記補助配線と略同電位の配線は、前記補助配線と平行な領域において重ねて配線されている
表示装置。 A driving circuit provided on the substrate, an interlayer insulating film provided on the substrate so as to cover the driving circuit, and an organic EL arrayed and formed on the interlayer insulating film in a state of being connected to the driving circuit In a display device having an element and an auxiliary wiring arranged between the organic EL elements on the interlayer insulating film,
Of the wirings constituting the drive circuit ,
The wiring connected to the power supply potential is wired without overlapping in a region parallel to the auxiliary wiring ,
A display device in which a wiring having substantially the same potential as that of the auxiliary wiring is overlapped in a region parallel to the auxiliary wiring .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004243305A JP4725054B2 (en) | 2004-08-24 | 2004-08-24 | Display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004243305A JP4725054B2 (en) | 2004-08-24 | 2004-08-24 | Display device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006058815A JP2006058815A (en) | 2006-03-02 |
JP2006058815A5 JP2006058815A5 (en) | 2007-10-04 |
JP4725054B2 true JP4725054B2 (en) | 2011-07-13 |
Family
ID=36106300
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004243305A Active JP4725054B2 (en) | 2004-08-24 | 2004-08-24 | Display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4725054B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1051999C (en) * | 1993-04-06 | 2000-05-03 | 埃勒夫阿托化学有限公司 | Process for the preparation of alkylimidazolidone (meth)acrylate(s) |
US9196667B2 (en) | 2012-12-04 | 2015-11-24 | Samsung Display Co., Ltd. | Organic light-emitting display with vertically stacked capacitor and capacitive feedback |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007287354A (en) * | 2006-04-12 | 2007-11-01 | Hitachi Displays Ltd | Organic el display device |
JP2008026514A (en) * | 2006-07-20 | 2008-02-07 | Sony Corp | Display device |
JP5063294B2 (en) * | 2006-11-17 | 2012-10-31 | キヤノン株式会社 | Light emitting device and manufacturing method thereof |
US7985609B2 (en) | 2006-11-17 | 2011-07-26 | Canon Kabushiki Kaisha | Light-emitting apparatus and production method thereof |
KR20090045023A (en) | 2007-11-01 | 2009-05-07 | 소니 가부시끼 가이샤 | Active matrix display device |
JP4466722B2 (en) | 2007-11-19 | 2010-05-26 | ソニー株式会社 | Active matrix display device |
JP5256710B2 (en) * | 2007-11-28 | 2013-08-07 | ソニー株式会社 | EL display panel |
JP4655102B2 (en) * | 2008-04-11 | 2011-03-23 | ソニー株式会社 | Display element, manufacturing method thereof, and display device |
JP5593676B2 (en) | 2009-10-22 | 2014-09-24 | ソニー株式会社 | Display device and manufacturing method of display device |
JP5503729B2 (en) * | 2010-03-09 | 2014-05-28 | 太陽誘電株式会社 | Conductor structure, transparent device and electronic device |
KR101663858B1 (en) * | 2010-06-18 | 2016-10-07 | 가부시키가이샤 제이올레드 | Organic el display device |
JP2017091878A (en) * | 2015-11-12 | 2017-05-25 | 株式会社ジャパンディスプレイ | Display device and manufacturing method |
WO2018225183A1 (en) | 2017-06-07 | 2018-12-13 | シャープ株式会社 | Display device, method for manufacturing display device, and apparatus for manufacturing display device |
WO2023052908A1 (en) | 2021-09-30 | 2023-04-06 | 株式会社半導体エネルギー研究所 | Display apparatus |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002318556A (en) * | 2001-04-20 | 2002-10-31 | Toshiba Corp | Active matrix type planar display device and manufacturing method therefor |
JP2002352963A (en) * | 2001-05-23 | 2002-12-06 | Sony Corp | Display device |
JP2004139970A (en) * | 2002-09-25 | 2004-05-13 | Seiko Epson Corp | Electro-optical device, matrix substrate, and electronic equipment |
JP2004207217A (en) * | 2002-12-11 | 2004-07-22 | Sony Corp | Display device and manufacturing method of the same |
-
2004
- 2004-08-24 JP JP2004243305A patent/JP4725054B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002318556A (en) * | 2001-04-20 | 2002-10-31 | Toshiba Corp | Active matrix type planar display device and manufacturing method therefor |
JP2002352963A (en) * | 2001-05-23 | 2002-12-06 | Sony Corp | Display device |
JP2004139970A (en) * | 2002-09-25 | 2004-05-13 | Seiko Epson Corp | Electro-optical device, matrix substrate, and electronic equipment |
JP2004207217A (en) * | 2002-12-11 | 2004-07-22 | Sony Corp | Display device and manufacturing method of the same |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1051999C (en) * | 1993-04-06 | 2000-05-03 | 埃勒夫阿托化学有限公司 | Process for the preparation of alkylimidazolidone (meth)acrylate(s) |
US9196667B2 (en) | 2012-12-04 | 2015-11-24 | Samsung Display Co., Ltd. | Organic light-emitting display with vertically stacked capacitor and capacitive feedback |
Also Published As
Publication number | Publication date |
---|---|
JP2006058815A (en) | 2006-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4725054B2 (en) | Display device | |
JP4582195B2 (en) | Display device | |
JP4386128B2 (en) | Organic electroluminescence display | |
KR100611292B1 (en) | Pixel circuit and display device | |
JP2004361585A (en) | Pixel circuit and display device | |
US20150084940A1 (en) | Display apparatus and fabrication method for display apparatus | |
KR101697851B1 (en) | Pixel circuit and display apparatus | |
JP2007316511A (en) | Active matrix type display device | |
US11227545B2 (en) | Display apparatus including a double-gate transistor | |
JP2006030635A (en) | Display apparatus | |
JP5245879B2 (en) | Image display device and method of repairing short circuit accident | |
JP2009200336A (en) | Self-luminous type display | |
WO2010089919A1 (en) | Image display device and method for repairing short-circuit failure | |
JP2005227562A (en) | Pixel circuit and display device | |
JP2009181014A (en) | Active matrix type display device | |
JP2006058814A (en) | Display apparatus | |
JP5212683B2 (en) | Transistor panel and manufacturing method thereof | |
JP2007256881A (en) | Display device | |
JP2009157157A (en) | Pixel circuit, display device, and method of manufacturing display device | |
KR100669766B1 (en) | Oled | |
KR100683701B1 (en) | Oled | |
JP2008233400A (en) | Display device | |
JP2007010872A (en) | Display device and array substrate | |
JP2007003792A (en) | Display apparatus and array substrate | |
JP2006184576A (en) | Luminous type display device and array substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070822 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070822 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091021 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20091026 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091105 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110315 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110328 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4725054 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S303 | Written request for registration of pledge or change of pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316303 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S803 | Written request for registration of cancellation of provisional registration |
Free format text: JAPANESE INTERMEDIATE CODE: R316803 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |