JP2006058814A - Display apparatus - Google Patents
Display apparatus Download PDFInfo
- Publication number
- JP2006058814A JP2006058814A JP2004243304A JP2004243304A JP2006058814A JP 2006058814 A JP2006058814 A JP 2006058814A JP 2004243304 A JP2004243304 A JP 2004243304A JP 2004243304 A JP2004243304 A JP 2004243304A JP 2006058814 A JP2006058814 A JP 2006058814A
- Authority
- JP
- Japan
- Prior art keywords
- organic
- lower electrode
- display device
- electrode
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010410 layer Substances 0.000 claims abstract description 46
- 239000010409 thin film Substances 0.000 claims abstract description 30
- 239000010408 film Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000011229 interlayer Substances 0.000 claims abstract description 17
- 239000000463 material Substances 0.000 claims abstract description 11
- 239000012044 organic layer Substances 0.000 claims abstract description 10
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 238000005401 electroluminescence Methods 0.000 abstract description 2
- 239000011159 matrix material Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 6
- 230000007257 malfunction Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 241000750042 Vini Species 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Abstract
Description
本発明は、有機EL素子を発光素子として用いた表示装置に関し、特には有機EL素子が配列形成された基板と反対側から発光光を取り出すトップエミッション方式の表示装置に関する。 The present invention relates to a display device using an organic EL element as a light emitting element, and more particularly to a top emission type display device that extracts emitted light from a side opposite to a substrate on which organic EL elements are arranged.
有機材料のエレクトロルミネッセンス(Electroluminescence :以下ELと記す)を利用した有機EL素子は、下部電極と上部電極との間に、有機正孔輸送層や有機発光層を積層させてなる有機層を設けてなり、有機EL素子を流れる電流値をコントロールすることで発色の諧調を得ている。このような有機EL素子を用いた表示装置のうち、アクティブマトリックス型の表示装置においては、画素毎に薄膜トランジスタや容量素子を備えた画素回路が設けられ、この画素回路によって有機EL素子の駆動が行われている。 An organic EL element using electroluminescence (hereinafter referred to as EL) of an organic material has an organic layer formed by laminating an organic hole transport layer and an organic light emitting layer between a lower electrode and an upper electrode. Thus, color tone is obtained by controlling the current value flowing through the organic EL element. Among display devices using such organic EL elements, in an active matrix display device, a pixel circuit including a thin film transistor and a capacitor element is provided for each pixel, and the organic EL element is driven by the pixel circuit. It has been broken.
図11は、以上のようなアクティブマトリックス型の表示装置の層構成を示す断面図である。この図に示すように、アクティブマトリックス型の表示装置100は、基板101上の各画素101aに対応する位置に、画素回路を構成する薄膜トランジスタTrや容量素子Csが設けられている。また、各素子を構成する導電層を用いた配線により画素回路が構成されている。そして、これらの画素回路を覆う層間絶縁膜103上に有機EL素子ELが形成されている。各有機EL素子ELは、下層側から順に積層された下部電極(例えばアノード電極)104、有機層105、および上部電極(例えばカソード電極)106で構成されている。このうち、下部電極104は、画素電極としてパターン形成されており、層間絶縁103に形成された接続孔103aを介して駆動トランジスタTrに接続されている。また、上部電極106は全画素101a,101a,…を覆うベタ膜として形成されている。
FIG. 11 is a cross-sectional view showing the layer structure of the active matrix display device as described above. As shown in this figure, the active
以上のような層構成を有するアクティブマトリックス型の表示装置は基板101と反対側から光を取り出す、いわゆるトップエミッション方式として構成することが、有機EL素子101の開口率を確保する上で有効になる。また、このようなトップエミッション方式であれば、有機EL素子ELの開口率が、画素回路を構成する薄膜トランジスタTrのレイアウトには依存しない。このため、さらに複数の薄膜トランジスタTrや容量素子Csを用いた画素回路を各画素101aに対応させてレイアウトすることも可能となる。
An active matrix display device having the above-described layer structure is effective in securing the aperture ratio of the
このようなトップエミッション方式の表示装置の場合、発光光hが取り出される側の上部電極106には光透過率の高い導電性材料が用いられることになるが、このような材料は抵抗値が高い。これに対して、基板101側の下部電極104は反射率が高い金属等を用いて構成されている。このため、下部電極104と同一層に補助配線104aを設け、この補助配線に上部電極106を接続させることにより、上部電極106の低抵抗化を図っている(例えば、下記特許文献1参照)。
In the case of such a top emission type display device, a conductive material having a high light transmittance is used for the
しかしながら、上述した層構成を有するアクティブマトリックス型の表示装置においては、有機EL素子の下層に画素回路が配置されており、この画素回路を構成する回路素子が、有機EL素子を構成する下部電極および下部電極と同一層で構成された補助配線の下部からはみ出してレイアウトされる場合がある。この場合、トップエミッション方式の表示装置であれば、表示面側から入射した光が、表示領域の全面を覆う上部電極を透過し、下部電極と補助配線との隙間からさらに下層に漏れ込み、これらの下層に配置された画素回路の回路素子に照射されてしまう。 However, in the active matrix type display device having the above-described layer configuration, a pixel circuit is disposed below the organic EL element, and the circuit element constituting the pixel circuit includes a lower electrode constituting the organic EL element and In some cases, the auxiliary wiring is formed so as to protrude from the lower part of the same layer as the lower electrode. In this case, in the case of a top emission type display device, light incident from the display surface side passes through the upper electrode that covers the entire display area, and further leaks into the lower layer through the gap between the lower electrode and the auxiliary wiring. Will be irradiated to the circuit element of the pixel circuit arranged in the lower layer.
一般的に、回路素子の1つであるトランジスタは、光に曝されることで特性が変動する。例えば、図12におけるトランジスタのV−I特性に示すように、図中実線で表された光照射無しのトランジスタと比較して、図中破線で表された光照射有りのトランジスタにおいてはオフ領域のリーク特性が悪化する。そして、このような光によるリーク特性の悪化により、画質の劣化が生じる。 In general, a transistor, which is one of circuit elements, changes its characteristics when exposed to light. For example, as shown in the VI characteristic of the transistor in FIG. 12, the transistor with light irradiation shown by the broken line in the figure shows an off-region compared to the transistor without light irradiation shown by the solid line in the figure. Leakage characteristics deteriorate. And deterioration of the image quality is caused by the deterioration of the leak characteristic due to such light.
そこで本発明は、有機EL素子を用いたトップエミッション方式の表示装置において、有機EL素子よりも下層への光照射による回路素子の特性変動を防止し、画質の向上を図ることを目的とする。 Accordingly, an object of the present invention is to improve the image quality in a top emission type display device using an organic EL element by preventing characteristic fluctuations of circuit elements due to light irradiation to a lower layer than the organic EL element.
このような目的を達成するための本発明の表示装置は、基板上に設けられた駆動回路と、当該駆動回路を覆う状態で前記基板上に設けられた層間絶縁膜と、当該層間絶縁膜上に配列形成された有機EL素子とを有し、当該有機EL素子における発光光を前記基板と反対側から取り出す構成を有している。このうち、有機EL素子は、前記層間絶縁膜に形成された接続孔を介して前記駆動回路に接続されると共に遮光性材料からなる下部電極と、当該下部電極上に順次積層された有機層および上部電極を備えている。そして特には、駆動回路を構成する回路素子が、有機EL素子の下部電極、およびこれと同一層で構成された配線の下部のみに選択的に配置されている。 In order to achieve such an object, a display device of the present invention includes a driving circuit provided on a substrate, an interlayer insulating film provided on the substrate in a state of covering the driving circuit, and the interlayer insulating film And an organic EL element arranged in an array, and the light emitted from the organic EL element is extracted from the side opposite to the substrate. Among these, the organic EL element is connected to the driving circuit through a connection hole formed in the interlayer insulating film and has a lower electrode made of a light shielding material, an organic layer sequentially stacked on the lower electrode, and An upper electrode is provided. In particular, the circuit elements constituting the drive circuit are selectively disposed only on the lower electrode of the organic EL element and the lower part of the wiring composed of the same layer.
このような構成の表示装置では、表示装置の表示面側から入射した外光は、上部電極の層を透過して下部電極の層に達し、さらにこの下部電極の配置部を透過した外光が、駆動回路に照射されることになる。しかしながら、本発明の構成では、駆動回路を構成する薄膜トランジスタが、下部電極およびこれと同一層で構成された配線の下部のみに選択的に配置されているため、下部電極層を遮光性材料で構成することで、下部電極層が庇になり、薄膜トランジスタへの外光の照射が防止される。したがって、光照射による薄膜トランジスタの特性変動や誤動作が防止される。 In the display device having such a configuration, the external light incident from the display surface side of the display device passes through the upper electrode layer and reaches the lower electrode layer, and the external light transmitted through the lower electrode arrangement portion is further transmitted. The drive circuit is irradiated. However, in the configuration of the present invention, the thin film transistor that constitutes the drive circuit is selectively disposed only at the lower portion of the lower electrode and the wiring composed of the same layer as the lower electrode, so that the lower electrode layer is made of a light shielding material. As a result, the lower electrode layer becomes wrinkled, and irradiation of external light to the thin film transistor is prevented. Accordingly, characteristic fluctuations and malfunctions of the thin film transistor due to light irradiation are prevented.
以上説明したように本発明の表示装置によれば、有機EL素子の下層に配置された薄膜トランジスタの光照射による特性変動や誤動作を防止できるため、有機EL素子を用いたトップエミッション方式の表示装置における画質の向上を図ることが可能になる。 As described above, according to the display device of the present invention, it is possible to prevent characteristic fluctuations and malfunctions due to light irradiation of the thin film transistor disposed in the lower layer of the organic EL element. Therefore, in the top emission type display device using the organic EL element. It becomes possible to improve the image quality.
以下、本発明の実施の形態を、図面に基づいて詳細に説明する。図1は、実施形態の表示装置の主要構成を示す断面図であり、画素部が配列された表示領域の2画素分の断面図である。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a cross-sectional view illustrating a main configuration of a display device according to an embodiment, and is a cross-sectional view of two pixels in a display region in which pixel portions are arranged.
この図に示す表示装置1は、有機EL素子を用いたトップエミッション方式の表示装置であり、基板2上に、画素回路を構成する薄膜トランジスタTrや容量素子Cs、さらにはここでの図示を省略して抵抗素子が配置されている。これらの薄膜トランジスタTrや容量素子Csは、基板2上の各画素2aに対応して配置されている。これらの各素子Tr,Csを覆う層間絶縁膜3のさらに上部には、薄膜トランジスタTrに接続されたソース電極線4sおよびドレイン電極線4dが設けられている。また、各素子Tr,Csを構成する導電層、およびソース電極線4sおよびドレイン電極線4dを構成する導電層により、画素回路を構成する他の配線(図示省略)が形成されている。
A display device 1 shown in this figure is a top emission type display device using an organic EL element, and a thin film transistor Tr and a capacitor element Cs that constitute a pixel circuit on a substrate 2 and further illustration is omitted here. A resistive element is arranged. These thin film transistors Tr and capacitive elements Cs are arranged corresponding to the
そして、これらのソース電極線4sおよびドレイン電極線4dの層を覆う状態で、さらに上層の層間絶縁膜5が設けられ、この層間絶縁膜5上に有機EL素子ELが設けられている。
Further, an upper interlayer insulating film 5 is provided in a state of covering the layers of the
各有機EL素子ELは、層間絶縁膜5に設けた接続孔5aを介して薄膜トランジスタTrのドレイン電極線4dに接続された下部電極6を備えている。この下部電極6は、例えばアノード電極(またはカソード電極)として用いられるものであり、画素電極としてパターニングされている。また各下部電極6は、その周囲が絶縁膜パターン7で覆われて中央部のみが広く露出した状態となっている。尚、下部電極6が絶縁膜パターン7から露出している部分が発光部となり、例えばここでの画素2aに対応する部分となる。
Each organic EL element EL includes a
また、各下部電極6の露出部上には、それぞれパターニングされた状態で、少なくとも発光層を備えた有機層8が積層されている。この有機層8に設けられる発光層は、当該発光層に注入された正孔と電子との再結合によって発光を生じる有機材料からなることとする。そして、このようにパターニングされた各有機層8と絶縁膜パターン7の上方に、下部電極6との間に絶縁性が保たれた状態で上部電極9が配置形成されている。この上部電極9は、カソード電極(またはアノード電極)として用いられるものであり、各有機EL素子ELに共通の電極として形成されている。
An
また、上述した構成の有機EL素子ELが設けられた層間絶縁膜5上には、下部電極6と同一層で、補助配線6aがパターン形成されており、この補助配線6aに接して上部電極9が設けられている。
An
図2は、下部電極6と補助配線6aとのレイアウトの一例を示す平面図である。この図に示すように、下部電極6は、画素の配列に対応してマトリクス状に配置されている。そして、この下部電極6間に、下部電極6と同一層で構成された補助配線6aが配線された構成となっている。
FIG. 2 is a plan view showing an example of the layout of the
ここで、図に示したこの表示装置1は、基板2と反対側から発光光hを取り出すトプエミッション型であるため、下部電極6は遮光性が高く、かつ反射率の高い材料で構成されていることとする。一方、上部電極9は、光透過性の高い材料を用いて構成されていることとする。尚、これらの下部電極6および上部電極9は、少なくとも有機層8に接する層がアノード電極材料またはカソード電極材料の中からそれぞれ適切に選択された材料によって構成されれば良く、それぞれが上述した遮光性または光透過性を有するような積層構造で構成されている場合もある。
Here, the display device 1 shown in the figure is a top emission type in which the emitted light h is extracted from the side opposite to the substrate 2, so that the
尚、基板2において、トランジスタTrや有機EL素子ELが配置されている側と反対側の面には、光リークや温度拡散の為に遮光メタル層10が設けられていることとする。
In the substrate 2, a light
そして、特に本実施形態において特徴的な構成としては、画素回路を構成する薄膜トランジスタTrが、遮光性を有して構成される下部電極6および補助配線6aの下方のみに配置されたレイアウトとなっているところにある。これにより、図2に示したように、平面視的に見た場合の下部電極6と補助配線6aとの隙間には、薄膜トランジスタTrが配置されることはない。この隙間には、薄膜トランジスタTrを用いて構成される画素回路の配線部分等が配置されることになる。尚、薄膜トランジスタTrのチャネル部(ゲート電極gが積層されている部分)が、下部電極6および補助配線6aの下方のみに配置されることが重要であり、薄膜トランジスタのソース/ドレインやこのソースドレインから延設された配線部分は、下部電極6と補助配線6aとの隙間に配置されても良い。
A particularly characteristic configuration in the present embodiment is a layout in which the thin film transistors Tr constituting the pixel circuit are disposed only below the
以上のような構成の表示装置1では、表示装置1の表示面(上部電極9)側から入射した外光Hは、光透過性を有する上部電極9の層を透過して遮光性を備えた下部電極6の層に達する。そして、この下部電極6の層に達した外光Hは、下部電極6および補助配線6aの隙間からさらに下層に漏れ込み、これらの下層に配置された画素回路に照射されることになる。しかしながら、画素回路を構成する薄膜トランジスタTr(特に薄膜トランジスタのチャネル部)は、下部電極6およびこれと同一層で構成された補助配線6aの下部のみに選択的に配置されているため、下部電極6及び補助配線6aが庇になり、薄膜トランジスタTrへの外光Hの照射が防止される。
In the display device 1 configured as described above, the external light H incident from the display surface (upper electrode 9) side of the display device 1 is transmitted through the layer of the upper electrode 9 having light transmittance and has a light shielding property. The layer of the
この結果、光照射による薄膜トランジスタTrの特性変動や誤動作が防止され、この表示装置1における画質の向上を図ることが可能になる。 As a result, characteristic fluctuations and malfunctions of the thin film transistor Tr due to light irradiation are prevented, and the image quality in the display device 1 can be improved.
尚、図1を用いて説明した実施形態においては、画素回路を構成する薄膜トランジスタTrを、下部電極6およびこれと同一層からなる補助配線6aの下部に設けた構成を説明した。しかしながら本発明は、図3に示すように、下部電極6の下部のみに薄膜トランジスタTrを配置した構成であっても良く。またここでの図示は省略したが、下部電極6と同一層からなる補助配線6aやその他の配線の下部のみに、薄膜トランジスタTrを配置した構成であっても良く、同様の効果を得ることができる。
In the embodiment described with reference to FIG. 1, the configuration in which the thin film transistor Tr constituting the pixel circuit is provided below the
またさらに、有機EL素子が配置された表示領域の周辺に設けられた周辺回路を構成する薄膜トランジスタも、遮光材料からなる下部電極と同一層で構成された配線の下部のみに選択的に配置することで、同様の効果を得ることができる。すなわち、周辺回路のスキャナーやセレクターを構成する薄膜トランジスタについても、遮光材料からなる下部電極と同一層で構成された配線の下部のみに選択的に配置することにより、薄膜トランジスタの特性劣化や周辺回路の誤動作を防止できる。これにより、表示装置の動作不良を防止できる。 Furthermore, the thin film transistors constituting the peripheral circuit provided around the display area where the organic EL elements are arranged are also selectively arranged only in the lower part of the wiring composed of the same layer as the lower electrode made of a light shielding material. Thus, the same effect can be obtained. In other words, thin film transistors that make up peripheral circuit scanners and selectors are also selectively placed only under the wiring made of the same layer as the lower electrode made of a light-shielding material. Can be prevented. Thereby, the malfunction of a display apparatus can be prevented.
図4は、上述した構成を適用した表示装置の概略を示すブロック図である。この表示装置は、有機EL素子を含む画素(画素回路)21がマトリクス状にm列n行配列されてなる画素アレイ部22を有している。ここでは、図面の簡略化のために、画素アレイ部22が3列2行の画素配列の場合を例に挙げて示している。 FIG. 4 is a block diagram illustrating an outline of a display device to which the above-described configuration is applied. This display device has a pixel array unit 22 in which pixels (pixel circuits) 21 including organic EL elements are arranged in m columns and n rows in a matrix. Here, in order to simplify the drawing, a case where the pixel array unit 22 has a pixel arrangement of 3 columns and 2 rows is shown as an example.
この画素アレイ部22において、画素21の各々に対して各行毎に走査線23が配線され、各列毎にデータ線25が配線されている。この画素アレイ部22の周囲には、走査線23を駆動する書き込み走査回路26と、輝度情報に応じたデータ信号をデータ線25に供給するデータ線駆動回路28とが配置されている。
In the pixel array unit 22, a
図5は、アクティブマトリクス型有機EL表示装置における画素回路(単位画素の回路)の一例を示す回路図である。この図に示すように、この表示装置における画素回路は、例えばカソード電極が接地電位GNDに接続された有機EL素子ELと、ドレインが有機EL素子ELのアノード電極に接続され、ソースが正電源電位Vccに接続されたpチャンネルの駆動トランジスタTr1と、この駆動トランジスタTr1のゲートと正電源電位Vccとの間に接続された容量素子Csと、ソースが駆動トランジスタTr1のゲートに、ゲートが走査線23に、ドレインがデータ線25にそれぞれ接続されたnチャンネルの書込トランジスタTr2とを有する構成となっている。尚、書込トランジスタTr2は、電圧設定によりソースとドレインの接続状態が逆になる場合もある。
FIG. 5 is a circuit diagram showing an example of a pixel circuit (unit pixel circuit) in an active matrix organic EL display device. As shown in this figure, the pixel circuit in this display device includes, for example, an organic EL element EL whose cathode electrode is connected to the ground potential GND, a drain connected to the anode electrode of the organic EL element EL, and a source which is a positive power supply potential. A p-channel drive transistor Tr1 connected to Vcc, a capacitive element Cs connected between the gate of the drive transistor Tr1 and the positive power supply potential Vcc, a source to the gate of the drive transistor Tr1, and a gate to the
図6は、このような画素回路の動作を説明するタイミングチャートである。この図(タイミングチャート)に示すように、図5の画素回路では、選択された走査線23に書き込み信号WSを印加して書込トランジスタTr2のゲート電位を制御することで、データ線25に印加された信号電圧が駆動トランジスタTr1のゲートに書込まれる。この際、駆動トランジスタTr1のゲート電位は、次に走査線23が選択されるまでの1フィールド(1f)期間の間、容量素子Csによって安定的に保持される。この間、駆動トランジスタTr1のゲート−ソース間電圧に応じた電流が有機EL素子ELに流れ、この電流値に応じた輝度で有機EL素子ELが発光し続ける。
FIG. 6 is a timing chart for explaining the operation of such a pixel circuit. As shown in this figure (timing chart), in the pixel circuit of FIG. 5, the write signal WS is applied to the selected scanning
このようにレイアウトされた表示装置においては、有機EL素子ELのアノード電極を図1に示した下部電極として遮光性を有して構成し、このアノード電極と同一層でカソード電極の補助配線を構成する。そして、駆動トランジスタTr1および書込トランジスタTr2を、これらのアノード電極及び補助配線の下部のみに配置する。 In the display device laid out in this way, the anode electrode of the organic EL element EL is configured to have a light shielding property as the lower electrode shown in FIG. 1, and the auxiliary wiring of the cathode electrode is configured in the same layer as this anode electrode. To do. Then, the drive transistor Tr1 and the write transistor Tr2 are disposed only below the anode electrode and the auxiliary wiring.
これにより、発光側からの入射光に対しても、アノード電極および補助配線が庇となって、駆動トランジスタTr1および書込トランジスタTr2が遮光される。そして、各トランジスタTr1,Tr2の光によるリーク特性の変化は生じなくなり、均質な表示を行うことが可能となり、安定したユニフォーミティを維持することが可能になる。 As a result, the anode electrode and the auxiliary wiring become traps even for incident light from the light emitting side, and the drive transistor Tr1 and the write transistor Tr2 are shielded from light. And the change of the leak characteristic by the light of each transistor Tr1, Tr2 does not arise, it becomes possible to perform a homogeneous display, and it becomes possible to maintain a stable uniformity.
ここで、従来、図5に示す画素回路を備えた表示装置においては、例えば書込トランジスタTr2に対する光照射によりリーク特性の劣化が生じると、いわゆる縦クロストークが発生していた。すなわち、図7の様に、ウィンドウAの中央部を黒表示領域A1とした場合、この黒表示領域A1に沿ってグレーの表示領域A2が発生するのである。 Heretofore, in the display device having the pixel circuit shown in FIG. 5, when the leak characteristic is deteriorated due to, for example, light irradiation on the writing transistor Tr2, so-called vertical crosstalk has occurred. That is, as shown in FIG. 7, when the central portion of the window A is the black display area A1, a gray display area A2 is generated along the black display area A1.
しかしながら、上述したように、駆動トランジスタTr1および書込トランジスタTr2を、アノード電極及び補助配線の下部のみに配置する構成としたことにより、このような劣化を生じることを防止できる。これにより、表示特性の向上を図ることが可能になる。 However, as described above, the drive transistor Tr1 and the write transistor Tr2 are arranged only under the anode electrode and the auxiliary wiring, so that such deterioration can be prevented. As a result, display characteristics can be improved.
図8、実施形態の構成を適用した第2の表示装置の概略を示すブロック図である。この表示装置は、赤(R),緑(G),青(B)各色に発光する有機EL素子を含む画素(画素回路)31がマトリクス状にm列n行配列されてなる画素アレイ部32を有している。ここでは、図面の簡略化のために、画素アレイ部32が6列2行の画素配列の場合を例に挙げて示している。
FIG. 8 is a block diagram showing an outline of a second display device to which the configuration of the embodiment is applied. This display device includes a
この画素アレイ部32において、画素31の各々に対して各行毎に走査線33および第1駆動線34が配線され、各行の同一発光色の画素毎に第2駆動線35が配線されている。また、画素31の各々に対して各行毎にオートゼロ線36が配線され、各列毎にデータ線37が配線されている。この画素アレイ部32の周囲には、走査線33を駆動する書き込み走査回路38と、第1駆動線34を駆動する第1駆動走査回路39と、第2駆動線35を駆動する第2駆動走査回路40と、オートゼロ線36を駆動するオートゼロ回路41と、輝度情報に応じたデータ信号をデータ線37に供給するデータ線駆動回路42とが配置されている。本例では、書き込み走査回路38および第1駆動走査回路39が画素アレイ部32を挟んで一方側(図の右側)に配置され、その反対側に第2駆動走査回路40およびオートゼロ回路41が配置された構成となっている。
In the
図9は、このアクティブマトリクス型有機EL表示装置における画素回路(単位画素の回路)の回路図である。この図に示すように、この表示装置における画素回路31は、有機EL素子ELに加えて、駆動トランジスタTr1、キャパシタ(画素容量)Cs1,Cs2およびスイッチングトランジスタTr2〜Tr6を回路素子として有する構成となっている。駆動トランジスタTr1およびスイッチングトランジスタTr2〜Tr6は、Nチャネル電界効果トランジスタ、例えばNチャネルTFT(薄膜トランジスタ)である。 FIG. 9 is a circuit diagram of a pixel circuit (unit pixel circuit) in the active matrix organic EL display device. As shown in this figure, the pixel circuit 31 in this display device has a configuration in which, in addition to the organic EL element EL, a drive transistor Tr1, capacitors (pixel capacitors) Cs1 and Cs2, and switching transistors Tr2 to Tr6 are provided as circuit elements. ing. The drive transistor Tr1 and the switching transistors Tr2 to Tr6 are N-channel field effect transistors, for example, N-channel TFTs (thin film transistors).
有機EL素子ELは、カソード電極が第1の電源電位(本例では、接地電位GND)に接続されている。駆動トランジスタTr1は、有機EL素子ELを発光駆動する駆動トランジスタであり、ドレインが第2の電源電位(本例では、正側電源電位Vcc)に、ソースが有機EL素子ELのアノード電極にそれぞれ接続されてソースフォロア回路を形成している。容量素子Cs1は画素容量であり、一端が駆動トランジスタTr1のゲートに、他端が駆動トランジスタTr1のソースと有機EL素子ELのアノード電極との接続ノードN11にそれぞれ接続されている。 The organic EL element EL has a cathode electrode connected to the first power supply potential (in this example, the ground potential GND). The drive transistor Tr1 is a drive transistor that drives the organic EL element EL to emit light, and the drain is connected to the second power supply potential (in this example, the positive power supply potential Vcc) and the source is connected to the anode electrode of the organic EL element EL. As a result, a source follower circuit is formed. The capacitive element Cs1 is a pixel capacitor, and one end is connected to the gate of the drive transistor Tr1, and the other end is connected to a connection node N11 between the source of the drive transistor Tr1 and the anode electrode of the organic EL element EL.
トランジスタTr2は、ソースがデータ線37に、ゲートが走査線33にそれぞれ接続されている。容量素子Cs2は、一端がトランジスタTr2のドレインに、他端が駆動トランジスタTr1のゲートと容量素子Cs1の一端との接続ノードN12にそれぞれ接続されている。トランジスタTr3は、ドレインが接続ノードN11に、ソースが第3の電源電位Vss(例えば、接地電位GND)に、ゲートが第1駆動線34にそれぞれ接続されている。なお、第3の電源電位Vssとして、負側電源電位を用いても良い。
The transistor Tr2 has a source connected to the
トランジスタTr4は、ドレインが電源電位Vccに、ソースが駆動トランジスタTr1のドレインに、ゲートが第2駆動線35にそれぞれ接続されている。トランジスタTr5は、ドレインが駆動トランジスタTr1のドレインとトランジスタTr4のソースとの接続ノードN13に、ソースが接続ノードN12に、ゲートがオートゼロ線36にそれぞれ接続されている。トランジスタTr6は、ドレインが所定電位Vofsに、ソースがトランジスタTr2のドレインに、ゲートがオートゼロ線36にそれぞれ接続されている。尚、以上のトランジスタうち、トランジスタTr2,Tr5,Tr6は、電圧設定によりソースとドレインの接続状態が逆になる場合もある。
The transistor Tr4 has a drain connected to the power supply potential Vcc, a source connected to the drain of the drive transistor Tr1, and a gate connected to the
図10は、このような画素回路の動作を説明するタイミングチャートである。図9の画素回路は、各回路38〜41の駆動により、各線33〜36をタイミングチャートに示すようにのように駆動する。これにより、駆動トランジスタTr1のゲート・ソース間電位VgsがVgs=Vini+Vthと一定値に保たれる。このため、有機EL素子ELに流れる電流は変化しない。したがって、有機EL素子ELのI−V特性が劣化しても、一定電流Idsが常に流れ続けるため、有機EL素子ELの輝度が変化することはない。また、閾値キャンセル期間におけるトランジスタTr5の作用により、駆動トランジスタTr1の閾値電圧Vthをキャンセルし、当該閾値電圧Vthのバラツキの影響を受けない一定電流Idsを流すことができるため、高画質の画像を得ることができる。
FIG. 10 is a timing chart for explaining the operation of such a pixel circuit. The pixel circuit of FIG. 9 drives the
そして、このようにレイアウトされた表示装置においては、有機EL素子ELのアノード電極を図1に示した下部電極として遮光性を有して構成し、このアノード電極と同一層でカソード電極の補助配線を構成する。そして、トランジスタTr1〜Tr6を、これらのアノード電極及び補助配線の下部のみに配置する。 In the display device laid out in this way, the anode electrode of the organic EL element EL is configured to have a light shielding property as the lower electrode shown in FIG. 1, and the auxiliary wiring of the cathode electrode is formed in the same layer as the anode electrode. Configure. Then, the transistors Tr1 to Tr6 are arranged only below these anode electrodes and auxiliary wiring.
これにより、発光側からの入射光に対しても、アノード電極および補助配線が庇となってトランジスタTr1〜Tr6が遮光される。そして、各トランジスタTr1〜Tr6の光によるリーク特性の変化は生じなくなり、均質な表示を行うことが可能となり、安定したユニフォーミティを維持することが可能になる。 As a result, the anodes and the auxiliary wiring also act as a trap for the incident light from the light emitting side to shield the transistors Tr1 to Tr6. And the change of the leak characteristic by the light of each transistor Tr1-Tr6 does not arise, it becomes possible to perform a homogeneous display, and it becomes possible to maintain the stable uniformity.
ここで、従来、図9に示す画素回路を備えた表示装置においては、光リークによる縦クロストークの発生に加え、例えばトランジスタTr5を介した表示ムラやコントラストの低下による黒浮きなども問題となる。しかしながら、上述したように、駆動トランジスタTr1〜Tr6を、アノード電極及び補助配線の下部のみに配置する構成としたことにより、光リークが防止されるため、このような縦クロストークや表示ムラやコントラストの低下による黒浮きなどを抑える事が可能となる。 Here, in the conventional display device having the pixel circuit shown in FIG. 9, in addition to the occurrence of vertical crosstalk due to light leakage, for example, display unevenness via the transistor Tr5 and black floating due to a decrease in contrast become problems. . However, as described above, since the drive transistors Tr1 to Tr6 are arranged only below the anode electrode and the auxiliary wiring, light leakage is prevented. Therefore, such vertical crosstalk, display unevenness, and contrast are prevented. It is possible to suppress the black float caused by the decrease in the level.
1…表示装置、2…基板、5…層間絶縁膜、5a…接続孔、6…下部電極、6a…補助配線、8…有機層、9…上部電極、EL…有機EL素子、h…発光光、Tr…トランジスタ DESCRIPTION OF SYMBOLS 1 ... Display apparatus, 2 ... Board | substrate, 5 ... Interlayer insulation film, 5a ... Connection hole, 6 ... Lower electrode, 6a ... Auxiliary wiring, 8 ... Organic layer, 9 ... Upper electrode, EL ... Organic EL element, h ... Light emission , Tr ... Transistor
Claims (5)
前記有機EL素子は、前記層間絶縁膜に形成された接続孔を介して前記駆動回路に接続されると共に遮光性材料からなる下部電極と、当該下部電極上に順次積層された有機層および上部電極を備えており、
前記駆動回路を構成する薄膜トランジスタが、前記下部電極および当該下部電極と同一層で構成された配線の下部のみに選択的に配置されている
ことを特徴とする表示装置。 A driving circuit provided on the substrate; an interlayer insulating film provided on the substrate in a state of covering the driving circuit; and an organic EL element arrayed on the interlayer insulating film. In a display device configured to extract light emitted from the element from the side opposite to the substrate,
The organic EL element is connected to the driving circuit through a connection hole formed in the interlayer insulating film and is made of a light shielding material, and an organic layer and an upper electrode sequentially stacked on the lower electrode. With
The display device, wherein the thin film transistor that constitutes the driving circuit is selectively disposed only in the lower electrode and a lower portion of a wiring that is formed in the same layer as the lower electrode.
前記下部電極は、遮光性材料で構成されている
ことを特徴とする表示装置。 The display device according to claim 1,
The lower electrode is made of a light shielding material. A display device, wherein:
前記駆動回路は、前記有機EL素子が配置された各画素に設けられた画素回路と、当該有機EL素子が配置された表示領域の周辺に設けられた周辺回路とからなり、
前記画素回路を構成する薄膜トランジスタおよび、前記周辺回路を構成する薄膜トランジスタの両方が、前記下部電極および当該下部電極と同一層で構成された配線の下方のみに選択的に配置されている
ことを特徴とする表示装置。 The display device according to claim 1,
The drive circuit includes a pixel circuit provided in each pixel in which the organic EL element is arranged, and a peripheral circuit provided in the periphery of a display area in which the organic EL element is arranged,
Both the thin film transistor that constitutes the pixel circuit and the thin film transistor that constitutes the peripheral circuit are selectively disposed only below the lower electrode and the wiring formed in the same layer as the lower electrode. Display device.
前記下部電極と同一層で構成された配線は、前記上部電極に接続された補助配線である
ことを特徴とする表示装置。 The display device according to claim 1,
The display device is characterized in that the wiring composed of the same layer as the lower electrode is an auxiliary wiring connected to the upper electrode.
前記下部電極はアノード電極として用いられ、
前記上部電極はカソード電極として用いられている
ことを特徴とする表示装置。 The display device according to claim 1,
The lower electrode is used as an anode electrode,
The display device, wherein the upper electrode is used as a cathode electrode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004243304A JP2006058814A (en) | 2004-08-24 | 2004-08-24 | Display apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004243304A JP2006058814A (en) | 2004-08-24 | 2004-08-24 | Display apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006058814A true JP2006058814A (en) | 2006-03-02 |
JP2006058814A5 JP2006058814A5 (en) | 2007-09-27 |
Family
ID=36106299
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004243304A Pending JP2006058814A (en) | 2004-08-24 | 2004-08-24 | Display apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006058814A (en) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010032830A (en) * | 2008-07-30 | 2010-02-12 | Sony Corp | Display device and electronic equipment |
JP2011165681A (en) * | 2006-11-10 | 2011-08-25 | Samsung Mobile Display Co Ltd | Organic electroluminescent display device and method for manufacturing the same |
JP2012208214A (en) * | 2011-03-29 | 2012-10-25 | Sony Corp | Display panel, display device and electronic apparatus |
US8580588B2 (en) | 2006-11-30 | 2013-11-12 | Samsung Display Co., Ltd. | Organic light emitting display device and fabricating method thereof |
US8598780B2 (en) | 2006-11-10 | 2013-12-03 | Samsung Display Co., Ltd. | Organic light emitting display and fabrication method thereof |
CN103872090A (en) * | 2014-03-03 | 2014-06-18 | 青岛海信电器股份有限公司 | Organic light emitting diode display pane |
US8916852B2 (en) | 2006-12-13 | 2014-12-23 | Samsung Display Co., Ltd. | Organic light emitting display having a substrate support structure and fabricating method thereof |
KR101532590B1 (en) * | 2008-03-28 | 2015-06-30 | 삼성디스플레이 주식회사 | Organic light emitting substrate, method for manufacturing the organic light emitting substrate and organic light emitting display device having the organic light emitting substrate |
JP2017054120A (en) * | 2015-09-09 | 2017-03-16 | 群創光電股▲ふん▼有限公司Innolux Corporation | Display device |
KR20170049705A (en) * | 2015-10-27 | 2017-05-11 | 삼성디스플레이 주식회사 | Organic light emitting diode display |
JP2020505715A (en) * | 2017-01-19 | 2020-02-20 | 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. | Organic light emitting diode (OLED) array substrate, method of manufacturing the same, and display device |
WO2020152933A1 (en) * | 2019-01-25 | 2020-07-30 | 株式会社ジャパンディスプレイ | Display device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003168567A (en) * | 2001-11-30 | 2003-06-13 | Semiconductor Energy Lab Co Ltd | Light emitting device |
JP2003249353A (en) * | 2002-02-26 | 2003-09-05 | Sharp Corp | Active matrix driven organic led display device and its manufacturing method |
JP2004070289A (en) * | 2002-05-31 | 2004-03-04 | Sanyo Electric Co Ltd | Display device |
JP2004207217A (en) * | 2002-12-11 | 2004-07-22 | Sony Corp | Display device and manufacturing method of the same |
-
2004
- 2004-08-24 JP JP2004243304A patent/JP2006058814A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003168567A (en) * | 2001-11-30 | 2003-06-13 | Semiconductor Energy Lab Co Ltd | Light emitting device |
JP2003249353A (en) * | 2002-02-26 | 2003-09-05 | Sharp Corp | Active matrix driven organic led display device and its manufacturing method |
JP2004070289A (en) * | 2002-05-31 | 2004-03-04 | Sanyo Electric Co Ltd | Display device |
JP2004207217A (en) * | 2002-12-11 | 2004-07-22 | Sony Corp | Display device and manufacturing method of the same |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8598780B2 (en) | 2006-11-10 | 2013-12-03 | Samsung Display Co., Ltd. | Organic light emitting display and fabrication method thereof |
JP2011165681A (en) * | 2006-11-10 | 2011-08-25 | Samsung Mobile Display Co Ltd | Organic electroluminescent display device and method for manufacturing the same |
US8536567B2 (en) | 2006-11-10 | 2013-09-17 | Samsung Display Co., Ltd. | Organic light emitting display and fabrication method thereof |
US8580588B2 (en) | 2006-11-30 | 2013-11-12 | Samsung Display Co., Ltd. | Organic light emitting display device and fabricating method thereof |
US8916852B2 (en) | 2006-12-13 | 2014-12-23 | Samsung Display Co., Ltd. | Organic light emitting display having a substrate support structure and fabricating method thereof |
KR101532590B1 (en) * | 2008-03-28 | 2015-06-30 | 삼성디스플레이 주식회사 | Organic light emitting substrate, method for manufacturing the organic light emitting substrate and organic light emitting display device having the organic light emitting substrate |
JP2010032830A (en) * | 2008-07-30 | 2010-02-12 | Sony Corp | Display device and electronic equipment |
JP2012208214A (en) * | 2011-03-29 | 2012-10-25 | Sony Corp | Display panel, display device and electronic apparatus |
CN103872090A (en) * | 2014-03-03 | 2014-06-18 | 青岛海信电器股份有限公司 | Organic light emitting diode display pane |
JP2017054120A (en) * | 2015-09-09 | 2017-03-16 | 群創光電股▲ふん▼有限公司Innolux Corporation | Display device |
KR20170049705A (en) * | 2015-10-27 | 2017-05-11 | 삼성디스플레이 주식회사 | Organic light emitting diode display |
KR102631445B1 (en) * | 2015-10-27 | 2024-01-31 | 삼성디스플레이 주식회사 | Organic light emitting diode display |
JP2020505715A (en) * | 2017-01-19 | 2020-02-20 | 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. | Organic light emitting diode (OLED) array substrate, method of manufacturing the same, and display device |
WO2020152933A1 (en) * | 2019-01-25 | 2020-07-30 | 株式会社ジャパンディスプレイ | Display device |
JP2020118881A (en) * | 2019-01-25 | 2020-08-06 | 株式会社ジャパンディスプレイ | Display |
JP7220084B2 (en) | 2019-01-25 | 2023-02-09 | 株式会社ジャパンディスプレイ | Display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4582195B2 (en) | Display device | |
KR102183494B1 (en) | Organic Light Emitting Display Device | |
KR101990226B1 (en) | Organic light-emitting diode display with enhanced aperture ratio | |
CN109315049B (en) | Display device and electronic apparatus | |
JP4386128B2 (en) | Organic electroluminescence display | |
JP2006030635A (en) | Display apparatus | |
JP4438790B2 (en) | Pixel circuit, display device, and method of manufacturing pixel circuit | |
JP6111455B2 (en) | Display panel, display device and electronic device | |
US20090051285A1 (en) | Organic electroluminescence display device | |
US20070146245A1 (en) | Display apparatus | |
JP2007316511A (en) | Active matrix type display device | |
JP4725054B2 (en) | Display device | |
KR20160060623A (en) | Display device | |
JP2009109853A (en) | Active matrix type display device | |
JP2009200336A (en) | Self-luminous type display | |
JP2006058814A (en) | Display apparatus | |
JP2007148215A (en) | Light-emitting device and electronic apparatus | |
JP2009175389A (en) | Display | |
KR101967407B1 (en) | Organic light emitting diode display | |
JP4091322B2 (en) | Display device | |
JP5617319B2 (en) | Display device and electronic device | |
JP2005128040A (en) | Display device | |
JP2004246349A (en) | Organic el display and active matrix substrate | |
JP5212683B2 (en) | Transistor panel and manufacturing method thereof | |
KR20190038150A (en) | Organic Light Emitting Diode Display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070815 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070815 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091021 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20091026 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091105 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101018 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101028 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110301 |