JP4724263B2 - デジタル無線機 - Google Patents
デジタル無線機 Download PDFInfo
- Publication number
- JP4724263B2 JP4724263B2 JP2001259063A JP2001259063A JP4724263B2 JP 4724263 B2 JP4724263 B2 JP 4724263B2 JP 2001259063 A JP2001259063 A JP 2001259063A JP 2001259063 A JP2001259063 A JP 2001259063A JP 4724263 B2 JP4724263 B2 JP 4724263B2
- Authority
- JP
- Japan
- Prior art keywords
- multiplication coefficient
- selection unit
- information
- memory
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、バースト信号送信時に、変調信号の立ち上がり、立ち下がりに対して、包絡値制御を行うデジタル送信機に関するものである。
【０００２】
【従来の技術】
デジタル送信機において、デジタル変調された信号をバースト送信する場合、立ち上がりと立ち下がりの急峻な振幅変化による他のキャリアへの干渉を避けるために、ウィンドウ関数による包絡値制御が行われている。信号のバースト送信のタイミングは、信号フォーマットにより規定されている。図４に、信号フォーマットの例として、信号フォーマット１１を示す。信号フォーマットは送信チャネルの種類によりそれぞれ１スロットごとに決められており、１つの無線システムには信号の立ち上がりのタイミング１３や立ち下がりのタイミング１４が異なる数種類の信号フォーマットがある。信号フォーマット１１を例として包絡値制御を行うと包絡値制御された信号１２のようになる。包絡値制御された信号１２の立ち上げ区間１５、立ち下げ区間１６における包絡線はウィンドウ関数によるものである。
【０００３】
以下に、従来の包絡値制御の方法を図５の機能ブロック図を参照して説明する。図５に示すように、デジタル変調部８は乗算器７に接続される。信号フォーマット情報入力端子２は乗算係数選択部１９に接続され、乗算係数選択部１９は乗算係数メモリ１８と除算器７に接続される。乗算器７はＤ／Ａコンバータ９に接続され、Ｄ／Ａコンバータ９は送信ＲＦ部１０に接続される。また、乗算器７、乗算係数メモリ１８、乗算係数選択部１９によって、包絡値制御部１７を構成している。
【０００４】
デジタル変調部８によりデジタル変調された信号は、乗算器７に入力される。包絡値制御部１７では、送信チャネルに合わせた信号フォーマット情報信号が、フォーマット情報入力端子２より入力され、乗算係数選択部１９に入力される。乗算係数選択部１９は、入力された信号フォーマット情報によって、乗算係数を乗算係数メモリ１８から選択して乗算器７に出力する。ここで、乗算係数メモリ１８は、図６のように、予め信号フォーマットより求めた１スロット分の乗算係数が順番に並べられている。また、多種の信号フォーマットがあるため、信号フォーマットの数だけ乗算係数を用意しておく。
【０００５】
乗算係数選択部１９は、スロットの先頭の時に信号フォーマット情報入力端子２から得られた情報によりどの信号フォーマットであるのかを選択し、その信号フォーマットの乗算係数を乗算係数メモリ１８より並んでいる順番に呼び出して乗算器７へと出力する。乗算器７では、デジタル変調部８より入力されるデジタル変調された信号に、乗算選択部より入力された乗算係数を乗じて、Ｄ／Ａコンバータ９に出力する。Ｄ／Ａコンバータ９では、乗算器７により出力された包絡値制御されたデジタル信号をアナログ信号に変換して、送信ＲＦ部１０へと出力する。以上より、デジタル変調信号の振幅の立ち上がり、立ち下がりに対して包絡値制御を行うことができる。
【０００６】
【発明が解決しようとする課題】
しかしながら、上述の従来の包絡値制御の方法では、それぞれの信号フォーマットに対応させた乗算係数を求めて、その値をメモリに格納しておく必要があり、多種の信号フォーマットに対応させる場合には乗算係数を格納しておくメモリのサイズが大きくなってしまうという問題があった。また、信号フォーマットを追加する際には、使用するメモリを増やさなければならない問題も有していた。
【０００７】
【課題を解決するための手段】
本発明は、上記の問題を解決するためになされたもので、必要最低限となる立ち上げ区間と立ち下げ区間の乗算係数と、サンプル点が立ち上げ区間、もしくは立ち下げ区間であるか、またはそれ以外の区間であるかをあらわす０、１のビット情報により包絡値制御を行うようにしたものである。
【０００８】
【発明の実施の形態】
以下、本発明の実施例を図１〜図４を参照して説明する。図１に示すように、デジタル変調部８は乗算器７に接続される。信号フォーマット情報入力端子２はランプ情報選択部３に接続される。また、ランプ情報メモリ４はランプ情報選択部３に接続され、ランプ情報選択部３は乗算係数選択部５に接続される。乗算係数メモリ６もまた乗算係数選択部５に接続され、乗算係数選択部５は乗算器７に接続される。乗算器７はＤ／Ａコンバータ９に接続され、Ｄ／Ａコンバータ９は送信ＲＦ部１０に接続される。ランプ情報選択部３、ランプ情報メモリ４、乗算係数選択部５、乗算係数メモリ６、乗算器７は包絡値制御部１を構成している。
【０００９】
図１中、デジタル変調部８でデジタル変調された信号は、乗算器７に入力される。包絡値制御部１では、送信チャネルに合わせた信号フォーマット情報が、信号フォーマット情報入力端子２よりランプ情報選択部３に入力される。ランプ情報選択部３では、信号フォーマット情報によりランプ情報をランプ情報メモリ４より選択し、そのランプ情報を乗算係数選択部５に出力する。乗算係数選択部５では入力されたランプ情報を確認し、乗算係数メモリ６より乗算係数を選択して乗算器７へと出力する。乗算器７ではデジタル変調部２より入力された信号に乗算係数選択部５より入力された乗算係数を乗じてＤ／Ａコンバータ９へと出力する。Ｄ／Ａコンバータでは入力されたデジタル信号をアナログ信号へと変換し、送信ＲＦ部１０へと出力する。
【００１０】
包絡値制御部１のランプ情報メモリ４には、それぞれの信号フォーマットの立ち上げ、立ち下げ区間のタイミングを表す情報が、サンプル点毎に、立ち上げ、立ち下げ区間の場合は１、それ以外の場合は０のビット情報を割り当てたものが格納されている。図２に示すように、ランプ情報メモリ４のサイズは１スロットのサンプル点の数となっており、ランプ情報は、サンプル点の順番に、信号フォーマットごと決めたビットの位置に格納されている。図４の信号フォーマット１１を例とすると、包絡値制御された信号１２において立ち上げ区間１３と立ち下げ区間１４のサンプル点のランプ情報は１、それ以外のサンプル点のランプ情報は０が割り当てられている。
【００１１】
また、包絡値制御部１の乗算係数メモリ６は、図３のように、ウィンドウ関数より求めた立ち上げ区間、立ち下げ区間の乗算係数が立ち上げ、立ち下げの順番で格納されている。図１中、包絡値制御部１において、まずランプ情報選択部３は、信号フォーマット情報入力端子２から入力された信号フォーマット情報を確認し、ランプ情報選択部メモリ４より順番に読み出した１ｗｏｒｄのランプ情報から必要なビットを選択して、乗算係数選択部５にランプ情報として出力する。乗算係数選択部５は、ランプ情報選択部３より入力されたランプ情報が０であるか１であるかを確認する。ランプ情報が０である間は、乗算係数メモリ６より一定の乗算係数を読み出し、その値を乗算器７に出力する。一方、ランプ情報が１である間は乗算係数メモリ６より乗算係数を格納されている順番に読み出して乗算器７へと出力する。
【００１２】
乗算器７では、デジタル変調部より入力された信号に、乗算係数選択部５で選択された乗算係数を乗算することで、変調信号の出力を制御する。つまり、ランプ情報が１の間は立ち上げまたは立ち下げ区間の乗算係数を、順番に変調信号に乗算していくことで、振幅の立ち上がり、立ち下がりを実現している。一方、ランプ情報が０の間は乗算係数として一定の値を変調信号に乗算し続けることとなる。
【００１３】
【発明の効果】
本発明は、乗算係数を立ち上げ区間、立ち下げ区間のみの値とし、また各サンプル点の情報を１ビットの情報として複数の信号フォーマットの情報を同じメモリに格納することを可能としたことで、使用するメモリの量を大幅に削減することができ、また信号フォーマットが増えるような場合にも使用するメモリ数を増やさずに対応することができる。
【図面の簡単な説明】
【図１】本発明の一実施例の構成を示す機能ブロック図。
【図２】ランプ情報メモリを示す図。
【図３】本発明の一実施例における乗算係数メモリを示す図。
【図４】信号フォーマットと包絡線の一例を示す図。
【図５】従来例の構成を示す機能ブロック図。
【図６】従来例の乗算係数メモリを示す図。
【符号の説明】
１：包絡値制御部、２：信号フォーマット情報入力端子、
３：ランプ情報選択部、４：ランプ情報メモリ、５：乗算係数選択部、
６：乗算係数メモリ、７：乗算器、８：デジタル変調部、
９：Ｄ／Ａコンバータ、１０：送信ＲＦ部、１１：信号フォーマット、
１２：包絡値制御された信号、１３：立ち上がりタイミング、
１４：立ち下がりタイミング、１５：立ち上げ区間、１６：立ち下げ区間、
１７：包絡値制御部、１８：乗算係数メモリ、１９：乗算係数選択部。
【発明の属する技術分野】
本発明は、バースト信号送信時に、変調信号の立ち上がり、立ち下がりに対して、包絡値制御を行うデジタル送信機に関するものである。
【０００２】
【従来の技術】
デジタル送信機において、デジタル変調された信号をバースト送信する場合、立ち上がりと立ち下がりの急峻な振幅変化による他のキャリアへの干渉を避けるために、ウィンドウ関数による包絡値制御が行われている。信号のバースト送信のタイミングは、信号フォーマットにより規定されている。図４に、信号フォーマットの例として、信号フォーマット１１を示す。信号フォーマットは送信チャネルの種類によりそれぞれ１スロットごとに決められており、１つの無線システムには信号の立ち上がりのタイミング１３や立ち下がりのタイミング１４が異なる数種類の信号フォーマットがある。信号フォーマット１１を例として包絡値制御を行うと包絡値制御された信号１２のようになる。包絡値制御された信号１２の立ち上げ区間１５、立ち下げ区間１６における包絡線はウィンドウ関数によるものである。
【０００３】
以下に、従来の包絡値制御の方法を図５の機能ブロック図を参照して説明する。図５に示すように、デジタル変調部８は乗算器７に接続される。信号フォーマット情報入力端子２は乗算係数選択部１９に接続され、乗算係数選択部１９は乗算係数メモリ１８と除算器７に接続される。乗算器７はＤ／Ａコンバータ９に接続され、Ｄ／Ａコンバータ９は送信ＲＦ部１０に接続される。また、乗算器７、乗算係数メモリ１８、乗算係数選択部１９によって、包絡値制御部１７を構成している。
【０００４】
デジタル変調部８によりデジタル変調された信号は、乗算器７に入力される。包絡値制御部１７では、送信チャネルに合わせた信号フォーマット情報信号が、フォーマット情報入力端子２より入力され、乗算係数選択部１９に入力される。乗算係数選択部１９は、入力された信号フォーマット情報によって、乗算係数を乗算係数メモリ１８から選択して乗算器７に出力する。ここで、乗算係数メモリ１８は、図６のように、予め信号フォーマットより求めた１スロット分の乗算係数が順番に並べられている。また、多種の信号フォーマットがあるため、信号フォーマットの数だけ乗算係数を用意しておく。
【０００５】
乗算係数選択部１９は、スロットの先頭の時に信号フォーマット情報入力端子２から得られた情報によりどの信号フォーマットであるのかを選択し、その信号フォーマットの乗算係数を乗算係数メモリ１８より並んでいる順番に呼び出して乗算器７へと出力する。乗算器７では、デジタル変調部８より入力されるデジタル変調された信号に、乗算選択部より入力された乗算係数を乗じて、Ｄ／Ａコンバータ９に出力する。Ｄ／Ａコンバータ９では、乗算器７により出力された包絡値制御されたデジタル信号をアナログ信号に変換して、送信ＲＦ部１０へと出力する。以上より、デジタル変調信号の振幅の立ち上がり、立ち下がりに対して包絡値制御を行うことができる。
【０００６】
【発明が解決しようとする課題】
しかしながら、上述の従来の包絡値制御の方法では、それぞれの信号フォーマットに対応させた乗算係数を求めて、その値をメモリに格納しておく必要があり、多種の信号フォーマットに対応させる場合には乗算係数を格納しておくメモリのサイズが大きくなってしまうという問題があった。また、信号フォーマットを追加する際には、使用するメモリを増やさなければならない問題も有していた。
【０００７】
【課題を解決するための手段】
本発明は、上記の問題を解決するためになされたもので、必要最低限となる立ち上げ区間と立ち下げ区間の乗算係数と、サンプル点が立ち上げ区間、もしくは立ち下げ区間であるか、またはそれ以外の区間であるかをあらわす０、１のビット情報により包絡値制御を行うようにしたものである。
【０００８】
【発明の実施の形態】
以下、本発明の実施例を図１〜図４を参照して説明する。図１に示すように、デジタル変調部８は乗算器７に接続される。信号フォーマット情報入力端子２はランプ情報選択部３に接続される。また、ランプ情報メモリ４はランプ情報選択部３に接続され、ランプ情報選択部３は乗算係数選択部５に接続される。乗算係数メモリ６もまた乗算係数選択部５に接続され、乗算係数選択部５は乗算器７に接続される。乗算器７はＤ／Ａコンバータ９に接続され、Ｄ／Ａコンバータ９は送信ＲＦ部１０に接続される。ランプ情報選択部３、ランプ情報メモリ４、乗算係数選択部５、乗算係数メモリ６、乗算器７は包絡値制御部１を構成している。
【０００９】
図１中、デジタル変調部８でデジタル変調された信号は、乗算器７に入力される。包絡値制御部１では、送信チャネルに合わせた信号フォーマット情報が、信号フォーマット情報入力端子２よりランプ情報選択部３に入力される。ランプ情報選択部３では、信号フォーマット情報によりランプ情報をランプ情報メモリ４より選択し、そのランプ情報を乗算係数選択部５に出力する。乗算係数選択部５では入力されたランプ情報を確認し、乗算係数メモリ６より乗算係数を選択して乗算器７へと出力する。乗算器７ではデジタル変調部２より入力された信号に乗算係数選択部５より入力された乗算係数を乗じてＤ／Ａコンバータ９へと出力する。Ｄ／Ａコンバータでは入力されたデジタル信号をアナログ信号へと変換し、送信ＲＦ部１０へと出力する。
【００１０】
包絡値制御部１のランプ情報メモリ４には、それぞれの信号フォーマットの立ち上げ、立ち下げ区間のタイミングを表す情報が、サンプル点毎に、立ち上げ、立ち下げ区間の場合は１、それ以外の場合は０のビット情報を割り当てたものが格納されている。図２に示すように、ランプ情報メモリ４のサイズは１スロットのサンプル点の数となっており、ランプ情報は、サンプル点の順番に、信号フォーマットごと決めたビットの位置に格納されている。図４の信号フォーマット１１を例とすると、包絡値制御された信号１２において立ち上げ区間１３と立ち下げ区間１４のサンプル点のランプ情報は１、それ以外のサンプル点のランプ情報は０が割り当てられている。
【００１１】
また、包絡値制御部１の乗算係数メモリ６は、図３のように、ウィンドウ関数より求めた立ち上げ区間、立ち下げ区間の乗算係数が立ち上げ、立ち下げの順番で格納されている。図１中、包絡値制御部１において、まずランプ情報選択部３は、信号フォーマット情報入力端子２から入力された信号フォーマット情報を確認し、ランプ情報選択部メモリ４より順番に読み出した１ｗｏｒｄのランプ情報から必要なビットを選択して、乗算係数選択部５にランプ情報として出力する。乗算係数選択部５は、ランプ情報選択部３より入力されたランプ情報が０であるか１であるかを確認する。ランプ情報が０である間は、乗算係数メモリ６より一定の乗算係数を読み出し、その値を乗算器７に出力する。一方、ランプ情報が１である間は乗算係数メモリ６より乗算係数を格納されている順番に読み出して乗算器７へと出力する。
【００１２】
乗算器７では、デジタル変調部より入力された信号に、乗算係数選択部５で選択された乗算係数を乗算することで、変調信号の出力を制御する。つまり、ランプ情報が１の間は立ち上げまたは立ち下げ区間の乗算係数を、順番に変調信号に乗算していくことで、振幅の立ち上がり、立ち下がりを実現している。一方、ランプ情報が０の間は乗算係数として一定の値を変調信号に乗算し続けることとなる。
【００１３】
【発明の効果】
本発明は、乗算係数を立ち上げ区間、立ち下げ区間のみの値とし、また各サンプル点の情報を１ビットの情報として複数の信号フォーマットの情報を同じメモリに格納することを可能としたことで、使用するメモリの量を大幅に削減することができ、また信号フォーマットが増えるような場合にも使用するメモリ数を増やさずに対応することができる。
【図面の簡単な説明】
【図１】本発明の一実施例の構成を示す機能ブロック図。
【図２】ランプ情報メモリを示す図。
【図３】本発明の一実施例における乗算係数メモリを示す図。
【図４】信号フォーマットと包絡線の一例を示す図。
【図５】従来例の構成を示す機能ブロック図。
【図６】従来例の乗算係数メモリを示す図。
【符号の説明】
１：包絡値制御部、２：信号フォーマット情報入力端子、
３：ランプ情報選択部、４：ランプ情報メモリ、５：乗算係数選択部、
６：乗算係数メモリ、７：乗算器、８：デジタル変調部、
９：Ｄ／Ａコンバータ、１０：送信ＲＦ部、１１：信号フォーマット、
１２：包絡値制御された信号、１３：立ち上がりタイミング、
１４：立ち下がりタイミング、１５：立ち上げ区間、１６：立ち下げ区間、
１７：包絡値制御部、１８：乗算係数メモリ、１９：乗算係数選択部。
Claims (1)
- 送信部においてランプ情報選択部、ランプ情報メモリ、乗算係数選択部、乗算係数メモリおよび乗算器を有し、
前記ランプ情報メモリには、信号フォーマットにおける立ち上げ、立ち下げ区間とそれ以外の区間を表すランプ情報が1スロットのサンプル点毎に1,0のビット情報として格納され、
前記乗算係数メモリには、前記立ち上げ、立ち下げ区間における乗算係数が格納され、
前記ランプ情報選択部は、前記ランプ情報メモリに格納されたサンプル点毎のビット情報を前記乗算係数選択部に出力し、
前記乗算係数選択部は、前記ランプ情報選択部より入力されたビット情報が前記立ち上げ、立ち下げ区間を示すものである場合に、前記乗算係数メモリに格納されている乗算係数を読み出して前記乗算器に出力し、
前記乗算器は、前記乗算係数選択部により入力された乗算係数を用いて、デジタル変調されたバースト信号の立ち上がりと立ち下がりにおいて包絡値制御を行うように構成したことを特徴とするデジタル無線機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001259063A JP4724263B2 (ja) | 2001-08-29 | 2001-08-29 | デジタル無線機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001259063A JP4724263B2 (ja) | 2001-08-29 | 2001-08-29 | デジタル無線機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003069657A JP2003069657A (ja) | 2003-03-07 |
| JP4724263B2 true JP4724263B2 (ja) | 2011-07-13 |
Family
ID=19086492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001259063A Expired - Lifetime JP4724263B2 (ja) | 2001-08-29 | 2001-08-29 | デジタル無線機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4724263B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4903789B2 (ja) * | 2006-03-31 | 2012-03-28 | パナソニック株式会社 | 送信装置及び変調方式切替方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05199164A (ja) * | 1992-01-20 | 1993-08-06 | Japan Radio Co Ltd | Ｔｄｍａ通信システム |
| JPH06296183A (ja) * | 1993-04-08 | 1994-10-21 | Matsushita Electric Ind Co Ltd | バースト波形発生装置 |
| JP2003060722A (ja) * | 2001-08-17 | 2003-02-28 | Matsushita Electric Ind Co Ltd | バースト送信出力制御回路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03213029A (ja) * | 1990-01-18 | 1991-09-18 | Japan Radio Co Ltd | 直交変調器 |
| JP2675468B2 (ja) * | 1991-11-27 | 1997-11-12 | 三洋電機株式会社 | バースト送信装置 |
| JPH05268279A (ja) * | 1992-03-23 | 1993-10-15 | Sony Corp | バースト送信装置 |
| JPH09224061A (ja) * | 1996-02-16 | 1997-08-26 | Casio Comput Co Ltd | ランプ応答回路 |
-
2001
- 2001-08-29 JP JP2001259063A patent/JP4724263B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05199164A (ja) * | 1992-01-20 | 1993-08-06 | Japan Radio Co Ltd | Ｔｄｍａ通信システム |
| JPH06296183A (ja) * | 1993-04-08 | 1994-10-21 | Matsushita Electric Ind Co Ltd | バースト波形発生装置 |
| JP2003060722A (ja) * | 2001-08-17 | 2003-02-28 | Matsushita Electric Ind Co Ltd | バースト送信出力制御回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003069657A (ja) | 2003-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5404378A (en) | Distortion compensating circuit | |
| EP0416613B1 (en) | Transmission power control circuit | |
| US5222104A (en) | Gain control circuit for radio transmitter | |
| EP0468507B1 (en) | Automatic power control apparatus | |
| US8363751B2 (en) | Communication method and communication system | |
| WO2002093528A1 (en) | Economical extension of the operating distance of an rf remote link accommodating information signals having differing carrier frequencies | |
| AU668448B2 (en) | Time-division multiplex communication transmission apparatus | |
| CA2235330A1 (en) | Method for transmitting digital data via noise-encumbered radio channels and device for receiving digital data transmitted via noise-encumbered radio channels | |
| WO2002093527A1 (en) | Economical extension of the operating distance of an rf remote link accommodating ir remote controls having differing ir carrier frequencies | |
| JP4724263B2 (ja) | デジタル無線機 | |
| KR920017379A (ko) | 수신기의 자동주파수 제어방법 및 그 방법을 실시하는 장치 | |
| US7239678B2 (en) | Front end automatic gain control circuit using a control word generator | |
| EP2073546A1 (en) | Desired bit rate dvb-h signal forming method and device | |
| JP3300185B2 (ja) | 無線機および無線機の使用方法 | |
| US7095795B1 (en) | Multi-rate transmission apparatus | |
| US6239666B1 (en) | Uniform amplitude modulator | |
| JP2611673B2 (ja) | 無線送信出力制御回路 | |
| GB2319148A (en) | Noise level determination in a quadrature amplitude modulated signal | |
| JP3043724B1 (ja) | 信号補正装置および該装置を用いた通信装置 | |
| JPH0254707B2 (ja) | ||
| JP2963850B2 (ja) | 通信システムにおける移動局及び基地局送信タイミング測定装置 | |
| JP2004096177A (ja) | 復調器，並びにこれを用いた受信機，車載器，及び路側装置 | |
| JP2002290484A (ja) | バースト送信方法と装置 | |
| JP2001060981A (ja) | リニア復調方法およびリニア復調を行なう無線機 | |
| JPH0734560B2 (ja) | オン・オフキーイング変調回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080331 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100804 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100817 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101014 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110405 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110409 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |