JPH0734560B2 - オン・オフキーイング変調回路 - Google Patents
オン・オフキーイング変調回路Info
- Publication number
- JPH0734560B2 JPH0734560B2 JP1122989A JP12298989A JPH0734560B2 JP H0734560 B2 JPH0734560 B2 JP H0734560B2 JP 1122989 A JP1122989 A JP 1122989A JP 12298989 A JP12298989 A JP 12298989A JP H0734560 B2 JPH0734560 B2 JP H0734560B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- keying
- information
- circuit
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明はオン・オフキーイング変調回路に関する。
（従来技術） 従来のオン・オフキーイング変調を用いた送信機の場
合、持続波をオン・オフキーイングするキーイング情報
を送信電力の利得調整電圧と連動させ、この利得調整電
圧に所定時定数をアナログ的に持たせて、キーイング時
のキークリックを抑えたり、送信信号の立上り、立下り
時の帯域の広がりを抑制している。
合、持続波をオン・オフキーイングするキーイング情報
を送信電力の利得調整電圧と連動させ、この利得調整電
圧に所定時定数をアナログ的に持たせて、キーイング時
のキークリックを抑えたり、送信信号の立上り、立下り
時の帯域の広がりを抑制している。
（発明が解決しようとする問題点） しかし上記した如き従来例によるときは、アナログ的に
作られた時定数回路を帯域を抑えるのに、充分、かつ正
確な時定数を有するものを得るのが困難であるという問
題点があった。さらに立上りと立下りの時定数を完全に
同一にすることは容易ではなく、被変調波の占有帯域幅
はどちらか急峻な方に依存して広がってしまうという問
題点があった。
作られた時定数回路を帯域を抑えるのに、充分、かつ正
確な時定数を有するものを得るのが困難であるという問
題点があった。さらに立上りと立下りの時定数を完全に
同一にすることは容易ではなく、被変調波の占有帯域幅
はどちらか急峻な方に依存して広がってしまうという問
題点があった。
本発明は上記の問題点を解決したオン・オフキーイング
変調回路を提供することを目的とする。
変調回路を提供することを目的とする。
（問題点を解決するための手段） 本発明は上記の問題点を解決するために次の如く構成し
た。
た。
オン・オフキーイング情報を標本化して取り込む入力手
段と、入力手段からの出力を受けて入力オン・オフキー
イング情報の立上り部分と立ち下がり部分とにおいてガ
ウス波形出力に対応する出力を得るためのデイジタル信
号処理方式の波形整形手段と、波形整形手段からの出力
とデイジタル変調のための搬送波とを乗算する乗算回路
と、乗算回路の出力をアナログ信号に変換するデイジタ
ル／アナログ変換手段とを備えた。
段と、入力手段からの出力を受けて入力オン・オフキー
イング情報の立上り部分と立ち下がり部分とにおいてガ
ウス波形出力に対応する出力を得るためのデイジタル信
号処理方式の波形整形手段と、波形整形手段からの出力
とデイジタル変調のための搬送波とを乗算する乗算回路
と、乗算回路の出力をアナログ信号に変換するデイジタ
ル／アナログ変換手段とを備えた。
（作用） 入力手段によってオン・オフキーイング情報が標本化さ
れる。したがって入力手段からの出力はオン・オフキー
イング信号の高電位部分が標本化されることになる。ま
た入力手段からの出力を受けて、波形整形手段からは入
力オン・オフキーイング情報の立上り部分と立ち下がり
部分とにおいてガウス波形出力に対応する出力が得られ
る。この場合、波形整形手段はデイジタル信号処理方式
のためアナログ回路で実現した場合よりも理想に近い出
力が得られる。波形整形手段からの出力は搬送波と乗算
手段で乗算され、乗算出力はデイジタル／アナログ変換
手段によってアナログ信号に変換される。前記乗算はデ
イジタル的に演算されるが、デイジタル／アナログ変換
手段と乗算手段とは協働してAM変調機と等価に作用す
る。この結果、オン・オフキーイングされた持続波出力
を得ることができる。
れる。したがって入力手段からの出力はオン・オフキー
イング信号の高電位部分が標本化されることになる。ま
た入力手段からの出力を受けて、波形整形手段からは入
力オン・オフキーイング情報の立上り部分と立ち下がり
部分とにおいてガウス波形出力に対応する出力が得られ
る。この場合、波形整形手段はデイジタル信号処理方式
のためアナログ回路で実現した場合よりも理想に近い出
力が得られる。波形整形手段からの出力は搬送波と乗算
手段で乗算され、乗算出力はデイジタル／アナログ変換
手段によってアナログ信号に変換される。前記乗算はデ
イジタル的に演算されるが、デイジタル／アナログ変換
手段と乗算手段とは協働してAM変調機と等価に作用す
る。この結果、オン・オフキーイングされた持続波出力
を得ることができる。
また、波形整形手段からは入力オン・オフキーイング情
報の立上り部分と立ち下がり部分とにおいてガウス波形
出力に対応する出力が得られるため、サイドローブの広
がりが最小になって被変調波の占有帯域幅の広がりは最
小に抑えられることになる。
報の立上り部分と立ち下がり部分とにおいてガウス波形
出力に対応する出力が得られるため、サイドローブの広
がりが最小になって被変調波の占有帯域幅の広がりは最
小に抑えられることになる。
（実施例） 以下、本発明を実施例により説明する。
第１図は本発明の一実施例の構成を示すブロック図であ
る。
る。
オン・オフキーイング情報、すなわちバイナリ信号を、
信号発生器８から出力されるサンプリング周波数ｓの
出力によって、サンプリング回路１でサンプリングす
る。サンプリング回路１によりサンプリングされたオン
・オフキーイング情報は、その情報が高電位か底電位か
を判別器２にて判別する。３はオン・オフキーイング情
報中の立上り情報および立下り情報を得てステップ応答
がガウシャン特性の応答になるようなデイジタル値が記
憶させてあり、オン・オフキーイング情報の方形波を波
形整形する波形整形手段としてのROMフィルタである。
判別回路２からの出力はROMフィルタ３に供給し、オン
・オフキーイング情報中の立上り、立下り部でガウシャ
ン特性の応答となる出力データを、かつ前記立上り、立
下り部間において一定応答になる出力データをサンプリ
ング回路１によるサンプリング周期に同期して読み出
し、読み出したROMフィルタ３からの出力データをAM変
調を行なわせるための乗算器４に供給し、サンプリング
周期1/ｓ間に0,1,0,−１の値をとる周波数ｃ＝ｓ
/4の搬送波を乗算する。９は搬送波を発生する信号発生
器である。
信号発生器８から出力されるサンプリング周波数ｓの
出力によって、サンプリング回路１でサンプリングす
る。サンプリング回路１によりサンプリングされたオン
・オフキーイング情報は、その情報が高電位か底電位か
を判別器２にて判別する。３はオン・オフキーイング情
報中の立上り情報および立下り情報を得てステップ応答
がガウシャン特性の応答になるようなデイジタル値が記
憶させてあり、オン・オフキーイング情報の方形波を波
形整形する波形整形手段としてのROMフィルタである。
判別回路２からの出力はROMフィルタ３に供給し、オン
・オフキーイング情報中の立上り、立下り部でガウシャ
ン特性の応答となる出力データを、かつ前記立上り、立
下り部間において一定応答になる出力データをサンプリ
ング回路１によるサンプリング周期に同期して読み出
し、読み出したROMフィルタ３からの出力データをAM変
調を行なわせるための乗算器４に供給し、サンプリング
周期1/ｓ間に0,1,0,−１の値をとる周波数ｃ＝ｓ
/4の搬送波を乗算する。９は搬送波を発生する信号発生
器である。
乗算器４からの乗算出力はD/A変換器５に供給してアナ
ログ信号に変換し、D/A変換器５から出力されるアナロ
グ信号をアナログスイッチ６で所定のパルス幅に切り取
って、所望周波数のパワーが最大となるように設定し、
バンドパスフィルタ７を介して被変調器として取り出
す。バンドパスフィルタ７はアナログ方式のフィルタで
ある。
ログ信号に変換し、D/A変換器５から出力されるアナロ
グ信号をアナログスイッチ６で所定のパルス幅に切り取
って、所望周波数のパワーが最大となるように設定し、
バンドパスフィルタ７を介して被変調器として取り出
す。バンドパスフィルタ７はアナログ方式のフィルタで
ある。
上記した本発明の一実施例において、オン・オフキーイ
ング情報の一部は第２図（Ａ）に示す如くであり、サン
プリング回路１においてサンプリング周期1/ｓ毎に、
サンプリングされる。したがってサンプリング回路１か
らの出力は第２図（Ｂ）に示す如くである。第２図
（Ｂ）に示したサンプリング回路１からの出力は判別回
路２に供給されサンプリング回路１からの出力が高電位
か、底電位かが判別される。
ング情報の一部は第２図（Ａ）に示す如くであり、サン
プリング回路１においてサンプリング周期1/ｓ毎に、
サンプリングされる。したがってサンプリング回路１か
らの出力は第２図（Ｂ）に示す如くである。第２図
（Ｂ）に示したサンプリング回路１からの出力は判別回
路２に供給されサンプリング回路１からの出力が高電位
か、底電位かが判別される。
ROMフィルタ３にはサンプリング周波数の１サンプル期
間毎のガウシャンフィルタのステップ応答が任意の番地
より順に記憶させてある。判別回路２からの出力供給開
始によりオン・オフキーイング情報の立上りの情報を得
て、立上りの情報によりステップ応答が“0"から順次
“1"に限りなく近づく出力データに変換されて、判別回
路２からの判別出力すなわちサンプリング周期毎に読み
出される（第２図（Ｃ）のａ〜ｂ区間）。また、判別回
路２からの出力供給が一旦終了されたことによりオン・
オフキーイング情報の立下りの情報を得る。第２図
（Ｃ）のａ〜ｂ区間後は立下り情報が得られるまで判別
回路２からの判別出力毎に“1"の出力データが読み出さ
れ（第２図（Ｃ）のｂ〜ｃ区間）、立下り情報を得たと
きからステップ応答が“1"から順次“0"に到る出力デー
タに変換されて、サンプリング毎に読み出される。した
がってROMフィルタ３からの出力データを模式的に示せ
ば第２図（Ｃ）に示す如くになる。なお第２図（Ｃ）に
おいてｃに続く区間は区間ａ〜ｂと逆方向にアドレス指
定されてデータを読み出している区間である。ROMフィ
ルタ３からの出力データが“1"から“0"に減少していき
“0"にまで低下すると次のオン・オフキーイング信号の
立上り待ちの状態となる。
間毎のガウシャンフィルタのステップ応答が任意の番地
より順に記憶させてある。判別回路２からの出力供給開
始によりオン・オフキーイング情報の立上りの情報を得
て、立上りの情報によりステップ応答が“0"から順次
“1"に限りなく近づく出力データに変換されて、判別回
路２からの判別出力すなわちサンプリング周期毎に読み
出される（第２図（Ｃ）のａ〜ｂ区間）。また、判別回
路２からの出力供給が一旦終了されたことによりオン・
オフキーイング情報の立下りの情報を得る。第２図
（Ｃ）のａ〜ｂ区間後は立下り情報が得られるまで判別
回路２からの判別出力毎に“1"の出力データが読み出さ
れ（第２図（Ｃ）のｂ〜ｃ区間）、立下り情報を得たと
きからステップ応答が“1"から順次“0"に到る出力デー
タに変換されて、サンプリング毎に読み出される。した
がってROMフィルタ３からの出力データを模式的に示せ
ば第２図（Ｃ）に示す如くになる。なお第２図（Ｃ）に
おいてｃに続く区間は区間ａ〜ｂと逆方向にアドレス指
定されてデータを読み出している区間である。ROMフィ
ルタ３からの出力データが“1"から“0"に減少していき
“0"にまで低下すると次のオン・オフキーイング信号の
立上り待ちの状態となる。
ROMフィルタ３から出力されてくるデータは、乗算器４
において信号発生器９から出力される0,1,0,−1,0,1,…
の搬送波と乗算される。乗算器４の出力は模式的に第２
図（Ｄ）に示す如くになる。乗算器４の出力はD/A変換
器５においてアナログ信号に変換され、アナログスイッ
チ６にて両端側が切り取られ、所望の周波数パワーが最
大となるようにされたうえ、バンドパスフィルタ７を介
して不要周波数成分が除去されて出力される。
において信号発生器９から出力される0,1,0,−1,0,1,…
の搬送波と乗算される。乗算器４の出力は模式的に第２
図（Ｄ）に示す如くになる。乗算器４の出力はD/A変換
器５においてアナログ信号に変換され、アナログスイッ
チ６にて両端側が切り取られ、所望の周波数パワーが最
大となるようにされたうえ、バンドパスフィルタ７を介
して不要周波数成分が除去されて出力される。
ここで乗算器４による乗算はデイジタル処理であるが、
D/A変換器５でアナログ変換される。そこで乗算器４とD
/A変換器５とは協働してAM変調器として作用する。
D/A変換器５でアナログ変換される。そこで乗算器４とD
/A変換器５とは協働してAM変調器として作用する。
バンドパスフィルタ７からはオン・オフキーイングされ
た持続波が出力される。
た持続波が出力される。
また、サンプリング回路１、判別回路２、ROMフィルタ
３、乗算器４はマイクロコンピュータで構成することも
でき、マイクロコンピュータで構成したときはSSB、FM
等の他の変調も可能となり、オールモードの変調器を得
ることができる。
３、乗算器４はマイクロコンピュータで構成することも
でき、マイクロコンピュータで構成したときはSSB、FM
等の他の変調も可能となり、オールモードの変調器を得
ることができる。
（発明の効果） 以上説明した如く本発明によれば、入力手段、波形整形
手段、乗算手段はデイジタル信号処理で行なえるため、
マイクロコンピュータ、または専用の集積回路で構成で
き、小型化および高性能化が可能である。
手段、乗算手段はデイジタル信号処理で行なえるため、
マイクロコンピュータ、または専用の集積回路で構成で
き、小型化および高性能化が可能である。
また、波形整形手段は入力オン・オフキーイング情報の
立上り部分と立ち下がり部分とをガウス波形出力に対応
する出力に整形する等価的なフィルタであり、この特性
はデイジタル信号処理にて得られるため、コンピュータ
で計算したデータを用いることができ、アナログ回路で
実現させた場合に比して理想に近い正確な特性とするこ
とができる。
立上り部分と立ち下がり部分とをガウス波形出力に対応
する出力に整形する等価的なフィルタであり、この特性
はデイジタル信号処理にて得られるため、コンピュータ
で計算したデータを用いることができ、アナログ回路で
実現させた場合に比して理想に近い正確な特性とするこ
とができる。
さらにまた、波形整形手段の応答が理想に近いので、オ
ン・オフキーイング変調された持続波の占有帯域も理想
に近いものとなる。
ン・オフキーイング変調された持続波の占有帯域も理想
に近いものとなる。
第１図は本発明の一実施例の構成を示すブロック図。 第２図は本発明の一実施例の作用の説明に供する模式波
形図。 １……サンプリング回路、２……判別回路、３……ROM
フィルタ、４……乗算器、５……D/A変換器、６……ア
ナログスイッチ、７……バンドパスフィルタ、９……信
号発生器。
形図。 １……サンプリング回路、２……判別回路、３……ROM
フィルタ、４……乗算器、５……D/A変換器、６……ア
ナログスイッチ、７……バンドパスフィルタ、９……信
号発生器。
Claims (1)
- 【請求項１】オン・オフキーイング情報を標本化して取
り込む入力手段と、入力手段からの出力を受けて入力オ
ン・オフキーイング情報の立上り部分と立ち下がり部分
とにおいてガウス波形出力に対応する出力を得るための
デイジタル信号処理方式の波形整形手段と、波形整形手
段からの出力とデイジタル変調のための搬送波とを乗算
する乗算手段と、乗算手段の出力をアナログ信号に変換
するデイジタル／アナログ変換手段とを備えたことを特
徴とするオン・オフキーイング変調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1122989A JPH0734560B2 (ja) | 1989-05-18 | 1989-05-18 | オン・オフキーイング変調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1122989A JPH0734560B2 (ja) | 1989-05-18 | 1989-05-18 | オン・オフキーイング変調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0220942A JPH0220942A (ja) | 1990-01-24 |
| JPH0734560B2 true JPH0734560B2 (ja) | 1995-04-12 |
Family
ID=14849536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1122989A Expired - Fee Related JPH0734560B2 (ja) | 1989-05-18 | 1989-05-18 | オン・オフキーイング変調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0734560B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3362672B2 (ja) | 1998-07-30 | 2003-01-07 | 日本電気株式会社 | Ａｓｋ変調装置及びａｓｋ変調方法 |
| KR101311405B1 (ko) * | 2005-05-19 | 2013-09-25 | 넥스테스트 시스템즈 코포레이션 | 스마트 카드들을 테스트하기 위한 시스템 및 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5122771A (ja) * | 1974-08-20 | 1976-02-23 | Matsushita Electric Ind Co Ltd | Hikyokuseikobunshifuirumuno kinzokukahoho |
| JPS59189756A (ja) * | 1983-04-11 | 1984-10-27 | Sony Corp | デイジタルａｍ変調回路 |
-
1989
- 1989-05-18 JP JP1122989A patent/JPH0734560B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0220942A (ja) | 1990-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4871987A (en) | FSK or am modulator with digital waveform shaping | |
| US4855894A (en) | Frequency converting apparatus | |
| US5640428A (en) | Direct conversion receiver | |
| US5923190A (en) | Phase detector having a sampling circuit | |
| EP0370473A3 (en) | Digital filter | |
| EP0374214B1 (en) | Variable rate rectangular matched filter | |
| US4634966A (en) | Binary processing of sound spectrum | |
| EP0389032A1 (en) | Pulse generators | |
| JPH0734560B2 (ja) | オン・オフキーイング変調回路 | |
| JP3072509B2 (ja) | Ｐａｍ方式通信装置のタイミング制御回路 | |
| US5345188A (en) | Sigma-delta digital FM demodulator | |
| EP0285252A3 (en) | Digital signal demodulation | |
| US4535295A (en) | Method and device for controlling the phase of timing signal | |
| EP1059726B1 (en) | FM demodulator | |
| JP2000270030A (ja) | Ｆｓｋ信号復調回路 | |
| JPH066596Y2 (ja) | 変調器 | |
| JP3182894B2 (ja) | 受信入力電界強度検出回路 | |
| JP2668721B2 (ja) | リミツタ補間型ｄｆｔ演算方式 | |
| JP2627320B2 (ja) | スペクトラム拡散信号復調回路 | |
| RU2195074C2 (ru) | Аналоговый приемник однополосных сигналов с фазовой модуляцией | |
| JPH0710072B2 (ja) | 角度変調回路 | |
| US5003504A (en) | FM modulator for an input impulse signal | |
| JP2765417B2 (ja) | クロック抽出回路 | |
| SU1113760A1 (ru) | Устройство дл распозновани импульсных частотно-модулированных сигналов | |
| JPS55117365A (en) | N-phase phase error detector |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |