SU1113760A1 - Устройство дл распозновани импульсных частотно-модулированных сигналов - Google Patents

Устройство дл распозновани импульсных частотно-модулированных сигналов Download PDF

Info

Publication number
SU1113760A1
SU1113760A1 SU833619876A SU3619876A SU1113760A1 SU 1113760 A1 SU1113760 A1 SU 1113760A1 SU 833619876 A SU833619876 A SU 833619876A SU 3619876 A SU3619876 A SU 3619876A SU 1113760 A1 SU1113760 A1 SU 1113760A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
frequency
frequency amplifier
detector
Prior art date
Application number
SU833619876A
Other languages
English (en)
Inventor
Анатолий Павлович Дятлов
Евгений Иванович Коваленко
Original Assignee
Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Таганрогский радиотехнический институт им.В.Д.Калмыкова filed Critical Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority to SU833619876A priority Critical patent/SU1113760A1/ru
Application granted granted Critical
Publication of SU1113760A1 publication Critical patent/SU1113760A1/ru

Links

Landscapes

  • Radar Systems Or Details Thereof (AREA)

Abstract

УСТРОЙСТВО ДЛЯ РАСПОЗНАВАНИЯ ИМПУЛЬСНЬК ЧАСТОТНО-МОДУЛИРОВАННЫХ СИГНАЛОВ, содержащее последовательно соединенные усилитель высокой частоты и преобразователь частоты, а также накопитель, пороговый блок, амплитудный детектор, частотный детектор и усилитель промежуточной частоты, причем выход усилител  промежуточной частоты подключен к входам амплитудного детектора и частотного детектора , отличающеес  тем, что, с целью расширени  функциональных возможностей путем увеличени  числа типов распознаваемых сигналов. в него введены последовательно соединенные лини  задержки и перемножитель , интегратор, фopм фoвateль двухпол рных импульсов, блок стробировани , вычислитель модул , формирователь положительных импульсов и триггер , причем выход усилител  высокой частоты подключен к входу линии задержки , выход перёмножител  соединен с входом усилител  промежуточной частоты, второй вход перемножител  подключен к выходу преобразовател  частоты, выход частотного детектора через последовательно соединенные формирователь двухпол рных импуль§ сов, блок стробировани , накопитель, вычислитель модул  и пороговый блок СО подключен к первому входу триггера, выход амплитудного детектора через формирователь положительных импульсов подключен к вторым входам блока стробировани  и триггера, а также к входу интегратора, выход интегратора соединен с вторым входом порогового блока, а выход триггера  вл етс  выходом устройства распознавани  00 импульсных частотно-модулированных сигналов. О5

Description

Изобретение относитс  к радиотехнике и может быть использовано в радиолокации и св зи при построе нии распознающих автоматов и в качестве составной части устройства дл  приема радиосигналов. Известно устройство дл  распознавани  радиосигналов, содержащее первый и второй анализаторы мгновенного спектра, блок логической обработки, три преобразовател  аналог-код, частотный детектор, вход которого ключей к входу устройства, а выход к первому входу первого анализатора мгновенного спектра, амплитудный детектор, вход которого подключен к входу устройства, а выход - к второму входу первого анализатора мгновен ного спектра, блок клиппировани , один вход которого подключен к выход частотного детектора, а другой вход к выходу амплитудного детектора, блок сравнени , один вход которого подключен к выходу первого анализатора мгновенного спектра, а другой вход через второй анализатор мгновен ного спектра - к выходу блока клиппи ровани , причем выход частотного детектора , выход амплитудного детектора и выход блока сравнени  через соответствующие преобразователи аналог-код соединены с соответствующи , ми входами блока логической обработки 1 . Однако это устройство не позвол  ет распознавать импульсные сигналы с плавным монотонным законом изменени  частоты. Наиболее близким к изобретению  вл етс  устройство дл  распознавани импульсных сигналов с внутриимпульсной модул цией, содержащее последовательно соединенные усилитель высокой частоты и преобразователь частоты , а также накопитель, пороговый блок, амплитудный детектор, частотный детектор и усилитель промежуточной частоты, причем выход усилител  промежуточной частоты подключен к входам ам1гпитудного детектора и час тотного детектора 2. Однако известное устройство не позвол ет проводить распознавание сигналов с нарастающим и убывающим монотонным запором частотной модул  цин. Цель изобретени  - расширение функциональных возможностей путем увеличени  числа типов распознаваемых сигналов. Дл  этого в устройство дл  распознавани  импульсных частотно-модулированных сигналов, содержащее пос-ледовательно соединенные усилитель высокой частоты и преобразователь частоты, а также накопитель, пороговый блок, амплитудный детектор, частотный детектор и усилитель промежуточной частоты, причем выход усилител  промежуточной частоты подключен к входам амплитудного детектора , и частотного детектора, введены последовательно соединенные лини  задержки и перемножитель, интегратор, формирователь двухпол рных импульсов , блок стробировани , вычислитель модул , формирователь положительных импульсов и триггер, причем выход усилител  высокой частоты подключен к входу линии задержки, выход перемножител  соединен с входом усилител  промежуточной частоты, второй вход перемножител  подключен к выходу преобразовател  частоты, выход частотного детектора через последовательно соединенные формирователь двухпол рных импульсов, блок стробировани , накопитель, вычислитель модул  и пороговый блок подключен к п.ервому входу триггера, выход амплитудного детектора через формирователь положительных импульсов подключен к вторым входам блока стробировани  и триггера, а также к входу интегратора , выход интегратора соединен с вторым вход.ем порогового блока, а выход триггера  вл етс  выходом устройства распознавани  импульсных частотно-модулированных сигналов. На чертеже представлена структурна  электрическа  схема устройства дл  распознавани  импульсных частотно-модулированных сигналов. Устройство содержит усилитель 1 высокой частоты, преобразователь 2 частоты, перемножитель 3, линию 4 задержки, усилитель 5 промежуточной частоты, амплитудный детектор 6, формирователь 7 пбложительных импульсов, интегратор 8, пороговый блок 9, вычислитель 10 модул , накопитель 11, блок 12 стробировани ,, формирователь 13 двухпол рных импульсов, частотнъй детектор 14 и триггер 15. Устройство дл  распознавани  импульсных частотно-модулированных СИ1-налов работает следую11№1м образом. На вход усилител  1 поступает импульсньш частотно-модулированный сигнал вида A(t)Cos(27fo t+(t) приОссьг,, при и , где A(t) - огибающа  сигнала; 0(t) функци  угловой (фазовой) модул ции; fe - несуща  частота; fu. длительность сигнала, причем функци  i(t), а также длительность сигнала LI и несуща  частота априорно неизвестны. После усилени  в усилителе 1 сигнал S(t) поступает одновременно на .входы преобразовател  2 частоты и линии А задержки. Величина задержки Iсигнеша tfl в линии 4 задержки выбираетс  так, чтобы t,j была много мень ше ожидаемой минимальной длительности сигнала S(t). В преобразователе 2 частоты сигнал сдвигаетс  по спектру на частоту пр ПР пром жуточна  частота, совпадающа  с цент ральной частотой настройки усилител  5 промежуточный частоты. С выхода преобразовател  2 частоты сигнал Зпч (t) поступает на первый вход пере множител  3, а задержанный линией 4 задержки сигнал S (t)S(t-t,3 подаетс  на второй вход переменожител  3, на выходе которого формируютс  компоненты с частотами и +2f5 Выходной сигнал перемножител  3 поступает на вход усилител  5 промежуточной частоты с полосой пропускани  д f пр равной 2 /s/moYt j , где /3/чо| - максимальна  ожидаема  абсолютна  величина скорости изменени  частоты частотно-модулированного сигнала S(t). На выходе усилител  5 промежуточной частоты независимо от значени  несущей частоты f вьщел ет с  компонента со спектром, сосредоточенным в окрестности частоты fnp . Выходной сигнал (t) усилител  5 промежуточной частоты имеет вид , м ГАЙА«:-г,)С05()) . ID при г i. , .(2) при и . Сигнал Зчпч.(ь) одновременно посту пает на вход амплитудного детектора и на вход частотного детектора 14, Н выходе амплитудного детектора 6 выдел етс  (1гибающл  сигнала Зущц (t), котора  с помощью формировател  7 положительных импульсов преобразуетс  в положительный пр моугольный импульс единичной амплитуды с длительностью tj Tii и равной длительности сигнала (t) . Этот импульс используетс  дл  управлени  работой триггера 15, дл  формировани  порогового напр жени  порогового блока 9 путем интегрировани  импульса в интеграторе 8, а также дл  управлени  блоком 12 стробировани . В случае воздействи  на входе устройства сигнала S(t) с плавным законом изменени  частоты выходное напр жение Оцв (t) частотного детектора 14 можно представить в виде ицс (t) а 5чо (t)T;,3 где ЗЧР - крутизна дискриминационной характеристики; . 1 (t) y(t) TTj текуща  скорость изменени  частоты сигнала S(t). Напр жение Иь (t) поступает на вход формировател  13 двухпол рных импульсов, имеющего амплитудную характеристику вида ии,( .%i%dJ V Г (VJ, ( 1 при X О где Sign(x)0 при X 0 - знакова  -1 при X О функци ; UQ - фиксированный уровень. Формирователь 13 имеет зону нечувствительности , т.е. когда входное напр жение находитс  в пределах (-Uo) - (UQ), выходное напр жение равно нулю. Величина уровн  Uo выбираетс  исход  из следующего. Так как простой сигнал без внутриимпульсной модул ции представл ет собой частный случай частотно-модулированного сигнала, когда модуль /J (t)/ равен нулю, то необходимо задать некоторый минимальный модуль /5/mirt , характеризующий факт принадлежности анализируемого сигнала к классу сигналов с частотной модул цией. В качестве критери  принадлежности может быть использована величина /jMM . Если дл  всех te(0,tu) модуль /r(t)/i/ff/vTifv4 , то Sf1 следует I считать, что у сигнала S(t) частбтна  модул тда  отсутствует. Мин мальному модулю скорости изменени  частоты /5/m{v соответствует величина напр жени  на выходе частотного детектора 14, равна  ичио S /5/mirt t, . Эту величину и следует задавать в качестве уровн  UQ , а величину /y/mtn можно выбрать, например, равной (0,01-0,05) /if/may . Если на вход устройства воздействует сигнал S(t) с плавным монотонны нарастающим законом изменени  частоты , причем y(t)0 и (t)/y/min , вы ходное напр жение частотного детектора 14 превышает уровень Uo и на выходе формировател  13 двухпол рных импульсов вьфабатываетс  положительный импульс, который после стробировани  поступает на накопитель 11. При этом в пределах длительности t сигнала (t) выходное напр жение V,y, накопител  11 и выходное напр жение Uwnt (t) интегратора 8 измен ютс  по линейному закону и к моменту окончани  сигнала Я,дпч - имеют одну и ту же величину, пропорцио нальную длительности Xi Далее напр  жение UHAt (t) проходит без изменени  величины и знака через вычислитель модул  10 и поступает на один из входов порогового блока 9, а напр жение UHHT (t), определ ющее величину порога, подаетс  на другой вход порогового блок  9. При равенст ве напр жений UHAK (t) и Uum (t) по роговый элемент срабатывает и формирует на выходе сигнал единичного уровн , которьй подаетс  на информационный вход выходного триггера 15. По заднему фронту выходного импульса формировател  7 положительных импуль сов сигнал единичного уровн  с инфор мационного входа триггера 15 переписываетс  на его выход. По вление еди ничного уровн  на выходе триггера 15 свидетельствует о том, что сигнал S(t) имеет монотонный закон изменени  частоты. При поступлении на вход устройства сигнала с монотонным убывающим законом частотной модул ции на выходе формировател  13 двухпол рных им06 , пульсов вр.1рабатываетс  импульс отрн щтельной пол рности, который после стробироваНи  и накоплени  поступает на вход вычислител  10 модул , где преобразуетс  в напр жение положительной пол рности. Так же как и при нарастающем монотонном законе изменени  частоты сигнала S(t), к моменту окончани  сигнала (t) выходное напр жение вычислител  10 модул  равно выходному напр жению интегратора 8, при этом пороговый блок 9 срабатывает, и на выходе триггера 15 по вл етс  сигнал единичного уровн , . т.е. принимаетс  рещение о присутствии на , входе устройства сигнала с плавным монотонным законом изменени  частоты. Знак скорости изменени  частоты при монотонном законе определ етс  по знаку выходного напр жени  накопител  11. Если на вход устройства поступают сигналы с немонотонным законом частотной модул ции (сигналы с V-образной или параболической частотной модул цией ) , у которых в течение длительности (t) мен етс  знак, или сигналы со ступенчатым законом изменени  частоты, то на выходе формировател  13 двухпол рных импульсов вырабатываютс  либо разнопол рные импульсы, либо импульсы одной пол рности с суммарной длительностью меньшей длительности t . При этом к моменту окончани  сигнала (t) выходное напр жение накопител  11 по модулю меньше, чем вьлходное напр жение интегратора .8, в силу чего пороговый блок 9 не срабатывает и на выходе имеет нулевой уровень, фиксируемый триггером 15. Нулевое состо ние триггера 15 соответствует решению о том, что на входе устройства присутствовал сигнал с немонотонным или дискретным изменением частоты или фазы. Сравнительный анализ показал, что предлагаемое устройство распознавани  импульсных частотно-модулированных сигналов обладает более широкими функциональными возможност ми, так как позвол ет распознавать сигналы как с монотонно нарастающим, так и монотонно убывающим законом частотной модул ции и, кроме того, не требует точного знани  частоты и длительности обрабатываемых импульсов.

Claims (1)

  1. УСТРОЙСТВО ДЛЯ РАСПОЗНАВАНИЯ ИМПУЛЬСНЫХ ЧАСТОТНО-МОДУЛИРОВАННЫХ СИГНАЛОВ, содержащее последовательно соединенные усилитель высокой частоты и преобразователь частоты, а также накопитель, пороговый блок, амплитудный детектор, частотный детектор и усилитель промежуточной частоты, причем выход усилителя промежуточной частоты подключен к входам амплитудного детектора и частотного детектора, отличающееся тем, что, с целью расширения функциональных возможностей путем увеличения числа типов распознаваемых сигналов, в него введены последовательно соединенные линия задержки и перемножитель, интегратор, формирователь двухполярных импульсов, блок стробирования, вычислитель модуля, формирователь положительных импульсов и триггер, причем выход усилителя высокой частоты подключен к входу линии задержки, выход перемножителя соединен с входом усилителя промежуточной частоты, второй вход перемножителя подключен к выходу преобразователя частоты, выход частотного детектора через последовательно соединенные формирователь двухполярных импульсов, блок стробирования, накопитель, g вычислитель модуля и пороговый блок подключен к первому входу триггера, выход амплитудного детектора через формирователь положительных импульсов подключен к вторым входам блока стробирования и триггера, а также к входу интегратора, выход интегратора соединен с вторым входом порогового блока, а выход триггера является выходом устройства распознавания ’ импульсных частотно -модул ир о всан ных сигналов.
    SU „„ 1113760
    1 1 13760 качестве для приераспозна-
SU833619876A 1983-07-08 1983-07-08 Устройство дл распозновани импульсных частотно-модулированных сигналов SU1113760A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833619876A SU1113760A1 (ru) 1983-07-08 1983-07-08 Устройство дл распозновани импульсных частотно-модулированных сигналов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833619876A SU1113760A1 (ru) 1983-07-08 1983-07-08 Устройство дл распозновани импульсных частотно-модулированных сигналов

Publications (1)

Publication Number Publication Date
SU1113760A1 true SU1113760A1 (ru) 1984-09-15

Family

ID=21073721

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833619876A SU1113760A1 (ru) 1983-07-08 1983-07-08 Устройство дл распозновани импульсных частотно-модулированных сигналов

Country Status (1)

Country Link
SU (1) SU1113760A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство СССР № 481054, кл, G 06 К 9/00, 1974. 2, Авторское свидетельство СССР № 748889, кл. Н 04 В 1/10, 1976 (прототип) , *

Similar Documents

Publication Publication Date Title
US4119910A (en) Method and apparatus for detecting whether phase difference between two signals is constant
US3053996A (en) Circuit for the conversion of amplitude pulses to time duration pulses
US4634966A (en) Binary processing of sound spectrum
SU1113760A1 (ru) Устройство дл распозновани импульсных частотно-модулированных сигналов
GB2054298A (en) Phase comparison circuit
US4273965A (en) Tone decoding circuit
US4611165A (en) Pulse RF frequency measurement apparatus
US4224574A (en) Digital frequency quadrupler
US3868579A (en) Regenerative, synchronous, pulse phase demodulator
RU1841012C (ru) Устройство распознавания линейно-частотно-модулированных сигналов
SU1157700A1 (ru) Устройство тактовой синхронизации
SU543188A1 (ru) Устройство дл контрол приемника телеграфных сигналов
SU886250A2 (ru) Устройство дл автоматической подстройки частоты
SU1697213A1 (ru) Устройство преобразовани широтно-импульсных колебаний в аналоговый сигнал
SU1451831A1 (ru) Формирователь частотно-модулированных сигналов
SU1241445A2 (ru) Устройство выделени тактовых импульсов
SU1403359A2 (ru) Селектор импульсов по длительности
SU1177945A1 (ru) Устройство дл синхронного детектировани фазоманипулированных сигналов
SU1197048A2 (ru) Адаптивный частотный детектор
SU1308943A1 (ru) Устройство дл контрол амплитудных характеристик
SU915220A1 (ru) регулятор для автоматическоТТегулиеовки усиления 1 2
SU748889A1 (ru) Устройство дл распознавани импульсных сигналов с внутриимпульсной модул цией
SU1417169A1 (ru) Частотный дискриминатор
SU721924A1 (ru) Устройство дл селекции последовательности радиоимпульсов
SU1054891A1 (ru) Устройство поиска сигналов по частоте