JP2001060981A - リニア復調方法およびリニア復調を行なう無線機 - Google Patents

リニア復調方法およびリニア復調を行なう無線機

Info

Publication number
JP2001060981A
JP2001060981A JP11236614A JP23661499A JP2001060981A JP 2001060981 A JP2001060981 A JP 2001060981A JP 11236614 A JP11236614 A JP 11236614A JP 23661499 A JP23661499 A JP 23661499A JP 2001060981 A JP2001060981 A JP 2001060981A
Authority
JP
Japan
Prior art keywords
gain control
circuit
signal
path
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11236614A
Other languages
English (en)
Inventor
Yasuo Kobayashi
康夫 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Denshi KK
Original Assignee
Hitachi Denshi KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Denshi KK filed Critical Hitachi Denshi KK
Priority to JP11236614A priority Critical patent/JP2001060981A/ja
Publication of JP2001060981A publication Critical patent/JP2001060981A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】 【課題】受信信号の各フレームのスロットの開始時点に
おいて、一つ前のフレームのスロットの受信信号レベル
を平均化し、この平均値にもとづいて自動利得制御回路
の利得を制御するリニア復調方法およびリニア復調を行
なう無線機を提供する。 【解決手段】複数のスロットで1つのフレームを構成
し、各スロットに別々の音声信号あるいは各種データの
符号化データを収容し、フレーム単位で時分割し、信号
を送信し受信する時分割多元接続方式の無線機であっ
て、自動利得制御回路と復号部とを備えた受信信号復調
経路と、検波回路部を備えた受信信号レベル検出経路
と、制御部を備えた利得制御経路とを有する受信部を具
備する無線機における受信信号のリニア復調方法におい
て、利得制御経路に、受信信号レベル検出経路から出力
される受信信号の前のフレームの各スロットの平均値を
保存する記憶回路を備え、制御部による受信信号復調経
路に備えた自動利得制御回路の現時点での利得制御を、
記憶回路から読み出した現時点の一つ前のフレームの各
スロットの平均値により制御する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ディジタル無線機
における受信信号の復調方法、特に、受信信号復調経路
に自動利得制御回路を備え、復調経路の直線性を補償す
るように自動利得制御回路を利得制御するようにしたリ
ニア復調方法に関するものである。
【0002】
【従来の技術】限られた資源である電波を通信に使用す
る無線機には、通信に使用することができる限られた周
波数帯域を多くのユーザーが使用できるようにするため
に、関連する多くの通信技術が開発され、使用されてき
ている。近時、多用されているディジタル無線機におい
ては、割り当てられた一つの周波数帯域を複数のユーザ
ーが共用できるようにするため、多元接続技術が使用さ
れている。この多元接続技術は、いくつかの方式が開発
され、使用されているが、その一つであるTDMA(Ti
me Division Multiple Access :時分割多元接続)方式
の多元接続技術がディジタル無線機に使用されている。
このTDMA方式の多元接続技術を使用したディジタル
無線機では、送信する、例えば音声信号や各種データの
符号化データを、別々の符号化データ毎に図2に示すよ
うに別々のスロットに収容し、複数のスロット、例えば
第1スロット〜第4スロットで一つのフレームを構成す
るようにしており、このフレームを単位として時分割で
送信し受信することで、一つの周波数でもって多数のユ
ーザーが通信を行なうことができるようにしており、周
波数の有効利用を行なっている。
【0003】また、TDMA方式のディジタル無線機で
は、送信部において、変調方法の一つである、例えば1
6値QAM(Quadrature Amplitude Modulation :直交
振幅変調)のような振幅情報を利用して伝送速度を上げ
た変調方法を使用して送信をしており、受信部において
は、受信した信号の振幅情報を正しく復調するために復
調の直線性を補償する回路、例えば自動利得制御回路を
復調経路に付加して利得制御をすることで、直線性の良
い復調をするリニア復調方法が使用される。この自動利
得制御回路は、主に、受信信号から検波した検波電圧に
比例する直流電圧により利得を制御できる回路あるいは
素子を受信信号の復調経路に挿入しているが、直流電圧
として、以下の三通りの方法で形成された直流電圧によ
り利得制御を行なっている。
【0004】1、利得を制御できる回路あるいは素子よ
り後の信号経路から取り出した信号を検波回路に入力
し、入力した信号レベルに比例した直流電圧に変換し
て、この直流電圧を基準電圧と比較し、常に基準電圧と
同じ電圧となるように利得を制御できる回路あるいは素
子に印加する直流電圧を制御する方法。2、利得を制御
できる回路あるいは素子より前の信号経路から取り出し
た信号を検波回路に入力し、入力した信号レベルに比例
した直流電圧に変換して、この直流電圧を利得を制御で
きる回路あるいは素子の利得に対応させた直流電圧に変
換し、利得を制御できる回路あるいは素子に印加する方
法。3、前記1の方法と前記2の方法とを組み合わせた
方法。従来は、前記いずれの方法を使用した場合でもリ
アルタイムに自動利得制御を行ない、入力信号レベルの
変動に即応して復調の直線性を確保するように制御して
いた。
【0005】従来技術によるリニア復調方法で受信信号
を復調する無線機の構成を図4に示す。なお、図4は、
リニア復調方法の説明に必要な無線機の受信部のみのブ
ロック図を示している。図4において、41は、他の無
線機から送信された送信信号を受信するアンテナ、42
は、アンテナ41で受信した受信信号を高周波増幅する
高周波増幅部、43は、高周波増幅部42で高周波増幅
された受信信号を中間周波数信号に変換し増幅する前段
部と後段部とからなる第1の中間周波増幅部、44は、
第1の中間周波増幅部43の前段部と後段部との間に設
けた利得制御信号により利得を制御する自動利得制御回
路、45は、第1の中間周波増幅部43で増幅した中間
周波数信号をディジタル値の信号に変換する第1のA/
D変換器、46は、第1のA/D変換器45で変換した
ディジタル値の信号をディジタルデータに復号する復号
部、50は、中間周波数信号を増幅する第2の中間周波
増幅部、51は、第2の中間周波増幅部50で増幅した
中間周波数信号を検波する検波回路部、52は、検波回
路部51で検波された直流電圧をディジタル値の信号に
変換する第2のA/D変換器、49は、第2のA/D変
換器52で変換されたディジタル値の信号にもとづくデ
ィジタル制御電圧を出力する制御部、48は、制御部4
9から出力されるディジタルの制御電圧をアナログの制
御電圧に変換するD/A変換器を示す。なお、図4に示
す無線機は、アンテナ41、高周波増幅部42、第1の
中間周波増幅部43、自動利得制御回路部44、第1の
A/D変換器45、復号部46で受信信号復調経路を、
第2の中間周波増幅部50、検波回路部51、第2のA
/D変換器52で受信信号レベル検出経路を、制御部4
9、D/A変換器48、自動利得制御回路部44で利得
制御経路を構成している。
【0006】以下、従来技術によるリニア復調方法を使
用した無線機の動作を説明する。アンテナ41は、他の
無線機から送信されてきた送信信号を受信し、受信信号
を高周波増幅部42へ出力する。高周波増幅部42は、
アンテナ41から入力される高周波の受信信号を所要信
号レベルまで高周波増幅し、増幅された所要信号レベル
の受信信号を第1の中間周波増幅部43の前段部へ出力
する。第1の中間周波増幅部43の前段部は、高周波増
幅部42から入力される所要信号レベルの受信信号を中
間周波数信号に周波数変換し、所要信号レベルまで中間
周波増幅し、所要信号レベルの中間周波数信号を自動利
得制御回路44と第2の中間周波増幅部50とへ出力す
る。自動利得制御回路44は、第1の中間周波増幅部4
3の前段部から入力される中間周波数信号が所定信号レ
ベルで出力されるように、別途、D/A変換器48から
入力される利得制御信号により利得制御されており、所
定信号レベルの中間周波数信号を第1の中間周波数部4
3の後段部へ出力する。第1の中間周波増幅部43の後
段部は、自動利得制御されている自動利得制御回路44
から入力される所定信号レベルの中間周波数信号を中間
周波増幅し、増幅した中間周波数信号を第1のA/D変
換器45へ出力する。第1のA/D変換器45は、第1
の中間周波増幅部43の後段部から入力される中間周波
数信号をディジタル値の信号に変換し、変換したディジ
タル値の信号を復号部46へ出力する。復号部46は、
第1のA/D変換器45から入力されるディジタル値の
信号を0あるいは1のディジタルデータに復号し、復号
したディジタルデータを復号信号出力端子47から他の
回路へ出力する。
【0007】第2の中間周波増幅部50は、第1の中間
周波増幅部43の前段部から入力される中間周波数信号
を中間周波増幅し、増幅した中間周波数信号を検波回路
部51へ出力する。検波回路部51は、第2の中間周波
増幅部50から入力される中間周波数信号を検波し、検
波した受信信号レベルに比例した直流電圧を第2のA/
D変換器52へ出力する。第2のA/D変換器52は、
検波回路部51から入力される受信信号レベルに比例し
た直流電圧をディジタル値の信号に変換し、変換したデ
ィジタル値の信号を制御部49へ出力する。制御部49
は、第2のA/D変換器52から入力されるディジタル
値の信号にもとづきディジタルの利得制御信号を形成
し、形成したディジタルの利得制御信号をD/A変換器
48へ出力する。D/A変換器48は、制御部49から
入力されるディジタルの利得制御信号をアナログの利得
制御信号、例えば直流電圧に変換し、変換したアナログ
の利得制御信号を自動利得制御回路44へ出力する。
【0008】ここで受信信号レベルと検波回路部出力電
圧との関係を説明する。図5(a)に、アンテナ41で
受信した受信信号レベルと、検波回路部51で中間周波
数信号を検波した検波回路部出力電圧との関係を表す特
性図を示す。アンテナ41から高周波増幅部42へ受信
したある入力信号レベルa1の受信信号が入力された場
合、特性線上の対応する点Aの検波回路出力電圧a2が
制御部49に入力される。この受信入力信号レベルa1
と基準とする入力信号レベルb1との差は、自動利得制
御回路44で制御されるべき必要減衰レベルに相当す
る。
【0009】さらに、図5(b)に自動利得制御回路4
4の利得を制御する利得制御電圧と、自動利得制御回路
44の相対利得との関係を表す特性図を示す。検波回路
部出力電圧が入力される制御部49から、D/A変換器
48を介して自動利得制御回路44へ、自動利得制御回
路44で必要減衰レベルを得ることができる特性線上の
点Cの利得制御電圧c1が出力される。したがって、利
得制御電圧を形成する第2のA/D変換器52および制
御部49およびD/A変換器48における第2のA/D
変換器52の入力電圧対D/A変換器48の出力電圧の
関係は、図6(c)に示す特性図となる。さらに、無線
機で自動利得制御回路44を利得制御動作させた場合と
自動利得制御回路44を利得制御動作させなかった場合
との、アンテナ41で受信した受信信号レベルと、第1
のA/D変換器45に入力する中間周波数信号の信号レ
ベルとの関係を表す特性図を図6(d)に示す。無線機
で自動利得制御回路44を利得制御動作させた場合は、
受信信号レベルが所定の入力レベルeから第1のA/D
変換器45の入力信号レベルが一定となる。しかし、無
線機が自動利得制御回路44を利得制御動作させなかっ
た場合は、受信信号レベルが所定の入力レベルeを越え
ても利得制御が行なわれないため、受信信号レベルの増
加とともに第1のA/D変換器45の入力信号レベルも
増加することになり、必要減衰レベルの部分の減衰が行
なわれない。
【0010】
【発明が解決しようとする課題】従来技術によるリニア
復調方法では、検波回路部で発生する信号遅延のために
利得制御しきれない部分が出てくる。例えば、図7に示
すように、受信信号の入力信号レベルが1つのフレーム
を構成しているスロット1とスロット2とで大きく異な
る場合がある。図7(a)は、スロット1からスロット
2への入力信号レベルの時間変化を示しており、図7
(b)は、検波回路部からの対応する検波出力電圧の変
化を示している。図7(a)のような信号レベルの時間
変化を示す受信信号を、図7(b)のような時定数によ
る遅延を持つ検波回路で検波すると、図7(c)に示す
ように入力信号レベルに応じた減衰量に制御しきれない
部分が出てくるため、BER(Bit Error Rate:ビット
誤り率)特性の劣化につながるというという問題があ
る。本発明は、前記問題を解決した、受信信号の各フレ
ームのスロットの開始時点において、一つ前のフレーム
のスロットの受信信号レベルを平均化し、この平均値に
もとづいて自動利得制御回路の利得を制御するリニア復
調方法を提供することを目的とする。また、このリニア
復調方法において、スロットの受信信号レベルを平均化
する際に、高速で計算を行うために、除算により平均値
を求めるのではなく、データのビットシフトにより計算
することが可能なように、受信信号レベルを入力するサ
ンプリング数を2の整数乗とする。
【0011】
【課題を解決するための手段】前記目的を達成するため
に、本発明のリニア復調方法は、複数のスロットで1つ
のフレームを構成し、各スロットに別々の音声信号ある
いは各種データの符号化データを収容し、フレーム単位
で時分割し送信し受信する時分割多元接続方式の無線機
であって、自動利得制御回路と復号部とを備えた受信信
号復調経路と、検波回路部を備えた受信信号レベル検出
経路と、制御部を備えた利得制御経路とを有する受信部
を具備する無線機における受信信号の復調方法おいて、
前記利得制御経路に、前記受信信号レベル検出経路から
出力される受信信号の前のフレームの各スロットの平均
値を保存する記憶回路を備え、現時点での前記受信信号
復調経路に備えた前記自動利得制御回路の利得制御を、
前記記憶回路から読み出した現時点の一つ前のフレーム
の各スロットの平均値により制御する方法である。
【0012】また、本発明のリニア復調方法は、複数の
スロットで1つのフレームを構成し、各スロットに別々
の音声信号あるいは各種データの符号化データを収容
し、フレーム単位で時分割し送信し受信する時分割多元
接続方式の無線機であって、自動利得制御回路と復号部
とを備えた受信信号復調経路と、検波回路部を備えた受
信信号レベル検出経路と、制御部を備えた利得制御経路
とを有する受信部を具備する無線機における受信信号の
復調方法おいて、前記受信信号復調経路に、ディジタル
値の信号をディジタルデータに復号し出力するととも
に、該復号したディジタルデータと各フレーム構成の中
の同期ワードとの照合を行ない、正しいデータが受信さ
れているかの判定を行ない判定結果を出力する復号部を
備え、前記利得制御経路に、前記受信信号レベル検出経
路から出力される受信信号の前のフレームの各スロット
の平均値を保存する記憶回路と、前記復号部から出力さ
れる正しいデータが受信されているかの判定結果を記憶
する同期フラグ回路とを備え、該同期フラグ回路を介し
て前記制御部へ正しいデータが受信されているかの判定
結果を出力し、前記制御部による前記自動利得制御回路
の現時点での利得制御を、前記記憶回路から読み出した
現時点の一つ前のフレームの各スロットの平均値により
制御する方法である。
【0013】また、本発明のリニア復調を行なう無線機
は、複数のスロットで1つのフレームを構成し、各スロ
ットに別々の音声信号あるいは各種データの符号化デー
タを収容し、フレーム単位で時分割し送信し受信する時
分割多元接続方式の無線機であって、自動利得制御回路
と復号部とを備えた受信信号復調経路と、検波回路部を
備えた受信信号レベル検出経路と、制御部を備えた利得
制御経路とを有する受信部を具備する無線機において、
前記利得制御経路に、前記受信信号レベル検出経路から
出力される受信信号の前のフレームの各スロットの平均
値を保存する記憶回路を前記制御部に接続して備え、前
記制御部による前記自動利得制御回路の現時点での利得
制御を、前記制御部が前記記憶回路から読み出した現時
点の一つ前のフレームの各スロットの平均値により制御
するようにしたものである。
【0014】また、本発明のリニア復調を行なう無線機
は、複数のスロットで1つのフレームを構成し、各スロ
ットに別々の音声信号あるいは各種データの符号化デー
タを収容し、フレーム単位で時分割し、信号を送信し受
信する時分割多元接続方式の無線機であって、自動利得
制御回路と復号部とを備えた受信信号復調経路と、検波
回路部を備えた受信信号レベル検出経路と、制御部を備
えた利得制御経路とを有する受信部を具備する無線機に
おいて、前記受信信号復調経路に、ディジタル値の信号
をディジタルデータに復号し出力するとともに、該復号
したディジタルデータと各フレーム構成の中の同期フラ
グとの照合を行ない、正しいデータが受信されているか
の判定を行ない判定結果を出力する前記復号部を備え、
前記利得制御経路に、前記受信信号レベル検出経路から
出力される受信信号の前のフレームの各スロットの平均
値を保存する記憶回路と、前記復号部から出力される正
しいデータが受信されているかの判定結果を記憶する同
期フラグ回路とを備え、前記同期フラグ回路を介して前
記制御部へ正しいデータが受信されているかの判定結果
を出力し、前記制御部による前記自動利得制御回路の現
時点での利得制御を、前記制御部が前記記憶回路から読
み出した現時点の一つ前のフレームの各スロットの平均
値により制御するようにしたものである。
【0015】
【発明の実施の形態】〔実施の形態1〕本発明によるリ
ニア復調方法の第1の実施の形態を説明する。図1は、
本発明によるリニア復調方法を使用して復調をする無線
機の構成を示す。なお、図1は、本発明によるリニア復
調方法の説明に必要な無線機の受信部のみのブロック図
を示している。図1において、1は、他の無線機から送
信された送信信号を受信するアンテナ、2は、アンテナ
1で受信した受信信号を高周波増幅する高周波増幅部、
3は、高周波増幅部2で高周波増幅された受信信号を中
間周波数信号に変換し増幅する前段部と後段部とからな
る第1の中間周波増幅部、4は、第1の中間周波増幅部
3の前段部と後段部との間に設けた利得制御信号により
利得を制御する自動利得制御回路、5は、第1の中間周
波増幅部3で増幅した中間周波数信号をディジタル値の
信号に変換する第1のA/D変換器、6は、第1のA/
D変換器5で変換したディジタル値の信号をディジタル
データに復号する復号部、7は、復号信号出力端子、1
0は、中間周波数信号を増幅する第2の中間周波増幅
部、11は、第2の中間周波増幅部10で増幅した中間
周波数信号を検波し受信信号に比例した直流電圧を出力
する検波回路部、12は、検波回路部11で検波された
受信信号に比例した直流電圧をディジタル値の信号に変
換する第2のA/D変換器、9は、第2のA/D変換器
12で変換したディジタル値の信号にもとづくディジタ
ル制御電圧を出力する制御部、8は、制御部9から出力
されるディジタルの利得制御電圧をアナログの利得制御
電圧に変換するD/A変換器、13は、現在自動利得制
御中の信号の前のフレームの各スロットの平均値データ
を記憶する記憶回路を示す。なお、図1に示す無線機
は、アンテナ1、高周波増幅部2、第1の中間周波増幅
部3、自動利得制御回路4、第1のA/D変換器5、復
号部6で受信信号復調経路を、第2の中間周波増幅部1
0、検波回路部11、第2のA/D変換器12で受信信
号レベル検出経路を、記憶回路13、制御部9、D/A
変換器8、自動利得制御回路4で利得制御経路を構成し
ている。
【0016】以下、本発明によるリニア復調方法を使用
した無線機の動作を説明する。アンテナ1は、他の無線
機から送信されてきた送信信号を受信し、受信信号を高
周波増幅部2へ出力する。高周波増幅部2は、アンテナ
1から入力される高周波の受信信号を所要信号レベルま
で高周波増幅し、所要信号レベルに増幅された受信信号
を第1の中間周波増幅部3の前段部へ出力する。第1の
中間周波増幅部3の前段部は、高周波増幅部2から入力
される所要信号レベルの受信信号を中間周波数信号に周
波数変換し、所要信号レベルまで中間周波増幅し、所要
信号レベルの中間周波数信号を自動利得制御回路4と第
2の中間周波増幅部10とへ出力する。
【0017】自動利得制御回路4は、第1の中間周波増
幅部3の前段部から入力される中間周波数信号が所定信
号レベルで出力されるように、別途、D/A変換器8か
ら入力される利得制御信号により利得制御されており、
所定信号レベルの中間周波数信号を第1の中間周波数部
3の後段部へ出力する。第1の中間周波増幅部3の後段
部は、自動利得制御されている自動利得制御回路4から
入力される所定信号レベルの中間周波数信号を中間周波
増幅し、増幅した中間周波数信号を第1のA/D変換器
5へ出力する。第1のA/D変換器5は、第1の中間周
波増幅部3の後段部から入力される中間周波数信号をデ
ィジタル値の信号に変換し、変換したディジタル値の信
号を復号部6へ出力する。復号部6は、第1のA/D変
換器5から入力されるディジタル値の信号を0あるいは
1のディジタルデータに復号し、復号したディジタルデ
ータを復号信号出力端子7から他の回路へ出力する。
【0018】第2の中間周波増幅部10は、第1の中間
周波増幅部3の前段部から入力される中間周波数信号を
中間周波増幅し、増幅した中間周波数信号を検波回路部
11へ出力する。検波回路部11は、第2の中間周波増
幅部10から入力される中間周波数信号を検波し、検波
した受信信号レベルに比例した直流電圧を第2のA/D
変換器12へ出力する。第2のA/D変換器12は、検
波回路部11から入力される受信信号レベルに比例した
直流電圧をディジタル値の信号に変換し、変換したディ
ジタル値の信号を制御部9へ出力する。制御部9は、第
2のA/D変換器12から入力されるディジタル値の信
号にもとづきディジタルの利得制御信号を形成し、形成
したディジタルの利得制御信号をD/A変換器8へ出力
する。D/A変換器8は、制御部9から入力されるディ
ジタルの利得制御信号をアナログの利得制御信号、例え
ば直流電圧に変換し、変換したアナログの利得制御信号
を自動利得制御回路4へ出力する。
【0019】ここで、制御部9の動作を、図3に示すフ
ローチャートを使用して、さらに詳しく説明する。図3
に示すフローチャートの動作は、各スロットで、複数回
のサンプリング間隔毎に行なわれる。フローチャートが
実行されるタイミングは、フレームを構成する各スロッ
トの最初か(図3のステップ31参照)、あるいは、各
スロットの最後か(図3のステップ33参照)、という
2つのタイミングがある。フローチャートが実行される
タイミングが、フレームを構成する複数のスロットの最
初のスロットである場合、1つ前のフレームの各スロッ
ト毎の平均値データを記憶していた記憶回路13の受信
入力レベルの平均値データにより自動利得制御回路4の
利得を制御する利得制御電圧を計算し出力する(図3の
ステップ32参照)。
【0020】フローチャートが実行されるタイミング
が、フレームを構成する複数のスロットの最後のスロッ
トである場合、フレームを構成する各スロット毎の平均
値データを積算した受信入力レベルのデータから平均値
を計算し、記憶回路13に記憶する(図3のステップ3
4参照)。フローチャートが実行されるタイミングが、
フレームを構成する複数のスロットの最初のスロットで
も最後のスロットでもない場合には、受信入力レベルに
相当する第2のA/D変換器12の出力信号をサンプリ
ングし、最初のスロットから最後のスロットまでの積算
を行なう(図3のステップ35参照)。
【0021】このように前のフレームの各スロットの受
信信号レベルに比例した直流電圧のディジタル値の信号
の平均値を保存する記憶回路13を備え、現時点での自
動利得制御回路4の制御を、現時点の1つ前のフレーム
における受信信号レベルに比例した直流電圧のディジタ
ル値の信号の平均値により制御している。
【0022】各スロットの期間中、受信入力レベルに相
当する第2のA/D変換器12から出力されるディジタ
ル値の信号のサンプリングを行ない、サンプリングした
データを積算した値を、最後にサンプル数で除算するこ
とで、そのスロットの期間中の受信入力レベルの平均値
を得る処理が必要となる。そこで、第2のA/D変換器
12で直流電圧を入力するのに使用するサンプリング数
を2の整数乗とし、第2のA/D変換器12のデジタル
値の信号を順次加算していった積算値を、整数ビットシ
フトすることで平均値の計算を行なえるようにし、計算
の高速化を図っている。本発明のリニア復調方法を使用
することにより、受信信号がスロット毎に入力レベルが
変化するような場合のスロットの最初で発生するBER
特性の劣化を防ぐことができる。図8に、受信信号の入
力レベルがスロット毎に変化する場合の自動利得制御回
路4の利得制御電圧の変化と第1のA/D変換器5に入
力される中間周波数信号の入力レベルとを示す。
【0023】〔実施の形態 2〕本発明によるリニア復
調方法の第2の実施の形態を説明する。図9は、本発明
によるリニア復調方法を使用して復調をする無線機の構
成を示す。なお、図9は、本発明によるリニア復調方法
の説明に必要な無線機の受信部のみのブロック図を示し
ている。図9において、14は、第1のA/D変換器5
で変換したディジタル値の信号をディジタルデータに復
号するとともに、復号されたディジタルデータと各フレ
ーム構成の中の同期フラグとの照合を行ない、正しいデ
ータが受信されているかの判定を行なう復号部、15
は、復号部6で照合したディジタルデータと同期フラグ
との判定結果を保存する同期フラグ回路を示す。なお、
上記実施の形態1において使用した図1の符号1〜5、
7〜13と同一符号のものは、同一物であるため、説明
を省略する。なお、図9に示す無線機は、アンテナ1、
高周波増幅部2、第1の中間周波増幅部3、自動利得制
御回路4、第1のA/D変換器5、復号部14で受信信
号復調経路を、第2の中間周波増幅部10、検波回路部
11、第2のA/D変換器12で受信信号レベル検出経
路を、記憶回路13、復号部14、同期フラグ回路1
5、制御部9、D/A変換器8、自動利得制御回路4で
利得制御経路を構成している。
【0024】以下、本発明によるリニア復調方法を使用
した無線機の動作を説明する。アンテナ1は、他の無線
機から送信されてきた送信信号を受信し、受信信号を高
周波増幅部2へ出力する。高周波増幅部2は、アンテナ
1から入力される高周波の受信信号を所要信号レベルま
で高周波増幅し、所要信号レベルに増幅された受信信号
を第1の中間周波増幅部3の前段部へ出力する。第1の
中間周波増幅部3の前段部は、高周波増幅部2から入力
される所要信号レベルの受信信号を中間周波数信号に周
波数変換し、所要信号レベルまで中間周波増幅し、所要
信号レベルの中間周波数信号を自動利得制御回路4と第
2の中間周波増幅部10とへ出力する。
【0025】自動利得制御回路4は、第1の中間周波増
幅部3の前段部から入力される中間周波数信号が所定信
号レベルで出力されるように、別途、D/A変換器8か
ら入力される利得制御信号により利得制御されており、
所定信号レベルの中間周波数信号を第1の中間周波数部
3の後段部へ出力する。第1の中間周波増幅部3の後段
部は、自動利得制御されている自動利得制御回路4から
入力される所定信号レベルの中間周波数信号を中間周波
増幅し、増幅した中間周波数信号を第1のA/D変換器
5へ出力する。第1のA/D変換器5は、第1の中間周
波増幅部3の後段部から入力される中間周波数信号をデ
ィジタル値の信号に変換し、変換したディジタル値の信
号を復号部14へ出力する。復号部14は、第1のA/
D変換器5から入力されるディジタル値の信号を0ある
いは1のディジタルデータに復号し、復号したディジタ
ルデータを復号信号出力端子7から他の回路へ出力する
とともに、復号したディジタルデータと受信信号の各フ
レーム構成の中の同期フラグとの照合を行ない、正しい
データが受信されているかの判定を行ない、判定結果を
同期フラグ回路15へ出力する。同期フラグ回路15
は、例えば、メモリやレジスタで構成され、復号部14
から入力される判定結果を記憶するとともに、受信した
受信信号のデータが正しいデータであったことの判定結
果を制御部9へ出力する。制御部9は、同期フラグ回路
15に記憶された判定結果を示すデータを、例えば、各
スロット区間の最初に読み込む。
【0026】第2の中間周波増幅部10は、第1の中間
周波増幅部3の前段部から入力される中間周波数信号を
中間周波増幅し、増幅した中間周波数信号を検波回路部
11へ出力する。検波回路部11は、第2の中間周波増
幅部10から入力される中間周波数信号を検波し、検波
した受信信号レベルに比例した直流電圧を第2のA/D
変換器12へ出力する。第2のA/D変換器12は、検
波回路部11から入力される受信信号レベルに比例した
直流電圧をディジタル値の信号に変換し、変換したディ
ジタル値の信号を制御部9へ出力する。制御部9は、第
2のA/D変換器12から入力されるディジタル値の信
号にもとづきディジタルの利得制御信号を形成し、形成
したディジタルの利得制御信号をD/A変換器8へ出力
する。この制御部9には、利得制御信号の形成動作を司
るCPUの他、後述する計数動作を行なうプログラマブ
ルカウンタが含まれる。D/A変換器8は、制御部9か
ら入力されるディジタルの利得制御信号をアナログの利
得制御信号、例えば直流電圧に変換し、変換したアナロ
グの利得制御信号を自動利得制御回路4へ出力する。
【0027】ここで、制御部9の動作を、図10に示す
フローチャートを使用して、さらに詳しく説明する。制
御部9が行なう図10に示すフローチャートの動作は、
各スロットで、複数回のサンプリング間隔毎に行なわれ
る。制御部9は、同期フラグ回路15から入力される判
定結果にもとづき(図10のステップ101参照)、1
つ前のフレームに信号があった場合には通常処理(図1
0のステップ102参照)を、1つ前のフレームに信号
がなかった場合にはバースト処理(図10のステップ1
03参照)を行なう判断をする。
【0028】制御部9の判断が、通常処理を行なう判断
であった場合は、図3に示す第1の実施の形態のフロー
チャートと同一の処理が行なわれる。フローチャートが
実行されるタイミングは、各スロットの最初か(図3の
ステップ31参照)、あるいは、各スロットの最後か
(図3のステップ33参照)、という2つのタイミング
がある。フローチャートが実行されるタイミングが、フ
レームを構成する複数のスロットの最初のスロットであ
る場合、前のフレームの各スロット毎の平均値データを
記憶していた記憶回路13の受信入力レベルの平均値デ
ータにより自動利得制御回路4の利得を制御する利得制
御電圧を計算し出力する(図3のステップ32参照)。
【0029】フローチャートが実行されるタイミング
が、フレームを構成する複数のスロットの最後のスロッ
トである場合、フレームを構成する各スロット毎の平均
値データを積算した受信入力レベルのデータから平均値
を求め、記憶回路13に記憶する(図3のステップ34
参照)。フローチャートが実行されるタイミングが、フ
レームを構成する複数のスロットの最初のスロットでも
最後のスロットでもない場合には、受信入力レベルに相
当する第2のA/D変換器12の出力信号を入力し、最
初のスロットから最後のスロットまでの平均値データの
積算を行なう(図3のステップ35参照)。
【0030】制御部9内のCPUの判断が、バースト処
理を行なう判断であった場合は、図11に示すフローチ
ャートにしたがって処理が行なわれる。制御部9内のC
PUは、処理をするスロットの信号が、受信したスロッ
トの最初であるかどうかの判断(図11のステップ11
1参照)を行ない、スロットの最初である場合は、制御
部9内のプログラマブルカウンタ(以下、カウンタ)を
ゼロに設定する(図11のステップ112参照)。この
制御部9には、図示されていない発振部からクロック信
号が供給されており、上記カウンタは、このクロック信
号にもとづき、例えば、1シンボルデータを受信復調す
る復調タイミング毎に1カウントずつカウントアップす
るように設定されている。処理をするスロットの信号
が、受信した各フレームの最初のスロットであるかどう
かの判断を行ない、スロットの最初でなく、カウンタが
4となっていた場合(図11のステップ113参照)に
は、カウンタが0から3までの間で積算された受信レベ
ルデータの平均値を計算し(図11のステップ115参
照)、計算した平均値にしたがって自動利得制御回路4
の利得制御電圧を計算し、出力する(図11のステップ
116参照)。
【0031】処理をするスロットの信号が、受信したス
ロットの最初であるかどうかの判断を行ない、スロット
の最初でなく、カウンタが4でもなかった場合(図11
のステップ113参照)には、受信信号入力レベルの平
均値を計算するために、第2のA/D変換器12の出力
をサンプリングして順次積算していくようにする(図1
1のステップ114参照)。前記いずれの処理において
も、処理の終了後、カウンタに1を加算する(図11の
ステップ117参照)。
【0032】図12に、図11に示すフローチャートに
したがって制御部9から利得制御電圧が出力される状態
を示す。図12(a)に示すように、受信したスロット
の最初の符号化データの位置でカウンタは、0にリセッ
トされる。つづいて、カウンタが0〜3のデータでは、
第2のA/D変換器12から入力されるディジタル値の
信号をサンプリングして順次積算していき、カウンタが
4になった時点で出力する利得制御電圧を変化させ、ス
ロットの終わりまでこの利得制御電圧を保持する。図1
2(b)に示すように、利得制御電圧は、カウンタ0〜
3の間の各データの受信レベルの平均値を計算し、カウ
ンタが4となった時点でカウンタ0〜3の間の平均値に
変化しており、この利得制御電圧は、1スロットの終わ
りまでつづき、つぎのスロットで同様の動作が行なわれ
ている。なお、ここでは、カウンタが4になった時点で
利得制御電圧を変化させる説明をしたが、カウンタは4
に限定するものではなく、任意の自然数の値とすること
ができる。
【0033】さらに、他の実施例のバースト処理につい
て、制御部9の動作を、図13のフローチャートを使用
して説明する。前記図11のフローチャートを使用した
バースト処理の説明では、カウンタが4となっていた場
合、カウンタ0から3までの受信レベルの平均値を計算
し、この平均値にしたがって自動利得制御回路4を制御
する利得制御電圧を計算し出力していたのに対し、カウ
ンタが4の倍数の時点で、それ以前の第2のA/D変換
器12の4つの出力データを使用して受信レベルの平均
値を計算し、計算して得た平均値にしたがって自動利得
制御回路4を制御する利得制御電圧を計算し、自動利得
制御回路4へ出力する。このバースト処理の動作は、バ
ースト受信時(前記TDMA方式のごとく、時分割的に
信号を受信するとき)に常時行なうものである。図14
に、図13に示すフローチャートにしたがって制御部9
から利得制御電圧が出力される状態を示す。本発明のリ
ニア復調方法により、通常の受信だけでなく、バースト
受信を行なう場合にも高速の自動利得制御を行なうこと
が可能となる。また、送信側との距離の差による誤差を
生じさせることなく適切な制御を行なうことが可能とな
る。
【0034】
【発明の効果】本発明によれば、受信信号の各フレーム
のスロットの開始時点において、一つ前のフレームの当
該位置のスロットにおける信号入力レベルを平均化し、
この平均値にもとづいて自動利得制御回路の利得を制御
するリニア復調方法を提供することができる。
【図面の簡単な説明】
【図1】本発明によるリニア復調方法を使用した無線機
のブロック図(1)。
【図2】ディジタル無線機から送信される送信信号で使
用するフレームの構成例。
【図3】本発明によるリニア復調方法を実行する制御部
のフローチャート(1)。
【図4】従来技術によるリニア復調方法を使用した無線
機のブロック図。
【図5】自動利得制御回路の制御を説明する図。
【図6】自動利得制御回路の制御を説明する図。
【図7】従来技術によるリニア復調方法においてスロッ
ト毎に受信入力レベルが異なる場合の自動利得制御回路
の制御を説明する図。
【図8】本発明によるリニア復調方法においてスロット
毎に受信入力レベルが異なる場合の自動利得制御回路の
制御を説明する図。
【図9】本発明によるリニア復調方法を使用した無線機
のブロック図(2)。
【図10】本発明によるリニア復調方法を実行する制御
部のフローチャート(2)。
【図11】本発明によるリニア復調方法を実行する制御
部のフローチャート(2)。
【図12】本発明によるリニア復調方法を使用した無線
機の利得制御説明図(2)。
【図13】本発明によるリニア復調方法を実行する制御
部のフローチャート(3)。
【図14】本発明によるリニア復調方法を使用した無線
機の利得制御説明図(3)。
【符号の説明】
1、41 アンテナ、 2、42 高周波増幅部、 3、43 第1の中間周波増幅部、 4、44 自動利得制御回路、 5、45 第1のA/D変換器、 6、14、46 復号部、 7、47 復号信号出力端子、 8、48 D/A変換器、 9、49 制御部、 10、50 第2の中間周波増幅部、 11、51 検波回路部、 12、52 第2のA/D変換器、 13 記憶回路、 15 同期フラグ回路。

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 複数のスロットで1つのフレームを構成
    し、各スロットに別々の音声信号あるいは各種データの
    符号化データを収容し、フレーム単位で時分割し、信号
    を送信し受信する時分割多元接続方式の無線機であっ
    て、 自動利得制御回路と復号部とを備えた受信信号復調経路
    と、検波回路部を備えた受信信号レベル検出経路と、制
    御部を備えた利得制御経路とを有する受信部を具備する
    無線機における受信信号のリニア復調方法において、 前記利得制御経路に、前記受信信号レベル検出経路から
    出力される受信信号の前のフレームの各スロットの平均
    値を保存する記憶回路を備え、前記制御部による前記受
    信信号復調経路に備えた前記自動利得制御回路の現時点
    での利得制御を、前記記憶回路から読み出した現時点の
    一つ前のフレームの各スロットの平均値により制御する
    ことを特徴とするリニア復調方法。
  2. 【請求項2】 アンテナ、高周波増幅部、第1の中間周
    波増幅部、自動利得制御回路、A/D変換器、復号部で
    構成し、受信信号を復号してディジタルデータを出力す
    る受信信号復調経路と、 第2の中間周波増幅部、検波回路部、A/D変換器で構
    成し、受信信号の検波信号に比例した直流電圧を出力す
    る受信信号レベル検出経路と、 制御部、D/A変換器で構成し、前記自動利得制御回路
    を利得制御する利得制御信号を出力する利得制御経路と
    を有する受信部を具備する時分割多元接続方式の無線機
    であって、 前記利得制御信号により前記自動利得制御回路を制御す
    ることで、低い受信信号入力レベルから高い受信信号入
    力レベルまでの直線性の良い復調をするようにしたリニ
    ア復調方法において、 前記利得制御経路に、前記受信信号レベル検出経路から
    出力される受信信号の前のフレームの各スロットの平均
    値を保存する記憶回路を備え、前記制御部による前記自
    動利得制御回路の現時点での利得制御を、前記記憶回路
    から読み出した現時点の一つ前のフレームの各スロット
    の平均値により制御することを特徴とするリニア復調方
    法。
  3. 【請求項3】 請求項2記載のリニア復調方法におい
    て、 受信信号レベル検出経路が備えるA/D変換器に入力す
    る受信信号レベルに比例した直流電圧のA/D変換のサ
    ンプル数を2の整数乗としてA/D変換を行ない、得ら
    れたディジタル値の信号により平均値を計算するように
    したことを特徴とするリニア復調方法。
  4. 【請求項4】 複数のスロットで1つのフレームを構成
    し、各スロットに別々の音声信号あるいは各種データの
    符号化データを収容し、フレーム単位で時分割し、信号
    を送信し受信する時分割多元接続方式の無線機であっ
    て、 自動利得制御回路と復号部とを備えた受信信号復調経路
    と、検波回路部を備えた受信信号レベル検出経路と、制
    御部を備えた利得制御経路とを有する受信部を具備する
    無線機において、 前記利得制御経路に、前記受信信号レベル検出経路から
    出力される受信信号の前のフレームの各スロットの平均
    値を保存する記憶回路を前記制御部に接続して備え、前
    記制御部による前記自動利得制御回路の現時点での利得
    制御を、前記制御部が前記記憶回路から読み出した現時
    点の一つ前のフレームの各スロットの平均値により制御
    するようにしたことを特徴とするリニア復調を行なう無
    線機。
  5. 【請求項5】 複数のスロットで1つのフレームを構成
    し、各スロットに別々の音声信号あるいは各種データの
    符号化データを収容し、フレーム単位で時分割し、信号
    を送信し受信する時分割多元接続方式の無線機であっ
    て、 自動利得制御回路と復号部とを備えた受信信号復調経路
    と、検波回路部を備えた受信信号レベル検出経路と、制
    御部を備えた利得制御経路とを有する受信部を具備する
    無線機における受信信号のリニア復調方法において、 前記受信信号復調経路に、ディジタル値の信号をディジ
    タルデータに復号し出力するとともに、該復号したディ
    ジタルデータと各フレーム構成の中の同期フラグとの照
    合を行ない、正しいデータが受信されているかの判定を
    行ない判定結果を出力する前記復号部を備え、 前記利得制御経路に、前記受信信号レベル検出経路から
    出力される受信信号の前のフレームの各スロットの平均
    値を保存する記憶回路と、前記復号部から出力される正
    しいデータが受信されているかの判定結果を記憶する同
    期フラグ回路とを備え、 該同期フラグ回路を介して前記制御部へ正しいデータが
    受信されているかの判定結果を出力し、 前記制御部による前記自動利得制御回路の現時点での利
    得制御を、前記制御部が前記記憶回路から読み出した現
    時点の一つ前のフレームの各スロットの平均値により制
    御することを特徴とするリニア復調方法。
  6. 【請求項6】 アンテナ、高周波増幅部、第1の中間周
    波増幅部、自動利得制御回路、A/D変換器、復号部で
    構成し、受信信号を復号してディジタルデータを出力す
    る受信信号復調経路と、 第2の中間周波増幅部、検波回路部、A/D変換器で構
    成し、受信信号の検波信号に比例した直流電圧を出力す
    る受信信号レベル検出経路と、 制御部、D/A変換器で構成し、前記自動利得制御回路
    を利得制御する利得制御信号を出力する利得制御経路と
    を有する受信部を具備する時分割多元接続方式の無線機
    であって、 前記利得制御信号により前記自動利得制御回路を制御す
    ることで、低い受信信号入力レベルから高い受信信号入
    力レベルまでの直線性の良い復調をするようにしたリニ
    ア復調方法において、 前記受信信号復調経路に、ディジタル値の信号をディジ
    タルデータに復号し出力するとともに、該復号したディ
    ジタルデータと各フレーム構成の中の同期フラグとの照
    合を行ない、正しいデータが受信されているかの判定を
    行ない判定結果を出力する前記復号部を備え、 前記利得制御経路に、前記受信信号レベル検出経路から
    出力される受信信号の前のフレームの各スロットの平均
    値を保存する記憶回路と、前記復号部から出力される正
    しいデータが受信されているかの判定結果を記憶する同
    期フラグ回路とを備え、 該同期フラグ回路を介して前記制御部へ正しいデータが
    受信されているかの判定結果を出力し、 前記制御部による前記自動利得制御回路の現時点での利
    得制御を、前記記憶回路から読み出した現時点の一つ前
    のフレームの各スロットの平均値により制御することを
    特徴とするリニア復調方法。
  7. 【請求項7】 複数のスロットで1つのフレームを構成
    し、各スロットに別々の音声信号あるいは各種データの
    符号化データを収容し、フレーム単位で時分割し、信号
    を送信し受信する時分割多元接続方式の無線機であっ
    て、 自動利得制御回路と復号部とを備えた受信信号復調経路
    と、検波回路部を備えた受信信号レベル検出経路と、制
    御部を備えた利得制御経路とを有する受信部を具備する
    無線機において、 前記受信信号復調経路に、ディジタル値の信号をディジ
    タルデータに復号し出力するとともに、該復号したディ
    ジタルデータと各フレーム構成の中の同期フラグとの照
    合を行ない、正しいデータが受信されているかの判定を
    行ない判定結果を出力する前記復号部を備え、 前記利得制御経路に、前記受信信号レベル検出経路から
    出力される受信信号の前のフレームの各スロットの平均
    値を保存する記憶回路と、前記復号部から出力される正
    しいデータが受信されているかの判定結果を記憶する同
    期フラグ回路とを備え、 前記同期フラグ回路を介して前記制御部へ正しいデータ
    が受信されているかの判定結果を出力し、 前記制御部による前記自動利得制御回路の現時点での利
    得制御を、前記制御部が前記記憶回路から読み出した現
    時点の一つ前のフレームの各スロットの平均値により制
    御するようにしたことを特徴とする無線機。
JP11236614A 1999-08-24 1999-08-24 リニア復調方法およびリニア復調を行なう無線機 Pending JP2001060981A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11236614A JP2001060981A (ja) 1999-08-24 1999-08-24 リニア復調方法およびリニア復調を行なう無線機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11236614A JP2001060981A (ja) 1999-08-24 1999-08-24 リニア復調方法およびリニア復調を行なう無線機

Publications (1)

Publication Number Publication Date
JP2001060981A true JP2001060981A (ja) 2001-03-06

Family

ID=17003262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11236614A Pending JP2001060981A (ja) 1999-08-24 1999-08-24 リニア復調方法およびリニア復調を行なう無線機

Country Status (1)

Country Link
JP (1) JP2001060981A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003013036A1 (fr) * 2001-07-27 2003-02-13 Matsushita Electric Industrial Co., Ltd. Dispositif et procede de commande automatique de gain, et dispositif de radiocommunication
WO2005011165A1 (ja) * 2003-07-25 2005-02-03 Fujitsu Limited 無線受信機および自動利得制御方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003013036A1 (fr) * 2001-07-27 2003-02-13 Matsushita Electric Industrial Co., Ltd. Dispositif et procede de commande automatique de gain, et dispositif de radiocommunication
WO2005011165A1 (ja) * 2003-07-25 2005-02-03 Fujitsu Limited 無線受信機および自動利得制御方法
US7593705B2 (en) 2003-07-25 2009-09-22 Fujitsu Limited Radio receiver and gain control method

Similar Documents

Publication Publication Date Title
JP2596392B2 (ja) データレート検出器
US7593705B2 (en) Radio receiver and gain control method
US7864900B2 (en) Communication system for sending and receiving digital data
JPH07307767A (ja) データ受信機
US20080317176A1 (en) Automatic Gain Control Apparatus and Method in Wireless Telecommunication System
JP2005354427A (ja) 無線送信装置及び無線送信方法
WO2006036009A1 (ja) 移動無線通信装置、無線通信装置及び通信処理方法
EP1327313A1 (en) Selectively activated agc signal measurement unit
US8804882B2 (en) Receiving apparatus, and computer readable memory medium that stores a program
JPH09275361A (ja) 受信機及び送受信機
JP2001510661A (ja) 位相及び振幅用に別々のブランチを備える復調
US7120208B1 (en) Device and method for adjusting input gain for multiple signal formats in a data network
JP2001060981A (ja) リニア復調方法およびリニア復調を行なう無線機
JP2006197654A (ja) Agc制御方法及びagc回路
JP2001086179A (ja) Agc回路及び通信端末
US6668032B1 (en) Device and method for signal sampling at multiple clock rates
JP4170953B2 (ja) 無線装置および受信回路
JP4918882B2 (ja) デジタル変調信号のシンボル判定装置及びシンボル判定方法ならびにプログラム
JP2003218651A (ja) 自動利得制御装置
JP2003110581A (ja) 無線通信制御装置
JP3873052B2 (ja) 無線通信システムおよび無線通信装置
JP2002237807A (ja) フレーム同期信号検出方式
JPH09181778A (ja) データ伝送方法
JP6579607B2 (ja) 送信装置および信号レベル制御方法
JP5281602B2 (ja) データストリーム転送装置、及びデータストリーム転送方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040302

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040427

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040525