JP4718780B2 - インタフェース装置及びインタフェース制御方法 - Google Patents

インタフェース装置及びインタフェース制御方法 Download PDF

Info

Publication number
JP4718780B2
JP4718780B2 JP2004003732A JP2004003732A JP4718780B2 JP 4718780 B2 JP4718780 B2 JP 4718780B2 JP 2004003732 A JP2004003732 A JP 2004003732A JP 2004003732 A JP2004003732 A JP 2004003732A JP 4718780 B2 JP4718780 B2 JP 4718780B2
Authority
JP
Japan
Prior art keywords
switch
capacitor
state
transformer
communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004003732A
Other languages
English (en)
Other versions
JP2005198134A (ja
Inventor
十四広 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2004003732A priority Critical patent/JP4718780B2/ja
Publication of JP2005198134A publication Critical patent/JP2005198134A/ja
Application granted granted Critical
Publication of JP4718780B2 publication Critical patent/JP4718780B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Small-Scale Networks (AREA)

Description

本発明は情報処理装置に接続されたLANの伝送路としてトランス結合のペア線を用いたインタフェース装置及びインタフェース制御方法に関する。
複数の情報処理装置(コンピュータ)をLAN(Local Area Network) により接続してデータの送受信を行う場合,電気的な信号伝送を行う伝送路として2本のペア線(線路対)を用いた平衡伝送が用い,トランス結合により終端する技術が使用されている。
このようなペア線(平衡対線)を用いてトランスで終端する伝送路において,不平衡雑音の影響を軽減する技術として,トランス結合の一方の巻線の中点タップを接地する技術が知られている(特許文献1参照)。また,平衡伝送回路において,トランスの中点タップにコンデンサを接続して接地することによりノイズを除去する技術が知られており(特許文献2参照),図4を用いて説明する。
図4はペア線を用いたLANのインタフェースの構成例を示す。図中,80は機器A側(送信側)のパルストランス,80aが1次側の巻線,80bが2次側の巻線,81,82はペア線,83は機器B側(受信側)のパルストランス,83aは1次側の巻線,83bは2次側の巻線である。また,84は送信側のパルストランス80の1次側の巻線の中点タップとグランド間に設けたコンデンサC1,85は受信側のパルストランス83の2次側の巻線の中点タップとグランド間に設けたコンデンサC2であるが,84,85を設けない場合もある。なお,図4には一方の伝送方向の伝送のための構成だけ示すが,実際には逆方向の伝送のためにこれと同様の構成が設けられ,図示省略された各パルストランスへの送信信号及びパルストランスからの受信信号を送受するインタフェース(物理レイヤ及びMAC(メディアアクセスコントロール)レイヤ等の制御機能を持つ)を介してコンピュータのIOコントローラに接続される。
図4のようなパルストランスを使いペア線81,82で信号を伝送すると,コモンノイズが乗ることがある。このようなコモンノイズによるエラーが多い相手機器のための対策として,機器A側のパルストランス80の1次側の巻線の中点タップとグランド間にコンデンサ84を設け,機器B側のパルストランス83の2次側の巻線の中点タップとグランド間にコンデンサ85を設け,コモンノイズをそれぞれのコンデンサを通して除去するようにした。
特開昭58−141038号公報 特許第2670166号公報(第3図〜第5図)
一方,LANの標準的な仕様には,パルストランスの中点にコンデンサを接続してグランドに接続しなければならないという規定はない。
ところが,離れた機器同士を上記図4のようにペア線で接続しパルストランスで終端した時,機器同士のグランド間にノイズがあり,且つシールドやFG線(フレームグランド:機器のグランド端子)が無いケーブルを使用すると,コンデンサを備えた機器が逆にノイズ源になる。この,コンデンサの有無によるノイズの影響について図5に示すコンデンサによる影響を説明する図を用いて説明する。
図5において,機器A側と機器B側はペア線81,82により接続され,パルストランスは図示省略され,RAはコモンノイズの機器A側のルートに存在する等価的な抵抗を表し,RBはコモンノイズの機器B側のルートに存在する等価的な抵抗を表し,84は機器A側に設けたコンデンサC1であり,85は機器B側のコンデンサC2であるが,点線で示すように機器B側に設ける場合と設けない場合がある。86はペア線82上のノイズ源である。なお,FG(フレームグランド)とSG(シグナルグランド)は各機器内でショートしている。
機器A側と機器B側の間にノイズ源86があり,機器A側にコンデンサC1があり,機器B側にコンデンサC2が無い場合は,機器B側のノイズの逃げ場がなくなり,矢印(→)で示すようにノイズが大回りし,機器B側でエラーが多発する可能性がある。この場合,機器AにコンデンサC1を備えることが,逆に機器Bに対し余計なコモンモードのノイズを増大させる,ノイズ源を提供する結果になる。これに対処するため,機器A側のコンデンサC1を除去した場合,相手側(機器B側)としてコンデンサを備えた機器と接続すると,今度は上記に説明した機器Bの立場になってしまい逆にノイズの影響を受けることになる。
すなわち,図5に示すモードのノイズによる問題を生じないパターンは,次の2つのケースの何れかになる。
(1) 両機器共コンデンサを設けない。
(2) 両機器共コンデンサを設ける。
上記(1) の両機器共コンデンサを設けないケースはコモンモード対策としては最良では無いが,ノイズが双方で大回りする結果,ノイズが下がり,図5に示す(1) のパターンによるノイズの問題は顕在化しにくい。また, 上記(2) の双方にコンデンサを設けたケースでは,図5の(2) に示すパターンでコンデンサによって両機器間が交流的にショートされた状態となり,ノイズがコンデンサの外側に波及せず,コモンノイズによる不具合は起こらない。
一方,コンデンサをパルストランスの中点に付けるか付けないか仕様の定まらない不特定の機器との接続において,コモンノイズによる影響を無くすには相手側の状態を確認して,コンデンサを付けるか,外すかという作業をしなければならないという問題があった。
コンデンサを備えた機器及び備えない機器が既に市場に出回っている現状では,対策として,コンデンサを固定的に付けるか,付けないかのいずれかにすることでは対応市場を狭めてしまい,オプショナルな機器選定と構成を前提としたパーソナルコンピュータのビジネスの実態に合わない。
本発明は相手機器の条件に応じてコンデンサを自動的に接続/除去のどちらにでも対応することができるLANのインタフェース装置及びインタフェース制御方法を提供することを目的とする。
図1は本発明の原理構成を示す。図中,1はLANの伝送路を形成するペア線3a,3bがトランス結合により終端する終端部,2はトランス結合の終端部1と後述する入出力制御部5の間のインタフェース,20はトランス結合の装置側の中点タップに一方の端子が接続されたコンデンサ,21はコンデンサ20の他方の端子とグランド(接地)端子の間を電気的にオン(接続)またはオフ(切断)の状態に切替えるスイッチ,3a,3bはペア線,4はLANを介して他装置との間でデータを送受し,処理を行う情報処理部,40はLANのトランス結合の終端部のコンデンサを接続するか否かの調整を行うコンデンサ調整部,40aはスイッチ状態別テスト手段,40bはテスト結果判別手段,40cはテスト結果判別手段40bにより良好な品質と判別したスイッチ状態にスイッチ設定部51を設定する制御を行うスイッチ制御手段,5はLANを介してデータの送受信の制御を行う入出力制御部,50はLANを介した他装置との通信を行う通信部,51は情報処理部4からの指示が設定され,その設定状態によりスイッチ21を制御する出力を発生するスイッチ設定部,6はペア線3a,3bで接続する相手機器のトランス結合の終端部である。
本発明はLANの伝送路をペア線で構成してトランス結合で終端する場合に,トランスの一次側の中点にコンデンサを接続し,コンデンサとグランドの間をオン・オフするスイッチを設け,そのスイッチをオン及びオフにした時の通信の状態をチェックして,良好な通信特性が得られる状態を識別して,その状態にスイッチを切替えることで,ペア線の相手方の状態に合わせることができ,良好なデータの伝送が可能になる。
情報処理部4のコンデンサ調整部40が駆動されると,スイッチ状態別テスト手段40aによるテストが行われる。この場合,最初に入出力制御部5のスイッチ設定部51をオン状態に設定することで,スイッチ21をオンにして,コンデンサ20がトランス結合の終端部1のトランスの中点に接続される。この状態でスイッチ状態別テスト手段40aにより終端部1,ペア線3a,3bを介する相手装置とのテストの通信を行って,通信の品質を表す結果を得て保存する。次にスイッチ状態別テスト手段40aは,入出力制御部5に対してスイッチ設定部51の設定情報をオフ状態に設定してスイッチ21をオフにし,トランスの中点にコンデンサが接続されてないのと同じ状態にして,ペア線3a,3bを介して上記のスイッチ21をオンにした時に行ったのと同様のテストの通信を行い,通信品質を表す結果を得て保存する。次にスイッチ状態別テスト手段40aによるテスト結果をテスト結果判別手段40bで判別し,良好な結果を得られたスイッチ状態を検出するとスイッチ制御手段40cにその状態を通知し,スイッチ制御手段40cは入出力制御部5のスイッチ設定部51を通知された状態に設定する。これにより,スイッチ21がオンまたはオフに切替えられる。
本発明によればLANのようなパルストランスを使ったペア線により相手機器と接続する場合に,自装置のパルストランスの中点にコンデンサを接続してコンデンサを接地するか否かの各状態による通信のテストを行うことで,相手機器側のパルストランスの中点へのコンデンサが接続されているか否か判別することができ,相手機器側に対応して自装置側の状態を切替えることで,良好な通信品質により通信の信頼性を向上することができる。
図2は実施例の構成である。1はトランス結合の終端部,1aは受信用のトランス,1bは送信用のトランス,2aは物理レイヤ制御部,20a,20bはそれぞれ一方の端末をトランス1a,1bの中点タップと接続したコンデンサ,21a,21bは上記図1のスイッチ21を構成し,コンデンサ20a,20bの他端をそれぞれアースに接続するか否かのスイッチングを行うFET(Field Effect Transistor),2bはMACレイヤ制御部,3a,3bは受信用のペア線,3c,3dは送信用のペア線である。4aはCPU,4bはメモリ制御部,4cはプログラム及びデータを格納するメモリ,5は入出力制御部(IO制御部),50は通信部,51aは入出力制御部5内に設けられたGPIO(General Purpose Input Output: 汎用目的入出力) と呼ばれる入出力ピンの情報を設定するレジスタであり,その中の1ビットによりスイッチを構成するFET21a,21bを制御する情報が設定される。
なお,メモリ制御部4bと入出力制御部5はCPU4aの周辺回路でありチップセットと呼ばれる集積回路であり,メモリ制御部4bはメモリ制御機能を備え,入出力制御部5はハードディスクやプロッピーディスク等の制御機能を備え,GPIOはシステム固有の信号を入出力を行うための入出力ピンであり,入力用,出力用の固定または指定によって入力,出力が切り換えられるものである。この実施例では,レジスタ51aの1ビットがGPIOの信号線の一本の信号としてコンデンサの切替え用に使用する。
トランス結合の中点タップに一方の端子が接続されたコンデンサ20a,20bの他端をスイッチとして設けられたFET21aに接続し,FET21aに直列接続されたFET21bの他端をグランド端子と接続して,入出力制御部5のレジスタ51aからのGPIOの1ビットの信号を切り替えることで,コンデンサを付加した状態か,削除した状態に設定される。
図3はコンデンサ切替制御の処理フローであり,上記図2のCPU4aにおいてメモリ4cに格納されたプログラムにより実行される。
最初に,レジスタRa,Rbを0にセットし,コンデンサを除去した状態(スイッチ21a,21bをオフにするよう入出力制御部5のレジスタ51aの制御用ビットに“0”をセットする)にする(図3のS1)。次に伝送品質を確認するためのコマンドを実行する(図3のS2)。伝送品質を確認するためのコマンドとして,この実施例では相手に対しエコー要求メッセージを送って,相手からエコー応答メッセージを受け取るためのメッセージを入出力制御部5から,MACレイヤ制御部2b,物理レイヤ制御部2aを介してトランス結合の終端部1を通って送信され,その送信を実行した時間から相手側からの応答が返ってくるまでのレスポンスタイム(応答時間)を測定し,レジスタRaに保持する(図3のS3)。次にコンデンサを付加した状態(スイッチ21a,21bをオンにするよう入出力制御部5のレジスタ51aの制御用ビットに“1”をセットする)にして(図3のS4),上記のS2と同様のコマンドを実行し(同S5),相手からのレスポンスタイムを測定して,その結果をレジスタRbに保持する(同S6)。
続いて,Ra≦Rbであるかを判別し(図3のS7),成立する場合(コンデンサ20a,20bを除去した時のレスポンスタイムRaの方が短い)は,コンデンサを除去する制御を行い(同S8),成立しない場合(コンデンサを付加した状態)は,そのまま(上記のS4でコンデンサが付加された状態になっている)で終了する。
上記のステップS2とS5において実行されるテスト通信の例として説明した,エコー要求メッセージは,送信したデータが,正しく相手コンピュータに到達したことをチェックするICMP(Internet Control Message Protocol)というプロトコルの中のエコー要求メッセージを使用する。この要求を受け取った相手先の装置はエコー応答メッセージを送り返すことになっている。このようなメッセージを用いたコマンド(ツール)をPING(Packet InterNetwork Groper) と呼ばれる。
(付記1) 情報処理部がトランス結合で終端するペア線を介して他装置と通信を行うためのLANのインタフェース装置において,前記トランス結合の自装置側の中点タップにコンデンサの一方の端子を接続し,前記コンデンサの他方の端子とグランド端子との間にスイッチを設け,前記スイッチのオン・オフを制御する情報を設定する手段を備えたことを特徴とするLANのインタフェース装置。
(付記2) 前記スイッチのオン・オフを制御する情報を設定する手段は,前記情報処理部から設定される入出力制御用の情報を設定するレジスタにより構成されることを特徴とするLANのインタフェース装置。
(付記3) 情報処理部がトランス結合で終端するペア線を介して他装置と通信を行うためのLANのインタフェース制御方法において,前記トランス結合の中点タップと接続されたコンデンサの他端にグランド端子との接続を制御するスイッチを設け,情報処理部は,前記スイッチをオン及びオフのそれぞれの状態において前記ペア線を介した他装置とテスト通信を行って各状態における通信の品質を表す結果を求め,前記テスト通信の品質を表す結果を評価し,良好な結果が得られた状態に前記スイッチを制御することを特徴とするLANのインタフェース制御方法。
(付記4) 請求項2において,前記ペア線を介した他装置とのテスト通信として,前記他装置に対する呼び出しを行ってから,前記他装置からの応答が返ってくるまでの時間を測定することを特徴とするLANのインタフェース制御方法。
本発明の原理構成を示す図である。 実施例の構成を示す図である。 コンデンサ切替制御の処理フローを示す図である。 ペア線を用いたLANのインタフェースの構成例を示す図である。 コンデンサによる影響を説明する図である。
符号の説明
1 トランス結合の終端部
2 インタフェース
20 コンデンサ
21 スイッチ
3a,3b ペア線
4 情報処理部
40 コンデンサ調整部
40a スイッチ状態別テスト手段
40b テスト結果判別手段
40c スイッチ制御手段
5 入出力制御部
50 通信部
51 スイッチ設定部
6 相手機器のトランス結合の終端部

Claims (2)

  1. 情報処理装置がトランス結合で終端するペア線を介して他装置と通信を行うためのLANのインタフェース装置において,
    前記トランス結合の自装置側の中点タップにコンデンサの一方の端子を接続し,前記コンデンサの他方の端子とグランド端子との間にスイッチを設け,
    前記スイッチのオン・オフを制御する情報を設定する手段と,
    前記スイッチをオン・オフの各状態に切り替えて,スイッチ状態別に前記他装置とのテスト通信を行って通信の品質を表す結果を得て保存する手段と,前記スイッチ状態別の通信の品質を表す結果を判別して良好な結果を得られたスイッチ状態を判別して,そのスイッチ状態に前記スイッチを設定する手段と,
    を備えたことを特徴とするLANのインタフェース装置。
  2. 情報処理装置がトランス結合で終端するペア線を介して他装置と通信を行うためのLANのインタフェース制御方法において,
    前記トランス結合の中点タップと接続されたコンデンサの他端にグランド端子との接続を制御するスイッチを設け,
    情報処理装置は,前記スイッチをオン及びオフのそれぞれの状態において前記ペア線を介した前記他装置とテスト通信を行って各状態における通信の品質を表す結果を求め,
    前記テスト通信の品質を表す結果を評価し,良好な結果が得られた状態に前記スイッチを制御することを特徴とするLANのインタフェース制御方法。
JP2004003732A 2004-01-09 2004-01-09 インタフェース装置及びインタフェース制御方法 Expired - Fee Related JP4718780B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004003732A JP4718780B2 (ja) 2004-01-09 2004-01-09 インタフェース装置及びインタフェース制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004003732A JP4718780B2 (ja) 2004-01-09 2004-01-09 インタフェース装置及びインタフェース制御方法

Publications (2)

Publication Number Publication Date
JP2005198134A JP2005198134A (ja) 2005-07-21
JP4718780B2 true JP4718780B2 (ja) 2011-07-06

Family

ID=34818547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004003732A Expired - Fee Related JP4718780B2 (ja) 2004-01-09 2004-01-09 インタフェース装置及びインタフェース制御方法

Country Status (1)

Country Link
JP (1) JP4718780B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105700658B (zh) * 2015-12-31 2018-08-10 联想(北京)有限公司 电子设备和控制方法

Also Published As

Publication number Publication date
JP2005198134A (ja) 2005-07-21

Similar Documents

Publication Publication Date Title
JP4718780B2 (ja) インタフェース装置及びインタフェース制御方法
US10958454B1 (en) System and method for cable link establishment
KR20200033340A (ko) 버스 시스템용 송수신 장치, 그리고 상이한 비트 상태들 간 전환 시 진동 경향의 감소를 위한 방법
EP2439889A1 (en) Method and system for realizing transmission of message between an extended processor and a switch chip
JP5096871B2 (ja) ケーブル断線検出装置およびケーブル断線検出方法
JP4472651B2 (ja) ネットワークアクセスシステムおよびネットワークアクセス方法
US7543044B2 (en) Automatic configuration system
US20070102528A1 (en) Electronic device and data communication control method
JP3201666B2 (ja) 半2重シリアル伝送用インターフェース変換回路
KR20200033342A (ko) 버스 시스템용 송수신 장치, 그리고 상이한 비트 상태들 간 전환 시 진동 경향의 감소를 위한 방법
WO2021244130A1 (zh) 故障诊断方法、电子设备及存储介质
US9438744B2 (en) Method and data transmission device for data transmission within an xDSL data transmission system connecting at least two ethernet networks via xDSL links
JP3616559B2 (ja) 通信装置
TWI640870B (zh) 集線器
JP4627989B2 (ja) 複数の通信装置間の通信を確立する方法、インタフェース・ユニット、通信システム、コンピュータ読み取り可能な媒体、および装置
CN115215174B (zh) 终端控制装置、电梯控制系统和通信速度设定方法
KR100396782B1 (ko) 핫 스탠바이 이중화 보드와 하나의 리피터/허브를 사용한이더넷 연결 장치 및 방법
CN101257497B (zh) 识别接口为连接状态的方法和设备
JPH09258848A (ja) Pos装置
JP2530771B2 (ja) 送受信線切替器
KR20050072615A (ko) Usb포트 검사장치
JP2022029303A (ja) 一方向通信装置
JP2005244615A (ja) 通信システム、通信装置、及び、管理装置
JPH07147588A (ja) ハブ間の簡易管理情報伝送システム
KR19980025431A (ko) 브랜치 프로세서(bp)의 터미널 포트 통합관리방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060509

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080812

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081014

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20081014

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20081014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081111

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090406

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110401

R150 Certificate of patent or registration of utility model

Ref document number: 4718780

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees