JP4714260B2 - 薄膜抵抗器構造物およびその製造方法 - Google Patents

薄膜抵抗器構造物およびその製造方法 Download PDF

Info

Publication number
JP4714260B2
JP4714260B2 JP2008307478A JP2008307478A JP4714260B2 JP 4714260 B2 JP4714260 B2 JP 4714260B2 JP 2008307478 A JP2008307478 A JP 2008307478A JP 2008307478 A JP2008307478 A JP 2008307478A JP 4714260 B2 JP4714260 B2 JP 4714260B2
Authority
JP
Japan
Prior art keywords
thin film
resistor structure
film resistor
metal
structure according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008307478A
Other languages
English (en)
Other versions
JP2009253272A (ja
Inventor
友忠 陳
鴻坤 李
榮洲 翁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Publication of JP2009253272A publication Critical patent/JP2009253272A/ja
Application granted granted Critical
Publication of JP4714260B2 publication Critical patent/JP4714260B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/075Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin film techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/006Thin film resistors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49082Resistor making
    • Y10T29/49099Coating resistive material on a base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Adjustable Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Description

本発明は、受動素子に関するものであって、特に、薄膜抵抗器構造物およびその製造方法に関するものである。
銅箔ワイヤと受動素子(例えば抵抗器(resistor))とは、プリント回路板(PCB)の必須要素である。公知のPCB製造において、銅箔ワイヤは、銅張り積層板(copper clad laminate,CCL)の形成、続いて、現像/エッチング/ストリッピング(development/etching/ stripping process)工程(以下、DES工程と称する)により形成される。その後、別個の受動素子が、表面実装技術(surface mount technology,SMT)工程によりPCB上に搭載される。しかし電子製品の高機能化および小型化のためにPCB上にはより多くの受動素子が必要とされるので、PCB上のデバイス用の面積はますます制限されている。この制限を解決するための主要な技術的アプローチは、受動素子のサイズを減少させることである。しかし受動素子のサイズを、0201規格の抵抗器のように肉眼で見ることができる生理的限界よりも小さくすることは、上述の工程では非常に困難である。
上述の困難に対しPCB上の受動素子のサイズを減少させるために、80年代に既に、平面内蔵/埋設抵抗器素子が開発されている。現在市販の内蔵抵抗器は、製品の厚さにより、厚膜抵抗器(例えば、厚さ>10μm)および薄膜抵抗器(例えば、厚さ<2μm)の二種類に分類される。厚膜抵抗器は、更に、低温同時焼成セラミック(low temperature co-fired ceramic,LTCC)およびポリマー厚膜フィルム(polymer thick film,PTF)に分けられる。厚膜抵抗器は、抵抗範囲が広い、および製造コストが安いという利点を有する。しかし厚膜抵抗器は、抵抗許容差(resistance tolerance)が悪い。特にLTCC型の抵抗器では、加工温度が高い、およびポリマー基板との適合性が悪いという欠点がある。またPTF型の抵抗器では、抵抗温度係数(temperature coefficient of resistance,TCR)が高い、および熱安定性が悪いという欠点がある。そのため厚膜抵抗器の適用は制限される。逆に金属箔の基材を用いる薄膜抵抗器は、厚膜抵抗器と比べて、ポリマー基板との適合性、熱安定性および抵抗許容差が良好であるという利点を有する。しかし低電気抵抗率の制約のために、合金薄膜抵抗器の適用も制限される。市販されている合金薄膜抵抗器の抵抗範囲は低すぎ(即ち≦250Ω/□)、たいていのデバイスで要求される主な抵抗範囲(即ち10000Ω/□)を満たすことができない。
従って技術的トレンドにあわせて内蔵抵抗器の適用を促進するために、高抵抗率を有する薄膜抵抗器が求められている。さらに熱安定性の低下を防止するために、高抵抗率を達成しても、低TCR(例えば<200ppm/℃)特性を犠牲にすることはできない。
従って本発明の目的は、高い抵抗率および低い抵抗温度係数(TCR)を有する薄膜抵抗器構造物を提供することにある。また本発明は、このような薄膜抵抗器構造物の製造方法も提供する。
上記目的を達成し得た本発明の薄膜抵抗器構造物は、抵抗膜を含む。抵抗膜は、銅酸化物層、および銅酸化物層上に位置する複数の金属島状物を含む。銅酸化物層の上面は、隣接する複数の瘤状凹部を有し、且つ、瘤状凹部の間に網状に分布した空間を有する。金属島状物はそれぞれ、瘤状凹部間の空間に設置される。
本発明の薄膜抵抗器構造物の製造方法は、まず、上面に隣接する複数の瘤状凸部を有し、且つ、瘤状凸部の間に網状に分布した空間を有する銅箔基材を提供する。次いで、銅箔基材の上面に、金属を含有するコロイド溶液または金属前駆物を含有する溶液(以下「金属を含有する溶液」と称する)を塗布し、金属を含有する溶液が瘤状凸部の間の空間に充填される。その後、銅箔基材に対し熱処理を実行して、瘤状凸部表面に銅酸化物層を形成し、且つ、同時に、瘤状凸部の間の空間に、金属を含有する溶液が転化して形成される複数の金属島状物を形成する。続いて、銅箔基材を絶縁基板上に反対に設置して、銅酸化物層と絶縁基板とを接合する。次いで銅箔基材上で、二つの電極領域および抵抗領域を画定する。その後DES作業により、抵抗領域の銅箔基材および瘤状凸部を除去して、銅酸化物層および金属島状物を露出し、露出した銅酸化物層の上面が、対応する複数の瘤状凹部を有するようにする。最後に、絶縁層(内蔵抵抗器用途)またはソルダーマスク層(表面抵抗器用途)で、露出した銅酸化物層を被覆すると共に、瘤状凹部を充填する。
本発明は、低いTCRを維持しながら、シート抵抗を増加させることができる薄膜抵抗器構造物およびその製造方法に関する。そのような薄膜抵抗器構造物は、PCB又は他の半導体デバイス中の内蔵抵抗器として用いることができる。
図1Fおよび図2Fは、それぞれ、本発明の一実施態様による薄膜抵抗器構造物の平面図および断面図である。薄膜抵抗器構造物は、抵抗膜107、絶縁基板108、絶縁層114および二つの電極110を含むことができる。本実施態様中、抵抗膜107は、銅酸化物層104および複数の金属島状物106を有する。銅酸化物層104はP型半導体特性を有する。即ち、銅酸化層104は、金属と相反するTCR特性を有する。その他の実施態様では、銅酸化物層104内は、その他の金属酸化物、例えばニッケル酸化物を含む。本実施態様中、銅酸化物層104の上面は隣接する複数の瘤状凹部112を有する。瘤状凹部112の間に網状に分布した空間が形成される。金属島状物106は銅酸化層104上に位置し、且つ、それぞれ、瘤状凹部112の間の空間に設置されて、分散相の金属島状物106を構成する。金属島状物106の材料は、抗酸化能力を有する貴金属、例えば、白金(Pt)、パラジウム(Pd)、ルテニウム(Ru)、ロジウム(Rh)、イリジウム(Ir)、金(Au)、銀(Ag)、および上述の合金からなる群から選択され得る。好ましい実施態様中、金属島状物106はパラジウムからなり、且つ、抵抗膜107中の銅の含量は15.0μg/cm2を超え、パラジウムの含量は7.0μg/cm2を超える。これにより、抵抗膜107のシート抵抗は大幅に増加し(例えば、>10000Ω/□)、且つ、TCRは200ppm/℃以下に維持できる。
絶縁基板108は抵抗膜107下方に設置され、抵抗膜107を搭載する担体となる。絶縁基板108は、エポキシ樹脂等のハードボード用か、ポリイミド樹脂等のソフトボード用の絶縁材料を含む。
絶縁層114は、抵抗膜107を局部的に被覆し、且つ、銅酸化物層104中の瘤状凹部112に充填されて、抵抗膜107の両端を露出する。絶縁層114は、内蔵抵抗器用途の絶縁材料、または表面抵抗器用途のソルダーマスク(solder mask)から構成され得る。
二つの電極110は、それぞれ、露出した抵抗膜107両端を被覆すると共に、抵抗膜107と電気的に接続する。
図1A〜図1Fおよび図2A〜図2Fは、本発明の実施態様による薄膜抵抗器構造物の製造方法を示す図であり、図1A〜図1Fは平面図であり、図2A〜図2Fは図1A〜図1Fに対応する断面図である。図1Aおよび図2に示すように、上面に隣接する複数の瘤状凸部100aを有する銅箔基材100を提供する。図1Aで示されるように、瘤状凸部100a間に、網状に分布した空間100bが形成される。瘤状凸部100aは、銅箔基材100の上面で粗雑化処理、例えば、瘤化処理(nodulization)を実行することにより形成することができる。
図1Bおよび図2Bを参照すると、金属を含有する溶液102を、銅箔基材100上面に塗布すると共に、瘤状凸部100aの間に形成された空間100bに充填する。金属を含有する溶液102中の金属は、白金(Pt)、パラジウム(Pd)、ルテニウム(Ru)、ロジウム(Rh)、イリジウム(Ir)、金(Au)、銀(Ag)、および上述の合金からなる群から選択され得る。一つの実施態様では、金属を含有する溶液102は酢酸パラジウム(Pd(OAc)2)のクロロホルム(CHCl3)溶液で、酢酸パラジウムの濃度は、0.1g/10cc〜0.4g/10cc程度である。もう一つの実施態様では、金属を含有する溶液102は、金属粒子を含むコロイド溶液(colloidal solution containing metal particles)、例えば銀粒子を含むコロイド溶液である。金属を含有する溶液102は、浸漬コーティング(dip coating)、スピンコーティング(spin coating)、スプレーコーティング(spray coating)またはスロットダイコーティング(slot die coating)により、銅箔基材100の上面に塗布することができる。例えば、スピンコーティングを約2000rpmの回転速度で約20秒実行することにより、酢酸パラジウムのクロロホルム溶液を銅箔基材100の上面に塗布すると共に、空間100bを充填する。さらに必要に応じて、スピンコーティングのような塗布作業を2回またはそれ以上実行しても良い。
図1Cおよび図2Cを参照すると、非真空の環境下で、金属を含有する溶液102を塗布した銅箔基材100に対し熱処理を実行して、瘤状凸部100aの表面に銅酸化物層104を形成し、且つ、同時に、瘤状凸部100aの間の空間100b中で、金属を含有する溶液102を転化させて金属島状物106を形成する。例えば、銅箔基材100に対し、熱処理温度は300℃未満(例えば200℃)で熱処理を実行する。さらに、熱処理時間は約15〜30分である。熱処理後、瘤状凸部100aの表面が酸化して、銅酸化物層104を形成する。本実施態様では、瘤化処理過程で銅箔基材100中にニッケルを加えて、銅酸化物層104にニッケル酸化物を含有させても良い。一方、金属を含有する溶液102(例えば、酢酸パラジウムのクロロホルム溶液)の金属は、熱分解により還元されて、分散した複数の金属島状物106(パラジウム島状物)を形成する。これにより、抵抗膜107が完成される。表1は、異なる銅含量(μg/cm2)およびパラジウム含量(μg/cm2)の抵抗膜107に対してシート抵抗(ρ,Ω/□)および抵抗温度係数(TCR,ppm/℃)を測定した結果を示す。
Figure 0004714260
表1から分かるように、複合抵抗器は、高いシート抵抗(例えば>10000Ω/□)を有し、そのシート抵抗は、ほぼ、銅含量およびパラジウム含量の減少に伴って増加する。しかし注意すべきことは、銅含量が約15.0μg/cm2未満であり、パラジウム含量が7.0μg/cm2未満である時、TCRが急激に高くなり(例えば<200ppm/℃)、抵抗器の熱安定性が低下する。よって、好ましい実施態様の抵抗膜は、その銅の含量が約15.0μg/cm2より大きく、且つパラジウムの含量が7.0μg/cm2より大きいものである。つまり、上述の条件下で製作された抵抗膜107は、容易に高いシート抵抗(例えば>10000Ω/□)および低TCR(例えば<200ppm/℃)を有する。
図1Dおよび図2Dを参照すると、図1Cおよび図2Cの銅箔基材100を、例えば、エポキシ樹脂またはポリイミド樹脂等の絶縁材料から構成される絶縁基板108上に設置し、銅酸化物層104と絶縁基板108とを接合する。その後、銅箔基材100上で、二つの電極領域Eおよび抵抗領域Rを画定する。
図1Eおよび図2Eを参照すると、公知のDES工程により、抵抗領域Rの銅箔基材100および瘤状凸部100aを除去して、抵抗領域Rの銅酸化物層104および金属島状物106を露出させる。露出した銅酸化物層104の表面は、瘤状凸部100aを除去して対応形成された複数の瘤状凹部112を有する。二つの電極領域Eに位置する除去されていない銅箔基材100は、抵抗膜107の二つの電極110となる。
図1Fおよび図2Fを参照すると、更に、例えばソルダーマスク、エポキシ樹脂またはポリイミド樹脂等の絶縁層114を、抵抗領域Rの銅酸化物層104および金属島状物106上に被覆すると共に、瘤状凹部112に充填する。これにより、薄膜抵抗器が完成する。CCLを製造する従来のPCB製造に、図1D〜1Fおよび図2D〜2Fに示す製造工程を組み込むことができる。この製造では、PCBの製作が完了した時に、抵抗器デバイスがPCB中に内蔵されて完成する。銅箔ワイヤと受動素子とを個別に製造する従来の方法と比べて、この製造の利点は明らかである。
本発明の実施態様によると、銅箔酸化により形成される銅酸化物層と金属を含有する溶液により形成される分散した金属島状物とから構成される複合抵抗膜107は、高いシート抵抗および低いTCRを有する。従って本発明の実施態様の抵抗膜107を用いれば、現在の用途で主要な抵抗範囲を満たすことができる。更に、抵抗膜107は、非真空環境下で低温製造工程により形成できるので、製造コストが低く、ポリマー基板との適合性を向上させることができる。
本発明の好ましい実施態様を前述の通り開示したが、これらは決して本発明を限定するものではなく、当業者であれば、本発明の精神と領域を逸脱しない範囲内で様々な変更や修正を行うことできる。本発明の保護範囲は、特許請求の範囲の内容を基準とする。
本発明の実施態様による薄膜抵抗器構造物の製造方法の平面図である。 本発明の実施態様による薄膜抵抗器構造物の製造方法の平面図である。 本発明の実施態様による薄膜抵抗器構造物の製造方法の平面図である。 本発明の実施態様による薄膜抵抗器構造物の製造方法の平面図である。 本発明の実施態様による薄膜抵抗器構造物の製造方法の平面図である。 本発明の実施態様による薄膜抵抗器構造物の製造方法、及び本発明の薄膜抵抗器構造物を示す平面図である。 図1Aに対応する断面図である。 図1Bに対応する断面図である。 図1Cに対応する断面図である。 図1Dに対応する断面図である。 図1Eに対応する断面図である。 図1Fに対応する断面図である。
符号の説明
100 銅箔基材
100a 瘤状凸部
100b 空間
102 金属を含有する溶液
104 銅酸化物層
106 金属島状物
107 抵抗膜
108 絶縁基板
110 電極
112 瘤状凹部
114 絶縁層
E 電極領域
R 抵抗領域

Claims (19)

  1. 薄膜抵抗器構造物であって、
    抵抗膜を含み、
    前記抵抗膜は、
    上面に隣接する複数の瘤状凹部を有し、且つ、前記瘤状凹部の間に網状に分布した空間を有する銅酸化物層と、
    前記銅酸化物層上に位置し、且つ、それぞれ、前記瘤状凹部の間の空間に設置される複数の金属島状物と、
    を含むことを特徴とする薄膜抵抗器構造物。
  2. 更に、
    前記抵抗膜下方に設置される絶縁基板と、
    前記抵抗膜を局部的に被覆して、前記抵抗膜の両端を露出する絶縁層と、
    前記の露出した抵抗膜両端をそれぞれ被覆すると共に、前記抵抗膜と電気的に接続する二つの電極と、
    を含むことを特徴とする請求項1に記載の薄膜抵抗器構造物。
  3. 前記絶縁層はソルダーマスクから構成されることを特徴とする請求項2に記載の薄膜抵抗器構造物。
  4. 各電極は銅箔から構成されることを特徴とする請求項2または3に記載の薄膜抵抗器構造物。
  5. 前記絶縁基板は、エポキシ樹脂またはポリイミド樹脂から構成されることを特徴とする請求項2〜4のいずれかに記載の薄膜抵抗器構造物。
  6. 前記銅酸化物層内に更にニッケル酸化物を含むことを特徴とする請求項1〜5のいずれかに記載の薄膜抵抗器構造物。
  7. 前記金属島状物の材料は、白金(Pt)、パラジウム(Pd)、ルテニウム(Ru)、ロジウム(Rh)、イリジウム(Ir)、金(Au)、銀(Ag)、および上述の合金からなる群から選択されることを特徴とする請求項1〜6のいずれかに記載の薄膜抵抗器構造物。
  8. 前記金属島状物はパラジウムからなり、且つ、前記抵抗膜中の銅の含量は15.0μg/cm2を超え、パラジウムの含量は7.0μg/cm2を超えることを特徴とする請求項1〜7のいずれかに記載の薄膜抵抗器構造物。
  9. 薄膜抵抗器構造物の製造方法であって、
    上面に隣接する複数の瘤状凸部を有し、且つ、瘤状凸部の間に網状に分布した空間を有する銅箔基材を提供する工程と、
    前記銅箔基材の上面に、金属を含有する溶液を塗布し、前記金属を含有する溶液を瘤状凸部の間の空間に充填する工程と、
    前記銅箔基材に対し熱処理を実行して、前記瘤状凸部表面に銅酸化物層を形成し、且つ、同時に、前記瘤状凸部の間の空間に、前記金属を含有する溶液が転化して形成される複数の金属島状物を形成する工程と、
    前記銅箔基材を絶縁基板上に反対に設置して、前記銅酸化物層と前記絶縁基板とを接合する工程と、
    前記銅箔基材上で、二つの電極領域および抵抗領域を画定する工程と、
    前記抵抗領域の前記銅箔基材および前記瘤状凸部を除去して、前記銅酸化物層および前記金属島状物を局部的に露出し、前記露出した銅酸化物層の上面が、対応する複数の瘤状凹部を有するようにする工程と、
    絶縁層で、前記露出した銅酸化物層および前記金属島状物を被覆すると共に、前記瘤状凹部を充填する工程と、
    を含むことを特徴とする薄膜抵抗器構造物の製造方法。
  10. 前記絶縁層はソルダーマスクから構成されることを特徴とする請求項9に記載の薄膜抵抗器構造物の製造方法。
  11. 前記絶縁基板は、エポキシ樹脂またはポリイミド樹脂から構成されることを特徴とする請求項9または10に記載の薄膜抵抗器構造物の製造方法。
  12. 前記銅酸化物層内に更にニッケル酸化物を含むことを特徴とする請求項9〜11のいずれかに記載の薄膜抵抗器構造物の製造方法。
  13. 前記金属島状物の材料は、白金(Pt)、パラジウム(Pd)、ルテニウム(Ru)、ロジウム(Rh)、イリジウム(Ir)、金(Au)、銀(Ag)、および上述の合金からなる群から選択されることを特徴とする請求項9〜12のいずれかに記載の薄膜抵抗器構造物の製造方法。
  14. 前記金属島状物はパラジウムからなり、且つ、前記抵抗膜中の銅の含量は15.0μg/cm2を超え、パラジウムの含量は7.0μg/cm2を超えることを特徴とする請求項9〜13のいずれかに記載の薄膜抵抗器構造物の製造方法。
  15. 前記金属を含有する溶液は、酢酸パラジウムのクロロホルム溶液であることを特徴とする請求項9〜14のいずれかに記載の薄膜抵抗器構造物の製造方法。
  16. 前記酢酸パラジウムのクロロホルム溶液の濃度は、0.1g/10cc〜0.4g/10ccの範囲であることを特徴とする請求項15に記載の薄膜抵抗器構造物の製造方法。
  17. 前記金属を含有する溶液は、金属粒子を含有するコロイド溶液であることを特徴とする請求項9〜16のいずれかに記載の薄膜抵抗器構造物の製造方法。
  18. 前記金属を含有する溶液は、浸漬コーティング、スピンコーティング、スプレーコーティング、またはスロットダイコーティングにより、前記銅箔基材の上面に塗布されることを特徴とする請求項9〜17のいずれかに記載の薄膜抵抗器構造物の製造方法。
  19. 前記熱処理は非真空下で実行され、且つ、前記熱処理の温度は300℃より低いことを特徴とする請求項9〜18のいずれかに記載の薄膜抵抗器構造物の製造方法。
JP2008307478A 2008-04-10 2008-12-02 薄膜抵抗器構造物およびその製造方法 Expired - Fee Related JP4714260B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW097113003 2008-04-10
TW097113003A TWI369693B (en) 2008-04-10 2008-04-10 Thin film resistor structure and fabrication method thereof

Publications (2)

Publication Number Publication Date
JP2009253272A JP2009253272A (ja) 2009-10-29
JP4714260B2 true JP4714260B2 (ja) 2011-06-29

Family

ID=41163501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008307478A Expired - Fee Related JP4714260B2 (ja) 2008-04-10 2008-12-02 薄膜抵抗器構造物およびその製造方法

Country Status (3)

Country Link
US (1) US8004386B2 (ja)
JP (1) JP4714260B2 (ja)
TW (1) TWI369693B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8194391B2 (en) * 2007-12-21 2012-06-05 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and manufacturing method thereof
KR101503967B1 (ko) * 2011-12-08 2015-03-19 삼성전기주식회사 적층형 인덕터 및 그 제조방법
TWI571891B (zh) * 2014-03-03 2017-02-21 Walsin Tech Corp Thin film resistor method

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4695853A (en) * 1986-12-12 1987-09-22 Hewlett-Packard Company Thin film vertical resistor devices for a thermal ink jet printhead and methods of manufacture
US4888089A (en) * 1987-12-29 1989-12-19 Flexwatt Corporation Process of making an electrical resistance device
US5278012A (en) * 1989-03-29 1994-01-11 Hitachi, Ltd. Method for producing thin film multilayer substrate, and method and apparatus for detecting circuit conductor pattern of the substrate
GB9222455D0 (en) * 1992-10-26 1992-12-09 Philips Electronics Uk Ltd A current sensing circuit
US5661450A (en) * 1995-11-21 1997-08-26 Sun Microsystems, Inc. Low inductance termination resistor arrays
JPH11340595A (ja) 1998-05-21 1999-12-10 Furukawa Electric Co Ltd:The 印刷回路基板用の銅箔、および樹脂付き銅箔
US6314216B1 (en) * 2000-01-28 2001-11-06 Hewlett-Packard Company Resistor array with position dependent heat dissipation
JP2004040073A (ja) 2002-01-11 2004-02-05 Shipley Co Llc 抵抗器構造物
JP2005123481A (ja) 2003-10-17 2005-05-12 Cimeo Precision Co Ltd 薄膜形成方法
JP2008288467A (ja) 2007-05-19 2008-11-27 Taiyo Yuden Co Ltd 薄膜抵抗体及びその製造方法

Also Published As

Publication number Publication date
US8004386B2 (en) 2011-08-23
JP2009253272A (ja) 2009-10-29
TWI369693B (en) 2012-08-01
TW200943327A (en) 2009-10-16
US20090256670A1 (en) 2009-10-15

Similar Documents

Publication Publication Date Title
JP4632358B2 (ja) チップ型ヒューズ
TW424245B (en) Resistor and its manufacturing method
JP3689696B2 (ja) チップパッケージの製造方法
TW480636B (en) Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment
EP1922755A2 (en) Semiconductor device having improved mechanical and thermal reliability
JP2001326459A (ja) 配線回路基板とその製造方法
TW200803674A (en) Method for fabricating circuit board with electrically connected structure
JP2001176904A (ja) 半導体装置及びその製造方法
JP4714260B2 (ja) 薄膜抵抗器構造物およびその製造方法
CN105702432B (zh) 电子组件以及具有该电子组件的板
JP3398319B2 (ja) 半導体装置及びその製造方法
CN103779290B (zh) 连接基板及层叠封装结构
CN101577159B (zh) 薄膜电阻结构及其制造方法
JP4540223B2 (ja) 電子部品搭載基板
JP3740374B2 (ja) 多数個取り配線基板
JPH0595071U (ja) 厚膜回路基板
TW200901419A (en) Packaging substrate surface structure and method for fabricating the same
JP2015141952A (ja) 半導体パワーモジュール
TWI250828B (en) Embedded resistance structure integrated in circuit board
JP6371043B2 (ja) 電子回路板、アセンブリおよびその関係する方法
JP3170429B2 (ja) 配線基板
JP2020053587A (ja) 多層基板及び部品実装基板、並びに、それらの製造方法
TW202402106A (zh) 配線電路基板
JP4247682B2 (ja) 混成集積回路装置
JP6121830B2 (ja) 配線基板

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110325

R150 Certificate of patent or registration of utility model

Ref document number: 4714260

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees