CN101577159B - 薄膜电阻结构及其制造方法 - Google Patents

薄膜电阻结构及其制造方法 Download PDF

Info

Publication number
CN101577159B
CN101577159B CN2008100993112A CN200810099311A CN101577159B CN 101577159 B CN101577159 B CN 101577159B CN 2008100993112 A CN2008100993112 A CN 2008100993112A CN 200810099311 A CN200810099311 A CN 200810099311A CN 101577159 B CN101577159 B CN 101577159B
Authority
CN
China
Prior art keywords
film resistance
resistance structure
structure according
oxide layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008100993112A
Other languages
English (en)
Other versions
CN101577159A (zh
Inventor
陈友忠
李鸿坤
翁荣洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Priority to CN2008100993112A priority Critical patent/CN101577159B/zh
Publication of CN101577159A publication Critical patent/CN101577159A/zh
Application granted granted Critical
Publication of CN101577159B publication Critical patent/CN101577159B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

本发明公开了一种薄膜电阻结构。该结构包括一电阻层。该电阻层包括:一铜氧化物层以及位于铜氧化物层上的多个金属岛状物。该铜氧化物层表面具有多个相邻的瘤形(nodule-shaped)凹口区,且该瘤形凹口区之间具有网状分布的空隙。金属岛状物分别设置于瘤形凹口区之间的空隙。本发明还公开了上述薄膜电阻结构的制造方法。该薄膜电阻结构可有效提高片电阻值(sheet resistance,ρs)并维持低电阻温度系数(temperature coefficient ofresistance,TCR)。

Description

薄膜电阻结构及其制造方法
技术领域
本发明涉及一种无源器件(passive device),特别涉及一种薄膜电阻结构及其制造方法。
背景技术
铜箔(copper foil)线路及无源器件,例如电阻,均是印刷电路板(printedcircuit board,PCB)上必要的构成器件。在传统印刷电路板工艺技术中,铜箔线路是在进行覆铜箔层压板(copper clad laminate,CCL)之后,再辅以显影/蚀刻/去胶(Development/Etching/Stripping,DES)等程序而完成其制作。而无源器件则是采用分离式器件,并以表面贴装技术(surface mount technology,SMT)组装于印刷电路板上。随着电子产品行动化及高功能化,无源器件的数量需求日益增加,而印刷电路板上的使用面积却又相对减小。为了适应上述的问题,持续缩小无源器件的尺寸成为主要的解决手段。然而,随着已接近人眼可见物理极限的0201尺寸电阻无源器件的问市,要再进一步进行尺寸的缩小,已出现极大的困难。
针对上述困难,80年代即已开发出的平面可嵌入式电阻器件,因可通过器件内埋技术,有效释出更多可用的PCB板表面积,因此便被重新寄予厚望。目前市场上出售的可嵌入式电阻产品,根据其产品的厚薄分类,可分为厚膜电阻(例如,厚度>10μm)及薄膜电阻(例如,厚度<2μm)两大类。其中,厚膜电阻又可进一步分为低温共烧陶瓷型(low temperature co-fired ceramic,LTCC)以及聚合物厚膜型(polymer thick film,PTF)。虽然厚膜电阻具有阻值应用范围大且价格便宜的优点,但因其工艺精度差,且LTCC型厚膜电阻还受制于工艺温度高,有机衬底的兼容性差,而PTF型厚膜电阻还因电阻温度系数(temperature coefficient of resistance,TCR)高、热稳定性不佳,致使其市场应用广度受到限制。另一方面,以金属箔为衬底的薄膜电阻,则因有机衬底的兼容性佳,且具有较厚膜电阻更佳的热稳定性及阻值精准度(Tolerance),极适合电阻器件埋入式工艺的需要。然而,却因受到市场上销售的合金薄膜电阻产品低电阻系数(resistivity)特性的限制,致使薄膜电阻的阻值应用范围过低(不大于250Ω/□),无法满足电阻器件市场最主要的应用区间(即,10000Ω/□)的特性需求,因此同样也造成其市场应用上的限制。
因此,基于电子产品未来进一步发展的需要,开发出具有高阻值特性的薄膜电阻将成为未来埋入式工艺能否成功的重大关键。另外,在增加薄膜电阻的阻值的同时,电阻温度系数也必须适当控制在较低的程度(例如,小于200ppm/℃),以避免薄膜电阻的热稳定性降低。
发明内容
本发明所要解决的技术问题在于提供一种薄膜电阻结构及其制造方法,其通过使用具有半导体特性的金属氧化物连续相搭配岛状分散的金属相所构成的复合式电阻层,提高薄膜电阻的片电阻值,同时具有低的电阻温度系数。
为了实现上述目的,本发明提供了一种薄膜电阻结构,该薄膜电阻结构包括一电阻层。该电阻层包括:一铜氧化物层以及位于该铜氧化物层上的多个金属岛状物。铜氧化物层表面具有多个相邻的瘤形凹口区,且瘤形凹口区之间具有网状分布的空隙。金属岛状物分别设置于瘤形凹口区之间的空隙。
为了实现上述目的,本发明还提供一种薄膜电阻结构的制造方法。该方法包括:提供一铜箔衬底,其上表面具有多个相邻的瘤形突部,且该瘤形突部之间具有网状分布的空隙。在铜箔衬底的上表面涂布一含有金属胶体或含有金属前驱物的溶液(以下称为“含有金属的溶液”),使含有金属的溶液能够填入瘤形突部之间的空隙。然后对铜箔衬底进行热处理,以在瘤形突部表面形成一铜氧化物层,且同时在瘤形突部之间的空隙形成由含有金属的溶液所转化形成的多个金属岛状物。接着将铜箔衬底倒置于一绝缘衬底上,使铜氧化物层与该绝缘衬底压合之后,在铜箔衬底中定义出二电极区及一电阻区,再经由DES作业程序,去除电阻区的铜箔积层衬底及瘤形突部,以露出铜氧化物层及金属岛状物,其中露出的铜氧化物层的表面具有多个对应的瘤形凹口区。最后再在露出的铜氧化物层及该金属岛状物上覆盖一绝缘层(埋入电阻应用)或防焊保护层(表面电阻应用)并填入瘤形凹口区后,便可完成平面可嵌入式电阻器件的制作。
附图说明
图1A至图1F是示出根据本发明实施例的薄膜电阻结构的制造方法的平面示意图;
图2A至图2F是分别示出对应于图1A至图1F的剖面示意图。
【主要器件符号说明】
100铜箔衬底;
100a瘤形突部;
100b空隙;
102含有金属的溶液;
104铜氧化物层;
106金属岛状物;
107电阻层;
108绝缘衬底;
110电极;
112瘤形凹口区;
114绝缘层;
E电极区;
R电阻区。
具体实施方式
以下说明本发明的实施例。本说明的目的在于提供本发明的总体概念而并非用以局限本发明的范围。本发明的保护范围当视后附的权利要求书所界定的为准。
本发明有关于薄膜电阻结构及其制造方法,其能够有效提高片电阻值,且同时维持低的电阻温度系数。上述的薄膜电阻结构可应用于印刷电路板中的嵌入式电阻器件或其它半导体装置中。图1F及图2F是分别示出根据本发明一实施例的薄膜电阻结构的平面及剖面示意图。薄膜电阻结构可包括:一电阻层107、一绝缘衬底108、一绝缘层114、以及二电极110。在本实施例中,电阻层107包括:一铜氧化物层104以及多个金属岛状物106。铜氧化物层104具有P-型半导体特性。也即,铜氧化物层104与一般金属具有相反的电阻温度系数特性。在其它实施例中,铜氧化物层104内可包括其它金属氧化物,例如镍氧化物。在本实施例中,铜氧化物层104的表面具有多个相邻的瘤形凹口区112,而在瘤形凹口区112之间形成网状分布的空隙。金属岛状物106位于铜氧化物层104上,且分别设置于瘤形凹口区112之间的空隙而构成分散相的金属岛状物106。金属岛状物106的材料可选自于抗氧化能力较佳的贵金属,例如可选自于白金(Pt)、钯(Pd)、钌(Ru)、铑(Rh)、铱(Ir)、金(Au)、银(Ag)、或上述的合金所组成的群组。在一较佳的实施例中,金属岛状物106由钯所构成,且电阻层107中铜的含量大于15.0μg/cm2,而钯的含量大于7.0μg/cm2。如此一来,电阻层107的片电阻值应用范围可大幅提升(例如,>10000Ω/□)且电阻温度系数仍维持在200ppm/℃以下。
绝缘衬底108设置于电阻层107的下方,用以作为承载电阻层107的载板。绝缘衬底108可由硬板用如环氧化物(epoxy)或软板用如聚酰亚胺等绝缘材料所构成。
绝缘层114局部覆盖电阻层107,且填入铜氧化物层104中瘤形凹口区112以露出电阻层107的两端。绝缘层114可由防焊绿漆(solder mask)(表层电阻用)或其它绝缘材料(内层电阻用)所构成。
二电极110分别覆盖露出的电阻层107两端,并与电阻层107电性连接。电极110可由铜箔或含表面镀银层的其它金属所构成。
以下结合图1A至图1F及图2A至图2F说明本发明实施例的薄膜电阻结构的制造方法,其中图1A至图1F为制造平面示意图,而图2A至图2F为对应图1A至图1F的剖面示意图。请参照图1A及图2A,提供一铜箔衬底100,其上表面具有多个相邻的瘤形突部100a,且在瘤形突部100a之间形成网状分布的空隙100b,如图1A所示。瘤形突部100a可通过在铜箔衬底100的上表面进行粗化处理而形成,例如进行瘤化处理(nodulization)。
请参照图1B及图2B,在铜箔衬底100的上表面涂布一含有金属的溶液102并填满瘤形突部100a之间形成的空隙100b。含有金属的溶液102中的金属可选自于白金(Pt)、钯(Pd)、钌(Ru)、铑(Rh)、铱(Ir)、金(Au)、银(Ag)、或上述的合金所组成的群组。在一实施例中,含有金属的溶液102为醋酸钯(Pd(OAc)2)氯仿(CHCl3)溶液,其中醋酸钯的浓度在0.1g/10cc至0.4g/10cc的范围。在另一实施例中,含有金属的溶液102为胶体金属微粒溶液(colloidal solution containing metal particles),例如胶体银微粒溶液。含有金属的溶液102可通过浸渍涂布法(dip coating)、旋涂法(spin coating)、喷涂法(spray coating)、或狭缝挤压涂布法(slot die coating)而涂布于铜箔衬底100的上表面。举例而言,利用旋涂法以2000rpm的转速进行约20秒,而将醋酸钯氯仿溶液涂布于铜箔衬底100的上表面并填满空隙100b。另外,可依需求进行二次或以上的涂布作业。
请参照图1C及图2C,在非真空的环境下,对含有金属的溶液102涂布其上的铜箔衬底100进行热处理,以在瘤形突部100a的表面形成一铜氧化物层104,且同时在瘤形突部100a之间的空隙100b填充由该含有金属的溶液102所转化形成的多个金属岛状物106。举例而言,对铜箔衬底100进行退火处理,其中退火温度低于300℃,例如200℃。再者,退火时间在15至30min的范围。退火处理之后,瘤形突部100a的表面氧化而形成铜氧化物层104。在本实施例中,铜箔衬底100在瘤化处理过程中可加入镍而使铜氧化物层104内含镍氧化物。另一方面,含有金属的溶液102的金属(例如,醋酸钯氯仿溶液),同时经由热分解而还原形成分散的多个金属岛状物106(例如,钯岛状物)。如此一来,便完成电阻层107的制作。以下表1是对具有不同的铜及钯含量(μg/cm2)的电阻层107进行片电阻值(ρs,Ω/□)与电阻温度系数(TCR,ppm/℃)的测量,结果如下:
表1
  试片   ρs(Ω/□)   TCR(ppm/℃)   钯(μg/cm2)  铜(μg/cm2)
  1   134.1   107.4   33.9   42.1
  2   672.3   63.4   32.8   26.1
  3   7963   -129   8.4   16.8
  4   10235   -146   7.7   15.4
  5   63996   -750   8.3   12.7
  6   258086   -1454   5.9   9.5
由上述表1中可知,复合式电阻试片具有高片电阻值(例如,大于10000Ω/□),且片电阻值大体随着铜含量与钯含量的减少而渐增。然而,须注意的是当铜含量与钯含量分别低于约15.0及7.0μg/cm2时,电阻温度系数急剧增高(大于200ppm/℃)而导致电阻热稳定性的降低。因此,较佳的电阻试片成分组成是铜的含量大于15.0μg/cm2,且钯的含量大于7.0μg/cm2。换句话说,由上述条件下所制作出的电阻层107,可轻易具有高片电阻值(例如,大于10000Ω/□)及低电阻温度系数(例如,小于200ppm/℃)。
请参照图1D及2D,将图1C/图2C的铜箔衬底100倒置于一绝缘衬底108上,例如由环氧化物(epoxy)或聚酰亚胺(Polyimide)等绝缘材料所构成的衬底,使铜氧化物层104与绝缘衬底108接合。之后,在铜箔衬底100中定义二电极区E及一电阻区R。
请参照图1E及图2E,可通过传统显影/蚀刻/去胶(DES)等程序去除电阻区R的铜箔衬底100及瘤形突部100a,以露出对应于电阻区R的铜氧化物层104及金属岛状物106,其中露出的铜氧化物层104的表面具有因去除瘤形突部100a而对应形成的多个瘤形凹口区112。位于二电极区E未被去除的铜箔衬底100作为电阻层107的二电极110。
请参照图1F及图2F,在对应于电阻区R的铜氧化物层104及金属岛状物106上覆盖一绝缘层114,例如绿漆、环氧化物或聚酰亚胺,并填入瘤形凹口区112。如此一来,便完成薄膜电阻的制作。图1D/2D至图1F/2F所示的制作步骤,可结合到传统印刷电路板的铜箔衬底积层作业。也就是说,当完成印刷电路板制作时,电阻器件也已完成并嵌入于印刷电路板中,相比于传统上分开制作的铜箔线路及被动器件而言,更具优势。
根据上述的实施例,由铜箔氧化所形成的铜氧化物层以及由含金属的溶液所形成的分散的金属岛状物所复合构成的电阻层107,具有高片电阻值及低电阻温度系数,因此可配合市场主要的阻值应用需求。再者,电阻层107是在非真空环境下,由低温工艺所制作而成,故可降低制造成本及提高有机衬底的兼容性。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中的普通技术人员,在不脱离本发明的精神和范围内,当可作出改变与变形,因此本发明的保护范围当视后附的权利要求书所界定的为准。

Claims (19)

1. 一种薄膜电阻结构,其特征在于,包括:
一电阻层,包括:
一铜氧化物层,其表面具有多个相邻的瘤形凹口区,且该瘤形凹口区之间具有网状分布的空隙;以及
多个金属岛状物,位于该铜氧化物层上,且分别设置于该瘤形凹口区之间的空隙。
2. 根据权利要求1所述的薄膜电阻结构,其特征在于,还包括:
一绝缘衬底,设置于该电阻层下方;以及
一绝缘层,局部覆盖该电阻层,以露出该电阻层的两端;以及
二电极,分别覆盖该露出的电阻层两端,并与该电阻层电性连接。
3. 根据权利要求2所述的薄膜电阻结构,其特征在于,该绝缘层由绿漆所构成。
4. 根据权利要求2所述的薄膜电阻结构,其特征在于,每一电极由铜箔所构成。
5. 根据权利要求2所述的薄膜电阻结构,其特征在于,该绝缘衬底由环氧化物或聚酰亚胺所构成。
6. 根据权利要求1所述的薄膜电阻结构,其特征在于,该铜氧化物层内还包括镍氧化物。
7. 根据权利要求1所述的薄膜电阻结构,其特征在于,该金属岛状物的材料选自于白金、钯、钌、铑、铱、金、银、或上述的合金所组成的群组。
8. 根据权利要求1所述的薄膜电阻结构,其特征在于,该金属岛状物由钯所构成,且该电阻层中铜的含量大于15.0μg/cm2,而钯的含量大于7.0μg/cm2
9. 一种薄膜电阻结构的制造方法,其特征在于,包括:
提供一铜箔衬底,其上表面具有多个相邻的瘤形突部,且该瘤形突部之间具有网状分布的空隙;
在该铜箔衬底的该上表面涂布一含有金属的溶液,使该含有金属的溶液填满该瘤形突部之间的空隙;
对该铜箔衬底进行热处理,以在该瘤形突部表面形成一铜氧化物层,且同时在该瘤形突部之间的空隙填充由该含有金属的溶液所转化形成的多个金属岛状物;
将该铜箔衬底倒置于一绝缘衬底上,使该铜氧化物层与该绝缘衬底接合;
在该铜箔衬底中定义二电极区及一电阻区;
去除该电阻区的该铜箔衬底及该瘤形突部,以局部露出该铜氧化物层及该金属岛状物,其中该露出的铜氧化物层的表面具有多个对应的瘤形凹口区;以及
在露出的该铜氧化物层及该金属岛状物上覆盖一绝缘层并填入该瘤形凹口区。
10. 根据权利要求9所述的薄膜电阻结构的制造方法,其特征在于,该绝缘层由绿漆所构成。
11. 根据权利要求9所述的薄膜电阻结构的制造方法,其特征在于,该绝缘衬底由环氧化物或聚酰亚胺所构成。
12. 根据权利要求9所述的薄膜电阻结构的制造方法,其特征在于,该铜氧化物层内还包括镍氧化物。
13. 根据权利要求9所述的薄膜电阻结构的制造方法,其特征在于,该金属岛状物由白金、钯、钌、铑、铱、金、银、或上述的合金所构成。
14. 根据权利要求9所述的薄膜电阻结构的制造方法,其特征在于,该金属岛状物由钯所构成,且由该金属岛状物与该铜氧化物层所形成的结构中,铜的含量大于15.0μg/cm2,而钯的含量大于7.0μg/cm2
15. 根据权利要求9所述的薄膜电阻结构的制造方法,其特征在于,该含有金属的溶液为醋酸钯氯仿溶液。
16. 根据权利要求15所述的薄膜电阻结构的制造方法,其特征在于,该醋酸钯氯仿溶液的浓度在0.1g/10cc至0.4g/10cc的范围。
17. 根据权利要求9所述的薄膜电阻结构的制造方法,其特征在于,该含有金属的溶液为胶体金属微粒溶液。
18. 根据权利要求9所述的薄膜电阻结构的制造方法,其特征在于,该含有金属的溶液由浸渍涂布法、旋涂法、喷涂法、或狭缝挤压涂布法而涂布于该铜箔衬底的该上表面。
19. 根据权利要求9所述的薄膜电阻结构的制造方法,其特征在于,该热处理在非真空下进行,且该热处理的温度不大于300℃。
CN2008100993112A 2008-05-09 2008-05-09 薄膜电阻结构及其制造方法 Expired - Fee Related CN101577159B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008100993112A CN101577159B (zh) 2008-05-09 2008-05-09 薄膜电阻结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008100993112A CN101577159B (zh) 2008-05-09 2008-05-09 薄膜电阻结构及其制造方法

Publications (2)

Publication Number Publication Date
CN101577159A CN101577159A (zh) 2009-11-11
CN101577159B true CN101577159B (zh) 2011-04-13

Family

ID=41272059

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100993112A Expired - Fee Related CN101577159B (zh) 2008-05-09 2008-05-09 薄膜电阻结构及其制造方法

Country Status (1)

Country Link
CN (1) CN101577159B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103971868A (zh) * 2014-05-29 2014-08-06 昆山福烨电子有限公司 一种新型薄膜电阻
JPWO2019017237A1 (ja) * 2017-07-19 2020-05-28 パナソニックIpマネジメント株式会社 チップ抵抗器
CN110149737B (zh) * 2018-02-12 2023-01-17 冯嘉俊 一种自修复的柔性发热元件及其制备方法
CN118136615B (zh) * 2024-05-06 2024-07-16 北京智芯微电子科技有限公司 薄膜电阻及其制备方法、电子器件、芯片和电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1072700A (zh) * 1991-11-22 1993-06-02 尹维平 一种薄厚膜复合电热涂层

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1072700A (zh) * 1991-11-22 1993-06-02 尹维平 一种薄厚膜复合电热涂层

Also Published As

Publication number Publication date
CN101577159A (zh) 2009-11-11

Similar Documents

Publication Publication Date Title
TWI394175B (zh) 電阻器及其製造方法
JP3075414B2 (ja) セラミックチップヒューズの改良
CN101752084B (zh) 电子部件以及电子部件内置基板
JP3689696B2 (ja) チップパッケージの製造方法
CN1211833C (zh) 具有无源元件的半导体器件及其制备方法
TW424245B (en) Resistor and its manufacturing method
DE10148042A1 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines höhenstrukturierten metallischen Systemträgers und Verfahren zu deren Herstellung
CN101577159B (zh) 薄膜电阻结构及其制造方法
TWI251920B (en) Circuit barrier structure of semiconductor package substrate and method for fabricating the same
JP2001326459A (ja) 配線回路基板とその製造方法
JPH10256078A (ja) 集積キャパシタおよびその作製方法
TW200803674A (en) Method for fabricating circuit board with electrically connected structure
US20200146156A1 (en) Printed circuit board and method of fabricating the same
JP2021185627A5 (zh)
JP2007129239A (ja) チップ型電気素子及びそれを含む表示装置
JP5968640B2 (ja) インダクタ及びその製造方法
US8111126B2 (en) Over-current protection device and manufacturing method thereof
US8004386B2 (en) Thin film resistor structure and fabrication method thereof
DE10144462C1 (de) Elektronisches Bauteil mit wenigstens einem Halbleiterchip und Verfahren zu seiner Herstellung
US20090152690A1 (en) Semiconductor Chip Substrate with Multi-Capacitor Footprint
US8324727B2 (en) Low profile discrete electronic components and applications of same
TWI299247B (en) Substrate with surface process structure and method for manufacturing the same
CN101399101B (zh) 薄膜电阻结构及其制造方法
TWI295909B (en) Capacitor structure formed in circuit board
US20050062587A1 (en) Method and structure of a substrate with built-in via hole resistors

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110413

CF01 Termination of patent right due to non-payment of annual fee