JP4706175B2 - ペースト付与装置および電子部品の製造方法 - Google Patents

ペースト付与装置および電子部品の製造方法 Download PDF

Info

Publication number
JP4706175B2
JP4706175B2 JP2004051284A JP2004051284A JP4706175B2 JP 4706175 B2 JP4706175 B2 JP 4706175B2 JP 2004051284 A JP2004051284 A JP 2004051284A JP 2004051284 A JP2004051284 A JP 2004051284A JP 4706175 B2 JP4706175 B2 JP 4706175B2
Authority
JP
Japan
Prior art keywords
paste
slit
width
electronic component
penetrating region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004051284A
Other languages
English (en)
Other versions
JP2005238285A (ja
JP2005238285A5 (ja
Inventor
良樹 中川
政明 谷口
慶雄 川口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2004051284A priority Critical patent/JP4706175B2/ja
Publication of JP2005238285A publication Critical patent/JP2005238285A/ja
Publication of JP2005238285A5 publication Critical patent/JP2005238285A5/ja
Application granted granted Critical
Publication of JP4706175B2 publication Critical patent/JP4706175B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

本願発明は、電子部品へのペースト付与装置および電子部品の製造方法に関し、特に、電子部品の側面の領域に、導電性ペーストなどのペーストを付与するためのペースト付与装置および電子部品の製造方法に関する。
近年、等価直列インダクタンスの低減を図った積層コンデンサとして、例えば、図7〜図10に示すような積層コンデンサが提案されている(特許文献1)。
図7は従来の積層コンデンサの外観を示す平面図、図8は、図7に示した積層コンデンサの内部構造を第1の内部電極が通る断面をもって示す平面図、図9は、図7に示した積層コンデンサの内部構造を第1の断面とは異なる第2の内部電極が通る断面をもって示す平面図、図10はこの積層コンデンサにおいて流れる電流を図解的に示す平面図である。
この積層コンデンサ31は、図7にその外観を示すように、相対向する2つの主面32、33、これら主面32および33間を連結する4つの側面34、35、36、37を有する直方体状のコンデンサ本体(電子部品本体)38を備えている。コンデンサ本体38は、複数の誘電体層39、コンデンサユニットを形成するように特定の誘電体層39を介して互いに対向する少なくとも1対の第1および第2の内部電極40、41(図8,図9)を備えている。
また、図8に示すように、第1の内部電極40は、4つの側面34〜37の各々上にまでそれぞれ引き出される6つの第1の引出電極42、43、44、45、46、47を形成しており、第1の引出電極42〜47が引き出された側面34〜37の各々上には、これら第1の引出電極42〜47に電気的に接続される第1の外部端子電極48、49、50、51、52および53がそれぞれ設けられている。すなわち、外部端子電極48、49は、側面34上において引出電極42、43にそれぞれ接続され、外部端子電極50は、側面35上において引出電極44に接続され、外部端子電極51、52は、側面36上において引出電極45、46にそれぞれ接続され、外部端子電極53は、側面37上において引出電極47に接続されている。
他方、図9に示すように、第2の内部電極41は、4つの側面34〜37の各々上にまでそれぞれ引き出される6つの第2の引出電極54、55、56、57、58、59を形成しており、第2の引出電極54〜59がそれぞれ引き出される側面34〜37上での各位置は、第1の引出電極42〜47がそれぞれ引き出される各位置とは異なるように構成されている。
また、上述の第2の引出電極54〜59が引き出された側面34〜37の各々上には、これら第2の引出電極54〜59に電気的に接続される第2の外部端子電極60、61、62、63、64および65が、それぞれ、第1の外部端子電極48〜53とは異なる位置に設けられている。
なお、外部端子電極48〜53および60〜65は、それぞれ、側面34〜37上だけでなく、両主面32、33の各一部にまで延びるように形成されている。
このような構成とすることにより、図10に示すように、自己インダクタンス成分の発生によるESL(等価直列インダクタンス)を極めて低く抑えることができるようになる。なお、図10は、積層コンデンサ31において流れる電流を模式的に示す図であり、第1の内部電極40が破線で示され、第2の内部電極41が実線で示され、これらが重ねられた状態で図示されている。
図10に示すように、矢印によりその典型的な経路および方向が示される電流が、図示した状態あるいは時点で、第2の外部端子電極60〜65の各々から第1の外部端子電極48〜53の各々に向かって流れた場合、電流の方向によって方向が決まる磁束が誘起され、自己インダクタンス成分が生じる。しかし、図7〜図10のような構成を有している場合、図10において、〇で示した内部電極40、41の中央部66では、電流が種々の方向へ流れるため、それぞれの電流によって誘起される磁束は相殺されることになる。したがって、深刻な磁束の発生はなく、自己インダクタンス成分の発生によるESL(等価直列インダクタンス)を極めて低く抑えることが可能になる。
ところで、上述のような積層コンデンサを製造する工程で、外部電極を形成するにあたっては、例えば、図11に示すような長方形のスリット71が配設されたスリット板72を、外部電極を形成しようとする位置にスリット71が位置するようにセットし、スリット71から外部電極形成用の導電ペーストを供給することにより、コンデンサ本体38の所定の位置に導電ペーストを付与する方法が知られている。
しかし、この方法の場合、図12に示すように、導電ペーストを塗布することにより形成された電極パターン73は、スリット71の幅方向に対応する、電極パターン73の幅方向(図12の矢印Bの方向)における中央部73aで厚みが大きく、両端部73bで厚みの薄いパターンとなる。そして、中央部73aの厚みが大きくなりすぎると、製品寸法が規格内に収まらなくなるというような問題点がある。また、電極パターン73の位置がずれた場合や、コンデンサ本体38の内部電極の引き出し部74の端部74aが、電極パターン73に覆われた領域の外縁に近い場合、外部電極(焼き付け後の電極パターン73)にニッケルめっきやSnめっきを行う工程で、コンデンサ本体38の内部にめっき液が浸入したり、使用中にコンデンサ本体38の内部に水分が浸入したりして、特性の劣化を引き起こすなどの問題点がある。
そこで、中央部73aの厚みが小さくなるように外部電極を形成する方法としては、図13に示すように、一つの印刷パターン(電極パターン)に対応する領域(スリット)71に複数の貫通孔71aを設けた、いわゆるメッシュ状のスリット板72aを用いて導電ペーストをコンデンサ本体などの付与対象(電子部品)38の表面に付与する方法が提案されている(特許文献2)。
この方法の場合、貫通孔71aの周囲の不貫通領域(流路制限部材)71bが、導電ペーストの通過を制約する機能を果たすため、電子部品に付与される導電ペーストの厚みを薄くすることが可能になるが、印刷パターン(電極パターン)が、全体的に厚みの薄い構造となるとともに、幅方向両端部はさらに厚みが薄くなるため、外部電極がわずかに位置ずれしたような場合にも、引き出し部から水分が浸入しやすくなり、特性の劣化が生じやすいという問題点がある。なお、図7〜9に示すように、端面に複数の外部電極を備えた電子部品の場合、外部電極の幅を大きくとることが困難になるので、特に内部電極の引き出し部の露出が問題になりやすい。
特開平11−144996号公報 特開2002−343691号公報
本願発明は、上記問題点を解決するものであり、電子部品にペーストを付与した場合に、ペーストパターンの幅方向の端部の厚みが中央部に比べて薄くなることを抑制することが可能であるとともに、中央部の厚みが厚くなりすぎることを抑制することが可能なペースト付与装置および電子部品の製造方法を提供することを課題とする。
上記課題を解決するために、本願発明(請求項1)のペースト付与装置は、
側面および主面を有する電子部品の表面にペーストを付与するために用いられるペースト付与装置において、
所定の位置にペーストが通過するスリットが配設され、スリットの幅方向略中央に、スリットの長手方向に沿って前記スリットの一端から他端に至るように、かつ、ペーストが付与される面との間に所定の間隔が確保されるように、ペーストの通過量を抑制するための帯状の不貫通領域が、一つのスリットに対して一つ配設され、一つのスリットが前記不貫通領域と、前記不貫通領域の幅方向両側に位置する一対の貫通領域を備えるとともに、前記不貫通領域の幅Wが、前記スリットの幅Wsとの関係において、W≦{(Ws−W)/2}の要件を満たすように構成されたスリット板と、
シリンダおよびピストンを備えており、前記シリンダ内のペーストを前記ピストンにより加圧することによって前記スリット板の前記スリットを介してペーストを供給し、前記主面の一部に回り込むようにして電子部品の所定の領域にペーストを付与するペースト供給手段と、
を具備することを特徴としている。
また、請求項2のペースト付与装置は、
前記不貫通領域の幅Wが、前記スリットの幅Wsとの関係において、
{(Ws−W)/4}≦W≦{(Ws−W)/2}
の要件を満たすことを特徴としている。
また、請求項3のペースト付与装置は、前記電子部品が、少なくとも一つの側面に複数の外部電極を備えた構造を有するものであり、前記ペーストが、前記外部電極形成用の導電ペーストであることを特徴としている。
また、本願発明(請求項4)の電子部品の製造方法は、所定の位置にペーストが通過するスリットが配設され、スリットの幅方向略中央に、スリットの長手方向に沿って前記スリットの一端から他端に至るように、かつ、ペーストが付与される面との間に所定の間隔が確保されるように、ペーストの通過量を抑制するための不貫通領域が、一つのスリットに対して一つ配設され、一つのスリットが前記不貫通領域と、前記不貫通領域の幅方向両側に位置する一対の貫通領域を備えるとともに、前記不貫通領域の幅Wが、前記スリットの幅Wsとの関係において、W≦{(Ws−W)/2}の要件を満たすように構成されたスリット板と、シリンダおよびピストンを備えたペースト供給手段とを用い、前記シリンダ内のペーストを前記ピストンにより加圧して前記スリットからペーストを供給することにより、電子部品の表面の所定の領域にペーストを付与する工程を具備することを特徴としている。
また、請求項5の電子部品の製造方法は、
前記不貫通領域の幅Wが、前記スリットの幅Wsとの関係において、
{(Ws−W)/4}≦W≦{(Ws−W)/2}
の要件を満たすスリットを備えたスリット板を用いることを特徴としている。
また、請求項6の電子部品の製造方法は、前記電子部品が、少なくとも一つの側面に複数の外部電極を備えた構造を有するものであり、前記ペーストが、前記外部電極形成用の導電ペーストであることを特徴としている。
本願発明(請求項1)のペースト付与装置は、所定の位置にペーストが通過するスリットを配設するとともに、スリットの幅方向略中央に、スリットの長手方向に沿って、かつ、ペーストが付与される面との間に所定の間隔が確保されるように、ペーストの通過量を抑制するための不貫通領域を、一つのスリットに対して一つ配設したスリット板を備えているので、スリットの幅方向中央部におけるペーストの通過量を抑制して、幅方向両端部への供給量を多くすることが可能になる。
その結果、電子部品にペーストを付与した場合に、ペーストパターンの幅方向中央部の厚みが大きくなりすぎることを防止することが可能になるとともに、幅方向両端部の厚みを大きくすることが可能になり、全体的な厚みのばらつきの少ないペーストパターンを確実に形成することが可能になる。
したがって、本願発明のペースト付与装置を、内部電極の引き出し部が露出した端面への外部電極の形成に用いた場合に、外部電極の付与位置にいくらかの位置ずれがあるような場合にも、内部電極の引き出し部が露出することを防止して、製造工程におけるめっき液の浸入や、使用時における水分の浸入などを抑制、防止することが可能になり、信頼性の高い電子部品を効率よく製造することが可能になる。
また、不貫通領域の幅Wを、スリットの幅Wsとの関係において、W≦{(Ws−W)/2}の要件を満たすようにしているので、必要なペースト供給量を確保しつつ、ペーストパターンの幅方向中央部の厚みが大きくなりすぎることを防止するとともに、幅方向両端部の厚みを確保することが可能になり、本願発明をさらに実効あらしめることが可能になる。
また、請求項2のペースト付与装置のように、不貫通領域の幅Wを、スリットの幅Wsとの関係において、{(Ws−W)/4}≦W≦{(Ws−W)/2}
の要件を満たすようにした場合、より確実に、必要なペースト供給量を確保しつつ、ペーストパターンの幅方向中央部の厚みが大きくなりすぎることを防止するとともに、幅方向両端部の厚みを確保することが可能になり、本願発明をさらに実効あらしめることが可能になる。
また、少なくとも一つの側面に複数の外部電極を備えた構造を有する電子部品を製造する場合、外部電極の幅を大きくとることが困難であるが、このような場合に、請求項3のように本願発明を適用することにより、ペーストパターンの幅が小さい場合にも、幅方向両端部が必要な厚みを有し、かつ、全体的に厚みのばらつきの少ないペーストパターンを形成することが可能になる。
したがって、本願発明を適用することにより、少なくとも一つの側面に複数の外部電極を備えた構造を有する電子部品を効率よく製造することが可能になる。
また、本願発明(請求項4)の電子部品の製造方法は、所定の位置にペーストが通過するスリットを配設するとともに、スリットの幅方向略中央に、スリットの長手方向に沿って、かつ、ペーストが付与される面との間に所定の間隔が確保されるように、不貫通領域を配設したスリット板と、シリンダおよびピストンを備えたペースト供給手段とを用い、シリンダ内のペーストをピストンにより加圧して、幅方向略中央に不貫通領域を、一つのスリットに対して一つ配設したスリットからペーストを供給することにより、電子部品の所定の領域にペーストを付与する工程を具備しているので、スリットの幅方向中央部におけるペーストの通過量を抑制して、幅方向両端部への供給量を多くすることが可能になる。
その結果、電子部品にペーストを付与した場合に、ペーストパターンの幅方向中央部の厚みが大きくなりすぎることを防止することが可能になるとともに、幅方向両端部の厚みを大きくすることが可能になり、全体的な厚みのばらつきの少ないペーストパターンを確実に形成することが可能になる。
したがって、本願発明のペースト付与装置を、内部電極の引き出し部が露出した端面への外部電極の形成に用いた場合に、外部電極の付与位置にいくらかの位置ずれがあるような場合にも、内部電極の引き出し部が露出することを防止して、製造工程におけるめっき液の浸入や、使用時における水分の浸入などを抑制、防止することが可能になり、信頼性の高い電子部品を効率よく製造することが可能になる。
また、不貫通領域の幅Wを、スリットの幅Wsとの関係において、W≦{(Ws−W)/2}の要件を満たすようにしているので、必要なペースト供給量を確保しつつ、ペーストパターンの幅方向中央部の厚みが大きくなりすぎることを防止するとともに、幅方向両端部の厚みを確保することが可能になり、本願発明をさらに実効あらしめることが可能になる。
また、請求項5の電子部品の製造方法のように、不貫通領域の幅Wを、スリットの幅Wsとの関係において、{(Ws−W)/4}≦W≦{(Ws−W)/2}の要件を満たすようにした場合、より確実に、必要なペースト供給量を確保しつつ、ペーストパターンの幅方向中央部の厚みが大きくなりすぎることを防止するとともに、幅方向両端部の厚みを確保することが可能になり、本願発明をさらに実効あらしめることが可能になる。
また、少なくとも一つの側面に複数の外部電極を備えた構造を有する電子部品を製造する場合、外部電極の幅を大きくとることが困難であるが、このような場合に、請求項6のように本願発明を適用することにより、ペーストパターンの幅が小さい場合にも、幅方向両端部が必要な厚みを有し、かつ、全体的に厚みのばらつきの少ないペーストパターンを容易かつ確実に形成することが可能になる。
したがって、本願発明を適用することにより、少なくとも一つの側面に複数の外部電極を備えた構造を有する電子部品を効率よく製造することが可能になる。
以下に本願発明の実施例を示して、本願発明の特徴とするところをさらに詳しく説明する。
図1は、図7〜図10に示した、等価直列インダクタンスの低減を図った積層コンデンサ31の外観構成を示す斜視図である。この実施例では、図1に示すように、コンデンサ本体38に露出した引出電極(図示せず)に導通するように、各側面に複数の外部端子電極48,49,50,51,52,53,60,61,62,63,64,65が形成された積層コンデンサを製造するにあたって、ペースト(外部電極形成用の導電ペースト)を電子部品に付与する場合を例にとって説明する。
なお、この実施例においてペーストの付与対象物となる積層コンデンサ31(コンデンサ本体38)の基本構成は、図7〜図10に示した積層コンデンサと同様であることから、当該図面に基づく説明を援用して説明を省略し、ここではこの積層コンデンサを製造するにあたって用いたペースト付与装置および電子部品の製造方法について詳しく説明する。
図2は、本願発明の一実施例にかかるペースト付与装置の概略構成を示す図、図3(a)はスリット板の要部構成を示す平面図、図3(b)は要部構成を示す正面断面図である。
このペースト付与装置30は、図2に示すように、所定の位置にペーストが通過するスリット1が配設されたスリット板2と、スリット1を介してペーストを供給し、コンデンサ本体(以下、単に電子部品ともいう)38の所定の領域にペースト20を付与するペースト供給手段24とを備えている。
なお、図2は概略構成であるため、コンデンサ本体38に対応するスリット1を1つとしているが、実際には図11に示すように、スリット1は複数存在している。
ペースト供給手段24としては、例えば、図2に示すように、ペースト20が収容されるペースト槽21、シリンダ22およびピストン23を備えており、シリンダ22内のペースト20をピストン23により加圧することにより、ペースト槽21内のペースト20を、スリット板2のスリット1を介して、コンデンサ本体(電子部品)38の表面の所定の領域に供給することができるように構成されたものを用いることが可能である。ただし、ペースト供給手段24としては、これに限らず、スリット板のスリットを介してペーストを電子部品の表面の所定の領域に供給することが可能な種々のものを用いることができる。
また、スリット板2には、図3(a),(b)に示すように、所定の位置にペーストが通過するスリット1が配設されており、スリット1は、幅方向(図3(b)の矢印Bの方向)の略中央に、スリット1の長手方向に沿ってスリット1を分割するように、ペースト20の通過量を抑制するための不貫通領域(通過量抑制部)3が配設された構造を有している。
なお、不貫通領域3と、ペーストが塗布される面(電子部品の表面)との間に所定の間隔G(この実施例では0.05mm)が確保されるように構成されている。不貫通領域3とペーストが塗布される面(電子部品の表面)Fとの間に間隔Gが確保されるようにするためには、例えば、図3(b)に示すように、不貫通領域3を備えた板状部材2aと、不貫通孔領域を備えていない板状部材2bを積層する方法、あるいは、特に図示しないが、スリットを形成した一枚の板状部材をエッチングして、不貫通領域3と、ペーストが塗布される面との間に間隔Gを形成する方法などが例示される。ただし、本願発明において、間隔Gを形成する方法に特別の制約はない。
また、この実施例では、不貫通領域3の幅Wが、スリットの幅Wsとの関係において、W≦{(Ws−W)/2}の要件を満たすように構成されている。
なお、表1に示すように、スリット1の幅Wsは、0.3〜0.5mmの範囲で変化させ、不貫通領域3の幅Wは、0.1〜0.2mmの範囲で変化させた。
また、不貫通領域3とペーストが塗布される面(電子部品の表面)Fとの間の間隔Gは0.05mm一定とした。
Figure 0004706175
なお、表1の試料番号1の、スリット1の幅Ws=0.3mm、不貫通領域3の幅W=0.10mmの場合、{(Ws−W)/2}の値は0.10mmとなり、不貫通領域3の幅W:0.10mmは、{(Ws−W)/2}の値0.10mmと同一となる。
また、表1の試料番号2の、スリット1の幅Ws=0.4mm、不貫通領域3の幅W=0.12mmの場合、{(Ws−W)/2}の値は0.14mmとなり、不貫通領域3の幅W:0.12mmは、{(Ws−W)/2}の値0.14mmよりも小さくなる。
また、表1の試料番号3の、スリット1の幅Ws=0.5mm、不貫通領域3の幅W=0.15mmの場合、{(Ws−W)/2}の値は0.175mmとなり、不貫通領域3の幅W:0.15mmは、{(Ws−W)/2}の値0.175mmよりも小さくなっている。
また、表1の試料番号4の、スリット1の幅Ws=0.5mm、不貫通領域3の幅W=0.10mmの場合、{(Ws−W)/2}の値は、0.20mmとなり、不貫通領域3の幅W=0.10mmは{(Ws−W)/2}の値0.20mmより小さくなっている。
また、表1の試料番号5(比較例)の、スリット1の幅Ws=0.5mm、不貫通領域3の幅W=0.20mmの場合、{(Ws−W)/2}の値は0.15mmとなり、不貫通領域3の幅W:0.20mmは、{(Ws−W)/2}の値0.15mmよりも大きくなり、本願発明の範囲を逸脱している。
さらに、比較のため、不貫通領域を設けないスリット板(試料番号6(比較例))および前述の特許文献2のスリット板、すなわち、幅0.5mmのスリット内に、メッシュ状に流路制限部材を設けたスリット板(試料番号7(従来例))(図13参照)を作製した。
そして、上述の各スリット板を備えたペースト付与装置を用いて、電子部品にペースト(導電ペースト)を付与した。その結果を表1に併せて示す。
なお、表1において、最大厚は、塗布された導電ペーストの、幅方向(図4の矢印Bの方向)における最大の厚みを有する部分の厚みを示す。
また、端部厚は、塗布された導電ペーストの、幅方向両端部から、0.005mm中央寄りの位置の厚みの平均値を示す。
表1に示すように、本願発明の実施例にかかる試料番号1〜3の場合、端部厚が18μm以上と十分な厚みが確保される一方で、最大厚は48μm(試料番号3)に抑えられており、良好な結果が得られていることがわかる。
また、試料番号4の場合でも、不貫通領域のない試料番号6に比べて最大厚が抑えられていることがわかる。
なお、図4は、この試料番号1〜4のスリット板を用いて導電ペーストを付与した場合の付与パターン(電極パターン)を模式的に示す図である。
図4に示すように、本願発明の要件を備えたスリット板を用いることにより、電子部品本体38に付与される電極パターン11の幅方向中央部11aの厚みが大きくなりすぎることを抑えつつ、幅方向端部11bの厚みを確保することが可能になる。
したがって、電極パターン11の付与位置に、いくらか位置ずれが生じた場合や、電子部品(コンデンサ本体)38の内部電極引き出し部14の端部14aが、電極パターン11に覆われた領域の外縁に近い場合にも、外部電極(焼き付け後の電極パターン11)にニッケルめっきやSnめっきを行う工程で、電子部品(コンデンサ本体)38の内部にめっき液が浸入したり、使用中に電子部品(コンデンサ本体)38の内部に水分が浸入することを防止して、信頼性の高い製品(この実施例では積層コンデンサ)を得ることが可能になる。
一方、不貫通領域を備えているが、不貫通領域3の幅Wと、スリット1の幅Wsとの関係が本願発明の要件を満たさない試料番号5の場合、付与パターンの幅方向中央部に導電ペーストが塗布されない部分が生じた。
なお、不貫通領域3の幅Wと、スリット1の幅Wsとの関係が本願発明の要件、W≦{(Ws−W)/2}を満たさない場合にも、スリットの幅方向中央部におけるペーストの通過量を抑制するという基本的な効果を得ることはできるが、不貫通領域3の幅Wと、スリット1の幅Wsとの関係は、W≦{(Ws−W)/2}の要件を満たすようにすることが望ましい。
なお、本願発明の要件である、W≦{(Ws−W)/2}の要件は、スリット1の不貫通領域3の幅Wが、スリット1の幅Wsから不貫通領域3の幅Wを差し引いた値(Ws−W)(=貫通領域の幅)の1/2を超えない範囲で不貫通領域3を設けることを要件とするものであるが、不貫通領域3の幅Wがスリット1の幅Wsに対して小さくなりすぎると、ペーストの通過を抑制する効果が小さくなるので、不貫通領域3の幅Wと、スリット1の幅Wsとの関係は、スリット1の不貫通領域3の幅Wが、スリット1の幅Wsから不貫通領域3の幅Wを差し引いた値(Ws−W)(=貫通領域の幅)の1/4未満にならないこと、すなわち、{(Ws−W)/4}≦W≦{(Ws−W)/2}の要件を満たすことが望ましい。
なお、特許文献2のスリット板、すなわち、幅0.5mmのスリット内に、メッシュ状に流路制限部材を設けたスリット板(試料番号7(従来例))を用いた場合には、幅方向中央部の厚み(最大厚)を40μmと薄くすることができたが、全体が薄くなる結果、幅方向両端部の厚みが15μmと薄くなり過ぎることが確認された。
上述のように、本願発明のペースト付与装置および電子部品の製造方法によれば、ペーストを付与することにより形成されるペーストパターンの中央部の厚みが大きくなりすぎることを抑えつつ、端部の厚みを確保することが可能になる結果、側面に複数の外部電極を備えた構造を有する積層コンデンサを製造する場合に、隣接する外部電極の間隔を小さくする(外部電極を密に配設する)ことが可能になる。したがって、より等価直列インダクタンスの小さい高性能の電子部品を製造することが可能になる。
なお、上記実施例では、等価直列インダクタンスの低減を図った積層コンデンサを製造する場合を例にとって説明したが、本願発明は、これに限定されるものではなく、例えば、図5,図6に示すようなコンデンサアレイ、すなわち、一つの誘電体層25上に複数の内部電極26を並列に形成したものを複数積層してなる素体27と、素体27の幅方向両端部において内部電極26を積層方向に交互に並列に接続している複数対の外部電極28とを備え、素体27の内部に独立した複数の積層コンデンサ29a,29b,29c,29dが形成されたコンデンサアレイを製造するにあたって、その外部電極を形成する場合にも適用することが可能である。
本願発明はさらに他の電子部品にも適用することが可能である。
また、本願発明は、導電ペーストに限らず、抵抗ペーストや磁性体ペースト、絶縁体ペーストなどの種々のペーストを電子部品に付与する場合にも広く適用することが可能である。
本願発明はさらにその他の点においても上記実施例に限定されるものではなく、スリットおよび不貫通領域の具体的な形状や寸法などに関し、発明の範囲内において、種々の応用、変形を加えることが可能である。
本願発明のペースト付与装置および電子部品の製造方法は、上述のような作用効果を奏するので、例えば、表面に外部電極を備えた電子部品の製造方法に広く適用することが可能であり、少なくとも一つの側面に複数の外部電極を備えた構造を有する、外部電極の幅を大きくとることが困難な電子部品に適用した場合には特に有意義である。
本願発明の一実施例にかかる積層コンデンサ(電子部品)を示す斜視図である。 本願発明の一実施例にかかるペースト付与装置の概略構成を示す図である。 (a)はスリット板の要部構成を示す平面図、(b)は要部構成を示す正面断面図である。 本願発明にかかる方法により導電ペーストを付与した場合のペーストパターン(付与パターン)を模式的に示す図である。 本願発明の他の実施例にかかる電子部品(コンデンサアレイ)を示す分解斜視図である。 本願発明の他の実施例にかかる電子部品(コンデンサアレイ)を示す斜視図である。 積層コンデンサの外観を示す平面図である。 図7の積層コンデンサの内部構造を第1の内部電極が通る断面をもって示す平面図である。 図7に示した積層コンデンサの内部構造を第2の内部電極が通る断面をもって示す平面図である。 図7に示した積層コンデンサにおいて流れる電流を図解的に示す平面図である。 外部電極を形成するのに用いられる従来のスリット板の要部を示す平面図である。 外部電極を形成するのに用いられる従来のスリット板の要部を示す平面図である。 外部電極を形成するのに用いられる従来の他のスリット板の要部を示す平面図である。
1 スリット
2 スリット板
2a 不貫通領域を備えた板状部材
2b 不貫通領域を備えない板状部材
3 不貫通領域(通過量抑制部)
11 電極パターン
11a 電極パターンの幅方向中央部
11b 電極パターンの幅方向端部
14 内部電極引き出し部
14a 内部電極引き出し部の端部
20 ペースト
21 ペースト槽
22 シリンダ
23 ピストン
24 ペースト供給手段
25 一つの誘電体層
26 内部電極
27 素体
28 外部電極
29a,29b,29c,29d 複数の積層コンデンサ
30 ペースト付与装置
31 積層コンデンサ
38 コンデンサ本体(電子部品)
48,49,50,51,52,53 外部端子電極
60,61,62,63,64,65 外部端子電極
A スリットの長さ方向を示す矢印
B スリットの幅方向を示す矢印
F ペーストが塗布される面(電子部品の表面)
G 不貫通領域と電子部品の導電ペースト塗布面との間隔
W 不貫通領域の幅
Ws スリットの幅

Claims (6)

  1. 側面および主面を有する電子部品の表面にペーストを付与するために用いられるペースト付与装置において、
    所定の位置にペーストが通過するスリットが配設され、スリットの幅方向略中央に、スリットの長手方向に沿って前記スリットの一端から他端に至るように、かつ、ペーストが付与される面との間に所定の間隔が確保されるように、ペーストの通過量を抑制するための帯状の不貫通領域が、一つのスリットに対して一つ配設され、一つのスリットが前記不貫通領域と、前記不貫通領域の幅方向両側に位置する一対の貫通領域を備えるとともに、前記不貫通領域の幅Wが、前記スリットの幅Wsとの関係において、W≦{(Ws−W)/2}の要件を満たすように構成されたスリット板と、
    シリンダおよびピストンを備えており、前記シリンダ内のペーストを前記ピストンにより加圧することによって前記スリット板の前記スリットを介してペーストを供給し、前記主面の一部に回り込むようにして電子部品の所定の領域にペーストを付与するペースト供給手段と、
    を具備することを特徴とするペースト付与装置。
  2. 前記不貫通領域の幅Wが、前記スリットの幅Wsとの関係において、
    {(Ws−W)/4}≦W≦{(Ws−W)/2}
    の要件を満たすことを特徴とする請求項1記載のペースト付与装置。
  3. 前記電子部品が、少なくとも一つの側面に複数の外部電極を備えた構造を有するものであり、前記ペーストが、前記外部電極形成用の導電ペーストであることを特徴とする請求項1または2記載のペースト付与装置。
  4. 所定の位置にペーストが通過するスリットが配設され、スリットの幅方向略中央に、スリットの長手方向に沿って前記スリットの一端から他端に至るように、かつ、ペーストが付与される面との間に所定の間隔が確保されるように、ペーストの通過量を抑制するための不貫通領域が、一つのスリットに対して一つ配設され、一つのスリットが前記不貫通領域と、前記不貫通領域の幅方向両側に位置する一対の貫通領域を備えるとともに、前記不貫通領域の幅Wが、前記スリットの幅Wsとの関係において、W≦{(Ws−W)/2}の要件を満たすように構成されたスリット板と、シリンダおよびピストンを備えたペースト供給手段とを用い、前記シリンダ内のペーストを前記ピストンにより加圧して前記スリットからペーストを供給することにより、電子部品の表面の所定の領域にペーストを付与する工程を具備することを特徴とする電子部品の製造方法。
  5. 前記不貫通領域の幅Wが、前記スリットの幅Wsとの関係において、
    {(Ws−W)/4}≦W≦{(Ws−W)/2}
    の要件を満たすスリットを備えたスリット板を用いることを特徴とする請求項4記載のペースト付与装置。
  6. 前記電子部品が、少なくとも一つの側面に複数の外部電極を備えた構造を有するものであり、前記ペーストが、前記外部電極形成用の導電ペーストであることを特徴とする請求項4または5記載の電子部品の製造方法。
JP2004051284A 2004-02-26 2004-02-26 ペースト付与装置および電子部品の製造方法 Expired - Lifetime JP4706175B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004051284A JP4706175B2 (ja) 2004-02-26 2004-02-26 ペースト付与装置および電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004051284A JP4706175B2 (ja) 2004-02-26 2004-02-26 ペースト付与装置および電子部品の製造方法

Publications (3)

Publication Number Publication Date
JP2005238285A JP2005238285A (ja) 2005-09-08
JP2005238285A5 JP2005238285A5 (ja) 2007-04-05
JP4706175B2 true JP4706175B2 (ja) 2011-06-22

Family

ID=35020567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004051284A Expired - Lifetime JP4706175B2 (ja) 2004-02-26 2004-02-26 ペースト付与装置および電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP4706175B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130052875A (ko) * 2011-11-14 2013-05-23 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR20130085646A (ko) * 2012-01-20 2013-07-30 삼성전기주식회사 용융솔더 사출헤드
JP5689143B2 (ja) * 2013-03-19 2015-03-25 太陽誘電株式会社 低背型積層セラミックコンデンサ
JP7238607B2 (ja) * 2019-05-31 2023-03-14 株式会社村田製作所 電子部品の製造方法および導電性ペースト塗布装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0362917A (ja) * 1989-07-31 1991-03-19 Murata Mfg Co Ltd 電子部品の電極形成方法
JPH09162084A (ja) * 1995-12-12 1997-06-20 Murata Mfg Co Ltd 電子部品の製造方法
JP2000340451A (ja) * 1999-05-27 2000-12-08 Murata Mfg Co Ltd 電子部品の製造方法および製造装置
JP2002151367A (ja) * 2000-11-13 2002-05-24 Murata Mfg Co Ltd 電子部品の製造装置および電子部品の製造方法
JP2002343691A (ja) * 2001-05-17 2002-11-29 Murata Mfg Co Ltd 電子部品へのペースト付与装置およびペースト付与方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0362917A (ja) * 1989-07-31 1991-03-19 Murata Mfg Co Ltd 電子部品の電極形成方法
JPH09162084A (ja) * 1995-12-12 1997-06-20 Murata Mfg Co Ltd 電子部品の製造方法
JP2000340451A (ja) * 1999-05-27 2000-12-08 Murata Mfg Co Ltd 電子部品の製造方法および製造装置
JP2002151367A (ja) * 2000-11-13 2002-05-24 Murata Mfg Co Ltd 電子部品の製造装置および電子部品の製造方法
JP2002343691A (ja) * 2001-05-17 2002-11-29 Murata Mfg Co Ltd 電子部品へのペースト付与装置およびペースト付与方法

Also Published As

Publication number Publication date
JP2005238285A (ja) 2005-09-08

Similar Documents

Publication Publication Date Title
TWI255475B (en) Multilayer capacitor
JP6048759B2 (ja) 積層型インダクタ及びその製造方法
US7495884B2 (en) Multilayer capacitor
JP4332634B2 (ja) 積層型電子部品
JP4996036B2 (ja) めっき端子
JP4400583B2 (ja) 積層コンデンサ及びその製造方法
JP4354475B2 (ja) 積層コンデンサ
JP4433204B2 (ja) 積層セラミックコンデンサ
US6590486B2 (en) Multilayer inductor
JP4407836B2 (ja) 積層セラミックコンデンサ
US9934905B2 (en) Method of manufacturing multilayer board, multilayer board, and electromagnet
JP5223821B2 (ja) 積層型電子部品
JP4375006B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP4146858B2 (ja) 積層コンデンサ
JP4649847B2 (ja) チップ型電子部品
JP4924698B2 (ja) 電子部品実装構造
JP4706175B2 (ja) ペースト付与装置および電子部品の製造方法
JP2005238285A5 (ja)
JP4539440B2 (ja) 積層コンデンサの実装構造
JP5141715B2 (ja) 積層コンデンサ
JP6675933B2 (ja) 積層コイル部品
JP2005223280A (ja) チップ型電子部品及びその製造方法
JP4697313B2 (ja) 積層コンデンサ及びその製造方法
JPH0660114U (ja) 積層チップインダクタ
JP2001358034A (ja) チップ型多連電子部品

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070221

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100506

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101214

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110228

R150 Certificate of patent or registration of utility model

Ref document number: 4706175

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150