JP4704314B2 - 入力装置およびその製造方法 - Google Patents
入力装置およびその製造方法 Download PDFInfo
- Publication number
- JP4704314B2 JP4704314B2 JP2006292035A JP2006292035A JP4704314B2 JP 4704314 B2 JP4704314 B2 JP 4704314B2 JP 2006292035 A JP2006292035 A JP 2006292035A JP 2006292035 A JP2006292035 A JP 2006292035A JP 4704314 B2 JP4704314 B2 JP 4704314B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- organic conductive
- film
- electrode plate
- input device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Position Input By Displaying (AREA)
Description
本発明は入力装置およびその製造方法に関し、特に、抵抗膜式の入力装置およびその製造方法に関する。
近年、電子手帳やPDA(Personal Digital Assistants)といった携帯型情報機器をはじめ、携帯電話、PHS(Personal Handy-phone System)、電卓、時計、GPS(Global Positioning System)、銀行ATM(Automated Teller Machine)システム、自動販売機、POS(Point Of Sales)システム等においては、画面上をペンや指で触れることでデータ入力が行える、優れたマン−マシン・インタフェース技術を採用した入力装置が用いられている。
そのような入力装置の入力検知方式には、抵抗膜式、静電容量式、光学式等、種々のものがあり、それぞれ広く実用されている。
そのひとつである抵抗膜式の入力装置は、例えば、押圧によって変形可能な透明なシートを支持基材としその上に透明導電膜(抵抗膜)を成膜した導電体である透明電極(上部電極板)と、ガラス基板等の透明な基板を支持基材としその上に透明導電膜(抵抗膜)を成膜した導電体である対向電極(下部電極板)とを、スペーサを介して、それらの抵抗膜同士が対向するようにして貼り合わせた構成を有している。また、通常、下部電極板の抵抗膜側には、適当なサイズと間隔でドットスペーサが配置されている。
そのひとつである抵抗膜式の入力装置は、例えば、押圧によって変形可能な透明なシートを支持基材としその上に透明導電膜(抵抗膜)を成膜した導電体である透明電極(上部電極板)と、ガラス基板等の透明な基板を支持基材としその上に透明導電膜(抵抗膜)を成膜した導電体である対向電極(下部電極板)とを、スペーサを介して、それらの抵抗膜同士が対向するようにして貼り合わせた構成を有している。また、通常、下部電極板の抵抗膜側には、適当なサイズと間隔でドットスペーサが配置されている。
このような構成の抵抗膜式の入力装置では、その上部電極板がペンや指で押圧されると、押圧点の上部電極板と下部電極板の抵抗膜同士が接触する。その状態における上部電極板と下部電極板の間の電圧値を検出し、その電圧値を用いて得られる抵抗値を基に、押圧点のX座標とY座標をそれぞれ求める。なお、上記のドットスペーサは、主に、上部電極板が何らかの要因で撓んで誤接触が発生しないようにしたり、押圧によって上部電極板が下部電極板に接触したままになってしまわないようにしたりする目的で設けられている。
このような抵抗膜式の入力装置に用いられる抵抗膜の代表的なものとしては、例えば、ITO(Indium Tin Oxide)膜がある。しかし、ITO膜には、製造コストが高いという問題点があった。
このようなITO膜の代替材料として、より安価で製造が比較的容易な有機導電膜材料の開発が進められており、抵抗膜に有機導電膜を用いた入力装置の例も提案されている(特許文献1参照)。また、有機導電膜内に導電性微粒子を添加することでその表面抵抗率を下げ、非導電性微粒子を添加することで透明性を向上させるといった手法も提案されている(特許文献1参照)。
このほか、アンチニュートンリング効果を得るために、導電性ポリマーを含有した組成物を塗布した後の凹凸加工やメッシュ加工により、あるいは組成物に無機粒子を添加して塗布することにより、得られる有機導電膜に凹凸を形成する手法も提案されている(特許文献2参照)。また、上部電極板と下部電極板の間に固体の変形可能な充填材を充填し、この領域を空気間隙としたときに比べて透明性と耐久性を向上させると共に、そのように充填剤を用いた場合の入力信号の検知を確保するため、すなわち押圧されたときの上部電極板と下部電極板の接触を確保するために、有機導電膜の支持基材にストライプ状の凸部等を形成する手法も提案されている(特許文献3参照)。
特開2005−146259号公報
特開2005−182737号公報
特表2005−533323号公報
しかし、上記のような抵抗膜式の入力装置において、少なくとも一方の電極板側の抵抗膜に有機導電膜を用いた場合、その抵抗膜にITO膜を用いた場合に比べ、対向する他方の電極板側の抵抗膜(ITO膜や有機導電膜)との接触抵抗が大きく、入力感度の低下や座標検出時間が遅くなるといった問題が発生する。
従来、有機導電膜を用いた場合にその表面抵抗率を下げる等の方法も検討されているものの、より入力感度を高め、より座標検出時間を短縮して、高速で応答する入力装置を実現するためには、有機導電膜使用時の接触抵抗の更なる低減が望まれている。
本発明はこのような点に鑑みてなされたものであり、低接触抵抗を示す有機導電膜を用いた入力装置およびその製造方法を提供することを目的とする。
本発明では上記課題を解決するために、抵抗膜式の入力装置において、表面に複数の凸部を有し、前記凸部は、平均厚さ10nm〜500nmの層の上に形成されて、高さが1nm〜500nm、直径が0.2nm〜100nm、間隔が0.1nm〜500nmである有機導電膜が、第1の支持基材上に形成された第1の導電体と、第2の支持基材上に導電膜が形成され、前記第2の支持基材上に形成された導電膜が前記第1の支持基材上に形成された有機導電膜と所定の間隔で対向配置された第2の導電体と、を有することを特徴とする入力装置が提供される。
このような入力装置によれば、表面に複数の凸部を有する有機導電膜が第1の支持基材上に形成されて第1の導電体が構成され、導電膜が第2の支持基材上に形成されて第2の導電体が形成される。入力装置においては、これら第1,第2の導電体が所定の間隔で対向して配置される。第1の導電体の有機導電膜表面に複数の凸部を設けることにより、第1の導電体あるいは第2の導電体が押圧された際、その荷重がその押圧点の有機導電膜の凸部に集中的にかかるようになる。それにより、第1の導電体の有機導電膜と第2の導電体の導電膜との接触抵抗が低く抑えられるようになる。
また、本発明では、抵抗膜式の入力装置の製造方法において、第1の支持基材上に有機導電膜材料を含む塗膜を形成し、前記第1の支持基材上に形成された塗膜を急速に昇温し乾燥させ、前記第1の支持基材上に有機導電膜が形成された第1の導電体を形成する工程と、第2の支持基材上に導電膜が形成された第2の導電体を形成する工程と、前記第1,第2の導電体を、前記第1の導電体に形成された有機導電膜と前記第2の導電体に形成された導電膜とが所定の間隔で対向配置されるように貼り合わせる工程と、を有することを特徴とする入力装置の製造方法が提供される。
このような入力装置の製造方法によれば、第1の支持基材上に形成した、有機導電膜材料を含む塗膜を、急速に昇温し、乾燥させ、それによって有機導電膜を形成する。このように急速昇温を経て有機導電膜を形成することにより、その表面に複数の凸部が形成されるようになる。そして、このような有機導電膜が形成された第1の導電体と、第2の支持基材上に導電膜が形成された第2の導電体とを、所定の間隔を設けて貼り合わせ、入力装置を構成する。このような第1,第2の導電体を用いることにより、押圧された際のそれらの導電膜同士の接触抵抗が低く抑えられるようになる。
本発明では、抵抗膜式の入力装置に用いる導電体に、表面に複数の凸部を有する有機導電膜を用いるようにした。これにより、押圧によってその有機導電膜とそれに対向する導電膜とが接触する際の抵抗を低く抑えることができ、入力感度が高く、高速で応答する入力装置が、低コストで実現可能になる。
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
図1は入力装置の原理構成を説明する図である。
図1に示す入力装置10は、抵抗膜式であり、押圧によって変形可能な透明なシートを支持基材としその上に抵抗膜を成膜した導電体である上部電極板20と、透明なガラス基板を支持基材としその上に抵抗膜を成膜した導電体である下部電極板30を有している。上部電極板20と下部電極板30は、所定サイズのスペーサ(図示せず)を介して、それらの抵抗膜同士を対向させて配置される。
図1は入力装置の原理構成を説明する図である。
図1に示す入力装置10は、抵抗膜式であり、押圧によって変形可能な透明なシートを支持基材としその上に抵抗膜を成膜した導電体である上部電極板20と、透明なガラス基板を支持基材としその上に抵抗膜を成膜した導電体である下部電極板30を有している。上部電極板20と下部電極板30は、所定サイズのスペーサ(図示せず)を介して、それらの抵抗膜同士を対向させて配置される。
上部電極板20には、対向する両端部、例えば両短辺側の端部に、電極21a,21bが設けられている。また、下部電極板30には、対向する両端部、例えば上部電極板20の電極21a,21bが両短辺側の端部に設けられている場合には両長辺側の端部に、電極31a,31bが設けられている。このように、上部電極板20の電極21a,21bと下部電極板30の電極31a,31bは、電極21a,21bの配置方向と電極31a,31bの配置方向とが直交する関係となるように配置される。上部電極板20には、その電極21a,21bを用いて電圧(XH,XL)を印加することができるようになっており、下部電極板30には、その電極31a,31bを用いて電圧(YH,YL)を印加することができるようになっている。
このような構成を有する入力装置10において、上部電極板20が例えばペン40で押圧されると、押圧点の上部電極板20と下部電極板30に形成されている抵抗膜同士が接触する。その押圧点のX,Y座標の検出は、例えば、次のようにして行われる。
まず、上部電極板20がペン40で押圧されている状態で、その電極21a,21b間に所定の電圧(XH,XL)を印加する。このとき、上部電極板20には、その抵抗膜の抵抗により、電極21a,21b間に電位勾配ができる。そして、その押圧点の電位を、下部電極板30を通じて検出し、検出された電圧値に基づいてX座標を特定する。同様に、上部電極板20が押圧されている状態で、下部電極板30の電極31a,31b間に所定の電圧(YH,YL)を印加し、その押圧点の電位を、上部電極板20を通じて検出し、検出された電圧値に基づいてY座標を特定する。このようにすることで、その押圧点のX,Y座標が検出されるようになる。
ここで、このような入力装置10の上部電極板20および下部電極板30のそれぞれの構成について、より詳細に説明する。
まず、上部電極板20の構成について説明する。
まず、上部電極板20の構成について説明する。
図2は上部電極板の要部断面模式図である。
上部電極板20は、PET(Poly Ethylene Terephthalate)等の押圧によって変形可能な透明なシート22上に、抵抗膜として透明な有機導電膜23が成膜された構成を有している。
上部電極板20は、PET(Poly Ethylene Terephthalate)等の押圧によって変形可能な透明なシート22上に、抵抗膜として透明な有機導電膜23が成膜された構成を有している。
有機導電膜23の材料(有機導電膜材料)には、ポリアセチレン、ポリピロール、ポリチオフェン、ポリフェニレンビニレン、およびこれらの誘導体に代表される、導電性ポリマーを用いることができる。有機導電膜23は、そのような有機導電膜材料を、その支持基材であるシート22上に塗布し、乾燥することによって成膜される。
この有機導電膜23は、その表面が単なる平坦な面ではなく、その表面にnmオーダーの複数の微小な凹凸あるいは突起が形成されている(図2ではその図示を省略)。
図3および図4は上部電極板の断面部分拡大図であって、図3は有機導電膜表面に形成された凹凸の模式図、図4は有機導電膜表面に形成された突起の模式図である。
図3および図4は上部電極板の断面部分拡大図であって、図3は有機導電膜表面に形成された凹凸の模式図、図4は有機導電膜表面に形成された突起の模式図である。
上部電極板20の有機導電膜23の表面には、例えば図3に示すような凹凸23aが形成される。凹凸23aは、例えば、シート22上の平均厚さ10nm〜500nmの層23bの表面に、その凹部23cと凸部23dの高低差(凸部23dの高さ)が1nm〜500nm、凸部23dの直径が0.2nm〜100nm、凹凸23aの間隔(凸部23d間の間隔)が0.1nm〜100nmとなるように形成される。また、ここでは、表面抵抗率を下げるため、導電性微粒子23eが添加されている。
有機導電膜23の表面にこのような凹凸23aを形成すると、入力時に上部電極板20が押圧されてその押圧点の有機導電膜23が下部電極板30の抵抗膜と接触した際、その押圧による入力荷重を凹凸23aの主に凸部23dに集中させ、下部電極板30の抵抗膜との接触抵抗を低減することが可能になる。
また、有機導電膜23の表面には、例えば図4に示すように、シート22上のほぼ平坦な層23fの表面に、突起(凸部)23gを形成することもできる。突起23gは、例えば、平均厚さ10nm〜500nmの層23f上に、高さ1nm〜500nm、直径が0.2nm〜100nm、突起23g間の間隔が0.1nm〜500nmとなるように形成される。また、ここでは、表面抵抗率を下げるため、導電性微粒子23hが添加されている。
有機導電膜23の表面にこのような突起23gを形成すると、上記の凹凸23aを形成したときと同じように、入力荷重を突起23gに集中させ、下部電極板30の抵抗膜との接触抵抗を低減することが可能になる。
なお、図3および図4にそれぞれ示した層23b,23fは、主に有機導電膜23の膜抵抗および透明性を考慮し、その平均厚さを10nm〜500nmとする。その平均厚さが10nmを下回る場合には、膜抵抗が高くなってしまい、その平均厚さが500nmを上回る場合には、透明度が低くなって入力装置のパネルとして使用することが難しくなってしまう。層23b,23fの厚さは、主に後述の塗布・乾燥工程の条件を制御することによって、制御することが可能である。
また、図3に示した凹凸23aは、主に他の導電膜との接触抵抗および耐久性を考慮し、その凹部23cと凸部23dの高低差を1nm〜500nmとする。それらの高低差が1nmを下回る場合には、有機導電膜23の表面に凹凸23aを形成しないものと特性的にほぼ同等になってしまう。また、それらの高低差が500nmを上回る場合には、耐久性に問題が生じ得る。すなわち、上部電極板20は、入力の都度、所定の点を押圧されるが、そこに形成されている有機導電膜23の凹部23cと凸部23dの高低差が500nmを上回ると、繰り返しの押圧操作によって凸部23dが折れる等の劣化が発生する可能性が高くなってしまう。その結果、凹凸23aを形成したことによる効果が低下するおそれがある。凹部23cと凸部23dの高低差は、主に後述の塗布・乾燥工程の条件を制御することによって、制御することが可能である。
同様に、図4に示した突起23gも、主に他の導電膜との接触抵抗および耐久性を考慮し、その高さを1nm〜500nmとする。図3に示した凹凸23aの場合と同様、突起23gの高さが1nmを下回る場合には、平滑な表面のものと特性的にほぼ同等になってしまい、また、その高さが500nmを上回る場合には、繰り返しの押圧操作によって折れてしまう等、その耐久性に問題が生じ得るためである。この突起23gの高さについても、主に後述の塗布・乾燥工程の条件を制御することによって、制御することが可能である。
また、図3および図4にそれぞれ示した凸部23dおよび突起23gの直径、並びに凹凸23aおよび突起23g間の間隔は、主に後述の塗布・乾燥工程の条件を制御することによって、制御することが可能である。
さらに、以上述べた層23b,23fの厚さ、凹部23cと凸部23dの高低差、突起23gの高さ、凸部23dおよび突起23gの直径、並びに凹凸23aおよび突起23g間の間隔の各サイズは、塗布・乾燥工程の条件のほか、有機導電膜材料として用いる導電性ポリマーの分子構造や分子量(重合度)といった材料物性、塗布・乾燥工程における導電性ポリマー分子の溶媒中での分散状態や加熱乾燥後の凝集状態等にも影響される。
上記のように、図3や図4に示したような層23b,23f上の微小な凹凸23aや突起23gは、有機導電膜23を成膜する際における塗布・乾燥工程の条件を制御することにより、サイズを制御して形成することができる。
有機導電膜23を成膜する際には、まず、その材料となる導電性ポリマーを、導電性微粒子23e,23hその他必要な添加物と共に、水や有機溶媒に分散させた組成物(導電性ポリマー含有組成物)を作製し、それをシート22上に塗布する(塗布工程)。そのような導電性ポリマー含有組成物の塗布には、ダイコーター、ブレードコーター、グラビア印刷、ディップコート等、種々の塗布方法を用いることができる。
導電性ポリマー含有組成物の塗布後は、直ちにそれを乾燥する工程(乾燥工程)に進む。ただし、塗膜の厚さや均一性を考慮し、塗布後に一定のレベリング時間を設け、そのレベリング時間が経過した後に、乾燥工程に進むようにしてもよい。このようにすることで、最終的に得られる有機導電膜23の厚さを制御することが可能になり、また、その層23b,23fの厚さを制御することも可能になる。
塗膜の乾燥は、例えば、加熱(昇温)開始後90秒以内に、好ましくは60秒以内に、シート22およびそのシート22上の塗膜の温度を115℃〜130℃の範囲まで上昇させ、その後、115℃〜140℃の範囲で5分以上加熱する条件で行う。このような急速な昇温を伴う加熱乾燥により、微小な凹凸23aや突起23gを形成しつつ、塗膜中の溶媒を除去し、目的とする有機導電膜23を成膜する。
このような加熱を行う乾燥工程には、例えば、熱風加熱方式と赤外線加熱方式を組み合わせた加熱装置を用いることができる。その場合、乾燥工程で実施する温度プロファイルや実際の温度に応じ、熱風加熱と赤外線加熱の出力は独立に制御される。例えば、急速昇温過程では、導電性ポリマー含有組成物が塗布されたシート22を加熱装置の炉内にセットして熱風加熱を行うのと同時に、そのシート22の両面側からそれぞれ赤外線加熱を行うようにし、また、温度保持過程では、熱風加熱と赤外線加熱の双方の出力を低下させる、あるいは一方のみで加熱する、等の方法を用いることができる。
なお、乾燥工程における昇温時間は、例えば、形成する凹凸23aや突起23gのサイズや量(有機導電膜23の表面における占有割合)、用いる加熱装置の構成等を考慮して設定する。また、乾燥温度は、例えば、用いる導電性ポリマー、溶媒、添加物の沸点等の材料物性や、シート22の耐熱温度等を考慮して設定する。
上記のような塗布・乾燥工程を行うことにより、図3に示したような凹凸23aや、図4に示したような突起23gを形成することが可能になる。その際は、塗布・乾燥工程の条件を適切に設定することにより、凹凸23aや突起23gのサイズ制御が可能になり、また、凹凸23aと突起23gの占有割合の制御、例えば凹凸23aと突起23gを適当な割合で混在させたり、一方を選択的に形成させたりするといったことも可能になる。
また、上部電極板20は、上記のような構成とするほか、その支持基材(有機導電膜23の成膜面側と反対の面側)に、紫外線吸収フィルムを貼付したり、紫外線吸収剤をコーティングしたりすることも可能である。あるいは、その支持基材内部に紫外線吸収能を有する微粒子をあらかじめ含有させておくことも可能である。これにより、有機導電膜23が紫外線によって劣化する可能性のある材料からなる場合でも、有機導電膜23への外部からの紫外線の侵入を抑え、入力装置10の性能を長期間にわたって一定レベルに確保することが可能になる。また、支持基材(有機導電膜23の成膜面側と反対の面側)には、上部電極板20を傷や汚れから保護するため、ハードコート膜等を設けるようにしてもよい。
また、上記の例では、表面抵抗率を下げるために、有機導電膜23に導電性微粒子23e,23hを添加する構成としたが、さらに、非導電性微粒子を添加してその透明性の向上を図るようにしてもよい。あるいは、導電性微粒子23e,23hを添加せずに非導電性微粒子のみ添加したり、導電性微粒子23e,23hと非導電性微粒子のいずれも添加しないようにしたりすることも可能である。これらの形態は、有機導電膜23の材質、下部電極板30の構成(その抵抗膜の材質)、入力装置10の要求特性等に応じて任意に設定すればよい。
続いて、下部電極板30の構成について説明する。
図5は下部電極板の要部断面模式図である。
下部電極板30は、例えば、ガラス基板32上に、ITO膜や酸化亜鉛(ZnO)膜等の無機導電膜、または有機導電膜からなる抵抗膜33が形成された構成を有している。
図5は下部電極板の要部断面模式図である。
下部電極板30は、例えば、ガラス基板32上に、ITO膜や酸化亜鉛(ZnO)膜等の無機導電膜、または有機導電膜からなる抵抗膜33が形成された構成を有している。
例えば、抵抗膜33にITO膜を用いる場合、ITO膜は、例えば、インジウム(In)とスズ(Sn)を酸素を含んだ雰囲気中で蒸着することにより、成膜することができる。そのほか、スパッタリング法やゾル・ゲル法等を用いることも可能である。また、ZnO膜を用いる場合も同様に、それを蒸着法やスパッタリング法等を用いて成膜することができる。
また、抵抗膜33に有機導電膜を用いる場合には、その材料として、上部電極板20の場合と同様、ポリアセチレン、ポリピロール、ポリチオフェン、ポリフェニレンビニレン、およびこれらの誘導体等の導電性ポリマーが用いられ、それをガラス基板32上に塗布・乾燥して成膜される。その場合、前述のように、その塗布・乾燥工程の条件を制御すれば、その表面に凹凸や突起を、そのサイズや量を制御して、形成することも可能である。また、必要に応じ、導電性微粒子や非導電性微粒子を添加してもよい。
ITO膜、有機導電膜(凹凸や突起の有無は問わない。)のいずれを抵抗膜33に用いた場合でも、入力時に上部電極板20が押圧されてその押圧点の有機導電膜23が下部電極板30の抵抗膜33と接触した際には、その入力荷重がその有機導電膜23の表面に形成されている凸部23dや突起23gに集中的にかかるようになるため、上部電極板20の有機導電膜23と下部電極板30の抵抗膜33との接触抵抗が低く抑えられるようになる。
なお、下部電極板30の抵抗膜33には、上部電極板20の有機導電膜23との接触抵抗が10kΩ以下になるものを用いることが好ましい。入力装置10の中には接触抵抗が10kΩを上回っても問題ないものもあるが、入力装置10の種類によらず、下部電極板30に上部電極板20の有機導電膜23との接触抵抗が10kΩ以下になるような抵抗膜33を用いるようにすれば、その上部電極板20の有機導電膜23に凹凸23aや突起23gを形成することが非常に有効となる。ただし、接触抵抗は低ければ低いほど入力装置10の性能向上の面では好ましいが、例えば抵抗膜33に低抵抗のITO膜を用いる場合等、低接触抵抗を実現する抵抗膜33を用いるのに伴う成膜コストや入力装置10の製造コストの増加に留意する。
また、上部電極板20と同様、この下部電極板30においても、自身の有機導電膜や上部電極板20に形成されている有機導電膜23への紫外線の侵入を抑制するための手段を、その支持基材であるガラス基板32に設けるようにしてもよい。
以上、入力装置10の上部電極板20および下部電極板30の構成について述べたが、それらの抵抗膜として有機導電膜を用いた場合には、その表面形状を制御することによって対向する抵抗膜との接触抵抗を低く抑えることができ、さらに、比較的低コストで成膜が行えるメリットがある。また、それらの抵抗膜として有機導電膜を用いた場合、有機導電膜は連続的な入力操作によってもその膜抵抗が変化しにくく、入力装置10の座標の読み取り精度が低下しにくいというメリットもある。
なお、上記のように入力装置10の上部電極板20や下部電極板30の抵抗膜として有機導電膜を用いる場合、そこに形成される凹凸や突起は、nmオーダーの微小な構造である。一方、上部電極板20と下部電極板30の間にドットスペーサを設ける場合には、ドットスペーサをμmないしmmオーダーといった、より大きな構造にする必要がある。また、ドットスペーサは、通常、有機導電膜の成膜後、その上層に形成する。また、アンチニュートンリング効果を得るために有機導電膜の表面に凹凸を形成する場合には、最低でも0.5μm以上の非周期性を持った凹凸を形成する必要がある。
以下、凹凸または突起を有する有機導電膜の抵抗膜式入力装置用電極板への適用例について説明する。
ここでは、実施例1〜5および比較例1〜3を示す。図6は各実施例および比較例において実施した乾燥工程の乾燥温度プロファイルを示す図である。
ここでは、実施例1〜5および比較例1〜3を示す。図6は各実施例および比較例において実施した乾燥工程の乾燥温度プロファイルを示す図である。
図6において、乾燥温度プロファイルAは、加熱開始から一気に急速昇温し、その後、昇温速度を落として、加熱開始から40秒で120℃に到達させ、その温度で360秒間保持するものである。以後は室温まで降温する(図示せず)。乾燥温度プロファイルBは、加熱開始から緩やかな昇温過程を経て急速に昇温し、その後、昇温速度を落として、加熱開始から60秒で120℃に到達させ、さらに125℃まで昇温して110秒間保持し、その後、降温して120℃で180秒間保持するものである。以後は室温まで降温する(図示せず)。また、乾燥温度プロファイルCは、加熱開始から100秒で110℃に到達させ、その温度で170秒間保持するものである。以後は室温まで降温する。
なお、ここでは、乾燥温度プロファイルA,Bを用いた加熱乾燥には、熱風加熱と赤外線加熱が同時に行える加熱装置を用い、乾燥温度プロファイルCを用いた加熱乾燥には、熱風乾燥が行える加熱装置を用いた。
また、次に示す表1は各実施例および比較例において得られた入力荷重の測定結果である。
表1に示した入力荷重は、各実施例および比較例において、まず、上部電極板と下部電極板を所定の間隔で対向配置して抵抗膜式の入力装置を作製した後、その上部電極板を先端0.8Rのスタイラスによって押圧し、入力座標を得ることができる最低荷重を入力荷重として測定した。
以下、図6および表1を参照しつつ、順に説明する。
(実施例1)
ポリチオフェン系導電性ポリマー含有組成物(水分散)を支持基材であるPETフィルム上に塗布し、PETフィルム上にその塗膜を形成した。その後、その塗膜の加熱乾燥を行った。この加熱乾燥には、図6に示した乾燥温度プロファイルAを用いた。このようにして塗布・乾燥を行い、PETフィルム上にポリチオフェン系有機導電膜を成膜し、上部電極板を形成した。
(実施例1)
ポリチオフェン系導電性ポリマー含有組成物(水分散)を支持基材であるPETフィルム上に塗布し、PETフィルム上にその塗膜を形成した。その後、その塗膜の加熱乾燥を行った。この加熱乾燥には、図6に示した乾燥温度プロファイルAを用いた。このようにして塗布・乾燥を行い、PETフィルム上にポリチオフェン系有機導電膜を成膜し、上部電極板を形成した。
この上部電極板の有機導電膜表面を電子顕微鏡で観察したところ、PETフィルム上の平均厚さ200nmの層の上に、微小な凹凸が多く観察された。凹凸は、その凹部と凸部の高低差が1nm〜500nm、凸部の直径が0.2nm〜100nm、凹凸の間隔が0.1nm〜100nmであった。
また、ガラス基板上に表面抵抗率400Ω/□のITO膜を成膜し、下部電極板を形成した。
形成した上部電極板と下部電極板を用い、上部電極板の有機導電膜と下部電極板のITO膜を所定の間隔で対向させて配置し、抵抗膜式の入力装置を作製した。表1に示したように、この入力装置では、入力座標が得られる入力荷重が0.2Nであることが確認された。
形成した上部電極板と下部電極板を用い、上部電極板の有機導電膜と下部電極板のITO膜を所定の間隔で対向させて配置し、抵抗膜式の入力装置を作製した。表1に示したように、この入力装置では、入力座標が得られる入力荷重が0.2Nであることが確認された。
(実施例2)
上記実施例1と同じく、ポリチオフェン系導電性ポリマー含有組成物(水分散)を支持基材であるPETフィルム上に塗布し、図6に示した乾燥温度プロファイルAを用い、その塗膜の加熱乾燥を行ってポリチオフェン系有機導電膜を成膜し、上部電極板を形成した。
上記実施例1と同じく、ポリチオフェン系導電性ポリマー含有組成物(水分散)を支持基材であるPETフィルム上に塗布し、図6に示した乾燥温度プロファイルAを用い、その塗膜の加熱乾燥を行ってポリチオフェン系有機導電膜を成膜し、上部電極板を形成した。
また、同様にして、ポリチオフェン系導電性ポリマー含有組成物(水分散)をガラス基板上に塗布し、図6に示した乾燥温度プロファイルAを用い、その塗膜の加熱乾燥を行ってポリチオフェン系有機導電膜を成膜し、下部電極板を形成した。
下部電極板の有機導電膜表面を電子顕微鏡で観察したところ、ガラス基板上の平均厚さ250nmの層の上に、微小な凹凸が多く観察された。凹凸は、その凹部と凸部の高低差が1nm〜500nm、凸部の直径が0.2nm〜100nm、凹凸の間隔が0.1nm〜500nmであった。
形成した上部電極板と下部電極板を用いて抵抗膜式の入力装置を作製した。表1に示したように、この入力装置では、入力座標が得られる入力荷重が0.2Nであることが確認された。
(実施例3)
上記実施例1で述べた有機導電膜成膜時の加熱乾燥を図6に示した乾燥温度プロファイルBを用いて行ったことを除き、上記実施例1と同条件で成膜および測定を行った。
上記実施例1で述べた有機導電膜成膜時の加熱乾燥を図6に示した乾燥温度プロファイルBを用いて行ったことを除き、上記実施例1と同条件で成膜および測定を行った。
すなわち、ポリチオフェン系導電性ポリマー含有組成物(水分散)を支持基材であるPETフィルム上に塗布し、図6に示した乾燥温度プロファイルBを用い、その塗膜の加熱乾燥を行ってポリチオフェン系有機導電膜を成膜し、上部電極板を形成した。
この上部電極板の有機導電膜表面を電子顕微鏡で観察したところ、PETフィルム上の平均厚さ250nmの層の上に、微小な突起が多く観察された。突起は、高さ1nm〜500nm、直径が0.2nm〜100nm、突起間の間隔が0.1nm〜500nmであった。
また、上記実施例1と同じく、ガラス基板上に表面抵抗率400Ω/□のITO膜を成膜し、下部電極板を形成した。
形成した上部電極板と下部電極板を用いて抵抗膜式の入力装置を作製した。表1に示したように、この入力装置では、入力座標が得られる入力荷重が0.2Nであることが確認された。
形成した上部電極板と下部電極板を用いて抵抗膜式の入力装置を作製した。表1に示したように、この入力装置では、入力座標が得られる入力荷重が0.2Nであることが確認された。
(実施例4)
上記実施例2で述べた有機導電膜成膜時の加熱乾燥を図6に示した乾燥温度プロファイルBを用いて行ったことを除き、上記実施例2と同条件で成膜および測定を行った。
上記実施例2で述べた有機導電膜成膜時の加熱乾燥を図6に示した乾燥温度プロファイルBを用いて行ったことを除き、上記実施例2と同条件で成膜および測定を行った。
すなわち、ポリチオフェン系導電性ポリマー含有組成物(水分散)を支持基材であるPETフィルム上に塗布し、図6に示した乾燥温度プロファイルBを用い、その塗膜の加熱乾燥を行ってポリチオフェン系有機導電膜を成膜し、上部電極板を形成した。有機導電膜の表面構造は、上記実施例3の上部電極板の有機導電膜の表面構造と同様であった。
また、同様にして、ポリチオフェン系導電性ポリマー含有組成物(水分散)をガラス基板上に塗布し、図6に示した乾燥温度プロファイルBを用い、その塗膜の加熱乾燥を行ってポリチオフェン系有機導電膜を成膜し、下部電極板を形成した。
下部電極板の有機導電膜表面を電子顕微鏡で観察したところ、ガラス基板上の平均厚さ250nmの層の上に、微小な突起が多く観察された。突起は、高さ1nm〜500nm、直径が0.2nm〜100nm、突起間の間隔が0.1nm〜500nmであった。
形成した上部電極板と下部電極板を用いて抵抗膜式の入力装置を作製した。表1に示したように、この入力装置では、入力座標が得られる入力荷重が0.2Nであることが確認された。
(実施例5)
上記実施例1で述べた下部電極板のITO膜をその表面抵抗率が1kΩ/□のものに変えたことを除き、上記実施例1と同条件で成膜および測定を行った。
上記実施例1で述べた下部電極板のITO膜をその表面抵抗率が1kΩ/□のものに変えたことを除き、上記実施例1と同条件で成膜および測定を行った。
すなわち、上記実施例1と同じく、ポリチオフェン系導電性ポリマー含有組成物(水分散)を支持基材であるPETフィルム上に塗布し、図6に示した乾燥温度プロファイルAを用い、その塗膜の加熱乾燥を行ってポリチオフェン系有機導電膜を成膜し、上部電極板を形成した。
また、ガラス基板上に表面抵抗率1kΩ/□のITO膜を成膜して、下部電極板を形成した。
形成した上部電極板と下部電極板を用いて抵抗膜式の入力装置を作製した。表1に示したように、この入力装置では、入力座標が得られる入力荷重が0.4Nであることが確認された。
形成した上部電極板と下部電極板を用いて抵抗膜式の入力装置を作製した。表1に示したように、この入力装置では、入力座標が得られる入力荷重が0.4Nであることが確認された。
(比較例1)
上記実施例1で述べた有機導電膜成膜時の加熱乾燥を図6に示した乾燥温度プロファイルCを用いて行ったことを除き、上記実施例1と同条件で成膜および測定を行った。
上記実施例1で述べた有機導電膜成膜時の加熱乾燥を図6に示した乾燥温度プロファイルCを用いて行ったことを除き、上記実施例1と同条件で成膜および測定を行った。
すなわち、上記実施例1と同じく、ポリチオフェン系導電性ポリマー含有組成物(水分散)を支持基材であるPETフィルム上に塗布し、図6に示した乾燥温度プロファイルCを用い、その塗膜の加熱乾燥を行ってポリチオフェン系有機導電膜を成膜し、上部電極板を形成した。
この上部電極板の有機導電膜表面を電子顕微鏡で観察したところ、PETフィルム上の平均厚さ250nmの層の上に、突起が多く観察された。突起は、高さ1nmまで、直径が0.2nm〜1nm、突起間の間隔が500nm〜1500nmであった。
また、ガラス基板上に表面抵抗率400Ω/□のITO膜を成膜し、下部電極板を形成した。
形成した上部電極板と下部電極板を用いて抵抗膜式の入力装置を作製した。表1に示したように、この入力装置では、入力座標が得られる入力荷重が1.5Nであることが確認され、また、座標検出時間に遅れが発生することも確認された。
形成した上部電極板と下部電極板を用いて抵抗膜式の入力装置を作製した。表1に示したように、この入力装置では、入力座標が得られる入力荷重が1.5Nであることが確認され、また、座標検出時間に遅れが発生することも確認された。
(比較例2)
上記実施例2で述べた有機導電膜成膜時の加熱乾燥を図6に示した乾燥温度プロファイルCを用いて行ったことを除き、上記実施例2と同条件で成膜および測定を行った。
上記実施例2で述べた有機導電膜成膜時の加熱乾燥を図6に示した乾燥温度プロファイルCを用いて行ったことを除き、上記実施例2と同条件で成膜および測定を行った。
すなわち、ポリチオフェン系導電性ポリマー含有組成物(水分散)を支持基材であるPETフィルム上に塗布し、図6に示した乾燥温度プロファイルCを用い、その塗膜の加熱乾燥を行ってポリチオフェン系有機導電膜を成膜し、上部電極板を形成した。
また、同様にして、ポリチオフェン系導電性ポリマー含有組成物(水分散)をガラス基板上に塗布し、図6に示した乾燥温度プロファイルCを用い、その塗膜の加熱乾燥を行ってポリチオフェン系有機導電膜を成膜し、下部電極板を形成した。
上部電極板および下部電極板に形成された有機導電膜の表面構造は、上記比較例1の有機導電膜の表面構造と同様であった。
形成した上部電極板と下部電極板を用いて抵抗膜式の入力装置を作製した。表1に示したように、この入力装置では、入力座標が得られる入力荷重が1Nであることが確認され、また、座標検出時間に遅れが発生することも確認された。
形成した上部電極板と下部電極板を用いて抵抗膜式の入力装置を作製した。表1に示したように、この入力装置では、入力座標が得られる入力荷重が1Nであることが確認され、また、座標検出時間に遅れが発生することも確認された。
(比較例3)
上記実施例1で述べた有機導電膜成膜時の加熱乾燥を図6に示した乾燥温度プロファイルCを用いて行ったこと、および下部電極板のITO膜をその表面抵抗率が1kΩ/□のものに変えたことの2点を除き、上記実施例1と同条件で成膜および測定を行った。
上記実施例1で述べた有機導電膜成膜時の加熱乾燥を図6に示した乾燥温度プロファイルCを用いて行ったこと、および下部電極板のITO膜をその表面抵抗率が1kΩ/□のものに変えたことの2点を除き、上記実施例1と同条件で成膜および測定を行った。
すなわち、ポリチオフェン系導電性ポリマー含有組成物(水分散)を支持基材であるPETフィルム上に塗布し、図6に示した乾燥温度プロファイルCを用い、その塗膜の加熱乾燥を行ってポリチオフェン系有機導電膜を成膜し、上部電極板を形成した。
また、ガラス基板上に表面抵抗率1kΩ/□のITO膜を成膜して、下部電極板を形成した。
形成した上部電極板と下部電極板を用いて抵抗膜式の入力装置を作製した。表1に示したように、この入力装置では、入力座標が得られる入力荷重が4Nであることが確認され、また、座標検出時間に遅れが発生することも確認された。
形成した上部電極板と下部電極板を用いて抵抗膜式の入力装置を作製した。表1に示したように、この入力装置では、入力座標が得られる入力荷重が4Nであることが確認され、また、座標検出時間に遅れが発生することも確認された。
上記実施例1〜5および比較例1〜3より、次のようなことが言える。まず、急速に昇温する乾燥温度プロファイルA,Bを用いると、比較的緩やかに昇温する乾燥温度プロファイルCを用いた場合に比べ、押圧時の入力荷重を充分低く抑えることができる。また、有機導電膜を成膜する際に、乾燥温度プロファイルAを用いた場合には、有機導電膜表面に凹凸が多く形成され、乾燥温度プロファイルBを用いた場合には、有機導電膜表面に突起が多く形成されるようになる。そのような凹凸や突起が形成された有機導電膜が、上部電極板と下部電極板の一方に成膜されている、あるいは双方に成膜されていることにより、押圧時の入力荷重を充分低く抑えることができる。ただし、有機導電膜と接触するITO膜に表面抵抗率の高いものを用いた場合には、入力荷重が若干増加する。
以上説明したように、入力装置の上部電極板や下部電極板の抵抗膜として有機導電膜を用い、その成膜時の塗布・乾燥工程の条件を適切に制御してその表面にnmオーダーの微小な凸部(凹凸の凸部、あるいは突起)を形成する。これにより、押圧時の荷重が凸部に集中的にかかるようになり、抵抗膜同士の接触抵抗を低くすることが可能になる。そのため、入力荷重を低く抑えることができ、また、入力感度が高く、素早い座標検出が行える、高性能の入力装置が実現可能になる。また、上部電極板と下部電極板の抵抗膜の少なくとも一方に有機導電膜を用いることにより、入力装置の低コスト化を図ることが可能になる。
なお、以上の説明では、抵抗膜式の入力装置における上部電極板と下部電極板のうち、上部電極板にのみ、あるいは上部電極板と下部電極板の双方に、有機導電膜を成膜する構成としたが、下部電極板にのみ有機導電膜を成膜する構成とすることも可能である。このような構成の場合にも、押圧時の接触抵抗を低減し、入力感度を高め、素早い座標検出を行うことが可能である。
(付記1) 抵抗膜式の入力装置において、
表面に複数の凸部を有し、前記凸部は、平均厚さ10nm〜500nmの層の上に形成されて、高さが1nm〜500nm、直径が0.2nm〜100nm、間隔が0.1nm〜500nmである有機導電膜が、第1の支持基材上に形成された第1の導電体と、
第2の支持基材上に導電膜が形成され、前記第2の支持基材上に形成された導電膜が前記第1の支持基材上に形成された有機導電膜と所定の間隔で対向配置された第2の導電体と、
を有することを特徴とする入力装置。
表面に複数の凸部を有し、前記凸部は、平均厚さ10nm〜500nmの層の上に形成されて、高さが1nm〜500nm、直径が0.2nm〜100nm、間隔が0.1nm〜500nmである有機導電膜が、第1の支持基材上に形成された第1の導電体と、
第2の支持基材上に導電膜が形成され、前記第2の支持基材上に形成された導電膜が前記第1の支持基材上に形成された有機導電膜と所定の間隔で対向配置された第2の導電体と、
を有することを特徴とする入力装置。
(付記2) 前記第1の支持基材上に形成された有機導電膜は、ポリアセチレン、ポリピロール、ポリチオフェン、ポリフェニレンビニレン、またはその誘導体を用いて形成されていることを特徴とする付記1記載の入力装置。
(付記3) 前記第2の支持基材上に形成された導電膜は、表面に複数の凸部を有し、前記凸部は、平均厚さ10nm〜500nmの層の上に形成されて、高さが1nm〜500nm、直径が0.2nm〜100nm、間隔が0.1nm〜500nmである有機導電膜であることを特徴とする付記1又は2に記載の入力装置。
(付記4) 押圧によって前記第1の支持基材上に形成された有機導電膜と前記第2の支持基材上に形成された導電膜とが接触したときの接触抵抗が10kΩ以下であることを特徴とする付記1〜3のいずれか1項に記載の入力装置。
(付記5) 前記第1,第2の支持基材は、一方がPETフィルムであり、他方がガラス基板であることを特徴とする付記1〜4のいずれか1項に記載の入力装置。
(付記6) 前記第1の支持基材または第2の支持基材は、形成された有機導電膜への外部からの紫外線の侵入を抑制するための手段を備えることを特徴とする付記1〜5のいずれか1項に記載の入力装置。
(付記6) 前記第1の支持基材または第2の支持基材は、形成された有機導電膜への外部からの紫外線の侵入を抑制するための手段を備えることを特徴とする付記1〜5のいずれか1項に記載の入力装置。
(付記7) 抵抗膜式の入力装置の製造方法において、
第1の支持基材上に有機導電膜材料を含む塗膜を形成し、前記第1の支持基材上に形成された塗膜を急速に昇温し乾燥させ、前記第1の支持基材上に有機導電膜が形成された第1の導電体を形成する工程と、
第2の支持基材上に導電膜が形成された第2の導電体を形成する工程と、
前記第1,第2の導電体を、前記第1の導電体に形成された有機導電膜と前記第2の導電体に形成された導電膜とが所定の間隔で対向配置されるように貼り合わせる工程と、
を有することを特徴とする入力装置の製造方法。
第1の支持基材上に有機導電膜材料を含む塗膜を形成し、前記第1の支持基材上に形成された塗膜を急速に昇温し乾燥させ、前記第1の支持基材上に有機導電膜が形成された第1の導電体を形成する工程と、
第2の支持基材上に導電膜が形成された第2の導電体を形成する工程と、
前記第1,第2の導電体を、前記第1の導電体に形成された有機導電膜と前記第2の導電体に形成された導電膜とが所定の間隔で対向配置されるように貼り合わせる工程と、
を有することを特徴とする入力装置の製造方法。
(付記8) 前記第1の導電体を形成する工程においては、
前記第1の支持基材上に形成された塗膜を、昇温開始から90秒以内に115℃〜130℃の範囲まで急速に昇温し乾燥させ、前記第1の支持基材上に有機導電膜を形成することを特徴とする付記7記載の入力装置の製造方法。
前記第1の支持基材上に形成された塗膜を、昇温開始から90秒以内に115℃〜130℃の範囲まで急速に昇温し乾燥させ、前記第1の支持基材上に有機導電膜を形成することを特徴とする付記7記載の入力装置の製造方法。
(付記9) 前記第1の支持基材上に形成された塗膜を、急速に昇温した後、115℃〜140℃の範囲で保持して乾燥させ、前記第1の支持基材上に有機導電膜を形成することを特徴とする付記8記載の入力装置の製造方法。
(付記10) 前記第2の導電体を形成する工程においては、
前記第2の支持基材上に有機導電膜材料を含む塗膜を形成し、前記第2の支持基材上に形成された塗膜を急速に昇温し乾燥させ、前記第2の支持基材上に有機導電膜を形成することを特徴とする付記7〜9のいずれか1項に記載の入力装置の製造方法。
前記第2の支持基材上に有機導電膜材料を含む塗膜を形成し、前記第2の支持基材上に形成された塗膜を急速に昇温し乾燥させ、前記第2の支持基材上に有機導電膜を形成することを特徴とする付記7〜9のいずれか1項に記載の入力装置の製造方法。
(付記11) 有機導電膜を備えた導電体において、
支持基材上に有機導電膜が形成され、前記支持基材上に形成された有機導電膜は、表面に複数の凸部を有し、前記凸部は、平均厚さ10nm〜500nmの層の上に形成されて、高さが1nm〜500nm、直径が0.2nm〜100nm、間隔が0.1nm〜500nmであることを特徴とする導電体。
支持基材上に有機導電膜が形成され、前記支持基材上に形成された有機導電膜は、表面に複数の凸部を有し、前記凸部は、平均厚さ10nm〜500nmの層の上に形成されて、高さが1nm〜500nm、直径が0.2nm〜100nm、間隔が0.1nm〜500nmであることを特徴とする導電体。
(付記12) 前記支持基材上に形成された有機導電膜は、ポリアセチレン、ポリピロール、ポリチオフェン、ポリフェニレンビニレン、またはその誘導体を用いて形成されていることを特徴とする付記11記載の導電体。
(付記13) 前記支持基材は、PETフィルムまたはガラス基板であることを特徴とする付記11又は12に記載の導電体。
(付記14) 前記支持基材は、前記支持基材上に形成された有機導電膜への外部からの紫外線の侵入を抑制するための手段を備えることを特徴とする付記11〜13のいずれか1項に記載の導電体。
(付記14) 前記支持基材は、前記支持基材上に形成された有機導電膜への外部からの紫外線の侵入を抑制するための手段を備えることを特徴とする付記11〜13のいずれか1項に記載の導電体。
(付記15) 有機導電膜を備えた導電体の製造方法において、
支持基材上に有機導電膜材料を含む塗膜を形成する工程と、
前記支持基材上に形成された塗膜を急速に昇温し乾燥させ、前記支持基材上に有機導電膜を形成する工程と、
を有することを特徴とする導電体の製造方法。
支持基材上に有機導電膜材料を含む塗膜を形成する工程と、
前記支持基材上に形成された塗膜を急速に昇温し乾燥させ、前記支持基材上に有機導電膜を形成する工程と、
を有することを特徴とする導電体の製造方法。
(付記16) 前記支持基材上に形成された塗膜を急速に昇温し乾燥させ、前記支持基材上に有機導電膜を形成する工程においては、
前記支持基材上に形成された塗膜を、昇温開始から90秒以内に115℃〜130℃の範囲まで急速に昇温し乾燥させ、前記支持基材上に有機導電膜を形成することを特徴とする付記15記載の導電体の製造方法。
前記支持基材上に形成された塗膜を、昇温開始から90秒以内に115℃〜130℃の範囲まで急速に昇温し乾燥させ、前記支持基材上に有機導電膜を形成することを特徴とする付記15記載の導電体の製造方法。
(付記17) 前記支持基材上に形成された塗膜を、急速に昇温した後、115℃〜140℃の範囲で保持して乾燥させ、前記支持基材上に有機導電膜を形成することを特徴とする付記16記載の導電体の製造方法。
10 入力装置
20 上部電極板
21a,21b,31a,31b 電極
22 シート
23 有機導電膜
23a 凹凸
23b,23f 層
23c 凹部
23d 凸部
23e,23h 導電性微粒子
23g 突起
30 下部電極板
32 ガラス基板
33 抵抗膜
40 ペン
20 上部電極板
21a,21b,31a,31b 電極
22 シート
23 有機導電膜
23a 凹凸
23b,23f 層
23c 凹部
23d 凸部
23e,23h 導電性微粒子
23g 突起
30 下部電極板
32 ガラス基板
33 抵抗膜
40 ペン
Claims (8)
- 抵抗膜式の入力装置において、
表面に複数の凸部を有し、前記凸部は、平均厚さ10nm〜500nmの層の上に形成されて、高さが1nm〜500nm、直径が0.2nm〜100nm、間隔が0.1nm〜500nmである有機導電膜が、第1の支持基材上に形成された第1の導電体と、
第2の支持基材上に導電膜が形成され、前記第2の支持基材上に形成された導電膜が前記第1の支持基材上に形成された有機導電膜と所定の間隔で対向配置された第2の導電体と、
を有することを特徴とする入力装置。 - 前記第2の支持基材上に形成された導電膜は、表面に複数の凸部を有し、前記凸部は、平均厚さ10nm〜500nmの層の上に形成されて、高さが1nm〜500nm、直径が0.2nm〜100nm、間隔が0.1nm〜500nmである有機導電膜であることを特徴とする請求項1記載の入力装置。
- 抵抗膜式の入力装置の製造方法において、
第1の支持基材上に有機導電膜材料を含む塗膜を形成し、前記第1の支持基材上に形成された塗膜を急速に昇温し乾燥させ、前記第1の支持基材上に有機導電膜が形成された第1の導電体を形成する工程と、
第2の支持基材上に導電膜が形成された第2の導電体を形成する工程と、
前記第1,第2の導電体を、前記第1の導電体に形成された有機導電膜と前記第2の導電体に形成された導電膜とが所定の間隔で対向配置されるように貼り合わせる工程と、
を有することを特徴とする入力装置の製造方法。 - 前記第1の導電体を形成する工程においては、
前記第1の支持基材上に形成された塗膜を、昇温開始から90秒以内に115℃〜130℃の範囲まで急速に昇温し乾燥させ、前記第1の支持基材上に有機導電膜を形成することを特徴とする請求項3記載の入力装置の製造方法。 - 前記第1の支持基材上に形成された塗膜を、急速に昇温した後、115℃〜140℃の範囲で保持して乾燥させ、前記第1の支持基材上に有機導電膜を形成することを特徴とする請求項4記載の入力装置の製造方法。
- 前記第2の導電体を形成する工程においては、
前記第2の支持基材上に有機導電膜材料を含む塗膜を形成し、前記第2の支持基材上に形成された塗膜を急速に昇温し乾燥させ、前記第2の支持基材上に有機導電膜を形成することを特徴とする請求項3〜5のいずれか1項に記載の入力装置の製造方法。 - 有機導電膜を備えた導電体において、
支持基材上に有機導電膜が形成され、前記支持基材上に形成された有機導電膜は、表面に複数の凸部を有し、前記凸部は、平均厚さ10nm〜500nmの層の上に形成されて、高さが1nm〜500nm、直径が0.2nm〜100nm、間隔が0.1nm〜500nmであることを特徴とする導電体。 - 有機導電膜を備えた導電体の製造方法において、
支持基材上に有機導電膜材料を含む塗膜を形成する工程と、
前記支持基材上に形成された塗膜を急速に昇温し乾燥させ、前記支持基材上に有機導電膜を形成する工程と、
を有することを特徴とする導電体の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006292035A JP4704314B2 (ja) | 2006-10-27 | 2006-10-27 | 入力装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006292035A JP4704314B2 (ja) | 2006-10-27 | 2006-10-27 | 入力装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008108161A JP2008108161A (ja) | 2008-05-08 |
JP4704314B2 true JP4704314B2 (ja) | 2011-06-15 |
Family
ID=39441447
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006292035A Expired - Fee Related JP4704314B2 (ja) | 2006-10-27 | 2006-10-27 | 入力装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4704314B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009289037A (ja) * | 2008-05-29 | 2009-12-10 | Fujitsu Ltd | 座標入力装置およびその製造方法 |
TW201013708A (en) * | 2008-09-30 | 2010-04-01 | Efun Technology Co Ltd | Transparent conductive film and the application thereof |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4895482B2 (ja) * | 2003-11-27 | 2012-03-14 | 富士通コンポーネント株式会社 | タッチパネル及びその製造方法 |
-
2006
- 2006-10-27 JP JP2006292035A patent/JP4704314B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008108161A (ja) | 2008-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11345135B2 (en) | Systems and high throughput methods for touch sensors | |
US9568497B2 (en) | Scratch resistant touch sensor | |
KR101095097B1 (ko) | 투명 전극 필름 및 이의 제조 방법 | |
JP6030220B2 (ja) | タッチパネルおよびその製造方法 | |
CN1977343B (zh) | 触控式面板用复合透明导电性基材和触控式面板 | |
JP2005527048A (ja) | 導電性高分子を備えた容量性タッチスクリーン | |
CN102541345A (zh) | 形成曲面触摸传感器的方法和系统 | |
TW200422934A (en) | High transparency touch screen | |
TWI595513B (zh) | 透明導電膜 | |
KR101022030B1 (ko) | 저항막 방식 터치 시트 및 이의 제조 방법 | |
JP2015513751A (ja) | タッチパネルおよびその製造方法 | |
US20120062507A1 (en) | Capacitive touch screen and manufacturing method thereof | |
TW201310472A (zh) | 透明導電膜以及使用該透明導電膜的觸控面板 | |
JP4388966B2 (ja) | 座標入力装置 | |
JP4704314B2 (ja) | 入力装置およびその製造方法 | |
JPWO2009025085A1 (ja) | 透明タッチパネルとその製造方法 | |
JP2008135291A (ja) | タッチパネル及びその製造方法 | |
WO2022143073A1 (zh) | 一种介电膜层、制备方法及应用 | |
CN105204673B (zh) | 触控面板 | |
CN203930737U (zh) | 触控面板 | |
CN103870076A (zh) | 触控面板及其制造方法 | |
CN102736809A (zh) | 可加速反应时间与防止干扰的触屏面板 | |
JP2006056117A (ja) | 透明導電性積層体及びこれを用いたタッチパネル | |
CN203930772U (zh) | 触控显示模组 | |
KR20140025230A (ko) | 전도성 필름 및 이의 제조 방법, 그리고 이를 포함하는 전자 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090710 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110301 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110309 |
|
LAPS | Cancellation because of no payment of annual fees |