JP4701203B2 - プロセス制御システム - Google Patents
プロセス制御システム Download PDFInfo
- Publication number
- JP4701203B2 JP4701203B2 JP2007114271A JP2007114271A JP4701203B2 JP 4701203 B2 JP4701203 B2 JP 4701203B2 JP 2007114271 A JP2007114271 A JP 2007114271A JP 2007114271 A JP2007114271 A JP 2007114271A JP 4701203 B2 JP4701203 B2 JP 4701203B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- logical address
- output device
- process control
- request command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004886 process control Methods 0.000 title claims description 75
- 238000012369 In process control Methods 0.000 claims 1
- 238000010965 in-process control Methods 0.000 claims 1
- 238000000034 method Methods 0.000 description 69
- 238000010586 diagram Methods 0.000 description 30
- 230000005540 biological transmission Effects 0.000 description 13
- 230000000873 masking effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
Images
Landscapes
- Hardware Redundancy (AREA)
- Safety Devices In Control Systems (AREA)
Description
宛先論理アドレス及び要求命令データから成る要求命令を発行するプロセス制御装置と、前記要求命令を受信し、前記要求命令データを実行する二重化された出力装置と、を備えたプロセス制御システムであって、
前記二重化された出力装置のそれぞれには、
連続した論理アドレスが格納される論理アドレス保持部と、受信した前記要求命令内の前記宛先論理アドレスと前記論理アドレス保持部内の前記論理アドレスとの一部を比較し、同一であった場合には前記要求命令データの内容を識別し、該識別結果に基づいて更に前記宛先論理アドレスと前記論理アドレスの全体を比較し、前記全体が同一であった場合に該要求命令内の前記要求命令データを実行する命令判定部と、が備えられる構成とする。
前記多重化された出力装置のそれぞれには、
同一のグループIDが格納されるグループID保持部と、それぞれ異なるアドレスが格納されるアドレス保持部と、受信した前記要求命令内の前記宛先グループIDと前記グループID保持部内の前記グループIDとを比較し、同一であった場合には前記要求命令データの内容を識別し、該識別結果に基づいて更に前記宛先アドレスと前記アドレス保持部内の前記アドレスを比較し、同一であった場合に該要求命令内の前記要求命令データを実行する命令判定部と、が備えられる構成とする。
まず、図1〜図6は、本発明のプロセス制御システムに係る実施例1を示す図面である。図1は本発明のプロセス制御システムに係る実施例1における全体構成を示すブロック図である。図2は本発明のプロセス制御システムに係る実施例1における二重化構成の出力装置を示すブロック図である。図3は本発明のプロセス制御システムに係る実施例1におけるプロセス制御装置から発行される要求命令を示す図である。図4は本実施例1におけるプロセス制御装置からの出力装置への切替要求のフローを示す図である。図5は本実施例1における多重化構成された出力装置での切替処理のフローを示す図である。図6は本実施例1における多重化構成された出力装置での切替処理のタイミングを示す図である。
図7〜図9は、本発明のプロセス制御システムに係る実施例2を示す図面である。図7は本発明のプロセス制御システムに係る実施例2における全体構成を示すブロック図である。図8は本発明のプロセス制御システムに係る実施例2における二重化構成の出力装置を示すブロック図である。図9は本実施例2における多重化構成された出力装置での切替処理のフローを示す図である。
図10〜図15は、本発明のプロセス制御システムに係る実施例3を示す図面である。図10は本発明のプロセス制御システムに係る実施例3における全体構成を示すブロック図である。図11は本発明のプロセス制御システムに係る実施例3における多重化構成の出力装置を示すブロック図である。図12は本発明のプロセス制御システムに係る実施例3におけるプロセス制御装置から発行される要求命令を示す図である。図13は本実施例3におけるプロセス制御装置からの出力装置への切替要求のフローを示す図である。図14は本実施例3における多重化構成された出力装置での切替処理のフローを示す図である。図15は本実施例3における多重化構成された出力装置での切替処理のタイミングを示す図である。
図16〜図20は、本発明のプロセス制御システムに係る実施例4を示す図面である。図16は本発明のプロセス制御システムに係る実施例4における全体構成を示すブロック図である。
102a,102b 入出力装置実装ユニット
103a−1,103a−2,103a−3,103b−1,103b−2,103b−3 入出力装置
104a,104b,104c 送受信経路
105a−1,105a−2,105a−3,105b−1,105b−2,105b−3 自論理アドレス
106−1,106−2 インターロック信号回線
107 出力データ伝送路
108a−1,108a−2,108a−3,108b−1,108b−2,108b−3 入出力装置実装スロット番号
109a,109b ユニット番号
201a,201b 命令受信部
202a,202b 命令判定部
203a,203b I/O出力部
204a,204b 出力スイッチ部
205a,205b インターロック装置
206a,206b 論理アドレス保持部
301 要求命令
302 宛先論理アドレス
303 要求命令データ
801a,801b 命令判定部
1001a,1001b,1001c 入出力装置実装ユニット
1002a,1002b,1002c 出力装置
1003a,1003b,1003c 物理/論理アドレス
1004a,1004b,1004c グループID
1005a,1005b,1005c 入出力装置実装スロット番号
1101a,1101b,1101c グループID保持部
1102a,1102b,1102c 命令判定部
1103a,1103b,1103c 物理/論理アドレス保持部
1201 要求命令
1202 宛先グループID
1203 宛先物理/論理アドレス
1204 要求命令データ
1601a,1601b,1601c 入出力装置実装ユニット
1602a,1602b,1602c 出力装置
1603 出力選択装置
1604a,1604b.1604c 出力データ伝送路
1605 最終出力先
1801 出力要求命令
1802 宛先グループID
1803 出力データ値
Claims (5)
- 宛先論理アドレス及び要求命令データから成る要求命令を発行するプロセス制御装置と、前記要求命令を受信し、前記要求命令データを実行する二重化された出力装置と、を備えたプロセス制御システムであって、
前記二重化された出力装置のそれぞれには、
連続した論理アドレスが格納される論理アドレス保持部と、受信した前記要求命令内の前記宛先論理アドレスと前記論理アドレス保持部内の前記論理アドレスとの一部を比較し、同一であった場合には前記要求命令データの内容を識別し、該識別結果に基づいて更に前記宛先論理アドレスと前記論理アドレスの全体を比較し、前記全体が同一であった場合に該要求命令内の前記要求命令データを実行する命令判定部と、
が備えられることを特徴とするプロセス制御システム。 - 請求項1において、
前記二重化された出力装置には、前記要求命令データによってマスタ又はスタンバイを切替える切替機能が備えられることを特徴とするプロセス制御システム。 - 請求項2において、
前記切替機能は、前記二重化された出力装置の出力オン又はオフをインターロック信号で行うインターロック装置であることを特徴とするプロセス制御システム。 - 請求項2において、
前記切替機能は、前記二重化された出力装置のマスタ又はスタンバイを前記論理アドレスに基づいて制御するソフトウェアであることを特徴とするプロセス制御システム。 - 宛先グループID、宛先アドレス及び要求命令データから成る要求命令を発行するプロセス制御装置と、前記要求命令を受信し、前記要求命令データを実行する多重化された出力装置と、を備えたプロセス制御システムであって、
前記多重化された出力装置のそれぞれには、
同一のグループIDが格納されるグループID保持部と、それぞれ異なるアドレスが格納されるアドレス保持部と、受信した前記要求命令内の前記宛先グループIDと前記グループID保持部内の前記グループIDとを比較し、同一であった場合には前記要求命令データの内容を識別し、該識別結果に基づいて更に前記宛先アドレスと前記アドレス保持部内の前記アドレスを比較し、同一であった場合に該要求命令内の前記要求命令データを実行する命令判定部と、
が備えられることを特徴とするプロセス制御システム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007114271A JP4701203B2 (ja) | 2007-04-24 | 2007-04-24 | プロセス制御システム |
CA2629796A CA2629796C (en) | 2007-04-24 | 2008-04-22 | Process control system and method with multiplexed input-output device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007114271A JP4701203B2 (ja) | 2007-04-24 | 2007-04-24 | プロセス制御システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008269468A JP2008269468A (ja) | 2008-11-06 |
JP4701203B2 true JP4701203B2 (ja) | 2011-06-15 |
Family
ID=39876384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007114271A Expired - Fee Related JP4701203B2 (ja) | 2007-04-24 | 2007-04-24 | プロセス制御システム |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4701203B2 (ja) |
CA (1) | CA2629796C (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017021712A (ja) * | 2015-07-14 | 2017-01-26 | 株式会社東芝 | 多重化制御装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5537447B2 (ja) * | 2011-01-19 | 2014-07-02 | 株式会社日立製作所 | 多重化制御システム、多重化制御方法、および、多重化制御プログラム |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59112325A (ja) * | 1982-12-20 | 1984-06-28 | Hitachi Ltd | 電子計算機システム |
JPS63163602A (ja) * | 1986-12-26 | 1988-07-07 | Hitachi Ltd | プロセス制御装置 |
JPH0291703A (ja) * | 1988-09-29 | 1990-03-30 | Toshiba Corp | プログラマブルコントローラの多重化伝送方法 |
JP2004295432A (ja) * | 2003-03-26 | 2004-10-21 | Matsushita Electric Works Ltd | 遠隔監視制御システム |
-
2007
- 2007-04-24 JP JP2007114271A patent/JP4701203B2/ja not_active Expired - Fee Related
-
2008
- 2008-04-22 CA CA2629796A patent/CA2629796C/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59112325A (ja) * | 1982-12-20 | 1984-06-28 | Hitachi Ltd | 電子計算機システム |
JPS63163602A (ja) * | 1986-12-26 | 1988-07-07 | Hitachi Ltd | プロセス制御装置 |
JPH0291703A (ja) * | 1988-09-29 | 1990-03-30 | Toshiba Corp | プログラマブルコントローラの多重化伝送方法 |
JP2004295432A (ja) * | 2003-03-26 | 2004-10-21 | Matsushita Electric Works Ltd | 遠隔監視制御システム |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017021712A (ja) * | 2015-07-14 | 2017-01-26 | 株式会社東芝 | 多重化制御装置 |
Also Published As
Publication number | Publication date |
---|---|
CA2629796A1 (en) | 2008-10-24 |
JP2008269468A (ja) | 2008-11-06 |
CA2629796C (en) | 2012-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4309296B2 (ja) | エラー・トレラント・コンピュータ制御システム、同システムを備える車両および同システムを備える航空機 | |
US8923286B2 (en) | Method and apparatus for safety-related communication in a communication network of an automation system | |
US6981087B1 (en) | Multi-master and diverse serial bus in a complex electrical system | |
KR100224965B1 (ko) | 다층 구조의 아이2씨 버스를 이용한 진단/제어 시스템 | |
KR20010099653A (ko) | 라우팅 배열 | |
WO2012053687A1 (ko) | 동작 중 재구성이 가능한 제어 시스템 및 그 방법 | |
JP4701203B2 (ja) | プロセス制御システム | |
KR100731664B1 (ko) | 데이터 처리 시스템 | |
JP2001256203A (ja) | 冗長構成クロスバスイッチシステム | |
US7609622B2 (en) | Communication system having enhanced reliability | |
KR20080016438A (ko) | 데이터 처리 장치, 모드 관리 장치 및 모드 관리 방법 | |
US20070237127A1 (en) | Using a dual purpose physical layer interface for a flexible chassis-based server | |
EP0600581A2 (en) | Multiprocessor system transferring abnormality detection signal generated in networking apparatus back to processor in parallel with data transfer route | |
JPH1051514A (ja) | インタフェース装置 | |
JP2019185193A (ja) | Kvmシステム | |
US6038626A (en) | Method for controlling data transfers and routing | |
KR100214818B1 (ko) | 범용의 데이터입력/출력장치 | |
JPS5939780B2 (ja) | 多重系処理装置による制御装置 | |
JPH10333720A (ja) | プログラマブル・ロジック・コントローラ | |
KR0136071B1 (ko) | Atm통신시스템 | |
SU999037A1 (ru) | Многоканальное устройство дл подключени абонентов к общей магистрали | |
JP2971663B2 (ja) | 障害検出方式 | |
JP2000296972A (ja) | エレベータ装置 | |
JP2000269995A (ja) | バス接続装置およびバス接続システム | |
JPH05316128A (ja) | 信号転送方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090805 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100811 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100817 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101015 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110307 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4701203 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |