KR20010099653A - 라우팅 배열 - Google Patents
라우팅 배열 Download PDFInfo
- Publication number
- KR20010099653A KR20010099653A KR1020017003687A KR20017003687A KR20010099653A KR 20010099653 A KR20010099653 A KR 20010099653A KR 1020017003687 A KR1020017003687 A KR 1020017003687A KR 20017003687 A KR20017003687 A KR 20017003687A KR 20010099653 A KR20010099653 A KR 20010099653A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- switching
- arrangement
- primary
- bus
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/101—Packet switching elements characterised by the switching fabric construction using crossbar or matrix
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1515—Non-blocking multistage, e.g. Clos
- H04L49/153—ATM switching fabrics having parallel switch planes
- H04L49/1538—Cell slicing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/45—Arrangements for providing or supporting expansion
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Multi Processors (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
3개 또는 그 이상의 버스를 가진 디지털 시스템에서 사용되는 크로스바 라우팅 배열이 개시되어 있다. 또한 관련 방법이 개시되어 있다. 라우팅 배열은 버스들 중의 어느 특정 버스로부터 수신된 데이터 세트를 버스들 중의 다른 선택 버스로 전송하는 것으로 구성되어 있고, 데이터 세트를 적어도 일차 및 이차 데이터 서브세트로 분할하고 선택 버스를 결정하는 셀프-라우팅 신호를 각각의 데이터 서브세트에 부가하기 위한, 각 버스에 연계되어 있는 제어 배열을 포함한다. 스위칭 배열은 셀프-라우팅 신호에 호응하여 미리 정해진 방식으로 일차 및 이차 데이터 서브세트를 인도하도록 구성되어 있다. 제어 배열은 스위칭 배열과 제어 배열 사이에 정의된 물리적으로 구별되는 데이터 전송 경로상으로 데이터 서브세트를 전송하도록 제어 배열과 함께 작동한다. 하나의 특징에 따르면, 라우팅 배열의 구성은 선형 확장을 제공하므로, 어떠한 경우에도 높은 데이터 처리량을 유지하면서 비용면에서 효과적인 방법으로, 증가된 폭을 가진 버스에 작용하고 증가된 수의 버스에 작용하게 된다.
Description
많은 수의 서로다른 응용분야로 인하여, 특정 포트(port)로부터, 스위칭 배열(arrangement)에 연결되어 있는 많은 수의 다른 포트들 중의 어느 포트로 데이터의 흐름을 라우팅하도록 구성될 수 있는 스위칭 배열이 요구되고 있다. 종래 기술에서는 이러한 스위칭 배열이 일반적으로 크로스바 스위치(cross bar)로 명명되고 있다. 도 1은 도면 부호 10으로 표시된 4-포트의 선행 크로스바 스위치를 도시하고 있는바, 이것은 4개 포트들(A, B, C 및 D) 중에서 선택된 두 개의 포트 사이에 정보 흐름 경로를 제공할 수 있는 능력을 가지고 있다. 도 1의 배열이 의도한 목적에 유효한 것으로 입증된 반면에, 확장 능력은 매우 제한되는 것을 또한 인식하여야 한다.
도 2는 도면 부호 20으로 표시된 전체 크로스바 스위칭 배열을 도시하고 있는바, 이것은 본래 도 1에 나타낸 4개의 크로스바 스위칭 배열(10a-d)로 이루어져있다. 배열(20)은 8개의 데이터 포트(A 내지 H)에서 선택된 두 개의 포트 사이의 데이터 흐름 경로를 제공하도록 구성되어 있다. 배열(20)이 그와같이 의도된 목적으로 작동함에 반하여, 도 1상의 선행 4-포트 크로스바 스위치를 사용하여 작동하는 포트의 수를 2배로 하기 위하여, 4-포트 크로스바 스위치(10)의 수에 4의 팩터가 곱해졌다.
설명하지 않은 또다른 예로서, 16개의 포트(포트의 수를 다시 2배로 함)가 동작된다면, 선행 4-포트 크로스바 스위치의 수는 16으로 늘어날 것이다. 따라서, 당업자는, 동작하는 포트의 수를 늘릴 때, 개개의 4-포트 크로스바 스위치의 소망하는 수가 기하학적으로 늘어남을 인식할 것이다. 이러한 기하학적 확장은 확장과 관련된 하드웨어의 비용 측면에서 특히 단점이다. 물론, 하드웨어의 측면에서 기하학적 확장은 전체 스위칭 배열의 신뢰성에 상응하는 감소를 초래하게 된다. 또다른 단점은 전체 배열에 부가되는 스위치들의 각각의 부가 층이 데이터 라우팅 작동 중에 호출 시간(latency: 즉, 시간 지연에 따라 줄어든 데이터 처리량)을 늘어나게 한다는 것으로부터 유래된다.
본 발명은 선형 방식으로 확장될 수 있는 매우 유리한 크로스바 스위칭 배열을 제공함으로써 상기의 문제점을 해결한다. 본 발명은 또한 관련 방법을 제공한다.
본 발명은 일반적으로 크로스바 스위칭 구성, 특히 선형적으로 확장가능한 셀프-라우팅 스위치(linearly expandable self-routing crossbar switch) 및 그 관련 방법에 관한 것이다. 본 발명은 컴퓨터 네트워킹 및 디지털 통신 스위칭의 분야를 포함한, 다중-송신지/다중-수신지 디지털 스위칭 응용에 적용될 수 있다.
도 1은, 블록도의 형태로 표현된, 선행기술의 4 포트 크로스바 스위치의 다이어그램이고;
도 2는 도 1상의 4 포트 크로스바 스위치를 다수개 사용하여 확장 크로스바 스위칭 배열을 제공하는 방법의, 블록도의 형태로 표현된 다이어그램으로서, 사용될 포트의 수를 2배로 하는데 요구되는 스위치의 수에 있어서의 기하학적 증가를 보여주고 있고 또한 확장에 의해 늘어난 호출신호의 원인을 보여주고 있으며;
도 3은 본 발명에 따라 제조된 크로스바 스위칭 배열의 첫 번째 실시예의, 블록도의 형태로 표현된 다이어그램으로서, 4개의 4 비트 버스를 사용하고 있고;
도 4는 도 3의 실시예의, 블록도의 형태로 표현된 부분 다이어그램으로서, 본 발명에 따라 2개의 데이터 버스들 사이에서 실행되는 데이터 전송을 설명해 주고 있고;
도 5는 본 발명에 따라 제조된 크로스바 스위칭 배열의 두 번째 실시예의, 블록도의 형태로 표현된 다이어그램으로서, 도 3의 첫 번째 실시예의 확장 버전을 나타내고 있고, 4개의 4 비트 버스에 대해 8개의 8 비트 버스가 사용되고 있으며;
도 6은 도 5 실시예의, 블록도의 형태로 표현된 다이어그램으로서, 본 발명에 따라 8 비트 데이터 버스들 중의 둘 사이에 실행되는 데이터 전송을 나타내고 있고;
도 7은 본 발명에 따라 제조된 크로스바 스위칭 배열의 세 번째 실시예의, 블록도의 형태로 표현된 다이어그램으로서, 도 3의 첫 번째 실시예의 확장 버전을 나타내고 있고, 4개의 4 비트 버스에 대해 16개의 4 비트 버스를 사용하고 있으며,
도 8은 도 7의 실시예의, 블록도의 형태로 표현된 부분 다이어그램으로서, 본 발명에 따라 4 비트 데이터 버스들 중의 둘 사이에 실행되는 데이터 전송을 나타내고 있다.
이하에서 더욱 자세히 설명되는 바와 같이, 본 명세서에는 3개 또는 그 이상의 버스를 포함하고 있는 디지털 시스템에 사용되는 크로스바 라우팅 배열이 개시되어 있다. 그리고 그와 관련된 방법이 또한 개시되어 있다. 도 2의 크로스바 스위칭 배열처럼, 이러한 라우팅 배열은 버스들 중의 어떤 특정 버스로부터 버스들의 어느 다른 선택 버스로 데이터 세트(set of data)를 전송하도록 구성되어 있다. 그러나, 본 발명의 라우팅 배열은, 데이터 세트를 적어도 일차 및 이차 데이터 서브세트(subset of data)로 분할하고, 각각의 데이터 서브세트에 선택 버스를 결정하는 셀프-라우팅 신호를 부가하기 위한, 각 버스와 연계된, 제어 배열을 포함한다. 스위칭 배열은 셀프-라우팅 신호에 호응하여 미리 정해진 방식으로 일차 및 이차 데이터 서브세트를 인도하도록 구성되어 있다. 일차 및 이차 입력 데이터 전송 경로가 특정 버스와 연계되어 있는 제어 배열과 스위칭 배열 사이에 제공됨으로써, 일차 입력 데이터 전송 경로를 사용하여 일차 데이터 서브세트가 특정 버스로부터 스위칭 배열로 전송될 수 있고, 이차 입력 전송 경로를 사용하여 이차 데이터 서브세트가 특정 버스로부터 스위칭 배열로 전송될 수 있게 된다. 또한, 일차 및 이차 출력 데이터 전송 경로는 스위칭 배열을 선택 버스와 연계되어 있는 제어 배열과 연결함으로써, 일차 출력 데이터 전송 경로를 사용하여 일차 데이터 서브세트가 스위칭 배열로부터 선택된 버스로 전송될 수 있고, 이차 데이터 출력 경로를 사용하여 이차 데이터 서브세트가 특정 버스로부터 스위칭 배열로 전송될 수 있게 된다. 스위칭 배열은, 일차 및 이차 데이터 서브세트를 일차 및 이차 입력 데이터 전송 경로로부터 일차 및 이차 출력 데이터 전송 경로로 각각 전송함으로써, 앞서 언급된 바와 같이 미리 정해진 방식으로 일차 및 이차 데이터 서브세트를 인도한다.
본 발명의 하나의 특징에 따르면, 라우팅 배열의 구성은 선형 확장을 제공하여, 어느 경우에도 높은 데이터 처리량을 유지하면서도, 비용면에서 효율적인 방법으로, 증가된 폭을 가지는 버스를 서비스하고 및/또는 늘어난 수의 버스를 서비스한다.
본 발명의 하나의 측면에서, 데이터 서브세트가 전송되는 데이터 전송 경로는 물리적으로 구별되는 경로이다.
본 발명의 또다른 측면에서, 스위칭 배열은 적어도 일차 및 이차 스위칭 유닛을 포함한다. 특정 버스로부터 선택 버스로의 데이터 서브세트의 전송은, 일차 스위칭 유닛을 통해 일차 데이터 서브세트를, 이차 스위칭 유닛을 통해 이차 스위칭 데이터 서브세트를 라우팅함으로써 달성된다.
본 발명은 도면과 관련하여 하기 상세한 설명의 참조에 의해 더욱 명료하게 이해될 수 있다.
이미 도 1과 도 2를 설명한 바 있고, 본 발명에 따라 제작된 크로스바 스위치 배열의 첫 번째 배열이 도면 부호 40으로 표시되어 있는 도 3을 살펴본다. 도 1 및 도 2의 배열처럼, 시스템(40)은 적어도 3개의 포트들 중의 2개의 선택 포트들 사이에 데이터 경로 스위칭을 제공하는 구성으로 되어있다. 본 실시예에서는 8개의 포트(A-H)가 도시되어 있다. 각각의 포트는 도면 부호(42a-h)로 기재되어 있는 양방향 4 비트 버스에 연결되어 있다. 개개의 데이터 라인은 도면 부호(d0-d3)로 기재되어 있다. 여기에는 4 비트 버스가 사용되는 것으로 도시되어 있지만, 본 발명은 적당한 폭을 가진 버스 구성을 사용하기에 적당할 수 있다는 것이 분명함을인식하여야 한다. 본 발명에 따르면, 각 버스(42a-h)에 각각 연계되어 있는 일련의 제어 배열(44a-h)이 제공된다. 제어 배열의 디자인에 관한 더욱 구체적인 것은 이하의 적당한 곳에서 설명될 것이다. 그러나, 이때, 제어 배열은 각 버스의 폭을 구성하는 데이터 라인(d0-d3)의 전체 수를 둘 또는 그 이상의 서로다른 데이터 경로와 연계하도록 구성된다는 것을 이해하는 것이 중요하다. 본 실시예에서, 제어 배열(44a)은 버스(42a)의 데이터 라인(d0 및 d1)을 데이터 전송 경로(46)에 할당하고, 버스(42a)의 데이터 라인(d2 및 d3)을 데이터 전송 경로(48)에 할당한다. 따라서, 4 비트의 데이터 세트를 제어 배열(44a)에 의해 버스(42a)로부터 수신할 때, 데이터 세트는 일차 및 이차 데이터 서브세트로 분할되고, 이들의 각각은 각 데이터 전송 경로를 경유한 전송을 위하여 2 비트를 포함한다.
도 3을 다시 보면, 데이터 전송 경로(46 및 48)는, 제어 배열(42a-d)로부터 도면 부호(52a 및 52b)의 일차 및 이차 스위칭 배열로 연장된 전기 컨덕터의 일차 상호연결망(interconnection mesh: 50)의 일부를 형성한다. 본 실시예에서, 각각의 스위칭 배열은 8개의 2 비트 입력/출력 포트(p1-p8)를 포함하는 것으로 구성되어있다. 일차 상호연결망이 제어 배열의 각각으로부터 각 스위칭 배열로 하나의 데이터 전송 경로를 정의함을 볼 수 있다. 예를 들어, 경로(46)는 제어 배열(44a)로부터 일차 스위칭 배열(52a)의 p1으로 정의되어 있는 반면에, 경로(48)는 제어 배열(44a)로부터 스위칭 배열(52b)의 p1으로 연장되어 있다. 동시에, 두 번째 상호연결망(56)은 스위칭 배열과 제어 배열(44e-h) 사이에 연장되어 있어서, 데이터 전송 경로는 제어 배열(44e-h)의 각각의 것으로부터 스위칭 배열(52a 및 52b)의 각각의 것으로 정의되어 있음을 볼 수 있다. 예를 들어, 이차 상호연결망은 제어 배열(44g)과 스위칭 배열(52a)의 p6 사이의 데이터 경로(58)를 정의하고 제어 배열(44g)과 스위칭 배열(52b)의 p6 사이의 데이터 경로(60)를 정의한다. 상호연결망은 예를 들어 인쇄회로 보드 트레이스 또는 동축 케이블과 같은 적당한 전기 컨덕터로 구성되어 있다.
도 3과 연계하여 크로스바 스위칭 배열(40)의 구조를 개시하고 있는 도 4로 넘어가면, 그것의 작동에 대해 일반적인 이해가 제공되어 있다. 도 4는 특히 버스(42a)로부터 본래 수신된 데이터 세트의 버스(42g)로의 전송을 보여주고 있다. 이러한 데이터는 간명하게 하기 위하여 "데이터"라는 단어의 다음에 도면 부호(d0-d3)의 데이터 라인을 사용하는 표현될 것이다. 데이터가 제어 배열을 통과한 뒤에는 데이터(d0'-d3')로서 나타낸다. 이러한 데이터 세트의 전송 동안에, 제어 배열은 제어 또는 셀프-라우팅 정보(도시하지 않음)를, 라우팅될 각각의 데이터 서브세트에 부가한다. 즉, 본래 데이터 세트의 목적지 버스를 적어도 확인하는 정보가 각각의 데이터 서브세트에 부가되는바, 이것은 이하 적당한 곳에서 설명한다.
상기 기재와 같이, 데이터(d0 및 d1)는 경로(46)를 사용하여 일차 데이터 서브세트로서 전송되는 한편, 데이터(d2 및 d3)는 경로(48)를 사용하여 이차 데이터 서브세트로서 전송된다. 이들 데이터 서브세트의 수신시, 스위칭 배열(52a 및 52b)은 각 데이터 서브세트에 제공된 셀프-라우팅 정보를 구성 배열(configuration arrangement: 62a 및 63b)을 각각 사용하여 읽는다. 셀프-라우팅 정보에 호응하여, 구성 배열(62a 및 62b)은 이들 각 스위칭 배열(52a 및 52b)과 협력하여 p1로부터 p6으로의 데이터경로(66)를 자동적으로 제공함으로써, 스위칭 배열을 통해 데이터 서브세트를 라우팅하게 된다. 본 예에서, 스위칭 배열은 셀프-라우팅 정보에 기초하여 동일한 방법으로 항상 구성되기 때문에, 스위칭 배열(52a 및 52b: 구성 배열(62a 및 62b)을 포함)은 바람직하게는 동일할 수 있다. 이러한 잇점은 상호연결망(50 및 56)의 설계에 기여할 수 있다. 그러나, 상호연결망은, 특히 각 데이터 서브세트내의 비트 수에 따라 다른 방법의 수로 설계될 수 있음을 이해하여야 한다. 따라서, 구성 배열(62a 및 62b)은 또한 전체 크로스바 구성내에서 수많은 가능한 위치중의 하나를 확인하는 부분회로(circuitry)를 포함할 수도 있다. 예를 들어, 그러한 위치 확인 부분회로는 딥 스위치(dip switch: 도시하지 않음)를 포함할 수도 있는데, 여기서 딥 스위치의 세팅이 많은 가능한 상호연결망들 중의 하나를 확인한다. 이러한 방법으로, 단일 스위칭 배열은 넓은 범위의 서로다른 상호연결망에 유용할 수 있다. 이러한 이유로, 딥 스위치 세팅을 단순히 조정하는 것에 의해 기존의 하드웨어가 서로다른 상호연결망에 용이하게 사용될 수 있기 때문에, 그러한 구성 특성은 기존의 크로스바 스위칭 배열의 확장에 있어서 매우 잇점이 있다.
스위칭 배열은 전체 크로스바 스위칭 배열내의 이들 특정 위치에 기초한 유일적 방법으로 구성되도록 요구될 수도 있다. 즉, 가능한 위치들의 전체 어레이내의 선택된 위치에 기초하여, 딥 스위치 또는 다른 유사한 수단이 가능한 위치들의 각각의 하나를 쉽게 확인할 수 있다. 이러한 부가적 구성 특성은, 딥 스위치 세팅 또는 예를 들어 핀의 물리적 와이어링(wiring)을 조절하는 간단한 조작을 통해 기존 하드웨어를 재사용할 수 있는 능력을 제공함으로써, 단독이든지 또는 이미 전술한 망 확인 특성과의 조합으로, 기존 크로스바 스위칭 배열의 확장에 있어서 매우 유용할 수 있다.
도 3 및 4를 다시 보면, 스위칭 배열(52a 및 52b)을 통한 라우팅 후, 데이터(d0' 및 d1')는 데이터 전송 경로(58)에 의해 스위칭 배열(52a)로부터 제어 배열(44g)로 전송되는 한편, 데이터(d2' 및 d3')는 데이터 전송 경로(60)에 의해 스위칭 배열(52b)로부터 제어 배열(44g)로 전송된다. 그런 다음, 제어 배열(44g)은 d0' 내지 d3'를 사용하여 일차 및 이차 데이터 서브세트로부터의 본래의 데이터 세트를 d0 내지 d3으로 재구성하고 이러한 본래의 데이터 세트를 버스(42g)에 위치시킨다. 특히, 데이터 서브세트가 물리적으로 서로다른 경로상에서 라우팅된다는 사실 때문에, 목적지 버스로의 데이터의 적절한 도착을 보장하는데 주의를 기울여야 한다는 것을 주목하는 것은 중요하다. 즉, 목적지 버스상으로의 데이터 설장은 그러한 데이터를 구성하는 모든 데이터 서브세트가 도착하기 전에는 일어나지 말아야 한다. 그러한 시간 관계는 예를 들어 각각의 데이터 라인에 FIFP 메모리를 동조화함으로써 다뤄질 수도 있다. 본 발명의 상기 잇점이외에, 더 많은 잇점이 나머지 설명에서 분명해질 것이다.
디지털 기반 정보/통신 시스템의 빠른 성장의 측면에서, 기존의 크로스바 스위칭 시스템 설비를 대체하거나 확장할 필요성이 자주 대두되고 있다. 당업자라면 크로스바 스위칭 배열이 두 개의 기본 방법 중의 하나에서 전형적으로 확장되는 것을 인식할 것이다. 첫 번째 유형의 확장은 데이터를 스위칭하기를 원하는 더 많은버스를 부가하는 것과 관련이 있다. 두 번째 유형의 확장은 각각의 버스에 더 넓은 폭, 즉, 데이터 라인을 부가하는 것과 관련이 있다. 후자의 유형은 본 발명의 내용과 관련하여 이하에서 설명될 것이다. 두 유형의 확장은 동시에 실행될 수도 있다는 것을 또한 이해하여야 한다. 그러나, 본 실시예는 간명하게 하기 위하여 각각을 별도로 설명하는 것으로 제한된다. 본 명세서에서의 기술 내용적인 측면에서, 당업자라면 두 유형의 크로스바 확장의 조합을 용이하게 수행할 수 있을 것으로 사료된다.
도 5로 넘어가면, 본 발명에 따라 제작된 크로스바 스위치 배열의 두 번째 실시예가 도면 부호(80)로서 나타나 있다. 크로스바 배열(80)과 설명할 또다른 배열은, 이미 설명한 크로스바 배열(40)의 컴포넌트들과 동일한 어떤 컴포넌트들을 포함할 수 있는데, 상기 도면 부호(40)는 다양한 도면에서 언급되고 있으며 독자가 이들 컴포넌트의 기재로 읽게 되는 것과 동일하게 적용된다. 전술한 크로스바 배열(40)과 마찬가지로, 크로스바 배열(80)은 적어도 세 개 포트 중에서 선택된 두 개의 포트 사이에 데이터 경로 스위칭을 제공하는 것으로 구성되어 있다. 구체적으로, 여덟 개의 포트(A-H)가 설명되어 있다. 그러나, 본 실시예에서, 각각의 포트는 도면 부호(82a-h)로 표시되어 있는 양방향 8 비트 버스에 연결되어 있다. 버스를 구성하는 개개의 데이터 라인은 d0-d7로 기재되어 있다. 일련의 제어 배열(84a-h)은 각각의 버스(82a-h)에 연계되어 제공되며, 제어 배열의 디자인에 관한 특히 상세한 내용은 이하의 적당한 곳에서 제공된다.
도 5를 다시 보면, 크로스바 배열(120)은 바람직하게는 도 3 및 4의 스위칭배열(52a-b)을 포함한다. 일차 상호연결망(85)은 적절한 전기 컨덕터들로 구성되어 있고 제어 배열(84a-d)과 스위칭 배열(52a-d) 사이에 연장되는 반면에, 이차 상호연결망(86)도 또한 적절한 전기 컨덕터로 구성되어 있고 제어 배열(84e-h)과 스위칭 배열(52a-d) 사이로 연장되어 있다. 배열(40)에서처럼, 각각의 상호연결망은 각 제어 배열(84)과 각 스위칭 배열(52) 사이의 하나의 데이터 전송 경로를 정의함을 주목하는 것이 중요하다. 이러한 예에서, 데이터 전송 경로는 이하에도 기재되어있는 것처럼 두 개의 데이터 라인을 포함한다.
도 5와 연계하여 도 6으로 넘어가면, 크로스바 배열(80)의 작동을 설명해주는 예가 주어져 있는데, 여기서 데이터 세트(즉, 바이트)는 버스(82f)로의 라우팅을 위해 버스(82c)로부터 수신된다. 도 6은 특히 버스(82c)로부터 본래 수신된 데이터 세트의 버스(82f)로의 전송을 설명하고 있는바, 이것은 앞서의 예에서처럼, 단어 "데이터"에 뒤이어 데이터 라인 번호(d0-d7)를 사용하여 나타낼 것이다. 따라서, 예를 들어 버스(82c)의 d0 라인으로 전송되는 데이터 비트는 "데이터 d0"로 나타낸다. 데이터가 제어 배열을 통과한 다음에는 데이터(d0'-d7')로 나타낸다. 본 실시예에 사용되지 않은 두 상호연결망의 부분들은 간명하게 하기 위하여 도 6에서 삭제하였다. 도 6에 나타낸 망의 부분들은 제어 배열(84c)과 스위칭 배열(52a-d) 사이로 정의된 데이터 전송 경로(88a-d) 및 제어 배열(84f)과 스위칭 배열(52a-d) 사이로 정의된 데이터 전송 경로(90a-d)를 포함한다.
본 발명에 따르면, 제어 배열(84)은 각 버스의 데이터 라인(d0-d7)을 관련 데이터 전송 경로와 연계시키는 구성으로 되어있는바, 경로들 중의 4개는 각각의제어 배열에서 시작하고 종료된다. 따라서, 크로스바 배열(40)처럼, 크로스바 배열(80)은 2 비트 데이터 서브세트를 사용하고, 여기서 각각의 데이터 전송 경로는 한쌍의 데이터 전송 라인을 포함한다. 본 실시예에서, 제어 배열(84a)은 버스(82c)의 데이터 라인(d0 및 d1)을 데이터 전송 경로(88a)로, 데이터 라인(d2 및 d3)을 데이터 전송 경로(88b)로, 데이터 라인(d4 및 d5)을 데이터 전송 경로(88c)로, 데이터 라인(d6 및 d7)을 데이터 전송 경로(88d)로 할당한다. 따라서, 수신된 데이터의 8 비트는 각각의 데이터 전송 경로에서 일차, 이차, 삼차 및 사차 데이터 서브세트로 전송된다.
크로스바 배열(40)의 제어 배열처럼, 제어 배열(84)은, 이하의 적당한 곳에서 설명되는 바와 같이, 본래의 데이터 세트의 목적지 버스를 적어도 확인하기 위하여, 라우팅될 각각의 데이터 서브세트에 제어 또는 셀-라우팅 신호를 부가한다. 이들 데이터 서브세트의 수신시, 스위칭 배열(52a-d)은 구성 배열(62a-d)을 각각 사용하여 각각의 데이터 서브세트에 제공된 셀프-라우팅 정보를 읽는다. 셀프-라우팅 정보에 호응하여, 구성 배열(62a-d)은 이들 각 스위칭 배열(52a-d)과 협동하여, 데이터 경로(100)를 p3으로부터 p6으로 자동적으로 제공하고, 이로써 스우칭 배열(62)을 통해 데이터 서브세트를 라우팅한다. 상호연결망(85 및 86)의 배치로 인하여, 이들 각각의 구성 배열(62)을 포함하는 스위칭 배열(52a-d)은, 스위칭 배열이 셀프-라우팅 정보에 기초하여 동일한 방법으로 구성되기 때문에, 동일할 수 있다. 따라서, 크로스바 스위치(40)에서 사용된 스위칭 배열(52)이 직접적으로 그리고 크로스바 배열(80)에서의 변경없이 사용될 수도 있는데, 이는 본 발명의 큰잇점으로서 확장 능력의 하나의 측면을 설명한다.
다시 도 5 및 도 6을 보면, 스위칭 배열(52a)을 통한 라우팅 이후, 데이터(d0' 및 d1')는 데이터 전송 경로(90a)에서 스위칭 배열(52b)로부터 제어 배열(84f)로 전송되고, 데이터(d2' 및 d3')는 데이터 전송 경로(90b)에서 스위칭 배열(52b)로부터 제어 배열(84f)로 전송되며, 데이터(d4' 및 d5')는 데이터 전송 경로(90c)에서 스위칭 배열(52c)로부터 제어 배열(84f)로 전송되며, 데이터(d6' 및 d7')는 데이터 전송 경로(90d)에서 스위칭 배열(52d)로부터 제어 배열(84f)로 전송된다. 따라서, 제어 배열(84f)은 4개의 데이터 서브세트로부터의 본래 데이터 세트를 데이터(d0-d7)로 모아서, 이러한 본래 데이터 세트를 버스(82f)에 위치시킨다. 다시 한번, 앞서 설명한 바와 같이, 데이터 서브세트가 물리적으로 다른 경로로 라우팅되었기 때문에, 목적지 버스에서 데이터 서브세트의 도착에 관한 적절한 타이밍을 보장하는 것에 주의를 기울여함을 주목하는 것이 중요하다.
도 7을 보면, 크로스바 스위칭 장치가 전형적으로 확장되어 있는 첫 번째 방법을 기재하였고, 이제 관심을 그러한 시스템이 전형적으로 확장되어 있는 두 번째 방법으로 돌린다. 그러한 목적으로, 본 발명에 따라 제작된 크로스 스위칭 배열이 도면 부호(120)로서 도시되어 있다. 이전의 실시예처럼, 배열(120)은 적어도 세 개의 포트들 중에서 선택된 두 개의 포트 사이에 데이터 경로 스위칭을 제공하도록 구성되어 있다. 본 실시예에서, 16개의 포트(A-P)는 도면 부호(122A-P)로 표시된 16개의 양방향 4 비트 버스들 중의 하나의 버스에 연계되어 있는 각각의 포트로서 도시되어 있다. 버스를 구성하는 개개의 데이터 라인은 d0 내지 d3으로 표시되어있다. 일련의 제어 배열(124A-P)은 각 포트에 연계되어 제공되고 있다.
다시 도 7을 보면, 크로스바 배열(120)은 앞서 언급된 도 3의 스위칭 배열(52a 및 52b)과 두 개의 부가적인, 그러나 동일한, 스위칭 배열(52c 및 52d)을 또한 포함하고 있다(이들 모두는 도 5의 배열(80)에서도 사용되고 있다). 일차 상호연결망(126)은 적당한 전기 컨덕터들로 구성되어 있고 제어 배열(122A-H)과 스위칭 배열(52a-d) 사이로 연장되어 있는 한편, 이차 상호연결망(128)은 역시 적당한 전기 컨덕터들로 구성되어 있고 제어 배열(124I-P)과 스위칭 배열(52a-d) 사이로 연장되어 있다. 이전의 실시예에서처럼, 각각의 상호연결망은 각 제어 배열(124)과 각 스위칭 배열(52) 사이의 하나의 데이터 전송 경로를 정의한다.
이제 도 7과 연계하여 도 8로 관심을 가져가면, 도 8은 버스(122A)로부터 처음 수신된 데이터 세트(즉, 데이터(d0-d3)로 구성된 4 비트)의 전송에 대한 다이아그램이다. 앞서의 실시예들에서처럼, 데이터는 제어 배열들 중의 하나를 통과한 다음에 상호연결망상에 데이터(d0'-d3')로 표시된다. 다시 한번, 본 발명에 사용되지 않은 두 상호연결망의 부분들은 간명하게 하기 위하여 도 8에서 삭제하였다. 도 8은, 본 실시예의 목적을 위하여, 특히 제어 배열(122A)과 스위칭 배열(52a-d) 사이로 정의된 데이터 전송 경로(130a-d)와 제어 배열(84f)과 스위칭 배열(52a-d) 사이로 한정된 데이터 전송 경로(132a-d)를 나타내고 있다.
본 발명에 따르면, 제어 배열(124)은 버스로부터 들어온 데이터를 미리 정해진 방식으로 데이터 전송 경로에 할당하도록 구성되어 있다. 구체적으로는, 각각의 들어온 데이터 세트의 1 비트는 각 데이터 전송 경로를 거쳐 전송된다. 예를들어, 데이터(d0)는 데이터 전송 경로(130a)상에서 데이터(d0')로서 스위칭 배열(52a)로 전송된다. 따라서, 크로스바 배열(120)은, 각 데이터 버스에 대해 4개의 데이터 서브세트로서, 단일 비트 데이터 서브세트를 사용한다. 버스(122A)의 나머지 데이터 라인(d1, d2 및 d3)은 데이터 전송 경로(130b-d)로 d1', d2' 및 d3'으로서 각각 할당된다.
본래의 데이터 세트의 목적지를 적어도 확인하기 위하여, 본 실시예에서 제어 또는 셀프-라우팅 신호가 본 실시예에서 라우팅될 각 데이터 서브세트 또는 비트에 부가된다. 이들 데이터 서브세트의 수신시, 스위칭 배열(52a-d)은 각 데이터 서브세트에 제공된 셀프-라우팅 정보를 구성 배열(62a-d)을 각각 사용하여 읽는다. 셀프-라우팅 정보에 호응하여, 스위칭 배열(52a-d)은 데이터 경로(134)를 p1로부터 p16으로 자동적으로 제공하도록 배열함으로써, 단일 비트 데이터 서브세트를 스위칭 배열을 통해 라우팅한다. 다시 한번, 스위칭 배열이 셀프-라우팅 정보에 기초하여 동일한 방법으로 구성되기 때문에, 상호연결망(126 및 128)의 배치로 인해, 이들 각각의 구성 배열을 포함하는 스위칭 배열(52a-d)은 동일할 수 있다. 따라서, 앞서의 실시예들에서 사용된 동일한 스위칭 배열이 본 실시예에서 재사용될 수도 있다. 크로스바 배열(120)내에서 스위칭 배열의 재사용을 용이하게 하기 위하여 필요한 유일한 것은, 예를 들어, 각 스위칭 배열이 16개 단일 비트 포트를 가지고 구성되어 있는 도 7 및 도 8의 전체 크로스바 배열을 위한 딥 스위치(도시하지 않음) 또는 다른 적당한 수단을 사용함으로써 구조 배열(62)을 세트하는 것이며, 이는 본 발명의 큰 잇점인 확장 능력을 설명하고 있다.
다시 도 7 및 8을 보면, 데이터(d0')는 스위칭 배열(52)을 통해 라우팅된 다음 데이터 전송 경로(132a)에서 제어 배열(122P)로 전송되고; 데이터(d1')는 제어 배열(52b)을 경유하여 데이터 전송 경로(132b)에서 제어 배열(122P)로 전송되고; 데이터(d2')는 제어 배열(52c)을 경유하여 데이터 전송 경로(132c)에서 제어 배열(122P)로 전송되고; 데이터(d3')는 제어 배열(52d)을 경유하여 데이터 전송 경로(132d)에서 제어 배열(122P)로 전송된다.
본 발명에 따라 제조된 크로스바 스위칭 배열들의 3가지 설명을 하였고, 본 발명의 교시에 따라 크로스바 스위칭 배열의 실행에 의해 실현될 적어도 하나의 큰 잇점에 대한 설명을 제공한다. 이러한 특징의 중요성은 도 2와 관련하여 앞서 설명한 논의로 돌아가 보면 잘 이해된다. 구체적으로는, 종래 기술에서는 일반적으로, 크로스바 스위칭 배열의 기하학적 확장을 위해서는 요구되는 스위칭 용량을 제공함에 필요한 크로스바 스위칭 배열의 량에서 기하학적 확장을 요구한다. 반면에, 본 발명은 도 5 내지 8에서 분명히 나타내고 있는 바와 같이, 선형적으로 확장가능한 크로스바 스위칭 배열을 제공한다. 이러한 선형 확장 특징은, 사용된 버스의 폭을 늘린다거나 또는 사용될 개개 버스 배열의 전체 수를 늘림으로써 기존 크로스바 스위칭 장치의 확장에 적용될 수 있다.
앞서의 실시예를 보면, 선형 팽창 특성은, 첫 번째 예에서, 데이터 버스의 폭을 둘 또는 그 이상의 별도의 전송가능 데이터 서브세트로 분할할 수 있는 능력을 제공함으로써 선형 확장 특징이 실현됨을 이해하게 된다. 두 번째 예에서는, 셀프-라우팅 데이터의 제공으로, 물리적으로 서로다른 전송 경로상으로 데이터 서브세트를 전송하는 능력이 제공되어 있다. 구체적으로, 여기 개시된 실시예들을 보면, 첫 번째 실시예에서는 4 비트 버스가 두 개의 2 비트 데이터 서브세트로 분할되었고, 또다른 실시예들에서는 4개의 1 비트 데이터 서브세트로 분할되었다. 또한 또다른 실시예들에서는, 8 비트 버스가 4개의 2 비트 데이터 서브세트로 분할되었다. 그러나, 8 비트 데이터 버스는 8개의 1 비트 데이터 서브세트로 쉽게 분할될 수도 있어서 각각의 데이터 비트는 8개의 다른 스위칭 배열들 중 하나로 라우팅된다. 따라서, 선형 확정성의 제한은 일단 버스가 본 발명의 문맥내에서 단일 비트 데이터 서브세트로 분할될 때 도달한다. 그러나, 8 비트 버스를 사용하는 크로스바 스위칭 배열이, 다양한 실시예에서 사용된 오직 4개의 스위칭 배열(52)을 사용함으로써 16개 8 비트 양방향 버스 사이로 데이터를 라우팅하도록 사용될 수도 있음을 이해하여 한다. 비교하여 보면, 4개 포트를 가진 선행기술의 크로스바 스위칭 배열을 16개 포트 시스템으로 확장하기 위하여 사용할 때, 모두 16개의 4 포트 스위칭 배열이 필요하다. 따라서, 본 발명은 4의 팩터에 의해 요구되는 부가적인 하드웨어를 줄이게 된다. 더욱이, 본 발명에 의해 제공되는 추가적인 또다른 잇점은 크로스바 스위칭 배열의 확장 목적으로 기존 장치에서 하드웨어를 재사용할 수 있는 능력에 있다.
앞서의 실시예들에 의해 입증된 바와 같이, 특정한 응용을 위한 데이터 서브세트 크기의 선택은 사용될 버스의 수와 이들 데이터 버스의 폭을 포함하는 팩터에 기초하여 한다.
앞서 설명한 잇점이 중요함과 더불어, 크로스바 스위칭 배열의 실행 용량,특히 호출시간의 측면에서 본 발명이 큰 잇점이 있다는 것을 이해하여야 한다. 선행기술에서는, 많은 크로스바 스위칭 배열이 다중 스위칭 층들("layers")로 구성되어 있다. 예를 들어, 도 2의 선행기술 크로스바 스위칭 배열(20)은 4개 포트 스위치의 층 1과 층 2를 필요로 한다. 각각의 층은 크로스바 배열을 통한 데이터의 라우팅에 있어서 호출시간을 증가시킨다. 비교하여 볼 때, 본 발명에 따라 제조된 크로스바 스위칭 배열은 스위칭 배열의 오직 하나의 층으로 구성되어 있어서, 확장 시스템에서조차 호출시간을 최소라고 생각되는 것으로 줄일 수 있다. 셀프-라우팅 정보의 부가에 의해 호출시간이 부가된다고 제안할 수도 있지만, 발명자들은 셀프-라우팅 정보로부터 초래된 호출시간은, 선행기술에서 보는 바와같이, 다중 스위칭 층들로부터 초래되는 호출시간과 비교하여 상당히 덜 중요하다는 것을 설명하였다. 발명자들은 셀프-라우팅 정보와 분할가능 버스 구성의 조합이, 여기에 개시하지는 않았으나, 크로스바 스위칭 기술에서 현격하고 상당한 향상을 초래할 것으로 보인다.
본 발명에 의해 제공되는 잇점과 다양한 실행을 기재하였는데, 이제 특정 상세 내용이 디자인 상세 내용에 관하여 제공될 것이다. 더불어, 하기 실시예들은 8 비트 버스가 각각의 실시예에 사용된 확장을 고려해 봄으로써, 본 발명의 확장 능력을 더욱 자세히 설명할 것이다. 이들 실시예에 특정된 별도의 도면을 제공하지 않지만, 앞서의 논의와 도면들이 이들 실시예의 적합한 골격으로 작용할 것으로 사료된다. 또한, 이후 언급되는 바와 같이, 실시예들 중의 하나는 도 4의 실행에 의해 설명된다.
본 발명의 크로스바 스위칭 배열의 하나의 바람직한 실행 수단으로서, 제어 배열에 의해 전송될 데이터는 바이트들의 패킷(packet)이다. 이러한 전송을 달성함에 있어서, 버스들 중의 하나로부터 데이터를 수신하는 초기 제어 배열은 바이트 패킷을 구성하는데 필요한 수의 바이트를 수신한다. 그런 다음, 초기 제어 배열은 바이트 패킷의 목적지를 선택하는 데이터를 부가하는데, 다시 말하면, 제어 배열은 패킷을 수신하게 된다. 본 실시예에서, 4 비트 값이 사용되어 16개의 가능한 목적지 제어 배열들 중의 하나가 확인될 수 있게 된다. 바이트 패킷의 각 바이트는 데이터 서브세트를 구성하는 8개의 컴포넌트 비트들(component bits)로 분리된다. 바이트 패킷의 바이트들은 B0, B1, ..., B7로 번호가 매겨지고, 각 바이트의 비트들은 B0(0), B0(1), ..., B0(7), B1(0) 등으로 칭해진다. 목적지 제어 배열을 선택하는 4개의 비트들은 D(0) 내지 D(3)으로 칭해진다.
각각의 제어 배열은 데이터 서브세트가 흘러가는 2개의 별도 8 비트 인터페이스, 즉, 입력에 대한 하나와 출력에 대한 하나를 가진다. 인터페이스의 각 비트는 데이터 와이어와 클록 와이어로 구성되어 있어서, 클록 와이어의 각 클록 주기 동안에 데이터의 1 비트가 데이터 와이어에 보내어진다. 바이트 패킷이 전송될 때에는, 8개의 데이터 서브세트로 나뉘어지고, 그 중의 하나는 출력 인터페이스의 각 와이어상으로 보내어지게 된다. 일차 데이터 서브세트는 D(0), D(1), D(2), D(3), B0(0), B1(0), B2(0), ..., B7(0)으로 구성될 것이다. 이차 데이터 서브세트는 다른 데이터 서브세트에 대해 비트 스트림(bit stream) 비트 스트림 D(0), D(1), D(2), D(3), B0(0), B1(1), B2(1), ..., B7(1)으로 구성될 것이다. 따라서, 각각의 데이터 서브세트는 목적지를 확인하는데 필요한 라우팅 정보를 포함한다.
각각의 스위칭 배열은 16개의 커넥션들(16개의 입력과 16개의 출력)을 가진다. 스위칭 배열은 그것의 입력 커넥션들 중의 하나에서 비트 스트림을 수신하면, 그것은 처음 4개 비트(D(0) 내지 D(3))를 제거하고, 딥 스위치의 그룹에 의해 선택된 구성에 기초하여, 그들을 사용하여 그것의 출력 커넥션들 중의 하나를 찾는다. 그러면, 스트림의 나머지 비트들은 출력 커넥션에 전송되고, 선택된 목적지 제어 배열에 의해 그로부터 수신된다.
본 실시예에서, 스위칭 배열은 모두 동일하기 때문에, 각각의 데이터 서브세트는 동일하게 라우팅된다. 따라서, 목적지 제어 배열은 일련의 8 비트 스트림, B0(0), B1(0), ..., Bn(0)인 일차, B0(1), B1(1), ..., Bn(1)인 이차 등을 수신한다. 각각의 비트 스트림은 인터페이스의 대응 비트의 클록 와이어상에서 작동하는 작은 FIFO에 공급된다. 그러면, FIFO는 목적지 제어 배열의 마스터 클록에 동조화되어 결과적인 바이트 패킷을 생성하게 되는데, 이것은 본래 전송된 것과 동일하다.
3개의 시스템 구성이 확장 실시예로서 사용가능하고, 각 구성은 스위칭 배열에 대해 다른 상호연결망 배열과 다른 구성 선택을 가지지만, 컴포넌트들은 동일하다. 각각의 경우에 있어서, D(3), D(2), D(1) 및 D(0)로 구성된 셀렉터(selector)에는 0 내지 15 값의 수(D)가 고려된다.
첫 번째 구성은 두 개의 스위칭 배열(S0 및 S1)을 사용하여 4개의 제어 배열(C0 내지 C3)을 연결하는데, 여기서 4개의 8 비트 버스들 중의 하나는 각각의제어 배열에 연결된다. 버스들은 B1-B3으로 타나낸다. 각 스위칭 배열의 4개 비트들은 4개의 제어 배열의 각각에 연결된다.
표 1은 연결관계를 보여준다.
제어 배열 | 버스/비트 | 스위칭 배열 | 비트 | 제어 배열 | 버스/비트 | 스위칭 배열 | 비트 |
C0 | B0/0 | S0 | 0 | C2 | B2/0 | S0 | 8 |
C0 | B0/1 | S0 | 1 | C2 | B2/1 | S0 | 9 |
C0 | B0/2 | S0 | 2 | C2 | B2/2 | S0 | 10 |
C0 | B0/3 | S0 | 3 | C2 | B2/3 | S0 | 11 |
C0 | B0/4 | S1 | 0 | C2 | B2/4 | S1 | 8 |
C0 | B0/5 | S1 | 1 | C2 | B2/5 | S1 | 9 |
C0 | B0/6 | S1 | 2 | C2 | B2/6 | S1 | 10 |
C0 | B0/7 | S1 | 3 | C2 | B2/7 | S1 | 11 |
C1 | B1/0 | S0 | 4 | C3 | B3/0 | S0 | 12 |
C1 | B1/1 | S0 | 5 | C3 | B3/1 | S0 | 13 |
C1 | B1/2 | S0 | 6 | C3 | B3/2 | S0 | 14 |
C1 | B1/3 | S0 | 7 | C3 | B3/3 | S0 | 15 |
C1 | B1/4 | S1 | 4 | C3 | B3/4 | S1 | 12 |
C1 | B1/5 | S1 | 5 | C3 | B3/5 | S1 | 13 |
C1 | B1/6 | S1 | 6 | C3 | B3/6 | S1 | 14 |
C1 | B1/7 | S1 | 7 | C3 | B3/7 | S1 | 15 |
들어오는 비트 스트림에 대해, 그것이 스위치될 포트는 P = B + 4 * D로서 선택되며, 여기서 P는 출력 포트 번호이고 B는 입력 포트 모듈 4의 비트 번호이고, D는 목적지 셀렉터이다. 오직 4개의 제어 배열이 있기 때문에, D에 대한 오직 유효 값은 0 내지 3임을 주목해야 한다. 본 발명의 하나의 특징은 데이터를 그것의 출력 커넥션으로부터 그 자신의 입력 커넥션으로 되돌려 전송하는 제어 배열의 능력에 있고 이것이 몇몇 경우에 유효할 수도 있음을 주목하는 것도 또한 중요하다. 예를 들어, 포트(A)로서 작용하는 제어 배열(C0)은 포트(A)로부터의 바이트 패킷을, 그것이 연결되어 포트(A)로 되돌아가는 스위칭 배열을 통해 전송할 수 있다.
두 번째 구성은 4개의 스위칭 배열(S0 내지 S3)을 사용하여 8개의 제어배열(CO 내지 C7)을 연결하는데, 여기서 8개의 8 비트 버스들은 각각의 제어 배열에 연결된다. 스위칭 배열의 2 개의 비트는 8개 제어 배열의 각각에 연결된다. 표 2는 연결 관계를 보여주고 있다.
제어 배열 | 비트 | 스위칭 배열 | 비트 | 제어 배열 | 비트 | 스위칭 배열 | 비트 |
C0 | 0 | S0 | 0 | C5 | 0 | S0 | 8 |
C0 | 1 | S0 | 1 | C5 | 1 | S0 | 9 |
C0 | 2 | S1 | 0 | C5 | 2 | S1 | 8 |
C0 | 3 | S1 | 1 | C5 | 3 | S1 | 9 |
C0 | 4 | S2 | 0 | C5 | 4 | S2 | 8 |
C0 | 5 | S2 | 1 | C5 | 5 | S2 | 9 |
C0 | 6 | S3 | 0 | C5 | 6 | S3 | 8 |
C0 | 7 | S3 | 1 | C5 | 7 | S3 | 9 |
C1 | 0 | S0 | 2 | C6 | 0 | S0 | 10 |
C1 | 1 | S0 | 3 | C6 | 1 | S0 | 11 |
C1 | 2 | S1 | 2 | C6 | 2 | S1 | 10 |
C1 | 3 | S1 | 3 | C6 | 3 | S1 | 11 |
C1 | 4 | S2 | 2 | C6 | 4 | S2 | 10 |
C1 | 5 | S2 | 3 | C6 | 5 | S2 | 11 |
C1 | 6 | S3 | 2 | C6 | 6 | S3 | 10 |
C1 | 7 | S3 | 3 | C6 | 7 | S3 | 11 |
C2 | 0 | S0 | 4 | C7 | 0 | S0 | 12 |
C2 | 1 | S0 | 5 | C7 | 1 | S0 | 13 |
C2 | 2 | S1 | 4 | C7 | 2 | S1 | 12 |
C2 | 3 | S1 | 5 | C7 | 3 | S1 | 13 |
C2 | 4 | S2 | 4 | C7 | 4 | S2 | 12 |
C2 | 5 | S2 | 5 | C7 | 5 | S2 | 13 |
C2 | 6 | S3 | 4 | C7 | 6 | S3 | 12 |
C2 | 7 | S3 | 5 | C7 | 7 | S3 | 13 |
C3 | 0 | S0 | 6 | C8 | 0 | S0 | 14 |
C3 | 1 | S0 | 7 | C8 | 1 | S0 | 15 |
C3 | 2 | S1 | 6 | C8 | 2 | S1 | 14 |
C3 | 3 | S1 | 7 | C8 | 3 | S1 | 15 |
C3 | 4 | S2 | 6 | C8 | 4 | S2 | 14 |
C3 | 5 | S2 | 7 | C8 | 5 | S2 | 15 |
C3 | 6 | S3 | 6 | C8 | 6 | S3 | 14 |
C3 | 7 | S3 | 7 | C8 | 7 | S3 | 15 |
들어오는 비트 스트림에 대해, 그것이 스위칭되는 포트는 P = B + 2 * D로서 선택되고, 여기서 P는 출력 포트 번호이고, B는 입력 포트 모듈의 비트 번호이고, D는 목적지 셀렉터이다. 오직 4개의 제어 배열이 있기 때문에, D의 유효값은 오직0 내지 7이다.
네 번째 구성은 8개의 스위칭 배열을 사용하여 16개의 제어 배열(CO 내지 C15)을 연결하고, 여기서 각각의 제어 배열은 16개의 8 비트 버스들 중의 하나에 연결된다. 스위칭 배열은 하나의 배열은 16개 8 비트 제어 배열의 각각에 연결된다. 연결망은 표 2의 유형으로부터 외삽될 수 있다. 들어오는 비트 스트림에 대해, 그것이 스위칭될 포트는 P = D로서 선택되는데, P는 출력 포트 번호이고 D는 목적지 셀렉터이다. 16개의 제어 배열이 있기 때문에, D의 모든 값이 유효함을 주목하여야 한다.
바로 직전 3개의 크로스바 스위칭 구성들로부터 알 수 있는 바와 같이, 스위칭 배열의 수는 버스 수의 선형 증가와 함께 매우 유리한 방법으로 선형적으로 확장된다. 또한, 제어 배열과 스위칭 배열은 각각의 모든 구성에서 동일하고, 오직 스위칭 배열구조와 상호연결망만이 다양한 조합사이에서 변화한다.
상기 구성/수단의 구조의 물리적 실현은 전형적으로 하나의 스위칭 배열을 포함하는 집적회로의 형태인 것으로 고려된다. 제어 배열은 통신 네트워크로부터 데이터 패킷을 수신과 그것으로의 전송을 위한 다른 로직과, 이들 패킷을 처리하고 적정한 목적지 회로를 결정하는 로직을 포함하는 집적회로의 부분이다.
상기에 기재되어 있는 모든 실시예에 대하여, 본 발명에 따라 제작된 크로스바 스위칭 배열은 사용될 포트들 중의 어느 포트로부터 사용될 다른 선택 포트로 데이터를 라우팅하도록 구성되어 있는 것임을 인식할 수 있다. 본 실시예들은 단지 간명하게 하기 위하여 스위칭 배열의 반대쪽의 포트들 사이 및 한쪽 방향으로의데이터 전송을 기재하였다. 독자들은 데이터 전송이 스위칭 배열의 같은 방향의 포트들 사이나 또는 도시된 것과 반대 방향에서 쉽게 행해질 수 있다는 것을 이해할 것이다.
본 발명의 라우팅/크로스바 스위칭 배열 및 그와 관련된 방법이 본 발명의 범주내에서 많은 다른 특정 형태로 실현되고 다른 방법에 의해 제작될 수 있음을 이해하여야 한다. 따라서, 본 실시예들은 단지 설명용이고 제한적인 것은 아니며, 발명은 여기에 주어진 설명에 한정되지 않고 이하의 특허청구범위 내에서 다양하게 변형될 수 있는 것으로 본다.
Claims (19)
- 버스들 중의 어느 특정 버스로부터 수신된 데이터 세트를 버스들 중의 어느 선택 버스로 전송하는 라우팅 배열로서,a) 상기 데이터 세트를 적어도 일차 및 이차 데이터 서브세트로 나누고, 선택된 버스를 확인하는 신호인 셀프-라우팅 신호를 각각의 데이터 서브세트에 부가하기 위한, 각각의 버스에 연계되어 있는 제어 배열;b) 상기 셀프-라우팅 신호에 호응하여 미리 정해진 방식에 따라 일차 및 이차 데이터 서브세트를 인도하기 위한 스위칭 배열;c) 일차 입력 데이터 전송 경로를 사용하여 일차 데이터 서브세트가 특정 버스로부터 스위칭 배열로 전송되고, 이차 입력 데이터 전송 경로를 사용하여 이차 데이터 서브세트가 특정 버스로부터 스위칭 배열로 전송되도록 하는, 특정 버스에 연계된 제어 배열을 스위칭 배열에 연결하는 일차 및 이차 입력 데이터 전송 경로들; 및d) 일차 출력 데이터 전송 경로를 사용하여 일차 데이터 서브세트가 상기 스위칭 배열로부터 상기 선택된 버스로 전송되고, 이차 출력 데이터 전송 경로를 사용하여 이차 데이터 서브세트가 특정 버스로부터 스위칭 배열로 전송되도록 하는, 선택된 버스에 연계되어 있는 제어 배열에 스위칭 배열을 연결하는 일차 및 이차 출력 데이터 전송 경로들을 포함하고 있으며, 상기 스위칭 배열은 상기 일차 및 이차 입력 데이터 전송 경로로부터 상기 일차 및 이차 출력 데이터 전송 경로로 일차및 이차 데이터 서브세트를 각각 전송함으로써 상기 미리 정해진 방식으로 상기 일차 및 이차 데이터 서브세트를 인도하는 것으로 구성되어 있는, 적어도 3개의 버스를 포함하는 디지털 시스템의 라우팅 배열.
- 버스들 중의 어느 특정 버스로부터 수신된 데이터 세트를 버스들 중의 다른 선택 버스로 전송하기 위한 라우팅 배열로서,a) 상기 데이터 세트를 적어도 일차 및 이차 데이터 서브세트로 나누고, 각각의 데이터 서브세트에 선택 버스를 확인하는 셀프-라우팅 신호를 부가하는, 각각의 버스에 연계된 제어 배열; 및b) 상기 특정 버스와 연계되어 있는 제어 배열과 적어도 일차 및 이차 입력 데이터 전송 경로에 의해 연결되어 있고, 선택 버스에 연계되어 있는 제어 배열과 적어도 일차 및 이차 출력 데이터 전송 경로에 의해 연결되어 있는, 스위칭 배열을 포함하는 것으로 구성되어 있어서, 상기 일차 데이터 서브세트가 상기 일차 입력 데이터 전송 경로를 사용하여 특정 버스로부터 스위칭 배열로 전송될 수 있고 상기 일차 출력 데이터 전송 경로를 사용하여 상기 스위칭 배열로부터 상기 선택 버스로 전송될 수 있으며, 상기 이차 데이터 서브세트는 상기 이차 입력 데이터 전송 경로를 사용하여 특정 버스로부터 스위칭 배열로 전송될 수 있고 상기 이차 출력 데이터 전송 경로를 사용하여 상기 스위칭 배열로부터 상기 선택 버스로 전송될 수 있으며, 상기 스위칭 배열은 상기 일차 및 이차 입력 데이터 전송 경로로부터 상기 일차 및 이차 출력 데이터 전송 경로로 상기 일차 및 이차 데이터 서브세트를 인도하기 위한 상기 셀프-라우팅 신호에 응답하는 수단을 포함하고 있는 것으로 구성되어 있는, 적어도 3개의 버스를 포함하는 디지털 시스템의 라우팅 배열.
- 제 1항 또는 제 2항에 있어서, 상기 스위칭 배열이 적어도 2개의 별개 스위칭 유닛을 포함하고 있고, 여기서 각각의 데이터 서브세트는 상기 스위칭 유닛들 중의 서로 다른 유닛을 통과하는 배열.
- 제 1항 또는 제 2항에 있어서, 상기 일차 및 이차 입력 데이터 전송 경로는 상기 특정 버스에 연계되어 있는 제어 배열을 포함하는 상기 제어 배열의 일차 그룹과 상기 스위칭 배열 사이에 연장되어 있는 일차 상호연결망의 한 부분을 형성하고, 상기 일차 및 이차 출력 데이터 경로는 상기 선택 버스에 연계되어 있는 제어 배열을 포함하는 상기 제어 배열의 이차 그룹과 상기 스위칭 배열 사이에 연장되어 있는 이차 상호연결망의 한 부분을 형성하는 배열.
- 제 4항에 있어서, 상기 이차 상호연결망은 상기 일차 상호연결망의 거울상(mirror image)인 배열.
- 제 4항에 있어서, 상기 스위칭 배열은 적어도 두 개의 별도 스위칭 유닛을 포함하고, 이들 유닛의 각각은 상기 스위칭 배열내에서 다수 위치들 중의 하나를 점유할 수 있으며, 이들 유닛의 각각은 다수의 서로다른 상호연결망 구성들로부터선택된 일차 및 이차 상호연결망의 특정 구성을 확인하는 수단을 포함하고 있어서, 일차 및 이차 상호연결망의 특정 구성을 위한 그러한 스위칭 유닛을 통과하는 데이터 서브세트를 적절하게 라우팅하는 배열.
- 제 1항 또는 제 2항에 있어서, 상기 스위칭 배열은 적어도 두 개의 별도 스위칭 유닛을 포함하고 있고, 이들 유닛의 각각은 상기 스위칭 배열내에서 다수의 서로다른 위치들 중의 하나를 점유할 수 있고, 이들 유닛의 각각은 서로다른 위치들 가운데 특정 위치를 확인하는 수단을 포함하고 있어서, 그러한 특정 위치에서 그러한 스위칭 유닛을 통과하는 데이터 서브세트를 적절하게 라우팅하는 배열.
- 제 7항에 있어서, 상기 다수의 위치들이 선형 어레이(linear array)를 정의함으로써 스위칭 배열이 선형적으로 확장될 수 있는 배열.
- 제 1항 또는 제 2항에 있어서, 상기 스위칭 배열이 적어도 두 개의 개별적 스위칭 유닛을 포함하고 있고, 여기서 상기 일차 입력 데이터 전송 경로와 상기 일차 출력 데이터 전송 경로는 스위칭 유닛들 중의 첫 번째 유닛과 연결되어 있고, 상기 두 번째 입력 데이터 전송 경로와 상기 이차 출력 데이터 전송 경로는 스위칭 유닛들 중의 두 번째 유닛과 연결되어 있는 배열.
- 제 1항 또는 제 2항에 있어서, 상기 특정 버스로부터 수신된 상기 데이터 세트는 다수의 데이터 라인상에 수신되고, 여기서 일차 및 이차 입력 데이터 전송 경로와 상기 일차 및 이차 출력 데이터 전송 경로는 각각 미리 정해진 수의 상기 데이터 라인을 포함하는 배열.
- 제 10항에 있어서, 상기 셀프-라우팅 신호는 각 데이터 경로에 연계된 미리 정해진 수의 데이터 라인을 사용하여 전송되는 배열.
- 제 10항에 있어서, 각 데이터 전송 경로내의 미리 정해진 수의 데이터 라인이 2개의 데이터 라인인 배열.
- 제 10항에 있어서, 각 데이터 전송 경로내의 미리 정해진 수의 데이터 라인이 1개의 데이터 라인인 배열.
- 제 1항 또는 제 2항에 있어서, 상기 제어 배열이 각각의 데이터 전송 경로를 위한 클록 라인을 포함하고, 여기서 데이터 세트를 구성하는 모든 데이터 서브세트의 수신은 클록 라인을 사용하여 상기 선택 버스에 배위(coordinate)되는 배열.
- 적어도 3개의 버스를 포함하는 디지털 시스템에서, 다수의 버스들 중의 어느 특정 버스로부터 수신된 데이터 세트를 다수의 버스들 중의 어느 선택 버스로 라우팅하는 방법으로서,a) 상기 데이터 세트를 적어도 일차 및 이차 데이터 서브세트로 분할하고;b) 선택 버스를 적어도 확인하기 위한 셀프-라우팅 신호를 각각의 데이터 서브세트에 부가하고;c) 상기 셀프-라우팅 신호에 호응하여 일차 및 이차 데이터 서브세트를 미리 정해진 방식으로 인도하는 스위칭 배열을 제공하고;d) 상기 특정 버스와 상기 스위칭 배열 사이에 데이터 전송 경로의 입력 세트와, 스위칭 배열과 선택 버스 사이에 데이터 전송 경로의 출력 세트를 형성하고;e) 상기 특정 버스에 연계된 상기 입력 데이터 전송 경로들 중의 적어도 두 개의 서로다른 경로를 사용하여 상기 특정 버스로부터 상기 스위칭 배열로 데이터 서브세트를 라우팅하고;f) 상기 스위칭 배열을 사용하여 상기 셀프-라우팅 데이터를 읽은 다음, 셀프-라우팅 데이터를 사용하여 스위칭 배열을 구성함으로써, 스위칭 배열이 특정 버스에 연계되어 있는 입력 데이터 전송 경로로부터의 데이터 서브세트를, 선택 버스에 연계되어 있는 출력 데이터 전송 경로들 중의 적어도 2개의 서로다른 경로로 인도하고;g) 스위칭 배열로부터의 데이터 서브세트를 선택 버스에 연계되어 있는 출력 데이터 전송 경로상에서 선택 버스로 전송하는 단계들을 포함하는 것으로 구성된 방법.
- 제 15항에 있어서, 상기 스위칭 배열이 적어도 2개의 별도 스위칭 유닛을 포함하고 있고, 유닛의 각각은 상기 스위칭 배열내에서 다수의 서로다른 위치들 중의 하나의 위치를 점유할 수 있으며, 여기서 각각의 데이터 서브세트는 상기 스위칭 유닛들 중의 서로다른 유닛을 통해 라우팅되는 방법.
- 제 16항에 있어서, 각각의 스위칭 유닛은 서로다른 위치들 중의 특정 위치를 확인하는 수단을 포함하고 있으며, 여기서 각각의 스위칭 유닛은 그것의 특정한 확인 위치를 사용하여 자신을 자동적으로 구성함으로써, 그러한 스위칭 유닛을 통과하는 데이터 서브세트를 적절하게 라우팅하는 방법.
- 제 15항에 있어서, 상기 데이터 전송 경로의 출력 세트는 상기 데이터 전송 경로의 입력 세트의 거울상으로 구성되는 방법.
- 제 15항에 있어서, 입력 및 출력 데이터 전송 경로를 구성하는 상기 단계는, 입력 및 출력 데이터 전송 경로를 위한 특정 경로 구성을 다수의 유용 경로 구성들로부터 선택하는 단계를 포함하고, 상기 방법은 선택 경로 구성에 기초하여 스위칭 배열을 구성하는 단계를 더 포함하는 방법.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/161,923 US6223242B1 (en) | 1998-09-28 | 1998-09-28 | Linearly expandable self-routing crossbar switch |
US09/161,923 | 1998-09-28 | ||
PCT/US1999/021553 WO2000019671A1 (en) | 1998-09-28 | 1999-09-17 | A routing arrangement |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20010099653A true KR20010099653A (ko) | 2001-11-09 |
Family
ID=22583385
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020017003687A KR20010099653A (ko) | 1998-09-28 | 1999-09-17 | 라우팅 배열 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6223242B1 (ko) |
EP (1) | EP1118189A1 (ko) |
JP (1) | JP2002526980A (ko) |
KR (1) | KR20010099653A (ko) |
AU (1) | AU5927999A (ko) |
CA (1) | CA2345537A1 (ko) |
WO (1) | WO2000019671A1 (ko) |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7237036B2 (en) * | 1997-10-14 | 2007-06-26 | Alacritech, Inc. | Fast-path apparatus for receiving data corresponding a TCP connection |
US7133940B2 (en) * | 1997-10-14 | 2006-11-07 | Alacritech, Inc. | Network interface device employing a DMA command queue |
US7167927B2 (en) | 1997-10-14 | 2007-01-23 | Alacritech, Inc. | TCP/IP offload device with fast-path TCP ACK generating and transmitting mechanism |
US8782199B2 (en) * | 1997-10-14 | 2014-07-15 | A-Tech Llc | Parsing a packet header |
US8539112B2 (en) | 1997-10-14 | 2013-09-17 | Alacritech, Inc. | TCP/IP offload device |
US7174393B2 (en) | 2000-12-26 | 2007-02-06 | Alacritech, Inc. | TCP/IP offload network interface device |
US7185266B2 (en) * | 2003-02-12 | 2007-02-27 | Alacritech, Inc. | Network interface device for error detection using partial CRCS of variable length message portions |
US6697868B2 (en) * | 2000-02-28 | 2004-02-24 | Alacritech, Inc. | Protocol processing stack for use with intelligent network interface device |
US6226680B1 (en) | 1997-10-14 | 2001-05-01 | Alacritech, Inc. | Intelligent network interface system method for protocol processing |
US6434620B1 (en) * | 1998-08-27 | 2002-08-13 | Alacritech, Inc. | TCP/IP offload network interface device |
US6687758B2 (en) * | 2001-03-07 | 2004-02-03 | Alacritech, Inc. | Port aggregation for network connections that are offloaded to network interface devices |
US8621101B1 (en) | 2000-09-29 | 2013-12-31 | Alacritech, Inc. | Intelligent network storage interface device |
US6757746B2 (en) * | 1997-10-14 | 2004-06-29 | Alacritech, Inc. | Obtaining a destination address so that a network interface device can write network data without headers directly into host memory |
US6658480B2 (en) * | 1997-10-14 | 2003-12-02 | Alacritech, Inc. | Intelligent network interface system and method for accelerated protocol processing |
US7664883B2 (en) * | 1998-08-28 | 2010-02-16 | Alacritech, Inc. | Network interface device that fast-path processes solicited session layer read commands |
US6970455B2 (en) * | 1998-11-13 | 2005-11-29 | Lucent Technologies Inc. | Space/time switch architecture |
US6473827B2 (en) * | 1998-12-22 | 2002-10-29 | Ncr Corporation | Distributed multi-fabric interconnect |
JP3594076B2 (ja) * | 2000-03-01 | 2004-11-24 | 日本電気株式会社 | パケットスイッチ及びそのスケジュール方法 |
US7013482B1 (en) * | 2000-07-07 | 2006-03-14 | 802 Systems Llc | Methods for packet filtering including packet invalidation if packet validity determination not timely made |
US7031267B2 (en) * | 2000-12-21 | 2006-04-18 | 802 Systems Llc | PLD-based packet filtering methods with PLD configuration data update of filtering rules |
US8019901B2 (en) * | 2000-09-29 | 2011-09-13 | Alacritech, Inc. | Intelligent network storage interface system |
US20020080784A1 (en) * | 2000-12-21 | 2002-06-27 | 802 Systems, Inc. | Methods and systems using PLD-based network communication protocols |
US7376811B2 (en) * | 2001-11-06 | 2008-05-20 | Netxen, Inc. | Method and apparatus for performing computations and operations on data using data steering |
US7543087B2 (en) * | 2002-04-22 | 2009-06-02 | Alacritech, Inc. | Freeing transmit memory on a network interface device prior to receiving an acknowledgement that transmit data has been received by a remote device |
AU2003240008A1 (en) * | 2002-06-21 | 2004-01-06 | Thomson Licensing S.A. | Fully redundant linearly expandable broadcast router |
US6928509B2 (en) * | 2002-08-01 | 2005-08-09 | International Business Machines Corporation | Method and apparatus for enhancing reliability and scalability of serial storage devices |
US7191241B2 (en) * | 2002-09-27 | 2007-03-13 | Alacritech, Inc. | Fast-path apparatus for receiving data corresponding to a TCP connection |
US7337241B2 (en) * | 2002-09-27 | 2008-02-26 | Alacritech, Inc. | Fast-path apparatus for receiving data corresponding to a TCP connection |
US20040088262A1 (en) * | 2002-11-06 | 2004-05-06 | Alacritech, Inc. | Enabling an enhanced function of an electronic device |
US6996070B2 (en) * | 2003-12-05 | 2006-02-07 | Alacritech, Inc. | TCP/IP offload device with reduced sequential processing |
DE102004041823B4 (de) * | 2004-08-27 | 2014-03-20 | Robert Bosch Gmbh | Kommunikationsbaustein mit einem Kommunikationsschnittstellenelement und Kommunikationsschnittstellenelement |
US8248939B1 (en) | 2004-10-08 | 2012-08-21 | Alacritech, Inc. | Transferring control of TCP connections between hierarchy of processing mechanisms |
DE102004057410B4 (de) * | 2004-11-26 | 2015-11-12 | Robert Bosch Gmbh | Anordnung mit einem Schnittstellenmodul und Schnittstellenmodul |
US7738500B1 (en) | 2005-12-14 | 2010-06-15 | Alacritech, Inc. | TCP timestamp synchronization for network connections that are offloaded to network interface devices |
JP4704252B2 (ja) * | 2006-03-14 | 2011-06-15 | 富士通株式会社 | ネットワークシステムのブロードキャスト処理方法及びネットワークシステム |
JP4546413B2 (ja) * | 2006-03-17 | 2010-09-15 | 富士通株式会社 | 並列計算機のリダクション処理方法及び並列計算機 |
US20090119441A1 (en) * | 2007-11-06 | 2009-05-07 | Hewlett-Packard Development Company, L.P. | Heterogeneous Parallel Bus Switch |
US8539513B1 (en) | 2008-04-01 | 2013-09-17 | Alacritech, Inc. | Accelerating data transfer in a virtual computer system with tightly coupled TCP connections |
US8341286B1 (en) | 2008-07-31 | 2012-12-25 | Alacritech, Inc. | TCP offload send optimization |
US9306793B1 (en) | 2008-10-22 | 2016-04-05 | Alacritech, Inc. | TCP offload device that batches session layer headers to reduce interrupts as well as CPU copies |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5452231A (en) * | 1988-10-05 | 1995-09-19 | Quickturn Design Systems, Inc. | Hierarchically connected reconfigurable logic assembly |
US5577204A (en) * | 1993-12-15 | 1996-11-19 | Convex Computer Corporation | Parallel processing computer system interconnections utilizing unidirectional communication links with separate request and response lines for direct communication or using a crossbar switching device |
US6055599A (en) * | 1995-09-11 | 2000-04-25 | Electronics & Telecommunications Research Institute | Hierarchical crossbar interconnection network for a cluster-based parallel processing computer |
JP3459056B2 (ja) * | 1996-11-08 | 2003-10-20 | 株式会社日立製作所 | データ転送システム |
US5949982A (en) * | 1997-06-09 | 1999-09-07 | International Business Machines Corporation | Data processing system and method for implementing a switch protocol in a communication system |
-
1998
- 1998-09-28 US US09/161,923 patent/US6223242B1/en not_active Expired - Lifetime
-
1999
- 1999-09-17 AU AU59279/99A patent/AU5927999A/en not_active Abandoned
- 1999-09-17 EP EP99946986A patent/EP1118189A1/en not_active Withdrawn
- 1999-09-17 KR KR1020017003687A patent/KR20010099653A/ko not_active Application Discontinuation
- 1999-09-17 JP JP2000573049A patent/JP2002526980A/ja not_active Withdrawn
- 1999-09-17 CA CA002345537A patent/CA2345537A1/en not_active Abandoned
- 1999-09-17 WO PCT/US1999/021553 patent/WO2000019671A1/en not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
AU5927999A (en) | 2000-04-17 |
JP2002526980A (ja) | 2002-08-20 |
EP1118189A1 (en) | 2001-07-25 |
US6223242B1 (en) | 2001-04-24 |
WO2000019671A1 (en) | 2000-04-06 |
CA2345537A1 (en) | 2000-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20010099653A (ko) | 라우팅 배열 | |
US4901309A (en) | Cross-connect for switch modules | |
EP0245996B1 (en) | Method of and switch for switching information | |
JP3163069B2 (ja) | スイッチ構造のアップグレード方法 | |
USRE34755E (en) | Interconnect fabric providing connectivity between an input and arbitrary output(s) of a group of outlets | |
EP0300061B1 (en) | Self-routing switching system | |
HU180480B (en) | Multiport switching element | |
EP0335848B1 (en) | Packet data switch for transferring data packets from one or a plurality of incoming data links to one or a plurality of outgoing data links | |
HU180797B (en) | Switching system for controlling the switching of an terminal group and distrubited control system | |
US4955017A (en) | Growable packet switch architecture | |
HU180481B (en) | Digital switching network of distributed control | |
US20070070993A1 (en) | Butterfly network with switches set for two node disjoint paths and method for forming the paths | |
EP1522175B1 (en) | Fully redundant linearly expandable broadcast router | |
JPH0574977B2 (ko) | ||
US7003603B2 (en) | Partitioned backplane slot to couple switch fabric blades to port blades | |
US6680939B1 (en) | Expandable router | |
GB2261796A (en) | A TDM parallel communications bus | |
JP4944377B2 (ja) | 線形拡張可能な配信ルータ装置 | |
GB2054324A (en) | TDM loop communication systems | |
KR820002217B1 (ko) | 확장 가능한 디지탈 스위칭 회로망 | |
KR820002240B1 (ko) | 멀티포트 디지탈 스위칭 소자 | |
JP3046118B2 (ja) | 時分割通話路方式 | |
JPH0779255A (ja) | パケット優先制御装置 | |
EP1146751A1 (en) | Modular hierarchical data switch | |
JPH06178340A (ja) | 空間スイッチ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |