CN1663196A - 具有公共时钟的多机架广播路由器 - Google Patents

具有公共时钟的多机架广播路由器 Download PDF

Info

Publication number
CN1663196A
CN1663196A CN038145677A CN03814567A CN1663196A CN 1663196 A CN1663196 A CN 1663196A CN 038145677 A CN038145677 A CN 038145677A CN 03814567 A CN03814567 A CN 03814567A CN 1663196 A CN1663196 A CN 1663196A
Authority
CN
China
Prior art keywords
input
clock
rack
card
redundant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN038145677A
Other languages
English (en)
Other versions
CN100583807C (zh
Inventor
卡尔·克里斯坦森
戴维·L·拜西韦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THOMSON LICENSING CORP
Original Assignee
THOMSON LICENSING CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THOMSON LICENSING CORP filed Critical THOMSON LICENSING CORP
Publication of CN1663196A publication Critical patent/CN1663196A/zh
Application granted granted Critical
Publication of CN100583807C publication Critical patent/CN100583807C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/58—Association of routers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0688—Change of the master or reference, e.g. take-over or failure of the master
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/28—Routing or path finding of packets in data switching networks using route fault recovery
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/58—Association of routers
    • H04L45/583—Stackable routers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/60—Router architectures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/52—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements
    • H04Q3/521—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements using semiconductors in the switching stages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M2201/00—Electronic components, circuits, software, systems or apparatus used in telephone systems
    • H04M2201/14—Delay circuits; Timers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/08—Indicating faults in circuits or apparatus
    • H04M3/12—Marking faulty circuits "busy"; Enabling equipment to disengage itself from faulty circuits ; Using redundant circuits; Response of a circuit, apparatus or system to an error
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13003—Constructional details of switching devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/1302—Relay switches
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/1304—Coordinate switches, crossbar, 4/2 with relays, coupling field
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13167—Redundant apparatus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13214—Clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13242—Broadcast, diffusion, multicast, point-to-multipoint (1 : N)
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/1334—Configuration within the switch
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13341—Connections within the switch

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

通过多机架广播路由器(100)的每个机架(102C、104C)可支持安装第一路由器矩阵卡(102A、104A)、冗余路由器矩阵卡(102B、104B)以及时钟需求输入和输入卡(136－1至136－N和138－1至138－M、142－1至142－N和144－1至144－M)。第一主时钟(134)存在于第一机架(102C)的第一路由器矩阵卡(102A)上，而第二主时钟(154)存在于第二机架(104C)的冗余路由器矩阵卡(104B)上。每个主时钟(134、154)被构造用于将各个公共时钟信号提供给第一和第二机架(102C和104C)的所有输入和输出卡(136－1至136－N和138－1至138－M、142－1至142－N和144－1至144－M)。控制逻辑电路(148、156)确定第一主时钟(134)或第二主时钟(154)是否发出公共时钟信号。

Description

具有公共时钟的多机架广播路由器
本申请涉及2002年6月21日提出的美国临时专利申请第60/390,846号。
本申请还涉及如下序号的同时待审美国专利申请：
PCT/＿＿(代理人案号IU010620)，PCT/＿＿(代理人案号IU020157)，
PCT/＿＿(代理人案号IU020158)，PCT/＿＿(代理人案号IU020159)，
PCT/＿＿(代理人案号IU020160)，PCT/＿＿(代理人案号IU020161)，
PCT/＿＿(代理人案号IU020162)，PCT/＿＿(代理人案号IU020252)，
PCT/＿＿(代理人案号IU020254)，PCT/＿＿(代理人案号IU020255)
和PCT/＿＿(代理人案号IU020256)，所有这些申请都转让给本申请的受让人，特此全文引用，以供参考。
技术领域
本发明涉及广播路由器，尤其涉及一种具有公共时钟的多机架广播路由器。
背景技术
广播路由器使得其多个输出中的每一个都被分配了来自于到达该广播路由器的多个输入中的任何一个的信号。例如，N×M广播路由器含有N个输入端和M个输出端，这N个输入端和M个输出端通过使N个输入端的任何一个施加给M个输出端的每一个的路由矩阵而耦合在一起。许多这样的广播路由器是由封装多个印制电路板(通常被称为“卡)的单独机架构成，在多种构造中相互连接所述印制电路板。时常，通过相互连接多个较小的广播路由器来构造较大的广播路由器。例如，在先前并入作为参考的序列号为10/＿＿(代理人案号IU020160)的美国专利申请中，公开了一种通过互连五个256×256广播路由器而形成的全冗余线性可扩展1,280×1,280广播路由器。但是，为了实施在那个申请中公开的多机架广播路由器，在每个机架中必须获得相同的时钟。
发明内容
在一个实施例中，本发明涉及一种包括多个机架的多机架广播路由器，在每个机架中存在路由引擎和至少一个时钟需求部件。而且，存在于多个机架的第一个中的是耦合到存在于广播路由器的每个机架中的时钟需求部件的主时钟。最好是，通过多条链路，以完全连接的拓扑结构将广播路由器的每个路由引擎的输入端耦合到另一输入端，所述多条链路也用于将公共时钟信号从主时钟分配到所有的时钟需求部件。
在另一个实施例中，本发明涉及一种包括第一和第二机架的多机架广播路由器。每个机架可支持安装第一路由器矩阵卡、冗余路由器矩阵卡、至少一个时钟需求输入卡和至少一个时钟需求输入卡。第一主时钟存在于由第一机架可支持安装的第一路由器矩阵卡上，而第二主时钟存在于由第二机架可支持安装的冗余路由器矩阵卡上。将每个主时钟耦合到由第一机架可支持安装的每个时钟需求输入和输出卡，并且耦合到由第二机架可支持安装的每个时钟需求输入和输出卡。第一主时钟将公共时钟信号提供给与其耦合的时钟需求卡，而在没有公共时钟信号时，第二主时钟将冗余公共时钟信号提供给与其耦合的时钟需求卡。耦合到第一和第二主时钟的控制逻辑电路确定第一主时钟是否将要发出公共时钟信号，或第二主时钟是否将要在没有公共时钟信号时发出冗余公共时钟信号。
附图说明
图1是全冗余线性可扩展广播路由器的方框图；
图2是图1的全冗余线性可扩展广播路由器的第一广播路由器部件的放大方框图；
图3是图1的全冗余线性可扩展广播路由器的第二广播路由器部件的放大方框图；
图4是图2的第一广播路由器部件的状态机的状态图；以及
图5是图4的第二广播路由器部件的状态机的状态图。
具体实施方式
首先参照图1，现在更详细地描述根据本发明原理的一方面而构造的多机架广播路由器100，每个机架共享公共时钟。如此处所公开的，广播路由器100是全冗余线性可扩展广播路由器。然而，应当清楚地认识到，完全可以设想，在此处公开的特定类型的多机架广播路由器之外的其他类型的多机架广播路由器也可以被配置成共享公共时钟。还应当认识到，本发明的所述示教同样适用于被配置成包括封装在公共机架内的多个广播路由器部件的广播路由器。
正如现在可以看到的，多机架全冗余线性可扩展广播路由器100包括多个广播路由器部件，每个部件封装在各自机架内，并相互耦合以形成更大的全冗余线性可扩展广播路由器100。每个广播路由器部件是分离的路由器部件，其包括第一(或者“主”)路由器矩阵卡和第二(或者“冗余”)路由器矩阵卡。因此，每个广播路由器部件具有第一和第二路由引擎，每个引擎存在于所述第一和冗余路由器矩阵卡的每一个上。如下面将会更全面描述的，广播路由器期间的第一和第二路由引擎中的每一个在其输入端接收相同的N个输入数字音频数据流，并且在其输出端接收相同的M个输出数字音频数据流。如此处所公开的，线性可扩展广播路由器是N×M大小的广播路由器。然而，完全可以设想，多机架全冗余线性可扩展广播路由器100可以代替由彼此不同大小的广播路由器部件来构成。
如此处进一步公开，通过将第一、第二、第三和第四广播路由器部件102、104、106和108耦合在一起来形成多机架全冗余线性可扩展广播路由器100，所述第一、第二、第三和第四广播路由器部件中的每一个封装在分离的机架中。当然，当前公开的多机架全冗余线性可扩展广播路由器100由4个广播路由器部件102、104、106和108组成纯粹是举个例子。因此，应该清楚地认识到，按照本发明的原理构造的多机架全冗余线性可扩展广播路由器100可以利用各种其它数目的广播路由器部件来形成。如图1可以看出，当以此处公开的方式全部连接时，集中形成多机架全冗余线性可扩展广播路由器100的第一、第二、第三和第四广播路由器部件102、104、106和108被封装在各自的机架中。或者，当然，第一、第二、第三和第四广播路由器部件102、104、106和108可以替换一起封装在公共机架中。而且，虽然如以前所述，第一、第二、第三和第四广播路由器部件102、104、106和108中的每一个可以具有彼此不同的大小，或者可选地，可以全部具有相同的N×M大小，但已经证明适合于此处设想的使用的大小是256×256。最后，多底盘全冗余线性可扩展广播路由器100的适当配置将能耦合每一个大小为256×256并被封装在分离机架中的5个广播路由器部件，从而产生1,280×1,280的广播路由器。
多机架全冗余线性可扩展广播路由器100的第一广播路由器部件102包括机架102C，在所述机架102C内可支持安装第一路由器矩阵卡102A和冗余路由器矩阵卡102B，所述冗余路由器矩阵卡102B用于在第一路由器矩阵卡102A出现故障的情况下替代第一路由器矩阵卡102A。同样地，多机架全冗余线性可扩展广播路由器100的第二广播路由器部件104包括机架104C，在所述机架104C内可支持安装第一路由器矩阵卡104A和冗余路由器矩阵卡104B，所述冗余路由器矩阵卡104B用于在第一路由器矩阵卡104A出现故障的情况下替代第一路由器矩阵卡104A；多机架全冗余线性可扩展广播路由器100的第三广播路由器部件106包括机架106C，在所述机架106C内可支持安装第一路由器矩阵卡106A和冗余路由器矩阵卡106B，所述冗余路由器矩阵卡106B用于在第一路由器矩阵卡106A出现故障的情况下替代第一路由器矩阵卡106A；并且多机架全冗余线性可扩展广播路由器100的第四广播路由器部件108包括机架108C，在所述机架108C内可支持安装第一路由器矩阵卡108A和冗余路由器矩阵卡108B，所述冗余路由器矩阵卡108B用于在第一路由器矩阵卡108A出现故障的情况下替代第一路由器矩阵卡108A。当然，在路由器矩阵卡102A、104A、106A和108A出现故障的情况下，将每个路由器矩阵卡102B、104B、106B和108B分别指定为路由器矩阵卡102A、104A、106A和108A的备用的冗余矩阵卡纯粹是随意的，并且完全可以设想，存在于广播路由器部件中的任一路由器矩阵卡对都可以用作存在于该广播路由器部件中的其它路由器矩阵对的备用。
尽管如将在下文中更全面地描述，广播路由器部件102、104、106和108中的每个都包括第一和冗余路由器矩阵卡，但是广播路由器部件的第一路由器矩阵卡可以与广播路由器部件的冗余路由器矩阵卡基本相同或不同。具体来说，对于第一广播路由器部件102，第一路由器矩阵卡102A的结构不同于冗余路由器矩阵卡102B。同样地，对于第二广播路由器部件104，第一路由器矩阵卡104A的结构不同于冗余路由器矩阵卡104B。而对于第三和第四广播路由器部件，第一路由器矩阵卡106A和108A分别与冗余路由器矩阵卡106B和108B基本相同。但是，需要注意的是，存在于第一路由器矩阵卡上的路由引擎与存在于冗余路由器矩阵卡上的路由引擎基本相同。
如在图1中可以进一步了解，将第一广播路由器部件102的第一路由器矩阵卡102A、第二广播路由器部件104的第一路由器矩阵卡104A、第三广播路由器部件106的第一路由器矩阵卡106A和第四广播路由器部件108的第一路由器矩阵卡108A一起耦合到符合完全连接的拓扑结构的路由器矩阵卡的第一配置中。同样地，将第一广播路由器部件102的冗余路由器矩阵卡102B、第二广播路由器部件104的冗余路由器矩阵卡104B、第三广播路由器部件106的冗余路由器矩阵卡106B和第四广播路由器部件108的冗余路由器矩阵卡108B一起耦合到类似于第一配置的、符合完全连接的拓扑结构的第二配置中。在完全连接的拓扑结构中，通过分离的链路，将路由器矩阵卡的配置中的每个路由器矩阵卡耦合到形成路由器矩阵卡的部分配置的每个和全部其它路由器矩阵卡。
因此，对于路由器矩阵卡的第一配置，第一、第二和第三双向链路110、112和114将存在于第一广播路由器部件102的机架102C中的第一路由器矩阵卡102A分别耦合到存在于第二广播路由器部件104的机架104C中的第一路由器矩阵卡104A、存在于第三广播路由器部件106的机架106C中的第一路由器矩阵卡106A、和存在于第四广播路由器部件108的机架108C中的第一路由器矩阵卡108A。此外，第四和第五双向链路116和118将存在于第二广播路由器部件104的机架104C中的第一路由器矩阵卡104A分别耦合到存在于第三广播路由器部件106的机架106C中的第一路由器矩阵卡106A和存在于第四广播路由器部件108的机架108C中的第一路由器矩阵卡108A。最后，第六双向链路120将存在于第三广播路由器部件106的机架106C中的第一路由器矩阵卡106A耦合到存在于第四广播路由器部件108的机架108C中的第一路由器矩阵卡108A。
同样地，对于路由器矩阵卡的第二配置，第一、第二和第三双向链路122、124和126将存在于第一广播路由器部件102的机架102C中的冗余路由器矩阵卡102B分别耦合到存在于第二广播路由器部件104的机架104C中的冗余路由器矩阵卡104B、存在于第三广播路由器部件106的机架106C中的冗余路由器矩阵卡106B、和存在于第四广播路由器部件108的机架108C中的冗余路由器矩阵卡108B。此外，第四和第五双向链路128和130将存在于第二广播路由器部件104的机架104C中的冗余路由器矩阵卡104B分别耦合到存在于第三广播路由器部件106的机架106C中的冗余路由器矩阵卡106B和存在于第四广播路由器部件108的机架108C中的冗余路由器矩阵卡108B。最后，第六双向链路132将存在于第三广播路由器部件106的机架106C中的冗余路由器矩阵卡106B耦合到存在于第四广播路由器部件108的机架108C中的冗余路由器矩阵卡108B。
现在将更加详细地描述第一、第二、第三和第四广播路由器部件102、104、106和108。图2示出了第一广播路由器部件102。如先前所阐述的，第一广播路由器部件102包括第一路由器矩阵卡102A和冗余路由器矩阵卡102B，通过第一广播路由器部件102的机架102C(在图2中未示出)可滑动容纳并且可支持安装第一路由器矩阵卡102A和冗余路由器矩阵卡102B中的每个。通过机架102还可以滑动容纳并且支持安装输入卡136-1至136-N和输出卡138-1至138-M。将每个输入卡136-1至136-N耦合到第一路由器矩阵卡102A和冗余路由器矩阵卡102B。同样地，将每个输出卡138-1至138-M耦合到第一路由器矩阵卡102A和冗余路由器矩阵卡102B。当然，尽管在图2中示出了离散输入和输出卡136-1至136-N和138-1至138-M，但是需要清楚了解地是，如果需要，存在于输入和输出卡(例如，输入卡136-1和输出卡138-1)上的功能可以替换到单独的输入/输出(“I/O”)卡上。此外，尽管图2示出了离散输入和输出卡136-1至136-N和138-1至138-M，但是完全可以设想，根据其上的可用空间，存在于输入卡(例如，输入卡136-1)、输出卡(例如，输出卡138-1)、或输入卡和输出卡(例如，输入卡136-1和输出卡138-1)上的所有或部分功能可以改为存在于第一路由器矩阵卡102A、冗余路由器矩阵卡102B或一些它们的组合上。
输入信号选择电路(未示出)存在于每个输入卡136-1至136-N上。输入信号选择电路从其接收的多个输入信号中选择一个输入信号，从而发送给第一路由器矩阵卡102A和冗余路由器矩阵卡102B。通常，输入信号选择电路用于在符合美国声学工程学会-11(“AES-11”)标准的输入数字音频数据流和符合AES-10标准中所规定的多信道数字音频接口(“MADI”)标准的输入数字音频数据流之间进行选择。在这一点上，需要注意的是MADI输入数字音频数据流可以包含多达32个AES数字音频数据流，并且到输入选择电路的每个输入应该典型地包含单个AES数字音频数据流，先前已经通过提取电路(也未示出)从MADI输入数字音频数据流中提取了所述单个AES数字音频数据流。当然，这样的构造纯粹是举例，并且完全可以设想，如果第一广播路由器部件102替换构造用来将单一类型的数字音频数据接收为到其的输入，则不需要输入信号选择电路。
由于存在于每个输入卡136-1至136-N上的输入选择电路选择将发送到每个第一和冗余路由器矩阵卡102A和102B的输入数字音频流，所以每个第一和冗余路由器矩阵卡102A和102B分别从输入卡136-1至136-N接收输入数字音频信号1至N。路由引擎(“RE”)140、发送扩展端口(“EXP”)146、第一、第二和第三接收扩展端口(未示出)、第一主时钟(“CLK-A”)134和第一状态机(“SM”)148存在于第一路由器矩阵卡102A上。将从输入卡136-1至136-N传播的输入数字音频流1至N发送到路由引擎140和发送扩展端口146。在先前并入作为参考的序列号为10/＿＿(代理人案号IU020160)的同时待审美国专利申请中更为详细地描述了路由引擎140和发送扩展端口146的操作。但是，简单地来说，将发送扩展端口146接收的N个输入数字音频数据流转发给第二路由器矩阵部件104的第一路由器矩阵卡104A、第三路由器矩阵部件106的第一路由器矩阵卡106A、和第四路由器矩阵部件108的第一路由器矩阵卡108A。同样地，路由器矩阵卡104A、106A和108A具有发送扩展端口，所述发送扩展端口将其分别接收的输入数字音频数据流N+1至2N、2N+1至3N和3N+1至4N发送到路由引擎140。
将输入卡136-1至136-N输出的输入数字音频流1至N与从第二、第三和第四广播路由器部件104、106和108分别接收的输入数字音频数据流N+1至2N、2N+1至3N和3N+1至4N一起作为输入提供给路由引擎140。存在于路由引擎140上的信号选择功能能够将M个输出中的每个连接到从4N个输入选择的一个输入。通过控制电路(也未示出)来控制对与M个输出的每个相连接的4N个输入中的特定输入的选择。从路由引擎140中，将M个输出数字音频数据流的每个传送给输出卡138-1至138-M中的一个对应输出卡。存在于每个输出卡138-1至138-M上的是输出信号选择电路(未示出)，所述输出信号选择电路从由第一路由器矩阵卡102A接收的第一输出数字音频数据流和第二路由器矩阵卡102B接收的第二输出数字音频数据流中，选择将输出给第一广播路由器部件102的数字音频数据流。
如先前所阐述的，第一主时钟134和第一状态机148也存在于第一广播路由器部件102的第一路由器矩阵卡102A上。如将在下文中更全面地描述，第一主时钟134将第一公共时钟信号提供给广播路由器100的所有时钟需求部件。如在此处所公开的，将每个广播路由器部件102、104、106和108的输入和输出卡指定为时钟需求部件。但是，上述公开纯粹是举例，并且完全可以设想，其它部件(包括在附图中所示出的部件和/或为了简化说明而省略的部件)也可以是时钟需求部件。因此，将第一主时钟134生成的第一公共时钟信号绑定到每一个输入卡136-1至136-N和输出卡138-1至138-M的时钟输入CLK-A。如果将第一主时钟134生成的第一公共时钟信号绑定到每个输入卡142-1至142-N和输出卡144-1至144-M的时钟输入CLK-A，通过链路110将所述第一公共时钟也发送给第二广播路由器部件104。使用各种技术，也可以设想将第一主时钟134生成的第一公共时钟信号分配给其他广播路由器部件，例如，广播路由器部件104。如果将第一公共时钟信号CLK-A添加到数据信号，第一主时钟最好将第一公共时钟信号CLK-A发送给发送扩展端口146，其中通过链路110将所述数据信号发送给存在于第一路由器矩阵卡104A上的接收扩展端口。一旦数据信号到达第一路由器矩阵卡104A，从数据信号中提取第一公共时钟信号CLK-A，以便随后分配给第一路由器矩阵卡104A的时钟需求部件。或者设想可以通过使用离散线路(例如，导电线或光纤)的链路110来发送第一公共时钟信号CLK-A，以便通过将一条线路添加到一条或多条单独或共同形成链路110的现有线路(例如，将传送第一公共时钟信号的线路和传送数字音频数据信号的线路从发送扩展端口146缠绕到第二广播路由器部件104)，从而专门传送第一公共时钟信号。以类似的方式，通过链路112和114将第一主时钟134的输出分别发送给第三和第四广播路由器部件106和108，以便也将第一公共时钟信号分配给所有的输入和输出卡。当然，尽管图2示出了仅将输入和输出卡作为时钟需求部件，完全可以设想，图2中所示的第一广播路由器部件102的其它部件，以及为了简化说明而在图2中省略的第一广播路由器部件102的部件都可以是具有耦合到第一主时钟134的CLK-A输入的时钟需求部件。
通过第一状态机148来控制第一主时钟134。在图2中可以进一步了解，状态机148具有耦合到路由引擎140的第一输入端、耦合到发送扩展端口146的第二输入端、耦合到存在于第二广播路由器部件104的冗余路由矩阵卡104B的路由引擎150的第三输入端、耦合到存在于第二广播路由器部件104的冗余路由矩阵卡104B的发送扩展端口152的第四输入端、和耦合到第一主时钟134的输出端。如在此所描述的，通过链路110和122，将开始于第二广播路由器部件104的第二路由器矩阵卡104B的第三和第四输入端分别耦合到状态机148。但是，完全可以设想，可以改为通过其它的链路将第三和第四输入端耦合到状态机148，如果需要，也可以通过链路110或链路122将这两个输入端耦合到状态机148。此外，尽管在下文中更加全面地描述了状态机148的操作的具体细节，但是简要的来说，第一状态机148根据耦合到其第一、第二、第三和第四输入端的路由引擎140、发送扩展端口146、路由引擎150和发送扩展端口152的操作条件，选择性地启动/停止第一主时钟134。
在图2所示的第一路由器矩阵卡102A的四个部件中，冗余路由器矩阵卡102B仅包括发送扩展端口(未示出)和路由引擎(也未示出)，所述发送扩展端口被耦合用于从输入卡136-1至136-N接收数字音频数据输入信号1至N，而所述路由引擎被耦合用于从输入卡136-1至136-N接收数字音频数据信号1至N、通过链路122从冗余路由器矩阵卡104B接收数字音频数据信号N+1至23N、通过链路124从冗余路由器矩阵卡106B接收数字音频数据信号2N+1至3N、以及通过链路126从冗余路由器矩阵卡108B接收数字音频数据信号3N+1至4N。路由引擎进一步包括分别耦合到输出卡1至M的M个输出端。存在于路由引擎中的信号选择功能将M个输出端的每个连接到从4N个输入端中选择的一个输入端。对存在于第一路由器矩阵卡102A上的路由引擎140和存在于冗余路由器矩阵卡102B的路由引擎执行相同的控制，从而第一路由器矩阵卡102A的M个输出数字音频数据流与冗余路由器矩阵卡102B的M个输出数字音频数据流相同。
图3示出了第二广播路由器部件104。如先前所阐述的，第二广播路由器部件104包括第一路由器矩阵卡104A和冗余路由器矩阵卡104B，在第二广播路由器部件104的机架104C(在图3中未示出)中可滑动容纳并可支持安装第一路由器矩阵卡104A和冗余路由器矩阵卡104B中的每个。在机架104中也可以滑动容纳并可支持安装输入卡142-1至142-N和输出卡144-1至144-M。将每个输入卡142-1至142-N耦合到第一路由器矩阵卡104A和冗余路由器矩阵卡104B。同样地，将每个输出卡144-1至144-M耦合到第一路由器矩阵卡104A和冗余路由器矩阵卡104B。当然，在图3中示出的是离散的输入和输出卡142-1至142-N和144-1至144-M，但是需要清楚地理解的是，如果需要，存在于输入卡和输出卡(例如，输入卡142-1和输出卡144-1)上的功能也可以改为存在于单独的I/O卡上。此外，尽管图3示出了离散的输入和数促卡142-1至142-N和144-1至144-M，但是完全可以设想，取决于其上的可用空间，图示为存在于输入卡(例如输入卡142-1)、输出卡(例如输出卡144-1)、或这两者上的全部或部分功能可以改为存在于第一路由器矩阵卡104A、冗余路由器矩阵卡104B或它们的某些结合上。
存在于每一个输入卡142-1到142-N上的是输入信号选择电路(未示出)。该输入信号选择电路从其接收的多个输入信号中选择将要被传送到第一路由器矩阵卡104A和冗余路由器矩阵卡104B两者的输入信号。通常，输入选择电路用于在符合AES-11标准的输入数字音频数据流和符合AES-10标准中所规定的MADI标准的输入数字音频数据流之间进行选择。在这一点上再次需要注意的是MADI输入数字音频数据流可以包含符合32AES的数字音频数据流，并且到输入选择电路的每个输入应该代表性地包含单独的AES数字音频数据流，先前已经通过提取电路(也未示出)从MADI输入数字音频数据流中提取了所述单独的AES数字音频数据流。当然，这样的构造纯粹是举例，并且完全可以设想，可以从单独的一个输入卡142-1至142-N中接收N+1至2N个输入数字音频数据流中的多个。
由于存在于每个输入卡142-1至142-N上的输入选择电路选择将发送到每个第一和冗余路由器矩阵卡104A和104B的输入数字音频数据流，所以每个第一和冗余路由器矩阵卡104A和104B分别从输入卡142-1至142-N接收输入数字音频信号N+1至2N。路由引擎150、发送扩展端口152、第一、第二和第三接收扩展端口(未示出)、第二主时钟(“CLK-B”)154和状态机156存在于冗余路由器矩阵卡104A上。将分别从输入卡142-1至142-N传播的输入数字音频流N+1至2N发送到路由引擎150和发送扩展端口152。如先前所记录的，在先前全文引用作为参考的序列号为10/＿＿_(代理人案号IU020160)的同时待审美国专利申请中更为详细地描述了路由引擎150和发送扩展端口152的操作。但是，简单的来说就是将发送扩展端口152接收的输入数字音频数据流N+1至2N发送给第一路由器矩阵部件102的冗余路由器矩阵卡102B、第三路由器矩阵部件106的冗余路由器矩阵卡106B和第四路由器矩阵部件108的冗余路由器矩阵卡108B。同样地，路由器矩阵卡102B、106B和108B具有发送扩展端口，所述发送扩展端口将其分别接收的输入数字音频数据流1至N、2N+1至3N和3N+1至4N发送到路由引擎150。
将从输入卡142-1至142-N传播的N+1至2N个输入数字音频流与分别从第一、第三和第四广播路由器部件102、106和108接收的输入数字音频数据流1至N、2N+1至3N和3N+1至4N一起作为输入提供给路由引擎150。存在于路由引擎150上的信号选择功能能够将M个输出中的每个连接到从4N个输入选择的一个输入。通过控制电路(也未示出)来控制对与M个输出的每个相连接的4N个输入中的特定输入的选择。从路由引擎150中，将M个输出数字音频数据流的每个传播给输出卡144-1至144-M中的一个对应输出卡。存在于每个输出卡144-1至144-M上的是输出信号选择电路(未示出)，所述输出信号选择电路从从第一路由器矩阵卡104A接收的第一输出数字音频数据流和从第二路由器矩阵卡104B接收的第二输出数字音频数据流中，选择将输出给第二广播路由器部件104的数字音频数据流。
如先前所阐述的，第二主时钟154和第一状态机156也存在于第二广播路由器部件104的第二路由器矩阵卡104B上。如将在下文中所更全面描述的，第二主时钟154将第二(冗余)公共时钟信号提供给广播路由器100的所有时钟需求部件。因此，将第二主时钟154的输出绑定到每一个输入卡142-1至142-N和输出卡144-1至144-M的时钟输入CLK-B。如果将第二主时钟154的输出绑定到每个输入卡136-1至136-N和输出卡138-1至138-M的时钟输入CLK-B，则通过链路122将所述输出也发送给第一广播路由器部件102。如果将第二公共时钟信号CLK-B添加到数据信号，第二主时钟最好将第二公共时钟信号CLK-B发送给发送扩展端口152，其中通过链路122将所述数据信号发送给存在于第一路由器矩阵卡102A上的接收扩展端口。一旦数据信号到达第一路由器矩阵卡102A，从数据信号中提取第二公共时钟信号CLK-B，以便随后分配给第一路由器矩阵卡102A的时钟需求部件。或者设想可以通过使用离散线路(例如，导电线或光纤)的链路124来发送第二公共时钟信号CLK-B，以便通过将一条线路添加到一条或多条单独或共同形成链路124的现有线路(例如，将传送第一公共时钟信号的线路和传送数字音频数据信号N+1至2N的线路从发送扩展端口152缠绕到第一广播路由器部件104)，从而专门传送第二公共时钟信号。同样地，通过链路128和130将第二主时钟154的输出也分别发送给第三和第四广播路由器部件106和108，以便也将第二公共时钟信号分配给所有的输入和输出卡。当然，尽管图3示出了仅将输入和输出卡作为时钟需求部件，完全可以设想，图3中所示的第二广播路由器部件104的其它部件，以及为了简化说明而在图3中省略的第二广播路由器部件104的部件都可以是具有耦合到第二主时钟154的CLK-B输入的时钟需求部件。但是，需要紧记的是，多机架全冗余线性可扩展广播路由器100的所有时钟需求部件分别应该同时包括分别耦合到第一主时钟134和第二主时钟154的CLK-A和CLK-B。
通过状态机156来控制第二主时钟154。在图3中可以进一步了解，状态机156具有耦合到路由引擎150的第一输入端、耦合到发送扩展端口152的第二输入端、耦合到存在于第一广播路由器部件102的第一路由矩阵卡102A上的路由引擎140的第三输入端、耦合到存在于第一广播路由器部件102的第一路由矩阵卡102A的发送扩展端口146的第四输入端、和耦合到第二主时钟154的输出端。如在此所描述的，通过链路122和110，将开始于第一广播路由器部件102的第一路由器矩阵卡102A的第三和第四输入端分别耦合到状态机156。但是，完全可以设想，可以改为通过其它的链路将第三和第四输入端耦合到状态机156，如果需要，也可以通过链路110或链路122将这两个输入端耦合到状态机156。此外，尽管在下文中更加全面地描述了状态机156的操作的具体细节，但是简要的来说，状态机156根据与其耦合的路由引擎150、发送扩展端口152、路由引擎140和发送扩展端口146的操作条件，选择性地启动/停止第二主时钟154。
在图3所示的冗余路由器矩阵卡104B的四个部件中，第一路由器矩阵卡104A仅包括发送扩展端口(未示出)和路由引擎(也未示出)，所述发送扩展端口被耦合用于从输入卡142-1至142-N接收数字音频数据输入信号N+1至2N，而所述路由引擎被耦合用于从输入卡142-1至142-N接收数字音频数据信号N+1至2N、通过链路110从第一路由器矩阵卡102A接收数字音频数据信号1至N、通过链路116从第一路由器矩阵卡106A接收数字音频信号2N+1至3N、以及通过链路118从第一路由器矩阵卡108A接收数字音频信号3N+1至4N。路由引擎进一步包括分别耦合到输出卡1至M的M个输出端。存在于路由引擎中的信号选择功能将M个输出端的每个连接到从4N个输入端中选择的一个输入端。对存在于冗余路由器矩阵卡104B上的路由引擎150和存在于第一路由器矩阵卡104A上的第一引擎执行相同的控制，从而第一路由器矩阵卡104A的M个输出数字音频数据流与冗余路由器矩阵卡104B的M个输出数字音频数据流相同。
第三和第四广播路由器部件106和108彼此大致相同，并且与第一和第二广播路由器部件102和104稍微相似。如先前所阐述的，第三广播路由器部件106包括第一路由器矩阵卡106A和冗余路由器矩阵卡106B，通过机架106C可滑动容纳或可支持安装第一路由器矩阵卡106A和冗余路由器矩阵卡106B之中的每个。同样地，第四广播路由器部件108包括第一路由器矩阵卡108A和冗余路由器矩阵卡108B，通过机架108C可滑动容纳或可支持安装第一路由器矩阵卡108A和冗余路由器矩阵卡108B之中的每个。同样地，将第三广播路由器部件106的第一和冗余路由器矩阵卡106A和106B，以及第四广播路由器部件108的第一和冗余路由器矩阵卡108A和108B大致相同地构造到第一广播路由器部件102地冗余路由器矩阵卡102B和/或第二广播路由器部件104地第一路由器矩阵卡104A。换而言之，第一路由器矩阵卡106A和108A和冗余路由器矩阵卡106B和108B都包括发送扩展端口、路由引擎和多个接收扩展端口，但是不包括主时钟和状态机。
第三和第四广播路由器部件106和108之中的每个进一步包括N个输入卡和M个输出卡，通过机架106C和108C分别可滑动容纳和可支持安装所有的输入卡和输入卡。将第三广播路由器部件106的每个输入和输出卡耦合到每个第一路由器矩阵卡106A和冗余路由器矩阵卡106B。同样地，将第四广播路由器部件108的每个输入和输出卡耦合到每个第一路由器矩阵卡108A和冗余路由器矩阵卡108B。类似于第一和第二广播路由器部件102和104的输入和输出卡，第三和第四广播路由器部件106和108的每个输入和输出卡分别包括绑定到第一和第二主时钟134和154的CLK-A输入和CLK-B输入。更具体的来说，通过链路112将第三广播路由器部件106的输入和输出卡绑定到第一主时钟134并且通过链路128将其绑定到第二主时钟154，而通过链路114将第四广播路由器部件108的输入和输出卡绑定到第一主时钟134并且通过链路130将其绑定到第二主时钟154。
如先前所阐述的，存在于多机架广播路由器100的每个机架102C、104C、106C和108C上的时钟需求部件被耦合用于接收公共时钟信号，例如，第一主时钟134所生成的CLK-A信号。存在于多机架广播路由器100的每个机架102C、104C、106C和108C上的时钟需求部件还进一步被耦合用于接收冗余公共时钟信号，例如，第一主时钟154所生成的CLK-B信号。但是，要以以下方式来处理冗余：任何路由器矩阵卡(例如路由器矩阵卡102A)或任何机架(例如机架104B)的无效都能够不导致整个广播路由器100的无效。以下的表I示出了为了实现这个结果而执行的逻辑。如在以下表I中所使用的广播路由器部件的路由器矩阵卡，其在不仅存在而且运行路由器矩阵卡的时候视为“OK”。此外，在从存在于路由器矩阵卡上的具有发送扩展端口的主时钟中接收的时钟信号的频率相对稳定时，发送扩展端口被示为“锁定”。
第一路由器矩阵卡102AOK  TX端口146锁定 冗余路由器矩阵卡104BOK  TX端口152锁定   主时钟 路由器状态
    是     是     无关     无关   时钟134   全部
    是     否     是     是   时钟154   全部
    否     无关     是     是   时钟154   全部
    是     否     是     否   时钟134   部分
    否     无关     是     否   时钟154   部分
    否     无关     否     无关   无   无
表I
如先前所阐述的，通过根据表I所列举的要求来执行公共时钟信号的冗余，任何路由器矩阵卡(例如路由器矩阵卡102A)或任何机架(例如机架104B)的无效都能够不导致整个广播路由器100的无效。更具体的来说，如果第一广播路由器102工作正常，即，路由器矩阵卡102准备就绪并且发送扩展端口146被锁定，则第一主时钟134将时钟信号CLK-A作为公共时钟信号分配给多机架广播路由器100的所有时钟需求部件，从而使多机架广播路由器100能够以完全状态运行。但是，如果第一路由器矩阵卡102A由于发送扩展端口146未锁定而无效，尽管第一主时钟仍然可以生成时钟信号CLK-A，也不能将时钟信号分配给整个多机架广播路由器100。在这种情况下，如果冗余路由器矩阵卡104B准备就绪，并且发送扩展端口152被锁定，则第二主时钟154可以将时钟信号CLK-B作为公共时钟信号分配给多机架路由器100的所有时钟需求部件，从而使多机架广播路由器100能够以完全状态继续运行。同样地，如果第一路由器矩阵卡102无效，例如，如果第一路由器矩阵卡102A丢失了，第一主时钟134将不能提供时钟信号CLK-A。在这种情况下，如果冗余路由器矩阵卡104B准备就绪并且发送扩展端口152被锁定，无论是否锁定了发送扩展端口146，第二主时钟154都可以将时钟信号CLK-B作为公共时钟信号再次分配给多机架路由器100的所有时钟需求部件，从而使多机架广播路由器100能够以完全状态继续运行。
如果第一路由器矩阵卡102A准备就绪而发送扩展端口146和发送扩展端口152都未被锁定，则第一主时钟134将成为多机架广播路由器100的主时钟。尽管第一主时钟134仍然能够生成时钟信号CLK-A，但是不能将时钟信号CLK-A分配给多机架广播路由器100的其它机架。由于只有广播路由器部件102的时钟需求部件将具有公共时钟信号，所以多机架广播路由器100将部分状态运行。另一方面，如果第一路由器矩阵卡102A无效，冗余路由器矩阵卡104B仍然准备就绪，而发送扩展端口152未被锁定，则第二主时钟154将成为多机架广播路由器100的主时钟。尽管第二主时钟154仍然能够生成时钟信号CLK-B，但是不能将时钟信号CLK-B分配给多机架广播路由器100的其它机架。由于只有广播路由器部件104的时钟需求部件将具有公共时钟信号，所以多机架广播路由器100将再次以部分状态运行。最后，如果第一路由器矩阵卡102A和冗余路由器矩阵卡104B都无效，则多机架广播路由器将没有主时钟。由于没有公共时钟信号可以提供给多机架广播路由器100的时钟需求部件，所以多机架广播路由器100将完全无效。
使用布尔逻辑来执行上述表I。但是，在这样做时，将会出现不理想的行为。最好能让第一或冗余路由器矩阵卡的拆取和插入不会导致路由器的输出中的任何缺陷。非故障(non-glitching)时钟复用电路的使用将解决很多问题，所述非故障时钟复用电路用于在锁定状态与非锁定状态之间进行切换，并且用于在时钟之间进行切换。当主时钟134和154具有稍微不同的频率时，就会导致这个问题。当路由器矩阵卡移动或无效时，这个结果是无可避免的。但是，路由器矩阵卡的插入并不一定要导致这个问题。换而言之，重新插入的路由器矩阵卡最好直到需要它时才成为主卡。
在图4和5所示的状态图中示出了上述表I的示例性逻辑执行。更具体地，第一状态机148具有三个状态：第一(“主”(或“M”))状态158，其中第一状态机148将把信号CLK-A发送给多机架广播路由器100的所有时钟需求部件的指令发送给第一主时钟134；第二(“后备”(或“B”))状态160，其中第一状态机148将不把信号CLK-A发送给多机架广播路由器100的所有时钟需求部件的指令发送给第一主时钟134；和第三(“死(dead)”(或“D”))状态162，其中第一状态机148将再次把不将信号CLK-A发送给多机架广播路由器100的所有时钟需求部件的指令发送给第一主时钟134。最初，第一状态机处于第一状态158。在这个状态中，来自路由引擎140的输入表示第一路由器矩阵卡102A是存在并且运行的，而来自发送扩展端口146的输入表示其已被锁定。来自路由引擎150的输入和来自发送扩展端口146的输入是无关的。在第一状态158中，第一状态机148将信号发送给第一主时钟158，以指示第一主时钟158将公共时钟信号CLK-A提供给多机架广播路由器100的所有时钟需求部件。此外，由于多机架广播路由器100的所有时钟需求部件正在从第一主时钟134接收公共时钟信号CLK-A，所以广播路由器的状态为“全部”，即，所有的广播路由器部件102、104、106和108都正在运行。
无论第二主时钟154的操作条件如何，第一主时钟134将继续提供公共时钟信号CLK-A，知道路由引擎140或发送扩展端口146无效。如果来自路由引擎140的输入发生变化，则会出现路由引擎无效，从而这现在就意味者第一路由器矩阵卡102A不存在或者不再运行。如果来自发送扩展端口146的输入表示时钟信号不再连续，则会出现发送扩展端口无效。如果出现这些情况中的一种，第一状态机140将转变成第三状态162。在这个状态中，第一状态机148将信号发送给第一主时钟134，以便不将公共时钟信号CLK-A分配给多机架广播路由器100的时钟需求部件。在表I中可以看出，将根据第二状态机156的状态来确定在广播路由器100中，是否全部、部分或没有时钟需求部件将具有公共时钟信号。
第一状态机148将从第三状态162转变成第一状态158或第二状态160。当来自路由引擎140的输入再次表示第一路由器矩阵卡102A是存在并且运行的，并且来自发送扩展端口146的输入再次表示该端口被锁定时，将会出现这种转变。根据第二状态机156的情况来确定将出现的特定转变。更具体的来说，如果第二状态机156处于第一(“主”)状态164，则第二状态机156目前将信号发送给第二主时钟154，以便将公共时钟信号CLK-B分配给广播路由器100的时钟需求部件。如果第二主时钟正在分配公共时钟信号CLK-B，则到第一状态机148的第三和第四输入则表示冗余路由器矩阵卡104B准备就绪并且发送扩展端口152被锁定。相应地，如果第一状态机148将不分配公共时钟信号CLK-A的指令发送给第一主时钟时，则第一状态机148将转变成第三状态160。但是，如果第二状态机156处于任何其它的状态，第一状态机148将转变成第一状态158，在第一状态158中，第一状态机148将再次将信号发送给第一主时钟134，以便分配公共时钟信号CLK-A。
第一状态机148将从第二状态160转变成第三状态162或第一状态158。转变成第三状态162的发生可以与第二状态机156无关。具体来说，如果第一输入表示路由引擎140无效，或者如果第二输入表示发送扩展端口146无效，则第一状态机148将转变成第三状态162。另一方面，只有在第二状态机156正在进行转变时才会出现转变成第一状态158。具体来说，如果第二状态机156从第一状态164转变成第三状态168，到第一状态机148的第三或第四输入将表示冗余路由器矩阵卡104B未准备就绪，和/或发送扩展端口146未被锁定。
接下来参见图5，状态机具有四个状态：第一状态164，其中第二状态机156将把信号CLK-B发送给多机架广播路由器100的所有时钟需求部件的指令发送给第二主时钟154；第二状态166，其中第二状态机156将不把信号CLK-B发送给多机架广播路由器100的所有时钟需求部件的指令发送给第二主时钟154；第三状态168，其中第二状态机156再次将不把信号CLK-B发送给多机架广播路由器100的所有时钟需求部件的指令发送给第二主时钟154；和第四(“等待”(或“W”))状态160，其中第二状态机156再次将不把信号CLK-B发送给多机架广播路由器100的所有时钟需求部件的指令发送给第二主时钟154。最初，第二状态机156处于第二状态158。在这个状态中，来自路由引擎140的输入表示第一路由器矩阵卡102A是存在并且运行的，而且来自发送扩展端口146的输入表示其已被锁定。同样的，来自路由引擎150的输入表示冗余路由器矩阵卡104B是存在并且运行的，而且来自发送端口152的输入表示其已被锁定。在第二状态166中，第二状态机156将信号发送给第二主时钟154，以便指示第二主时钟154不将公共时钟信号CLK-B提供给多机架广播路由器100的所有时钟需求部件。
第二状态机148可以从第二状态166转变成第三状态168或第一状态164。转变成第三状态162可以与第二状态机156无关。具体地，如果来自路由引擎150的输入表示冗余路由器矩阵卡150无效，或来自发送扩展端口156的输入表示其不再被锁定，则状态机156将转变成第三状态168。在第三状168中，状态机156将再次发送指令到第二主时钟154，从而指示主时钟154别将公共时钟信号CLK-B分配给多机架广播路由器100的时钟需求部件。相反地，一旦第一状态机148从第一状态158或第二状态160转变成第三状态，则第二状态机166只能从第二状态166转变成第一状态164。一旦来自路由引擎140的输入表示第一路由器矩阵卡102A无效，或者来自发送扩展端口146的输入表示时钟信号不再连续，则建议第二状态机156进行这样的转变。如果出现这些情况当中的一种，第二状态机156将从第二状态166转变成第一状态164。在这个状态中，第二状态机156将信号发送给第二主时钟154，从而将公共时钟信号CLK-B分配给多机架广播路由器100的时钟需求部件。
第二状态机156只能从第一状态164转变成第三状态168。一旦第一状态机148从第一状态158或第二状态160转变成第三状态162，则将出现这种转变。一旦来自路由引擎140的输入表示第一路由器矩阵卡102A无效，或者来自发送扩展端口146的输入表示时钟信号不再恒定，则建议第二状态机156进行这样的转变。如果出现这些情况当中的一种，第二状态机156将从第一状态164转变成第三状态168。在这个状态中，第二状态机156将信号发送给第二主时钟154，从而不将公共时钟信号CLK-B分配给多机架广播路由器100的时钟需求部件。
第二状态机156只能从第三状态168转变成第四状态170。一旦来自路由引擎150的输入表示冗余路由器矩阵卡104B是存在并且运行的，并且/或者来自发送扩展端口152的输入表示该端口已被锁定，则仅会出现这样的转变。在第四状态170中，第二状态机156将信号发送给第二主时钟154，从而不将公共时钟信号CLK-B分配给广播路由器100的时钟需求部件。最后，第二状态机156可以从第四状态170转变成第一、第二和第三状态164、166和168中的任一状态。更具体地说，如果来自路由引擎140的输入表示第一路由器矩阵卡无效，和/或者来自发送扩展端口146的输入表示该端口未被锁定，则第二状态机156将转变成第一状态164。相反地，如果来自路由引擎140的输入表示第一路由器矩阵卡102A是存在并运行的，并且来自发送扩展端口146的输入表示该端口已被锁定，则第二状态机170将转变成第二状态166。最后，如果来自路由引擎150的输入表示冗余路由器矩阵卡104B是无效的，和/或来自发送扩展端口152的输入表示该端口未被锁定，则第二状态机170将转变成第三状态168。
当然，虽然在此已经示出和描述了本发明的优选实施例，但本领域的普通技术人员可以在不偏离本发明的精神或原理的情况下，作出各种各样的修改和其它改变。因此，本发明的保护范围不局限于此处所述的实施例，而是只由所附权利要求书来限定。

Claims (11)

1.一种多机架广播路由器(100)，包括：
第一机架(102C)，其中存在第一路由引擎(140)和至少一个时钟需求部件(136-1至136-N，138-1至138-M)；
第二机架(104C)，其中存在第二路由引擎和至少一个时钟需求部件(142-1至142-N，144-1至144-M)；
第一链路(110)，用于耦合存在于所述第一机架(102C)中的所述第一路由引擎(140)的输入端和存在于所述第二机架(104C)中的所述第二路由引擎的输入端；和
主时钟(134)，存在于所述第一机架(102C)中，所述主时钟(134)通过所述第一链路耦合到存在于所述第一机架(102C)中的所述至少一个时钟需求部件(136-1至136-N，138-1至138-M)和存在于所述第二机架(104C)中的所述至少一个时钟需求部件(142-1至142-N，144-1至144-M)，所述主时钟(134)将公共时钟信号提供给存在于所述第一机架(102C)中的所述至少一个时钟需求部件(136-1至136-N，138-1至138-M)以及存在于所述第二机架(104C)中的所述至少一个时钟需求部件(142-1至142-N，144-1至144-M)。
2.如权利要求1所述的装置，进一步包括：
可由所述第一支架(102C)支持安装的第一路由器矩阵卡(102A)，所述第一路由引擎(140)和所述主时钟(134)存在于所述第一路由器矩阵卡(102A)上；并且
其中所述至少一个时钟需求部件(136-1至136-N，138-1至138-M)进一步包括至少一个输入卡(136-1至136-N)和至少一个输出卡(138-1至138-M)。
3.如权利要求1所述的装置，进一步包括：
第三支架(106C)，其中存在第三路由引擎和至少一个时钟需求部件；
第二链路(112)，用于耦合存在于所述第一机架(102C)中的所述第一路由引擎(140)的所述输入端和存在于所述第三机架(106C)中的所述第三路由引擎的输入端，存在于所述第一机架(102C)中的所述主时钟通过所述第二链路(112)耦合到存在于所述第三机架(106C)中的所述至少一个时钟需求部件；
其中存在于所述第一机架(102C)中的所述主时钟(134)将所述公共时钟信号提供给存在于所述第三机架(106C)中的所述至少一个时钟需求部件。
4.如权利要求3所述的装置，进一步包括：
第三链路(116)，用于耦合存在于所述第二机架(104C)中的所述第二路由引擎的所述输入端和存在于所述第三机架(106C)中的所述第三路由引擎的所述输入端；
其中以完全连接的拓扑结构来设置存在于所述第一机架(102C)中的所述第一路由引擎(140)、存在于所述第二机架(104C)中的所述第二路由引擎和存在于所述第三机架(106C)中的所述第三路由引擎。
5.如权利要求4所述的装置，其中冗余路由引擎(150)存在于所述第一、第二和第三机架(102C、104C和106C)的每一个中。
6.如权利要求5所述的装置，进一步包括：
第四链路(122)，用于将存在于所述第一机架(102C)中的所述冗余路由引擎的输入端耦合到存在于所述第二机架(104C)中的所述冗余路由引擎(150)的输入端；
第五链路(124)，用于将存在于所述第一机架(102C)中的所述冗余路由引擎的所述输入端耦合到存在于所述第三机架(106C)中的所述冗余路由引擎的输入端；和
第六链路(128)，用于将存在于所述第二机架(104C)中的所述冗余路由引擎(150)的所述输入端耦合到存在于所述第三机架(106C)中的所述冗余路由引擎的所述输入端；
其中以第二完全连接的拓扑结构来设置存在于所述第一机架(102C)中的所述冗余路由引擎、存在于所述第二机架(104C)中的所述冗余路由引擎(150)和存在于所述第三机架(106C)中的所述冗余路由引擎。
7.一种多机架广播路由器(100)，包括：
第一机架(102C)，所述第一机架(102C)可支持安装第一路由器矩阵卡(102A)、冗余路由器矩阵卡(102B)、至少一个时钟需求输入卡(136-1至136-N)以及至少一个时钟需求输出卡(138-1至138-M)；
第二机架(104C)，所述第一机架(104C)可支持安装第一路由器矩阵卡(104A)、冗余路由器矩阵卡(104B)、至少一个时钟需求输入卡(142-1至142-N)以及至少一个时钟需求输出卡(144-1至144-M)；
存在于由所述第一机架(102C)可支持安装的所述第一路由器矩阵卡(102A)上的第一主时钟(134)，所述第一主时钟(134)耦合到由所述第一机架(102C)可支持安装的所述至少一个时钟需求输入卡(136-1至136-N)和所述至少一个时钟需求输出卡(138-1至138-M)，并且耦合到由所述第二机架(104C)可支持安装的所述至少一个时钟需求输入卡(142-1至142-N)和所述至少一个时钟需求输出卡(144-1至144-M)，所述第一主时钟(134)将公共时钟信号提供给由所述第一机架(102C)可支持安装的所述至少一个时钟需求输入卡(136-1至136-N)和所述至少一个时钟需求输出卡(138-1至138-M)，以及由所述第二机架(104C)可支持安装的所述至少一个时钟需求输入卡(142-1至142-N)和所述至少一个时钟需求输出卡(144-1至144-M)；
存在于由所述第二机架(104C)可支持安装的所述冗余路由器矩阵卡(104B)上的第二主时钟(154)，所述第二主时钟(154)耦合到由所述第一机架(102C)可支持安装的所述至少一个时钟需求输入卡(136-1至136-N)和所述至少一个时钟需求输出卡(138-1至138-M)，并且耦合到由所述第二机架(104C)可支持安装的所述至少一个时钟需求输入卡(142-1至142-N)和所述至少一个时钟需求输出卡(144-1至144-M)，所述第二主时钟(154)将冗余公共时钟信号提供给由所述第一机架(102C)可支持安装的所述至少一个时钟需求输入卡(136-1至136-N)和所述至少一个时钟需求输出卡(138-1至138-M)，以及由所述第二机架(104C)可支持安装的所述至少一个时钟需求输入卡(142-1至142-N)和所述至少一个时钟需求输出卡(144-1至144-M)；和
控制逻辑电路(148、156)，耦合到所述第一主时钟(134)和所述第二主时钟(154)，所述控制逻辑电路(148、156)确定所述第一主时钟(134)是否将要发出所述公共时钟信号或所述第二主时钟(154)是否将要发出所述冗余公共时钟信号。
8.如权利要求7所述的装置，其中所述控制逻辑电路(148、156)具有耦合到由所述第一机架(102C)可支持安装的所述第一路由器矩阵卡(102A)的第一输入端和耦合到由所述第二机架(104C)可支持安装的所述冗余路由器矩阵(104B)的第二输入端，根据通过所述第一输入端接收的第一信号和通过所述第二输入端接收的第二信号，所述控制逻辑电路(148、156)确定所述第一主时钟(134)是否将要发出所述公共时钟信号或所述第二主时钟(154)是否将要发出所述冗余公共时钟信号。
9.如权利要求8所述的装置，其中：
第一路由引擎(140)和第一发送扩展端口(146)存在于由所述第一机架(102C)可支持安装的所述第一路由器矩阵卡(102A)上；并且其中：
第二路由引擎(150)和第二发送扩展端口(152)存在于由所述第二机架(104C)可支持安装的所述冗余路由器矩阵卡(104A)上。
10.如权利要求9所述的装置，其中：
将到所述控制逻辑电路(148、156)的所述第一输入端耦合到所述第一路由引擎(140)，并且将到所述控制逻辑电路(148、156)的所述第二输入端耦合到所述第二路由引擎(150)，所述第一路由引擎(140)存在于由所述第一机架(102C)可支持安装的所述路由器矩阵卡(102A)上，所述第二路由引擎(150)存在于由所述第二机架(104C)可支持安装的所述冗余路由器矩阵卡(104B)上；并且其中
所述控制逻辑电路(148、156)具有耦合到所述发送扩展端口(146)的第三输入端和耦合到所述第二发送扩展端口(152)的第四输入端，所述发送扩展端口(146)存在于由所述第一机架(102C)可支持安装的所述路由器矩阵卡(102A)上，并且所述第二发送扩展端口(152)存在于由所述第二机架(104C)可支持安装的所述冗余路由器矩阵卡(104B)上；
根据通过所述第一输入端接收的所述第一信号、通过所述第二输入端接收的第二信号、通过所述第三输入端接收的所述第三信号和通过所述第四输入端接收的第四信号，所述控制逻辑电路(148、156)确定所述第一主时钟(134)是否将要发出所述公共时钟信号，或所述第二主时钟(154)是否将要发出所述冗余公共时钟信号。
11.如权利要求10所述的装置，其中所述控制逻辑电路(148、156)进一步包括：
第一状态机(148)，其存在于由所述第一机架(102C)可支持安装的所述第一路由器矩阵卡(102A)上；
第二状态机(156)，其存在于由所述第二机架(104C)可支持安装的所述冗余路由器矩阵卡(104B)上；
根据通过所述第一输入端接收的所述第一信号、通过所述第二输入端接收的第二信号、通过所述第三输入端接收的第三信号和通过所述第四输入端接收的第四信号，所述第一状态机(148)确定所述第一主时钟(134)是否将要发出所述公共时钟信号；并且
根据通过所述第一输入端接收的所述第一信号、通过所述第二输入端接收的第二信号、通过所述第三输入端接收的第三信号和通过所述第四输入端接收的第四信号，所述第二状态机(156)确定所述第二主时钟(154)是否将要发出所述冗余公共时钟信号；
其中一次只能发出所述公共时钟信号和所述冗余公共时钟信号中的一个。
CN03814567A 2002-06-21 2003-06-17 具有公共时钟的多机架广播路由器 Expired - Fee Related CN100583807C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US39084602P 2002-06-21 2002-06-21
US60/390,846 2002-06-21

Publications (2)

Publication Number Publication Date
CN1663196A true CN1663196A (zh) 2005-08-31
CN100583807C CN100583807C (zh) 2010-01-20

Family

ID=30000638

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03814567A Expired - Fee Related CN100583807C (zh) 2002-06-21 2003-06-17 具有公共时钟的多机架广播路由器

Country Status (8)

Country Link
US (1) US7167479B2 (zh)
EP (1) EP1522176A4 (zh)
JP (1) JP4388471B2 (zh)
KR (1) KR100991124B1 (zh)
CN (1) CN100583807C (zh)
AU (1) AU2003238265A1 (zh)
MX (1) MXPA04012479A (zh)
WO (1) WO2004002089A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102158411A (zh) * 2006-08-21 2011-08-17 丛林网络公司 具有多路光互连部件的多机架路由器
US8040902B1 (en) 2005-08-12 2011-10-18 Juniper Networks, Inc. Extending standalone router syntax to multi-chassis routers
CN1980192B (zh) * 2005-12-01 2011-10-26 丛林网络公司 多机架路由器中的不间断转发
US8149691B1 (en) 2005-11-16 2012-04-03 Juniper Networks, Inc. Push-based hierarchical state propagation within a multi-chassis network device

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7275081B1 (en) 2002-06-10 2007-09-25 Juniper Networks, Inc. Managing state information in a computing environment
EP1522172A4 (en) * 2002-06-21 2008-05-21 Thomson Licensing RADIO ROUTER WITH LINEAR EXTENSION
EP1634457B9 (en) 2003-06-16 2019-05-08 Thomson Licensing Encoding method and apparatus enabling fast channel change of compressed video
CN100544312C (zh) * 2003-08-15 2009-09-23 汤姆森特许公司 为非对称配置优化的广播路由器
WO2005020515A1 (en) * 2003-08-15 2005-03-03 Thomson Licensing S.A. Broadcast router with multiple expansion capabilities
US7739403B1 (en) 2003-10-03 2010-06-15 Juniper Networks, Inc. Synchronizing state information between control units
KR101095832B1 (ko) * 2004-06-16 2011-12-16 톰슨 라이센싱 비동기 신호를 라우팅하는 시스템 및 방법
US8116321B2 (en) 2004-06-16 2012-02-14 Thomson Licensing System and method for routing asynchronous signals
US8526446B2 (en) * 2005-02-04 2013-09-03 Level 3 Communications, Llc Ethernet-based systems and methods for improved network routing
US7552262B1 (en) * 2005-08-31 2009-06-23 Juniper Networks, Inc. Integration of an operative standalone router into a multi-chassis router
US7747999B1 (en) 2005-09-26 2010-06-29 Juniper Networks, Inc. Software installation in a multi-chassis network device
US8135857B1 (en) 2005-09-26 2012-03-13 Juniper Networks, Inc. Centralized configuration of a multi-chassis router
US9847953B2 (en) 2008-09-11 2017-12-19 Juniper Networks, Inc. Methods and apparatus related to virtualization of data center resources
US11271871B2 (en) 2008-09-11 2022-03-08 Juniper Networks, Inc. Methods and apparatus related to a flexible data center security architecture
US8755396B2 (en) * 2008-09-11 2014-06-17 Juniper Networks, Inc. Methods and apparatus related to flow control within a data center switch fabric
US20100061367A1 (en) * 2008-09-11 2010-03-11 Pradeep Sindhu Methods and apparatus related to lossless operation within a data center
US8335213B2 (en) * 2008-09-11 2012-12-18 Juniper Networks, Inc. Methods and apparatus related to low latency within a data center
US8265071B2 (en) 2008-09-11 2012-09-11 Juniper Networks, Inc. Methods and apparatus related to a flexible data center security architecture
US8730954B2 (en) 2008-09-11 2014-05-20 Juniper Networks, Inc. Methods and apparatus related to any-to-any connectivity within a data center
US8340088B2 (en) * 2008-09-11 2012-12-25 Juniper Networks, Inc. Methods and apparatus related to a low cost data center architecture
US9813252B2 (en) 2010-03-23 2017-11-07 Juniper Networks, Inc. Multicasting within a distributed control plane of a switch
US9240923B2 (en) 2010-03-23 2016-01-19 Juniper Networks, Inc. Methods and apparatus for automatically provisioning resources within a distributed control plane of a switch
US9282060B2 (en) 2010-12-15 2016-03-08 Juniper Networks, Inc. Methods and apparatus for dynamic resource management within a distributed control plane of a switch
US9258234B1 (en) 2012-12-28 2016-02-09 Juniper Networks, Inc. Dynamically adjusting liveliness detection intervals for periodic network communications
US9769017B1 (en) 2014-09-26 2017-09-19 Juniper Networks, Inc. Impending control plane disruption indication using forwarding plane liveliness detection protocols
US10374936B2 (en) 2015-12-30 2019-08-06 Juniper Networks, Inc. Reducing false alarms when using network keep-alive messages
US10397085B1 (en) 2016-06-30 2019-08-27 Juniper Networks, Inc. Offloading heartbeat responses message processing to a kernel of a network device
US11750441B1 (en) 2018-09-07 2023-09-05 Juniper Networks, Inc. Propagating node failure errors to TCP sockets
FR3131158B1 (fr) * 2021-12-21 2025-04-04 Thales Sa Système à base de matrice de redondance

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5396491A (en) * 1988-10-14 1995-03-07 Network Equipment Technologies, Inc. Self-routing switching element and fast packet switch
DE58907901D1 (de) * 1989-03-03 1994-07-21 Siemens Ag Verfahren und Schaltungsanordnung zum Weiterleiten von auf Zubringerleitungen übertragenen Nachrichtenpaketen über eine Paketvermittlungseinrichtung.
US5920704A (en) * 1991-03-29 1999-07-06 International Business Machines Corporation Dynamic routing switch apparatus with clocked signal regeneration
US6233702B1 (en) * 1992-12-17 2001-05-15 Compaq Computer Corporation Self-checked, lock step processor pairs
US5526344A (en) * 1994-04-15 1996-06-11 Dsc Communications Corporation Multi-service switch for a telecommunications network
US5668798A (en) * 1995-04-05 1997-09-16 International Business Machines Corporation Multiplexed TC sublayer for ATM switch
US6363078B1 (en) * 1998-03-31 2002-03-26 Alcatel Usa Sourcing, L.P. OC-3 delivery unit; path verification method
CN1514600A (zh) * 1999-02-23 2004-07-21 �йȲ��� 具有通用传递接口的多业务交换机
US6611526B1 (en) * 2000-05-08 2003-08-26 Adc Broadband Access Systems, Inc. System having a meshed backplane and process for transferring data therethrough
US6754171B1 (en) * 2000-05-18 2004-06-22 Enterasys Networks, Inc. Method and system for distributed clock failure protection in a packet switched network
US7159017B2 (en) * 2001-06-28 2007-01-02 Fujitsu Limited Routing mechanism for static load balancing in a partitioned computer system with a fully connected network
US7274702B2 (en) * 2001-11-27 2007-09-25 4198638 Canada Inc. Programmable interconnect system for scalable router

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8040902B1 (en) 2005-08-12 2011-10-18 Juniper Networks, Inc. Extending standalone router syntax to multi-chassis routers
US8149691B1 (en) 2005-11-16 2012-04-03 Juniper Networks, Inc. Push-based hierarchical state propagation within a multi-chassis network device
CN1980192B (zh) * 2005-12-01 2011-10-26 丛林网络公司 多机架路由器中的不间断转发
US8483048B2 (en) 2005-12-01 2013-07-09 Juniper Networks, Inc. Non-stop forwarding in a multi-chassis router
CN102158411A (zh) * 2006-08-21 2011-08-17 丛林网络公司 具有多路光互连部件的多机架路由器
CN102158411B (zh) * 2006-08-21 2014-02-05 丛林网络公司 具有多路光互连部件的多机架路由器

Also Published As

Publication number Publication date
MXPA04012479A (es) 2005-06-08
AU2003238265A1 (en) 2004-01-06
US7167479B2 (en) 2007-01-23
JP2005531211A (ja) 2005-10-13
WO2004002089A1 (en) 2003-12-31
EP1522176A1 (en) 2005-04-13
JP4388471B2 (ja) 2009-12-24
EP1522176A4 (en) 2009-12-23
KR100991124B1 (ko) 2010-11-02
US20050175017A1 (en) 2005-08-11
CN100583807C (zh) 2010-01-20
KR20050012823A (ko) 2005-02-02

Similar Documents

Publication Publication Date Title
CN1663196A (zh) 具有公共时钟的多机架广播路由器
JP3163069B2 (ja) スイッチ構造のアップグレード方法
CN1497911A (zh) 分组通信装置
CN1672370A (zh) 全冗余线性可扩展广播路由器
CN101355430A (zh) 交换框、集群路由器
CN1663170A (zh) 具有共享配置储存库的广播路由器
US7139928B1 (en) Method and system for providing redundancy within a network element
CN1941781A (zh) 用于可配置数据路径接口的方法和装置
KR101008195B1 (ko) 선형적으로 확장가능한 방송 라우터 장치
JP4220646B2 (ja) 通話路装置およびインタフェースユニット
CN1878067A (zh) 一种级连系统
KR100991413B1 (ko) 다수의 또는 중복된 기준 입력을 교대로 수신하도록 구성된 방송 라우터
CN1984003B (zh) 用于分布式通信设备中的装置和方法
CN1525706A (zh) 网络中继装置
CN1656466A (zh) 媒体服务器的底板结构
CN1516981A (zh) 用于转接通信连接的交换局及所属的方法
WO2024255444A1 (zh) 路径确定方法、装置及系统
JP2001257689A (ja) Ａｔｍスイッチ及びａｔｍ装置
CN1663165A (zh) 容错广播路由器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100120

Termination date: 20170617

CF01 Termination of patent right due to non-payment of annual fee