JP4693801B2 - コンデンサ切り替え回路 - Google Patents
コンデンサ切り替え回路 Download PDFInfo
- Publication number
- JP4693801B2 JP4693801B2 JP2007053576A JP2007053576A JP4693801B2 JP 4693801 B2 JP4693801 B2 JP 4693801B2 JP 2007053576 A JP2007053576 A JP 2007053576A JP 2007053576 A JP2007053576 A JP 2007053576A JP 4693801 B2 JP4693801 B2 JP 4693801B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- tuning
- semiconductor switch
- power source
- switching circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 15
- 230000008878 coupling Effects 0.000 claims description 8
- 238000010168 coupling process Methods 0.000 claims description 8
- 238000005859 coupling reaction Methods 0.000 claims description 8
- 239000002243 precursor Substances 0.000 claims description 2
- 238000005513 bias potential Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000009499 grossing Methods 0.000 description 1
Description
本発明は、全波受信機などの高周波回路に関し、さらに詳しくは、高周波同調回路の同調周波数を変更してバンド切り替えをする場合の同調用のコンデンサ切り替え回路に関する。
図１は従来の全波受信機などの高周波要部の回路図であり、同図においてＪ１はアンテナ端子、Ｌは整合トランス、Ｌ１は整合トランスの１次側、Ｌ２は整合トランスの２次側である。Ｌ２とＣ１、Ｃ２で同調回路を形成して、必要な周波数帯を選択する同調回路を形成する。
トランジスタＴＲ１１、ＴＲ１２は同調用コンデンサＣ１、Ｃ２をオン、オフすることにより同調周波数を切り替えるスイッチの役目をする。
トランジスタＴＲ１１、ＴＲ１２は同調用コンデンサＣ１、Ｃ２をオン、オフすることにより同調周波数を切り替えるスイッチの役目をする。
ＳＴＥＰ１にビット切り替え電圧を印加すると、この電圧がＲ１１を経てトランジスタＴＲ１１のベースに印加され、ＴＲ１１はオンとなり、同調コンデンサＣ１は、トランジスタＴＲ１１のコレクタを経て高周波的に接地されＬ２と同調回路を形成する。このＣ１の容量により同調周波数が決まる。
次に、ＳＴＥＰ１のビット切り替え電圧を０Ｖにして、ＳＴＥＰ２にビット切り替え電圧を印加すると、この電圧がＲ１２を経てトランジスタＴＲ１２のベースに印加され、ＴＲ１２はオンとなり、同調コンデンサＣ２は、トランジスタＴＲ１２のコレクタを経て高周波的に接地されＬ２と同調回路を形成する。このＣ２の容量により同調周波数が決まる。
このようにして、必要な同調回路を切り替えることができ、周波数帯を選択することができる。
このようにして、必要な同調回路を切り替えることができ、周波数帯を選択することができる。
図１に示す従来例では、トランジスタＴＲ１１がオンになる時、Ｃ１のコレクタ側の電位がバイアスＶｂ電位から０Ｖになり、トランジスタＴＲ１１がオフになる時には０Ｖからバイアス電位Ｖｂに変化するために切り替え時にノイズが発生して、受信機の音声出力よりノイズが出てしまう。
これを解決する方法としてスイッチ波形をなだらかにする目的でＴＲ１１のベースにコンデンサＣ１１を付ける方法があるがビット切り替え速度が遅くなる欠点がある。
本発明は、上述の点に鑑みて為されたものであって、ＴＲ１１のベースにコンデンサを付けることなく、切り替えスイッチのイイズ発生を無くして、受信機の音声出力からノイズを出さない回路を提供することを目的とする。
本発明では、上述の目的を達成するために次のように構成している。
すなわち、本発明は、出力電圧の絶対値が同じであって極性が異なる第一の電源および第二の電源と、高周波同調回路の同調周波数を決定する複数のコンデンサの個々の一端との間に個別に１つずつ配置されたスイッチの対を複数対備え、前記スイッチの対の何れも以下の要素で構成される。
(1) 前記第一の電源に一端が接続された第一の抵抗器
(2) 前記第一の抵抗器に並列に接続された第一のコンデンサ
(3) 前記第二の電源に一端が接続され、かつ抵抗値が前記第一の抵抗器と同じである第二の抵抗器
(4) 前記第二の抵抗器に並列に接続された第二のコンデンサ
(5) 前記第一の抵抗器の他端に一端が接続され、直流的な結合を介することなく駆動されて開閉する第一の半導体スイッチ
(6) 前記第二の抵抗器の他端に一端が接続され、前記直流的な結合を介することなく駆動されて前記第一の半導体スイッチと並行して開閉する第二の半導体スイッチ
(7) 前記第一の半導体スイッチの他端と前記第二の半導体スイッチの他端とを直流的に接地する第三の抵抗器
(1) 前記第一の電源に一端が接続された第一の抵抗器
(2) 前記第一の抵抗器に並列に接続された第一のコンデンサ
(3) 前記第二の電源に一端が接続され、かつ抵抗値が前記第一の抵抗器と同じである第二の抵抗器
(4) 前記第二の抵抗器に並列に接続された第二のコンデンサ
(5) 前記第一の抵抗器の他端に一端が接続され、直流的な結合を介することなく駆動されて開閉する第一の半導体スイッチ
(6) 前記第二の抵抗器の他端に一端が接続され、前記直流的な結合を介することなく駆動されて前記第一の半導体スイッチと並行して開閉する第二の半導体スイッチ
(7) 前記第一の半導体スイッチの他端と前記第二の半導体スイッチの他端とを直流的に接地する第三の抵抗器
また、本発明は、前記スイッチの対の何れも、前駆第一の半導体スイッチの駆動を前記直流的な結合を介することなく行う第一のフォトトランジスタと、前記第二の半導体スイッチの駆動を前記直流的な結合を介することなく行う第二のフォトトランジスタとを有することによって構成される。
本発明によれば、高周波同調回路において、同調用コンデンサを切り替えても、切り替えのノイズが発生せず、受信機の音声出力よりノイズが出ることはなくなる。
以下、図面によって本発明の実施例について、詳細に説明する。
図２は、本発明の高周波要部の回路図であり、図１の従来例に対応する部分には、同一の参照符号を付す。
同図においてＪ１はアンテナ端子、Ｌは整合トランス、Ｌ１は整合トランスの１次側、Ｌ２は整合トランスの２次側である。Ｌ２とＣ１、Ｃ２で同調回路を形成して、必要な周波数帯を選択する同調回路を形成する。フォトトランジスタＵ２１,Ｕ２２は同調用コンデンサＣ１を、フォトトランジスタＵ２３,Ｕ２４は同調用コンデンサＣ２をオン、オフすることにより同調周波数を選択するスイッチの役目をする。Ｕ２１,Ｕ２２およびＵ２３,Ｕ２４には図の様にプラス電源とマイナス電源を印加して、この電源の中点電位が同調コンデンサＣ１、Ｃ２のバイアス電位とする。
ＳＴＥＰ１にビット切り替え電圧印加すると、Ｒ２５を経てフォトトランジスタＵ２１,Ｕ２２に印加されＵ２１,Ｕ２２がオンとなり、プラス電源からマイナス電源へ抵抗器Ｒ２２,Ｒ２１を経て電流が流れるが、Ｒ２１＝Ｒ２２のとき、Ｃ１の電位は変わらないので切り替えのノイズが発生することはなく、受信機の音声出力からのノイズが出ることはない。
ビット切り替え電圧がＣＭＯＳあるいはＴＴＬレベルの場合に対応するため駆動する回路をフォトトランジスタとした。
ビット切り替え電圧がＣＭＯＳあるいはＴＴＬレベルの場合に対応するため駆動する回路をフォトトランジスタとした。
次に、ＳＴＥＰ１のビット切り替え電圧を０として、ＳＴＥＰ２にビット切り替え電圧印加すると、Ｒ２６を経てフォトトランジスタＵ２３,Ｕ２４に印加されＵ２３,Ｕ２４がオンとなり、プラス電源からマイナス電源へ抵抗器Ｒ２４,Ｒ２３を経て電流が流れるが、Ｒ２４＝Ｒ２３のとき、Ｃ２の電位は変わらないので切り替えのノイズが発生することはなく、受信機の音声出力からのノイズが出ることはない。
ビット切り替え電圧がＣＭＯＳあるいはＴＴＬレベルの場合に対応するため駆動する回路をフォトトランジスタとした。
ビット切り替え電圧がＣＭＯＳあるいはＴＴＬレベルの場合に対応するため駆動する回路をフォトトランジスタとした。
図３は他の実施例である。この例では、同調用コンデンサＣ１およびＣ２を切り替えるのにトランジスタＴＲ３１,ＴＲ３２およびＴＲ３３、ＴＲ３４を使用している。また、これらのトランジスタの電源に、プラス電源とマイナス電源を使用している。これらのトランジスタをオン、オフとするための駆動にフォトトランジスタを使用して、ビット切り替え電圧がＣＭＯＳあるいはＴＴＬレベルの場合に対応している。
次に実際の動作を説明する。ＳＴＥＰ１にビット切り替え電圧を印加すると、Ｒ３５を経てフォトトランジスタＵ３１,Ｕ３２に印加されＵ３１,Ｕ３２がオンとなると、ＴＲ３１、ＴＲ３２はオンとなり、プラス電源からマイナス電源へ抵抗器Ｒ３２,Ｒ３１を経て電流が流れるが、Ｒ３１＝Ｒ３２のとき、Ｃ１の電位は変わらないので切り替えのノイズが発生することはなく、受信機の音声出力からのノイズが出ることはない。
次に、ＳＴＥＰ１のビット切り替え電圧を０Ｖとして、ＳＴＥＰ２にビット切り替え電圧印加すると、Ｒ３６を経てフォトトランジスタＵ３３,Ｕ３４に印加されＵ３３,Ｕ３４がオンとなり、ＴＲ３３、ＴＲ３４はオンとなり、プラス電源からマイナス電源へ抵抗器Ｒ３３,Ｒ３４を経て電流が流れるが、Ｒ３３＝Ｒ３４のとき、Ｃ２の電位は変わらないので切り替えのノイズが発生することはなく、受信機の音声出力からのノイズが出ることはない。
本発明は、高周波同調回路において、同調用コンデンサを切り替えても、切り替えノイズが発生することがなく、受信機の音声出力よりノイズが出ることがない切り替え回路として利用可能である。
Ｊ１…アンテナ端子、 Ｃ１，Ｃ２…同調用コンデンサ、 Ｌ…整合トランス、
Ｌ１…整合トランス１次側、 Ｌ２…整合トランス２次側、
Ｖｂ…バイアス電圧、 −Ｖ…マイナス電源、 ＋Ｖ…プラス電源、
ＳＴＥＰ１，ＳＴＥＰ２…切り替え電圧、
ＴＲ１１，ＴＲ１２，ＴＲ３１，ＴＲ３２，ＴＲ３３，ＴＲ３４…トランジスタ、
Ｕ２１，Ｕ２２，Ｕ２３，Ｕ２４，Ｕ３１，Ｕ３２，Ｕ３３，Ｕ３４…フォトトランジスタ
Ｌ１…整合トランス１次側、 Ｌ２…整合トランス２次側、
Ｖｂ…バイアス電圧、 −Ｖ…マイナス電源、 ＋Ｖ…プラス電源、
ＳＴＥＰ１，ＳＴＥＰ２…切り替え電圧、
ＴＲ１１，ＴＲ１２，ＴＲ３１，ＴＲ３２，ＴＲ３３，ＴＲ３４…トランジスタ、
Ｕ２１，Ｕ２２，Ｕ２３，Ｕ２４，Ｕ３１，Ｕ３２，Ｕ３３，Ｕ３４…フォトトランジスタ
Claims (2)
- 出力電圧の絶対値が同じであって極性が異なる第一の電源および第二の電源と、高周波同調回路の同調周波数を決定する複数のコンデンサの個々の一端との間に個別に１つずつ配置されたスイッチの対を複数対備え、
前記スイッチの対の何れも、
前記第一の電源に一端が接続された第一の抵抗器と、
前記第一の抵抗器に並列に接続された第一のコンデンサと、
前記第二の電源に一端が接続され、かつ抵抗値が前記第一の抵抗器と同じである第二の抵抗器と、
前記第二の抵抗器に並列に接続された第二のコンデンサと、
前記第一の抵抗器の他端に一端が接続され、直流的な結合を介することなく駆動されて開閉する第一の半導体スイッチと、
前記第二の抵抗器の他端に一端が接続され、前記直流的な結合を介することなく駆動されて前記第一の半導体スイッチと並行して開閉する第二の半導体スイッチと、
前記第一の半導体スイッチの他端と前記第二の半導体スイッチの他端とを直流的に接地する第三の抵抗器とで構成された
ことを特徴とする同調用コンデンサ切り替え回路。 - 請求項１に記載の同調用コンデンサ切り替え回路において、
前記スイッチの対の何れも、
前駆第一の半導体スイッチの駆動を前記直流的な結合を介することなく行う第一のフォトトランジスタと、
前記第二の半導体スイッチの駆動を前記直流的な結合を介することなく行う第二のフォトトランジスタとを有する
ことを特徴とする同調用コンデンサ切り替え回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007053576A JP4693801B2 (ja) | 2007-03-05 | 2007-03-05 | コンデンサ切り替え回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007053576A JP4693801B2 (ja) | 2007-03-05 | 2007-03-05 | コンデンサ切り替え回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008219438A JP2008219438A (ja) | 2008-09-18 |
| JP4693801B2 true JP4693801B2 (ja) | 2011-06-01 |
Family
ID=39838948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007053576A Expired - Fee Related JP4693801B2 (ja) | 2007-03-05 | 2007-03-05 | コンデンサ切り替え回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4693801B2 (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS575428A (en) * | 1980-05-09 | 1982-01-12 | Motorola Inc | Analog-to-digital converter |
| JPS58196714A (ja) * | 1982-05-13 | 1983-11-16 | Oki Electric Ind Co Ltd | 同調回路 |
| JP2002094381A (ja) * | 2000-09-14 | 2002-03-29 | Sharp Corp | Ｄ／ａ変換回路およびそれを用いた画像表示装置 |
| JP2004222249A (ja) * | 2003-01-09 | 2004-08-05 | Phonak Communications Ag | Ｌｃ共振器同調方法、ｌｃ共振器同調集積回路及びｌｃ共振器を有する電気装置 |
| JP2006295483A (ja) * | 2005-04-08 | 2006-10-26 | Alps Electric Co Ltd | 受信装置 |
| JP2006324773A (ja) * | 2005-05-17 | 2006-11-30 | Alps Electric Co Ltd | 受信装置 |
-
2007
- 2007-03-05 JP JP2007053576A patent/JP4693801B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS575428A (en) * | 1980-05-09 | 1982-01-12 | Motorola Inc | Analog-to-digital converter |
| JPS58196714A (ja) * | 1982-05-13 | 1983-11-16 | Oki Electric Ind Co Ltd | 同調回路 |
| JP2002094381A (ja) * | 2000-09-14 | 2002-03-29 | Sharp Corp | Ｄ／ａ変換回路およびそれを用いた画像表示装置 |
| JP2004222249A (ja) * | 2003-01-09 | 2004-08-05 | Phonak Communications Ag | Ｌｃ共振器同調方法、ｌｃ共振器同調集積回路及びｌｃ共振器を有する電気装置 |
| JP2006295483A (ja) * | 2005-04-08 | 2006-10-26 | Alps Electric Co Ltd | 受信装置 |
| JP2006324773A (ja) * | 2005-05-17 | 2006-11-30 | Alps Electric Co Ltd | 受信装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008219438A (ja) | 2008-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5823990B2 (ja) | クラスａｂ増幅器 | |
| CN103516332B (zh) | 用于升压开关的系统和方法 | |
| US20080100342A1 (en) | Circuit arrangement comprising a level shifter and method | |
| JPWO2011010443A1 (ja) | 駆動装置 | |
| WO2007136050A1 (ja) | 高周波スイッチ回路 | |
| JP4828343B2 (ja) | アナログスイッチ回路 | |
| CN108427083A (zh) | 磁传感器电路 | |
| US7629910B2 (en) | Methods and apparatus to control current steering digital to analog converters | |
| JP2006042349A5 (ja) | ||
| TWI478130B (zh) | 源極驅動器及顯示裝置 | |
| JP2006157648A (ja) | サンプルホールド回路 | |
| TW201320595A (zh) | 切換系統、用以控制電流路由器的方法與切換系統的控制方法以及對映方法 | |
| US8253441B1 (en) | Circuits and methods for level shifting a signal | |
| JP2007129512A (ja) | パワーアンプおよびそのアイドリング電流設定回路 | |
| JP4693801B2 (ja) | コンデンサ切り替え回路 | |
| US20170149403A1 (en) | Class-d amplifier, audio processing apparatus and method of driving class-d amplifier | |
| CN106712765B (zh) | 一种基于cmos工艺的pecl发送器接口电路 | |
| US20160254793A1 (en) | Clock and data drivers with enhanced transconductance and suppressed output common-mode | |
| CN105867498B (zh) | 电流输出电路和位置探测装置 | |
| JP3185963B2 (ja) | スピーカ駆動回路 | |
| JP2009542179A5 (ja) | ||
| TW202025631A (zh) | 比較器及類比數位轉換電路 | |
| US20080018375A1 (en) | Level shifter | |
| KR102347435B1 (ko) | 저-레이턴시 고-이득 슬라이서 | |
| CN108449077A (zh) | 高速内部迟滞型比较器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100302 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110127 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110222 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4693801 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| LAPS | Cancellation because of no payment of annual fees |