JPS58196714A - 同調回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は、小）（ｌにして部品の少ない半導体集積回路
化した同調回路に関するものである。

（背景技術） バリコンを使用した従来のラジオ等に用いる、Ｌ、（’
による同調回路を第１図に示す。この回路を腕時計など
の小さなスペースに納める場合、メカ部品であるバリコ
ンは、実装上大きなスペースを必要とする欠点がある。

また、周波数表示を行なう一般的な方法は、第２図に示
されるように、ｌのバリコンを２のプリーを介して３の
糸で連結し。

４０針を５のスケール上を移動させることにより行なう
方法があるが、この方法をそのまま腕時計などの極めて
小型の装置に納めることは、部品のスペース上困難であ
る。またポータプルラジオの一部には、第３図に示され
るように、バリコンに直結された６のダイキルを７の指
示点に合せることにより、周波数表示及びチューニング
をする方法もあるが、この方式の欠点としては、ダイヤ
ルがバリコンに直結されているのでダイヤルの可変比が
１対１となり、チューニングが難しく、また周波数表示
が読みにくいという欠点があった。

一方この他の同調方式では、電子式同調回路の代表的な
例として、第４図に示されるようにバリキャップダイオ
ードを使用した回路がある。この回路は、バリコンの代
りにバリキャップダイオードを使用するもので、バリキ
ャップダイオード９の直流カット用コンデンサ１０を介
して８のコイルに接続される３、一方、】２の同調周波
数選択用印加電圧が１１の交流信号カット抵抗を介して
、９のバリキャップダイオードに接続されている。この
回路は一般に、同調用バイアス電圧が１〜８Ｖと広範囲
であり、腕時計に一般的に使用される電池電圧１，５■
又は３Ｖの電圧では、全同調範囲をカバーすることが困
難であるという欠点がある。また、バリキャップダイオ
ードに印加するバイアス電圧を発生回路としてはボリウ
ムによる電圧分割による方法とか、第５図に示されるよ
うに、ラダーネットワークなどでデジタル・アナログ変
換回路（以下１）／Ａ変換と略す）による方法がある。

第５図の回路は、［３，１１０Ｒ，２Ｒで構成されたラ
ダーネットを１５のＰｃｈ　Ｍ（’）Ｓ　）ランジスタ
及び１６のＮｃ１〕へ１（、）Ｓ）ランジスタでＶＤＤ
又はＶＳＳに各２Ｒを接続し、１〕／Ａ変換を行なう方
法であるが、この回路は各抵抗間の直流バスにより消費
電流が増大Ｊ“−るという欠点と、この同調用バイアス
電圧が電池の電圧変動により影響を受け、同調がずれる
という欠点がある。

（発明の課題） 本発明はこれらの欠点を除去するために、同調回路のコ
ンデンサを直接トランジスタスイッチで開閉することに
より、同調周波数を変化させるようにしたもので、その
目的は、同調回路の小型化と同調周波数表示の見やすさ
を提供することにあり、本発明による同調回路の特徴は
、単一のインダクタンス素子と、対応するトランジスタ
スイッチを介して該インダクタンス素子と並列に接続さ
れる複数のコンデンサとを有し、各コンデンサの容量が
ｐ進法（ｐは２以−Ｌの自然数）に従って重みづけされ
、前記トランジスタスイッチのオン／　　　　１オフ制
御を介して各コンデンサを選択的にインダクタンス素子
に接続して所望の同調周波数を得るごとき同調回路にあ
る。

（発明の構成および作用） 第６図は本発明の実施例であって、２０〜２７はコンデ
ンサで２０が１゛、２１が２．２２が４、乙が８．２・
１が１６．５が３２．２６が６１．２７が１２８の重み
を持つコンデンサであり、電極の一方は共通接続され、
コイルの一方の端子に接続されている。該コンデンサの
他の一方の電極は、それぞれ３０〜３７の制御用Ｐｃｈ
　ＭＯＳ　）ランジスタ（以下制御用ＭＯＳトランジス
タと略す）のチャンネル電極の一方が接続され、該制御
用ＭＯＳトランジスタの他の一方の電極は共通接続され
、コイルの他の一方の端子に接続されている。そして、
４０〜４７０制御用ＭＯ８トランジスタの制御信号ＶＧ
（ＶＤＤと４０〜４７制御用ＭＯＳトランジスタのゲー
ト間）は、ＶＧ−ＶＤＤ−Ｏｖでオフとなり、Ｖｃ−Ｖ
ｓｓでオン（Ｖｇｓは図示されていない電源でＶｓｓ電
圧はｌ　Ｖｓｓ　ｌ　＞　ｌ　ＶＴＩ　）となり、この
制御信号■Ｇにより制御用ＭＯ８）ランジスタを開閉し
、コンデンサの容量値を変化させることができる。第６
図の場合、コンデンサは８ピツト構成であるので、各コ
ンデンサの容量が１．２，４゜８　、　ｌ（ｉ　、３２
　、６１　、１２８単位であるとき、容量の可変範囲は
式ｌで小される値となる。

Ｃニｎｃｏ＋ｃｓ　　　　・・・・・・・・・式１ここ
で、（シ。は容量系数、ｎ　＝−・０〜２５５、Ｃ６は
コイルのストレー容量及びトランジスタの寄生容値であ
る。

また、４０〜４７の制御信号を供給する回路をＣＭＯＳ
　ＩＣで構成すれば、ラダーネットワーク方式の欠点で
ある抵抗を通しての直流電流パスがなくなるという利点
がある。また、２０〜２７のコンデンサを集積回路上に
集積することが可能であり、その構造の第１の例を第８
図に示す。第７図はコンデン°すを集積する例で、５３
はアルミニウム電極、５１は酸化膜、５５はポリシリコ
ンであり、５３のアルミニウム電極及び５５のポリシリ
コンの間でコンデンサを構成することができる。第８図
は酸化膜を使用しないコンデンサの例で、５６は第１の
導伝領域、５７は第２の導伝領域でダイオードを作りダ
イオードに逆バイアスを印加することにより、コンデン
サを構成することができる。以、Ｌのような各神の方法
でコンデンサを集積回路上に集積することが可能であり
、このような回路構成により、コンデンサ、制御トラン
ジスタ、制御回路を全て同一集積回路−Ｌに集積するこ
とが可能となり、外部部品の少ない同調回路を得ること
ができる。

また、コンデンサの値は電源電圧の影響をほとんど受け
ないので、第５図に示されるバリキャップとラダーネッ
トワーク方式のように、電源電圧変動による同調周波数
のズレがないという優れた利点がある。

第９図は、この同調回路を利用したラジオと時計とを組
合せた回路の実施例であり、６０はこの同調回路を利用
した受信部、６１は制御回路、６２は制御信号、６３は
時“計画路、６４は選択回路、６５は表示回路で、同調
周波数を示す６２の制御信号を６４の選択回路を通して
、６５の時計表示部に直接周波数表示ができるような構
成となつそいるので、第２図に示されるような構造が複
雑で腕時計のスペースに入らないという欠点、及び第３
図に示されるような表示が小さくて見にくいという欠点
を除去することができる３、 第６図は制（財）用トランジスタにＰｃｈ　ｆＬＩＯ８
トランジスタを使用した例であるが、第１０図に示され
るようにＮｄ］ＮＩＯ３）ランジスタを使用しても構成
できることはいうまでもない。

（発明の効果） 以北説明したように本発明の同調回路は、コンデンサ、
制御トランジスタ、制御回路を半導体集積回路に集積す
ることができ、制御部を含め（闇ＵＳ構造が可能である
ので、消費電力も少ない全電子式同調回路が得られ、腕
時計などの限られたスペースに内蔵することが可能とな
り、表示も時計表示部と共用化が可能であるために見や
すい等、実施り著しい効果を奏する。

【図面の簡単な説明】

第１図は従来のバリコンを使用した同調回路の回路図、
第２図は従来のバリコンを使用した同調回路の外観図、
第３図は従来のバリコンに直結されたダイヤルの外観図
、第４図は従来のバリキャップを使用した同調回路の回
路図、第５図は従来のデジタル・アナログ変換回路の回
路図、第６図は本発明に係る同調回路の回路図、第７図
、第８図は半導体に構成したコンデンサの構造図の例、
第９図はこの同調回路を使用したラジオと時計を組合せ
た回路のブロック図、第１０図は本発明に係るＮｃｈ　
ＭＯＳ　）ランジスタで構成した同調回路の回路図を示
す。 ２０．２＋　、２２，２３，２４，２５，２６，２７・
・・・・・コンデンサ３Ｎ　、　３１　、３２　、３３
　ｔ　３−１　＋　３５　＋　３６　＋　３７・・・・
・・トランジスタ特許出願人 沖電気工業株式会社 特許出願代理人 弁理士　　　山　　本　　恵　　一 本２０ Ｌ３図 乳６図 ９９図 Ｘう 秦ｌＯ間

Claims (2)

【特許請求の範囲】
1. （１）単一のインダクタンス素子と、対応するトランジ
   スタスイッチを介して該インダクタンス素子と並列に接
   続される複数のコンデンサとを有し、各コンデンサの容
   量がｐ進法（ｐは２以−Ｌの自然数）に従って重みづけ
   され、前記トランジスタスイッチのオン／オフ制御を介
   して各コンデンサを選択的にインダクタンス素子に接続
   して所望の同調周波数を得ることを特徴とする同調回路
   。
2. （２）　　前記トランジスタスイッチがＭＯＳトランジ
   スタであり、コンデンサと共に集積回路化されてなるご
   とき特許請求の範囲第１項記載の同調回路。