JP4691300B2 - 整合フィルタおよびスペクトラム拡散受信機 - Google Patents
整合フィルタおよびスペクトラム拡散受信機 Download PDFInfo
- Publication number
- JP4691300B2 JP4691300B2 JP2001530224A JP2001530224A JP4691300B2 JP 4691300 B2 JP4691300 B2 JP 4691300B2 JP 2001530224 A JP2001530224 A JP 2001530224A JP 2001530224 A JP2001530224 A JP 2001530224A JP 4691300 B2 JP4691300 B2 JP 4691300B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- reference signal
- samples
- correlation
- sample
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/709—Correlator structure
- H04B1/7093—Matched filter type
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Load-Engaging Elements For Cranes (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Cash Registers Or Receiving Machines (AREA)
- Burglar Alarm Systems (AREA)
- Networks Using Active Elements (AREA)
Description
【発明の背景】
本発明は、整合フィルタ、スペクトラム拡散受信機、特に基準信号および受信機に入ってくる信号の相関に関するものである。
【０００１】
スペクトラム拡散システムは、信号を送信するために使用される帯域幅が送信されるデータにとって必要とされるよりも実質的に広い通信システムである。この信号のスペクトラムは、最初のデータとは無関係である擬似ランダム拡散コードによって送信機において拡散される。直接シーケンススペクトラム拡散システム（ＤＳ‐ＳＳ）では、スペクトルは、擬似ランダム拡散コードに従って搬送波の位相を移相することによって使用可能な帯域幅に拡散される。拡散コードのビットは、通常、実際のデータビットとは異なるようなチップと呼ばれる。
【０００２】
図１は、直接シーケンスベーススペクトル拡散システムを示すブロック図を示す。このシステムでは、データ源１‐２の信号は、最初に送信機１‐１のデータ変調器１‐４で最初に変調され、そこで変調器１‐１から出力する複素数１‐６、１‐８信号は、前記データ変調信号を乗算器１‐１４でコード発生器１‐１０によって発生される複素数１‐１２、１‐１３拡散コードと乗算することによって変調される。拡散コード変調器１‐１６は、拡散コードによって送信されるスペクトルを拡散する。高周波発振器１‐２０によって発生される搬送波は、次に乗算器１‐１８で前記データおよびコード変調信号によって変調され、虚数部１‐２２は、送信される信号から除去される。送信信号は、送信機のアンテナ１‐３２から伝送路１‐２６を介して受信機１‐３０のアンテナ１‐３２に伝搬する。受信機１‐３０では、前置フィルタ１‐３４は、情報信号を全周波数スペクトルから分離する。複素数１‐３５、１‐３６信号は、この信号を乗算器１‐４５の電圧制御発振器によって発生される複素数１‐４２、１‐４４信号と乗算することによって下位周波数に混合される。
【０００３】
スペクトラム拡散システムの受信機では、基準信号、すなわち、前記拡散コードの同一コピーであるコードレプリカは、入ってくる信号のスペクトルを狭くするために逆拡散変調器（拡散コード復調器）１‐４８で使用される。図１では、コード発生器１‐４６は、前記拡散コードレプリカによって乗算器１‐５０で受信信号と相関付けられる前記拡散コードレプリカを発生する。このコードレプリカおよび受信コードが同じであり、同相である場合、コードレプリカおよび受信コードは、相関付け、送信データ変調は、拡散以前であったものに復元できる。同時に、異なるスプリアス信号も拡散する。逆拡散変調器１‐４８に続くバンドパスフィルタ１‐５２は、データ変調を通過させ、受信信号の信号雑音比を改善するスプリアス信号のパワーの大部分を除去する。
【０００４】
スペクトラム拡散受信機で送信データの検出を可能にするために、受信機によって発生されるコードレプリカは、できるだけ正確に受信コードと同期化されねばならない（捕捉）、前記同期は保持されねばならない（信号トラッキング）。従って、受信機で発生される拡散コードレプリカは、受信信号に含められる拡散コードであり、この拡散コードと同相のままである。この理由で、特別の同期アルゴリズムあるいは装置は、通常の搬送波およびデータ同期化に加えて、コード同期化のために必要とされる。捕捉の速度、すなわち受信コードとの正しい位相に合わせるのにコードレプリカにとってかかる時間は、スペクトラム拡散システムの重要な性能パラメータである。それに加えてこのシステムが送信信号に関連する捕捉のための異なる補助器具を含んでもよい多数の方法は、捕捉のために開発された。
【０００５】
入力がインパルスである場合、整合フィルタは、その出力が時間反転レプリカ、すなわち所望の入ってくる信号のコピーである装置である。従って、整合フィルタの伝達関数は、それに整合される信号の複素数共役である。整合フィルタは、連続的あるいは離散的のいずれかに作動するように実行できる。整合フィルタは、既知の基準信号と測定される信号との相関を計算し、基準信号が入ってくる信号に最適に一致する場合、最大出力をもたらす。この理由で、整合フィルタは、受信機で発生された基準信号の正しい位相を検索するスペクトラム拡散システムの信号捕捉での使用に適している。整合フィルタは、信号をＡＷＧＮ（付加的白ガウス雑音）形の雑音から識別する最適な方法であることが示されてもよい。
【０００６】
図２は、整合フィルタの実行できる実装の信号フロー図を示している。この整合フィルタは、中間出力を有する遅延線およびＰＲＮ（擬似ランダム雑音）の波形に整合された受動フィルタからなる。このフィルタの出力は、ＰＲＮ拡散ビットの基本パルス形に整合される。図２では、ｉｎ（ｎ）は、フィルタに入ってくる信号を示し、ｉｎ（ｎ−１）、ｉｎ（ｎ−２）．．．ｉｎ（ｎ−ＮMF＋１）は、１，２だけ遅延され、ＮMF＋１遅延素子Ｔｃへの入ってくる信号を示す。ｃ（０）、ｃ（１）、ｃ（１）．．．ｃ（ＮMF−１）は、異なる大きさで遅延され入ってくる信号が乗算される係数を示している。乗算後、この信号は、加算器２‐１０で合計され、和の信号はフィルタ２‐２０でフィルタリングされる。
【０００７】
スペクトラム拡散システムの同期化における整合フィルタの使用は、例えば、１９９４年にマグロウヒル社によって出版されたＭａｒｖｉｎ Ｋ．Ｓｉｍｏｎら著の「スペクトラム拡散通信ハンドブック」（第８１５ページ〜第８３２ページ）から公知である。公知の整合フィルタでは、フィルタは、一度に１つの受信信号に整合される。万一目的が２つ以上の信号を検索することにある場合、これは、いくつかの整合フィルタの使用あるいは１つの信号に対する検索のいずれかを必要とする。
【０００８】
バンドパスタイプの信号が、整合フィルタで受信雑音信号から検索される場合、公知の解決策では、整合フィルタに達する信号は、この信号を受信機の周波数オフセットを除去する搬送波推定値と乗算することによって前処理される。周波数オフセットが既知でない場合、この信号は、全周波数不精度範囲にわたって異なる周波数オフセットで検索されねばならない。さらに、整合フィルタは、受信機によって発生される基準信号の正しい位相を検索する。整合フィルタは、既知信号と測定される信号との間の相関を計算する、すなわち２つの信号のＩＤのための基準を発生する。フィルタによって発生された出力は、一般的には非コヒーレント検出振幅値である。
【０００９】
次に、前記基準は、２つの信号が同期しているかどうかを決めるために設定閾値と比較される。最も簡単な場合、閾値を超えることは、基準信号に対応する信号が識別され、識別信号の拡散コードが基準信号と同相であることを示している。この情報は、実際の信号トラッキングおよび受信を開始するのに役立つ。識別が全然生じない（閾値を超えない）場合、捕捉システムは、部分的に発生される基準コードの位相を変えるかあるいは基準信号を変える、それで相関が繰り返される。これは、識別および同期が行われるまで続く、すなわち基準信号は、入ってくる信号に最もよく一致する。この場合、このフィルタは最大出力を生じる。次に、受信信号のトラッキングアルゴリズムが開始される。
【００１０】
捕捉システムでは、バンドパスタイプの信号が探索される場合、整合フィルタは、バンドパスあるいは等しいローパスフィルタバージョンのいずかとして実現されねばならない。整合フィルタを使用するローパスタイプの捕捉システムは、図３に示されている。その中において、同じ整合フィルタ３‐１０、３‐１２に入ってくる信号３‐１は、２つの部分に分割され、ＩおよびＱは分岐する（Ｉは、同相を表し、Ｑは直交位相を表す）、局部発振器３‐２に発生され、その周波数が受信機の中間周波数および受信信号のドップラー周波数の和にほぼ等しくてもよい信号は、乗算器３‐６で３‐１分岐の信号を乗算するために使用される。３‐Ｑ分岐の信号が乗算器３‐８で乗算される前に、局部発振器によって発生される信号は位相反転器３‐４で９０°移相される。
【００１１】
入ってくる信号の乗算後、３‐１分岐および３‐Ｑ分岐から入ってくる信号は、ほぼ同じ整合フィルタ３‐１０および３‐１２で受信機で発生されたコードレプリカと相関付けられる。次に、整合信号から生じる信号は、検出される、すなわち両方の分岐の信号は、素子３‐１４および３‐１６で自乗され、自乗された信号は、加算器３‐１８で合計され、複素数の入ってくる信号の絶対値の自乗を得る。次に、閾値検出器３‐２０は、検出信号の値をプリセット閾値、すなわち基準値を比較する。最も簡単な場合、閾値を超えることは、前記基準信号に対応する信号が検出され、その拡散コードが記憶基準信号と同相であることを示している。この情報は、実際の信号トラッキングおよび受信を開始するために使用される。
【００１２】
通常公知の整合フィルタの構造において、基準信号および入ってくる信号のタイミングは、計画段階で固定されるので、異なるタイミングに対して正確に調整できない。これは、トラッキング信号によって必要とされる統合時間は長いので、低信号対雑音比を有するトラッキング信号に対する問題を生じる。次に、これは、整合フィルタの動作は時間領域において受信信号と同じ長さのものであるその基準信号の影響を受けるので、整合フィルタのサンプリングに正確なタイミングを必要とする。互いに対して送信機および受信機の移動が高速であるシステムでは、その大きさが前記信号成分の周波数で決まるドップラーシフトは、搬送波および拡散コードで形成される。拡散コードの周波数はドップラーシフトによって決まるので、この周波数は常に正確に同じでない。必要とされる積分時間（Ｔ1）が長い場合、これは捕捉システムにおいても明らかにされるべきである。周波数の不精度が１／Ｔ1を超える場合、コードのタイミングは、統合中捕捉システムが作動することを防止する２つ以上のチップを変える。
【００１３】
ＤＳ‐ＳＳ捕捉システムの統合時間は、送信データの変調によっても制限される。通常、変調が統合前に補償できない限り、統合は送信データシンボルにわたって継続できない。例えば、広く使用されるＢＰＳＫ（２相シフトキーイング）では、データビットの変化は、その符号の反転に対応する信号の１８０°位相変化を生じる。これが、データビットにわたる統合がこの信号の著しい低下を生じるかの理由である。従って、統合時間がデータシンボルの長さよりも長い場合、コヒーレント統合はもはや使用できない。入ってくる信号対雑音比が最初に負である場合、非コヒーレント検出は信号対雑音比を弱めるので、非コヒーレント統合の使用だけは実行できない。
【００１４】
パスバンドあるいはローパスタイプの整合フィルタは、アナログあるいはディジタルのいずれかで実現できる。最も普通の方法は、アナログ技術に基づいて整合フィルタを実現することにあり、これにおいて、遅延線は、ＳＡＷ（弾性表面波）あるいはＣＣＤ（電荷結合素子）によって実現される。しかしながら、製造段階で、前記システムは所与の基準信号だけ形成される。アナログ個別調時整合フィルタの遅延線は、例えばＳＣ技術（スイッチドキャパシタ）に基づいて実現できる。しかしながら、この技術の問題は例えば、エイリアシングである。
【００１５】
ディジタル技術の進歩は、ディジタルで実現された整合フィルタももたらした。多数の値の必要とされる速い合計を実行することはディジタルフィルタでは困難である。整合フィルタでは、フィルタの長さに沿って基準信号と乗算される記憶信号サンプルは、１つの生じるサンプルを生成するために計算されねばならない。従来、これは、少数の数を一度に合計し、いくつかのクロックサイクル中この処理を繰り返すことによって行われた。これは複数入力加算器の実装を避ける。
【００１６】
この目的は、入力信号および基準信号の相関を実行する整合フィルタで達成され、このフィルタは、
Ｎ個の入力信号からとられたＭサンプルを記憶する第１の手段であって、Ｎ≧２であり、前記Ｎ個の入力信号のＭサンプルが、前記Ｎ個の入力信号のサンプル周波数で一度に１つのサンプルとして記憶される前記第１の手段と、
Ｋ個のＭサンプル長の基準信号を記憶する第２の手段であって、Ｋ≧２であり、前記Ｍサンプル長の基準信号は２以上の送信機に対応する前記第２の手段と、
前記Ｎ個の入力信号およびＭサンプル長の基準信号の少なくとも１つの組合せを交互に印加することによって、前記第１および第２の記憶手段から前記Ｎ個の入力信号のうち１つおよび前記Ｍサンプル長の基準信号のうち１つを相関計算手段に一度に印加する多重化手段と、
異なる入力信号及び基準信号から計算される相関結果が前記計算手段の出力にシーケンスとして現れるように、前記Ｎ個の入力信号および前記Ｍサンプル長の基準信号の少なくとも１つの組合せに対して相関時分割で計算する前記計算手段とを備えている。
【００１７】
本発明の他の態様は、入力信号および基準信号の相関を実行する整合フィルタであり、このフィルタは、
Ｎ個の入力信号からとられたＭサンプルを記憶し、かつ前記Ｎ個の入力信号のサンプルを前記Ｎ個の入力信号のサンプル周波数で一度に１つのサンプルを記憶する第１の手段と、
Ｋ個のＭサンプル長の基準信号を記憶する第２の手段であって、Ｋ≧２であり、前記Ｍサンプル長の基準信号は２以上の送信機に対応する前記第２の手段と、
前記Ｎ個の入力信号およびＭサンプル長の基準信号の少なくとも１つの組合せを交互に印加することによって前記第１および第２の記憶手段から前記Ｎ個の入力信号のうち１つおよび前記Ｍサンプル長の基準信号のうち１つを相関計算手段に一度に印加する多重化手段と、
異なる組み合わせから計算される相関結果が前記計算手段の出力にシーケンスとして現れるように、前記Ｎ個の入力信号および前記Ｍサンプル長の基準信号の少なくとも１つの組合せに対して相関時分割で計算する計算手段とを備えている。
【００１８】
本発明のさらにもう一つの態様は、受信機によって受信され、ディジタルサンプルに変換された、復調信号を検出する装置からなるスペクトラム拡散受信機であって、前記装置は入力信号と少なくとも１つの基準信号との間の相関を計算する整合フィルタと、前記整合フィルタによって生成された相関結果と所定の閾値とを比較し、信号が検出されたかどうかを決定するコントローラとを含み、前記整合フィルタが、
Ｎ個の入力信号からとられたＭサンプルを記憶する第１の手段であって、Ｎ≧２であり、前記Ｎ個の入力信号のサンプルが前記Ｎ個の入力信号のサンプル周波数で一度に１つのサンプルとして記憶される前記第１の手段と、
Ｋ個のＭサンプル長の基準信号を記憶する第２の手段であって、Ｋ≧２であり、前記Ｍサンプル長の基準信号は２以上の送信機に対応する前記第２の手段と、
前記Ｎ個の入力信号およびＭサンプル長の基準信号の少なくとも１つの組合せを交互に印加することによって、前記第１および第２の記憶手段から前記Ｎ個の入力信号のうち１つおよび前記Ｍサンプル長の基準信号のうち１つを相関計算手段に一度に印加する多重化手段と、
異なる入力信号及び基準信号から計算される相関結果が前記計算手段の出力にシーケンスとして現れるように、前記Ｎ個の入力信号および前記Ｍサンプル長の基準信号の組合せに対して相関時分割で計算する前記計算手段とを備えている。
【００１９】
本発明のさらにもう一つの態様は、受信機によって受信され、ディジタルサンプルに変換された、復調信号を検出する装置からなるスペクトラム拡散受信機であって、前記装置は入力信号と少なくとも１つの基準信号との間の相関を計算する整合フィルタと、前記整合フィルタによって生成された相関結果と所定の閾値とを比較し、信号が検出されたかどうかを決定するコントローラとを含み、前記整合フィルタが、
Ｎ個の受信信号からとられたＭサンプルを記憶する第１の手段であって、Ｎ≧１であり、前記Ｎ個の入力信号のサンプルが前記Ｎ個の入力信号のサンプル周波数で一度に１つのサンプルとして記憶される前記第１の手段と、
Ｋ個のＭサンプル長の基準信号を記憶する第２の手段であって、Ｋ≧２であり、前記Ｍサンプル長の基準信号は２以上の送信機に対応する前記第２の手段と、
前記Ｎ個の入力信号およびＭサンプル長の基準信号の少なくとも１つの組合せを交互に印加することによって、前記第１および第２の記憶手段から前記Ｎ個の入力信号のうち１つおよび前記Ｍサンプル長の基準信号のうち１つを相関計算手段に一度に印加する多重化手段と、
異なる組み合わせから計算される相関結果が前記計算手段の出力にシーケンスとして現れるように、前記Ｎ個の入力信号および前記Ｍサンプル長の基準信号の少なくとも１つの組合せに対して相関時分割で計算する前記計算手段とを備えている。
【００２０】
本発明は、少なくとも１つの拡散コードと相関付けするために少なくとも２つの入力信号を整合フィルタで時間多重化することあるいはその代わりに少なくとも１つの入力信号と相関付けするために少なくとも２つの拡散コードを時間多重化すること、同じ計算機能がいくつかの信号のために使用できることに基づいている。
【００２１】
本発明の主要な実施形態では、演算装置は、シフトレジスタの各サンプルを対応する基準信号のサンプルと乗算し、Ｍ個の結果を生じるＭ個の乗算器と、フィルタの出力で相関結果を生成するために前記Ｍ個の結果を合計する加算器（ここで、Ｍはフィルタの長さである）とを含む。このような演算装置は、多数の数を非常に迅速に処理できなければならなく、そういう訳で、実行することは困難である。いくつかの整合フィルタがこの演算装置を共用できるならば、演算装置は実装のために有利である。
【００２２】
本発明は、ディジタル実装に適している。本発明は、いくつかの拡散コードを同時に使用するスペクトラム拡散システムでの使用に特に適している。
【発明の詳細な記述】
本書では、複素数信号は、２つの信号成分、実数部および虚数部で構成される信号を示す。それとは別に、使用される用語は、信号のＩおよびＱの分岐、すなわち成分（同相および直角位相）である。振幅および位相は、複素数信号のために決定できる。振幅は、複素数の数学的に規定された絶対値演算子を使用することによって得られる。位相は、複素数の数学的に規定された独立変数として計算できる。
【００２３】
本発明の主要な実施形態による捕捉システムは、Ｋ個の並列チャネルを時分割に実現する。チャネル数の制限は、整合フィルタによって必要とされるサンプリング周波数に対する主クロック周波数の関係に起因する。本発明の主要な実施形態では、この関係は２・Ｋである。整合フィルタは、可能性のあるチャネル数を数字Ｋまで減少する各チャネルの同相（Ｉ）成分および直角位相（Ｑ）成分を処理する。可能性のあるチャネル数が検索される拡散コードの全数（ＫTOT）よりも小さい場合、検索される拡散コードは本発明の主要な実施形態では周期的に変えられる。検証される拡散コードに対応する基準信号は、読み出し専用メモリ（ＲＯＭ）にあり、基準信号は、前記ＲＯＭのアドレスカウンタを増分することによって時間多重化される。このカウンタは、モジュロＫTOT原理で基本アドレスから最高数字Ｋまで計数する、すなわち、アドレス０は、アドレスＫTOT−１に続く。使用される基準信号は、この基本アドレスを変えることによって変えられ、全ての可能な周波数はユーザによって構成される方法で通過された。基本アドレスは、モジュロＫTOT原理でも計算できる構成可能なアドレス加算として変えられる。この調整可能な基本加算によって、検索状態による検索処理は最適化できる。
【００２４】
図４は、本発明の主要な実施形態による捕捉システムの一般的なアーキテクチャを示している。この捕捉システムは、４つの基本ブロック、すなわち、実際の整合フィルタ実装を含むデータパスブロック４‐１、他のブロックに対して必要な制御信号を発生する制御ブロック４‐２、検索アルゴリズムを制御する状態機械４‐３、および制御フィルタを捕捉システムの外部バスに接続するＩ／Ｏブロック４‐４を含む。下記において、ブロックの各々はより詳細に記載される。
データパスブロック
データパスブロックは、捕捉システムの中心部である。整合フィルタはローパスフィルタであり、データパス演算は、ＩチャネルおよびＱチャネルの両方を処理するために時間多重化される。この実装では、整合フィルタの長さはＭ＝ＮMFサンプルである。
【００２５】
整合フィルタのデータパスブロックは、整合フィルタのデータパスだけではなく入力信号を処理するためのブロックもまた含む。図５では、ＲＦフロントエンドから受信され、ディジタルに変換されるサンプルされた複素数信号５‐２および５‐４（Ｉ成分およびＱ成分）は、エイリアシングを防止するためにローパスフィルタ５‐６でフィルタリングされる。次に、この信号は、整合フィルタのサンプリング周波数で処理済サンプルを発生する１／１０素子５‐１０で、数値制御クロック発振器（ＮＣＯ）５‐８によって制御される周波数でサンプルされる。整合フィルタの入力のサンプリング周波数は、クロック発振器５‐８によって調整されるので、入力信号のタイミングは基準信号のサンプルのタイミングに一致する。
【００２６】
サンプル後、サンプルは、他の数値制御発振器５‐１４によって発生される複素数搬送波周波数レプリカによって乗算器５‐１２で乗算される。この搬送波周波数レプリカは下記の形式のものである。
【００２７】
ｅj2 πω cn/Fs＝ｃｏｓ（２πωcｎ／Ｆs）＋ｊ・ｓｉｎ（２πωcｎ／Ｆs）
ここで、ωc、ｎおよびＦsは、搬送波周波数、サンプル数およびサンプル周波数をそれぞれ示す。
【００２８】
従って、この乗算は、（推定）搬送波周波数によって入力信号の位相を回転させることに対応する。万一入力信号の周波数が整合フィルタのサンプリング周波数を超える場合、この乗算は再サンプリング前も実行されてもよい。
【００２９】
図６は、実際の整合フィルタ６‐１０を構成するデータパスブロックの中心部ブロックを示す。（例えば、図５の前処理段階において）入力信号から発生されるサンプルは、１つあるいはそれ以上の基準信号とのその相関を計算する前記整合フィルタに印加される。このフィルタは、多数の並列シフトレジスタ６‐２２を含み、この並列シフトレジスタは、この信号の各Ｉ成分およびＱ成分のためのものである。Ｋ個の別個のチャネル、すなわち２・ＫＩ成分およびＱ成分を含む本発明の主要な実施形態では、２・Ｋ個のシフトレジスタ６‐２２が必要とされる。各々の入ってくるＩあるいはＱのデータストリーム６‐２１は、コード周波数あるいはコード周波数の倍数でクロックされる対応するシフトレジスタ６‐２２に印加される。シフトレジスタ６‐２２に印加されるデータストリームは、メモリ６‐２６、例えばＲＯＭあるいはＲＡＭ（ランダムアクセスメモリ）に記憶された基準信号と比較される。時分割で比較される信号は、本発明の基本原理により、Ｋ個のチャネルのために使用される同じ演算部の使用を可能にするシフトレジスタ６‐２２およびメモリ６‐２６から選択される。
【００３０】
入力信号は、信号マルチプレクサ６‐２４および選択信号６‐２３によって選択されるのに対して、基準信号は、選択信号６‐２５とともにメモリ６‐２６から選択される。実際には、選択信号６‐２５はメモリアドレスであってもよい。メモリアドレスは、状態機械に関して説明されるように読み取りメモリ６‐２６に読み取りアドレスを同時に印加するアドレス発生装置で作成されてもよい。この解決策によって、いくつかの拡散コードは、使用される基準信号を時間多重化することによって並列に検索できる。従って、このアドレス６‐２５は、選択信号６‐２３で選択される入力信号６‐２０に対する所望の基準信号６‐２７をメモリ６‐２６で割り当てるために使用できる。一方、メモリ６‐２６は、基準信号発生器が基準信号を印加する基準シフトレジスタと取り換えることができる。この基準シフトレジスタはシフトレジスタ６‐２２と同じであってもよい。
【００３１】
各特定の時間に基準シフトレジスタ（あるいは基準メモリ）６‐２６およびデータシフトレジスタ６‐２２から印加される基準信号、およびＩ信号およびＱ信号は、乗算器ブロック６‐３１で互いと乗算される。両方の信号が１ビットサンプルで構成される場合、この乗算は、その入力が等しい場合、例えばその出力が１であるＸＮＯＲゲートで実行されてもよい。この乗算後、ＮMF個のデータ値６‐２８がある。
【００３２】
次に、ブロック６‐２９は、各サンプルに対する乗算の全積を合計し、整合フィルタの最終出力を発生する。本発明の主要な実施形態では、これは、１クロックサイクル中全積の和を計算する加算器ブロックで実行される。この点では、他の加算方法も使用されてもよい。
【００３３】
整合フィルタの出力６‐３０は、時間の関数として入力の相関に対応する複素数信号で構成される。相関される信号が周期的であり、周期の長さはＮcサンプルの周期は出力６‐３０で各信号に対して分離されてもよく、相互相関に対する周期は異なる位相差を有する。複数のチャネル（Ｋ個のチャネル）整合フィルタの場合、いくつかのチャネル（Ｋ）の同じ位相差に対応する出力は、出力６‐３０で連続している。
【００３４】
使用されるクロック周波数が入ってくるデータのサンプリング周波数の２Ｋ倍である場合、このような構造によって、Ｋ個の並列整合フィルタの出力は、連続して計算できる。
【００３５】
従って、整合フィルタでは、基準信号によって乗算される整合フィルタの長さの記憶信号サンプルは、１つの出力に対して計算されねばならない。従来、これは、少数の数を一度に合計し、いくつかのクロックサイクル中この処理を繰り返すことによって行われる。これは、複数の入力を有するアドレスの加算器の実装を避ける。公知のディジタルで実現される遅延線も、１つの基準信号だけを含み、１つの信号だけが同じ装置と同時に相関されることを可能にする。前述されるように、本発明および本発明の好ましい実施形態は、いくつかの値の容易で、迅速で有効な合計を可能にする。
【００３６】
図７は、図６の整合フィルタの実装のより詳細なブロック図を示している。明瞭にするために、４つの６サンプル長のシフトレジスタ、４つの６サンプル基準信号および４つの乗算器を使用して実施形態が示されている。しかしながら、このフィルタは、任意の信号数およびレジスタ長に適しているように容易に拡張できる。
【００３７】
図７は、４つの入力信号６‐２１を受信する４つの６サンプルシフトレジスタ６‐２２を示し、レジスタの各々は、段６‐２２Ａ．．．６‐２２Ｆ（すなわち、サンプル当たり１段）を含む。段６‐２２Ａ．．．６‐２２Ｆの上部行は、第１のシフトレジスタを構成し、第２行は、第２のシフトレジスタ等を構成する。選択信号６‐２３は、各特定の時間に出力して乗算器ブロック６‐３１に印加される。コードレプリカ（基準信号）は、６つの４ロケーションメモリ素子６‐２６Ａ．．．６‐２６Ｆで構成される係数メモリ６‐２６で記憶される。メモリ素子の第１の行は、第１のコードレプリカを記憶し、第２の行は、第２のコードレプリカ等を記憶する。選択信号６‐２５は、各特定の時間に出力として乗算器ブロック６‐３１に印加されるメモリ素子６‐２２Ａ．．．６‐２２Ｆの中の行を選択する。乗算器素子６‐３１は、６つの並列乗算器６‐３１Ａ．．．６‐３１Ｆを含む。乗算器素子６‐３１の第１の乗算器６１‐３１Ａは、各入力信号の第１のサンプル（レジスタ素子６‐２２Ａの行）を各コードレプリカの第１のサンプル（メモリ素子６‐２６Ａの行）と交互に乗算する。同様に、乗算器６‐３１Ｂは、レジスタ段６‐２２Ｂおよびメモリ素子６‐２６Ｂ等から得られるサンプルを乗算する。乗算器６‐３１Ａ．．．６‐３１Ｆで乗算された信号は、次に加算素子６‐２９で合計される。一度検索される信号、すなわちチャネルの数が検索される拡散信号の全数以下である場合、検索されるコードレプリカは周期的に変えることができる。コードレプリカは、例えばＲＯＭに記憶でき、例えばカウンタを使用してメモリアドレスを変えることによって時間多重化される。
【００３８】
図８は、データパスブロックの最後の部分、すなわち演算装置を示している。演算装置は、推定値、この場合絶対値の自乗、すなわち整合フィルタから得られる複素数の出力の絶対値の自乗を計算する。数学的には、これは、複素数の実数部および虚数部を自乗し、これらを合計することによって実行される。整合フィルタから得られた相関結果（図６あるいは図７）は、ブロック６‐４２で自乗されるまで、結果を記憶するレジスタ６‐４１に印加される。自乗ブロック６‐４２は、１つの数を取り込み、その自乗を計算する。自乗は、Ｉ成分およびＱ成分の両方に対して別個に実行される。合計は、マルチプレクサ６‐４４の出力から得られるゼロでの自乗の結果を合計することによって第１回（Ｉ分岐の自乗サンプル）に実行される。第２回（Ｑ分岐の自乗サンプル）の自乗の結果は、マルチプレクサ６‐４４を介して得られた前の合計の出力（Ｉ分岐の自乗サンプル）と合計される。整合フィルタは、連続する各複素数のサンプルの成分（ＩおよびＱ）を計算する場合、絶対値の自乗は、２つの連続自乗の結果を合計することによって容易に計算できる。
【００３９】
最後に、和は、比較器６‐４６でレジスタ６‐４７に記憶された閾値と比較され、比較結果は、レジスタ６‐４７を介して図４の状態機械４‐３に印加される。正しい決定の確率を増加させ、間違った決定の確率を減少させるために、閾値レベルのいかなる超過も、同じ位相差および基準信号に対応するいくつかの比較結果を待つことによって確保されねばならない。十分多数の比較が閾値レベルを超える場合、この信号は十分確実に検出されたことを宣言できる。状態機械４‐３は、それによって閾値レベルが低下できる検証アルゴリズムを実行できるので、弱い信号さえ信号の検出で行われる間違った決定なしに検出される。信号の得られた位相差は、受信機で使用され、正しい位相のためにローカル基準コード発生器を初期化する。
【００４０】
一般的な場合、受信機の周波数の不正確さは、データパスの全帯域幅（１／Ｔ1）を超えるので、受信信号はいくつかの周波数値を使用して検索されねばならない。この理由で、全拡散コードの位相不正確さが精査された。
状態機械
状態機械は、整合フィルタＭＦの比較的高レベルの信号検索制御の責任を負う。整合フィルタＭＦは、並列に作動し、その各々が１つの基準信号を検索する責任を負うＫ個の状態機械を実現する。状態機械の動作は、チャネルの各々が全可能なコード位相オフセットを１回処理した場合だけ常に行われる搬送波周波数レプリカの周波数を変える以外互いに無関係である。これは、いくつかのチャネルが１回以上各周波数でコード位相オフセットを検索でき、周波数走査間の時間は全コード位相をチェックするために最も遅いチャネルに依存することを示している。
【００４１】
本発明の主要な実施形態では、上記の整合フィルタを使用する捕捉システムは、閾値比較を超えた位相差に対する検証アルゴリズムの実行およびいくつかの周波数オフセットに対する検索のための搬送波周波数の走査を処理する状態機械４‐３によって実行できる。図９は、状態機械および捕捉システムの機能フロー図の例を示している。この例では、フィルタの長さはＮMF個のサンプルであり、整合フィルタの捕捉システムは、Ｋ個の並列の時分割に分離されたチャネルを含む。
【００４２】
ステップ９‐２では、入力信号の時間で１つのサンプルがデータレジスタにロードされる。整合フィルタの長さはＮMF個のサンプルであり、ＮMF−１個のサンプルはシフトレジスタにロードされる。ステップ９‐３では、さらにもう一つの新しいサンプル、すなわち入力信号の最後のサンプルＮMFはシフトレジスタにロードされる。ステップ９‐４では、シフトレジスタのデータは、ＰＲＮ形式の信号であるコードレプリカ、すなわち基準信号と比較される。相関が設定閾値を超えない場合、入力信号の次のサンプルは、ステップ９‐３で、シフトレジスタにロードされる。最も簡単な場合、閾値を超えることは、前記基準信号に対応する信号が検出され、その拡散コードは記憶基準信号と同相であることを示している。この情報は、実際の信号トラッキングおよび受信を開始するために使用される。しかしながら、受信信号の強度は、雑音と比較され、閾値を超えることは、信号が検出されたことを実証するのに十分でない。この理由で、アルゴリズムは、検出を検証するために使用でき、それによって第１の閾値を超えた後、新しい入力信号は、シフトレジスタにロードされ、第１の検出の時点に対応するステップで整合フィルタに対する基準信号と相関付けられる。
【００４３】
従って、基準値が設定閾値を超える場合、コード信号の正しい位相が可能性として検出され、このシステムは、信号トラッキング状態９‐４０から信号検出検証状態９‐５０へ移る。ここでステップ９−６０では、まずＮMFサンプルを待ち、ステップ9-8で繰り返し比較をする。
【００４４】
この値が閾値よりも小さい場合、レジスタＦＡＩＬの値はステップ９‐１０で１単位だけ増分され、次のステップは９‐１２である。ここで、レジスタＦＡＩＬの値は、閾値以下の許容回数を示す設定最大値と比較される。閾値以下の比較結果数が限界値セットを超える場合、この処理はステップ９‐３に戻る。さもなければ、次のステップは９‐６である。
【００４５】
閾値を超える場合、レジスタＤＥＴの値は、ステップ９‐１４で１単位だけ増分され、次のステップは９‐１６である。ここで、レジスタＤＥＴの値は、閾値がこの信号が検出されたことを宣言できる前に超えられなければならない許容回数を示す設定最大値と比較される。閾値を超える比較結果の数が限界値セットを超えない場合、この処理はステップ９‐６に戻る。
【００４６】
この処理は、閾値を超えるかあるいは閾値以下のサンプル数がプリセットの少なくとも１つの数／閾値を超えるまで上記のように継続する。次に、ステップ９‐２０では、この信号は検出されたかを宣言できるかあるいはその代わりに検索はステップ９‐３で次のデータサンプルから継続される。
【００４７】
前記信号検索ルーチンは、各基準信号に対して別々に実行される。全並列チャネルの全データサンプルがチェックされた後、搬送波レプリカ発振器の周波数は変えられ、ステップ９‐２から始まる検索処理は繰り返される。検索処理が搬送波レプリカ発振器の全所望の周波数で繰り返される場合、この発振器の周波数は、ゼロにされ、検索が繰り返される。
【００４８】
１つの周波数基準に拘束される発生器が、直接シーケンスシステム受信機に対する搬送波周波数および拡散コードを発生する場合、搬送波周波数のオフセットは、整合フィルタのサンプリングクロックに対して必要とされる調整値も計算するために使用できる。特に、整合フィルタのサンプリング周波数は、他のアルゴリズムに対して調整されねばならない。しかしながら、搬送波および拡散コードのドップラーシフトは、その周波数に対して直接比例する。
【００４９】
図１０は、本発明の主要な実施形態による検索処理を制御する状態機械の状態図を示している。この状態機械は、２つのアクティブ状態および待機のために使用される２つの状態を有する。最初の状態は、新しいデータがシフトレジスタにクロックされるｆｗａｉｔ状態である。この状態では、待機は、シフトレジスタにビットがあるのと同様な多数のサンプルクロックサイクル、すなわちＮMFサンプルをとる。走査を待つ場合、この処理はシーク状態に入ってくる。この状態では、閾値検出器の出力は各サンプルに対してチェックされ、閾値を超える場合、次の状態、すなわち検証待機に入り、ＤＥＴカウンタは１にセットされ、ＦＡＩＬカウンタはゼロにセットされる。閾値の超えることがいかなるコードオフセット（ＮMFサンプル）に対しても全然生じない場合、状態機械は現チャネルに対してＤＯＮＥフラグをセットする。一旦全状態機械チャネルが各可能なコード位相オフセットに対して検証されると、すなわち全ＤＯＮＥフラグがセットされ、検索される全搬送波周波数を通過した場合、ｆｗａｉｔ状態に再度入ってくる。
【００５０】
検証待機状態では、状態機械は、完全に新しいデータが検出の統計的特性を改善するためにデータシフトレジスタ内部でクロックされ、新しい比較が同じコードオフセットを使用して実行されるまで、待つ。信号検出を保証するために、閾値比較は、同じコードオフセット状態で数回繰り返される。検証待機状態のコードの長さ（ＮMFサンプル）の待機後、検証状態に入ってくる。この状態では、閾値検出器の値はチェックされ、検出が示される場合、ＤＥＴカウンタは１だけ増分される。さもなければ、ＦＡＩＬカウンタは１だけ増分される。ヒット（ＤＥＴ）および失敗（ＦＡＩＬ）の数がなおその最大値以下である場合、再度検証待機状態に入ってくる。さもなければ、ヒット（ＤＥＴ）の数が最大値を超える場合、この信号は、検出されたことを宣言され、現ＰＲＮコード、周波数およびコードオフセットは、捕捉システムの出力として示される。最後検証後、２つの結果があり、コードオフセットが最後のコードオフセットである場合、周波数は変更され、ｆｗａｉｔ状態に入ってくる。さもなければ、シーク状態に入り、検索がいつもように継続される。
【００５１】
状態機械は、構成ステップで、局部発振器周波数（ＬＯ）の下限値と上限値との間で走査する。検索される周波数範囲は、固定中間周波数（ＩＦ）およびドップラー周波数で構成される。これらの限界値は、実際のＲＦ（無線周波数）フロントエンド中間周波数（ＩＦ）および最大予想ドップラーシフトによりセットされる。状態機械は、捕捉をその最初の状態に設定する方法も有する。マルチチャネル整合フィルタが使用される場合、状態機械は、全チャネルが全位相差を１回精査するまで周波数検索が行われないことを調べる。他の点で、異なるチャネルは、完全に互いに関係なく作動する。これは、平行処理から得られる最適の長所を保証する。
前処理ブロック
図１１は、図５に示された信号前処理ブロックのより詳細なブロック図を示している。入力信号ｉｉｎおよびｑ ｉｎは、２つの集積／ダンプフィルタ１１‐１および１１‐２において比率ＮＤＥＣで１／１０にされる。図１２は、集積／ダンプ（ＩＤ）フィルタのより詳細なブロック図を示している。フィルタの動作は非常に簡単である。データｉｉｎはレジスタ２‐１に入り、その符号は次にブロック１２‐２で影響される。このデータは、次に加算器１２‐３に、この加算器からレジスタ１２‐４に印加される。このレジスタの出力は、マルチプレクサ１２‐５および保持レジスタ１２‐６に印加される。加算器１２‐３は、マルチプレクサ１２‐５を介してアキュムレータの役目を果たすレジスタ１２‐４の中に入力するＮＤＥＣサンプルを合計する。合計反復の第１のサンプルは、（マルチプレクサ１２‐５の第２の入力から得られた）０をこれに加えることによってアキュムレータ１２‐４に直接加えられる。他の反復では、マルチプレクサ１２‐５の出力は、アキュムレータレジスタ１２‐４の出力である。
【００５２】
再度図１１を参照すると、集積／ダンプフィルタ１１‐１および１１‐２の出力は、その選択信号（ｄｉｎｓｅｌ）により、乗算器１１‐４に印加される出力として入力の一方を交互に選択するマルチプレクサ１１‐３に印加される。乗算器の第２の入力には、その選択信号（ｓｉｎｃｏｓ ｓｅｌ）により乗算器１１‐４に印加されるコサイン出力あるいはサイン出力をサイン／コサインテーブル１１‐６から選択する出力をマルチプレクサ１１‐５から印加される。テーブル１１‐６は、部分的に生成される搬送波レプリカ位相信号ｐｈｉｎによって制御される。加算器１１‐７は、二者択一的に乗算器の出力およびマルチプレクサ１１‐８の出力を合計するかあるいは乗算器の出力をマルチプレクサの出力から減算できる。この加算器は、信号ｅｎａｓｕｂによって制御される。加算器１１‐７の出力は、その出力が保持レジスタ１１‐１０および１１‐１１およびマルチプレクサ１１‐８にさらに印加される。ゼロ（０）は、マルチプレクサ１１‐８の第２の入力に印加され、選択信号ｅｎａａｄｄによって制御される。レジスタ１１‐１０および１１‐１１は、データ出力ｉ ｏｕｔおよびｑ ｏｕｔのそれぞれを示している。
【００５３】
図１１に示された構造は、下記のアルゴリズムによれば、搬送波レプリカ（ｅj2 πω cn/Fs＝ｃｏｓ（２πωcｎ／Ｆs）＋ｊ・ｓｉｎ（２πωcｎ／Ｆs））との複素数乗算を実行するために使用される。
【００５４】
１．ＡＣＣ＝ ｉ ｉｎ・ｃｏｓ（ＬＯ）
２．ＡＣＣ＝ＡＣＣ＋ｑ ｉｎ・ｓｉｎ（ＬＯ）→ｉ ｏｕｔ
３．ＡＣＣ＝ ｑ ｉｎ・ｃｏｓ（ＬＯ）
４．ＡＣＣ＝ＡＣＣ‐ｉ ｉｎ・ｓｉｎ（ＬＯ）→ｑ ｏｕｔ
数値制御発振器（ＮＣＯ）
図１３は、数値制御発振器を示している。ＮＣＯは、各サンプルに対して周波数入力値を累算する位相アキュムレータを含む。このアキュムレータは、加算器１３‐１およびレジスタ１３‐２で構成されている。レジスタ１３‐２の出力は、信号ｐｈｏｕｔを発生する。
アドレス発生器装置
図１４は、コードレプリカメモリのアドレス発生器装置のブロック図を示している。この回路は、それからアドレスがマルチプレクサ１４‐２および１４‐３を介してアドレスカウンタ１４‐４に最初にロードされる基本レジスタベース１４‐１を含む。マルチプレクサ１４‐３は、信号ｅｎａｃｏｎｆによって制御される。アドレスカウンタ１４‐４の値は、マルチプレクサ１４‐２を制御する信号ｚｅｒｏ ｃｎｔが基本レジスタ１４‐１の値を強制的に再度アドレスカウンタ（カウント）１４‐４にロードされるようになるまで、加算器１４‐５およびマルチプレクサ１４‐２および１４‐３を含むループで増分される。一方、加算器１４‐６およびマルチプレクサ１４‐７を含むループは、制御信号ｅｎａｂａｓｅが１にセットされる場合、基本レジスタ１４‐１の値を周期的に増加させる。本グループの全コードレプリカがチェックされた場合、状態機械４‐３は、これを処理する。この信号は、その第２の入力が信号ｅｎａｃｏｎｆであるＯＲゲート１４‐８を介して基本レジスタ１４‐１に印加される。基本レジスタ１４‐１を増加させる値は、この値をレジスタデルタ１４‐８にロードすることによってセットできる。
制御ブロック
データパス４‐１および状態機械４‐３に対する制御信号は、図１２が示されるように、値０から値２・Ｋ‐１まで計数するカウンタ１２‐１から得られる復号化値１２‐２によってＭＦ制御ブロック４‐２で発生される。これは、値２・Ｋによって割られる主クロックに等しいサンプル速度を生じる。データパス４‐１は同時にＫ個の基準信号を処理するので、データパス４‐１は、全演算を実行するのに２つのクロックサイクルを有する。シフトレジスタの入力から状態機械へのデータパスの連鎖全遅延は８つのクロックサイクルである。入力信号処理およびデータパス演算は、これらの両方が並列に処理するようにインタリーブされる。このデータパスは後で入力の１つのサンプルを使用する。
【００５５】
データパスによって必要とされる演算は、３つの部分に分割できる。第１の部分中、Ｉチャネル結果は計算され、Ｑチャネル結果は、次に第２の部分中に処理され、Ｉチャネルの結果に加えられる。全てのこれらの演算は、データパス上のパイプラインレジスタによってインタリーブできる。このデータパスに対する制御信号は、２つの場合、すなわち起動および再同期を除いて連続ストリームとして発生される。これらの場合、制御信号の発生は、前記ブロックに先行する構成要素の全パイプライン遅延に対応する時間だけ遅延される。
【００５６】
前述されているように、本発明のシステムおよび方法および本発明の実施形態では、マルチチャネル整合フィルタの実装は、効果的におよび複雑な部品を節約するように解決された。
【００５７】
技術発展として本発明の基本的アイディアはいろいろな方法で実現できることが当業者には明らかである。従って、本発明および本発明の実施形態は上記の例に限定されないで特許請求の範囲内で変更してもよい。
【図面の簡単な説明】
本発明は、いま添付図面を参照して好ましい実施形態によってより詳細に説明される。
【図１】 直接シーケンスベーススペクトラム拡散システムを示している。
【図２】 従来の整合フィルタの実装を示す。
【図３】 整合フィルタを使用するローパスタイプの捕捉システムを示す。
【図４】 本発明の主要な実施形態によるスペクトラム拡散受信機の捕捉システムの一般的なアーキテクチャを示す。
【図５】 本発明の主要な実施形態によるデータパス前処理ブロックを示すブロック図である。
【図６】 本発明の主要な実施形態によるデータパスの整合フィルタを示すブロック図である。
【図７】 図６のフィルタのより詳細な実施形態を示す。
【図８】 本発明の主要な実施形態によるデータパス検索演算部を示すブロック図である。
【図９】 本発明の主要な実施形態による捕捉システムの機能フロー図である。
【図１０】 本発明の主要な実施形態による状態機械を示す状態図である。
【図１１】 図５の前処理ブロックのより詳細な実装である。
【図１２】 統合／ダンプフィルタのブロック図である。
【図１３】 数値制御発振器のブロック図である。
【図１４】 アドレス発生器のブロック図である。
本発明は、整合フィルタ、スペクトラム拡散受信機、特に基準信号および受信機に入ってくる信号の相関に関するものである。
【０００１】
スペクトラム拡散システムは、信号を送信するために使用される帯域幅が送信されるデータにとって必要とされるよりも実質的に広い通信システムである。この信号のスペクトラムは、最初のデータとは無関係である擬似ランダム拡散コードによって送信機において拡散される。直接シーケンススペクトラム拡散システム（ＤＳ‐ＳＳ）では、スペクトルは、擬似ランダム拡散コードに従って搬送波の位相を移相することによって使用可能な帯域幅に拡散される。拡散コードのビットは、通常、実際のデータビットとは異なるようなチップと呼ばれる。
【０００２】
図１は、直接シーケンスベーススペクトル拡散システムを示すブロック図を示す。このシステムでは、データ源１‐２の信号は、最初に送信機１‐１のデータ変調器１‐４で最初に変調され、そこで変調器１‐１から出力する複素数１‐６、１‐８信号は、前記データ変調信号を乗算器１‐１４でコード発生器１‐１０によって発生される複素数１‐１２、１‐１３拡散コードと乗算することによって変調される。拡散コード変調器１‐１６は、拡散コードによって送信されるスペクトルを拡散する。高周波発振器１‐２０によって発生される搬送波は、次に乗算器１‐１８で前記データおよびコード変調信号によって変調され、虚数部１‐２２は、送信される信号から除去される。送信信号は、送信機のアンテナ１‐３２から伝送路１‐２６を介して受信機１‐３０のアンテナ１‐３２に伝搬する。受信機１‐３０では、前置フィルタ１‐３４は、情報信号を全周波数スペクトルから分離する。複素数１‐３５、１‐３６信号は、この信号を乗算器１‐４５の電圧制御発振器によって発生される複素数１‐４２、１‐４４信号と乗算することによって下位周波数に混合される。
【０００３】
スペクトラム拡散システムの受信機では、基準信号、すなわち、前記拡散コードの同一コピーであるコードレプリカは、入ってくる信号のスペクトルを狭くするために逆拡散変調器（拡散コード復調器）１‐４８で使用される。図１では、コード発生器１‐４６は、前記拡散コードレプリカによって乗算器１‐５０で受信信号と相関付けられる前記拡散コードレプリカを発生する。このコードレプリカおよび受信コードが同じであり、同相である場合、コードレプリカおよび受信コードは、相関付け、送信データ変調は、拡散以前であったものに復元できる。同時に、異なるスプリアス信号も拡散する。逆拡散変調器１‐４８に続くバンドパスフィルタ１‐５２は、データ変調を通過させ、受信信号の信号雑音比を改善するスプリアス信号のパワーの大部分を除去する。
【０００４】
スペクトラム拡散受信機で送信データの検出を可能にするために、受信機によって発生されるコードレプリカは、できるだけ正確に受信コードと同期化されねばならない（捕捉）、前記同期は保持されねばならない（信号トラッキング）。従って、受信機で発生される拡散コードレプリカは、受信信号に含められる拡散コードであり、この拡散コードと同相のままである。この理由で、特別の同期アルゴリズムあるいは装置は、通常の搬送波およびデータ同期化に加えて、コード同期化のために必要とされる。捕捉の速度、すなわち受信コードとの正しい位相に合わせるのにコードレプリカにとってかかる時間は、スペクトラム拡散システムの重要な性能パラメータである。それに加えてこのシステムが送信信号に関連する捕捉のための異なる補助器具を含んでもよい多数の方法は、捕捉のために開発された。
【０００５】
入力がインパルスである場合、整合フィルタは、その出力が時間反転レプリカ、すなわち所望の入ってくる信号のコピーである装置である。従って、整合フィルタの伝達関数は、それに整合される信号の複素数共役である。整合フィルタは、連続的あるいは離散的のいずれかに作動するように実行できる。整合フィルタは、既知の基準信号と測定される信号との相関を計算し、基準信号が入ってくる信号に最適に一致する場合、最大出力をもたらす。この理由で、整合フィルタは、受信機で発生された基準信号の正しい位相を検索するスペクトラム拡散システムの信号捕捉での使用に適している。整合フィルタは、信号をＡＷＧＮ（付加的白ガウス雑音）形の雑音から識別する最適な方法であることが示されてもよい。
【０００６】
図２は、整合フィルタの実行できる実装の信号フロー図を示している。この整合フィルタは、中間出力を有する遅延線およびＰＲＮ（擬似ランダム雑音）の波形に整合された受動フィルタからなる。このフィルタの出力は、ＰＲＮ拡散ビットの基本パルス形に整合される。図２では、ｉｎ（ｎ）は、フィルタに入ってくる信号を示し、ｉｎ（ｎ−１）、ｉｎ（ｎ−２）．．．ｉｎ（ｎ−ＮMF＋１）は、１，２だけ遅延され、ＮMF＋１遅延素子Ｔｃへの入ってくる信号を示す。ｃ（０）、ｃ（１）、ｃ（１）．．．ｃ（ＮMF−１）は、異なる大きさで遅延され入ってくる信号が乗算される係数を示している。乗算後、この信号は、加算器２‐１０で合計され、和の信号はフィルタ２‐２０でフィルタリングされる。
【０００７】
スペクトラム拡散システムの同期化における整合フィルタの使用は、例えば、１９９４年にマグロウヒル社によって出版されたＭａｒｖｉｎ Ｋ．Ｓｉｍｏｎら著の「スペクトラム拡散通信ハンドブック」（第８１５ページ〜第８３２ページ）から公知である。公知の整合フィルタでは、フィルタは、一度に１つの受信信号に整合される。万一目的が２つ以上の信号を検索することにある場合、これは、いくつかの整合フィルタの使用あるいは１つの信号に対する検索のいずれかを必要とする。
【０００８】
バンドパスタイプの信号が、整合フィルタで受信雑音信号から検索される場合、公知の解決策では、整合フィルタに達する信号は、この信号を受信機の周波数オフセットを除去する搬送波推定値と乗算することによって前処理される。周波数オフセットが既知でない場合、この信号は、全周波数不精度範囲にわたって異なる周波数オフセットで検索されねばならない。さらに、整合フィルタは、受信機によって発生される基準信号の正しい位相を検索する。整合フィルタは、既知信号と測定される信号との間の相関を計算する、すなわち２つの信号のＩＤのための基準を発生する。フィルタによって発生された出力は、一般的には非コヒーレント検出振幅値である。
【０００９】
次に、前記基準は、２つの信号が同期しているかどうかを決めるために設定閾値と比較される。最も簡単な場合、閾値を超えることは、基準信号に対応する信号が識別され、識別信号の拡散コードが基準信号と同相であることを示している。この情報は、実際の信号トラッキングおよび受信を開始するのに役立つ。識別が全然生じない（閾値を超えない）場合、捕捉システムは、部分的に発生される基準コードの位相を変えるかあるいは基準信号を変える、それで相関が繰り返される。これは、識別および同期が行われるまで続く、すなわち基準信号は、入ってくる信号に最もよく一致する。この場合、このフィルタは最大出力を生じる。次に、受信信号のトラッキングアルゴリズムが開始される。
【００１０】
捕捉システムでは、バンドパスタイプの信号が探索される場合、整合フィルタは、バンドパスあるいは等しいローパスフィルタバージョンのいずかとして実現されねばならない。整合フィルタを使用するローパスタイプの捕捉システムは、図３に示されている。その中において、同じ整合フィルタ３‐１０、３‐１２に入ってくる信号３‐１は、２つの部分に分割され、ＩおよびＱは分岐する（Ｉは、同相を表し、Ｑは直交位相を表す）、局部発振器３‐２に発生され、その周波数が受信機の中間周波数および受信信号のドップラー周波数の和にほぼ等しくてもよい信号は、乗算器３‐６で３‐１分岐の信号を乗算するために使用される。３‐Ｑ分岐の信号が乗算器３‐８で乗算される前に、局部発振器によって発生される信号は位相反転器３‐４で９０°移相される。
【００１１】
入ってくる信号の乗算後、３‐１分岐および３‐Ｑ分岐から入ってくる信号は、ほぼ同じ整合フィルタ３‐１０および３‐１２で受信機で発生されたコードレプリカと相関付けられる。次に、整合信号から生じる信号は、検出される、すなわち両方の分岐の信号は、素子３‐１４および３‐１６で自乗され、自乗された信号は、加算器３‐１８で合計され、複素数の入ってくる信号の絶対値の自乗を得る。次に、閾値検出器３‐２０は、検出信号の値をプリセット閾値、すなわち基準値を比較する。最も簡単な場合、閾値を超えることは、前記基準信号に対応する信号が検出され、その拡散コードが記憶基準信号と同相であることを示している。この情報は、実際の信号トラッキングおよび受信を開始するために使用される。
【００１２】
通常公知の整合フィルタの構造において、基準信号および入ってくる信号のタイミングは、計画段階で固定されるので、異なるタイミングに対して正確に調整できない。これは、トラッキング信号によって必要とされる統合時間は長いので、低信号対雑音比を有するトラッキング信号に対する問題を生じる。次に、これは、整合フィルタの動作は時間領域において受信信号と同じ長さのものであるその基準信号の影響を受けるので、整合フィルタのサンプリングに正確なタイミングを必要とする。互いに対して送信機および受信機の移動が高速であるシステムでは、その大きさが前記信号成分の周波数で決まるドップラーシフトは、搬送波および拡散コードで形成される。拡散コードの周波数はドップラーシフトによって決まるので、この周波数は常に正確に同じでない。必要とされる積分時間（Ｔ1）が長い場合、これは捕捉システムにおいても明らかにされるべきである。周波数の不精度が１／Ｔ1を超える場合、コードのタイミングは、統合中捕捉システムが作動することを防止する２つ以上のチップを変える。
【００１３】
ＤＳ‐ＳＳ捕捉システムの統合時間は、送信データの変調によっても制限される。通常、変調が統合前に補償できない限り、統合は送信データシンボルにわたって継続できない。例えば、広く使用されるＢＰＳＫ（２相シフトキーイング）では、データビットの変化は、その符号の反転に対応する信号の１８０°位相変化を生じる。これが、データビットにわたる統合がこの信号の著しい低下を生じるかの理由である。従って、統合時間がデータシンボルの長さよりも長い場合、コヒーレント統合はもはや使用できない。入ってくる信号対雑音比が最初に負である場合、非コヒーレント検出は信号対雑音比を弱めるので、非コヒーレント統合の使用だけは実行できない。
【００１４】
パスバンドあるいはローパスタイプの整合フィルタは、アナログあるいはディジタルのいずれかで実現できる。最も普通の方法は、アナログ技術に基づいて整合フィルタを実現することにあり、これにおいて、遅延線は、ＳＡＷ（弾性表面波）あるいはＣＣＤ（電荷結合素子）によって実現される。しかしながら、製造段階で、前記システムは所与の基準信号だけ形成される。アナログ個別調時整合フィルタの遅延線は、例えばＳＣ技術（スイッチドキャパシタ）に基づいて実現できる。しかしながら、この技術の問題は例えば、エイリアシングである。
【００１５】
ディジタル技術の進歩は、ディジタルで実現された整合フィルタももたらした。多数の値の必要とされる速い合計を実行することはディジタルフィルタでは困難である。整合フィルタでは、フィルタの長さに沿って基準信号と乗算される記憶信号サンプルは、１つの生じるサンプルを生成するために計算されねばならない。従来、これは、少数の数を一度に合計し、いくつかのクロックサイクル中この処理を繰り返すことによって行われた。これは複数入力加算器の実装を避ける。
【００１６】
この目的は、入力信号および基準信号の相関を実行する整合フィルタで達成され、このフィルタは、
Ｎ個の入力信号からとられたＭサンプルを記憶する第１の手段であって、Ｎ≧２であり、前記Ｎ個の入力信号のＭサンプルが、前記Ｎ個の入力信号のサンプル周波数で一度に１つのサンプルとして記憶される前記第１の手段と、
Ｋ個のＭサンプル長の基準信号を記憶する第２の手段であって、Ｋ≧２であり、前記Ｍサンプル長の基準信号は２以上の送信機に対応する前記第２の手段と、
前記Ｎ個の入力信号およびＭサンプル長の基準信号の少なくとも１つの組合せを交互に印加することによって、前記第１および第２の記憶手段から前記Ｎ個の入力信号のうち１つおよび前記Ｍサンプル長の基準信号のうち１つを相関計算手段に一度に印加する多重化手段と、
異なる入力信号及び基準信号から計算される相関結果が前記計算手段の出力にシーケンスとして現れるように、前記Ｎ個の入力信号および前記Ｍサンプル長の基準信号の少なくとも１つの組合せに対して相関時分割で計算する前記計算手段とを備えている。
【００１７】
本発明の他の態様は、入力信号および基準信号の相関を実行する整合フィルタであり、このフィルタは、
Ｎ個の入力信号からとられたＭサンプルを記憶し、かつ前記Ｎ個の入力信号のサンプルを前記Ｎ個の入力信号のサンプル周波数で一度に１つのサンプルを記憶する第１の手段と、
Ｋ個のＭサンプル長の基準信号を記憶する第２の手段であって、Ｋ≧２であり、前記Ｍサンプル長の基準信号は２以上の送信機に対応する前記第２の手段と、
前記Ｎ個の入力信号およびＭサンプル長の基準信号の少なくとも１つの組合せを交互に印加することによって前記第１および第２の記憶手段から前記Ｎ個の入力信号のうち１つおよび前記Ｍサンプル長の基準信号のうち１つを相関計算手段に一度に印加する多重化手段と、
異なる組み合わせから計算される相関結果が前記計算手段の出力にシーケンスとして現れるように、前記Ｎ個の入力信号および前記Ｍサンプル長の基準信号の少なくとも１つの組合せに対して相関時分割で計算する計算手段とを備えている。
【００１８】
本発明のさらにもう一つの態様は、受信機によって受信され、ディジタルサンプルに変換された、復調信号を検出する装置からなるスペクトラム拡散受信機であって、前記装置は入力信号と少なくとも１つの基準信号との間の相関を計算する整合フィルタと、前記整合フィルタによって生成された相関結果と所定の閾値とを比較し、信号が検出されたかどうかを決定するコントローラとを含み、前記整合フィルタが、
Ｎ個の入力信号からとられたＭサンプルを記憶する第１の手段であって、Ｎ≧２であり、前記Ｎ個の入力信号のサンプルが前記Ｎ個の入力信号のサンプル周波数で一度に１つのサンプルとして記憶される前記第１の手段と、
Ｋ個のＭサンプル長の基準信号を記憶する第２の手段であって、Ｋ≧２であり、前記Ｍサンプル長の基準信号は２以上の送信機に対応する前記第２の手段と、
前記Ｎ個の入力信号およびＭサンプル長の基準信号の少なくとも１つの組合せを交互に印加することによって、前記第１および第２の記憶手段から前記Ｎ個の入力信号のうち１つおよび前記Ｍサンプル長の基準信号のうち１つを相関計算手段に一度に印加する多重化手段と、
異なる入力信号及び基準信号から計算される相関結果が前記計算手段の出力にシーケンスとして現れるように、前記Ｎ個の入力信号および前記Ｍサンプル長の基準信号の組合せに対して相関時分割で計算する前記計算手段とを備えている。
【００１９】
本発明のさらにもう一つの態様は、受信機によって受信され、ディジタルサンプルに変換された、復調信号を検出する装置からなるスペクトラム拡散受信機であって、前記装置は入力信号と少なくとも１つの基準信号との間の相関を計算する整合フィルタと、前記整合フィルタによって生成された相関結果と所定の閾値とを比較し、信号が検出されたかどうかを決定するコントローラとを含み、前記整合フィルタが、
Ｎ個の受信信号からとられたＭサンプルを記憶する第１の手段であって、Ｎ≧１であり、前記Ｎ個の入力信号のサンプルが前記Ｎ個の入力信号のサンプル周波数で一度に１つのサンプルとして記憶される前記第１の手段と、
Ｋ個のＭサンプル長の基準信号を記憶する第２の手段であって、Ｋ≧２であり、前記Ｍサンプル長の基準信号は２以上の送信機に対応する前記第２の手段と、
前記Ｎ個の入力信号およびＭサンプル長の基準信号の少なくとも１つの組合せを交互に印加することによって、前記第１および第２の記憶手段から前記Ｎ個の入力信号のうち１つおよび前記Ｍサンプル長の基準信号のうち１つを相関計算手段に一度に印加する多重化手段と、
異なる組み合わせから計算される相関結果が前記計算手段の出力にシーケンスとして現れるように、前記Ｎ個の入力信号および前記Ｍサンプル長の基準信号の少なくとも１つの組合せに対して相関時分割で計算する前記計算手段とを備えている。
【００２０】
本発明は、少なくとも１つの拡散コードと相関付けするために少なくとも２つの入力信号を整合フィルタで時間多重化することあるいはその代わりに少なくとも１つの入力信号と相関付けするために少なくとも２つの拡散コードを時間多重化すること、同じ計算機能がいくつかの信号のために使用できることに基づいている。
【００２１】
本発明の主要な実施形態では、演算装置は、シフトレジスタの各サンプルを対応する基準信号のサンプルと乗算し、Ｍ個の結果を生じるＭ個の乗算器と、フィルタの出力で相関結果を生成するために前記Ｍ個の結果を合計する加算器（ここで、Ｍはフィルタの長さである）とを含む。このような演算装置は、多数の数を非常に迅速に処理できなければならなく、そういう訳で、実行することは困難である。いくつかの整合フィルタがこの演算装置を共用できるならば、演算装置は実装のために有利である。
【００２２】
本発明は、ディジタル実装に適している。本発明は、いくつかの拡散コードを同時に使用するスペクトラム拡散システムでの使用に特に適している。
【発明の詳細な記述】
本書では、複素数信号は、２つの信号成分、実数部および虚数部で構成される信号を示す。それとは別に、使用される用語は、信号のＩおよびＱの分岐、すなわち成分（同相および直角位相）である。振幅および位相は、複素数信号のために決定できる。振幅は、複素数の数学的に規定された絶対値演算子を使用することによって得られる。位相は、複素数の数学的に規定された独立変数として計算できる。
【００２３】
本発明の主要な実施形態による捕捉システムは、Ｋ個の並列チャネルを時分割に実現する。チャネル数の制限は、整合フィルタによって必要とされるサンプリング周波数に対する主クロック周波数の関係に起因する。本発明の主要な実施形態では、この関係は２・Ｋである。整合フィルタは、可能性のあるチャネル数を数字Ｋまで減少する各チャネルの同相（Ｉ）成分および直角位相（Ｑ）成分を処理する。可能性のあるチャネル数が検索される拡散コードの全数（ＫTOT）よりも小さい場合、検索される拡散コードは本発明の主要な実施形態では周期的に変えられる。検証される拡散コードに対応する基準信号は、読み出し専用メモリ（ＲＯＭ）にあり、基準信号は、前記ＲＯＭのアドレスカウンタを増分することによって時間多重化される。このカウンタは、モジュロＫTOT原理で基本アドレスから最高数字Ｋまで計数する、すなわち、アドレス０は、アドレスＫTOT−１に続く。使用される基準信号は、この基本アドレスを変えることによって変えられ、全ての可能な周波数はユーザによって構成される方法で通過された。基本アドレスは、モジュロＫTOT原理でも計算できる構成可能なアドレス加算として変えられる。この調整可能な基本加算によって、検索状態による検索処理は最適化できる。
【００２４】
図４は、本発明の主要な実施形態による捕捉システムの一般的なアーキテクチャを示している。この捕捉システムは、４つの基本ブロック、すなわち、実際の整合フィルタ実装を含むデータパスブロック４‐１、他のブロックに対して必要な制御信号を発生する制御ブロック４‐２、検索アルゴリズムを制御する状態機械４‐３、および制御フィルタを捕捉システムの外部バスに接続するＩ／Ｏブロック４‐４を含む。下記において、ブロックの各々はより詳細に記載される。
データパスブロック
データパスブロックは、捕捉システムの中心部である。整合フィルタはローパスフィルタであり、データパス演算は、ＩチャネルおよびＱチャネルの両方を処理するために時間多重化される。この実装では、整合フィルタの長さはＭ＝ＮMFサンプルである。
【００２５】
整合フィルタのデータパスブロックは、整合フィルタのデータパスだけではなく入力信号を処理するためのブロックもまた含む。図５では、ＲＦフロントエンドから受信され、ディジタルに変換されるサンプルされた複素数信号５‐２および５‐４（Ｉ成分およびＱ成分）は、エイリアシングを防止するためにローパスフィルタ５‐６でフィルタリングされる。次に、この信号は、整合フィルタのサンプリング周波数で処理済サンプルを発生する１／１０素子５‐１０で、数値制御クロック発振器（ＮＣＯ）５‐８によって制御される周波数でサンプルされる。整合フィルタの入力のサンプリング周波数は、クロック発振器５‐８によって調整されるので、入力信号のタイミングは基準信号のサンプルのタイミングに一致する。
【００２６】
サンプル後、サンプルは、他の数値制御発振器５‐１４によって発生される複素数搬送波周波数レプリカによって乗算器５‐１２で乗算される。この搬送波周波数レプリカは下記の形式のものである。
【００２７】
ｅj2 πω cn/Fs＝ｃｏｓ（２πωcｎ／Ｆs）＋ｊ・ｓｉｎ（２πωcｎ／Ｆs）
ここで、ωc、ｎおよびＦsは、搬送波周波数、サンプル数およびサンプル周波数をそれぞれ示す。
【００２８】
従って、この乗算は、（推定）搬送波周波数によって入力信号の位相を回転させることに対応する。万一入力信号の周波数が整合フィルタのサンプリング周波数を超える場合、この乗算は再サンプリング前も実行されてもよい。
【００２９】
図６は、実際の整合フィルタ６‐１０を構成するデータパスブロックの中心部ブロックを示す。（例えば、図５の前処理段階において）入力信号から発生されるサンプルは、１つあるいはそれ以上の基準信号とのその相関を計算する前記整合フィルタに印加される。このフィルタは、多数の並列シフトレジスタ６‐２２を含み、この並列シフトレジスタは、この信号の各Ｉ成分およびＱ成分のためのものである。Ｋ個の別個のチャネル、すなわち２・ＫＩ成分およびＱ成分を含む本発明の主要な実施形態では、２・Ｋ個のシフトレジスタ６‐２２が必要とされる。各々の入ってくるＩあるいはＱのデータストリーム６‐２１は、コード周波数あるいはコード周波数の倍数でクロックされる対応するシフトレジスタ６‐２２に印加される。シフトレジスタ６‐２２に印加されるデータストリームは、メモリ６‐２６、例えばＲＯＭあるいはＲＡＭ（ランダムアクセスメモリ）に記憶された基準信号と比較される。時分割で比較される信号は、本発明の基本原理により、Ｋ個のチャネルのために使用される同じ演算部の使用を可能にするシフトレジスタ６‐２２およびメモリ６‐２６から選択される。
【００３０】
入力信号は、信号マルチプレクサ６‐２４および選択信号６‐２３によって選択されるのに対して、基準信号は、選択信号６‐２５とともにメモリ６‐２６から選択される。実際には、選択信号６‐２５はメモリアドレスであってもよい。メモリアドレスは、状態機械に関して説明されるように読み取りメモリ６‐２６に読み取りアドレスを同時に印加するアドレス発生装置で作成されてもよい。この解決策によって、いくつかの拡散コードは、使用される基準信号を時間多重化することによって並列に検索できる。従って、このアドレス６‐２５は、選択信号６‐２３で選択される入力信号６‐２０に対する所望の基準信号６‐２７をメモリ６‐２６で割り当てるために使用できる。一方、メモリ６‐２６は、基準信号発生器が基準信号を印加する基準シフトレジスタと取り換えることができる。この基準シフトレジスタはシフトレジスタ６‐２２と同じであってもよい。
【００３１】
各特定の時間に基準シフトレジスタ（あるいは基準メモリ）６‐２６およびデータシフトレジスタ６‐２２から印加される基準信号、およびＩ信号およびＱ信号は、乗算器ブロック６‐３１で互いと乗算される。両方の信号が１ビットサンプルで構成される場合、この乗算は、その入力が等しい場合、例えばその出力が１であるＸＮＯＲゲートで実行されてもよい。この乗算後、ＮMF個のデータ値６‐２８がある。
【００３２】
次に、ブロック６‐２９は、各サンプルに対する乗算の全積を合計し、整合フィルタの最終出力を発生する。本発明の主要な実施形態では、これは、１クロックサイクル中全積の和を計算する加算器ブロックで実行される。この点では、他の加算方法も使用されてもよい。
【００３３】
整合フィルタの出力６‐３０は、時間の関数として入力の相関に対応する複素数信号で構成される。相関される信号が周期的であり、周期の長さはＮcサンプルの周期は出力６‐３０で各信号に対して分離されてもよく、相互相関に対する周期は異なる位相差を有する。複数のチャネル（Ｋ個のチャネル）整合フィルタの場合、いくつかのチャネル（Ｋ）の同じ位相差に対応する出力は、出力６‐３０で連続している。
【００３４】
使用されるクロック周波数が入ってくるデータのサンプリング周波数の２Ｋ倍である場合、このような構造によって、Ｋ個の並列整合フィルタの出力は、連続して計算できる。
【００３５】
従って、整合フィルタでは、基準信号によって乗算される整合フィルタの長さの記憶信号サンプルは、１つの出力に対して計算されねばならない。従来、これは、少数の数を一度に合計し、いくつかのクロックサイクル中この処理を繰り返すことによって行われる。これは、複数の入力を有するアドレスの加算器の実装を避ける。公知のディジタルで実現される遅延線も、１つの基準信号だけを含み、１つの信号だけが同じ装置と同時に相関されることを可能にする。前述されるように、本発明および本発明の好ましい実施形態は、いくつかの値の容易で、迅速で有効な合計を可能にする。
【００３６】
図７は、図６の整合フィルタの実装のより詳細なブロック図を示している。明瞭にするために、４つの６サンプル長のシフトレジスタ、４つの６サンプル基準信号および４つの乗算器を使用して実施形態が示されている。しかしながら、このフィルタは、任意の信号数およびレジスタ長に適しているように容易に拡張できる。
【００３７】
図７は、４つの入力信号６‐２１を受信する４つの６サンプルシフトレジスタ６‐２２を示し、レジスタの各々は、段６‐２２Ａ．．．６‐２２Ｆ（すなわち、サンプル当たり１段）を含む。段６‐２２Ａ．．．６‐２２Ｆの上部行は、第１のシフトレジスタを構成し、第２行は、第２のシフトレジスタ等を構成する。選択信号６‐２３は、各特定の時間に出力して乗算器ブロック６‐３１に印加される。コードレプリカ（基準信号）は、６つの４ロケーションメモリ素子６‐２６Ａ．．．６‐２６Ｆで構成される係数メモリ６‐２６で記憶される。メモリ素子の第１の行は、第１のコードレプリカを記憶し、第２の行は、第２のコードレプリカ等を記憶する。選択信号６‐２５は、各特定の時間に出力として乗算器ブロック６‐３１に印加されるメモリ素子６‐２２Ａ．．．６‐２２Ｆの中の行を選択する。乗算器素子６‐３１は、６つの並列乗算器６‐３１Ａ．．．６‐３１Ｆを含む。乗算器素子６‐３１の第１の乗算器６１‐３１Ａは、各入力信号の第１のサンプル（レジスタ素子６‐２２Ａの行）を各コードレプリカの第１のサンプル（メモリ素子６‐２６Ａの行）と交互に乗算する。同様に、乗算器６‐３１Ｂは、レジスタ段６‐２２Ｂおよびメモリ素子６‐２６Ｂ等から得られるサンプルを乗算する。乗算器６‐３１Ａ．．．６‐３１Ｆで乗算された信号は、次に加算素子６‐２９で合計される。一度検索される信号、すなわちチャネルの数が検索される拡散信号の全数以下である場合、検索されるコードレプリカは周期的に変えることができる。コードレプリカは、例えばＲＯＭに記憶でき、例えばカウンタを使用してメモリアドレスを変えることによって時間多重化される。
【００３８】
図８は、データパスブロックの最後の部分、すなわち演算装置を示している。演算装置は、推定値、この場合絶対値の自乗、すなわち整合フィルタから得られる複素数の出力の絶対値の自乗を計算する。数学的には、これは、複素数の実数部および虚数部を自乗し、これらを合計することによって実行される。整合フィルタから得られた相関結果（図６あるいは図７）は、ブロック６‐４２で自乗されるまで、結果を記憶するレジスタ６‐４１に印加される。自乗ブロック６‐４２は、１つの数を取り込み、その自乗を計算する。自乗は、Ｉ成分およびＱ成分の両方に対して別個に実行される。合計は、マルチプレクサ６‐４４の出力から得られるゼロでの自乗の結果を合計することによって第１回（Ｉ分岐の自乗サンプル）に実行される。第２回（Ｑ分岐の自乗サンプル）の自乗の結果は、マルチプレクサ６‐４４を介して得られた前の合計の出力（Ｉ分岐の自乗サンプル）と合計される。整合フィルタは、連続する各複素数のサンプルの成分（ＩおよびＱ）を計算する場合、絶対値の自乗は、２つの連続自乗の結果を合計することによって容易に計算できる。
【００３９】
最後に、和は、比較器６‐４６でレジスタ６‐４７に記憶された閾値と比較され、比較結果は、レジスタ６‐４７を介して図４の状態機械４‐３に印加される。正しい決定の確率を増加させ、間違った決定の確率を減少させるために、閾値レベルのいかなる超過も、同じ位相差および基準信号に対応するいくつかの比較結果を待つことによって確保されねばならない。十分多数の比較が閾値レベルを超える場合、この信号は十分確実に検出されたことを宣言できる。状態機械４‐３は、それによって閾値レベルが低下できる検証アルゴリズムを実行できるので、弱い信号さえ信号の検出で行われる間違った決定なしに検出される。信号の得られた位相差は、受信機で使用され、正しい位相のためにローカル基準コード発生器を初期化する。
【００４０】
一般的な場合、受信機の周波数の不正確さは、データパスの全帯域幅（１／Ｔ1）を超えるので、受信信号はいくつかの周波数値を使用して検索されねばならない。この理由で、全拡散コードの位相不正確さが精査された。
状態機械
状態機械は、整合フィルタＭＦの比較的高レベルの信号検索制御の責任を負う。整合フィルタＭＦは、並列に作動し、その各々が１つの基準信号を検索する責任を負うＫ個の状態機械を実現する。状態機械の動作は、チャネルの各々が全可能なコード位相オフセットを１回処理した場合だけ常に行われる搬送波周波数レプリカの周波数を変える以外互いに無関係である。これは、いくつかのチャネルが１回以上各周波数でコード位相オフセットを検索でき、周波数走査間の時間は全コード位相をチェックするために最も遅いチャネルに依存することを示している。
【００４１】
本発明の主要な実施形態では、上記の整合フィルタを使用する捕捉システムは、閾値比較を超えた位相差に対する検証アルゴリズムの実行およびいくつかの周波数オフセットに対する検索のための搬送波周波数の走査を処理する状態機械４‐３によって実行できる。図９は、状態機械および捕捉システムの機能フロー図の例を示している。この例では、フィルタの長さはＮMF個のサンプルであり、整合フィルタの捕捉システムは、Ｋ個の並列の時分割に分離されたチャネルを含む。
【００４２】
ステップ９‐２では、入力信号の時間で１つのサンプルがデータレジスタにロードされる。整合フィルタの長さはＮMF個のサンプルであり、ＮMF−１個のサンプルはシフトレジスタにロードされる。ステップ９‐３では、さらにもう一つの新しいサンプル、すなわち入力信号の最後のサンプルＮMFはシフトレジスタにロードされる。ステップ９‐４では、シフトレジスタのデータは、ＰＲＮ形式の信号であるコードレプリカ、すなわち基準信号と比較される。相関が設定閾値を超えない場合、入力信号の次のサンプルは、ステップ９‐３で、シフトレジスタにロードされる。最も簡単な場合、閾値を超えることは、前記基準信号に対応する信号が検出され、その拡散コードは記憶基準信号と同相であることを示している。この情報は、実際の信号トラッキングおよび受信を開始するために使用される。しかしながら、受信信号の強度は、雑音と比較され、閾値を超えることは、信号が検出されたことを実証するのに十分でない。この理由で、アルゴリズムは、検出を検証するために使用でき、それによって第１の閾値を超えた後、新しい入力信号は、シフトレジスタにロードされ、第１の検出の時点に対応するステップで整合フィルタに対する基準信号と相関付けられる。
【００４３】
従って、基準値が設定閾値を超える場合、コード信号の正しい位相が可能性として検出され、このシステムは、信号トラッキング状態９‐４０から信号検出検証状態９‐５０へ移る。ここでステップ９−６０では、まずＮMFサンプルを待ち、ステップ9-8で繰り返し比較をする。
【００４４】
この値が閾値よりも小さい場合、レジスタＦＡＩＬの値はステップ９‐１０で１単位だけ増分され、次のステップは９‐１２である。ここで、レジスタＦＡＩＬの値は、閾値以下の許容回数を示す設定最大値と比較される。閾値以下の比較結果数が限界値セットを超える場合、この処理はステップ９‐３に戻る。さもなければ、次のステップは９‐６である。
【００４５】
閾値を超える場合、レジスタＤＥＴの値は、ステップ９‐１４で１単位だけ増分され、次のステップは９‐１６である。ここで、レジスタＤＥＴの値は、閾値がこの信号が検出されたことを宣言できる前に超えられなければならない許容回数を示す設定最大値と比較される。閾値を超える比較結果の数が限界値セットを超えない場合、この処理はステップ９‐６に戻る。
【００４６】
この処理は、閾値を超えるかあるいは閾値以下のサンプル数がプリセットの少なくとも１つの数／閾値を超えるまで上記のように継続する。次に、ステップ９‐２０では、この信号は検出されたかを宣言できるかあるいはその代わりに検索はステップ９‐３で次のデータサンプルから継続される。
【００４７】
前記信号検索ルーチンは、各基準信号に対して別々に実行される。全並列チャネルの全データサンプルがチェックされた後、搬送波レプリカ発振器の周波数は変えられ、ステップ９‐２から始まる検索処理は繰り返される。検索処理が搬送波レプリカ発振器の全所望の周波数で繰り返される場合、この発振器の周波数は、ゼロにされ、検索が繰り返される。
【００４８】
１つの周波数基準に拘束される発生器が、直接シーケンスシステム受信機に対する搬送波周波数および拡散コードを発生する場合、搬送波周波数のオフセットは、整合フィルタのサンプリングクロックに対して必要とされる調整値も計算するために使用できる。特に、整合フィルタのサンプリング周波数は、他のアルゴリズムに対して調整されねばならない。しかしながら、搬送波および拡散コードのドップラーシフトは、その周波数に対して直接比例する。
【００４９】
図１０は、本発明の主要な実施形態による検索処理を制御する状態機械の状態図を示している。この状態機械は、２つのアクティブ状態および待機のために使用される２つの状態を有する。最初の状態は、新しいデータがシフトレジスタにクロックされるｆｗａｉｔ状態である。この状態では、待機は、シフトレジスタにビットがあるのと同様な多数のサンプルクロックサイクル、すなわちＮMFサンプルをとる。走査を待つ場合、この処理はシーク状態に入ってくる。この状態では、閾値検出器の出力は各サンプルに対してチェックされ、閾値を超える場合、次の状態、すなわち検証待機に入り、ＤＥＴカウンタは１にセットされ、ＦＡＩＬカウンタはゼロにセットされる。閾値の超えることがいかなるコードオフセット（ＮMFサンプル）に対しても全然生じない場合、状態機械は現チャネルに対してＤＯＮＥフラグをセットする。一旦全状態機械チャネルが各可能なコード位相オフセットに対して検証されると、すなわち全ＤＯＮＥフラグがセットされ、検索される全搬送波周波数を通過した場合、ｆｗａｉｔ状態に再度入ってくる。
【００５０】
検証待機状態では、状態機械は、完全に新しいデータが検出の統計的特性を改善するためにデータシフトレジスタ内部でクロックされ、新しい比較が同じコードオフセットを使用して実行されるまで、待つ。信号検出を保証するために、閾値比較は、同じコードオフセット状態で数回繰り返される。検証待機状態のコードの長さ（ＮMFサンプル）の待機後、検証状態に入ってくる。この状態では、閾値検出器の値はチェックされ、検出が示される場合、ＤＥＴカウンタは１だけ増分される。さもなければ、ＦＡＩＬカウンタは１だけ増分される。ヒット（ＤＥＴ）および失敗（ＦＡＩＬ）の数がなおその最大値以下である場合、再度検証待機状態に入ってくる。さもなければ、ヒット（ＤＥＴ）の数が最大値を超える場合、この信号は、検出されたことを宣言され、現ＰＲＮコード、周波数およびコードオフセットは、捕捉システムの出力として示される。最後検証後、２つの結果があり、コードオフセットが最後のコードオフセットである場合、周波数は変更され、ｆｗａｉｔ状態に入ってくる。さもなければ、シーク状態に入り、検索がいつもように継続される。
【００５１】
状態機械は、構成ステップで、局部発振器周波数（ＬＯ）の下限値と上限値との間で走査する。検索される周波数範囲は、固定中間周波数（ＩＦ）およびドップラー周波数で構成される。これらの限界値は、実際のＲＦ（無線周波数）フロントエンド中間周波数（ＩＦ）および最大予想ドップラーシフトによりセットされる。状態機械は、捕捉をその最初の状態に設定する方法も有する。マルチチャネル整合フィルタが使用される場合、状態機械は、全チャネルが全位相差を１回精査するまで周波数検索が行われないことを調べる。他の点で、異なるチャネルは、完全に互いに関係なく作動する。これは、平行処理から得られる最適の長所を保証する。
前処理ブロック
図１１は、図５に示された信号前処理ブロックのより詳細なブロック図を示している。入力信号ｉｉｎおよびｑ ｉｎは、２つの集積／ダンプフィルタ１１‐１および１１‐２において比率ＮＤＥＣで１／１０にされる。図１２は、集積／ダンプ（ＩＤ）フィルタのより詳細なブロック図を示している。フィルタの動作は非常に簡単である。データｉｉｎはレジスタ２‐１に入り、その符号は次にブロック１２‐２で影響される。このデータは、次に加算器１２‐３に、この加算器からレジスタ１２‐４に印加される。このレジスタの出力は、マルチプレクサ１２‐５および保持レジスタ１２‐６に印加される。加算器１２‐３は、マルチプレクサ１２‐５を介してアキュムレータの役目を果たすレジスタ１２‐４の中に入力するＮＤＥＣサンプルを合計する。合計反復の第１のサンプルは、（マルチプレクサ１２‐５の第２の入力から得られた）０をこれに加えることによってアキュムレータ１２‐４に直接加えられる。他の反復では、マルチプレクサ１２‐５の出力は、アキュムレータレジスタ１２‐４の出力である。
【００５２】
再度図１１を参照すると、集積／ダンプフィルタ１１‐１および１１‐２の出力は、その選択信号（ｄｉｎｓｅｌ）により、乗算器１１‐４に印加される出力として入力の一方を交互に選択するマルチプレクサ１１‐３に印加される。乗算器の第２の入力には、その選択信号（ｓｉｎｃｏｓ ｓｅｌ）により乗算器１１‐４に印加されるコサイン出力あるいはサイン出力をサイン／コサインテーブル１１‐６から選択する出力をマルチプレクサ１１‐５から印加される。テーブル１１‐６は、部分的に生成される搬送波レプリカ位相信号ｐｈｉｎによって制御される。加算器１１‐７は、二者択一的に乗算器の出力およびマルチプレクサ１１‐８の出力を合計するかあるいは乗算器の出力をマルチプレクサの出力から減算できる。この加算器は、信号ｅｎａｓｕｂによって制御される。加算器１１‐７の出力は、その出力が保持レジスタ１１‐１０および１１‐１１およびマルチプレクサ１１‐８にさらに印加される。ゼロ（０）は、マルチプレクサ１１‐８の第２の入力に印加され、選択信号ｅｎａａｄｄによって制御される。レジスタ１１‐１０および１１‐１１は、データ出力ｉ ｏｕｔおよびｑ ｏｕｔのそれぞれを示している。
【００５３】
図１１に示された構造は、下記のアルゴリズムによれば、搬送波レプリカ（ｅj2 πω cn/Fs＝ｃｏｓ（２πωcｎ／Ｆs）＋ｊ・ｓｉｎ（２πωcｎ／Ｆs））との複素数乗算を実行するために使用される。
【００５４】
１．ＡＣＣ＝ ｉ ｉｎ・ｃｏｓ（ＬＯ）
２．ＡＣＣ＝ＡＣＣ＋ｑ ｉｎ・ｓｉｎ（ＬＯ）→ｉ ｏｕｔ
３．ＡＣＣ＝ ｑ ｉｎ・ｃｏｓ（ＬＯ）
４．ＡＣＣ＝ＡＣＣ‐ｉ ｉｎ・ｓｉｎ（ＬＯ）→ｑ ｏｕｔ
数値制御発振器（ＮＣＯ）
図１３は、数値制御発振器を示している。ＮＣＯは、各サンプルに対して周波数入力値を累算する位相アキュムレータを含む。このアキュムレータは、加算器１３‐１およびレジスタ１３‐２で構成されている。レジスタ１３‐２の出力は、信号ｐｈｏｕｔを発生する。
アドレス発生器装置
図１４は、コードレプリカメモリのアドレス発生器装置のブロック図を示している。この回路は、それからアドレスがマルチプレクサ１４‐２および１４‐３を介してアドレスカウンタ１４‐４に最初にロードされる基本レジスタベース１４‐１を含む。マルチプレクサ１４‐３は、信号ｅｎａｃｏｎｆによって制御される。アドレスカウンタ１４‐４の値は、マルチプレクサ１４‐２を制御する信号ｚｅｒｏ ｃｎｔが基本レジスタ１４‐１の値を強制的に再度アドレスカウンタ（カウント）１４‐４にロードされるようになるまで、加算器１４‐５およびマルチプレクサ１４‐２および１４‐３を含むループで増分される。一方、加算器１４‐６およびマルチプレクサ１４‐７を含むループは、制御信号ｅｎａｂａｓｅが１にセットされる場合、基本レジスタ１４‐１の値を周期的に増加させる。本グループの全コードレプリカがチェックされた場合、状態機械４‐３は、これを処理する。この信号は、その第２の入力が信号ｅｎａｃｏｎｆであるＯＲゲート１４‐８を介して基本レジスタ１４‐１に印加される。基本レジスタ１４‐１を増加させる値は、この値をレジスタデルタ１４‐８にロードすることによってセットできる。
制御ブロック
データパス４‐１および状態機械４‐３に対する制御信号は、図１２が示されるように、値０から値２・Ｋ‐１まで計数するカウンタ１２‐１から得られる復号化値１２‐２によってＭＦ制御ブロック４‐２で発生される。これは、値２・Ｋによって割られる主クロックに等しいサンプル速度を生じる。データパス４‐１は同時にＫ個の基準信号を処理するので、データパス４‐１は、全演算を実行するのに２つのクロックサイクルを有する。シフトレジスタの入力から状態機械へのデータパスの連鎖全遅延は８つのクロックサイクルである。入力信号処理およびデータパス演算は、これらの両方が並列に処理するようにインタリーブされる。このデータパスは後で入力の１つのサンプルを使用する。
【００５５】
データパスによって必要とされる演算は、３つの部分に分割できる。第１の部分中、Ｉチャネル結果は計算され、Ｑチャネル結果は、次に第２の部分中に処理され、Ｉチャネルの結果に加えられる。全てのこれらの演算は、データパス上のパイプラインレジスタによってインタリーブできる。このデータパスに対する制御信号は、２つの場合、すなわち起動および再同期を除いて連続ストリームとして発生される。これらの場合、制御信号の発生は、前記ブロックに先行する構成要素の全パイプライン遅延に対応する時間だけ遅延される。
【００５６】
前述されているように、本発明のシステムおよび方法および本発明の実施形態では、マルチチャネル整合フィルタの実装は、効果的におよび複雑な部品を節約するように解決された。
【００５７】
技術発展として本発明の基本的アイディアはいろいろな方法で実現できることが当業者には明らかである。従って、本発明および本発明の実施形態は上記の例に限定されないで特許請求の範囲内で変更してもよい。
【図面の簡単な説明】
本発明は、いま添付図面を参照して好ましい実施形態によってより詳細に説明される。
【図１】 直接シーケンスベーススペクトラム拡散システムを示している。
【図２】 従来の整合フィルタの実装を示す。
【図３】 整合フィルタを使用するローパスタイプの捕捉システムを示す。
【図４】 本発明の主要な実施形態によるスペクトラム拡散受信機の捕捉システムの一般的なアーキテクチャを示す。
【図５】 本発明の主要な実施形態によるデータパス前処理ブロックを示すブロック図である。
【図６】 本発明の主要な実施形態によるデータパスの整合フィルタを示すブロック図である。
【図７】 図６のフィルタのより詳細な実施形態を示す。
【図８】 本発明の主要な実施形態によるデータパス検索演算部を示すブロック図である。
【図９】 本発明の主要な実施形態による捕捉システムの機能フロー図である。
【図１０】 本発明の主要な実施形態による状態機械を示す状態図である。
【図１１】 図５の前処理ブロックのより詳細な実装である。
【図１２】 統合／ダンプフィルタのブロック図である。
【図１３】 数値制御発振器のブロック図である。
【図１４】 アドレス発生器のブロック図である。
Claims (17)
- 入力信号および基準信号の相関を実行する整合フィルタにおいて、
Ｎ個の入力信号からとられたＭサンプルを記憶する第１の手段であって、Ｎ≧２であり、前記Ｎ個の入力信号のＭサンプルが、前記Ｎ個の入力信号のサンプル周波数で一度に１つのサンプルとして記憶される前記第１の手段と、
Ｋ個のＭサンプル長の基準信号を記憶する第２の手段であって、Ｋ≧２であり、前記Ｍサンプル長の基準信号は２以上の送信機に対応する前記第２の手段と、
前記Ｎ個の入力信号およびＭサンプル長の基準信号の少なくとも１つの組合せを交互に印加することによって、前記第１および第２の記憶手段から前記Ｎ個の入力信号のうち１つおよび前記Ｍサンプル長の基準信号のうち１つを相関計算手段に一度に印加する多重化手段と、
異なる入力信号及び基準信号から計算される相関結果が前記計算手段の出力にシーケンスとして現れるように、前記Ｎ個の入力信号および前記Ｍサンプル長の基準信号の少なくとも１つの組合せに対して相関時分割で計算する前記計算手段とを備えていることを特徴とする整合フィルタ。 - 前記計算手段が、前記Ｎ個の入力信号の各サンプルと前記Ｍサンプル長の基準信号の対応するサンプルとを比較し、Ｍ個の１ビット比較結果を示す比較器と、前記Ｍ個の１ビット比較結果を合計し、かつ前記フィルタの前記出力に相関結果を発生する加算手段とを含むことを特徴とする請求項１に記載の整合フィルタ。
- 前記比較器が、乗算器、ＸＯＲ回路あるいはＸＮＯＲ回路のうちの１つであることを特徴とする請求項２に記載の整合フィルタ。
- 前処理手段から前記Ｎ個の入力信号を受信する受信手段を更に含み、前記Ｎ個の入力信号は夫々Ｉ成分とＱ成分からなり、前記前処理手段は前記Ｎ個の入力信号の各々のＩ ｉｎ 信号とＱ ｉｎ 信号を処理し、対応するＩ ｏｕｔ 信号とＱ ｏｕｔ 信号として前記受信手段に供給する請求項１に記載の整合フィルタ。
- 前記前処理手段は前記Ｉ ｏｕｔ 信号とＱ ｏｕｔ 信号を、
ＡＣＣ Ｉ がＩ ｏｕｔ の初期累積レジスタ値であり、
ＡＣＣ Ｑ がＱ ｏｕｔ の初期累積レジスタ値であり、
ＬＯが局部発信器周波数であるとき、
ＡＣＣ Ｉ ＝Ｉ ｉｎ ・ｃｏｓ（ＬＯ），
Ｉ ｏｕｔ ＝ＡＣＣ Ｉ ＋Ｑ ｉｎ ・ｓｉｎ（ＬＯ），
ＡＣＣ Ｑ ＝Ｑ ｉｎ ・ｃｏｓ（ＬＯ），
Ｑ ｏｕｔ ＝ＡＣＣ Ｑ ‐Ｉ ｉｎ ・ｓｉｎ（ＬＯ）
として生成する請求項４に記載の整合フィルタ。 - 入力信号および基準信号の相関を実行する整合フィルタにおいて、
Ｎ個の入力信号からとられたＭサンプルを記憶し、かつ前記Ｎ個の入力信号のサンプルを前記Ｎ個の入力信号のサンプル周波数で一度に１つのサンプルを記憶する第１の手段と、
Ｋ個のＭサンプル長の基準信号を記憶する第２の手段であって、Ｋ≧２であり、前記Ｍサンプル長の基準信号は２以上の送信機に対応する前記第２の手段と、
前記Ｎ個の入力信号およびＭサンプル長の基準信号の少なくとも１つの組合せを交互に印加することによって前記第１および第２の記憶手段から前記Ｎ個の入力信号のうち１つおよび前記Ｍサンプル長の基準信号のうち１つを相関計算手段に一度に印加する多重化手段と、
異なる組み合わせから計算される相関結果が前記計算手段の出力にシーケンスとして現れるように、前記Ｎ個の入力信号および前記Ｍサンプル長の基準信号の少なくとも１つの組合せに対して相関時分割で計算する前記計算手段とを備えていることを特徴とする整合フィルタ。 - 前記計算手段が、前記Ｎ個の入力信号の各サンプルと前記Ｍサンプル長の基準信号から対応するサンプルとを比較し、Ｍ個の１ビット比較結果を示す比較器と、前記Ｍ個の１ビット比較結果を合計し、かつ前記フィルタの前記出力に相関結果を発生する加算手段とを含むことを特徴とする請求項６に記載の整合フィルタ。
- 前記比較器が、乗算器、ＸＯＲ回路あるいはＸＮＯＲ回路のうちの１つであることを特徴とする請求項７に記載の整合フィルタ。
- 前処理手段から前記Ｎ個の入力信号を受信する受信手段を更に含み、前記Ｎ個の入力信号は夫々Ｉ成分とＱ成分からなり、前記前処理手段は前記Ｎ個の入力信号の各々のＩ ｉｎ 信号とＱ ｉｎ 信号を処理し、対応するＩ ｏｕｔ 信号とＱ ｏｕｔ 信号として前記受信手段に供給する請求項６に記載の整合フィルタ。
- 前記前処理手段は前記Ｉ ｏｕｔ 信号とＱ ｏｕｔ 信号を、
ＡＣＣ Ｉ がＩ ｏｕｔ の初期累積レジスタ値であり、
ＡＣＣ Ｑ がＱ ｏｕｔ の初期累積レジスタ値であり、
ＬＯが局部発信器周波数であるとき、
ＡＣＣ Ｉ ＝Ｉ ｉｎ ・ｃｏｓ（ＬＯ），
Ｉ ｏｕｔ ＝ＡＣＣ Ｉ ＋Ｑ ｉｎ ・ｓｉｎ（ＬＯ），
ＡＣＣ Ｑ ＝Ｑ ｉｎ ・ｃｏｓ（ＬＯ），
Ｑ ｏｕｔ ＝ＡＣＣ Ｑ ‐Ｉ ｉｎ ・ｓｉｎ（ＬＯ）
として生成する請求項９に記載の整合フィルタ。 - 受信機によって受信され、ディジタルサンプルに変換された、復調信号を検出する装置からなるスペクトラム拡散受信機であって、前記装置は入力信号と少なくとも１つの基準信号との間の相関を計算する整合フィルタと、前記整合フィルタによって生成された相関結果と所定の閾値とを比較し、信号が検出されたかどうかを決定するコントローラとを含み、前記整合フィルタが、
Ｎ個の入力信号からとられたＭサンプルを記憶する第１の手段であって、Ｎ≧２であり、前記Ｎ個の入力信号のサンプルが前記Ｎ個の入力信号のサンプル周波数で一度に１つのサンプルとして記憶される前記第１の手段と、
Ｋ個のＭサンプル長の基準信号を記憶する第２の手段であって、Ｋ≧２であり、前記Ｍサンプル長の基準信号は２以上の送信機に対応する前記第２の手段と、
前記Ｎ個の入力信号およびＭサンプル長の基準信号の少なくとも１つの組合せを交互に印加することによって、前記第１および第２の記憶手段から前記Ｎ個の入力信号のうち１つおよび前記Ｍサンプル長の基準信号のうち１つを相関計算手段に一度に印加する多重化手段と、
異なる入力信号及び基準信号から計算される相関結果が前記計算手段の出力にシーケンスとして現れるように、前記Ｎ個の入力信号および前記Ｍサンプル長の基準信号の少なくとも１つの組合せに対して相関時分割で計算する前記計算手段とを備えていることを特徴とするスペクトラム拡散受信機。 - 前記計算手段が、前記Ｎ個の入力信号の各サンプルと前記Ｍサンプル長の基準信号の対応するサンプルとを比較し、Ｍ個の１ビット比較結果を示す比較器と、前記Ｍ個の１ビット比較結果を合計し、かつ前記フィルタの前記出力に相関結果を発生する加算手段とを含むことを特徴とする請求項１１に記載の整合フィルタ。
- 前記比較器が、乗算器、ＸＯＲ回路あるいはＸＮＯＲ回路のうちの１つであることを特徴とする請求項１２に記載の整合フィルタ。
- 前記整合フィルタの出力が複素数相関サンプルであり、前記装置が前記複素数相関サンプルの成分の両方を自乗し、かつ自乗成分を合計する演算装置を含むことを特徴とする請求項１１に記載のスペクトラム拡散受信機。
- 前記演算装置が、２つあるいはそれ以上の入力信号の同じ位相差に対応する相関サンプルを合計し、前記和が、一方の位相差で計算され、かつその積分時間がＭ・Ｌ個のサンプルである相関結果に対応し、Ｍがサンプル数における整合フィルタの長さであり、かつＬが、アキュムレータによって合計される相関サンプル数であることを特徴とする請求項１４に記載のスペクトラム拡散受信機。
- 前記コントローラが、前記同じ位相差および前記Ｍサンプル長の基準信号に対応するいくつかの比較結果を処理し、かつ前記出力値が前記閾値を超えたことを示す収集された比較結果の所定の割合に応じて、検出された前記信号を宣言することを特徴とする請求項１１に記載のスペクトラム拡散受信機。
- 受信機によって受信され、ディジタルサンプルに変換された、復調信号を検出する装置からなるスペクトラム拡散受信機であって、前記装置は入力信号と少なくとも１つの基準信号との間の相関を計算する整合フィルタと、前記整合フィルタによって生成された相関結果と所定の閾値とを比較し、信号が検出されたかどうかを決定するコントローラとを含み、前記整合フィルタが、
Ｎ個の受信信号からとられたＭサンプルを記憶する第１の手段であって、Ｎ≧１であり、前記Ｎ個の入力信号のサンプルが前記Ｎ個の入力信号のサンプル周波数で一度に１つのサンプルとして記憶される前記第１の手段と、
Ｋ個のＭサンプル長の基準信号を記憶する第２の手段であって、Ｋ≧２であり、前記Ｍサンプル長の基準信号は２以上の送信機に対応する前記第２の手段と、
前記Ｎ個の入力信号およびＭサンプル長の基準信号の少なくとも１つの組合せを交互に印加することによって、前記第１および第２の記憶手段から前記Ｎ個の入力信号のうち１つおよび前記Ｍサンプル長の基準信号のうち１つを相関計算手段に一度に印加する多重化手段と、
異なる組み合わせから計算される相関結果が前記計算手段の出力にシーケンスとして現れるように、前記Ｎ個の入力信号および前記Ｍサンプル長の基準信号の少なくとも１つの組合せに対して相関時分割で計算する前記計算手段とを備えていることを特徴とするスペクトラム拡散受信機。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI992211 | 1999-10-13 | ||
| FI19992211 | 1999-10-13 | ||
| FI20002155 | 2000-09-29 | ||
| FI20002155A FI119011B (fi) | 1999-10-13 | 2000-09-29 | Sovitettu suodatin ja hajaspektrivastaanotin |
| PCT/FI2000/000881 WO2001028118A1 (en) | 1999-10-13 | 2000-10-12 | Matched filter and spread spectrum receiver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003511957A JP2003511957A (ja) | 2003-03-25 |
| JP4691300B2 true JP4691300B2 (ja) | 2011-06-01 |
Family
ID=26160791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001530224A Expired - Fee Related JP4691300B2 (ja) | 1999-10-13 | 2000-10-12 | 整合フィルタおよびスペクトラム拡散受信機 |
Country Status (9)
| Country | Link |
|---|---|
| US (2) | US7010024B1 (ja) |
| EP (1) | EP1222750B1 (ja) |
| JP (1) | JP4691300B2 (ja) |
| AT (1) | ATE392050T1 (ja) |
| AU (1) | AU769506B2 (ja) |
| CA (1) | CA2385116A1 (ja) |
| DE (1) | DE60038562T2 (ja) |
| FI (1) | FI119011B (ja) |
| WO (1) | WO2001028118A1 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI119011B (fi) * | 1999-10-13 | 2008-06-13 | U Nav Microelectronics Corp | Sovitettu suodatin ja hajaspektrivastaanotin |
| US7310386B2 (en) * | 2002-04-25 | 2007-12-18 | Broadcom Corporation | Radio receiver utilizing a single analog to digital converter |
| US7627029B2 (en) | 2003-05-20 | 2009-12-01 | Rambus Inc. | Margin test methods and circuits |
| US7590175B2 (en) * | 2003-05-20 | 2009-09-15 | Rambus Inc. | DFE margin test methods and circuits that decouple sample and feedback timing |
| US7317752B2 (en) * | 2003-07-11 | 2008-01-08 | Samsung Electronics Co., Ltd. | Method and system for locating a GPS correlated peak signal |
| US7346116B2 (en) * | 2004-07-01 | 2008-03-18 | Zarbana Digital Fund Llc | Systems and methods for rapid signal detection and identification |
| ITRM20040554A1 (it) * | 2004-11-08 | 2005-02-08 | Micron Technology Inc | Metodo ed apparecchio per filtrare dati in uscita. |
| US10091616B2 (en) | 2005-12-15 | 2018-10-02 | Polte Corporation | Angle of arrival (AOA) positioning method and system for positional finding and tracking objects using reduced attenuation RF technology |
| US9813867B2 (en) | 2005-12-15 | 2017-11-07 | Polte Corporation | Angle of arrival (AOA) positioning method and system for positional finding and tracking objects using reduced attenuation RF technology |
| US20140132446A1 (en) * | 2011-06-15 | 2014-05-15 | Cambridge Silicon Radio Limited | Method and apparatus for detecting cross correlation based in limited range code phase offset observations |
| US11835639B2 (en) | 2011-08-03 | 2023-12-05 | Qualcomm Technologies, Inc. | Partially synchronized multilateration or trilateration method and system for positional finding using RF |
| US10440512B2 (en) | 2012-08-03 | 2019-10-08 | Polte Corporation | Angle of arrival (AOA) positioning method and system for positional finding and tracking objects using reduced attenuation RF technology |
| US10863313B2 (en) | 2014-08-01 | 2020-12-08 | Polte Corporation | Network architecture and methods for location services |
| GB2511079B (en) * | 2013-02-22 | 2015-05-27 | Cascoda Ltd | Transceiver |
| US9853787B2 (en) * | 2015-06-24 | 2017-12-26 | Nxp Usa, Inc. | Carrier frequency offset estimation for wireless communication |
| US10285129B2 (en) | 2015-07-09 | 2019-05-07 | Verizon Patent And Licensing Inc. | Wakeup system and method for devices in power saving mode |
| US9998989B2 (en) * | 2015-07-09 | 2018-06-12 | Verizon Patent And Licensing Inc. | Wakeup method for devices in power saving mode |
| KR101993211B1 (ko) * | 2015-10-08 | 2019-06-26 | 폴테 코포레이션 | 목표물을 추적하기 위한 도래각 측위 시스템 |
| US11255945B2 (en) | 2018-03-27 | 2022-02-22 | Polte Corporation | Multi-path mitigation in tracking objects using compressed RF data |
| US11483026B1 (en) * | 2021-05-14 | 2022-10-25 | Samsung Electronics Co., Ltd | Method and apparatus for TMBOC transmission with narrowband receivers |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002198932A (ja) * | 1997-09-30 | 2002-07-12 | Matsushita Electric Ind Co Ltd | 相関検出方法およびマッチトフィルタ |
| EP1222750B1 (en) * | 1999-10-13 | 2008-04-09 | U-NAV Microelectronics Corporation | Matched filter and spread spectrum receiver |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61153764A (ja) * | 1984-12-27 | 1986-07-12 | Canon Inc | 分散型デジタル相関器 |
| JP2988105B2 (ja) * | 1992-01-31 | 1999-12-06 | 日本電気株式会社 | ディジタルコリレータ |
| US5377225A (en) | 1993-10-19 | 1994-12-27 | Hughes Aircraft Company | Multiple-access noise rejection filter for a DS-CDMA system |
| IL111469A0 (en) | 1993-11-01 | 1994-12-29 | Omnipoint Corp | Despreading/demodulating direct sequence spread spectrum signals |
| JP2682493B2 (ja) * | 1995-02-22 | 1997-11-26 | 日本電気株式会社 | 受信装置 |
| US5640416A (en) | 1995-06-07 | 1997-06-17 | Comsat Corporation | Digital downconverter/despreader for direct sequence spread spectrum communications system |
| US5920589A (en) | 1995-06-07 | 1999-07-06 | Sanconix Inc. | Direct sequence spread spectrum DSP system |
| JP2926651B2 (ja) | 1995-11-02 | 1999-07-28 | 株式会社鷹山 | マッチドフィルタ回路 |
| GB2315647B (en) | 1996-07-23 | 2001-02-21 | Roke Manor Research | Randomised code acquisition |
| US5715276A (en) | 1996-08-22 | 1998-02-03 | Golden Bridge Technology, Inc. | Symbol-matched filter having a low silicon and power requirement |
| JP3884115B2 (ja) * | 1996-12-10 | 2007-02-21 | 三菱電機株式会社 | デジタルマッチドフィルタ |
| EP0855796A3 (en) * | 1997-01-27 | 2002-07-31 | Yozan Inc. | Matched filter and filter circuit |
| JP3408944B2 (ja) * | 1997-04-24 | 2003-05-19 | シャープ株式会社 | スペクトル直接拡散通信システムにおける復調装置及び同システムにおける相関器 |
| US5999561A (en) | 1997-05-20 | 1999-12-07 | Sanconix, Inc. | Direct sequence spread spectrum method, computer-based product, apparatus and system tolerant to frequency reference offset |
| JP3751419B2 (ja) | 1997-06-16 | 2006-03-01 | 松下電器産業株式会社 | マッチドフィルタおよび同期方法 |
| US6181733B1 (en) * | 1997-07-30 | 2001-01-30 | Matsushita Electric Industrial Co., Ltd. | Digital matched filter |
| JP3380446B2 (ja) * | 1997-10-20 | 2003-02-24 | 株式会社鷹山 | Ｃｄｍａ通信システム用受信装置 |
| US6366938B1 (en) * | 1997-11-11 | 2002-04-02 | Ericsson, Inc. | Reduced power matched filter using precomputation |
| DK0924532T3 (da) | 1997-11-19 | 2006-07-17 | Imec Vzw | Fremgangsmåde og apparat til modtagelse af GPS/GLONASS-signaler |
| JPH11186984A (ja) | 1997-12-18 | 1999-07-09 | Sony Corp | 相関検出装置及び相関検出方法 |
| US6539009B1 (en) * | 1997-12-26 | 2003-03-25 | Yozan, Inc. | Signal reception apparatus for DS-CDMA cellular system |
| JP3856261B2 (ja) | 1998-03-18 | 2006-12-13 | ソニー株式会社 | 同期検出装置 |
| US6130906A (en) * | 1998-05-22 | 2000-10-10 | Golden Bridge Technology, Inc. | Parallel code matched filter |
| US6363108B1 (en) * | 1999-03-31 | 2002-03-26 | Qualcomm Inc. | Programmable matched filter searcher |
| US6526322B1 (en) | 1999-12-16 | 2003-02-25 | Sirf Technology, Inc. | Shared memory architecture in GPS signal processing |
-
2000
- 2000-09-29 FI FI20002155A patent/FI119011B/fi not_active IP Right Cessation
- 2000-10-12 AT AT00969582T patent/ATE392050T1/de not_active IP Right Cessation
- 2000-10-12 EP EP00969582A patent/EP1222750B1/en not_active Expired - Lifetime
- 2000-10-12 CA CA002385116A patent/CA2385116A1/en not_active Abandoned
- 2000-10-12 WO PCT/FI2000/000881 patent/WO2001028118A1/en active Search and Examination
- 2000-10-12 DE DE60038562T patent/DE60038562T2/de not_active Expired - Lifetime
- 2000-10-12 AU AU79254/00A patent/AU769506B2/en not_active Expired
- 2000-10-12 JP JP2001530224A patent/JP4691300B2/ja not_active Expired - Fee Related
- 2000-10-13 US US09/689,854 patent/US7010024B1/en not_active Expired - Lifetime
-
2005
- 2005-12-23 US US11/317,289 patent/US7505511B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002198932A (ja) * | 1997-09-30 | 2002-07-12 | Matsushita Electric Ind Co Ltd | 相関検出方法およびマッチトフィルタ |
| EP1222750B1 (en) * | 1999-10-13 | 2008-04-09 | U-NAV Microelectronics Corporation | Matched filter and spread spectrum receiver |
Also Published As
| Publication number | Publication date |
|---|---|
| DE60038562T2 (de) | 2009-08-13 |
| ATE392050T1 (de) | 2008-04-15 |
| DE60038562D1 (de) | 2008-05-21 |
| EP1222750A1 (en) | 2002-07-17 |
| FI119011B (fi) | 2008-06-13 |
| US7505511B2 (en) | 2009-03-17 |
| CA2385116A1 (en) | 2001-04-19 |
| US20060209936A1 (en) | 2006-09-21 |
| JP2003511957A (ja) | 2003-03-25 |
| FI20002155A0 (fi) | 2000-09-29 |
| AU7925400A (en) | 2001-04-23 |
| FI20002155A (fi) | 2001-04-14 |
| AU769506B2 (en) | 2004-01-29 |
| EP1222750B1 (en) | 2008-04-09 |
| US7010024B1 (en) | 2006-03-07 |
| WO2001028118A1 (en) | 2001-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4691300B2 (ja) | 整合フィルタおよびスペクトラム拡散受信機 | |
| US6909739B1 (en) | Signal acquisition system for spread spectrum receiver | |
| KR100806425B1 (ko) | 순차적-포착, 다-대역, 다-채널, 정합필터 | |
| EP2294518B1 (en) | Adaptive correlation | |
| EP0920743B1 (en) | Symbol-matched filter having a low silicon and power requirement | |
| US5216691A (en) | Digital receiver for spread-spectrum signals | |
| US6141374A (en) | Method and apparatus for generating multiple matched-filter PN vectors in a CDMA demodulator | |
| US6470000B1 (en) | Shared correlator system and method for direct-sequence CDMA demodulation | |
| JPH08191260A (ja) | 高速周波数ホッピングスペクトル拡散受信機と相関器 | |
| US6263011B1 (en) | Receiver for spread spectrum communication system capable of shortening acquisition time | |
| JP3397695B2 (ja) | 相関検出装置及びｃｄｍａ受信装置 | |
| JP2000165292A (ja) | 同期捕捉回路 | |
| KR20020075770A (ko) | 정합 필터 및 확산 스팩트럼 수신기 | |
| KR100364754B1 (ko) | 고속 피엔 코드 탐색 장치 | |
| US20030152138A1 (en) | Synchronization detection circuit | |
| US6400757B1 (en) | Symbol-matched filter having a low silicon and power management | |
| JPH04347944A (ja) | スペクトル拡散復調装置 | |
| KR20020050242A (ko) | 스프레드 스펙트럼 수신기용 신호 어퀴지션 시스템 | |
| JPH07123024A (ja) | スペクトラム拡散通信における自動周波数制御の初期引込み方法と受信装置 | |
| JPH09214401A (ja) | ランダム符号同期装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20020516 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071012 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100608 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100908 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100915 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100927 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110208 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110221 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4691300 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |