JP4690290B2 - 有機電界発光素子及びその製造方法 - Google Patents

有機電界発光素子及びその製造方法 Download PDF

Info

Publication number
JP4690290B2
JP4690290B2 JP2006300320A JP2006300320A JP4690290B2 JP 4690290 B2 JP4690290 B2 JP 4690290B2 JP 2006300320 A JP2006300320 A JP 2006300320A JP 2006300320 A JP2006300320 A JP 2006300320A JP 4690290 B2 JP4690290 B2 JP 4690290B2
Authority
JP
Japan
Prior art keywords
electrode
gate
source electrode
forming
organic electroluminescent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006300320A
Other languages
English (en)
Other versions
JP2008016427A (ja
Inventor
ジョン−ス・ヘオ
チェ−ヘ・パク
サン−ホ・ユ
キョン−ミン・パク
ソン−フン・チョイ
ソク−ジョン・リ
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Publication of JP2008016427A publication Critical patent/JP2008016427A/ja
Application granted granted Critical
Publication of JP4690290B2 publication Critical patent/JP4690290B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/10Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/302Details of OLEDs of OLED structures
    • H10K2102/3023Direction of light emission
    • H10K2102/3026Top emission
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17Carrier injection layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17Carrier injection layers
    • H10K50/171Electron injection layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、有機電界発光素子(organic electroluminescent device:OELD)に係り、特に、高輝度を実現する上部発光型の有機電界発光素子及びその製造方法に関する。
一般の有機電界発光素子は、電子注入電極と正孔注入電極から各々電子と正孔を発光層の内部に注入させ、注入された電子と正孔が結合した励起子が励起状態から基底状態に落ちる時に発光する素子である。
このような原理から、従来の薄膜液晶表示素子とは異なり別途の光源を必要としないので、素子の体積と重さを低減できる長所がある。
また、有機電界発光素子は、高品位パネル特性(低電力、高輝度、高反応速度、低重量)がある。このような特性のために、OELDは、移動通信端末機、CNS(car navigation systems)、PDA(personal digital assistants)、カムコーダー、パームPC等のほとんどの民生用の電子応用製品に使用される強力な次世代ディスプレーと考えられている。
さらに、製造工程が単純であるために、生産原価を既存のLCDより大幅に低減できる長所がある。
このような有機電界発光素子を駆動する方式は、受動マトリックス型と能動マトリックス型とに区分することができる。
受動マトリックス型の有機電界発光素子は、その構成が単純で、製造方法も単純であるが、比較的高い消費電力が必要とされ、表示素子の大面積化にも制約がある。さらに、配線の数が増加するほど開口率が低下する短所がある。
一方、能動マトリックス型の有機電界発光素子は、高い発光效率と高画質を提供する長所がある。
図1は、従来のOELDの概略的な断面図である。
図1に示したように、有機電界発光素子1は、相互に離隔され向かい合う第1基板12、第2基板28を含み、第1基板12上にはアレイ層14が形成されており、アレイ層14は、薄膜トランジスタTを含む。
図面には示してないが、アレイ層14は、ゲート配線、ゲート配線と交差して画素領域Pを定義するデータ配線、そしてゲート配線及びデータ配線のいずれかと交差するパワー配線をさらに含む。
また、有機電界発光素子1は、アレイ層14の上部に形成された第1電極16と、第1電極16上に形成された有機電界発光層18、有機電界発光層18の上部に形成された第2電極20を含む。ここで、第1電極16は、薄膜トランジスタTに連結され、有機電界発光層18は、画素領域Pごとに位置する赤色R、緑色G、青色Bのサブ有機電界発光層で構成される。
第2基板28は、内部面に凹部21を有し、封止パネルとしての役割をする。乾燥剤は、水気から有機電界発光素子1を保護するために、凹部21にパッケージングされており、第1基板12、第2基板28を付着させるために、両基板間の周辺部には、シールパターン26が形成される。
このような従来の有機電界発光素子は、第2電極を構成する物質が透明導電性物質から選択され、有機電界発光層から発光された光が下部電極である第2電極の方向に発光される下部発光型で動作する。
前述したような有機電界発光素子の一画素の構成を、以下、図2の等価回路図を参照して詳しく説明する。図2は、従来によるOELDの等価回路図である。図2に示したように、基板32の一方向にゲート配線42が構成され、これとは垂直に交差する方向にデータ配線44が構成される。
データ配線44とゲート配線42の交差地点には、スイッチング素子Tが構成され、スイッチング素子Tと電気的に連結された駆動素子Tが構成される。この時、駆動素子Tは、pタイプの薄膜トランジスタであるために、薄膜トランジスタのソース電極66とゲート電極68間にストレージキャパシターCstが構成されて、駆動素子Tのドレイン電極63は、有機発光層Eの陽極(図1の16に相当)と接触して構成される。
前述した構成で、駆動素子Tのゲート電極68とソース電極66間にストレージキャパシターCstが構成される。駆動素子Tのソース電極66とパワー配線55を連結して構成する。
前述したように構成された有機電界発光素子の動作特性を、以下、簡略して説明する。
スイッチング素子Tのゲート電極46にゲート信号が印加されると、データ配線44を流れる電流信号は、スイッチング素子Tを通じて電圧信号となって駆動素子Tのゲート電極68に印加される。
このようにすると、駆動素子Tが動作され発光部Eに流れる電流のレベルが決まり、これによって有機発光層は、グレースケールを具現することができる。この時、ストレージキャパシターCstに貯蔵された信号は、ゲート電極68の信号を維持する役割をするために、スイッチング素子Tがオフ状態になっても次の信号が印加されるまで、発光部Eに流れる電流のレベルを一定に維持する。
以下、図3を参照して、能動マトリックス型の有機電界発光素子の薄膜トランジスタアレイ部を概略的に説明する。図3は、従来のOELDの1つの画素における概略的な平面図である。
一般の能動マトリックス型の有機電界発光素子の薄膜トランジスタアレイ部は、基板32に定義された多数の画素Pごとにスイッチング素子Tと駆動素子TとストレージキャパシターCstが構成されて、動作の特性によってスイッチング素子Tまたは駆動素子Tは、各々1つ以上の薄膜トランジスタの組合せで構成される。
この時、基板32は、透明な絶縁基板を使用して、その材質としては、例えば、ガラスやプラスチックとすることができる。
図3に示したように、基板32上に、相互に所定間隔離隔して一方向に構成されたゲート配線42と、ゲート配線42と絶縁膜を間にして、ゲート配線42と交差して画素領域Pを定義するデータ配線44が形成される。また、データ配線44と離隔され、これとは平行な方向にパワー配線55が形成される。
スイッチング素子Tは、ゲート配線42に連結される第1ゲート電極46、第1ゲート電極46の上部の第1半導体層50、データ配線44に連結される第1ソース電極56、第1ソース電極56と離隔された第1ドレイン電極60で構成される。
駆動素子Tは、第1ドレイン電極60に連結される第2ゲート電極68、第2ゲート電極68の上部に位置する第2半導体層、パワー配線55に連結される第2ソース電極66、第2ドレイン電極63で構成される。特に、第1ドレイン電極60と第2ゲート電極68は、絶縁層(図示せず)のコンタクトホール64を通じて相互に連結される。
また、画素領域Pで第2ドレイン電極63に連結されて第1電極36が形成される。図面には示してないが、前述したようなストレージキャパシターCstは、ドーピングされた第1ストレージ電極、パワー配線55の一部を占める第2ストレージ電極、第1、第2ストレージ電極間に位置する絶縁層を含む。
図4は、図3のIV−IV線に沿って切断した従来のOELDの概略的な断面図であり、図3と連係して説明する。図4に示したように、第2半導体層62は、基板32上に形成され、ゲート絶縁膜GIは、第2半導体層62上に形成され、第2ゲート電極68は、第2半導体層62と対応するゲート絶縁層GI上に形成され、層間絶縁膜ILは、第2ゲート電極68上に形成される。層間絶縁膜ILは、第2半導体層62の両端部を露出させる第1コンタクトホールC1、第2コンタクトホールC2を含む。
保護層67は、ソース電極66及びドレイン電極63上にも形成されて、第2ドレイン電極63の一部を露出させるドレインコンタクトホールC3を含む。
第1電極36は、ドレインコンタクトホールC3を通じてドレイン電極63に連結され、有機電界発光層38は、第1電極36上に形成され、第2電極80は、有機電界発光層38上に形成される。第1電極36、有機電界発光層38、第2電極80は、有機電界発光ダイオードEを構成する。さらに、駆動素子Tは、ネガティブタイプのTFTであって、第1電極36及び第2電極80は、陰極及び陽極を各々構成する。
一方、駆動素子Tは、ポジティブタイプのTFTであって、第1電極36及び第2電極80は、陽極及び陰極を各々構成する。駆動素子Tとは並列にストレージキャパシターCstが構成されて、ソース電極66は、ストレージキャパシターCstの第2電極34と接触して構成されて、第2電極34の下部には、第1電極35が位置する。
以下、断面図を参照して、発光層の構成をさらに詳しく説明する。
図5は、従来のOELDの発光部の概略的な断面図である。図5に示したように、有機電界発光素子1は、基板32上に形成された陽極36、正孔注入層HIL38a、正孔輸送層HTL38b、発光層38c、電子輸送層38d、電子注入層38e、陰極80が順に積層された構造である。
前述した構成において、正孔輸送層38aと電子輸送層38dは、正孔と電子間の移動度の差を縮めて、正孔と電子が発光層38cにより効果的に伝達できるようにする。このようにすると、正孔と電子の密度のバランスがとれて、発光効率を高める。
また、陽極36と正孔輸送層38b間に正孔注入層38aをさらに構成し、陰極80と電子輸送層38d間に電子注入層38eをさらに構成すると、挿入された層によって正孔注入エネルギー及び電子注入エネルギーの障壁を低くする役割をし、発光効率を増加させて、駆動電圧を低減する長所がある。
ところが、一般に、陰極80として使用される物質は、カルシウム(Ca)、アルミニウム(Al)、マグネシウム(Mg)、銀(Ag)、リチウム(Li)のような物質を使用し、陽極としては、インジウム−スズ−オキサイド(ITO)のような透明電極を使用する。
陽極36として使用されるインジウム−スズ−オキサイド(ITO)は、一般にスパッタリングを利用した蒸着工程を行うが、下部層に深刻なダメージを与えて蒸着される特性があり、有機発光層の上部にインジウム−スズ−オキサイド(ITO)を形成することは困難である。
従って、従来は、開口領域の深刻な低下を勘案しながら、陽極36を薄膜トランジスタアレイ基板32の上部に第1層として構成していた。その結果、従来の有機電界発光素子は、薄膜トランジスタアレイ基板32を中心に下部発光をする構成であるために、アレイ部による深刻な輝度低下現象があり、さらに、開口領域の損失を最小化するために薄膜トランジスタアレイ基板の設計も自由ではない短所がある。
また、前述した形態は、陽極36が駆動素子と直接接触する構成であるため、薄膜トランジスタもポジティブタイプの多結晶薄膜トランジスタに基づいており、工程上の複雑さがあって生産収率が低下する問題がある。
本発明は、前述したような問題を解決するために提案されており、上部発光型の有機電界発光素子を製作することを第1目的とする。
上部発光型で製作することによって開口領域を確保して輝度を改善し、薄膜トランジスタアレイ基板を設計するにおいて、設計の自由度を確保することを第2目的とする。
ネガティブタイプの薄膜トランジスタに基づいた駆動回路(CMOS回路)とスイッチング素子と駆動素子を構成することができ、工程の単純化によるコスト節減を第3目的とする。
陰極が酸化されるのを防いで有機電界発光素子の駆動不良を防ぐことを第4目的とする。
前述したような目的を達成するために、本発明の第1特徴は、画素領域を含む基板上に形成されたスイッチング素子と、前記スイッチング素子に連結される駆動素子と、前記駆動素子に連結される陰極と、モリブデン(Mo)を含み、前記陰極上に形成された第1バッファ層と、前記第1バッファ層の上部に形成されて、前記陰極の一部を露出させるコンタクトホールを前記第1バッファ層と共に有する保護層と、前記コンタクトホールを通じて前記陰極と接触する発光層と、前記発光層の上部に形成された陽極とを含むことを特徴とする有機電界発光素子を提供する。
本発明の第2特徴は、画素領域を含む基板上にスイッチング素子と、前記スイッチング素子に連結される駆動素子を形成する段階と、前記駆動素子に連結される陰極を形成する段階と、前記陰極上にモリブデン(Mo)を含む第1バッファ層を形成する段階と、前記第1バッファ層の上部に保護層を形成する段階と、前記陰極の一部を露出させるコンタクトホールを形成するために、前記保護膜および前記第1バッファ層をエッチングする段階と、前記コンタクトホールを通じて前記陰極と接触する発光層を形成する段階と、前記発光層上に陽極を形成する段階とを含むことを特徴とする有機電界発光素子の製造方法を提供する。
本発明による上部発光型の有機電界発光素子は、陰極を下部に構成し、透明な陽極を上部に構成する反転構造であるために、上部発光が可能である。従って、下部アレイ基板のパターン形状に影響を受けず、開口率の確保によって高輝度を実現する。
また、ネガティブタイプの非晶質薄膜トランジスタに基づいて、駆動回路(CMOS素子)とスイッチング素子と駆動素子が構成できるために、工程の単純化によるコスト節減及び回路的な安全性を図ることができる。
さらに、陰極の酸化を防いで、駆動不良を防ぐ。
以下、添付した図面を参照して、本発明による望ましい実施例を説明する。
実施の形態1.
本発明は、発光部を構成するにあたって、陰極を下部に構成し、陽極を上部に構成する構造であって、前記陰極が酸化されないようにすることを特徴とする。
図6は、本発明の実施の形態1によるOELDの概略的な断面図である。
図6に示したように、本発明による有機電界発光素子ELは、薄膜トランジスタアレイ基板100に陰極200、電子注入層(EIL)202、電子輸送層(ETL)204、発光層(EML)206、発光層206の上部に正孔輸送層(HTL)208、正孔注入層(HIL)210、陽極214を構成する。
この時、正孔注入層210と陽極214間にバッファ層212をさらに構成する。正孔注入層210の上部にバッファ層212をさらに構成する理由は、陽極214であるインジウム−スズ−オキサイド(ITO)またはインジウム−ジンク−オキサイド(IZO)をスパッタリング方法によって蒸着する時、下部の正孔注入層210にダメージを与えないようにするためである。
このために、バッファ層212は、銅フタロシアニン(CuPc)のように、結晶性の良い正孔注入層用有機単分子物質や、五酸化バナジウム(V)のような酸化物質から選択される。
銅フタロシアニン(CuPc)は、薄く蒸着することができて、低い閾値電圧と高い移動度を有し、特に、柔軟性を有するために、表示装置に使用されるにあたっては、好ましい長所を有する。
この時、陽極214としては、前述したように、インジウム−スズ−オキサイド(ITO)とインジウム−ジンク−オキサイド(IZO)を含む透明な導電性金属を使用し、陰極200としては、モリブデン(Mo)を使用する。
一般に、陰極としては、カルシウム(Ca)、アルミニウム(Al)、マグネシウム(Mg)、銀(Ag)、リチウム(Li)のような仕事関数(work function)の低い金属を使用するが、仕事関数の低い金属は、反応性が良いために、以後のマスク工程を経ながら水気と空気に露出される過程で酸化され易い。
従って、陰極200の表面に酸化膜が形成される不良が発生し易いために、モリブデン(Mo)を使用するか、陰極とモリブデン(Mo)の二重層に積層した構造を維持してから最後の第2保護膜をパターンする工程で、モリブデン(Mo)を除去する工程を行い、陰極が酸化されるのを防ぐ。
前述した構成は、陽極214を発光部の上部に構成したために、上部発光によって駆動することができ、開口領域をさらに確保することができる。
また、陰極200がアレイ基板の駆動素子(図示せず)と接触する構成であるので、薄膜トランジスタは、ネガティブタイプの非晶質シリコーン薄膜トランジスタとして製作され、工程上簡単でありながら工程コスト面でも有利な長所がある。
さらに、陰極の酸化を防ぐことができ、駆動不良を防ぐ長所がある。
以下、図面を参照して、本発明による有機電界発光素子用薄膜トランジスタアレイ基板の構成を説明する。
図7は、本発明の実施の形態1によるOELDのアレイ基板の概略的な平面図である。図7に示したように、基板100の画素領域には、スイッチング素子Tと、スイッチング素子Tに連結される駆動素子Tが形成される。
スイッチング素子Tは、第1ゲート電極102、第1半導体層118、第1ソース電極122a、第1ドレイン電極122bを含むネガティブタイプの薄膜トランジスタで構成される。
駆動素子Tは、第2ゲート電極104、第2半導体層120、第2ソース電極124a、第2ドレイン電極124bを含むネガティブタイプの薄膜トランジスタで構成される。
また、スイッチング素子Tの第1ドレイン電極122bは、駆動素子Tの第2ゲート電極104に連結される。
画素領域Pの一側には、スイッチング素子Tの第1ゲート電極102に信号を伝達するゲート配線106を構成し、ゲート配線106と垂直な方向の画素領域Pの他側には、データ配線126を構成し、ゲート配線106と平行に離隔してパワー配線110を構成する。
ゲート配線106とデータ配線126とパワー配線110の一端には、ゲートパッド108とデータパッド128とパワーパッド114を構成し、ゲートパッド108と接触するゲートパッド電極138と、データパッド128と接触するデータパッド電極142と、パワーパッド114と接触するパワーパッド電極140を構成する。
パワー配線(図7の110)から延長されて形成された第1ストレージ電極112と、スイッチング素子Tの第1ドレイン電極122bから延長されて形成された第2ストレージ電極122cと、両電極間に介されたゲート絶縁膜116領域を含むストレージキャパシターCstが位置する。
また、画素領域Pの全面に対応して、駆動素子Tのドレイン電極124bと接触する陰極132を構成する。陰極132の上部に、発光部(図示せず)と陽極(図示せず)を構成する。
この時、スイッチング素子Tと駆動素子Tは、非晶質シリコーンをアクティブ層118a、120aとして使用する非晶質薄膜トランジスタであって、ソース電極122a、124aとドレイン電極122b、124bは、駆動特性を改善するための構成となるように形成される。
例えば、図面に示したように、スイッチング素子Tは、第1ソース電極122aをU形状で構成し、第2ドレイン電極122bは,ソース電極122aの内部に,これとは離隔された形態の棒形状で各々形成し、駆動素子Tは、第2ソース電極124a及び第2ドレイン電極124bをリング形状及び円形状で各々形成することができる。
前述した構成等は、第1ソース電極122a、第2ソース電極124aと第1ドレイン電極122b、第2ドレイン電極124b間の距離に当たる、第1半導体層118、第2半導体層120のチャンネルの長さを短くして、幅を広くする構成であり、特に、電流駆動する特性上、駆動素子Tの構成は、第2半導体層120のチャンネルの幅を極大化して素子の熱化を最小化する長所がある。
以下、図8Aないし図8Dを参照して、本発明による有機電界発光素子用アレイ基板の断面構成を説明する。
本発明の実施の形態1における図8Aは、図7のVIIIa−VIIIa線、図8Bは、図7のVIIIb−VIIIb線、図8Cは、図7のVIIIc−VIIIc線、図8Dは、図7のVIIId−VIIId線に沿って切断したOELDの概略的な断面図である。
図8A、図8B、図8C、図8Dに示したように、基板100は、画素領域Pと、画素領域Pの内部にスイッチング領域Sと駆動領域Dとストレージ領域Cを構成し、画素領域Pの一側にはゲート領域GAと、これに平行な方向にパワー領域VAと、ゲート領域GA及びパワー領域VAと垂直な方向にデータ領域DAを定義する。
スイッチング領域Sと駆動領域Dには、ネガティブタイプの薄膜トランジスタであるスイッチング素子Tと駆動素子Tを構成し、ストレージ領域Cには、パワー配線(図7の110)から延長されて形成された第1ストレージ電極112と、スイッチング素子Tの第1ドレイン電極122bから延長されて形成された第2ストレージ電極122cと、両電極間に介されたゲート絶縁膜116領域を含むストレージキャパシターCstが位置する。
画素領域Pには、駆動素子Tのドレイン電極124bと接触しながら画素領域P全面に構成された陰極132を構成し、陰極132の上部には、前述したような多層で構成された発光層146と、発光層146の上部に陽極150を構成する。
スイッチング素子Tと駆動素子Tの第1電極として第1ゲート電極102、第2ゲート電極104を各々形成し、第1ゲート電極102、第2ゲート電極104の上部には、ゲート絶縁膜116を間に第1半導体層118、第2半導体層120を構成し、第1半導体層118、第2半導体層120の上部には、第1ソース電極122a、第2ソース電極124aと第1ドレイン電極122b、第2ドレイン電極124bを各々形成する。
第1半導体層118、第2半導体層120を形成する前または後に、ゲート絶縁膜116にコンタクトホール(図示せず)を形成した後、スイッチング素子Tの第1ドレイン電極122bと駆動素子Tの第2ゲート電極104が接触するように構成し、駆動素子Tの第2ドレイン電極124bとパワー配線110が接触するように構成する。
前述した構成は、陰極132を形成した後、画素領域Pの境界に対応する部分に第2保護膜144を構成することによって、画素領域P間の発光層146が接触することを防ぐ。
ゲート領域GAとパワー領域VAとデータ領域DAの一端には、ゲートパッド108と、これと接触するゲートパッド電極138と、パワーパッド114と、これと接触するパワーパッド電極140と、データパッド128と、これと接触するデータパッド電極142を構成する。
前述したように、陰極132は、酸化を防ぐために、モリブデン(Mo)層で構成したり、または、工程の際、陰極層とモリブデン層の二重層構造で構成したりする。二重層構造で構成される場合、第2保護膜144をパターンする工程でモリブデン層を除去して、その下部層の陰極132だけを残す工程を行う。以下、工程を参照して説明する。
本発明の実施の形態1における図9Aないし図9Gは、図7のVIIIa−VIIIa線、図10Aないし図10Gは、図7のVIIIb−VIIIb線、図11Aないし図11Gは、図7のVIIIc−VIIIc線、図12Aないし図12Gは、図7のVIIId−VIIId線に沿って切断したOELDの製造工程による概略的な断面図である。
図9A、図10A、図11A、図12Aに示したように、基板100上に多数の画素領域Pと、画素領域Pごとにスイッチング領域Sと駆動領域Dとストレージ領域Cを定義し、画素領域Pの一側と他側にゲート領域GAとデータ領域DAを定義し、ゲート領域GAと平行な領域にパワー領域VAを定義する。
多数の領域S、D、C、GA、VA、DAが定義された基板100全面に、アルミニウム(Al)、アルミニウム合金(AlNd)、クロム(Cr)、モリブデン(Mo)、銅(Cu)、チタン(Ti)等を含む導電性金属グループのうちから選択された1つまたは1つ以上を蒸着してパターニングし、スイッチング領域Sと駆動領域Dに第1ゲート電極102、第2ゲート電極104を各々形成し、ゲート領域Gには、一端にゲートパッド108を含むゲート配線(図7の106)を形成し、パワー領域VDには一端にパワーパッド114を含むパワー配線110と、パワー配線110からストレージ領域Cに延長された第1ストレージ電極112を形成する。
基板100全面に、窒化シリコーンSiNと酸化シリコーンSiOを含む無機絶縁物質グループのうちから選択された1つまたは1つ以上の物質を蒸着してゲート絶縁膜116を形成する。
ゲート絶縁膜116の上部に、純粋非晶質シリコーン(a−Si:H)と不純物非晶質シリコーン(n+a−Si:H)を蒸着してパターンし、スイッチング領域Sと駆動領域Dに構成した第1ゲート電極102、第2ゲート電極104の上部に、各々第1アクティブ層118a、第2アクティブ層120aと第1オーミックコンタクト118b、第2オーミックコンタクト120bを形成する。
第1アクティブ層118a及び第1オーミックコンタクト118bは、第1半導体層118を構成し、第2アクティブ層120a及び第2オーミックコンタクト120bは、第2半導体層120を構成する。
ゲート絶縁膜116をパターニングし、駆動領域Dの第2ゲート電極104と、ストレージ領域Cの第1ストレージ電極112を露出する第1コンタクトホールCH1と第2コンタクトホールCH2を形成する。
図9B、図10B、図11B、図12Bに示したように、導電性金属グループのうちから選択された1つまたは1つ以上の金属を蒸着してパターニングし、スイッチング領域Sと駆動領域Dに離隔された第1ソース電極122a、第2ソース電極124aと第1ドレイン電極122b、第2ドレイン電極124bを形成し、データ領域Dには、一端にデータパッド128を含むデータ配線(図7の126)を形成する。
この時、スイッチング領域Sの第1ドレイン電極122bは、ストレージ領域Cに延長された第2ストレージ電極122cを含むと同時に、駆動領域Dの第2ゲート電極104と接触するように構成し、駆動領域Dの第2ドレイン電極124bは、第1ストレージ電極112と接触するように構成する。
第1ソース電極122a、第2ソース電極124aと第1ドレイン電極122b、第2ドレイン電極124b間に露出された第1オーミックコンタクト118b、第2オーミックコンタクト120bを除去して、下部の第1アクティブ層118a、第2アクティブ層120aを露出する工程を行う。
この時、露出された第1アクティブ層118a、第2アクティブ層120aは、アクティブチャンネルとして機能し、従って、アクティブチャンネルの長さを短くしたり、幅を広くしたりするために、ソース電極をU形状またはリング形状で構成し、このような場合、第1ドレイン電極122b、第2ドレイン電極124bは、各々第1ソース電極122a、第2ソース電極124aの内部に位置して棒形状または円形状で構成する。
図9C、図10C、図11C、図12Cに示したように、第1ソース電極122a、第2ソース電極124a及び第1ドレイン電極122b、第2ドレイン電極124bが形成された基板100全面に、無機絶縁物質グループのうちから選択された1つまたは1つ以上の物質を蒸着して第1保護膜130を形成し、第1保護膜130をパターニングして駆動領域Dの第2ドレイン電極124bを露出する第3コンタクトホールCH3を形成すると同時に、ゲートパッド108とパワーパッド114とデータパッド128とを露出する第4コンタクトホールCH4と第5コンタクトホールCH5と第6コンタクトホールCH6を形成する。
図9D、図10D、図11D、図12Dに示したように、第1保護膜130が形成された基板100全面に、カルシウム(Ca)、アルミニウム(Al)、マグネシウム(Mg)、銀(Ag)、リチウム(Li)のような導電性金属物質グループのうちから選択された1つを蒸着して陰極132、ゲートパッド電極138、パワーパッド電極140、データパッド電極142を形成する。
陰極132、ゲートパッド電極138、パワーパッド電極140、データパッド電極142の上部に、モリブデン(Mo)で構成された第1ないし第4バッファ層134、139、141、143を各々形成する。
図9E、図10E、図11E、図12Eに示したように、第1ないし第4バッファ層134、139、141、143が形成された基板100全面に、無機絶縁物質グループのうちから選択された1つを蒸着して第2保護膜144を形成する。そして、第2保護膜144を乾式エッチングする工程を行う。
このようにすると、図9F、図10F、図11F、図12Fに示したように、陰極132、ゲートパッド電極138、パワーパッド電極140、データパッド電極142が露出されると同時に、各構成の上部の第1ないし第4バッファ層134、139、141、143を除去する工程を行う。
従って、第2保護膜144をパターニングする以前までは、陰極132は、上部の第1バッファ層134によって外部から遮断されるために、陰極132の表面に酸化反応が起きない長所がある。
図9G、図10G、図11G、図12Gに示したように、基板100全面に発光層146を形成する。発光層146は、前述した例示のように、陰極132の上部に電子注入層(EIL)、電子輸送層(ETL)、主発光層(EML)、正孔輸送層(HTL)、正孔注入層(HIL)、バッファ層148を構成する。この時、主発光層(EML)は、赤色R、緑色G、青色Bを発光して、画素領域Pごと順に形成する。
基板100全面に、インジウム−スズ−オキサイド(ITO)とインジウム−ジンク−オキサイド(IZO)を含む透明導電性金属グループのうちから選択された1つを蒸着してパターニングし、画素領域Pごとに陽極150を形成する。
前述したような工程によって、本発明による上部発光型の有機電界発光素子を製作することができる。
従来によるOELDの概略的な断面図である。 従来によるOELDの等価回路図である。 従来によるOELDの一つの画素を基準にした概略的な平面図である。 図3のIV−IV線に沿って切断した従来のOELDの概略的な断面図である。 従来によるOELDの発光部の概略的な断面図である。 本発明の一実施例によるOELDの概略的な断面図である。 本発明の一実施例によるOELDのアレイ基板の概略的な平面図である。 図7のVIIIa−VIIIa線に沿って切断したOELDの概略的な断面図である。 図7のVIIIb−VIIIb線に沿って切断したOELDの概略的な断面図である。 図7のVIIIc−VIIIc線に沿って切断したOELDの概略的な断面図である。 図7のVIIId−VIIId線に沿って切断したOELDの概略的な断面図である。 図7のVIIIa−VIIIa線に沿って切断したOELDの製造工程による概略的な断面図である。 図9Aに続く製造工程を示す断面図である。 図9Bに続く製造工程を示す断面図である。 図9Cに続く製造工程を示す断面図である。 図9Dに続く製造工程を示す断面図である。 図9Eに続く製造工程を示す断面図である。 図9Fに続く製造工程を示す断面図である。 図7のVIIIb−VIIIb線に沿って切断したOELDの製造工程による概略的な断面図である。 図10Aに続く製造工程を示す断面図である。 図10Bに続く製造工程を示す断面図である。 図10Cに続く製造工程を示す断面図である。 図10Dに続く製造工程を示す断面図である。 図10Eに続く製造工程を示す断面図である。 図10Fに続く製造工程を示す断面図である。 図7のVIIIc−VIIIc線に沿って切断したOELDの製造工程による概略的な断面図である。 図11Aに続く製造工程を示す断面図である。 図11Bに続く製造工程を示す断面図である。 図11Cに続く製造工程を示す断面図である。 図11Dに続く製造工程を示す断面図である。 図11Eに続く製造工程を示す断面図である。 図11Fに続く製造工程を示す断面図である。 図7のVIIId−VIIId線に沿って切断したOELDの製造工程による概略的な断面図である。 図12Aに続く製造工程を示す断面図である。 図12Bに続く製造工程を示す断面図である。 図12Cに続く製造工程を示す断面図である。 図12Dに続く製造工程を示す断面図である。 図12Eに続く製造工程を示す断面図である。 図12Fに続く製造工程を示す断面図である。
符号の説明
100 基板、102 第1ゲート電極、104 第2ゲート電極、112 第1ストレージ電極、116 ゲート絶縁膜、130 第1保護層、132 陰極、144 第2保護層、146 発光層、150 陽極、118a 第1アクティブ層、118b 第1オーミックコンタクト、120a 第2アクティブ層、120b 第2オーミックコンタクト、122a 第1ソース電極、122b 第1ドレイン電極、122c 第2ストレージ電極、124a 第2ソース電極、124b 第2ドレイン電極、C ストレージ領域、D 駆動領域、S スイッチング領域。

Claims (20)

  1. 画素領域を含む基板上に形成されたスイッチング素子と、
    前記スイッチング素子に連結される駆動素子と、
    前記駆動素子に連結される陰極と、
    モリブデン(Mo)を含み、前記陰極上に形成された第1バッファ層と、
    前記第1バッファ層の上部に形成されて、前記陰極の一部を露出させるコンタクトホールを前記第1バッファ層と共に有する保護層と、
    前記コンタクトホールを通じて前記陰極と接触する発光層と、
    前記発光層の上部に形成された陽極と
    を含むことを特徴とする有機電界発光素子。
  2. 前記陽極は、インジウム−スズ−オキサイド(ITO)あるいはインジウム−ジンク−オキサイド(IZO)のいずれかを含むことを特徴とする請求項1に記載の有機電界発光素子。
  3. 前記駆動素子は、第1ゲート電極、前記第1ゲート電極に対応する第1半導体層、第1ソース電極、前記第1ソース電極と離隔された第1ドレイン電極を含むネガティブタイプの薄膜トランジスタであることを特徴とする請求項1に記載の有機電界発光素子。
  4. 前記第1ドレイン電極は、前記陰極に連結されることを特徴とする請求項3に記載の有機電界発光素子。
  5. 前記第1ソース電極は、リング形状であり、前記第1ドレイン電極は、円形状であって、前記第1ドレイン電極は、前記第1ソース電極の内部に位置し、前記第1ソース電極と離隔されることを特徴とする請求項3に記載の有機電界発光素子。
  6. 前記スイッチング素子に連結されて、前記画素領域を定義するゲート配線及びデータ配線と、
    前記ゲート配線及び前記データ配線のいずれかと交差するパワー配線を含むことを特徴とする請求項3に記載の有機電界発光素子。
  7. 前記ゲート配線の端部に形成されたゲートパッドと、
    前記データ配線の端部に形成されたデータパッドと、
    前記パワー配線の端部に形成されたパワーパッドと
    をさらに含むことを特徴とする請求項6に記載の有機電界発光素子。
  8. 前記スイッチング素子は、前記ゲート配線に連結された第2ゲート電極、前記第2ゲート電極に対応する第2半導体層、前記データ配線に連結された第2ソース電極、前記第2ソース電極と離隔された第2ドレイン電極を含む薄膜トランジスタであることを特徴とする請求項6に記載の有機電界発光素子。
  9. 前記パワー配線に連結される第1ストレージ電極と、前記第2ドレイン電極に連結された第2ストレージ電極と、前記第1、第2ストレージ電極間に位置する絶縁層を含むストレージキャパシターをさらに含むことを特徴とする請求項8に記載の有機電界発光素子。
  10. 前記第2ソース電極は、U形状であり、前記第12ドレイン電極は、棒形状であって、前記第2ドレイン電極は、前記第2ソース電極の内部に位置し、前記第2ソース電極と離隔されることを特徴とする請求項8に記載の有機電界発光素子。
  11. 画素領域を含む基板上にスイッチング素子と、前記スイッチング素子に連結される駆動素子を形成する段階と、
    前記駆動素子に連結される陰極を形成する段階と、
    前記陰極上にモリブデン(Mo)を含む第1バッファ層を形成する段階と、
    前記第1バッファ層の上部に保護層を形成する段階と、
    前記陰極の一部を露出させるコンタクトホールを形成するために、前記保護膜および前記第1バッファ層をエッチングする段階と、
    前記コンタクトホールを通じて前記陰極と接触する発光層を形成する段階と、
    前記発光層上に陽極を形成する段階と
    を含むことを特徴とする有機電界発光素子の製造方法。
  12. 前記陽極は、インジウム−スズ−オキサイド(ITO)あるいはインジウム−ジンク−オキサイド(IZO)のいずれかを含むことを特徴とする請求項11に記載の有機電界発光素子の製造方法。
  13. 前記駆動素子は、第1ゲート電極、前記第1ゲート電極に対応する第1半導体層、第1ソース電極、前記第1ソース電極と離隔された第1ドレイン電極を含むネガティブタイプの薄膜トランジスタであることを特徴とする請求項11に記載の有機電界発光素子の製造方法。
  14. 前記第1ドレイン電極を前記陰極に連結する段階をさらに含むことを特徴とする請求項13に記載の有機電界発光素子の製造方法。
  15. 前記第1ソース電極は、リング形状であり、前記第1ドレイン電極は、円形状であって、前記第1ドレイン電極は、前記第1ソース電極の内部に位置し、前記第1ソース電極と離隔されることを特徴とする請求項13に記載の有機電界発光素子の製造方法。
  16. 前記スイッチング素子に連結されて、前記画素領域を定義するゲート配線及びデータ配線を形成する段階と、
    前記ゲート配線及び前記データ配線のいずれかと交差するパワー配線を形成する段階と
    を含むことを特徴とする請求項13に記載の有機電界発光素子の製造方法。
  17. 前記ゲート配線の端部に位置するゲートパッドを形成する段階と、
    前記データ配線の端部に位置するデータパッドを形成する段階と、
    前記パワー配線の端部に位置するパワーパッドを形成する段階と
    をさらに含むことを特徴とする請求項16に記載の有機電界発光素子の製造方法。
  18. 前記スイッチング素子は、薄膜トランジスタであって、
    前記薄膜トランジスタを形成する段階は、
    前記ゲート配線に連結される第2ゲート電極を形成する段階と、
    前記第2ゲート電極に対応する第2半導体層を形成する段階と、
    前記データ配線に連結される第2ソース電極と、前記第2ソース電極と離隔された第2ドレイン電極を形成する段階と
    を含む
    ことを特徴とする請求項16に記載の有機電界発光素子の製造方法。
  19. 前記パワー配線に連結される第1ストレージ電極を形成する段階と、
    前記第2ドレイン電極に連結される第2ストレージ電極を形成する段階と、
    前記第1、第2ストレージ電極間に位置する絶縁層を形成する段階を含みストレージキャパシターを形成する段階と
    をさらに含むことを特徴とする請求項18に記載の有機電界発光素子の製造方法。
  20. 前記第2ソース電極は、U形状であり、前記第2ドレイン電極は、棒形状であって、前記第2ドレイン電極は、前記第2ソース電極の内部に位置し、前記第2ソース電極と離隔されることを特徴とする請求項18に記載の有機電界発光素子の製造方法。
JP2006300320A 2006-06-30 2006-11-06 有機電界発光素子及びその製造方法 Active JP4690290B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2006-0060861 2006-06-30
KR20060060861A KR101276662B1 (ko) 2006-06-30 2006-06-30 유기전계 발광소자와 그 제조방법

Publications (2)

Publication Number Publication Date
JP2008016427A JP2008016427A (ja) 2008-01-24
JP4690290B2 true JP4690290B2 (ja) 2011-06-01

Family

ID=38777072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006300320A Active JP4690290B2 (ja) 2006-06-30 2006-11-06 有機電界発光素子及びその製造方法

Country Status (6)

Country Link
US (2) US7923916B2 (ja)
JP (1) JP4690290B2 (ja)
KR (1) KR101276662B1 (ja)
CN (1) CN100530677C (ja)
DE (1) DE102006054551B4 (ja)
TW (1) TWI357284B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7931516B2 (en) * 2007-07-20 2011-04-26 Canon Kabushiki Kaisha Organic light-emitting apparatus and method of producing the same
JP2010032838A (ja) * 2008-07-30 2010-02-12 Sumitomo Chemical Co Ltd 表示装置および表示装置の製造方法
KR101314787B1 (ko) * 2009-10-01 2013-10-08 엘지디스플레이 주식회사 어레이 기판
KR101272892B1 (ko) * 2009-11-11 2013-06-11 엘지디스플레이 주식회사 어레이 기판
KR101182445B1 (ko) * 2010-04-01 2012-09-12 삼성디스플레이 주식회사 평판 표시 장치 및 그 제조방법
KR101335527B1 (ko) * 2012-02-23 2013-12-02 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조 방법
KR20140101506A (ko) 2013-02-08 2014-08-20 삼성디스플레이 주식회사 유기 발광 장치
KR102139355B1 (ko) * 2013-12-31 2020-07-29 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
CN205318069U (zh) * 2015-12-30 2016-06-15 京东方科技集团股份有限公司 一种阵列基板和显示装置
CN110085600A (zh) * 2018-01-25 2019-08-02 鸿富锦精密工业(深圳)有限公司 电连接结构及其制作方法、tft阵列基板及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004200141A (ja) * 2002-10-24 2004-07-15 Toyota Industries Corp 有機el素子
JP2004241160A (ja) * 2003-02-03 2004-08-26 Sanyo Electric Co Ltd 有機エレクトロルミネッセンス装置
JP2004327436A (ja) * 2003-04-28 2004-11-18 Zheng-Hong Lu フラーレン層を有する発光装置
JP2006156369A (ja) * 2004-11-04 2006-06-15 Semiconductor Energy Lab Co Ltd 表示装置、及び表示装置の作製方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4293434B2 (ja) 1994-08-31 2009-07-08 株式会社半導体エネルギー研究所 液晶表示装置
US6046543A (en) * 1996-12-23 2000-04-04 The Trustees Of Princeton University High reliability, high efficiency, integratable organic light emitting devices and methods of producing same
US6909114B1 (en) * 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
US6366017B1 (en) * 1999-07-14 2002-04-02 Agilent Technologies, Inc/ Organic light emitting diodes with distributed bragg reflector
US7153592B2 (en) * 2000-08-31 2006-12-26 Fujitsu Limited Organic EL element and method of manufacturing the same, organic EL display device using the element, organic EL material, and surface emission device and liquid crystal display device using the material
KR100515861B1 (ko) * 2001-09-19 2005-09-21 가부시끼가이샤 도시바 자기 발광형 표시 장치
US6956240B2 (en) 2001-10-30 2005-10-18 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
KR100484591B1 (ko) * 2001-12-29 2005-04-20 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자 및 그의 제조 방법
KR100461467B1 (ko) 2002-03-13 2004-12-13 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자
KR100853220B1 (ko) 2002-04-04 2008-08-20 삼성전자주식회사 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법
KR100462861B1 (ko) * 2002-04-15 2004-12-17 삼성에스디아이 주식회사 블랙매트릭스를 구비한 평판표시장치 및 그의 제조방법
KR100493382B1 (ko) * 2002-08-28 2005-06-07 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
US6917159B2 (en) * 2003-08-14 2005-07-12 Eastman Kodak Company Microcavity OLED device
US7102155B2 (en) * 2003-09-04 2006-09-05 Hitachi, Ltd. Electrode substrate, thin film transistor, display device and their production
JP2005175248A (ja) 2003-12-12 2005-06-30 Sanyo Electric Co Ltd フィールドシーケンシャル方式液晶表示装置
KR100979263B1 (ko) * 2003-12-29 2010-08-31 엘지디스플레이 주식회사 액티브 매트릭스형 유기전계발광 소자용 구동용박막트랜지스터 및 상기 구동용 박막트랜지스터를포함하는 액티브 매트릭스형 유기전계발광 소자
DE102004031109B4 (de) * 2003-12-30 2016-03-31 Lg Display Co., Ltd. Organisches Lumineszenzdisplay vom Doppeltafeltyp sowie Verfahren zum Herstellen desselben
JP4628690B2 (ja) 2004-03-24 2011-02-09 株式会社 日立ディスプレイズ 有機発光表示装置
KR100653265B1 (ko) * 2004-04-19 2006-12-06 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그 제조방법
US8241467B2 (en) * 2004-08-10 2012-08-14 Global Oled Technology Llc Making a cathode structure for OLEDs
US20060102910A1 (en) * 2004-10-29 2006-05-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light emitting device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004200141A (ja) * 2002-10-24 2004-07-15 Toyota Industries Corp 有機el素子
JP2004241160A (ja) * 2003-02-03 2004-08-26 Sanyo Electric Co Ltd 有機エレクトロルミネッセンス装置
JP2004327436A (ja) * 2003-04-28 2004-11-18 Zheng-Hong Lu フラーレン層を有する発光装置
JP2006156369A (ja) * 2004-11-04 2006-06-15 Semiconductor Energy Lab Co Ltd 表示装置、及び表示装置の作製方法

Also Published As

Publication number Publication date
KR101276662B1 (ko) 2013-06-19
DE102006054551B4 (de) 2013-03-28
US7923916B2 (en) 2011-04-12
DE102006054551A1 (de) 2008-01-03
TW200803617A (en) 2008-01-01
JP2008016427A (ja) 2008-01-24
US8536778B2 (en) 2013-09-17
TWI357284B (en) 2012-01-21
KR20080002192A (ko) 2008-01-04
US20110156573A1 (en) 2011-06-30
US20080012470A1 (en) 2008-01-17
CN100530677C (zh) 2009-08-19
CN101097939A (zh) 2008-01-02

Similar Documents

Publication Publication Date Title
JP4690290B2 (ja) 有機電界発光素子及びその製造方法
KR101248004B1 (ko) 유기전계 발광소자의 증착 스템과, 이를 이용한 유기전계발광소자의 제조방법
JP4897759B2 (ja) 有機電界発光素子とその製造方法
US8890406B2 (en) Flat panel display and method of fabricating the same
US7816161B2 (en) Dual panel type organic electroluminescent display device and method of fabricating the same
KR101117642B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US7309957B2 (en) Organic electroluminescent display device and method of fabricating the same
US11056509B2 (en) Display device having a plurality of thin-film transistors with different semiconductors
US7839085B2 (en) Organic electroluminescent display device and method of fabricating the same
US7825590B2 (en) Dual panel type organic electroluminescent display device and method for fabricating the same
US6744197B2 (en) Organic electroluminescent display device and method of fabricating the same
US7968873B2 (en) Organic light emitting display and manufacturing method thereof
US7932671B2 (en) Organic electroluminescent display device and method of fabricating the same
US20050140279A1 (en) Organic electroluminescent display device and method of fabricating the same
JP7152448B2 (ja) ディスプレイ装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110215

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110217

R150 Certificate of patent or registration of utility model

Ref document number: 4690290

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250