JP4670851B2 - モジュールおよび電子機器 - Google Patents
モジュールおよび電子機器 Download PDFInfo
- Publication number
- JP4670851B2 JP4670851B2 JP2007246978A JP2007246978A JP4670851B2 JP 4670851 B2 JP4670851 B2 JP 4670851B2 JP 2007246978 A JP2007246978 A JP 2007246978A JP 2007246978 A JP2007246978 A JP 2007246978A JP 4670851 B2 JP4670851 B2 JP 4670851B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- resin layer
- electrode
- photosensitive resin
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/10125—Reinforcing structures
- H01L2224/10126—Bump collar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
- H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
- H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Description
図14(a)において、能動領域が形成された半導体基板201にはパッド電極202が設けられ、パッド電極202を含む半導体基板201上には絶縁膜203が形成されている。なお、絶縁膜203は、例えば、シリコン酸化膜、シリコン窒化膜またはポリイミド膜などを用いることができる。
そして、絶縁膜203が形成された半導体基板201上に感光性樹脂層204を形成する。なお、感光性樹脂層204は、例えば、スピンコート、カーテンコート、スクリーン印刷、インクジェット法などを用いて形成することができる。
次に、図14(c)に示すように、無電解メッキを用いることにより、開口部205内に導電層206を形成する。なお、導電層206としては、例えば、ニッケルNi、金Au、銅Cuなどを用いることができる。
次に、図14(d)に示すように、感光性樹脂層204を除去することにより、導電層206の周囲を露出させ、導電層206からなるバンプ電極を形成する。
このため、バンプ電極の高密度化を図るため、バンプ電極間の狭ピッチ化を進めると、互いに隣接するバンプ電極が接触し、バンプ電極間がショートするという問題があった。
一方、ニッケルNiのような硬い金属を導電層206として用いると、接合時のダメージが導電層206で吸収されなくなり、半導体基板201にダメージが及ぶという問題があった。
そこで、本発明の第1の目的は、突起電極の変形が大きい場合においても、突起電極同士が直接接触することを防止することが可能なモジュールおよび電子機器を提供することである。
また、本発明の第3の目的は、異方性導電層を介して突起電極の接合を行う際に、ACF粒子を突起電極上に効率よく捕らえることが可能なモジュールおよび電子機器を提供することである。
また、本発明の一態様に係るモジュールによれば、前記第1基板は、半導体基板、ガラス基板、プリント基板、フィルム基板又はテープ基板である。
また、本発明の一態様に係るモジュールによれば、前記第1基板には能動領域が形成されている。
また、本発明の一態様に係るモジュールによれば、前記第2基板は、回路基板である。
また、本発明の一態様に係るモジュールによれば、前記第2基板は、テープ基板、フィルム基板又はガラス基板である。
また、本発明の一態様に係るモジュールによれば、前記第1電極は、第1パッド電極であり、前記第2電極は、第2パッド電極である。
また、本発明の一態様に係るモジュールによれば、前記第1樹脂層及び前記第2樹脂層は、感光性樹脂又は熱硬化性樹脂である。
また、本発明の一態様に係るモジュールによれば、前記第1導電層及び前記第2導電層は、ニッケル、銅又は金である。
また、本発明の一態様に係るモジュールによれば、さらに、前記第1電極と前記第1樹脂層との間、及び、前記第2電極と前記第2樹脂層との間に形成された絶縁膜を有する。
また、本発明の一態様に係るモジュールによれば、前記絶縁膜は、前記第1電極上に第3開口部及び前記第2電極上に第4開口部を有する。
また、本発明の一態様に係るモジュールによれば、前記第2導電層の表面と前記第2樹脂層の表面との段差の高さは、前記ACF粒子の径よりも小さい。
また、本発明の一態様に係るモジュールによれば、断面視において、前記第1樹脂層の端部と前記第1電極の端部とは、同じ位置に形成されている。
また、本発明の一態様に係る電子機器によれば、上記のいずれかに記載されたモジュールを有する。
図1は、本発明の第1参考例に係るバンプ電極の製造方法を示す断面図である。なお、この第1参考例は、導電層6の周囲を感光性樹脂層4で覆うとともに、無電解メッキにより導電層6を形成するようにしたものである。
図1(a)において、能動領域が形成された半導体基板1にはパッド電極2が設けられ、パッド電極2を含む半導体基板1上には絶縁膜3が形成されている。なお、絶縁膜3は、例えば、シリコン酸化膜、シリコン窒化膜またはポリイミド膜などを用いることができる。
そして、絶縁膜3が形成された半導体基板1上に感光性樹脂層4を形成する。なお、感光性樹脂層4は、例えば、スピンコート、カーテンコート、スクリーン印刷、インクジェット法などを用いて形成することができる。
次に、図1(c)に示すように、無電解メッキを用いることにより、導電層6が感光性樹脂層4上に盛り上がるようにして、パッド電極2に接続された導電層6を開口部5内に形成する。なお、導電層6としては、例えば、ニッケルNi、金Au、銅Cuなどを用いることができる。
そして、表面が亜鉛Znに置換されたパッド電極2を無電解ニッケルメッキ液に浸すことで、亜鉛ZnとニッケルNiとを置換させ、ニッケルNiで構成される導電層6をパッド電極2上に形成する。
また、ジンケート処理とは別の方法として、例えば、アルミニウムAlからなるパッド電極2をパラジウムなどの還元剤を含む溶液に浸した後、無電解ニッケルメッキ液に浸すことで、パラジウムなどを核として、ニッケルNiで構成される導電層6をパッド電極2上に析出させることもできる。
これにより、導電層6の周囲を感光性樹脂層4で囲むことが可能となり、接合時に導電層6が変形した場合においても、導電層6同士が直接接触することを防止することが可能となる。
また、導電層6の周囲を感光性樹脂層4で囲むことにより、導電層6をNiなどの硬い金属で構成した場合においても、導電層6の接合時のダメージを感光性樹脂層4で緩和することが可能となる。
また、導電層6が感光性樹脂層4上に盛り上がるようにして、導電層6を開口部5内に形成することにより、導電層6の周囲を感光性樹脂層4で囲んだ場合においても、導電層6を感光性樹脂層4上に突出させることが可能となり、導電層6の接合を容易に行うことが可能となる。
また、感光性樹脂層4の幅Wが広いと、接合時の感光性樹脂層4による緩衝力は強くなるが、導電層6の接合力は弱くなり、感光性樹脂層4の幅Wが狭いと、接合時の感光性樹脂層4による緩衝力は弱くなるが、導電層6の接合力は強くなる。
このため、感光性樹脂層4の幅Wは、接合時における感光性樹脂層4の緩衝力および導電層6の接合力を考慮して適宜調整することができる。
なお、この第2参考例は、感光性樹脂層4で周囲が覆われた導電層6をTCPに実装するようにしたものである。
図2(a)において、ポリイミドフィルムなどからなるテープ基板10にはリード端子11が設けられている。そして、図1の半導体基板1をテープ基板10上に実装する場合、感光性樹脂層4で囲まれた導電層6をリード端子11に対向配置する。
ここで、導電層6とリード端子11とを接続するために、導電層6が加圧された場合においても、導電層6に加わる圧力を感光性樹脂層4で緩和することが可能となる。
このため、導電層6とリード端子11とを接続する際に、半導体基板1にかかるダメージを軽減することができ、TCPを用いたバンプ電極の接合を安定して行うことが可能となる。
なお、この第3参考例は、感光性樹脂層4で周囲が覆われた導電層6をCOFに実装するようにしたものである。
図3において、ポリイミドフィルムなどからなるフィルム基板21にはリード端子22が設けられ、リード端子22の一部はソルダレジストなどの保護膜23で覆われている。
そして、図1の半導体基板1をフィルム基板21上に実装する場合、感光性樹脂層4で囲まれた導電層6をリード端子22に対向配置する。
ここで、導電層6とリード端子22とを接続するために、導電層6が加圧された場合においても、導電層6に加わる圧力を感光性樹脂層4で緩和することが可能となる。
このため、導電層6とリード端子22とを接続する際に、半導体基板1にかかるダメージを軽減することができ、COFを用いたバンプ電極の接合を安定して行うことが可能となる。
図4(a)において、能動領域が形成された半導体基板31にはパッド電極32が設けられ、半導体基板31上にはパッド電極32が露出するようにして絶縁膜33が形成されている。そして、絶縁膜33が形成された半導体基板31上に感光性樹脂層34を形成する。
次に、図4(c)に示すように、インクジェットヘッド37を介して液滴38を開口部35内に吐出させ、導電層36が感光性樹脂層34上に盛り上がるようにして、パッド電極32に接続された導電層36を開口部35内に形成する。なお、液滴38としては、例えば、ニッケルNi、金Auまたは銅Cuなどの金属粉が溶媒に分散された金属スラリーあるいは金属ペーストなどを用いることができる。
これにより、感光性樹脂層34の露光・現像を行うことで、感光性樹脂層34の開口部35の形成および光性樹脂層34の分離を一括して行うことが可能となり、製造工程の簡略化を図りつつ、導電層36の周囲に感光性樹脂層34を設けることが可能となる。
図5(a)において、能動領域が形成された半導体基板41にはパッド電極42が設けられ、半導体基板41上にはパッド電極42が露出するようにして絶縁膜43が形成されている。そして、例えば、無電解メッキ、スパッタまたは蒸着などにより、パッド電極42を含む絶縁膜43上にシード電極44を形成する。なお、シード電極44としては、例えば、ニッケルNi、クロムCr、チタンTi、タングステンWなどの導電材料を用いることができる。
次に、図5(c)に示すように、シード電極44をメッキリードとした電解メッキを行うことにより、導電層47が感光性樹脂層44上に盛り上がるようにして、シード電極44に接続された導電層47を開口部46内に形成する。なお、導電層46としては、例えば、ニッケルNi、金Au、銅Cuなどを用いることができる。
これにより、導電層47の周囲を感光性樹脂層45で覆うことを可能としつつ、導電層47の形成速度を向上させることが可能となり、製造工程を複雑化およびスループットの低下を抑制しつつ、導電層47の周囲に緩衝層を設けることが可能となる。
図6(a)において、能動領域が形成された半導体基板51にはパッド電極52が設けられ、パッド電極52を含む半導体基板51上には絶縁膜53が形成されている。そして、絶縁膜53が形成された半導体基板51上に感光性樹脂層54を形成する。
次に、図6(b)に示すように、感光性樹脂層54の露光・現像を行うことにより、パッド電極52上に開口部55を形成する。そして、この開口部55が形成された感光性樹脂層54をマスクとして、絶縁膜53のエッチングを行うことにより、パッド電極52を露出させる。
次に、メッキ液を交換し、無電解メッキを行うことにより、導電層57が感光性樹脂層54上に盛り上がるようにして、導電層56に接続された導電層57を開口部55内に形成する。なお、導電層57としては、例えば、金Auなどの柔らかい金属を用いることができる。また、導電層57としては、例えば、Sn、Sn−Pb、Sn−Ag、Sn−Cu、Sn−Zuなどのハンダ材を用いるようにしてもよい。
次に、図6(d)に示すように、感光性樹脂層54が導電層56、57の周囲に残るようにして、感光性樹脂層54を除去することにより、導電層56、57の周囲が感光性樹脂層54で覆われたバンプ電極を形成する。
これにより、バンプ電極形成時のメッキ液を交換することで、硬い金属と柔らかい金属とを用いてバンプ電極を構成することが可能となる。
このため、バンプ電極の変形量の調整を可能としつつ、接合時のダメージ吸収をバンプ電極にも分担させることが可能となり、接合時のダメージをより効果的に吸収することが可能となる。
図7(a)において、能動領域が形成された半導体基板61にはパッド電極62が設けられ、パッド電極62を含む半導体基板61上には絶縁膜63が形成されている。そして、絶縁膜63が形成された半導体基板61上に感光性樹脂層64を形成する。
次に、図7(c)に示すように、無電解メッキを用いることにより、パッド電極62に接続された導電層66を開口部65内の途中の高さまで形成し、感光性樹脂層64と導電層66との間に高さDの段差を設ける。なお、段差の高さDは、ACF粒子の平均直径よりも小さいことが好ましい。
なお、導電層66を開口部65内に形成する場合、無電解メッキの他、電解メッキやインクジェット法を用いるようにしてもよい。
これにより、導電層66上に配置されるACF粒子が樹脂層64上に突出することを可能としつつ、ACF粒子を導電層66上に閉じ込めることが可能となり、ACF粒子を導電層66上に効率よく捕らえることが可能となる。
このため、異方性導電層を介して導電層66の接合を行う場合においても、ACF粒子が導電層66上から流出することを防止することができ、異方性導電層を用いたバンプ電極の接続信頼性を向上させることが可能となる。
なお、この第1実施形態は、異方性導電性シート72を介し、感光性樹脂層64との間に段差が設けられた導電層66をガラス基板70上に実装するようにしたものである。
図8(a)において、ガラス基板70には、例えば、ITO電極などのリード端子71が形成されている。そして、異方性導電性シート72を介し、図7の半導体基板61をガラス基板70上に実装する場合、異方性導電性シート72を間に挟んで、感光性樹脂層64との間に段差が設けられた導電層66をリード端子71に対向配置する。
ここで、感光性樹脂層64との間に段差を設け、段差の高さDをACF粒子73の平均直径よりも小さくすることにより、図8(c)に示すように、導電層66上に配置されるACF粒子が樹脂層64上に突出することを可能としつつ、ACF粒子を導電層66上に閉じ込めることが可能となる。
このため、半導体基板61に加わるダメージを感光性樹脂層54で吸収させることを可能としつつ、ACF粒子73を導電層66上に効率よく捕らえることが可能となり、異方性導電性シート72を用いたバンプ電極の接続信頼性を容易に向上させることが可能となる。
図9(a)において、能動領域が形成された半導体基板81にはパッド電極82が設けられ、パッド電極82を含む半導体基板81上には絶縁膜83が形成されている。そして、絶縁膜83が形成された半導体基板81上に感光性樹脂層84を形成する。
次に、図9(c)に示すように、無電解メッキを用いることにより、パッド電極82に接続された導電層86を開口部85内の途中の高さまで形成する。なお、導電層86としては、例えば、ニッケルNi、銅Cuなどの硬い金属を用いることができる。
これにより、異なる材質の導電層86、87でバンプ電極を構成することを可能としつつ、ACF粒子を導電層87上に閉じ込めることが可能となり、接合時のダメージ吸収を導電層87で行うことを可能としつつ、ACF粒子を導電層87上に効率よく捕らえることが可能となる。
図10(a)において、能動領域が形成された半導体基板91にはパッド電極92が設けられ、パッド電極92を含む半導体基板91上には絶縁膜93が形成されている。そして、絶縁膜93が形成された半導体基板91上に感光性樹脂層94を形成する。
次に、図10(c)に示すように、無電解メッキを用いることにより、導電層96が感光性樹脂層94上に盛り上がるようにして、パッド電極92に接続された導電層96を開口部95内に形成する。
なお、導電層96を開口部95内に形成する場合、無電解メッキの他、電解メッキやインクジェット法を用いるようにしてもよい。
次に、図11(a)に示すように、感光性樹脂層94に埋め込まれた導電層96をエッチングすることにより、感光性樹脂層94と導電層96との間に段差を設ける。なお、段差の高さは、ACF粒子の平均直径よりも小さいことが好ましい。
これにより、導電層96が埋め込まれた感光性樹脂層94の表面を平坦化する際に、導電層96の高さと感光性樹脂層94の高さとを一致させることが可能となり、導電層96の厚みのばらつきと樹脂層94の厚みのばらつきとの双方を均一化することができる。
図12(a)において、能動領域が形成された半導体基板101にはパッド電極102が設けられ、パッド電極102を含む半導体基板101上には絶縁膜103が形成されている。そして、絶縁膜103が形成された半導体基板101上に感光性樹脂層104を形成する。
次に、図12(c)に示すように、無電解メッキを用いることにより、パッド電極102に接続された導電層106を開口部105内の途中の高さまで形成する。なお、導電層106としては、例えば、ニッケルNi、銅Cuなどの硬い金属を用いることができる。
なお、導電層106、107を開口部105内に形成する場合、無電解メッキの他、電解メッキやインクジェット法を用いるようにしてもよい。
次に、図13(a)に示すように、感光性樹脂層104に埋め込まれた導電層107をエッチングすることにより、感光性樹脂層104と導電層107との間に段差を設ける。なお、段差の高さは、ACF粒子の平均直径よりも小さいことが好ましい。
次に、図13(b)に示すように、感光性樹脂層104が導電層106、107の周囲に残るようにして、感光性樹脂層104を除去することにより、導電層106の周囲が感光性樹脂層104で覆われたバンプ電極を形成する。
このため、異なる材質の導電層106、107でバンプ電極を構成することを可能としつつ、導電層106と樹脂層104との間の段差のばらつきを、導電層107をエッチングする際のばらつきで決定することが可能となる。
なお、上述した参考例及び実施形態では、半導体基板上にバンプ電極を形成する方法について説明したが、本発明は、半導体基板に限定されることなく、例えば、ガラス基板、プリント基板、フィルム基板、テープ基板上などにバンプ電極を形成する方法に適用してもよい。
また、上述した参考例及び実施形態では、バンプ電極の周囲を感光性樹脂で覆う方法について説明したが、エポキシ樹脂などの熱硬化性樹脂などでバンプ電極の周囲を覆うようにしてもよく、この場合、フォトリソグラフィー技術を用いて、熱硬化性樹脂などの非感光性樹脂のパターニングを行うことができる。
Claims (11)
- 第1基板と、
前記第1基板上方に形成された第1電極及び第2電極と、
前記第1電極上方に形成され、且つ、該第1電極上方に第1開口部を有する第1樹脂層と、
前記第1樹脂層と離間して前記第2電極上方に形成され、且つ、該第2電極上方に第2開口部を有する第2樹脂層と、
前記第1開口部に形成され、且つ、前記第1樹脂層の表面よりも低い表面を有する第1導電層と、
前記第2開口部に形成され、且つ、前記第2樹脂層の表面よりも低い表面を有する第2導電層と、
前記第1基板上方に形成された、ACF粒子を含む異方性導電層と、
前記異方性導電層を介して、前記第1基板に実装された第2基板と、
を含み、
前記第1導電層の表面の全ては、前記第1樹脂層の表面よりも低く形成され、且つ、前記第2導電層の表面の全ては、前記第2樹脂層の表面よりも低く形成され、
前記第1導電層の表面と前記第1樹脂層の表面との段差の高さは、前記ACF粒子の径よりも小さく形成され、且つ、前記第2導電層の表面と前記第2樹脂層の表面との段差の高さは、前記ACF粒子の径よりも小さく形成された、モジュール。 - 請求項1において、
前記第1基板は、半導体基板、ガラス基板、プリント基板、フィルム基板又はテープ基板である、モジュール。 - 請求項1又は2において、
前記第1基板には能動領域が形成されている、モジュール。 - 請求項1乃至3のいずれかにおいて、
前記第2基板は、回路基板である、モジュール。 - 請求項1乃至4のいずれかにおいて、
前記第2基板は、テープ基板、フィルム基板又はガラス基板である、モジュール。 - 請求項1乃至5のいずれかにおいて、
前記第1電極は、第1パッド電極であり、
前記第2電極は、第2パッド電極である、モジュール。 - 請求項1乃至6のいずれかにおいて、
前記第1樹脂層及び前記第2樹脂層は、感光性樹脂又は熱硬化性樹脂である、モジュール。 - 請求項1乃至7のいずれかにおいて、
前記第1導電層及び前記第2導電層は、ニッケル、銅又は金である、モジュール。 - 請求項1乃至8のいずれかにおいて、
さらに、前記第1電極と前記第1樹脂層との間、及び、前記第2電極と前記第2樹脂層との間に形成された絶縁膜を有する、モジュール。 - 請求項9において、
前記絶縁膜は、前記第1電極上に第3開口部及び前記第2電極上に第4開口部を有する、モジュール。 - 請求項1乃至10のいずれかに記載されたモジュールを有する、電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007246978A JP4670851B2 (ja) | 2007-09-25 | 2007-09-25 | モジュールおよび電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007246978A JP4670851B2 (ja) | 2007-09-25 | 2007-09-25 | モジュールおよび電子機器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003083065A Division JP4069778B2 (ja) | 2003-03-25 | 2003-03-25 | 端子電極の製造方法および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008034868A JP2008034868A (ja) | 2008-02-14 |
JP4670851B2 true JP4670851B2 (ja) | 2011-04-13 |
Family
ID=39123903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007246978A Expired - Fee Related JP4670851B2 (ja) | 2007-09-25 | 2007-09-25 | モジュールおよび電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4670851B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20090080623A (ko) * | 2008-01-22 | 2009-07-27 | 삼성전기주식회사 | 포스트 범프 및 그 형성방법 |
JP2011091087A (ja) * | 2009-10-20 | 2011-05-06 | Fujitsu Ltd | 半導体装置とその製造方法 |
JP2012027644A (ja) * | 2010-07-22 | 2012-02-09 | Toppan Forms Co Ltd | 電子回路基板の製造方法及びこれにより製造された電子回路基板 |
CN115579300B (zh) * | 2022-11-24 | 2023-03-28 | 河北北芯半导体科技有限公司 | 一种倒装芯片封装堆叠方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11186684A (ja) * | 1997-12-19 | 1999-07-09 | Ricoh Co Ltd | ヒートシール接続物およびヒートシール接続方法 |
JP2001196418A (ja) * | 2000-01-11 | 2001-07-19 | Kyocera Corp | 半導体装置 |
JP2002313832A (ja) * | 2001-04-17 | 2002-10-25 | Nagase & Co Ltd | 突起電極とその製造方法 |
JP2004087805A (ja) * | 2002-08-27 | 2004-03-18 | Seiko Epson Corp | 半導体装置、半導体装置の製造方法、回路基板、回路基板の製造方法、電気光学装置、電気光学装置の製造方法、電子機器及び接続構造 |
JP2004214374A (ja) * | 2002-12-27 | 2004-07-29 | Toshiba Matsushita Display Technology Co Ltd | 半導体素子及び液晶表示パネル |
-
2007
- 2007-09-25 JP JP2007246978A patent/JP4670851B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11186684A (ja) * | 1997-12-19 | 1999-07-09 | Ricoh Co Ltd | ヒートシール接続物およびヒートシール接続方法 |
JP2001196418A (ja) * | 2000-01-11 | 2001-07-19 | Kyocera Corp | 半導体装置 |
JP2002313832A (ja) * | 2001-04-17 | 2002-10-25 | Nagase & Co Ltd | 突起電極とその製造方法 |
JP2004087805A (ja) * | 2002-08-27 | 2004-03-18 | Seiko Epson Corp | 半導体装置、半導体装置の製造方法、回路基板、回路基板の製造方法、電気光学装置、電気光学装置の製造方法、電子機器及び接続構造 |
JP2004214374A (ja) * | 2002-12-27 | 2004-07-29 | Toshiba Matsushita Display Technology Co Ltd | 半導体素子及び液晶表示パネル |
Also Published As
Publication number | Publication date |
---|---|
JP2008034868A (ja) | 2008-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20100044084A1 (en) | Printed circuit board and method of manufacturing the same | |
JP2005045268A (ja) | 再配線バンプ形成方法及びそれを利用した半導体チップと実装構造 | |
US8415796B2 (en) | Semiconductor device having a multilayer structure | |
US20100078813A1 (en) | Semiconductor module and method for manufacturing the semiconductor module | |
JP4670851B2 (ja) | モジュールおよび電子機器 | |
JP4069778B2 (ja) | 端子電極の製造方法および半導体装置の製造方法 | |
JP3538029B2 (ja) | 半導体装置の製造方法 | |
US8237258B2 (en) | Semiconductor module including a semiconductor device, a device mounting board, and a protecting layer therebetween | |
US8362611B2 (en) | Semiconductor module, method for manufacturing semiconductor module, and portable device | |
US8129846B2 (en) | Board adapted to mount an electronic device, semiconductor module and manufacturing method therefor, and portable device | |
JP3860028B2 (ja) | 半導体装置 | |
JP5295211B2 (ja) | 半導体モジュールの製造方法 | |
JP4900156B2 (ja) | 端子電極、半導体装置、モジュールおよび電子機器 | |
JP4900155B2 (ja) | 端子電極、半導体装置、モジュールおよび電子機器 | |
JP5466096B2 (ja) | 半導体装置及びその製造方法 | |
JP7196936B2 (ja) | 半導体装置用配線基板の製造方法、及び半導体装置用配線基板 | |
JP4812673B2 (ja) | 半導体装置 | |
JP2003197666A (ja) | 半導体装置およびその製造方法 | |
JP2005150417A (ja) | 半導体装置用基板及びその製造方法並びに半導体装置 | |
JP2008004967A (ja) | 端子電極、半導体装置およびモジュール | |
JP4111029B2 (ja) | 端子電極の製造方法、半導体装置の製造方法および半導体モジュールの製造方法 | |
JP5061010B2 (ja) | 半導体モジュール | |
JP5140961B2 (ja) | 半導体素子及びその製造方法、並びに半導体装置及びその製造方法 | |
JP2005072202A (ja) | 端子電極、配線基板、半導体装置、半導体モジュール、電子機器、端子電極の製造方法および半導体モジュールの製造方法 | |
JP2008004968A (ja) | 端子電極、半導体装置およびモジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100913 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100921 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101221 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110103 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140128 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |