JP4668302B2 - 直列回路向けの自動アドレス指定方法および直列に接続された回路の数を検出する自動検出方法 - Google Patents

直列回路向けの自動アドレス指定方法および直列に接続された回路の数を検出する自動検出方法 Download PDF

Info

Publication number
JP4668302B2
JP4668302B2 JP2008195212A JP2008195212A JP4668302B2 JP 4668302 B2 JP4668302 B2 JP 4668302B2 JP 2008195212 A JP2008195212 A JP 2008195212A JP 2008195212 A JP2008195212 A JP 2008195212A JP 4668302 B2 JP4668302 B2 JP 4668302B2
Authority
JP
Japan
Prior art keywords
integrated circuit
address information
command
address
initial address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008195212A
Other languages
English (en)
Other versions
JP2009268051A (ja
Inventor
郭立群
宋明勳
Original Assignee
聯陽半導體股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯陽半導體股▲ふん▼有限公司 filed Critical 聯陽半導體股▲ふん▼有限公司
Publication of JP2009268051A publication Critical patent/JP2009268051A/ja
Application granted granted Critical
Publication of JP4668302B2 publication Critical patent/JP4668302B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

本発明は、一般に自動アドレス指定方法および自動検出方法に関し、より詳細には、直列回路向けの自動アドレス指定方法および直列に接続された回路の数を検出する自動検出方法に関する。
発光ダイオード(LED)表示パネル、イメージセンサアレイなど、多くの電子デバイスは、同じ集積回路(IC)を大量に採用して動作する。たとえば、LED表示パネルはまた、大量のLEDに加えて、これらのLEDを駆動するための大量のドライバICと、これらのドライバICの動作を制御するための少数の制御ICとを含む。
大量の同じICの構成要素コストを削減し、かつこれらの電子デバイスのICの寸法を縮小させるために、設計者は通常、これらのタイプのICを設計する際に、ICのピン数をできるだけ減らす。こうすると、ICの寸法およびコストを効果的に低減できるだけでなく、制御ICがドライバICの動作を制御する方法を簡単にすることもできる。しかし、ICのピン数が制限されていることにも起因して、電子デバイス内のICは通常、直列に接続され、それぞれのアドレス情報をもたない。その結果、多くの動作が、繰り返して実行される可能性があり、動作効率が低くなる。これについて、以降でLED表示パネルのドライバICに関連して、より詳細に説明することにする。
図1は、LED表示パネルの回路構造の概略図を示す。図1を参照すると、この回路構造は、それぞれのLEDを駆動するために、制御IC102と、4つのドライバICとを含む。4つのドライバICは、それぞれ104、106、108、および110で示す。加えて、この図では、「IN」はICのデータ入力端子を表し、「OUT」はICのデータ出力端子を表し、「CMO」はICのコマンド出力端子を表し、「CMI」はICのコマンド入力端子を表す。データ表示の更新が望まれるとき、データは、制御IC102のデータ出力端子OUTを介して出力され、ドライバICに沿って、これらのドライバICが配列されている順に順次伝送される。各ドライバICのデータがそれぞれの所定のアドレスへ伝送されたとき、制御IC102は、特定のコマンドを出力して、すべてのドライバICに、表示するべきデータを表示するよう通知する。このようなデータ伝送の方法は、表示データを伝送するために使用できるだけでなく、ドライバIC内部の状態レジスタの様々な状態を設定するために使用することもできる。制御IC102および4つのドライバICは、ループ構造を形成するように接続されているので、制御IC102はさらに、誤り検出またはシステム検査の目的で、このループ構造を介してすべてのドライバICの状態を読み取ることができる。
しかし、この回路構造の下では、ドライバICが、対応するアドレス情報をもたないので、すべてのドライバICが、制御IC102のコマンド出力端子CMOから送出されるあらゆるコマンドを同時に受け取る。したがって、そのコマンドが、表示データを更新するためのものであろうと、ドライバICの状態を設定しまたは読み取るためのものであろうと、すべてのドライバICがリセットされなければならない。たとえば、4つのドライバICのうちの1つだけが表示データを更新する必要がある場合でも、この回路構造の下では、制御IC102はそれでもなお、すべてのドライバICの表示データを繰り返して伝送しなければならない。この繰り返し動作により、データ伝送の効率が低くなる。
したがって、本発明は、直列に接続された複数の集積回路のアドレス情報を設定できる、直列回路向けの自動アドレス指定方法を対象とする。
本発明はまた、直列に接続された集積回路の数を検出する自動検出方法も対象とする。
一態様では、直列回路向けの自動アドレス指定方法が提供される。直列回路は、直列に接続された複数の同じ集積回路を含む。この方法では、集積回路が初期アドレスコマンドを順次伝送することが可能にされる。各集積回路は、初期アドレスコマンドを受け取ると、対応するアドレス情報を提供される。
別の態様では、直列回路の中の回路の数を検出する自動検出方法が提供される。直列回路は、直列に接続された複数の同じ回路を含む。この方法では、集積回路が初期アドレスコマンドを順次伝送することが可能にされる。各集積回路は、初期アドレスコマンドを受け取ると、対応するアドレス情報を提供され、集積回路のアドレス情報は、それらの間の特定の関係を有する。次いで、集積回路の最後の1つが初期アドレスコマンドを伝送するとき、集積回路の最後の1つのアドレス情報および特定の関係に基づいて、集積回路の数が計算される。
自動アドレス指定方法および自動検出方法の一実施形態によれば、初期アドレスコマンドは、制御回路から提供される。
自動アドレス指定方法および自動検出方法の一実施形態によれば、初期アドレスコマンドを受け取ることに加えて、集積回路のうちの第1の集積回路は、制御回路から提供される対応するアドレス情報も受け取り、また後続の各集積回路の対応するアドレス情報は、1つ前の集積回路から提供される。
自動アドレス指定方法および自動検出方法の一実施形態によれば、集積回路のうちの第1の集積回路は、所定の電圧に結合され、その所定の電圧に基づいて初期アドレスコマンドを生成する。
自動アドレス指定方法および自動検出方法の一実施形態によれば、第1の集積回路が初期アドレス情報を生成するとき、第1の集積回路は、それ自体のアドレス情報をそれ自体で提供し、また後続の各集積回路の対応するアドレス情報は、1つ前の集積回路から提供される。
自動アドレス指定方法および自動検出方法の一実施形態によれば、各集積回路の対応するアドレス情報は、制御回路から提供される。
本発明では、直列回路の中の集積回路は、初期アドレスコマンドを順次伝送し、各集積回路は、初期アドレスコマンドを受け取ると、対応するアドレス情報を提供され、それによってすべての集積回路をアドレス指定することができる。加えて、集積回路に提供されるアドレス情報が、それらの間の特定の関係を有する場合、集積回路の最後の1つが初期アドレスコマンドを伝送するとき、集積回路の最後の1つのアドレス情報および特定の関係に基づいて、集積回路の数を計算することができる。すべての集積回路がアドレス指定されると、特定のアドレスを有する集積回路を指定して動作させることができ、その結果、多くの動作が繰り返されることはなく、したがって動作の効率が高まる。
本発明の上記およびその他の特徴および利点をより理解できるようにするために、図面を伴う実施形態について、以降で詳細に説明する。
実施形態1
図2は、図1に示すものと同じループ構造を有するデバイスを示す。図2を参照すると、この構造は、制御回路202と、直列に接続された4つの集積回路(IC)とを含む。4つのICは、それぞれ204、206、208、および210で示す。加えて、この図では、「IN」は回路のデータ入力端子を表し、「OUT」は回路のデータ出力端子を表し、「CMO」は回路のコマンド出力端子を表し、「CMI」は回路のコマンド入力端子を表す。この構造の下では、制御回路202および4つの直列接続されたICは、それぞれ図1の制御IC102およびドライバICとして実施することができる。
このループ構造のシステムに電源が投入されるとき、すべてのICは、アドレス指定されていない状態である。次いで制御回路202は、そのデータ出力端子OUTを介して、初期アドレスコマンドおよびIC204のアドレス情報f(1)を出力する。IC204は、初期アドレスコマンドを受け取ると、初期アドレス状態に変わり、アドレス情報を受け取るために待機する。アドレス情報f(1)を受け取った後、それによってIC204は、f(1)としてアドレス指定される。その後、IC204は、アドレス情報f(1)を、IC206のアドレス情報として使用するべきf(2)に変更し、初期アドレスコマンドおよびアドレス情報f(2)を、そのデータ出力端子OUTを介してIC206へ伝送する。IC206は、初期アドレスコマンドを受け取ると、初期アドレス状態に変わり、アドレス情報を受け取るために待機する。アドレス情報f(2)を受け取った後、それによってIC206は、f(2)としてアドレス指定される。
その後、IC206は、アドレス情報f(2)を、IC208のアドレス情報として使用するべきf(3)に変更し、初期アドレスコマンドおよびアドレス情報f(3)をIC208へ伝送する。後続の動作は、前述の動作と同様に実行され、それによってすべてのICがアドレス指定される。したがって、制御回路202は、特定のアドレスを有するICを指定して、データ更新の処理、状態の設定などの動作をさせることができる。制御回路202は、そのデータ出力端子OUTを介して、動作コマンドおよび特定のアドレスを同時に出力するので、動作コマンドおよび特定のアドレスは、ICが配列されている順に伝送される。アドレスがその特定のアドレスに一致するICのみが、その動作コマンドを有効なコマンドであるとみなして動作コマンドを実行し、一方他のICは、情報伝送を行うにすぎない。
加えて、IC210は、初期アドレスコマンドおよびアドレス情報f(5)を制御回路202へ伝送するので、制御回路202は、その初期アドレスコマンドを受け取るときに、すべてのICがアドレス指定されたことを確認することができる。さらに、様々なICのアドレス情報が、それらの間の特定の関係を有するので、制御回路202は、アドレス情報f(5)を受け取った後、IC210のアドレス情報を逆算し、次いで、IC210のアドレス情報および特定の関係に基づいて、直列に接続された回路の数を計算することができる。
実施形態2
再び図2を参照すると、ループ構造のシステムに電源が投入されるとき、すべてのICは、アドレス指定されていない状態である。次いで制御回路202は、そのデータ出力端子OUTを介して、初期アドレスコマンドを出力し、その結果、IC204は、初期アドレスコマンドを受け取った後、初期アドレス状態に変わり、アドレス情報を受け取るために待機する。次いで制御回路202は、そのコマンド出力端子CMOを介して、IC204のアドレス情報f(1)をすべてのICへ出力する。IC204のみがそのアドレス情報を待っているので、IC204のみが、このアドレス情報f(1)を受け取り、それによってf(1)としてアドレス指定される。その後、IC204は、そのデータ出力端子OUTを介して、初期アドレスコマンドをIC206へ出力し、その結果、IC206は、初期アドレスコマンドを受け取った後、初期アドレス状態に変わり、アドレス情報を受け取るために待機する。このとき、制御回路202は、そのコマンド出力端子CMOを介して、IC206のアドレス情報f(2)をすべてのICへ出力する。IC206のみがそのアドレス情報を待っているので、IC206のみが、このアドレス情報f(2)を受け取り、それによってf(2)としてアドレス指定される。
その後、IC206は、そのデータ出力端子OUTを介して、初期アドレスコマンドをIC208へ出力し、次いで制御回路202は、そのコマンド出力端子CMOを介して、アドレス情報f(3)をIC208へ出力する。後続の動作は、前述の動作と同様に実行され、それによってすべてのICがアドレス指定される。したがって、制御回路202は、特定のアドレスを有するICを指定して動作させることができる。加えて、アドレス指定された後に、IC210は、初期アドレスコマンドを制御回路202へ伝送する。したがって、制御回路202は、すべてのICがアドレス指定されたことを確認することができる。制御回路202によって送出される様々なICのアドレス情報が特定の関係を有するので、制御回路202は、IC210のアドレス情報および特定の関係に基づいて、直列に接続された回路の数を計算することができる。
実施形態3
図3は、図2に類似したループ構造を有するデバイスを示す。図3を参照すると、この構造も同様に、制御回路202と、直列に接続された4つのICとを含む。4つのICは、それぞれ204、206、208、および210で示す。加えて、この図では、「IN」、「OUT」、「CMO」、および「CMI」はそれぞれ、回路のデータ入力端子、回路のデータ出力端子、回路のコマンド出力端子、および回路のコマンド入力端子を表す。図2および3を参照すると、比較することによって、データ入力端子INは、制御回路202のデータ出力端子OUTに結合されるのではなく、電源電圧VDDまたは接地電圧GNDなどの所定の電圧に接続されていることがわかる。
このループ構造のシステムに電源が投入されるとき、すべてのICは、アドレス指定されていない状態である。このとき、IC204は、データ入力端子INが所定の電圧に結合されているかどうかを検出する。データ入力端子Inが所定の電圧に結合されていることが確認された場合、IC204は、初期アドレスコマンドを生成し、それ自体のアドレス情報f(1)を提供して、それ自体をf(1)としてアドレス指定する。その後、IC204は、アドレス情報f(1)を、IC206のアドレス情報として使用するべきf(2)に変更し、そのデータ出力端子OUTを介して、初期アドレスコマンドおよびアドレス情報f(2)をIC206へ伝送する。IC206は、初期アドレスコマンドを受け取ると、初期アドレス状態に変わり、アドレス情報を受け取るために待機する。IC206は、アドレス情報f(2)を受け取った後、それによってf(2)としてアドレス指定される。次いでIC206は、アドレス情報f(2)を、IC208のアドレス情報として使用するべきf(3)に変更し、初期アドレスコマンドおよびアドレス情報f(3)をIC208へ伝送する。後続の動作は、前述の動作と同様に実行され、それによってすべてのICがアドレス指定される。
加えて、IC210が、初期アドレスコマンドおよびアドレス情報f(5)を制御回路202へ伝送するので、制御回路202は、その初期アドレスコマンドを受け取るときに、すべてのICがアドレス指定されたことを確認することができる。さらに、様々なICのアドレス情報が特定の関係を有するので、制御回路202は、アドレス情報f(5)を受け取った後、IC210のアドレス情報を逆算し、次いで、IC210のアドレス情報および特定の関係に基づいて、直列に接続された回路の数を計算することができる。
実施形態4
図3を参照すると、ループ構造のシステムに電源が投入されるとき、すべてのICは、アドレス指定されていない状態である。このとき、IC204は、データ入力端子INが所定の電圧に結合されているかどうかを検出する。データ入力端子INが所定の電圧に結合されていることが確認された場合、IC204は、初期アドレスコマンドを生成し、それによって初期アドレス状態に変わり、アドレス情報を受け取るために待機する。次いで制御回路202は、そのコマンド出力端子CMOを介して、アドレス情報f(1)をすべてのICへ出力する。IC204のみがアドレス情報f(1)を受け取るために待機しているので、IC204のみが、アドレス情報f(1)を受け取り、それによってf(1)としてアドレス指定される。その後、IC204は、初期アドレスコマンドをIC206へ、そのデータ出力端子OUTを介して伝送し、その結果、IC206は、初期アドレスコマンドを受け取ると、初期アドレス状態に変わり、アドレス情報を受け取るために待機する。このとき、制御回路202は、IC206のアドレス情報f(2)をすべてのICへ、そのコマンド出力端子CMOを介して出力する。IC206のみがアドレス情報f(2)を受け取るために待機しているので、IC206のみが、アドレス情報f(2)を受け取り、それによってf(2)としてアドレス指定される。後続の動作は、前述の動作と同様に実行され、それによってすべてのICがアドレス指定される。したがって制御回路202は、特定のアドレスを有するICを指定して動作させることができる。
加えて、IC210は、アドレス指定された後、初期アドレスコマンドを制御回路202へ伝送するので、制御回路202は、すべてのICがアドレス指定されたことを確認することができる。さらに、制御回路202によって出力される様々なICのアドレス情報が特定の関係を有するので、制御回路202は、IC210のアドレス情報および特定の関係に基づいて、直列に接続された回路の数を計算することができる。
本発明の別の態様は、直列回路向けの自動アドレス指定方法を提供する。この方法は、直列に接続された複数の同じICを含む直列回路に適合される。この自動アドレス指定方法は、前述の実施形態の動作から引き出すことができる。図4は、本発明の一実施形態による、直列回路向けの自動アドレス指定方法の流れ図を示す。図4を参照すると、この方法では、まず、これらのICが初期アドレスコマンドを順次伝送することが可能にされる(ステップ402)。各ICは、初期アドレスコマンドを受け取ると、対応するアドレス情報を提供される(ステップ404)。
本発明のさらに別の態様は、直列に接続された回路の数を検出する自動検出方法を提供する。この方法も同様に、直列に接続された複数の同じICを含む直列回路に適合される。この自動検出方法もまた、前述の実施形態の動作から引き出すことができる。図5は、本発明の一実施形態による、直列に接続された回路の数を検出する自動検出方法の流れ図を示す。図5を参照すると、この方法では、これらのICが初期アドレスコマンドを順次伝送することが可能にされる(ステップ502)。各ICは、初期アドレスコマンドを受け取ると、対応するアドレス情報を提供され、ICのアドレス情報は、それらの間の特定の関係を有する(ステップ504)。ICの最後の1つが初期アドレスコマンドを伝送するとき、ICの最後の1つのアドレス情報および特定の関係に基づいて、ICの数が計算される(ステップ506)。
前述の実施形態のデバイスでは、様々な要素間の接続は1ビットのデータを伝送するだけであるが、本発明はまた、様々な要素間の接続のバス幅が異なるデバイスでも適用できるということを当業者なら理解するはずである。たとえば、図2に示すデバイスのデータバス幅を変更して、図6に示す別のループ構造を形成することができる。図2および6を参照すると、比較することによって、図6の各構成要素は、2つのデータ入力端子(たとえばIN1、IN2)と、2つのデータ出力端子(たとえばOUT1、OUT2)とを有し、その結果、各構成要素は、同時に2ビットのデータを受け取りまたは出力することができることがわかる。加えて、前述の実施形態のデバイスについては、4つのICを有するものとして示したが、本発明はまた、ICの数が異なるデバイスでも適用できるということを理解されたい。
要約すると、本発明では、直列回路の中のICは、初期アドレスコマンドを順次伝送し、各ICは、初期アドレスコマンドを受け取ると、対応するアドレス情報を提供され、それによってすべてのICをアドレス指定することができる。加えて、ICに提供されるアドレス情報が特定の関係を有する場合、ICの最後の1つが初期アドレスコマンドを伝送するとき、ICの最後の1つのアドレス情報および特定の関係に基づいて、ICの数を計算することができる。すべてのICがアドレス指定されると、特定のアドレスを有するICを指定して動作させることができ、その結果、多くの動作が繰り返されることはなく、したがって動作の効率が改善される。さらに、自動アドレス指定技術を用いると、直列回路の中の各ICをより柔軟に使用および保守することができる。
本発明の範囲または精神から逸脱することなく、様々な修正形態および変形形態を本発明の構造に加えることができることは、当業者には明らかであろう。以上を考えると、本発明は、本発明の修正形態および変形形態を包含するものである。ただしそれらは、添付の特許請求の範囲およびそれらの均等物の範囲内に含まれるものとする。
LED表示パネルの構造の概略図である。 図1のものと同じループ構造の図である。 図2のものと同じループ構造の図である。 本発明の一実施形態による、直列回路向けの自動アドレス指定方法の流れ図である。 本発明の一実施形態による、直列に接続された回路の数を検出する自動検出方法の流れ図である。 別のループ構造の図である。
符号の説明
202 制御回路

Claims (12)

  1. 直列に接続された複数の同じ集積回路を含む直列回路向けの自動アドレス指定方法であって、
    前記集積回路が初期アドレスコマンドを順次伝送することを可能にするステップと、
    各集積回路が前記初期アドレスコマンドを受け取ると、前記各集積回路に、対応するアドレス情報を提供するステップと、
    各集積回路が前記アドレス情報を受け取った時、当該アドレス情報は前記初期アドレスコマンドを受け取った最新の集積回路のアドレスとして使用されるステップと、
    前記アドレス情報は前記初期アドレスコマンドを次に受け取る次の集積回路のためのアドレス情報に変更され、当該次の集積回路に伝送されるステップとを含む方法。
  2. 前記初期アドレスコマンドが、制御回路から提供される、請求項1に記載の方法。
  3. 前記初期アドレスコマンドを受け取ることに加えて、前記集積回路のうちの第1の集積回路が、前記制御回路から提供される前記対応するアドレス情報も受け取り、また後続の各集積回路の前記対応するアドレス情報が、1つ前の集積回路から提供される、請求項2に記載の方法。
  4. 前記集積回路のうちの第1の集積回路が、所定の電圧に結合され、前記所定の電圧に基づいて前記初期アドレスコマンドを生成する、請求項1に記載の方法。
  5. 前記第1の集積回路が前記初期アドレスコマンドを生成するとき、前記第1の集積回路が、それ自体のアドレス情報をそれ自体で提供し、また後続の各集積回路の前記対応するアドレス情報が、1つ前の集積回路から提供される、請求項4に記載の方法。
  6. 各集積回路の前記対応するアドレス情報が、制御回路から提供される、請求項1に記載の方法。
  7. 直列に接続された複数の同じ集積回路を含む直列回路の中の回路の数を検出する自動検出方法であって、
    前記集積回路が初期アドレスコマンドを順次伝送することを可能にするステップと、
    各集積回路が前記初期アドレスコマンドを受け取ると、前記各集積回路に、対応するアドレス情報を提供するステップであって、前記集積回路の前記アドレス情報が、それらの間の特定の関係を有するステップと、
    各集積回路が前記アドレス情報を受け取った時、当該アドレス情報は前記初期アドレスコマンドを受け取った最新の集積回路のアドレスとして使用されるステップと、
    前記アドレス情報は前記初期アドレスコマンドを次に受け取る次の集積回路のためのアドレス情報に変更され、当該次の集積回路に伝送されるステップと、
    前記集積回路の最後の1つが前記初期アドレスコマンドを伝送するとき、前記集積回路の前記最後の1つの前記アドレス情報および前記特定の関係に基づいて、前記集積回路の数を計算するステップとを含む方法。
  8. 前記初期アドレスコマンドが、制御回路から提供される、請求項7に記載の方法。
  9. 前記初期アドレスコマンドを受け取ることに加えて、前記集積回路のうちの第1の集積回路が、前記制御回路から提供される前記対応するアドレス情報も受け取り、また後続の各集積回路の前記対応するアドレス情報が、1つ前の集積回路から提供される、請求項8に記載の方法。
  10. 前記集積回路のうちの第1の集積回路が、所定の電圧に結合され、前記所定の電圧に基づいて前記初期アドレスコマンドを生成する、請求項7に記載の方法。
  11. 前記第1の集積回路が前記初期アドレスコマンドを生成するとき、前記第1の集積回路が、それ自体のアドレス情報をそれ自体で提供し、また後続の各集積回路の前記対応するアドレス情報が、1つ前の集積回路から提供される、請求項10に記載の方法。
  12. 各集積回路の前記対応するアドレス情報が、制御回路から提供される、請求項7に記載の方法。
JP2008195212A 2008-04-29 2008-07-29 直列回路向けの自動アドレス指定方法および直列に接続された回路の数を検出する自動検出方法 Expired - Fee Related JP4668302B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097115794A TWI396154B (zh) 2008-04-29 2008-04-29 串聯電路的自動定址方法及串接數量的自動偵測方法

Publications (2)

Publication Number Publication Date
JP2009268051A JP2009268051A (ja) 2009-11-12
JP4668302B2 true JP4668302B2 (ja) 2011-04-13

Family

ID=41214508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008195212A Expired - Fee Related JP4668302B2 (ja) 2008-04-29 2008-07-29 直列回路向けの自動アドレス指定方法および直列に接続された回路の数を検出する自動検出方法

Country Status (3)

Country Link
US (1) US20090267875A1 (ja)
JP (1) JP4668302B2 (ja)
TW (1) TWI396154B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013165663A1 (en) 2012-05-04 2013-11-07 Lumenpulse Lighting Inc. Automatic light fixture address system and method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06268658A (ja) * 1993-03-16 1994-09-22 Toshiba Corp データ伝送装置
JPH10224388A (ja) * 1997-02-06 1998-08-21 Fuji Electric Co Ltd リング結合型ネットワークシステム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4660141A (en) * 1983-12-06 1987-04-21 Tri Sigma Corporation Self configuring computer network with automatic bus exchange of module identification numbers and processor assigned module numbers
US7259953B2 (en) * 2001-06-07 2007-08-21 Mark Salerno Method and apparatus for modular embedded control system
TWI247997B (en) * 2004-06-15 2006-01-21 Tatung Co Ltd Serial and parallel interchange circuit system for addressing data
TWI272486B (en) * 2004-06-15 2007-02-01 Tatung Co Addressing type data matching circuit
US7880734B2 (en) * 2004-07-26 2011-02-01 Michael Khanchin Comprehensive control system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06268658A (ja) * 1993-03-16 1994-09-22 Toshiba Corp データ伝送装置
JPH10224388A (ja) * 1997-02-06 1998-08-21 Fuji Electric Co Ltd リング結合型ネットワークシステム

Also Published As

Publication number Publication date
TWI396154B (zh) 2013-05-11
TW200945290A (en) 2009-11-01
JP2009268051A (ja) 2009-11-12
US20090267875A1 (en) 2009-10-29

Similar Documents

Publication Publication Date Title
JP2008071468A (ja) シフトレジスタ及び有機電界発光表示装置
KR102106005B1 (ko) 표시 장치 및 그 구동 방법
KR20210032537A (ko) 분할 제어 배열
US11854471B2 (en) Method for display driver system and display driver system
JP4668302B2 (ja) 直列回路向けの自動アドレス指定方法および直列に接続された回路の数を検出する自動検出方法
KR100787054B1 (ko) I2c 통신을 이용한 공통 어드레스를 가지는 부품의 제어장치
US8330746B2 (en) Addressing method and structure for multiple chips and display system thereof
KR101346587B1 (ko) 오류 복구 기능을 가진 경관 조명용 엘이디 미디어 파사드
CN101577086B (zh) 串联电路的自动寻址方法及串接数量的自动检测方法
TWI421573B (zh) 閘極驅動電路及其設置方法
JP2017113627A5 (ja)
TWI467433B (zh) 適用於矩陣掃描裝置的驅動系統
US8135011B2 (en) Method for operating multipoint control system
KR101082110B1 (ko) 타이밍 제어기, 이를 이용하여 데이터를 송수신하는 장치
US10470264B1 (en) Smart communication interface for LED matrix control
US11107389B2 (en) Data driving apparatus for display and driver thereof
KR20180076236A (ko) 게이트구동회로 및 이를 포함하는 표시장치
JP4684579B2 (ja) シリアル通信による制御システム
JP4653959B2 (ja) 発光ユニットシステム
TWI742832B (zh) 畫素驅動器及畫素驅動方法
TWI526842B (zh) 應用於x86系統之訊號寫入之控制與切換模組
JP2008287618A (ja) プログラマブルコントローラ
CN109947684B (zh) 识别电路、可插拔子模块及其识别方法
TWI518522B (zh) 應用於x86系統之訊號讀取之控制與切換模組
US20080068308A1 (en) Light-emitting unit system

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100729

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110112

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4668302

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees