CN109947684B - 识别电路、可插拔子模块及其识别方法 - Google Patents

识别电路、可插拔子模块及其识别方法 Download PDF

Info

Publication number
CN109947684B
CN109947684B CN201711393240.2A CN201711393240A CN109947684B CN 109947684 B CN109947684 B CN 109947684B CN 201711393240 A CN201711393240 A CN 201711393240A CN 109947684 B CN109947684 B CN 109947684B
Authority
CN
China
Prior art keywords
identification
module
signal
diode
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711393240.2A
Other languages
English (en)
Other versions
CN109947684A (zh
Inventor
黄超
谭崇飞
周伟华
尹志华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to CN201711393240.2A priority Critical patent/CN109947684B/zh
Publication of CN109947684A publication Critical patent/CN109947684A/zh
Application granted granted Critical
Publication of CN109947684B publication Critical patent/CN109947684B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Information Transfer Systems (AREA)

Abstract

本发明提供了一种识别电路，包括：信号处理模块，具有输出针脚，信号处理模块能将输入信号转换成并行输出信号，并行输出信号通过并行输出针脚输出；二极管识别组件，与并行输出针脚相连接，其中二极管识别组件内的二极管的排布方式标识一识别信息。此外，本发明还提供了一种适于与主模块相连接的可插拔子模块及其识别方法。

Description

识别电路、可插拔子模块及其识别方法
技术领域
本发明涉及工业控制领域，尤其涉及一种识别电路、可插拔子模块及其识别方法。
背景技术
目前，在工业控制领域中，许多产品包括主模块和若干子模块所构成的架构。其中，子模块可以是可插拔的子模块，因此在将这些子模块与主模块形成连接时，用户需要对子模块进行识别。
传统的识别方式需要子模块具有CPU、FPGA(现场可编程门阵列)或者相关固件，并且还要利用到诸如SPI/I2C总线的总线。例如，图1示出了可以实现这种识别方式的一个架构示例。其中，主模块1通过总线与子模块2连接。该子模块2除了功能电路3之外还必须包括CPU4以及相关电路5(例如功率电路、振荡电路等等)。
但，对于没有CPU或类似处理单元的子模块而言，例如通过SPI连接的某些IO扩展板(比如具有SPI接口的LCD或LED驱动板)，传统的识别方式就不能适用。因为传统的识别方式需要子模块上具有CPU、FPGA或相关电路(功率电路、振荡电路等等)才能实现，但增加这些复杂电路和器件需要额外的成本。
发明内容
针对现有技术的上述问题，本发明提出了一种识别电路、可插拔子模块及其识别方法。本发明不需要在子模块上设置CPU、FPGA等成本较高的元器件以及较复杂的识别程序，而是利用简单的二极管、电阻等电路结构就可以实现对子模块的识别(例如识别子模块的类型)。本发明的技术方案成本较低，可以节省PCB上的空间，且实现方式上更加灵活。
根据本发明的一个方面，提供了一种识别电路，包括：
信号处理模块，具有并行输出针脚，信号处理模块能将输入信号转换成并行输出信号，并行输出信号通过并行输出针脚输出；
二极管识别组件，与并行输出针脚相连接，其中二极管识别组件内的二极管的排布方式适于标识一识别信息。
根据一个实施例，在上述的识别电路中，并行输出针脚包括浮动针脚和识别针脚，其中浮动针脚是不与二极管识别组件中的任何一个二极管相连接的针脚，其中识别针脚是与二极管识别组件中的一个二极管相连接的针脚。
根据一个实施例，在上述的识别电路中，进一步包括电阻和电源，其中识别针脚连接至二极管的负极，且二极管的正极经由电阻与电源相连接。
根据一个实施例，在上述的识别电路中，二极管的排布方式包括浮动针脚和识别针脚的各自数量和/或排列次序。
根据本发明的另一方面，提供了一种可插拔子模块，适于与一主模块相连接，可插拔子模块包括：
IO接口；
功能电路，与IO接口连接；
如以上所讨论的识别电路，其中信号处理模块经由一总线与IO接口相连接，且二极管识别组件的输出端与IO接口相连接。
根据一个实施例，在上述的可插拔子模块中，IO接口是串行外设接口(SPI)，总线包括时钟线路、主机输出端口线路和主机输入端口线路，其中，信号处理模块与时钟线路和主机输出端口线路相连接，且二极管识别组件的输出端与主机输入端口线路相连接。
根据一个实施例，在上述的可插拔子模块中，信号处理模块是将串行信号转换成并行信号的移位寄存器电路。
根据一个实施例，在上述的可插拔子模块中，二极管识别组件内的二极管的排布方式是为每一种可插拔子模块预设的，以区分不同种类的可插拔子模块。
根据一个实施例，在上述的可插拔子模块中，IO接口接收来自主模块的子模块识别信号，信号处理模块经由主机输出端口线路接收子模块识别信号并经由时钟线路接收时钟信号，子模块识别信号在经过二极管识别组件后经由主机输入端口线路向主模块输出可插拔子模块的识别信息。
根据本发明的又一方面，提供了一种上述可插拔子模块的识别方法，包括：
主模块通过IO接口向可插拔子模块发送一识别信号；
可插拔子模块内的信号处理模块将识别信号转换成并行的信号，并经由并行输出针脚输出至二极管识别组件；
二极管识别组件根据识别信号生成一反馈信号，反馈信号包含识别信息；以及
二极管识别组件经由IO接口将反馈信号发送至主模块。
根据一个实施例，在上述的识别方法中，在将可插拔子模块连接至主模块时，主模块的中央处理单元通过IO接口发送识别信号。
应当理解，本发明以上的一般性描述和以下的详细描述都是示例性和说明性的，并且旨在为如权利要求所述的本发明提供进一步的解释。
附图说明
包括附图是为提供对本发明进一步的理解，它们被收录并构成本申请的一部分，附图示出了本发明的实施例，并与本说明书一起起到解释本发明原理的作用。附图中：
图1是现有技术的架构框图。
图2示出了根据本发明的可插拔子模块的一个实施例的架构框图。
附图标记说明：
1 主模块
2 子模块
3 输入轴
4 CPU
5 相关电路
10 识别电路
11 信号处理模块
12 二极管识别组件
13 电阻
14 电源
20 IO接口
30 功能电路
40 总线
具体实施方式
现在将详细参考附图描述本发明的实施例。现在将详细参考本发明的优选实施例，其示例在附图中示出。在任何可能的情况下，在所有附图中将使用相同的标记来表示相同或相似的部分。此外，尽管本发明中所使用的术语是从公知公用的术语中选择的，但是本发明说明书中所提及的一些术语可能是申请人按他或她的判断来选择的，其详细含义在本文的描述的相关部分中说明。此外，要求不仅仅通过所使用的实际术语，而是还要通过每个术语所蕴含的意义来理解本发明。
参考图2来更详细地讨论本发明的基本原理和优选实施例。本发明的识别电路10主要包括信号处理模块11和二极管识别组件12。信号处理模块11具有并行输出针脚，例如该实施例中的并行输出针脚Pin1、Pin2、Pin3和Pin4。信号处理模块11能将输入信号转换成并行输出信号，该并行输出信号可以通过上述的并行输出针脚输出。二极管识别组件12与并行输出针脚相连接，其中二极管识别组件12内的二极管的排布方式适于标识一识别信息。这样，在将具有该识别电路10的可插拔子模块连接于一主模块时，该主模块可以通过识别信号来读取上述的识别信息，以对该可插拔子模块进行识别。该识别电路10可以通过若干二极管来实现。此外，该识别电路10的二极管的数量也是灵活的，例如可以用一个二极管来区分两种类型的子模块，或者例如可以用N个二极管来区分最多2N种类型的子模块。因此，本发明的成本较低且对子模块的PCB的空间要求也较低。
在图2所示的实施例中，并行输出针脚Pin1、Pin2、Pin3和Pin4可以分成浮动针脚和识别针脚。浮动针脚是不与二极管识别组件12中的任何一个二极管相连接的针脚，例如该实施例中的Pin2。识别针脚是与二极管识别组件12中的一个二极管相连接的针脚，例如该实施例中的Pin1、Pin3和Pin4。此外，识别电路10还可以进一步包括电阻13和电源14。如图2所示，识别针脚Pin1、Pin3和Pin4分别连接至各二极管的负极，且这些二极管的正极经由电阻13与电源14相连接。
上述二极管的排布方式就可以具体表现为浮动针脚和识别针脚的各自数量和/或排列次序。换言之，该实施例中的排布方式就体现为由总共4个针脚构成的特定排布方式，即识别针脚Pin1、浮动针脚Pin2、识别针脚Pin3、识别针脚Pin4。该排布方式可以与其他排布方式(例如浮动针脚Pin1、识别针脚Pin2、识别针脚Pin3、识别针脚Pin4)相区别，如以下将更详细地讨论的。
上述的识别电路10可以应用于图2所示的可插拔子模块上。该可插拔子模块可以与一主模块相连接，且该可插拔子模块可以进一步包括IO接口20、功能电路30以及总线40。功能电路30与IO接口20连接，且识别电路10中的信号处理模块11经由总线40与IO接口20相连接，且二极管识别组件12的输出端与IO接口20相连接。根据该结构，来自主模块的信号可以并行地发送至功能电路30和识别电路10。
二极管识别组件12内的二极管的排布方式是为每一种可插拔子模块预设的，以区分不同种类的可插拔子模块。作为一个示例，在可插拔子模块划分为LCD驱动板和LED驱动板两种类型的情况下，可以用一个二极管来实现识别功能，比如用连接二极管的识别针脚的形式来标识LCD驱动板且用不连接二极管的浮动针脚的形式来标识LED驱动板。此外，本发明也可以应用于作为主模块的PLC连接多个子模块的应用场景。
作为一个具体实施例，IO接口20可以是串行外设接口(SPI)，总线40可以包括时钟线路Clock、主机输出端口线路MOSI和主机输入端口线路MISO，且信号处理模块11可以是将串行信号转换成并行信号的移位寄存器电路。其中，信号处理模块11与时钟线路Clock和主机输出端口线路MOSI相连接，且二极管识别组件12的输出端与主机输入端口线路MISO相连接。
这样，主模块的中央处理单元(例如MCU、CPU等等)可以通过IO接口20发送一子模块识别信号。信号处理模块11经由主机输出端口线路MOSI接收该子模块识别信号并经由时钟线路Clock接收时钟信号。接着，该子模块识别信号在经过二极管识别组件12后会形成一包含可插拔子模块的识别信息的反馈信号，该反馈信号经由主机输入端口线路MISO向主模块反馈该识别信息。
以下结合图2所示的可插拔子模块的实施例来详细说明本发明的识别方法的一个例子。例如，该识别方法可以在将可插拔子模块连接至主模块时(例如插入主模块时)实施。
首先，主模块通过IO接口20向可插拔子模块发送一识别信号。如上所述，该IO接口20可以是SPI接口，因此该识别信号初始是一串行信号。
接着，可插拔子模块内的信号处理模块11将识别信号转换成并行的信号，并经由并行输出针脚Pin1、Pin2、Pin3、Pin4输出至二极管识别组件12。例如，在图2所示的实施例中，连接在IO接口20和识别电路10之间的总线40是SPI总线，且IO接口20通过SPI总线中的Clock线路和MOSI线路与信号处理模块11连接。例如，在该步骤中，并行输出针脚Pin1、Pin2、Pin3、Pin4可以在以下表1所示的四个周期中分别将不同的信号输出至二极管识别组件12。
周期0 周期1 周期2 周期3
PIN 1 0 1 1 1
PIN 2 1 0 1 1
PIN 3 1 1 0 1
PIN 4 1 1 1 0
MISO 0 1 0 0
表1
由于二极管识别组件12内的二极管的排布方式不同，例如在本例中是识别针脚Pin1、浮动针脚Pin2、识别针脚Pin3、识别针脚Pin4的排布方式，因此二极管识别组件12根据上述四个周期的识别信号所生成反馈信号，就如表1中的MISO行所示。从MISO接收到的反馈信号的顺序0-1-0-0即对应于识别针脚Pin1、浮动针脚Pin2、识别针脚Pin3、识别针脚Pin4的排布方式。换言之，该反馈信号中就包含了该可插拔子模块的识别信息。
最后，二极管识别组件12经由SPIC总线40中的MISO线路以及IO接口20将该反馈信号发送至主模块，从而完成整个识别的过程。
综上，本发明的技术方案利用结构简单、成本较低的二极管识别电路来实现识别功能。因此，采用本发明的技术方案的可插拔子模块无需具备CPU、FPGA等成本较高的主控芯片以及相关电路，从而节省了成本以及对PCB空间的占用。
本领域技术人员可显见，可对本发明的上述示例性实施例进行各种修改和变型而不偏离本发明的精神和范围。因此，旨在使本发明覆盖落在所附权利要求书及其等效技术方案范围内的对本发明的修改和变型。

Claims (10)

1.一种识别电路(10)，其特征在于，包括：
信号处理模块(11)，具有并行输出针脚，所述信号处理模块(11)能将输入信号转换成并行输出信号，所述并行输出信号通过所述并行输出针脚输出；
二极管识别组件(12)，与所述并行输出针脚相连接，其中所述二极管识别组件(12)内的二极管的排布方式适于标识一识别信息，
所述并行输出针脚包括浮动针脚和识别针脚，其中所述浮动针脚是不与所述二极管识别组件(12)中的任何一个二极管相连接的针脚，其中所述识别针脚是与所述二极管识别组件(12)中的一个二极管相连接的针脚。
2.如权利要求1所述的识别电路(10)，其特征在于，进一步包括电阻(13)和电源(14)，其中所述识别针脚连接至所述二极管的负极，且所述二极管的正极经由所述电阻(13)与所述电源(14)相连接。
3.如权利要求1所述的识别电路(10)，其特征在于，所述二极管的排布方式包括所述浮动针脚和识别针脚的各自数量和/或排列次序。
4.一种可插拔子模块，适于与一主模块相连接，其特征在于，所述可插拔子模块包括：
IO接口(20)；
功能电路(30)，与所述IO接口(20)连接；
如权利要求1至3中的任一项所述的识别电路(10)，其中所述信号处理模块(11)经由一总线(40)与所述IO接口(20)相连接，且所述二极管识别组件(12)的输出端与所述IO接口(20)相连接。
5.如权利要求4所述的可插拔子模块，其特征在于，所述IO接口(20)是串行外设接口(SPI)，所述总线(40)包括时钟线路(Clock)、主机输出端口线路(MOSI)和主机输入端口线路(MISO)，其中，所述信号处理模块(11)与所述时钟线路和主机输出端口线路相连接，且所述二极管识别组件(12)的输出端与所述主机输入端口线路相连接。
6.如权利要求5所述的可插拔子模块，其特征在于，所述信号处理模块(11)是将串行信号转换成并行信号的移位寄存器电路。
7.如权利要求5所述的可插拔子模块，其特征在于，所述二极管识别组件(12)内的二极管的排布方式是为每一种可插拔子模块预设的，以区分不同种类的可插拔子模块。
8.如权利要求4所述的可插拔子模块，其特征在于，所述IO接口(20)接收来自所述主模块的子模块识别信号，所述信号处理模块(11)经由主机输出端口线路接收所述子模块识别信号并经由时钟线路接收时钟信号，所述子模块识别信号在经过所述二极管识别组件后经由主机输入端口线路向所述主模块输出所述可插拔子模块的识别信息。
9.一种如权利要求4所述的可插拔子模块的识别方法，其特征在于，包括：
主模块通过IO接口(20)向可插拔子模块发送一识别信号；
所述可插拔子模块内的信号处理模块(11)将所述识别信号转换成并行的信号，并经由并行输出针脚输出至二极管识别组件(12)；
所述二极管识别组件(12)根据所述识别信号生成一反馈信号，所述反馈信号包含所述识别信息；以及
所述二极管识别组件(12)经由所述IO接口(20)将所述反馈信号发送至所述主模块。
10.如权利要求9所述的识别方法，其特征在于，在将可插拔子模块连接至所述主模块时，所述主模块的中央处理单元通过IO接口(20)发送所述识别信号。
CN201711393240.2A 2017-12-21 2017-12-21 识别电路、可插拔子模块及其识别方法 Active CN109947684B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711393240.2A CN109947684B (zh) 2017-12-21 2017-12-21 识别电路、可插拔子模块及其识别方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711393240.2A CN109947684B (zh) 2017-12-21 2017-12-21 识别电路、可插拔子模块及其识别方法

Publications (2)

Publication Number Publication Date
CN109947684A CN109947684A (zh) 2019-06-28
CN109947684B true CN109947684B (zh) 2023-08-29

Family

ID=67004769

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711393240.2A Active CN109947684B (zh) 2017-12-21 2017-12-21 识别电路、可插拔子模块及其识别方法

Country Status (1)

Country Link
CN (1) CN109947684B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11328086A (ja) * 1998-05-13 1999-11-30 Sony Corp ディジタル信号処理装置
CN201707431U (zh) * 2010-03-19 2011-01-12 苏州工业园区朗润科技有限公司 在核磁共振系统中识别射频线圈的装置
CN202815865U (zh) * 2012-05-07 2013-03-20 蔡翔 具有可拆卸摄像头的识别设备
CN103034153A (zh) * 2012-12-20 2013-04-10 航天科工深圳（集团）有限公司 一种智能监测设备及其识别内部从板的装置
CN103176921A (zh) * 2011-12-23 2013-06-26 鸿富锦精密工业（深圳）有限公司 Usb识别电路
CN203466962U (zh) * 2013-08-26 2014-03-05 深圳市文鼎创数据科技有限公司 音频口识别电路和通信设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6517375B2 (en) * 2000-01-25 2003-02-11 Compaq Information Technologies Group, L.P. Technique for identifying multiple circuit components
DE10052623B4 (de) * 2000-10-24 2016-03-17 Abb Ag Busanschaltung für eine steckbare elektrische Einheit
DE10052619C1 (de) * 2000-10-24 2002-03-28 Abb Patent Gmbh Modular aufgebautes System
DE10052627A1 (de) * 2000-10-24 2002-05-08 Abb Patent Gmbh Anordnung zur Identifikation der logischen Zusammensetzung eines modular aufgebauten Systems
US20080244147A1 (en) * 2007-03-29 2008-10-02 Inventec Corporation Device Recognition Circuit and the Method of Recognition
TW201109913A (en) * 2009-09-02 2011-03-16 Inventec Corp Main system board error-detecting system and its pluggable error-detecting board
EP2959600B1 (en) * 2013-02-22 2020-08-26 Telefonaktiebolaget LM Ericsson (publ) Time synchronous pluggable transceiver

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11328086A (ja) * 1998-05-13 1999-11-30 Sony Corp ディジタル信号処理装置
CN201707431U (zh) * 2010-03-19 2011-01-12 苏州工业园区朗润科技有限公司 在核磁共振系统中识别射频线圈的装置
CN103176921A (zh) * 2011-12-23 2013-06-26 鸿富锦精密工业（深圳）有限公司 Usb识别电路
CN202815865U (zh) * 2012-05-07 2013-03-20 蔡翔 具有可拆卸摄像头的识别设备
CN103034153A (zh) * 2012-12-20 2013-04-10 航天科工深圳（集团）有限公司 一种智能监测设备及其识别内部从板的装置
CN203466962U (zh) * 2013-08-26 2014-03-05 深圳市文鼎创数据科技有限公司 音频口识别电路和通信设备

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于DSP+FPGA的实时信号采集系统设计与实现;周新淳;《计算机测量与控制》;20170825(第08期);全文 *

Also Published As

Publication number Publication date
CN109947684A (zh) 2019-06-28

Similar Documents

Publication Publication Date Title
US20080301344A1 (en) System for expandably connecting electronic devices
US9405649B2 (en) Debugging circuit
US20170220519A1 (en) Universal spi (serial peripheral interface)
US20170177538A1 (en) Communication system with serial ports for automatically identifying device types and communication protocols and method thereof
CN109446145B (zh) 一种服务器主板i2c通道扩展芯片、电路及控制方法
CN103098039B (zh) 高速外围器件互连总线端口配置方法及设备
US20200218321A1 (en) Calculation board power stage circuit, and calculation board
US20170060214A1 (en) Indication system and electronic device utilizing the same
CN110674069B (zh) 芯片的数字引脚转换电路及方法、芯片
EP3761296A1 (en) Drive control method, component and display apparatus
CN109947684B (zh) 识别电路、可插拔子模块及其识别方法
US9904640B2 (en) Program loading system for multiple motherboards
US10153759B2 (en) Control chip and control system utilizing the same
CN110674077B (zh) 基于fpga的数字引脚转换装置及方法
CN110869877A (zh) 串联电路、电路板及计算设备
CN102339582A (zh) 指示灯控制装置
US20140359193A1 (en) Interface transmission device
US20080152063A1 (en) Serial interface connecting circuit
US10420219B1 (en) Printed circuit board adaptable for multiple interconnection slots
US20040003155A1 (en) Method and system of indicating current operating speeds of expansion slots of a computer system
CN102902647B (zh) 设置在i2c从机印刷电路板的asic芯片和印刷电路板
JP2006094513A (ja) サーモメータ・コードを使用した回路カード・ベース・アドレス割当装置と方法
US20130073918A1 (en) Circuitry testing module and circuitry testing device
CN111858226A (zh) 搭载非挥发性内存固态硬盘的电子装置
CN216013585U (zh) 一种具有多态输出的信号检测电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant