CN105739658A - 接口供电电路 - Google Patents

接口供电电路 Download PDF

Info

Publication number
CN105739658A
CN105739658A CN201410739507.9A CN201410739507A CN105739658A CN 105739658 A CN105739658 A CN 105739658A CN 201410739507 A CN201410739507 A CN 201410739507A CN 105739658 A CN105739658 A CN 105739658A
Authority
CN
China
Prior art keywords
transistor
voltage signal
power supply
control circuit
output unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410739507.9A
Other languages
English (en)
Inventor
王振声
陈俊生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Industry Wuhan Co Ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Hongfujin Precision Industry Wuhan Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Wuhan Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Industry Wuhan Co Ltd
Priority to CN201410739507.9A priority Critical patent/CN105739658A/zh
Priority to TW104100641A priority patent/TWI580156B/zh
Priority to US14/615,703 priority patent/US20160164523A1/en
Publication of CN105739658A publication Critical patent/CN105739658A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Power Sources (AREA)

Abstract

一种接口供电电路，括供电单元、连接所述供电单元的第一控制电路与第二控制电路及输出单元，所述输出单元连接所述第一控制电路及所述第二控制电路，所述第一供电控制电路在系统处于正常工作状态时通过所述输出单元输出第一供电电压，所述第二供电控制电路在所述系统处于待机状态时通过所述输出单元输出第二供电电压。

Description

接口供电电路
技术领域
本发明涉及一种接口供电电路。
背景技术
目前的电子白板设计中，其主板上安装多个USB接口。所述主板可输出一供电电源给所述USB接口供电。然而，在系统处于不同的工作状态（系统的工作状态包括正常工作状态（S0状态）、睡眠状态（S3状态）、休眠状态（S4状态）及关闭状态（S5状态）），多个USB接口需要不同的供电电源时，所述主板无法满足所述多个USB接口的用电需求。
发明内容
鉴于以上内容，有必要提供一种系统处于不同的工作状态时满足供电需要的接口供电电路。
一种接口供电电路，括供电单元、连接所述供电单元的第一控制电路与第二控制电路及输出单元，所述输出单元连接所述第一控制电路及所述第二控制电路，所述第一供电控制电路在系统处于正常工作状态时通过所述输出单元输出第一供电电压，所述第二供电控制电路在所述系统处于待机状态时通过所述输出单元输出第二供电电压。
优选地，所述第一控制电路包括连接所述供电单元的第一晶体管及连接所述输出单元的第二晶体管，所述第一晶体管在所述系统处于所述正常工作状态时导通，所述第二晶体管在所述第一晶体管导通后导通，所述第二晶体管导通后通过所述输出单元输出所述第一供电电压。
优选地，所述第一控制电路还包括连接所述供电单元及所述第一晶体管的第三晶体管，所述第三晶体管在所述系统处于所述正常工作状态时导通，所述第一晶体管在所述第三晶体管导通时导通。
优选地，所述供电单元提供第一电压信号及第二电压信号，所述第一电压信号通过第一电阻传输给所述第一晶体管及所述第二晶体管，所述第二电压信号传输给所述第二晶体管。
优选地，所述第二电压信号在所述系统处于所述待机状态时为低电平信号。
优选地，所述供电单元还提供第三电压信号，所述第三电压信号通过第二电阻传输给所述第三晶体管，所述第一电压信号通过所述第一电阻传输给所述第三晶体管。
优选地，所述第三电压信号为高电平信号。
优选地，所述第二控制电路包括第四晶体管，所述供电单元提供第一电压信号及第二电压信号，所述第一电压信号通过第一电阻传输给所述第四晶体管，所述第二电压信号传输给所述第四晶体管。
优选地，所述第二电压信号为高电平信号。
优选地，所述第一电压信号在所述系统处于所述待机状态时为低电平信号。
与现有技术相比，上述接口供电电路中，所述第一供电控制电路在所述系统处于所述正常工作状态时通过所述输出单元输出所述第一供电电压，所述第二供电控制电路在所述系统处于所述待机状态时通过所述输出单元输出所述第二供电电压。
附图说明
图1是本发明接口供电电路的一较佳实施方式的一功能模块图。
图2是本发明接口供电电路的一较佳实施方式的一电路连接图。
图3是本发明接口供电电路的一较佳实施方式的一系统处于不同状态时与不同电压信号的对应表。
主要元件符号说明
供电单元 10
第一电源 11
第二电源 12
第三电源 13
第四电源 14
第一控制电路 20
第一延时电路 21
第二延时电路 23
第三延时电路 25
第二控制电路 30
第四延时电路 31
节点 33
输出单元 40
接口 50
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
请参阅图1，本发明的一较佳实施方式，一接口供电电路，应用于一电子白板中，包括一供电单元10、一连接所述供电单元10的一第一控制电路20与一第二控制电路30及一输出单元40。所述供电单元10用于提供一第一电源11、一第二电源12、一第三电源13及一第四电源14。所述第一电源11、所述第二电源12、所述第三电源13及所述第四电源14分别用于提供一第一电压信号、一第二电压信号、一第三电压信号及一第四电压信号。所述输出单元40用于连接一接口50。在一实施例中，所述接口50为一USB接口。
请参阅图2，所述第一控制电路20包括一第一延时电路21、一第一晶体管Q1、一第二延时电路23、一第二晶体管Q2、一第三延时电路25及一第三晶体管Q3。所述第二控制电路30包括一第四延时电路31及一第四晶体管Q4。所述第一晶体管Q1及所述第二晶体管Q2均包括一输入端B、一第一输出端C及一第二输出端E。所述第三晶体管及所述第四晶体管Q4均包括一控制端G、一第一连接端S及一第二连接端D。
所述输出单元40包括一输入引脚IN、一输出引脚OUT、一使能引脚EN及一接地引脚GND。
在一实施例中，所述第一延时电路21、所述第二延时电路23、所述第三延时电路25及所述第四延时电路31均为一RC电路。所述第一延时电路21包括一第一电阻R1及一第一电容C1。所述第二延时电路23包括一第二电阻R2及一第二电容C2。所述第三延时电路25包括一第三电阻R3及一第三电容C3。所述第四延时电路31包括一第四电阻R4及一第四电容C4。
所述第一电源11通过一第五电阻R5连接所述第一电阻R1的一端及一第六电阻R6的一端。所述第六电阻R6的另一端接地。所述第一电阻R1的另一端通过所述第一电容C1接地。所述第一电阻R1的另一端还连接所述第一晶体管Q1的输入端B。所述第一晶体管Q1的第一输出端C通过一第七电阻R7连接所述第二电源12。所述第一晶体管Q1的第一输出端C连接所述第二电阻R2的一端。所述第二电阻R2的另一端通过所述第二电容C2接地。所述第二电阻R2的另一端还连接所述第二晶体管Q2的输入端B。所述第一晶体管Q1的第二输出端E接地。所述第二晶体管Q2的第二输出端E接地。所述第二晶体管Q2的第一输出端C通过一第八电阻R8连接所述第二电源12。所述第二晶体管Q2的第一输出端C连接所述第三电阻R3的一端。所述第二晶体管Q2的第一输出端C通过所述第三电容C3接地。所述第三电阻R3的连接所述第三晶体管Q3的控制端G。所述第三晶体管Q3的第一连接端S连接所述第三电源13。所述第三晶体管Q3的第一连接端S通过一第五电容C5接地。所述第三晶体管Q3的第二连接端D连接一节点33。所述节点33通过一第六电容C6接地及通过一第七电容C7接地。所述节点33连接所述第四晶体管Q4的第二连接端D。所述第四晶体管Q4的第一连接端S连接所述第四电源14。所述第四晶体管Q4的第一连接端S通过第八电容C8接地。所述第四晶体管Q4的控制端G连接所述第四电阻R4的一端。所述第四电阻R4的另一端通过所述第四电容C4接地。所述第四电阻R4的另一端通过第九电阻R9连接所述第二电源12。所述第四电阻R4的另一端通过第十电阻R10接地。
所述节点33用于提供一第五电压信号。
所述输出单元40的使能引脚EN通过一第十一电阻R11连接所述第一电源11。所述输出单元40的输出引脚OUT连接所述接口50。所述输出单元40的输入引脚IN连接所述节点33。所述输出单元40的输入引脚IN通过一第九电容C9接地。所述输出单元40的接地引脚GND接地。
请参阅图3，所述电压信号在所述系统处于不同的工作状态时具有相应的电平值。所述系统的工作状态包括正常工作状态（S0状态，系统正常工作）、待机状态及关闭状态（S5状态），所述待机状态包括睡眠状态（S3状态）及休眠状态（S4状态）。当系统处于所述S5状态时，所述第一电压信号、所述第二电压信号及所述第三电压信号，所述第四电压信号及所述第五电压信号均为高电平信号；当系统处于所述S4状态时，所述第二电压信号及所述第三电压信号均为低电平信号，所述第一电压信号、所述第四电压信号及所述第五电压信号均为高电平信号；系统处于所述S3状态时，所述第二电压信号及所述第三电压信号均为低电平信号，所述第一电压信号、所述第四电压信号及所述第五电压信号均为高电平信号；当系统处于所述S0状态时，所述第一电压信号、所述第二电压信号、所述第三电压信号、所述第四电压信号及所述第五电压信号均为高电平信号。
所述接口供电电路的工作原理为：当系统处于所述S5状态时，所述第一电压信号为低电平信号，所述输出单元40接收所述低电平的第一电压信号后不供电给所述接口50。当系统处于所述S4与所述S3状态时，所述第二电压信号及所述第三电压信号均为低电平信号，所述第一电压信号、所述第四电压信号及所述第五电压信号均为高电平信号，所述第一晶体管Q1导通，所述第二晶体管Q2截止，所述第三晶体管Q3截止，所述第四晶体管Q4导通。所述第四电源14通过所述第四晶体管Q4输出给所述输出单元40的输入端IN。所述输出单元40的使能引脚EN接收所述高电平的第一电压信号后输出一第一供电电压给所述接口50供电。当系统处于所述S0状态时，所述第一电压信号、所述第二电压信号、所述第三电压信号、所述第四电压信号及所述第五电压信号均为高电平信号，所述第四晶体管Q4截止，所述第一晶体管Q1导通，所述第二晶体管Q2导通，所述第三晶体管Q3导通。所述第三电源13通过所述第三晶体管Q3输出给所述输出单元40的输入端IN。所述输出单元40的使能引脚EN接收所述高电平的第一电压信号后输出一第二供电电压给所述接口50供电。
在一实施例中，所述第一晶体管Q1及所述第二晶体管Q2均为三极管，每一输入端B对应一基极B，每一第一输出端C对应一集电极C，每一第二输出端E对应一发射极E；所述第三晶体管Q3为一N沟道场效应管，所述第四晶体管Q4为一P沟道场效应管，每一控制端G对应一栅极G，每一第一连接端S对应一源极S，每一第二连接端D对应一漏极D。
在所述接口供电电路中，当所述系统处于所述S4与所述S3状态时，所述第二控制电路30通过所述输出单元40输出所述第一供电电压给所述接口50供电；当所述系统处于所述S0状态时，所述第一控制电路20通过所述输出单元40输出所述第二供电电压给所述接口50供电，从而满足所述接口50的供电需求。
对本领域的技术人员来说，可以根据本发明的发明方案和发明构思结合生产的实际需要做出其他相应的改变或调整，而这些改变和调整都应属于本发明所公开的范围。

Claims (10)

1.一种接口供电电路，包括供电单元，其特征在于：所述接口供电电路还包括连接所述供电单元的第一控制电路、连接所述供电单元的第二控制电路及输出单元，所述输出单元连接所述第一控制电路及所述第二控制电路，所述第一供电控制电路在系统处于正常工作状态时通过所述输出单元输出第一供电电压，所述第二供电控制电路在所述系统处于待机状态时通过所述输出单元输出第二供电电压。
2.如权利要求1所述的接口供电电路，其特征在于：所述第一控制电路包括连接所述供电单元的第一晶体管及连接所述输出单元的第二晶体管，所述第一晶体管在所述系统处于所述正常工作状态时导通，所述第二晶体管在所述第一晶体管导通后导通，所述第二晶体管导通后通过所述输出单元输出所述第一供电电压。
3.如权利要求2所述的接口供电电路，其特征在于：所述第一控制电路还包括连接所述供电单元及所述第一晶体管的第三晶体管，所述第三晶体管在所述系统处于所述正常工作状态时导通，所述第一晶体管在所述第三晶体管导通时导通。
4.如权利要求3所述的接口供电电路，其特征在于：所述供电单元提供第一电压信号及第二电压信号，所述第一电压信号通过第一电阻传输给所述第一晶体管及所述第二晶体管，所述第二电压信号传输给所述第二晶体管。
5.如权利要求4所述的接口供电电路，其特征在于：所述第二电压信号在所述系统处于所述待机状态时为低电平信号。
6.如权利要求4所述的接口供电电路，其特征在于：所述供电单元还提供第三电压信号，所述第三电压信号通过第二电阻传输给所述第三晶体管，所述第一电压信号通过所述第一电阻传输给所述第三晶体管。
7.如权利要求6所述的接口供电电路，其特征在于：所述第三电压信号为高电平信号。
8.如权利要求3所述的接口供电电路，其特征在于：所述第二控制电路包括第四晶体管，所述供电单元提供第一电压信号及第二电压信号，所述第一电压信号通过第一电阻传输给所述第四晶体管，所述第二电压信号传输给所述第四晶体管。
9.如权利要求8所述的接口供电电路，其特征在于：所述第二电压信号为高电平信号。
10.如权利要求8所述的接口供电电路，其特征在于：所述第一电压信号在所述系统处于所述待机状态时为低电平信号。
CN201410739507.9A 2014-12-08 2014-12-08 接口供电电路 Pending CN105739658A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410739507.9A CN105739658A (zh) 2014-12-08 2014-12-08 接口供电电路
TW104100641A TWI580156B (zh) 2014-12-08 2015-01-09 介面供電電路
US14/615,703 US20160164523A1 (en) 2014-12-08 2015-02-06 Interface supply circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410739507.9A CN105739658A (zh) 2014-12-08 2014-12-08 接口供电电路

Publications (1)

Publication Number Publication Date
CN105739658A true CN105739658A (zh) 2016-07-06

Family

ID=56095266

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410739507.9A Pending CN105739658A (zh) 2014-12-08 2014-12-08 接口供电电路

Country Status (3)

Country Link
US (1) US20160164523A1 (zh)
CN (1) CN105739658A (zh)
TW (1) TWI580156B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110221675A (zh) * 2018-03-02 2019-09-10 鸿富锦精密工业(武汉)有限公司 硬盘供电电路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111224657A (zh) * 2019-12-25 2020-06-02 曙光信息产业(北京)有限公司 一种计算机usb端口的电源切换电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5187396A (en) * 1991-05-22 1993-02-16 Benchmarq Microelectronics, Inc. Differential comparator powered from signal input terminals for use in power switching applications
CN201242719Y (zh) * 2008-08-18 2009-05-20 华为技术有限公司 一种可控输出的供电业务单板
CN102955546A (zh) * 2011-08-17 2013-03-06 神讯电脑(昆山)有限公司 电脑对外接设备的供电电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM418328U (en) * 2011-08-05 2011-12-11 Zippy Tech Corp Power supply output circuit
CN103208822A (zh) * 2012-01-12 2013-07-17 鸿富锦精密工业（深圳）有限公司 Usb充电控制电路
CN103455120A (zh) * 2012-05-28 2013-12-18 鸿富锦精密工业（深圳）有限公司 电源控制系统及方法
TWI576689B (zh) * 2012-07-18 2017-04-01 全漢企業股份有限公司 電源供應裝置與電源供應方法
TWM459600U (zh) * 2012-11-26 2013-08-11 Shu-Ling Chen 電路保護裝置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5187396A (en) * 1991-05-22 1993-02-16 Benchmarq Microelectronics, Inc. Differential comparator powered from signal input terminals for use in power switching applications
CN201242719Y (zh) * 2008-08-18 2009-05-20 华为技术有限公司 一种可控输出的供电业务单板
CN102955546A (zh) * 2011-08-17 2013-03-06 神讯电脑(昆山)有限公司 电脑对外接设备的供电电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110221675A (zh) * 2018-03-02 2019-09-10 鸿富锦精密工业(武汉)有限公司 硬盘供电电路

Also Published As

Publication number Publication date
TW201630302A (zh) 2016-08-16
US20160164523A1 (en) 2016-06-09
TWI580156B (zh) 2017-04-21

Similar Documents

Publication Publication Date Title
CN104253459A (zh) 具有供电模式切换功能的usb装置
CN102810883A (zh) Usb充电电路
CN103218001A (zh) 一种软启动的电压调整电路
CN203522681U (zh) 一种双延时上电时序控制电路
CN106033237B (zh) 电子设备、配电板及其电源工作模式切换电路
CN104166420B (zh) 能隙电压参考电路
CN101471564B (zh) 电压控制电路
CN106033241A (zh) 接口供电电路
CN105739658A (zh) 接口供电电路
CN104345851A (zh) 电源电路
CN102081449A (zh) 显卡电源电路
CN106033240A (zh) 接口供电电路
CN105652994A (zh) 电压切换装置
CN102777403A (zh) 风扇系统
CN105700599A (zh) 电子设备电压调节装置
CN105867523B (zh) 放电电路及应用该放电电路的主板
CN104238703A (zh) 电源电路
CN104252216A (zh) 防漏电usb供电电路
CN103902009A (zh) 放电电路
CN103078597B (zh) 一种偏置电路
CN102147635A (zh) 时序控制电路
CN106020402A (zh) 中央处理器保护电路
CN104124663A (zh) 电压保护电路
CN104485817A (zh) 一种降压电路及电子产品
CN104104218A (zh) 时序电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160706

WD01 Invention patent application deemed withdrawn after publication