JP4655656B2 - 電子制御装置 - Google Patents

Description

本発明は、同一のアナログ信号をＡＤ変換する複数の制御ブロックを備えた電子制御装置に関する。

従来より、制御能力や信頼性を向上させるために、マイクロコンピュータ（マイコン）を中心に構成された制御ブロックを複数搭載した多重系の電子制御装置が知られている。
具体的には、例えば、内燃機関の動作を制御する電子制御装置では、各制御ブロックに別個の制御（例えば、燃料噴射制御と点火時期制御）を分担させたり、各制御ブロックに同じ処理を実行させ、その結果を比較する監視処理を実行させたりすること等が行われている。

このような電子制御装置において、各制御ブロックは、車両の各部の状態を検出する各種センサからの検出信号を入力して処理を実行する。そして、検出信号がアナログ信号である場合には、ＡＤ変換回路を介して信号を取り込むことになる。

特に、両制御ブロックが同じアナログ信号を使用する場合は、図１６（ａ）に示すように、そのアナログ信号を両制御ブロックＢ１，Ｂ２に供給し、制御ブロックＢ１，Ｂ２のそれぞれに設けられたＡＤ変換回路を用いて個別にＡＤ変換するようにされている（例えば、特許文献１参照）。
特許第３０５０３３７号公報

ところで、ＡＤ変換回路１００は、図１７に示すように、複数あるアナログ信号のいずれか一つを選択するマルチプレクサ１１０と、ＡＤ変換を実行する変換実行部１３０と、アナログ信号の信号レベルを保持するためのコンデンサ１２１、及びこのコンデンサ１２１をマルチプレクサ１１０の出力、又は変換実行部１３０の入力のいずれかに接続する切換スイッチ１２３からなるサンプルホールド回路１２０とからなる。

また、アナログ信号の伝送線上には、伝送中等に重畳されるノイズを除去するために、コンデンサ１４１，抵抗１４３からなるローパスフィルタ１４０が設けられている。
このように構成されたＡＤ変換回路１００では、サンプルホールド回路１２０にアナログ信号をサンプリングさせる際に、ローパスフィルタ１４０を構成するコンデンサ１４１と、サンプルホールド回路１２０を構成するコンデンサ１２１との間で、電荷の移動が生じる。

具体的には、ローパスフィルタ１４０を構成するコンデンサ１４１の容量をＣｆ、サンプリング前の蓄積電荷をＱｆ、その両端電圧をＶｆ（検出対象となる信号レベル）とし、サンプルホールド回路１２０を構成するコンデンサ１２１の容量をＣｓ、サンプリング前の蓄積電荷をＱｓ、その両端電圧をＶｓとすると、実際に検出される信号レベル（検出電圧）Ｖｄは、サンプリング後のコンデンサ１２１の両端電圧であり、次式にて算出される。

Ｖｄ＝（Ｑｆ＋Ｑｓ）／（Ｃｆ＋Ｃｓ）
但し、Ｑｆ＝Ｃｆ・Ｖ，Ｑｓ＝Ｃｓ・Ｖｓである。
例えば、Ｃｆ＝０．１μＦ、Ｃｓ＝１００ｐＦ、Ｖ＝４Ｖ、Ｖｓ＝０Ｖとした場合、Ｖ＝３９９６ｍＶとなる。つまり、変換実行部１３０の分解能が５Ｖ／１２ｂｉｔ（１ＬＳＢ＝１．２２ｍＶ）である場合、ＡＤ変換結果には、約３．３ＬＳＢ分だけ誤差が含まれることになり、この誤差は、サンプリング前の両コンデンサ１２１，１４１の両端電圧Ｖｓ，Ｖｆの差が大きいほど大きくなる。

また、このようにサンプリング直後は、コンデンサ１４１の両端電圧Ｖｆとアナログ信号の実際の信号レベルとが異なったものとなっており、両者が再び一致するまでには、ローパスフィルタ１４０の時定数程度の時間を要することになる。

従って、ローパスフィルタ１４０を構成するコンデンサ１４１の両端電圧Ｖｆが充分に回復する前に、同一のアナログ信号について再びＡＤ変換が実行されると、アナログ信号の信号レベルに一致しているべきコンデンサ１４１の両端電圧Ｖｆ自体が誤差を含んだものとなるため、ＡＤ変換結果の誤差は、更に大きなものとなる可能性がある。

そして、複数の制御ブロックＢ１，Ｂ２が同一のアナログ信号を個別にＡＤ変換するように構成された上述の電子制御装置では、互いに他の制御ブロックＢ１，Ｂ２のＡＤ変換の実行を監視しているわけではないため、両制御ブロックＢ１，Ｂ２のＡＤ変換実行タイミングが接近してしまう場合があり、その場合、実行が後になった側のＡＤ変換結果の誤差が大きくなってしまうという問題があった。

これに対して、図１６（ｂ）に示すように、各制御ブロックＢ１，Ｂ２に対応して分岐させた伝送線のそれぞれにローパスフィルタを設けることが考えられるが、この場合、伝送線に接続する素子数を増加させてしまうという問題があった。

また、制御ブロックＢ１，Ｂ２のそれぞれにＡＤ変換回路が設けられている場合に限らず、図１６（ｃ）に示すように、複数の制御ブロックＢ１，Ｂ２のそれぞれが単一のＡＤ変換回路を個別に制御して同一のアナログ信号をＡＤ変換する場合も、互いに他の制御ブロックＢ１，Ｂ２のＡＤ変換の実行を監視しているわけではないため、両制御ブロックＢ１，Ｂ２のＡＤ変換実行タイミングが接近してしまう場合があり、実行が後になった側のＡＤ変換結果の誤差が大きくなってしまうという、図１６（ａ）の場合と同様の問題が生じる。

本発明は、上記問題点を解決するために、同一のアナログ信号を個別にＡＤ変換する複数の制御ブロックが、いずれも互いに他の制御ブロックによるＡＤ変換の影響を受けることなく精度の良いＡＤ変換結果が得られる電子制御装置を提供することを目的とする。

上記目的を達成するためになされた本発明の電子制御装置が、複数の制御ブロックを備えており、各制御ブロックが、個別に設けられたＡＤ変換器を介して、同一のアナログ信号である共用信号を、それぞれが周期的にＡＤ変換し、そのＡＤ変換結果に従って処理を実行すること、又は、各制御ブロックが、前記複数の制御ブロックに共通に設けられた一つのＡＤ変換器を介して、同一のアナログ信号である共用信号を、それぞれが周期的にＡＤ変換し、そのＡＤ変換結果に従って処理を実行することを前提とする。

そして、同期タイミング供給手段が、制御ブロック間の動作を同期させるための同期タイミングを供給し、その同期タイミングの供給を受ける制御ブロックは、この同期タイミングを基準として設定される実行タイミングにて、共用信号のＡＤ変換を実行する。

このように構成された本発明の電子制御装置において、各制御ブロックは、いずれも同期タイミングに従って共用信号のＡＤ変換実行タイミングを設定するため、互いに他の制御ブロックによる共用信号のＡＤ変換を監視し合わなくても、共用信号のＡＤ変換実行タイミングを互いに重なり合うことのないように設定することができる。

その結果、各制御ブロックは、共用信号をＡＤ変換する他の制御ブロックの影響を受けることなく、精度の良い共用信号のＡＤ変換結果を得ることができる。
特に、同期タイミング供給手段から同期タイミングが繰り返し供給される場合には、その都度、各制御ブロックにおけるＡＤ変換の実行タイミングが補正されることになるため、互いに他の制御ブロックの影響を受けることなく共用信号のＡＤ変換が可能な状態をより確実に維持することができる。

また、本発明の電子制御装置では、同期タイミング供給手段として、制御ブロックの一つである主制御ブロックに第一通知手段が設けられている。この第一通知手段は、主制御ブロックによる共用信号のＡＤ変換実行タイミングから、その共用信号について予め設定された精度でのＡＤ変換が再び可能となる回復タイミングに至る期間を第一所要期間として、この第一所要期間を特定するための情報を通知する。

そして、第一通知手段からの通知を受ける制御ブロックである従制御ブロックは、同期タイミングとして、第一通知手段の通知内容から特定される第一所要期間の終了タイミングを用いる。

つまり、共用信号のＡＤ変換を実行後の第一所要期間は、制御ブロックに入力される共用信号に、そのＡＤ変換の影響が残っている可能性のある期間、即ち、従制御ブロックでのＡＤ変換を禁止すべき期間である。従って、この第一所要期間の終了タイミングを同期タイミング（基準）として、この同期タイミングから主制御ブロックが次回のＡＤ変換を開始する（次回の第一所要期間の開始タイミング）までの期間中に、従制御ブロックにて共用信号のＡＤ変換を実行する実行タイミングを設定すれば、精度の良い共用信号のＡＤ変換結果を確実に得ることができる。

なお、第一通知手段は、具体的には、例えば、主制御ブロックと従制御ブロックとの間に設けられた入出力ポートを、第一所要期間の間だけアクティブレベルに設定するように構成することで実現することができる。

ところで、従制御ブロックにおける共用信号のＡＤ変換実行タイミングを、同期タイミングに基づいて第一所要期間と重ならないように設定したとしても、例えば、従制御ブロックにおいて、共用信号のＡＤ変換より優先度の高い処理が存在すると、共用信号のＡＤ変換実行タイミングは、同期タイミングに基づいて設定したタイミング（以下「設定タイミング」と称する）からずれる場合がある。その場合、共用信号のＡＤ変換実行タイミングが、制御ブロック間で互いに重なり合って（第一所要期間の長さ以下に接近して）しまう可能性がある。

そこで、このように、共用信号のＡＤ変換を実際に実行するタイミングが、設定タイミングからずれてしまう可能性がある場合、従制御ブロックは、第一所要期間の次回の開始タイミングまでの残存時間が、第一所要期間の長さ以上に設定された禁止時間より短ければ、従制御ブロックによるＡＤ変換の実行を禁止する禁止手段を備えていることが望ましい。

つまり、残存時間が禁止時間より短い場合に、従制御ブロックが共用信号のＡＤ変換を実行すると、主制御ブロックが共用信号のＡＤ変換を実行する時点で、従制御ブロックによるＡＤ変換の影響が残り、制御ブロックに入力される共用信号の信号レベルに許容できない誤差が含まれることになり、主制御ブロックにおける共用信号のＡＤ変換結果の精度を低下させてしまうためである。

また、従制御ブロックは、禁止手段によってＡＤ変換の実行が禁止された場合に、その旨を通知する異常通知手段を備えていてもよい。この場合、異常通知手段による通知を受けた主制御ブロックでは、例えば、従制御ブロックでの異常（ＡＤ変換の未実行）に対処することが可能となる。

そして、異常通知手段は、具体的には、例えば、第一通知手段の場合と同様に、主制御ブロックと従制御ブロックとの間に設けられた入出力ポートを、禁止時間の間だけアクティブレベルに設定するように構成することで実現できる。

ところで、上述のような禁止手段を備えた場合、共用信号のＡＤ変換は、従制御ブロックでのみ禁止され主制御ブロックでは禁止されることがないため、主制御ブロックでの共用信号の重要度が、従制御ブロックでの共用信号の重要度より高い場合に好適である。しかし、主制御ブロックと従制御ブロックとで、共用信号の重要度が同程度である場合には、次のように構成してもよい。

即ち、従制御ブロックに第二通知手段を設け、この第二通知手段が、従制御ブロックによるアナログ信号のＡＤ変換の実行タイミングから、同じアナログ信号について予め設定された精度でのＡＤ変換が再び可能となる回復タイミングに至る期間を第二所要期間として、この第二所要期間を特定するための情報を通知する。

この場合、主制御ブロックは、第二通知手段の通知内容から特定される第二所要期間の間、主制御ブロックによるＡＤ変換を無効化する無効化手段を備えていてもよい。なお、無効化の意味は、ＡＤ変換の実行を禁止することであってもよいし、ＡＤ変化結果を使用しないようにしたり、精度の低下を認識した上で使用したりすることであってもよい。

次に、本発明の電子制御装置では、同期タイミング供給手段として、第一通知手段の代わりに、制御ブロック間の定期的な通信を実行する通信手段を設けてもよい。この場合、各制御ブロックは、同期タイミングとして、通信手段による通信の開始タイミング又は終了タイミングを用い、共用信号について予め設定された精度でのＡＤ変換が再び可能となる回復タイミングに至る期間を第一所要期間として、互いに第一所要期間離れたタイミングでＡＤ変換を実行するように、ＡＤ変換実行タイミングが設定されていればよい。

つまり、送信元と受信先とが直に通信をしている場合には、その通信に関係する全ての制御ブロックにて同じデータが同時に送受信されるため、これを同期タイミングとして用いているのである。

そして、この場合、各制御ブロックは、通信手段を介して通信相手から取得したＡＤ変換結果と、自制御ブロックにて取得されたＡＤ変換結果とを比較することにより、異常の有無を監視する監視手段を備えていてもよい。

このような監視手段を備えることにより、ＡＤ変換結果の信頼性、ひいてはＡＤ変換結果を用いた処理の信頼性を向上させることができる。
また、本発明の電子制御装置において、各制御ブロックは、いずれも同期タイミング供給手段が供給する同期タイミングに従って起動し且つ共通の動作クロックに従って計時動作する計時手段を備え、この計時手段が、予め設定されたサンプリング周期毎にＡＤ変換の実行タイミングを提供するように構成してもよい。

この場合、個々の制御ブロックにおけるサンプリング周期、及び計時手段が実行タイミングの提供を開始する提供開始タイミングは、ＡＤ変換が実行されてから予め設定された精度でのＡＤ変換が再び可能となるまでの回復時間として、共用信号に対する全てのＡＤ変換の実行タイミングが互いに回復時間以上離れたものとなるように設定されていればよい。

つまり、提供開始タイミングにより、以後の共用信号のＡＤ変換実行タイミングが一意に規定され、しかも、いずれの制御ブロックも同じ動作クロックに従って動作する計時手段により計時を行うことにより、規定された実行タイミングがずれてしまうことがないようにされているため、各制御ブロックは、常に精度の良い共用信号のＡＤ変換結果を得ることができる。

そして、特に、電子制御装置が制御ブロックを二つ備えている場合、サンプリング周期は、一方の制御ブロックが他方の制御ブロックの整数倍に設定されていることが望ましい。

この場合、各制御ブロックのＡＤ変換実行タイミングが互いに重なり合うことのないようにする設定を簡単に実現することができる。
また、この場合、更に、二つの制御ブロックの提供開始タイミングを、サンプリング周期のうち短い方の半分だけ異なるように設定すれば、両制御ブロック間のＡＤ変換実行タイミングを、最大限に離すことができる。

ところで、提供開始タイミングは、同期タイミング供給手段の構成の仕方によって次にようの設定することができる。
即ち、同期タイミング供給手段が、制御ブロックのそれぞれに同一のタイミングで起動信号を供給するように構成されている場合は、起動信号が入力されてから予め設定された待機時間が経過した時点を提供開始タイミングとすればよい。

また、同期タイミング供給手段が、制御ブロックのそれぞれに異なるタイミングで起動信号を供給するように構成されている場合は、起動信号が入力された時点を提供開始タイミングとすればよい。

なお、起動信号としては、例えば、制御ブロックのリセット解除タイミングを表す信号を用いることができる。

以下に本発明の実施形態を図面と共に説明する。
［第１実施形態］
図１は、第１実施形態の電子制御装置の概略構成を示すブロック図である。

図１に示すように、本実施形態の電子制御装置（ＥＣＵ）１は、主としてエンジンへの燃料供給制御を実行する第１制御ブロック１０と、主としてエンジンの点火時期制御を実行する第２制御ブロック２０と、両制御ブロック１０，２０間でデータの入出力を行うためのＩ／Ｏポート３０とを備えている。

このうち、Ｉ／Ｏポート３０には、第１制御ブロック１０により書き込まれ、第２制御ブロック２０により読み込まれるＡＤ禁止通知ポートＰ１が少なくとも含まれている。
次に、第１制御ブロック１０は、エンジンの運転状態を検出するための各種センサのうち、アナログ信号を出力するセンサ（アナログセンサ）からの信号をデジタル値に変換して取り込むＡＤ変換回路１１と、ハイレベル又はローレベルの二値信号を出力する他のセンサやスイッチからの信号を取り込む入力回路１２と、各種アクチュエータに駆動信号を出力する出力回路１３と、ＣＰＵ，ＲＯＭ，ＲＡＭ，タイマーを少なくとも備え、ＡＤ変換回路１１，入力回路１２を介して入力され、Ｉ／Ｏポート３０を介して入出力される各種データに基づいて、出力回路１３を介して出力する各種駆動信号を生成するための処理等を実行するマイクロコンピュータ（マイコン）１４とを備えている。

また、第２制御ブロック２０は、制御ブロック１０と同様に、ＡＤ変換回路２１と、入力回路２２と、出力回路２３と、マイコン２４とを備えている。
但し、第１制御ブロック１０のＡＤ変換回路１１，入力回路１２，出力回路１３は、燃料供給制御に関わる各種センサやスイッチ，アクチュエータに接続され、また、第２制御ブロック２０のＡＤ変換回路２１，入力回路２２，出力回路２３は、点火時期制御に関わる各種センサやスイッチ，アクチュエータに接続されている。

そして、ＡＤ変換回路１１，２１は、いずれも複数の入力チャンネルを有しており、複数のアナログセンサからのアナログ信号が入力される。但し、これらアナログ信号は、第１制御ブロック１０でのみ使用される信号からなる第１専用信号群ＳＧ１と、第２制御ブロック２０でのみ使用される信号からなる第２専用信号群ＳＧ２と、両制御ブロック１０，２０で使用される信号からなる共用信号群ＳＧＣとからなり、ＡＤ変換回路１１には、第１専用信号群ＳＧ１と共用信号群ＳＧＣとが入力され、ＡＤ変換回路２１には、第２専用信号群ＳＧ２と共用信号群ＳＧＣとが入力されている。

なお、共用信号群ＳＧＣには、具体的には、燃料供給制御と点火時期制御の両方で必要とされるアナログ信号の他、いずれか一方の制御でしか必要とされないが、高い信頼性が要求され、監視の対象となる重要なアナログ信号も含まれている。

また、図２に示すように、アナログ信号を伝送する伝送線には、それぞれコンデンサ４１と抵抗４２とからなる周知のローパスフィルタ４０が設けられており、特に共用信号群ＳＧＣに属する信号を伝送する伝送線は、ローパスフィルタ４０の出力側で分岐され、各ＡＤ変換回路１１，２１に接続されている。

そして、ＡＤ変換回路１１は、マイコン１４からの選択指令に従って、複数の入力チャンネルのうちの何れか１つを選択して出力するマルチプレクサ（ＭＰＸ）１５と、コンデンサ１８、及びコンデンサ１８の一端を、マルチプレクサ１５が選択したアナログ信号が印加される入力端子又は出力端子のいずれかに接続する切換スイッチ１９からなるサンプルホールド回路１６と、サンプルホールド回路１６の出力端子に接続され、ＡＤ変換を実行する変換実行部１７とからなる。

このように構成されたＡＤ変換回路１１では、マイコン１４から選択指令が入力されると、選択指令にて指定されたチャンネルのアナログ信号が、一定期間の間だけコンデンサ１８に印加されるように切換スイッチ１９が入力端子側に接続される。その後、切換スイッチ１９が出力端子側に切り替わると、変換実行部１７が、コンデンサ１８にホールドされた信号レベルをデジタル値に変換し、そのＡＤ変換結果をマイコン１４に供給する。

なお、第２制御ブロック２０を構成するＡＤ変換回路２１も、ＡＤ変換回路１１と同様に構成されており、マルチプレクサ２５，コンデンサ１８と切換スイッチ１９とからなるサンプルホールド回路２６，変換実行部２７を備え、ＡＤ変換回路１１と同様に動作する。

ここで、第１制御ブロック１０のマイコン１４、及び第２制御ブロック２０のマイコン２４が、ＡＤ変換回路１１，２１を介して共用信号群ＳＧＣに属するアナログ信号（共用信号という）をＡＤ変換するために実行するの共用信号ＡＤ変換処理を図３に示すフローチャートに沿って説明する。

但し、第１制御ブロック１０のマイコン１４は、周期Ｔａ毎にＡＤ変換実行タイミングを通知するためのタイマーと、このＡＤ変換実行タイミングからの経過時間を計時するためのタイマーとを少なくとも備えており、また、第２制御ブロック２０のマイコン２４は、第２制御ブロック２０におけるＡＤ変換実行タイミングからの経過時間を計時するためのタイマーを少なくとも備えている。

まず、第１制御ブロック１０のマイコン１４が実行する共用信号ＡＤ変換処理は、図３（ａ）に示すように、ＡＤ変換実行タイミング（周期Ｔａ）になるまで待機し（Ｓ１１０）、ＡＤ変換実行タイミングになると、ＡＤ禁止通知ポートＰ１をＨ（アクティブ）レベルに設定し（Ｓ１２０）、ＡＤ変換回路１１に対して選択指令を出力することで、共用信号のＡＤ変換を実行し、その実行結果を読み込む（Ｓ１３０）。その後、ＡＤ変換実行タイミングになってからの経過時間が、予め設定されたレベル安定時間Ｔｐに達するまで待機し（Ｓ１４０）、経過時間がレベル安定時間Ｔｐに達すると、ＡＤ禁止通知ポートＰ１をＬ（非アクティブレベル）に設定して（Ｓ１５０）、Ｓ１１０に戻る。

なお、レベル安定時間Ｔｐは、切換スイッチ１９がマルチプレクサ１５（入力端子）側に接続されているサンプル時間をＴsa、変換実行部１７がＡＤ変換結果を得るまでに要する時間をＴad、切換スイッチ１９が変換実行部１７（出力端子）側に切り替わってから、サンプリング時に生じるコンデンサ１８，４１間の電荷の移動により変化したローパスフィルタ４０の出力（コンデンサ４１の両端電圧）が、共用信号の実際の信号レベルと一致したとみなせる（予め設定された許容誤差の範囲内となる）まで回復するのに要する回復時間をＴre、本処理によってＡＤ変換すべき共用信号の数をｎとして、次式にて設定される。

ｎ＝１の場合：Ｔｐ＝Ｔsa＋Ｔre （１）
ｎ≧２の場合：Ｔｐ＝（ｎ−１）×（Ｔsa＋Ｔad）＋Ｔsa＋Ｔre （２）
次に、第２制御ブロック２０のマイコン２４が実行する共用信号ＡＤ変換処理は、図３（ｂ）に示すように、ＡＤ禁止通知ポートＰ１の立ち下がり、即ち、ＨレベルからＬレベルへの変化を検出したか否かを判断し（Ｓ２１０）、立ち下がりを検出していなければ、後述のＳ２３０にて最後にＡＤ変換が実行されてからの経過時間が、予め設定された設定時間Ｔｂに達したか否かを判断し（Ｓ２２０）、経過時間が設定時間Ｔｂに達していなければＳ２１０に戻る。

なお、設定時間Ｔｂは、周期Ｔａ及びレベル安定時間Ｔｐとは、以下の関係を有するように設定される。
Ｔｂ＝Ｔａ／２≧２Ｔｐ （３）
一方、Ｓ２１０にてＡＤ禁止通知ポートＰ１の立ち下がりを検出したと判定されるか、又はＳ２２０にて経過時間が設定時間Ｔｂに達したと判定された場合には、ＡＤ変換回路２１に対して選択指令を出力することで共用信号のＡＤ変換を実行し、その実行結果を読み込んで（Ｓ２３０）、Ｓ２１０に戻る。

このように構成された本実施形態の電子制御装置１において、第１制御ブロック１０は、図４に示すように、周期Ｔａ毎に共用信号のＡＤ変換を繰り返し実行する。また、第２制御ブロック２０は、第１制御ブロック１０でのＡＤ変換の開始タイミングから、レベル安定時間Ｔｐを経過した時点と、更に設定時間Ｔｂが経過した時点で、共用信号のＡＤ変換を実行する。

つまり、第２制御ブロック２０では、第１制御ブロック１０における共用信号のＡＤ変換の実行にともなって設定，解除されるＡＤ禁止通知ポートＰ１の立ち下がりタイミングを同期タイミングとして用い、この同期タイミングを基準として、周期Ｔｂ毎に共用信号のＡＤ変換を実行することで、ＡＤ禁止通知ポートＰ１がＨレベルである第一所要期間内に、共用信号のＡＤ変換を実行することがないようにされている。

これと共に、本実施形態では、設定周期Ｔｂとレベル安定時間Ｔｐとの関係を、Ｔｂ≧２Ｔｐとなるように設定することにより、第２制御ブロック２０にてＡＤ変換が実行されてから、第１制御ブロック１０でＡＤ変換が実行されるまでの期間を、第一所要期間の長さ（即ち、レベル安定時間Ｔｐ）以上確保するようにされている。

従って、本実施形態の電子制御装置１によれば、第１制御ブロック１０、第２制御ブロック２０のいずれも、他方の制御ブロックにより共用信号のＡＤ変換が実行されてから、そのＡＤ変換の影響が残存する可能性のあるレベル安定時間Ｔｐ以内に共用信号のＡＤ変換を実行してしまうことがないため、常に、精度の良い共用信号のＡＤ変換結果を得ることができ、その結果、ＡＤ変換結果を用いた各種処理の精度や信頼性を向上させることができる。

なお、本実施形態において、Ｉ／Ｏポート３０及びＳ１２０，Ｓ１４０，Ｓ１５０同期タイミング供給手段（第１通知手段）に相当する。
［第２実施形態］
次に、第２実施形態について説明する。

本実施形態では、第１実施形態のものとは、Ｉ／Ｏポート３０の構成、及び第２制御ブロック２０のマイコン２４が実行する共用信号ＡＤ変換処理の一部が異なるだけであるため、この相違する部分を中心に説明する。

まず、Ｉ／Ｏポート３０には、ＡＤ禁止通知ポートＰ１に加えて、第２制御ブロック２０により書き込まれ、第１制御ブロック１０により読み込まれる異常通知ポートＰＥが少なくとも設けられている。

また、第２制御ブロック２０のマイコン２４は、専用信号群の信号をＡＤ変換する専用信号ＡＤ変換処理を周期Ｔｃ（≠Ｔａ，Ｔｂ）毎に実行し、しかも、この専用信号ＡＤ変換処理を、共用信号ＡＤ変換処理より高い優先度で実行するように構成されている。

次に、第２制御ブロック２０のマイコン２４が実行する共用信号ＡＤ変換処理を、図５に示すフローチャートに沿って説明する。但し、処理が一部追加されているだけであるため、第１実施形態の場合と同じステップについては、同じステップ番号を付している。

また、第２制御ブロック２０のマイコン２４は、第２制御ブロック２０におけるＡＤ変換実行タイミングからの経過時間を計時するためのタイマーに加えて、ＡＤ禁止通知ポートＰ１の立ち上がりが検出される毎に初期値が時間Ｔａに設定され、以後、時間の経過と共にダウンカウントされることにより、ＡＤ禁止通知ポートＰ１が次に立ち上がるまでの残存時間を計時するタイマー、及び異常通知ポートＰＥがＨ（アクティブ）レベルに設定されてからの経過時間を計時するタイマーを少なくとも備えている。

図５に示すように、本処理では、まず、ＡＤ禁止通知ポートＰ１の立ち下がりを検出したか否かを判断し（Ｓ２１０）、立ち下がりを検出していなければ、ＡＤ禁止通知ポートＰ１がＬレベルであり、且つ、後述のＳ２３０にて最後にＡＤ変換が実行されてからの経過時間が設定時間Ｔｂに達しているか否かを判断し（Ｓ２２０）、否定判定された場合はＳ２１０に戻る。

一方、Ｓ２１０にてＡＤ禁止通知ポートＰ１の立ち下がりを検出したと判定されるか、又はＳ２２０にて肯定判定された場合には、次のＡＤ禁止通知ポートＰ１の立ち上がりタイミングまでの残存時間が、予め設定された禁止時間Ｔｘ（≧Ｔｐ）以上であるか否かを判断する（Ｓ２２５）。

そして、残存時間が、禁止時間Ｔｘ以上ある場合には、ＡＤ変換回路２１に対して選択指令を出力することで共用信号のＡＤ変換を実行し、その実行結果を読み込んで（Ｓ２３０）、Ｓ２１０に戻る。

一方、残存時間が、禁止時間Ｔｘ未満である場合、異常通知ポートＰＥをＨ（アクティブ）レベルに設定し（Ｓ２４０）、異常通知ポートＰＥの設定後の経過時間が、予め設定されたレベル保持時間Ｔｋ（≧Ｔｘ）に達するまで待機し（Ｓ２５０）、経過時間がレベル保持期間に達すると、異常通知ポートＰＥをＬ（非アクティブレベル）に設定して（Ｓ２６０）、Ｓ２１０に戻る。

このように構成された本実施形態の電子制御装置１において、第１制御ブロック１０では、図６に示すように、共用信号のＡＤ変換を、周期Ｔａにて繰り返し実行する。
一方、第２制御ブロック２０では、共用信号のＡＤ変換を実行すべきタイミングである時に、より優先度の高い専用信号のＡＤ変換が実行されている場合、その処理が終了するまで共用信号のＡＤ変換は待たされ、共用信号のＡＤ変換実行タイミングが遅延する。

この遅延により、ＡＤ禁止通知ポートＰ１が立ち上がるまでの残存時間、即ち、第１制御ブロック１０が共有信号のＡＤ変換を開始するまでの残存時間が、禁止時間Ｔｘ未満となった場合は、共用信号のＡＤ変換を禁止するとともに、その旨を異常通知ポートＰＥを介して第１制御ブロック１０に通知するようにされている。

従って、本実施形態の電子制御装置１によれば、第２制御ブロック２０における共用信号のＡＤ変換実行タイミングが、優先度の高い他の処理の影響を受けて遅延したとしても、第１制御ブロック１０での共用信号のＡＤ変換に影響を与えてしまうことがないため、常に、精度の良い共用信号のＡＤ変換結果を得ることができ、その結果、ＡＤ変換結果を用いた各種処理の精度や信頼性を向上させることができる。

また、第１制御ブロック１０では、共有信号のＡＤ変換実行タイミングで、異常通知ポートＰＥの信号レベルを調べることで、第２制御ブロック２０における共用信号のＡＤ変換の実行状況（ＡＤ変換が禁止されたか否か）を確認することができ、その状況に応じた処理の実行も可能となる。

なお、本実施形態では、第２制御ブロック２０にて共用信号のＡＤ変換が禁止された場合に、異常通知ポートＰＥを介して第１制御ブロック１０に通知するようにされているが、この通知を行わないように構成してもよい。

また、本実施形態では、第２制御ブロック２０における共用信号のＡＤ変換が禁止される場合があるため、第１制御ブロック１０の方が第２制御ブロック２０より、共用信号のＡＤ変換結果の重要度が高い場合、例えば、第１制御ブロック１０では、共用信号に基づいて実際にエンジン制御を行い、第２制御ブロック２０では、共用信号のダイアグ検出等のみを行っているようなシステムに好適である。

なお、本実施形態において、Ｓ２２５が禁止手段、Ｉ／Ｏポート３０及びＳ２４０〜Ｓ２６０が異常通知手段に相当する。
［第３実施形態］
次に第３実施形態について説明する。

本実施形態では、第１実施形態のものとは、Ｉ／Ｏポート３０の構成、及び第１及び２制御ブロック１０，２０のマイコン１４，２４が実行する共用信号ＡＤ変換処理の一部が異なるだけであるため、この相違する部分を中心に説明する。

まず、Ｉ／Ｏポート３０には、ＡＤ禁止通知ポートＰ１に加えて、第２制御ブロック２０により書き込まれ、第１制御ブロック１０により読み込まれるＡＤ禁止通知ポートＰ２が少なくとも設けられている。

また、第２制御ブロック２０のマイコン２４は、第２実施形態の場合と同様に、専用信号群の信号をＡＤ変換する専用信号ＡＤ変換処理を周期Ｔｃ毎に実行し、しかも、この専用信号ＡＤ変換処理を、共用信号ＡＤ変換処理より高い優先度で実行するように構成されている。

次に、第１及び第２制御ブロック１０，２０のマイコン１４，２４が実行する共用信号ＡＤ変換処理を図７に示すフローチャートに沿って説明する。但し、処理が一部追加されているだけであるため、第１実施形態の場合と同じステップについては、同じステップ番号を付している。

まず、第１制御ブロック１０のマイコン１４が実行する共用信号ＡＤ変換処理は、図７（ａ）に示すように、ＡＤ変換実行タイミング（周期Ｔａ）になるまで待機し（Ｓ１１０）、ＡＤ変換実行タイミングになると、ＡＤ禁止通知ポートＰ１をＨレベルに設定し（Ｓ１２０）、続けてＡＤ禁止通知ポートＰ２がＨレベルであるか否かを判断する（Ｓ１２５）。

そして、ＡＤ禁止通知ポートＰ２がＨレベルでなければ、ＡＤ変換回路１１に対して選択指令を出力することで共用信号のＡＤ変換を実行して、その実行結果を読み込み（Ｓ１３０）、一方、ＡＤ禁止通知ポートＰ２がＨレベルであれば、共用信号のＡＤ変換が禁止されているものとして、異常時処理を実行する（Ｓ１３５）。

なお、異常時処理としては、共用信号のＡＤ変換を禁止するだけでもよいし、共用信号のＡＤ変換は実行し、その変換結果を利用する際に、大きな誤差が含まれている可能性があることを前提とした処理を実行させるようにしてもよい。

これらＳ１３０又はＳ１３５の処理の実行後、ＡＤ変換実行タイミングになってからの経過時間が、レベル安定時間Ｔｐに達するまで待機し（Ｓ１４０）、経過時間がレベル安定時間Ｔｐに達すると、ＡＤ禁止通知ポートＰ１をＬに設定して（Ｓ１５０）、Ｓ１１０に戻る。

次に、第２制御ブロック２０のマイコン２４が実行する共用信号ＡＤ変換処理は、図７（ｂ）に示すように、ＡＤ禁止通知ポートＰ１の立ち下がりを検出したか否かを判断し（Ｓ２１０）、立ち下がりを検出していなければ、ＡＤ禁止通知ポートＰ１がＬレベルであり、且つ、後述のＳ２３０にて最後にＡＤ変換が実行されてからの経過時間が、設定時間Ｔｂに達しているか否かを判断し（Ｓ２２０）、否定判定された場合はＳ２１０に戻る。

一方、Ｓ２１０にてＡＤ禁止通知ポートＰ１の立ち下がりを検出したと判定されるか、又はＳ２２０にて肯定判定された場合には、ＡＤ変換実行タイミングであるものとして、ＡＤ禁止通知ポートＰ２をＨ（アクティブ）レベルに設定する（Ｓ２２７）。そして、ＡＤ変換回路２１に対して選択指令を出力することで、共用信号のＡＤ変換を実行し、その実行結果を読み込む（Ｓ２３０）。

その後、ＡＤ変換実行タイミングになってからの経過時間が、レベル安定時間Ｔｐに達するまで待機し（Ｓ２７０）、経過時間がレベル安定時間Ｔｐに達すると、ＡＤ禁止通知ポートＰ２をＬ（非アクティブレベル）に設定して（Ｓ２８０）、Ｓ２１０に戻る。

このように構成された本実施形態の電子制御装置１において、第１制御ブロック１０では、図８に示すように、共用信号のＡＤ変換を、周期Ｔａにて繰り返し実行し、ＡＤ変換実行タイミングからレベル安定時間Ｔｐが経過するまでの第一所要期間の間、ＡＤ禁止通知ポートＰ１をＨレベルに設定する。但し、ＡＤ変換実行タイミングであっても、ＡＤ禁止通知ポートＰ２がＨレベルに設定されている時には、通常のＡＤ変換の代わりに、異常時処理を実行する。

一方、第２制御ブロック２０は、第１制御ブロック１０でのＡＤ変換の開始タイミングから、レベル安定時間Ｔｐを経過した時点と、更に設定時間Ｔｂが経過した時点とを、ＡＤ変換実行タイミングとして共用信号のＡＤ変換を実行する。但し、そのＡＤ変換を実行すべきタイミングであっても、より優先度の高い専用信号のＡＤ変換が実行されている時には、その処理が終了するまで共用信号のＡＤ変換は待たされ、共用信号のＡＤ変換実行タイミングは遅延する。そして、共用信号のＡＤ変換を実行した場合、そのＡＤ変換実行タイミングからレベル安定時間Ｔｐが経過するまでの第二所要期間の間、ＡＤ禁止通知ポートＰ２をＨレベルに設定する。

このように本実施形態の電子制御装置１によれば、第２制御ブロック２０は、ＡＤ禁止通知ポートＰ１の立ち下がりタイミングを同期タイミングとして用い、この同期タイミングを基準として、周期Ｔｂ毎に共用信号のＡＤ変換を実行することで、第一所要期間（Ｐ１＝Ｈ）内に、共用信号のＡＤ変換を実行することがないようにされているため、常に精度の良い共用信号のＡＤ変換結果を得ることができる。

また、第１制御ブロック１０は、共用信号のＡＤ変化実行タイミングが第二所要期間（Ｐ２＝Ｈ）と重なってしまった時には、異常時処理を実行するようにされているため、共用信号のＡＤ変換結果に大きな誤差が含まれている可能性がある場合にも、これに的確に対応することができる。

なお、本実施形態において、Ｉ／Ｏポート３０及びＳ２２７，ＳＳ７０，Ｓ２８０が第二通知手段、Ｓ１２５，Ｓ１３５が無効化手段に相当する。
［第４実施形態］
次に第４実施形態について説明する。

図９は、本実施形態の電子制御装置１ａの構成を示すブロック図である。
図９に示すように、本実施形態の電子制御装置１ａは、Ｉ／Ｏポート３０の代わりに、各制御ブロック１０ａ，２０ａに、互いに双方向通信を行うための通信回路３１，３２が設けられている以外は、第１実施形態の電子制御装置１と全く同様に構成されている。

そして、通信回路３１，３２は、相手側からデータを受信すると、これに応答して予め準備されているデータを自動的に返送するように構成されている。
次に、第１及び第２制御ブロック１０ａ，２０ａのマイコン１４，２４が実行する共用信号ＡＤ変換処理を、図１０に示すフローチャートに沿って説明する。

但し、第１制御ブロック１０ａのマイコン１４は、周期Ｔａ毎に通信開始タイミングを通知するためのタイマーと、通信完了時からの経過時間を計時するためのタイマーとを少なくとも備えており、また、第２制御ブロック２０ａのマイコン２４は、通信完了時からの経過時間を計時するためのタイマーを少なくとも備えている。

まず、第１制御ブロック１０ａのマイコン１４が実行する共用信号ＡＤ変換処理は、図１０に示すように、通信開始タイミング（周期Ｔａ）になるまで待機し（Ｓ３１０）、通信開始タイミングになると、通信回路３１を介した制御ブロック２０との通信を開始して（Ｓ３２０）、Ｓ３１０に戻る。なお、この通信は、少なくとも各制御ブロックで取得された最新の共用信号のＡＤ変換結果を互いに交換し、一定時間で終了するようにされている。

Ｓ３１０にて、通信開始他ミングでないと判定された場合は、Ｓ３２０で開始された通信の完了が検出されたか否かを判断し（Ｓ３３０）、通信完了が検出されたのでなければ、Ｓ３１０に戻る。一方、通信完了が検出されたと判定された場合は、通信により取得したＡＤ変換結果を、比較用データＤｂとして保存し（Ｓ３４０）、通信完了からの経過時間が予め設定された待機時間Ｔｗに達するまで待機する（Ｓ３５０）。

そして、経過時間が待機時間Ｔｗに達すると、ＡＤ変換を実行するＡＤ変換実行タイミングであるとして、ＡＤ変換回路１１に対して選択指令を出力することで、共用信号のＡＤ変換を実行し、その実行結果を読み込む（Ｓ３６０）。

後述するＳ３９０，及び先のＳ３５０にて保存された比較用データＤａ，Ｄｂに基づき、両比較用データＤａ，Ｄｂの差の絶対値｜Ｄａ−Ｄｂ｜が、予め設定された許容誤差α以下であるか否かを判断し（Ｓ３７０）、絶対値｜Ｄａ−Ｄｂ｜が許容誤差α以下であれば、そのままＳ３９０に進み、許容誤差αより大きければ、異常時処理を実行後（Ｓ３８０）、Ｓ３９０に進む。

そして、Ｓ３２０の通信で送信すべき送信データ、及び比較用データＤａを、先のＳ３６０にて取得したＡＤ変換結果で更新して（Ｓ３９０）、Ｓ３１０に戻る。
次に、第２制御ブロック２０ｂのマイコン２４が実行する共用信号ＡＤ変換処理は、図１０のフローチャートにおいて、Ｓ３１０，Ｓ３２０を省略し、上記説明の中でＡＤ変換回路１１をＡＤ変換回路２１に読み替える以外は、全く同様である。

但し、第２制御ブロック２０ａでの待機時間Ｔｗは、第１制御ブロック１０ａでの待機時間Ｔｗより、レベル安定時間Ｔｐ以上長く設定されている。また、第１制御ブロック１０ａでの待機時間Ｔｗはゼロでもよく、この場合、第１制御ブロック１０ａでの共用信号ＡＤ変換処理のＳ３５０は省略してもよい。なお、図１１は、第１制御ブロック１０ａでの待機時間Ｔｗをゼロとした場合を示す。

このように構成された本実施形態の電子制御装置１ａにおいて、両制御ブロック１０ａ，２０ａ間の通信は、図１１に示すように、周期Ｔａ毎に繰り返し実行される。そして両制御ブロック１０ａ，２０ａは、いずれも通信完了タイミングを同期タイミングとして用い、この同期タイミングを基準としてＡＤ変換実行タイミングが設定されており、互いにレベル安定時間Ｔｐ以上離れたタイミングで共用信号のＡＤ変換を実行するようにされている。

従って、本実施形態の電子制御装置１ａによれば、第１制御ブロック１０ａ、第２制御ブロック２０ａのいずれも、互いのＡＤ変換の影響を受けることなく、常に、精度の良い共用信号のＡＤ変換結果を得ることができる。

また、本実施形態では、自制御ブロックが取得したＡＤ変換結果（比較用データＤａ）と、相手側制御ブロックから取得したＡＤ変換結果（比較用データＤｂ）とを、Ｓ３７０にて比較する際に、最も近いタイミングのもの同士（図１１ではＡ１とＢ１、Ａ２とＢ２、Ａ３とＢ３）を比較するようにされているため、異常検出の精度を向上させることができる。

即ち、比較すべきＡＤ変換結果の取得タイミングのずれが大きくなるほど、両者の値が正常であると判定すべき許容誤差αの値が大きくなってしまい（図１１中α１，α２参照）、異常検出の検出制度が低下してしまうのである。

なお、第２制御ブロック２０ａにおける専用信号のＡＤ変換実行タイミングが、より優先度の高い処理によってずれてしまう可能性がある場合、残存時間が短い場合に専用信号のＡＤ変換の実行を禁止したり、禁止した旨を第１制御ブロック１０ａに通知するための異常通知ポートＰＥを設けたり、専用信号のＡＤ変換実行後の第二所要期間を通知するためのＡＤ禁止通知ポートＰ２を設ける等して、第２及び第３実施形態の場合と同様の対策を施してもよい。

本実施形態において、通信回路３１，３２及びＳ３１０〜Ｓ３３０が同期タイミング供給手段（通信手段）、Ｓ３４０，Ｓ３７０〜Ｓ３９０が監視手段に相当する。
［第５実施形態］
次に第５実施形態について説明する。

図１２は、本実施形態の電子制御装置１ｂの構成を示すブロック図である。
図１２に示すように、本実施形態の電子制御装置１ｂは、Ｉ／Ｏポート３０の代わりに、各制御ブロック１０ｂ，２０ｂに供給するリセット信号を生成するリセット信号生成部３３が設けられている以外は、第１実施形態の電子制御装置１と全く同様に構成されている。

なお、リセット信号生成部３３は、電子制御装置１ｂの起動時に、両制御ブロック１０ｂ，２０ｂに対して、同一のリセット信号を供給するように構成されている。
また、両マイコン１４，２４のタイマーは、同一の動作クロックに従って、同一のタイミングで動作するように構成されている。

次に、第１及び第２制御ブロック１０ｂ，２０ｂのマイコン１４，２４が実行するアナログ信号ＡＤ変換処理を、図１３に示すフローチャートに沿って説明する。
但し、両マイコン１４，２４は、いずれも、リセット信号によってリセット状態が解除されてからの経過時間を計時するタイマーと、設定時間（マイコン１４ではＴａ、マイコン２４ではＴｂ）にＡＤ変換毎に、実行タイミングを通知するタイマーとを少なくとも備えており、設定時間Ｔａ，Ｔｂ及びレベル安定時間Ｔｐは、次式に示す関係を有するように設定される。

Ｔａ＝Ｔｂ／２≧Ｔｐ （４）
まず、第１制御ブロック１０ｂのマイコン１４が実行するアナログ信号ＡＤ変換処理は、図１３（ａ）に示すように、リセット状態が解除されてからの経過時間が、予め設定された待機時間Ｔstart に達するまで待機し（Ｓ４１０）、経過時間が待機時間Ｔstart に達すると、これをＡＤ変換実行タイミングとして、アナログ信号のＡＤ変換を実行する（Ｓ４２０）。

この時、ＡＤ変換する複数のアナログ信号のうち、共用信号群ＳＧＣに属するアナログ信号（共用信号）のＡＤ変換を実行後に、第１専用信号群ＳＧ１に属するアナログ信号（専用信号）のＡＤ変換を実行する。

その後、ＡＤ変換実行タイミングからの経過時間が設定時間Ｔａに達するまで待機した後（Ｓ４３０）、Ｓ４２０に戻ることにより、周期Ｔａ毎にＡＤ変換を繰り返す。
一方、第２制御ブロック２０ｂのマイコン２４が実行するアナログ信号ＡＤ変換処理は、図１３（ｂ）に示すように、リセット状態が解除されてからの経過時間が、待機時間Ｔstart に設定時間Ｔｂの１／２を加算した時間Ｔstart ＋Ｔｂ／２に達するまで待機し（Ｓ５１０）、経過時間が時間Ｔstart ＋Ｔｂ／２に達すると、これをＡＤ変換実行タイミングとして、アナログ信号のＡＤ変換を実行する（Ｓ５２０）。

この時、第１制御ブロック１０ｂの場合と同様に、ＡＤ変換する複数のアナログ信号のうち、共用信号群ＳＧＣに属するアナログ信号（共用信号）のＡＤ変換を実行後に、第２専用信号群ＳＧ２に属するアナログ信号（専用信号）のＡＤ変換を実行する。

その後、ＡＤ変換実行タイミングからの経過時間が設定時間Ｔｂに達するまで待機した後（Ｓ５３０）、Ｓ５２０に戻ることにより、周期Ｔｂ毎にＡＤ変換を繰り返す。
このように構成された本実施形態の電子制御装置１ｂにおいて、第１制御ブロック１０ｂでは、図１４に示すように、アナログ信号のＡＤ変換を、周期Ｔａにて繰り返し実行する。また、第２制御ブロック２０は、第１制御ブロック１０でのＡＤ変換の開始タイミングから、レベル安定時間Ｔｐ以上の長さに設定された時間Ｔｂ／２だけ遅れて、アナログ信号のＡＤ変換を開始し、以後、周期Ｔｂにて繰り返しアナログ信号のＡＤ変換を実行する。

このように本実施形態の電子制御装置１によれば、第１及び第２制御ブロック１０ｂ，２０ｂは、リセット信号を同期タイミングとして用い、この同期タイミングを基準として、両制御ブロック１０ｂ，２０ｂにおけるアナログ信号（特に共用信号）のＡＤ変換の実行タイミングが、レベル安定時間Ｔｐ以上離れるように設定されているため、常に精度の良い共用信号のＡＤ変換結果を得ることができる。

また、本実施形態では、両制御ブロック１０ｂ，２０ｂにて計時を行うタイマーが、同一の動作クロックに従って動作すると共に、第１制御ブロック１０ｂでのＡＤ変換周期Ｔａが、第２制御ブロック２０ｂでのＡＤ変換周期Ｔｂの整数倍（本実施形態では２倍）に設定され、しかも、ＡＤ変換の開始タイミングが、短い方の周期Ｔｂの半分だけ異なるよう設定されている。

このため、両制御ブロック１０ｂ，２０ｂでのＡＤ変換タイミングを、与えられた条件（周期Ｔａ，Ｔｂ）の中で最大限に離すことができると共に、その状態を確実に継続させることができ、ひいては、長期間にわたって確実に精度の良い共用信号のＡＤ変換結果を得ることができる。

また、本実施形態では、Ｉ／Ｏポート３０や通信回路３１，３２を設けることなく、共用信号のＡＤ変換実行タイミングを、互いに影響を与え合ってしまうことのないように設定することができるため、装置構成を簡易化することができる。

なお、本実施形態において、リセット信号生成部３３が同期タイミング供給手段、マイコン１４，２４を構成するタイマーが計時手段に相当する。
［第６実施形態］
次に、第６実施形態について説明する。

本実施形態では、第５実施形態の場合とは、リセット信号生成部３３が各制御ブロック１０ｂ，２０ｂにリセット信号を供給するタイミングと、第２制御ブロック２０ｂにおけるアナログ信号ＡＤ変換処理の一部が異なるだけであるため、これら相違する部分を衷心に説明する。

まず、第２制御ブロック２０ｂにおけるアナログ信号ＡＤ変換処理は（図１３（ｂ）参照）、Ｓ５１０での待機時間が、時間Ｔstart ＋Ｔｂ／２ではなく、第１制御ブロック１０ｂの場合と同様に、時間Ｔstart に設定されている。

そして、リセット信号生成部３３は、図１５に示すように、両制御ブロック１０ｂ，２０ｂのリセット解除タイミングが、設定時間Ｔｂ／２だけずれる（本実施形態では、第２制御ブロック２０ｂの方が遅れる）ように、第１制御ブロック１０ｂと第２制御ブロック２０ｂとで異なったリセット信号を生成するように構成されている。

このように構成された本実施形態の電子制御装置１ｂにおいて、第５実施形態の場合と同様に、第１制御ブロック１０ｂは、周期Ｔａ毎にアナログ信号のＡＤ変換を繰り返し実行し、第２制御ブロック２０は、第１制御ブロック１０ｂでのＡＤ変換の開始タイミングから、レベル安定時間Ｔｐ以上の長さに設定された時間Ｔｂ／２だけ遅れて、アナログ信号のＡＤ変換を開始し、以後、周期Ｔｂ毎にアナログ信号のＡＤ変換を繰り返し実行する。

従って、本実施形態の電子制御装置１ｂによれば、第５実施形態の場合と同様の効果を得ることができる。
［他の実施形態］
以上、本発明のいくつかの実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、様々な態様にて実施可能である。

例えば、上記実施形態では、制御ブロック毎にＡＤ変換回路を備えた電子制御装置に適用したが、複数の制御ブロックが一つのＡＤ変換回路を共用するように構成された電子制御装置に適用してもよい。

第１〜第３実施形態の電子制御装置の全体構成を示すブロック図。 ＡＤ変換回路の構成を示すブロック図。 第１実施形態における各制御ブロックの共用信号ＡＤ変換処理の内容を示すフローチャート。 第１実施形態における各制御ブロックの動作を示すタイミング図。 第２実施形態における第２制御ブロックの共用信号ＡＤ変換処理の内容を示すフローチャート。 第２実施形態における各制御ブロックの動作を示すタイミング図。 第３実施形態における各制御ブロックの共用信号ＡＤ変換処理の内容を示すフローチャート。 第３実施形態における各制御ブロックの動作を示すタイミング図。 第４実施形態の電子制御装置の全体構成を示すブロック図。 第４実施形態における各制御ブロックの共用信号ＡＤ変換処理の内容を示すフローチャート。 第４実施形態における各制御ブロックの動作を示すタイミング図。 第５，第６実施形態の電子制御装置の全体構成を示すブロック図。 第５実施形態における各制御ブロックの共用信号ＡＤ変換処理の内容を示すフローチャート。 第５実施形態における各制御ブロック及びリセット信号生成部の動作を示すタイミング図。 第６実施形態における各制御ブロック及びリセット信号生成部の動作を示すタイミング図。 従来装置の構成を示すブロック図。 ＡＤ変換回路の構成を示すブロック図。

符号の説明

１，１ａ，１ｂ…電子制御装置、１０，１０ａ，１０ｂ…第１制御ブロック、１１，２１…ＡＤ変換回路、１２，２２…入力回路、１３，２３…出力回路、１４，２４…マイクロコンピュータ（マイコン）、１５，２５…マルチプレクサ、１６，２６…サンプルホールド回路、１７，２７…変換実行部、１８，２８…コンデンサ、１９，２９…切換スイッチ、２０，２０ａ，２０ｂ…第２制御ブロック、３０…Ｉ／Ｏポート、３１，３２…通信回路、３３…リセット信号生成部、４０…ローパスフィルタ、４１…コンデンサ、４２…抵抗、ＳＧ１…第１専用信号群、ＳＧ２…第２専用信号群、ＳＧＣ…共用信号群。

Claims (15)

1. 複数の制御ブロックを備え、各制御ブロックは、前記制御ブロック毎に個別に設けられたＡＤ変換器を介して、同一のアナログ信号である共用信号を、それぞれが周期的にＡＤ変換し、そのＡＤ変換結果に従って処理を実行する電子制御装置において、
   前記制御ブロック間の動作を同期させるための同期タイミングを供給する同期タイミング供給手段を設け、
   該同期タイミング供給手段から同期タイミングの供給を受ける前記制御ブロックは、該同期タイミングを基準として設定される実行タイミングにて前記共用信号のＡＤ変換を実行し、
   前記同期タイミング供給手段は、前記制御ブロックの一つである主制御ブロックに設けられ、該主制御ブロックによる前記共用信号のＡＤ変換実行タイミングから、該共用信号について予め設定された精度でのＡＤ変換が再び可能となる回復タイミングに至る期間を第一所要期間として、該第一所要期間を特定するための情報を通知する第一通知手段からなり、
   該第一通知手段からの通知を受ける制御ブロックである従制御ブロックは、前記同期タイミングとして、前記第一通知手段の通知内容から特定される前記第一所要期間の終了タイミングを用いることを特徴とする電子制御装置。
2. 複数の制御ブロックを備え、各制御ブロックは、前記複数の制御ブロックに共通に設けられた一つのＡＤ変換器を介して、同一のアナログ信号である共用信号を、それぞれが周期的にＡＤ変換し、そのＡＤ変換結果に従って処理を実行する電子制御装置において、
   前記制御ブロック間の動作を同期させるための同期タイミングを供給する同期タイミング供給手段を設け、
   該同期タイミング供給手段から同期タイミングの供給を受ける前記制御ブロックは、該同期タイミングを基準として設定される実行タイミングにて前記共用信号のＡＤ変換を実行し、
   前記同期タイミング供給手段は、前記制御ブロックの一つである主制御ブロックに設けられ、該主制御ブロックによる前記共用信号のＡＤ変換実行タイミングから、該共用信号について予め設定された精度でのＡＤ変換が再び可能となる回復タイミングに至る期間を第一所要期間として、該第一所要期間を特定するための情報を通知する第一通知手段からなり、
   該第一通知手段からの通知を受ける制御ブロックである従制御ブロックは、前記同期タイミングとして、前記第一通知手段の通知内容から特定される前記第一所要期間の終了タイミングを用いることを特徴とする電子制御装置。
3. 前記第一通知手段は、前記主制御ブロックと前記従制御ブロックとの間に設けられた入出力ポートを、前記第一所要期間の間だけアクティブレベルに設定することを特徴とする請求項１又は請求項２に記載の電子制御装置。
4. 前記従制御ブロックは、前記第一所要期間の次回の開始タイミングまでの残存時間が、前記第一所要期間の長さ以上に設定された禁止時間より短い場合に、該従制御ブロックによるＡＤ変換の実行を禁止する禁止手段を備えることを特徴とする請求項３に記載の電子制御装置。
5. 前記従制御ブロックは、前記禁止手段によりＡＤ変換の実行が禁止された場合に、その旨を通知する異常通知手段を備えることを特徴とする請求項４に記載の電子制御装置。
6. 前記従制御ブロックは、該従制御ブロックによる前記共用信号のＡＤ変換の実行タイミングから、該共有信号について予め設定された精度でのＡＤ変換が再び可能となる回復タイミングに至る期間を第二所要期間として、該第二所要期間を特定するための情報を通知する第二通知手段を備え、
   前記主制御ブロックは、前記第二通知手段の通知内容から特定される前記第二所要期間の間、該主制御ブロックによる前記共用信号のＡＤ変換を無効化する無効化手段を備えることを特徴とする請求項１乃至請求項３のいずれかに記載の電子制御装置。
7. 複数の制御ブロックを備え、各制御ブロックは、前記制御ブロック毎に個別に設けられたＡＤ変換器を介して、同一のアナログ信号である共用信号を、それぞれが周期的にＡＤ変換し、そのＡＤ変換結果に従って処理を実行する電子制御装置において、
   前記制御ブロック間の動作を同期させるための同期タイミングを供給する同期タイミング供給手段を設け、
   該同期タイミング供給手段から同期タイミングの供給を受ける前記制御ブロックは、該同期タイミングを基準として設定される実行タイミングにて前記共用信号のＡＤ変換を実行し、
   前記同期タイミング供給手段は、前記制御ブロック間の定期的な通信を実行する通信手段からなり、
   前記制御ブロックは、前記同期タイミングとして、前記通信手段による通信の開始タイミング又は終了タイミングを用い、前記共用信号について予め設定された精度でのＡＤ変換が再び可能となる回復タイミングに至る期間を第一所要期間として、互いに前記第一所要期間離れたタイミングでＡＤ変換を実行するように、ＡＤ変換実行タイミングが設定されていることを特徴とする電子制御装置。
8. 複数の制御ブロックを備え、各制御ブロックは、前記複数の制御ブロックに共通に設けられた一つのＡＤ変換器を介して、同一のアナログ信号である共用信号を、それぞれが周期的にＡＤ変換し、そのＡＤ変換結果に従って処理を実行する電子制御装置において、
   前記制御ブロック間の動作を同期させるための同期タイミングを供給する同期タイミング供給手段を設け、
   該同期タイミング供給手段から同期タイミングの供給を受ける前記制御ブロックは、該同期タイミングを基準として設定される実行タイミングにて前記共用信号のＡＤ変換を実行し、
   前記同期タイミング供給手段は、前記制御ブロック間の定期的な通信を実行する通信手段からなり、
   前記制御ブロックは、前記同期タイミングとして、前記通信手段による通信の開始タイミング又は終了タイミングを用い、前記共用信号について予め設定された精度でのＡＤ変換が再び可能となる回復タイミングに至る期間を第一所要期間として、互いに前記第一所要期間離れたタイミングでＡＤ変換を実行するように、ＡＤ変換実行タイミングが設定されていることを特徴とする電子制御装置。
9. 前記制御ブロックは、前記通信手段を介して通信相手から取得した前記共用信号のＡＤ変換結果と、自制御ブロックにて取得された前記共用信号のＡＤ変換結果とを比較することにより、異常の有無を監視する監視手段を備えることを特徴とする請求項７又は請求項８に記載の電子制御装置。
10. 前記制御ブロックは、いずれも前記同期タイミング供給手段が供給する同期タイミングに従って起動し、且つ共通の動作クロックに従って計時動作し、予め設定されたサンプリング周期毎に前記共用信号のＡＤ変換実行タイミングを提供する計時手段を備え、
    個々の制御ブロックにおける前記サンプリング周期、及び前記計時手段に前記実行タイミングの提供を開始させる提供開始タイミングは、ＡＤ変換が実行されてから予め設定された精度でのＡＤ変換が再び可能となるまでの時間を回復時間として、前記共用信号に対するＡＤ変換の全ての実行タイミングが互いに前記回復時間以上離れたものとなるように設定されていることを特徴とする請求項１又は２に記載の電子制御装置。
11. 前記制御ブロックを二つ備え、
    前記サンプリング周期は、一方の制御ブロックが他方の制御ブロックの整数倍に設定されていることを特徴とする請求項１０に記載の電子制御装置。
12. 前記二つの制御ブロックの前記提供開始タイミングは、前記サンプリング周期のうち短い方の半分だけ異なることを特徴とする請求項１１に記載の電子制御装置。
13. 前記同期タイミング供給手段は、前記制御ブロックのそれぞれに同一のタイミングで起動信号を供給し、
    前記計時手段は、前記起動信号が入力されてから予め設定された待機時間が経過した時点
    を前記提供開始タイミングとすることを特徴とする請求項１０〜１２のいずれかに記載の電子制御装置。
14. 前記同期タイミング供給手段は、前記制御ブロックのそれぞれに異なるタイミングで起動信号を供給し、
    前記計時手段は、前記起動信号が入力された時点を前記提供開始タイミングとすることを特徴とする請求項１０〜１２のいずれかに記載の電子制御装置。
15. 前記起動信号は、前記制御ブロックのリセット解除タイミングを表す信号であることを特徴とする請求項１３又は１４に記載の電子制御装置。

Images