JP4654426B2 - 無線通信装置、プログラム送信装置およびその方法、並びに無線通信システム - Google Patents
無線通信装置、プログラム送信装置およびその方法、並びに無線通信システム Download PDFInfo
- Publication number
- JP4654426B2 JP4654426B2 JP2000399939A JP2000399939A JP4654426B2 JP 4654426 B2 JP4654426 B2 JP 4654426B2 JP 2000399939 A JP2000399939 A JP 2000399939A JP 2000399939 A JP2000399939 A JP 2000399939A JP 4654426 B2 JP4654426 B2 JP 4654426B2
- Authority
- JP
- Japan
- Prior art keywords
- program
- wireless communication
- logic circuit
- transmission
- programmable logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Transmitters (AREA)
- Mobile Radio Communication Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、ソフトウェア無線技術による無線通信装置、プログラム送信装置およびその方法、並びに無線通信システムに関する。
【０００２】
【従来の技術】
最近、ソフトウェア無線の開発がされつつある。ソフトウェア無線とは、基本的な無線の機能（帯域幅、フィルタリング、変復調、符号化等）をソフトウェアで変更することが可能なシステムについての概念である。ソフトウェア無線の特徴として、リコンフィギュアラビリティ（構成・スペックの変更が可能なこと）およびダウンローダビリティ（プログラム書き換え可能なこと）を挙げることができる。ソフトウェア無線技術で構成された無線機のことがソフトウェア無線機と称される。より具体的には、ソフトウェア無線通信技術では、マイクロプロセッサやＤＳＰ(Digital Signal Processor)のチップまたはＦＰＧＡ(Field Programmable Gate Array)を用いてディジタル無線通信用のプログラマブルな変復調装置を構成し、所望の通信方式の変復調方式を構成するためのソフトウェアを有線または無線によって変復調装置にダウンロードして、種々の使用を同一のハードウェアで柔軟に実現することができる。
【０００３】
例えばソフトウェアをダウンロードすることによって、ＰＨＳ(Personal Handyphone System)や携帯電話、構内ＬＡＮ(Local Area Network)等の異なる無線通信方式を１つの無線通信装置で実現することができれば、ユーザは同一の無線端末装置さえあればその地域の通信方式のプログラムをダウンロードすることによって世界中でサービスを受けられる。端末装置の製造メーカにとっては、ハードウェアを共通化することによって量産が可能となり、製造コストを削減できる。また、無線通信装置の機能を容易に更新できるため、通信事業者にとっては新サービスの追加、機能のバージョンアップ、システム変更、ソフトウェアのミスの訂正等を容易に行える。さらに、無線経由でソフトウェアをダウンロードすることによって、伝搬環境に応じてビットレート、変復調方式、誤り訂正符号化・復号化方式等を柔軟に設定でき、伝搬環境に最適な伝送品質の提供や加入者数の向上を可能にする。
【０００４】
図１は、この発明を適用することが可能なソフトウェア無線装置の一例を示す。アンテナ(1a)から受信された中心周波数ｆｃの信号はアンテナスイッチ（1b）を通り、ローノイズアンプ（1j）に入力される。ローノイズアンプから出力された信号は、受信ミキサ(1k)において、第１局部発振器(1c)の発振周波数ｆ11をミックスされ、中間周波数ｆi の信号に変換される。
【０００５】
中間周波数ｆi に変換された信号は、直交検波器(1l)において、第２局部発振器(1d)の中間周波数ｆ12により直交検波され、アナログベースバンド信号Ｉ、Ｑに変換される。アナログベースバンド信号Ｉ、Ｑは、Ａ／Ｄ変換器(1m)において、ディジタルベースバンド信号Ｉ−Ｄ、Ｑ−Ｄに変換される。ディジタルベースバンド信号Ｉ−Ｄ、Ｑ−Ｄがデマルチプレクサ（1p）に供給される。
【０００６】
デマルチプレクサ（1p）によって、ソフトウェアの伝送パケットまたは情報データの伝送パケットの選択が行われる。ソフトウェアダウンロード時は、Ａ／Ｄ変換器の出力データＩ−ＤとＱ−Ｄがソフトウェア変調信号復調部（1o）で復調される。復調されたプログラムがプログラム可能なベースバンドディジタル変調部（1i）またはプログラム可能なベースバンドディジタル復調部（1n）にダウンロードされる。ダウンロード後にデマルチプレクサ（1p）は、Ａ／Ｄ変換器の出力データＩ−ＤとＱ−Ｄをプログラム可能なベースバンドディジタル復調部（1n）に供給し、プログラムによって決められた所望の復調処理が行われる。
【０００７】
プログラム可能なベースバンドディジタル変調部(1i)およびプログラム可能なベースバンドディジタル復調部(1n)は、一例として、ソフトウェア変調信号復調部(1o)からのプログラムによって、ＯＦＤＭ（orthogonal frequency divisionmultiplexing：直交周波数分割多重）方式の変調および復調の機能と、Ｗ−ＣＤＭＡ(Wideband-CDMA：広帯域符号分割多元接続）方式の変調および復調の機能とが切り替えられるものである。この変復調方式は、マルチモード無線機の一例であって、この発明は、ＧＳＭ(Global System for Mobile Communication:欧州のディジタル自動車・携帯電話の方式）等をプログラムによって実現しても良い。さらに、移動通信に限らず、この発明は、無線ＬＡＮにおける異なる方式、ＩＴＳ(Intelligent Transport System:高度道路交通システム）における異なる方式等に対しても適用可能である。
【０００８】
相手先の局にダウンロードすべきソフトウェアを送信するときはソフトウェアメモリ(1q)に格納されたソフトウェアがソフトウェア変調部(1r)によって変調され、マルチプレクサ(1s)を通ったディジタルＩＱ信号Ｉ−Ｄ,Ｑ−ＤがＤ／Ａ変換器(1h)に入力される。Ｄ／Ａ変換器(1h)は、ディジタルＩＱ信号をアナログ信号に変換する。情報ビットを送信するときは、変調データビットをプログラム可能なベ一スバンドディジタル変調部(1i)によって所望の変調方式で変調する。変調部(1i)の出力がマルチプレクサ(1s)を通り、ディジタルベースバンド信号Ｉ−Ｄ，Ｑ−ＤとしてＤ／Ａ変換器(1h)に入力される。なお、ソフトウェアメモリ(1q)およびソフトウェア変調部(1r)は、基地局に限らず、端末局が有することも可能である。
【０００９】
アナログ信号は、直交変調器(1g)において、第２局部発振器(1d)の発振周波数ｆ12により直交変調され、中間周波数ｆｉ（＝ｆ12）の信号に変換される。中間周波数ｆｉに変調された信号は、送信ミキサ(1f)において、第１局部発振器(1c)の周波数ｆ11により、周波数ｆc （＝ｆ12＋ｆ11）の信号に変換される。
【００１０】
周波数ｆｃに変換されたＯＦＤＭ変調信号は、パワーアンプ(1e)において、所定の送信電力に増幅される。増幅された信号は、アンテナスイッチ(1b)を介して、アンテナ(1a)に供給され、送信される。ＭＭＡＣ(Mu1timedia mobi1e accesscommunication system)やＷＣＤＭＡ(Wideband code division mu1tip1e access)のような広帯域のスペクトラムを使用する移動体無線通信においては、Ａ／Ｄ変換器(1m)とＤ／Ａ変換器(1h)のサンプリング周波数が数十ＭＳＰＳ(Mega samples per second)となる。
【００１１】
図２は、ソフトウェア無線通信システム用のソフトウェアを無線ダウンロードするリンクのパケットの構成例、並びに情報データを伝送するリンクのパケットの構成例を示す。このリンクは、基地局から端末局へのダウンリンクである。パケットは、ソフトウェアを伝送するパケット(2a-1,2a-2,...,2a-k)と情報データを伝送する情報パケット(2b-1,2b-2,...,2b-n)から構成される。
【００１２】
ソフトウェアパケットは、プリアンブル(2c)およびソフトウェア(2d)から構成される。ソフトウェア(2d)は、エラー検出のために付加されたＣＲＣ(Cyc1ic redundancy check)のためのデータ(2e)とマイクロプロセッサ（あるいはＤＳＰ）に入力するプログラムまたはＦＰＧＡを再構成するためのコンフィギュレーションデータ(2f)から構成される。情報パケットは、プリアンブル(2g)と情報シンボル(2h-1,2h-2,...,2h-m)から構成される。
【００１３】
受信したデータに対して、既知信号であるプリアンブルが検出され、検出に基づいてパケットタイミング同期、周波数同期、伝送路等化がなされる。受信したソフトウェアに対してはＣＲＣで誤り検出を行う。誤りが検出された場合はそのパケットは破棄して再送を要求する。誤りが検出されない場合のみ、プログラムを復調して、ＡＣＫ信号（アクノリッジ信号）を送信して次のパケットの送信を促す。全プログラムが復調されたら、復調されたプログラムをベースバンドディジタル信号変調部(1i)および復調部(1n)にダウンロードし、所望の変復調方式に設定する。情報パケットを受信し、プリアンブル(2g)に対してパケットタイミング同期、周波数同期、伝送路等化を行った後に、情報パケット情報シンボル(2h-1,2h-2,...,2h-m)に対して設定された復調方式で情報データの復調が行われる。
【００１４】
図３は、ソフトウェア無線通信システムにおいて、ソフトウェアがダウンロードされた変調部によって、端末局から基地局に対して伝送するリンク（アップリンク）のパケットの構成例を示す。パケット(3a-1,3a-2,...,3a-n)は、既知信号であるプリアンブル(3b)と情報データ(3c)から構成される。情報データ(3c)は、情報シンボル(3d-1,3d-2,....,3d-m)から構成される。受信側では、プリアンブルの検出に基づいて、パケットタイミング同期、周波数同期、伝送路等化がなされ、その後に情報シンボルの復調が行われる。
【００１５】
図４は、ソフトウェア無線通信システムのパケット再送処理例を示す。ソフトウェア無線通信システムにおいては、ソフトウェアがダウンロードされた変復調部によって本来伝送すべき情報データの変復調が行われる。無線伝送路によって発生したソフトウェアのエラーに起因して変復調部に故障が生じる可能性がある。したがって、ソフトウェアの無線伝送パケットに対してはＣＲＣによるエラー検出が行われ、エラーフリー（エラー無し）となるまで何度も再送処理が行われる。
【００１６】
例えばソフトウェア送信局からは最初のソフトウェアパケット１(4a)を送信する。受信したパケットに対してＣＲＣによるエラー検出が行われ、エラーが検出されたら、送信局に対してエラーが検出されなくなるまで再送要求信号(4b)を送信する。図４は、２回の再送要求を行った後に送信されたソフトウェアパケット１(4e)でエラーフリーとなる例であるので、同一のパケット(4a,4c,4e)を３回再送している。エラーフリーとなった後では、ＡＣＫ信号(4f)をソフトウェアの送信側に対して送信する。
【００１７】
これらの動作を繰り返した後に最終のソフトウェアパケットｋ(4k)を受信し、全てのソフトウェアの復調が完了する。復号したソフトウェアがプログラム可能な変復調部にダウンロードされ、所望の変復調処理が可能となる。最終のソフトウェアパケットｋ(4k)に対するＡＣＫ信号(41)を送信したのちに、情報パケット(4m,4n,....,4o)が伝送される。
【００１８】
次に、図１のプログラム可能なベースバンドディジタル復調部(1n)の処理内容について説明する。一般的に変調部よりも復調部の処理が複雑であるので、復調部のみを説明する。一例として、広帯域のスペクトラムを使用する移動体無線通信システムであるＭＭＡＣとＷＣＤＭＡの復調部の構成について説明する。
【００１９】
図５は、ＭＭＡＣ用のＯＦＤＭ復調部の構成例を示す。入力されたディジタルベースバンド信号Ｉ−ＤとＱ−Ｄは、まず、パケットタイミング同期部(5a)でパケットのタイミング同期を得た後に、キャリア周波数同期部(5b)でキャリア周波数を同期させ、メモリ(5c)にてデータを書き込んだ後に、ＦＦＴ（fast Fourier transform）(5d)によって周波数領域に変換を行う。サブキャリア数をＮＦＦＴとすれば、ＦＦＴ(5d)において、ＮＦＦＴ点の高速フーリエ変換をされ、すなわちＮＦＦＴ点のパラレル受信データに復調される。その後に等化器(5e)によって伝送路等化が行われて誤り訂正符号復号化器(5f)によって誤りビットの訂正を行い復調ビットとして出力する。
【００２０】
図６は、ＷＣＤＭＡ用のスペクトラム拡散方式復調部の構成例を示す。入力されたディジタルベースバンド信号Ｉ−ＤとＱ−Ｄは、まず、パケットタイミング同期部(6a)でパケットのタイミング同期を得た後に、キャリア周波数同期部(6b)でキャリア周波数を同期させる。メモリ(6c)にてデータを書き込んだ後に、逆拡散・等化部(6d)によって所定の拡散符号を用いて逆拡散と伝送路等化が行われる。逆拡散・等化部(6d)の出力が誤り訂正符号復号化器(6e)に供給され、復号化器(6e)によって誤りビットの訂正がなされ、復調ビットが出力される。
【００２１】
上述の図５および図６に示したような復調部においては、数十ＭＳＰＳのレートで入力されるサンプリングデータに対して実時問でＦＦＴ、逆拡散、等化器等の処理を行う必要がある。ソフトウェア無線通信システムにおいては、これらの処理をプログラム可能なハードウェアで実現する。プログラマブルデバイスとして数百ＭＨｚのクロックで動作する超高速な汎用マイクロプロセッサの使用も考えられる。しかしながら、消費電力がクロック周波数に依存するために、電池で動作するような実用的な携帯情報端末装置の設計は困難である。
【００２２】
プログラマブルデバイスとして、ＦＰＧＡを用いることによって、比較的低消費電力で、かつ高速な復調用の信号処理ハードウェアが実現できる。１００万ゲートを超える大規模なＦＰＧＡも市場に出始めているため、１４０万ゲートを超えるＭＭＡＣ用のＯＦＤＭ ＬＳＩの機能も数個のＦＰＧＡを用いれば十分に実現可能である。但し、ＦＰＧＡを所望の機能にプログラムするためにはＦＰＧＡ内部の再構成可能な論理回路の機能、および論理回路間の結線等をプログラムするためのコンフィギュレーションデータが必要となる。前述したＭＭＡＣ用のＯＦＤＭ ＬＳＩをプログラムするためには８Ｍビットものコンフィギュレーションデータが必要となる。
【００２３】
この明細書の説明では、「ソフトウェア」または「プログラム」という用語にはＦＰＧＡの機能を定義するコンフィギュレーションデータも含まれる。
【００２４】
べースバンド処理部を構成するＦＰＧＡについて説明する。図７にＦＰＧＡの内部構成を示す。まず、ＦＰＧＡチップ(7a)には、外部からコンフィギュレーションデータが供給され、コンフィギュレーションメモリ(7c)に書き込まれる。このデータによって各部の回路の機能がプログラムされる。
【００２５】
プログラム可能な論理回路ブロックであるＣＬＢ(Configurab1e 1ogic b1ock)(7g)は、対応するコンフィギュレーションデータによって、ユーザが所望する小規模な論理回路に構成できる。ＩＯＢ(Input/output b1ocks)(7d)はチップ外とチップ内の信号のインタフェース回路であり、一種の電流増幅器でもある。対応するコンフィギュレーションデータによって所定の論理振幅電圧に設定され、外部論理電圧を内部の論理電圧に変換する機能を有する。ＲＣ(Routing channe1)(7e)は各ブロックを接続するデータバスであり、ＣＬＢ間とＩＯＢ間またはＣＬＢとＩＯＢ間のデータ転送が行われる。プログラム可能なスイッチであるＰＳＭ(Programmab1e switch matrix)(7f)とＣＢ(Connection Block)(7h)は、マトリクス状に配置され、ＲＣ間の接続を対応コンフィギュレーションデータに応じて設定し、各ブロック間でのデータの授受を可能とする。
【００２６】
図８は、ＣＬＢの内部構成例を示す。ＣＬＢは、４入力１出力のＬＵＴ(Look-up tab1e)(8a,8b)および、３入力１出力のＬＵＴ(8c)、キャリ生成用専用のプログラム可能な論理回路であるＣＬ(Carry 1ogic)(8d,8e)、９個のマルチプレクサ(8f,8g,8h,8i,8j,8k,81,8m,8n)と２個のレジスタ(8o,8p)から構成される。ＣＬＢはＳＲＡＭであり、入力はアドレスに相当する。４入力と３入力のＣＬＢに対して、それぞれ１６ビットと８ビットのコンフィギュレーションデータをダウンロードして任意の論理回路を構成することができる。［表１］に４入力のＬＵＴの真理値表の例を示す。
【００２７】
【表１】
【００２８】
ＣＬは、対応するコンフィギュレーションデータによって、あらかじめ定義されているいくつかの論理回路の一つを実現できる。また、各マルチプレクサの制御用信号もコンフィギュレーションデータによって設定される。種々のコンフィギュレーションデータをＣＬＢに与えることによって、レジスタを含む所望の論理回路を実現することができる。
【００２９】
以上のように、図７で示したコンフィギュレーションメモリからＩＯＢ，ＰＳＭ，ＣＢ，ＣＬＢにコンフィギュレーションデータを供給することによって所望の仕様の論理回路をＦＰＧＡによって実現できる。
【００３０】
ＦＰＧＡのブロックを使用して設計した加算器、乗算器、および、任意の２入力演算回路を以下に説明する。説明を簡単にするために、以下では、特に言及しない場合は、ＬＵＴの内容とＣＬ設定データをコンフィギュレーションデータと呼ぶことにする。
【００３１】
図９は、ＦＰＧＡのＬＵＴとＣＬで設計した９ビット加算器の構成例を示す。桁上げ信号が下位ビットから伝播するリップルキャリ型加算器である。２の補数で表現された入力データバスのビットａ8-ａ0とｂ8−ｂ0はまず初段のＬＵＴ(9a-1,9a-2,9a-3,9a-4,9a-5,9a-6,9a-7,9a-8,9a-9,9a-10)に入力される。ＬＵＴ(9a-1)はオーバフローが発生したことを表す制御信号を生成する。それ以外のＬＵＴは、重みの等しい２つのビットのデータと下位ビットからの桁上げ信号との和を計算する。
【００３２】
ＣＬ(9b-1,9b-2,9b-3,9b-4,9b-5,9b-6)は、入力データバスの対応する各ビットにおける桁上げ信号の生成と下位ビットから上位ビットヘの桁上げ信号の伝播を行う。最終段のＬＵＴ(9c-1,9c-2,9c-3,9c-4,9c-5,9c-6,9c-7,9c-8)では和出力に対する２の補数表現に対応した符号処理とオーバフロー時の飽和処理が行われる。この例以外にも種々の加算器のアルゴリズムが提案されている。
【００３３】
図１０は、ＦＰＧＡのＬＵＴとＣＬを使用して設計した３×２ビットの乗算器の構成例を示す。２の補数で表現された入力データａ2,ａ1,ａ0とｂ1，ｂ0は、それぞれ対応するＬＵＴ(10a-1,10a-2,10a-3)、ＬＵＴ(10a-5,10a-6)およびＣＬ(10b-1,10b-2,10b-3)によって絶対値に変換される。ＬＵＴ(1Oa-4)によって積の符号が決定する。絶対値の各ビットａ'2，ａ'1，ａ0'とｂ'1，ｂ'0がＬＵＴ(10c-1,10c-2,...,10c-6)に供給され、ＬＵＴ(10c-1,10c-2,...,10c-6)によって部分積の計算が行われる。部分積はＬＵＴ(10d-1,10d-2,10d-3)、ＣＬ(1Oe-1,10e-2)、ＬＵＴ(10f-1,10f-2,...,10f-5)およびＣＬ(10g-1,10g-2,10g-3,10g-4)から構成された加算木で加算されて積が算出される。
【００３４】
任意の２入力演算回路をＬＵＴによって設計する。表２は、データの語長が１２ビットの２入力１出力演算回路の真理値表の例を［表２］として示す。
【００３５】
【表２】
【００３６】
図１１は、この真理値表に基づいてＬＵＴによって設計した演算回路の構成例を示す。入力データのビット数の合計が２４ビットであるため、２４入力１出力の論理回路を１２個用意すれば実現可能である。出力ビットｃ11（ＭＳＢ）,ｃ10,...,ｃ0（ＬＳＢ）は、論理回路(1111,1110,...,110)によって算出される。各論理回路は、２４ビットのデータを入力する８個のＬＵＴ(11a-1,11a-2,11a-3,11a-4,11a-5,11a-6,11a-7,11a-8)から構成される。
【００３７】
真理値表（表２）を満足するようにコンフィギュレーションデータが各論理回路の各ＬＵＴに書き込まれる。図１１に示した構成は、ＬＵＴを直接的に木状に接続して設計したため、ＬＵＴの個数が最大の例である。真理値表の内容によっては、論理式の簡単化を行うことによってＬＵＴの数を削減することが可能である。
【００３８】
図５と図６中に示したタイミング同期部(5a,6a), キャリア周波数同期部(5b,6b)、ＦＦＴ(5d)、逆拡散・等化部(6d)においては、主に相関演算がなされ、ＯＦＤＭの伝送路等化(5e)の処理では除算が行われる。すなわち、ＦＰＧＡ上で処理回路を構成するためには、乗算器、加算器、および除算器が必要となる。入力データは数十ＭＨｚのサンプリングレートで入力され、実時間で演算を行う必要がある。ＦＰＧＡのＬＵＴやＣＬで構成した演算回路の演算時間が数十ｎｓｅｃであると仮定すれば、ハードウェアを時分割的に共有することは困難であり、各処理部毎にそれぞれの演算回路が必要となる。したがって、ベースバンドの変復調処理全体を構成するためには、膨大な数のＬＵＴやＣＬが必要である。例えば、ＭＭＡＣ用のＦＦＴのみをＦＰＧＡ上で実現するには２３００個以上のＬＵＴと同数程度のＣＬが必要である。これらをプログラムするための大量のコンフィギュレーションデータが必要となる。さらに、ＭＭＡＣ用のＯＦＤＭの変復調ＬＳＩは１４０万ゲート以上の規模であるから、これをＦＰＧＡで構成すると仮定すれば、８Ｍビット以上のコンフィギュレーションデータが必要となる。
【００３９】
【発明が解決しようとする課題】
図４に示したように、従来のソフトウェアの無線ダウンロード手法においては、受信したソフトウェアに対してＣＲＣを行い、エラーフリーが確認された後にプログラマブルデバイスにダウンロードが行われる。誤りが検出された場合はエラーフリーになるまで再送要求が行われる。この手法は、劣悪な伝搬環境下においては、エラーフリーに到達するまで膨大な量のコンフィギュレーションデータを何度も再送する必要があり、ダウンロードが完了するまでに膨大な時問が費やされる。
【００４０】
コンフィギュレーションデータのダウンロード時間が増大すれば、図２のパケット構成図に示されるような本来伝送すべき情報データの伝送効率は劣化する。また、時々刻々と変動する伝搬路環境に応じて最適な機能を無線ダウンロードして実現する適応伝送方式においては、機能を実現するためのコンフィギュレーションデータの伝送は速やかに行われる必要がある。再送をともなう伝送方式では、無線ダウンロードが完了するまでに伝搬環境が激変してしまい、ダウンロード完了後の伝搬環境に最適な機能をＦＰＧＡ上で実現できない。したがって、ソフトウェア無線通信システムの特長を活用するにはＦＰＧＡのコンフィギュレーションデータを含めたソフトウェアの高効率な無線伝送・ダウンロード手法の確立が必須である。
【００４１】
したがって、この発明の目的は、ＦＰＧＡのコンフィギュレーションデータのようなプログラムの伝送効率を向上させることができる無線通信装置、プログラム送信装置およびその方法、並びに無線通信システムを提供することにある。
【００４２】
【課題を解決するための手段】
上述した課題を解決するために、請求項１の発明は、ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置において、
プログラム可能な論理回路で構成された２進数演算回路の論理回路がその入出力の各ビットに対応する２のべき乗の重みの大きさによって少なくとも第１および第２の二つのグループに分割され、
重みの大きい第１のグループの論理回路に対する第１のプログラムがビット誤りが少ない第１の方式で変調されて伝送され、重みの小さい第２のグループの論理回路に対するプログラムが伝送効率が優れた第２の方式で変調されて伝送されるようにした無線通信装置である。
【００４３】
請求項３の発明は、ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置において、
プログラム可能な論理回路で構成された２進数演算回路の論理回路がその入出力の各ビットに対応する２のべき乗の重みの大きさによって少なくとも第１および第２の二つのグループに分割され、
重みの大きい第１のグループの論理回路に対する第１のプログラムは、誤り訂正能力の高い符号化方式を用いて伝送され、重みの小さい第２のグループの論理回路に対する第２のプログラムは、符号化率の高い符号化方式を用いて伝送されるようにした無線通信装置である。
【００４４】
請求項４の発明は、ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置において、
プログラム可能な論理回路で構成された２進数演算回路の論理回路がその入出力の各ビットに対応する２のべき乗の重みの大きさによって少なくとも第１および第２の二つのグループに分割され、
重みの大きい第１のグループの論理回路に対する第１のプログラムが低速なシンボルレートで変調されて伝送され、重みの小さい第２のグループの論理回路に対するプログラムが高速なシンボルレートで変調して伝送されるようにした無線通信装置である。
【００４５】
請求項５の発明は、ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置において、
プログラム可能な論理回路が演算回路と非演算回路に分割され、演算回路に対する一部の第１のプログラムは、再送処理を施さずに伝送され、演算回路の一部および非演算回路に対する第２のプログラムは再送処理を施して信頼性を高めて伝送されるようにした無線通信装置である。
【００４６】
請求項７の発明は、ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置において、
プログラム可能な論理回路で構成された２進数演算回路の論理回路がその入出力の各ビットに対応する２のべき乗の重みの大きさによって少なくとも第１および第２の二つのグループに分割され、
重みの大きい第１のグループの論理回路に対する第１のプログラムは、第１の変調方式、第１の誤り訂正符号および第１のシンボルレートの内の２以上を組み合わせた伝送方式で伝送され、
重みの小さい第２のグループの論理回路に対する第２のプログラムは、第２の変調方式、第２の誤り訂正符号および第２のシンボルレートの内の２以上を組み合わせた伝送方式で伝送され、
第１の変調方式は、第２の変調方式に比して誤りが少ないものとされ、
第１の誤り訂正符号は、第２の誤り訂正符号に比して誤り訂正能力の高いものとされ、
第１のシンボルレートは、第２のシンボルレートに比して低いものとされた無線通信装置である。
【００４７】
請求項８の発明は、ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置において、
プログラム可能な論理回路で構成された２進数演算回路の論理回路がその入出力の各ビットに対応する２のべき乗の重みの大きさによって少なくとも第１および第２の二つのグループに分割され、
第１および第２のプログラムが比較的値数の多い変調方式を使用して伝送され、
重みの大きい第１のグループのプログラムは、変調方式の平均誤り率よりも優れた伝送が可能なビット位置に割り当てられ、重みが小さい第２のグループのプログラムは、変調方式の平均誤り率よりも劣った伝送特性を有するビット位置に割り当てられる無線通信装置である。
【００４８】
請求項１２の発明は、ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置に対してプログラムを送信する送信方法において、
プログラム可能な論理回路で構成された２進数演算回路の論理回路がその入出力の各ビットに対応する２のべき乗の重みの大きさによって少なくとも第１および第２の二つのグループに分割され、
重みの大きい第１のグループの論理回路に対する第１のプログラムをビット誤りが少ない第１の方式で変調し伝送し、重みの小さい第２のグループの論理回路に対するプログラムを伝送効率が優れた第２の方式で変調して伝送するようにしたプログラム送信装置である。請求項２２の発明は、このようにプログラムを送信する方法である。
【００４９】
請求項１４の発明は、ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置に対してプログラムを送信する送信装置において、
プログラム可能な論理回路で構成された２進数演算回路の論理回路がその入出力の各ビットに対応する２のべき乗の重みの大きさによって少なくとも第１および第２の二つのグループに分割され、
重みの大きい第１のグループの論理回路に対する第１のプログラムを誤り訂正能力の高い符号化方式を用いて伝送し、重みの小さい第２のグループの論理回路に対する第２のプログラムを符号化率の高い符号化方式を用いて伝送するようにしたプログラム送信装置である。請求項２４の発明は、このようにプログラムを送信する方法である。
【００５０】
請求項１５の発明は、ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置に対してプログラムを送信する送信装置において、
プログラム可能な論理回路で構成された２進数演算回路の論理回路がその入出力の各ビットに対応する２のべき乗の重みの大きさによって少なくとも第１および第２の二つのグループに分割され、
重みの大きい第１のグループの論理回路に対する第１のプログラムを低速なシンボルレートで変調して伝送し、重みの小さい第２のグループの論理回路に対するプログラムを高速なシンボルレートで変調して伝送するようにしたプログラム送信装置である。請求項２４の発明は、このようにプログラムを送信する方法である。
【００５１】
請求項１６の発明は、ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置に対してプログラムを送信する送信装置において、
プログラム可能な論理回路が演算回路と非演算回路に分割され、演算回路に対する一部の第１のプログラムを再送処理を施さずに伝送し、演算回路の一部および非演算回路に対する第２のプログラムを再送処理を施して信頼性を高めて伝送するようにしたプログラム送信装置である。請求項２６の発明は、このようにプログラムを送信する方法である。
【００５２】
請求項１８の発明は、ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置に対してプログラムを送信する送信装置において、
プログラム可能な論理回路で構成された２進数演算回路の論理回路がその入出力の各ビットに対応する２のべき乗の重みの大きさによって少なくとも第１および第２の二つのグループに分割され、
重みの大きい第１のグループの論理回路に対する第１のプログラムを第１の変調方式、第１の誤り訂正符号および第１のシンボルレートの内の２以上を組み合わせた伝送方式で伝送し、
重みの小さい第２のグループの論理回路に対する第２のプログラムを第２の変調方式、第２の誤り訂正符号および第２のシンボルレートの内の２以上を組み合わせた伝送方式で伝送し、
第１の変調方式は、第２の変調方式に比して誤りが少ないものとされ、
第１の誤り訂正符号は、第２の誤り訂正符号に比して誤り訂正能力の高いものとされ、
第１のシンボルレートは、第２のシンボルレートに比して低いものとされたプログラム送信装置である。請求項２８の発明は、このようにプログラムを送信する方法である。
【００５３】
請求項１９の発明は、ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置に対してプログラムを送信する送信装置において、
プログラム可能な論理回路で構成された２進数演算回路の論理回路がその入出力の各ビットに対応する２のべき乗の重みの大きさによって少なくとも第１および第２の二つのグループに分割され、
第１および第２のプログラムを比較的値数の多い変調方式を使用して伝送し、重みの大きい第１のグループのプログラムを変調方式の平均誤り率よりも優れた伝送が可能なビット位置に割り当て、重みが小さい第２のグループのプログラムを変調方式の平均誤り率よりも劣った伝送特性を有するビット位置に割り当てるプログラム送信装置である。請求項２９の発明は、このようにプログラムを送信する方法である。
【００５４】
請求項３２の発明は、ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置と、無線通信装置に対してプログラムを送信する送信装置とからなる無線通信システムにおいて、
無線通信装置は、プログラム可能な論理回路で構成された２進数演算回路の論理回路がその入出力の各ビットに対応する２のべき乗の重みの大きさによって少なくとも第１および第２の二つのグループに分割され、
送信装置は、重みの大きい第１のグループの論理回路に対する第１のプログラムをビット誤りが少ない第１の方式で変調し伝送し、重みの小さい第２のグループの論理回路に対するプログラムを伝送効率が優れた第２の方式で変調して伝送するようにした無線通信システムである。
【００５５】
請求項３３の発明は、ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置と、無線通信装置に対してプログラムを送信する送信装置とからなる無線通信システムにおいて、
無線通信装置は、プログラム可能な論理回路で構成された２進数演算回路の論理回路がその入出力の各ビットに対応する２のべき乗の重みの大きさによって少なくとも第１および第２の二つのグループに分割され、
送信装置は、重みの大きい第１のグループの論理回路に対する第１のプログラムを誤り訂正能力の高い符号化方式を用いて伝送し、重みの小さい第２のグループの論理回路に対する第２のプログラムを符号化率の高い符号化方式を用いて伝送するようにした無線通信システムである。
【００５６】
請求項３４の発明は、ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置と、無線通信装置に対してプログラムを送信する送信装置とからなる無線通信システムにおいて、
無線通信装置は、プログラム可能な論理回路で構成された２進数演算回路の論理回路がその入出力の各ビットに対応する２のべき乗の重みの大きさによって少なくとも第１および第２の二つのグループに分割され、
送信装置は、重みの大きい第１のグループの論理回路に対する第１のプログラムを低速なシンボルレートで変調して伝送し、重みの小さい第２のグループの論理回路に対するプログラムを高速なシンボルレートで変調して伝送するようにした無線通信システムである。
【００５７】
請求項３５の発明は、ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置と、無線通信装置に対してプログラムを送信する送信装置とからなる無線通信システムにおいて、
無線通信装置は、プログラム可能な論理回路が演算回路と非演算回路に分割され、
送信装置は、演算回路に対する一部の第１のプログラムを再送処理を施さずに伝送し、演算回路の一部および非演算回路に対する第２のプログラムを再送処理を施して信頼性を高めて伝送するようにした無線通信システムである。
【００５８】
請求項３６の発明は、ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置と、無線通信装置に対してプログラムを送信する送信装置とからなる無線通信システムにおいて、
無線通信装置は、プログラム可能な論理回路で構成された２進数演算回路の論理回路がその入出力の各ビットに対応する２のべき乗の重みの大きさによって少なくとも第１および第２の二つのグループに分割され、
送信装置は、重みの大きい第１のグループの論理回路に対する第１のプログラムを第１の変調方式、第１の誤り訂正符号および第１のシンボルレートの内の２以上を組み合わせた伝送方式で伝送し、
重みの小さい第２のグループの論理回路に対する第２のプログラムを第２の変調方式、第２の誤り訂正符号および第２のシンボルレートの内の２以上を組み合わせた伝送方式で伝送し、
第１の変調方式は、第２の変調方式に比して誤りが少ないものとされ、
第１の誤り訂正符号は、第２の誤り訂正符号に比して誤り訂正能力の高いものとされ、
第１のシンボルレートは、第２のシンボルレートに比して低いものとされた無線通信システムである。
【００５９】
請求項３７の発明は、ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置と、無線通信装置に対してプログラムを送信する送信装置とからなる無線通信システムにおいて、
無線通信装置は、プログラム可能な論理回路で構成された２進数演算回路の論理回路がその入出力の各ビットに対応する２のべき乗の重みの大きさによって少なくとも第１および第２の二つのグループに分割され、
送信装置は、第１および第２のプログラムを比較的値数の多い変調方式を使用して伝送し、
重みの大きい第１のグループのプログラムを変調方式の平均誤り率よりも優れた伝送が可能なビット位置に割り当て、重みが小さい第２のグループのプログラムを変調方式の平均誤り率よりも劣った伝送特性を有するビット位置に割り当てる無線通信システムである。
【００６０】
この発明では、プログラム可能な論理回路に対するプログラムを重要度に応じて伝送方式を異ならせる。すなわち、プログラムのエラーの影響が大きいものとそうでないものとに分け、エラーの影響が大きいものについては、伝送時にエラーが発生しにくいように伝送し、エラーの影響が相対的に小さいものについては、伝送効率を重視して伝送する。
【００６１】
【発明の実施の形態】
以下、この発明の実施形態について説明する。この発明の理解の容易のために、最初にプログラム可能な論理回路例えば演算回路について説明する。一般的に、ＦＦＴ、相関器、ディジタルフィルタ等のディジタル無線通信用の主要な信号処理回路は２進数演算に基づく加算器、減算器、乗算器で構成されている。ＦＰＧＡではこれらの演算回路は多数のＬＵＴを使用して構成される。２進数系に基づく演算器ならば、データバスの各ビットには２のべき乗の重みが付けられている。データバスの各ビットはＬＵＴの入出力に接続されている。
【００６２】
無線伝送されたコンフィギュレーションデータには、誤りビットが発生する。その誤りビットによって演算結果に誤差が発生する。ＬＵＴの扱うビットに付けられている重みによって演算結果に及ぼす影響が異なる。誤りビットの個数と位置が同じ１６ビットのコンフィギュレーションデータを有する４入力１出力のＬＵＴが演算器の入出力バスのＬＳＢに接続されていた場合、データのダイナミックレンジに対して演算誤差が小さいために、演算誤差の影響は小さい。
【００６３】
しかしながら、ＬＵＴが演算器の入出力バスのＭＳＢに接続されていた場合、データのダイナミックレンジに対して演算誤差が比較的大きくなるために、演算誤差が結果に対して著しい影響を与える。すなわち、ＬＵＴのコンフィギュレーションデータの誤りがコンフィギュレーションデータでプログラムされた通信装置の伝送品質、例えば、ＢＥＲ(Bit error rate)に与える影響は、コンフィギュレーションデータの誤りを含むＬＵＴが２進数のどの桁に対する処理を行っているかによって異なる。
【００６４】
例えば、図９に示した９ビット加算器であれば、入出力のデータバスの各ビットにはＬＳＢからＭＳＢについてそれぞれ２0，２1，２2，２3，２4，２5，２6，２7，−２8の重みが付けられている。和出力データバスのＬＳＢに接続されたＬＵＴ(9c-8)とＭＳＢに接続されたＬＵＴ(9a-2)に着目すれば、両ＬＵＴのコンフィギュレーションデータに同様の誤りビットが発生していた場合、和の出力データバスに発生する誤差の最大値はそれぞれ２0と−２8となり、ＭＳＢに接続されたＬＵＴ(9a-2)のコンフィギュレーションデータの誤りビットの及ぼす影響が大きい。復調器の回路の一部であれば、ＢＥＲに及ぼす影響も同様に大きい。
【００６５】
このような点を考慮して、この発明においては、演算器のオペランドのデータバスを複数のグループに分割する。説明を簡単にするために、データバスのビットに接続されているＬＵＴを２つのスライスに分割する。ＭＳＢ側のＬＵＴ群とＣＬ群をＭＳＢスライスと呼び、ＬＳＢ側のＬＵＴ群とＣＬ群をＬＳＢスライスと呼ぶことにする。広義の意味としてスライスは、ＬＵＴとＣＬのコンフィギュレーションデータをも含むものとする。例えば、両スライスの入出力データビットの重みを比較すればＭＳＢスライスに属するＬＵＴの扱うビットの重みのほうが大きい。すべてのＬＵＴのコンフィギュレーションデータに同じ確率で誤りが発生したと仮定すると、ＭＳＢスライスに属するＬＵＴのほうが、ＬＳＢスライスに属するＬＵＴよりも演算結果の誤差が大きく、復調器のＢＥＲを劣化させる影響は大きい。
【００６６】
したがって、ＭＳＢスライスに対してはビット誤りが発生し難い伝送特性の優れた伝送方式を適用し、一方、ＬＳＢスライスに対しては伝送特性が劣っても伝送効率の優れた伝送方式を適用する。このように、両スライスに対して伝送方式を使い分けることによって全体のシンボル数を減少できるため伝送時間を削減できる。以下、この発明を上述したいくつかの演算回路に適用した場合のスライス分割について説明する。
【００６７】
図１２は、９ビット加算器において、オペランド入力と和出力のデータパスに対して、ＬＵＴをＭＳＢスライスとＬＳＢスライスに分割した例を示す。ＣＬのコンフィギュレーションデータを１６ビットと仮定する。オペランド側と和側でのＭＳＢスライスに属するＬＵＴの数をそれぞれ、６個と３個とすれば、ＬＳＢスライスに属するＬＵＴの数は、それぞれ４個と５個とである。ＣＬについてはＭＳＢスライスとＬＳＢスライスに属する数はいずれも３個である。コンフィギュレーションデータのビット数は、それらの個数にＬＵＴとＣＬのコンフィギュレーションデータのビット数である１６を掛けた値となる。
【００６８】
ＭＳＢスライスのコンフィギュレーションビットは１２×１６＝１９２ビットとなり、ＬＳＢスライスのコンフィギュレーションビットは１２×１６＝１９２ビットとなる。
【００６９】
図１３は、図１０に示した３×２ビットの乗算器についてスライス分割を行った場合の構成例を示す。図１３において、ＭＳＢスライスに割り当てられるＬＵＴおよびＣＬは、ブロック内のこれらの文字に対して下線を付して示す。一方、ＬＳＢスライスに対して割り当てられるＬＵＴおよびＣＬは、ブロック内のこれらの文字に対して下線を付さないで示す。絶対値への変換を行うＬＵＴを入力バスのａ2,ａ1,ａ0とｂ1,ｂ0に対してＭＳＢから、それぞれ２個と１個づつのＬＵＴ(13a-1,13a-2,13a-5)をＭＳＢスライスに割り当てる。さらに積の符号を出力するＬＵＴ(13a-4)、部分積を演算するＬＵＴ(13c-1,13c-2,13c-3)、加算木のＬＵＴ(13d-1,13d-2)、ＣＬ(13e-1)、ＬＵＴ(13f-1,13f-2,13f-3)、およびＣＬ(13g-1,13g-2,13g-3)をＭＳＢスライスに割り当てる。ＭＳＢスライスに属するＬＵＴとＣＬのコンフィギュレーションデータが１８×１６＝２８８ビットとなる。ＬＳＢスライスについては、コンフィギュレーションデータが１１×１６＝１７６ビットとなる。
【００７０】
図１４および図１５は、図１１に示した任意の２入力演算回路に対してスライスを行った場合の構成例を示す。作図スペースの制約によって、本来は一つの図を図１４および図１５の二つに分割している。図１４および図１５において、ＭＳＢスライスに割り当てられるＬＵＴおよびＣＬは、ブロック内のこれらの文字に対して下線を付して示す。一方、ＬＳＢスライスに対して割り当てられるＬＵＴおよびＣＬは、ブロック内のこれらの文字に対して下線を付さないで示す。図１４に示すように、ＭＳＢであるｃ11を出力する論理回路(1411)内の全てのＬＵＴ(14a-1,14a-2,...,14a-8)のコンフィギュレーションデータをＭＳＢスライスに割り当てる。ｃ10を出力する論理回路(1410)内のＬＵＴにおいては、入力データバスのＭＳＢビットに近いＬＵＴ(14b-1,14b-2,14b-4,14b-5,14b-7,14b-8)のコンフィギュレーションデータをＭＳＢスライスに割り当てる。図１５に示すように、ＬＳＢのｃ0を出力する論理回路(140)についてはＭＳＢビットを扱うＬＵＴ(14c-1,14c-4)およびデータパスの中問に存在するＬＵＴ(14c-7,14c-8)のコンフィギュレーションデータをＭＳＢスライスに割り当てる。
【００７１】
前述した例は主として演算回路であるが、演算回路以外のクロック信号を扱う回路、機能を決定する制御信号を生成または受信する回路、ＣＬＢ間の接続を決定するＰＭＳとＣＢの制御信号、ＣＬＢ内のマルチプレクサ制御信号および、ビット単位で論理演算を行いかつ高い信頼性が要求される誤り訂正符号の符号化または復号化回路等を構成するためのコンフィギュレーションデータに対しても、この発明を適用することができる。演算回路以外の回路を構成するためのコンフィギュレーションデータに対してこの発明を適用した実施形態については後述する。
【００７２】
また、コンフイギュレーションテータの伝送時問が等しくともコンフィギュレーションデータの誤りを減少させれば、ダウンロードされたハードウェアの故障率を減らせ信頼性を向上できる。この手法もコンフィギュレーションデータの伝送効率を向上できる手法として後述する。
【００７３】
以下に分割した各スライスのコンフィギュレーションデータに対してこの発明を適用した複数の実施形態について説明する。
【００７４】
この発明の第１の実施形態は、各スライスに対して異なる変調方式を適用するものである。ＭＳＢスライスのＬＵＴ用のコンフィギュレーションデータに対しては、伝送特性は優れたビット誤りが発生し難い伝送方式例えば多値数の少ないＱＰＳＫ（quadrature phase shift keying ）方式で変調を施す。逆にＬＳＢスライスのＬＵＴ用のコンフィギュレーションデータに対しては、伝送特性が劣っても伝送効率の優れた伝送方式例えば多値数は多いが、伝送特性の劣る１６ＱＡＭ(Quadrature Amplitude Modulation) 変調を施す。１６ＱＡＭで変調したコンフィギュレーションデータの誤りビット数が増加するが、ＬＳＢ側のコンフィギュレーションデータのビット誤りに起因する演算誤差は比較的小さいと考えられる。この方式でコンフィギュレーションデータの伝送を行えば、ＢＥＲを著しく劣化させずに、コンフィギュレーションデータを変調した伝送シンボル数を減少できる。
【００７５】
９ビット加算器においては、図１２を参照して説明した各スライスに対する割り当て結果より、ＭＳＢスライスは１シンボルあたり２ビットを伝送するＱＰＳＫ変調であるので９６シンボル、ＬＳＢスライスは１シンボルあたり４ビットを伝送する１６ＱＡＭ変調であるので、４８シンボルとなり合計１４４シンボルが必要となる。両スライスともＱＰＳＫ変調を行った場合は１９２シンボルが必要となる。したがって、全てをＱＰＳＫで変調した場合よりも約２５パーセント、シンボル数、すなわち、コンフィギュレーションデータの伝送時間を削減できる。
【００７６】
図１６は、この発明の第１の実施形態によるコンフィギュレーションデータのべースバンドにおける伝送系を示す。伝送系は、コンフィギュレーションデータを無線伝送する送信機(15a)、伝送路(15b)、コンフィギュレーションデータを受信する受信機(15c)から構成される。受信機(15c)においてシンボルタイミング同期部、キャリア周波数同期部、伝送路等化部等の記述は省略している。
【００７７】
ＭＳＢスライスに割り当てるＬＵＴのコンフィギュレーションデータが格納されているメモリ(15a-1)からデータがＱＰＳＫ変調器(１5a-3)に供給される。ＬＳＢスライス側に割り当てるＬＵＴのコンフィギュレーションデータが格納されているメモリ(15a-2)からデータが１６ＱＡＭ変調器(15a-4)に供給される。ＱＰＳＫ変調器(１5a-3)および１６ＱＡＭ変調器(15a-4)の出力信号がマルチプレクサ(15a-5)によって時間軸上で結合させられ、ロールオフフィルタ(15a-6)によって帯域制限された後に伝送路(15b)へ送信される。
【００７８】
受信側では、ロールオフフィルタ(15c-1)によって帯域を制限した後に、サンプラー(15c-2)によってシンボル周期でサンプリングを行う。サンプラー(15c-2)の出力がデマルチプレクサ(15c-3)に供給され、デマルチプレクサ(15c-3)によってＱＰＳＫの変調波形と１６ＱＡＭの変調波形に分離され、それぞれがＱＰＳＫ復調器(15c-4)と１６ＱＡＭ復調器(15c-5)によって復調される。各復調器で復調されたビットはマルチプレクサ(15c-6)において合成され、復調コンフィギュレーションデータとして出力される。
【００７９】
次にこの発明の第２の実施形態について説明する。第２の実施形態は、異なる誤り訂正符号を使用するものである。ＭＳＢスライスに属するＬＵＴ用のコンフィギュレーションデータに対しては誤り訂正能力の高い誤り訂正符号への符号化を行う。この場合、一般的に符号化率は小さくなる。符号化率は、もともと情報を表しているビット数ｋと実際に伝送または蓄積されるビット数ｎとの比（ｋ／ｎ）を意味する。符号化率が高ければ、冗長度が小さい反面、誤り訂正能力が小さい。ＬＳＢスライスのコンフィギュレーションデータに対しては、符号化率が比較的高いが、誤り訂正能力がＭＳＢスライスのコンフィギュレーションデータの符号化で使用した方式よりも劣る符号化方式を用いる。
【００８０】
例えば９ビット加算器の例において、ＭＳＢスライスに対しては符号化率が1/2の符号化を行い、ＬＳＢスライスに対しては、3/4で行えば，符号化後のビット数は１９２×２＋１９２×(4/3)＝６４０ビットとなる。両スライスを1/2の符号化率で符号化を行った場合は３８４×２＝７６８ビットであり、約１７パーセントの伝送時間の削減が可能となる。
【００８１】
第２の実施形態によるコンフィギュレーションデータのべースバンドにおける伝送系を図１７に示す。伝送系は、コンフィギュレーションデータを無線伝送する送信機(16a)、伝送路(16b)、コンフィギュレーションデータを受信する受信機(16c)から構成される。受信機(16c)においてシンボルタイミング同期部、キャリア周波数同期部、伝送路等化部等の記述は省略している。変調方式は一例としてＱＰＳＫを仮定している。
【００８２】
ＭＳＢスライスに属するＬＵＴのコンフィギュレーションデータが格納されているメモリ(16a-1)からデータが符号化率＝1/2の誤り訂正符号符号化器(16a-3)に供給される。ＬＳＢスライス側に属するＬＵＴのコンフィギュレーションデータが格納されているメモリ(16a-2)からデータが符号化率３／４の誤り訂正符号符号化器(16a-4)に供給される。符号化器(16a-3)および(16a-4)によって符号化されたビットがマルチプレクサ(16a-5)によって結合される。その後に、ＱＰＳＫ変調器(16a-6)によって変調されロールオフフィルタ(16a-7)によって帯域が制限された後に伝送路(16b)へ送信される。
【００８３】
受信側ではロールオフフィルタ(16c-1)によって帯域を制限した後にサンプラー(16c-2)によってシンボル周期でサンプリングを行う。サンプラー(16c-2)の出力がデマルチプレクサ(16c-3)に供給され、デマルチプレクサ(16c-3)によって、分離されたデータがそれぞれ符号化率の異なる誤り訂正符号復号化器(16c-4,16c-5)に供給される。図１７の構成では、復号化器(16c-4,16c-5)が軟判定を行うと仮定している。なお、硬判定の復号を行う場合は、サンプラー(16c-2)とデマルチプレクサ(16c-3)の間にＱＰＳＫ復調器が挿入され、ビットに復調した後に復号化器に分配されて復号が行われる。復号ビットは、マルチプレクサ(16c-6)によってビットの結合が行われてコンフィギュレーションデータとして出力される。異なる符号化率の符号化と復号化を行う際には、誤り訂正符号として畳み込み符号を用いて符号化率に見合ったパンクチャードとデパンクチャード処理を行えば効率よくハードウェアを構成できる。
【００８４】
この発明の第３の実施形態について説明する。第３の実施形態は、各スライスに対するソフトウェアの伝送方式として異なるシンボルレートを採用するものである。電波伝搬が劣化した環境下、すなわち、マルチパス（多重伝搬波）環境下での伝送を考えると、シンボルレートが小さいほど伝送ビットのＢＥＲが良くなる。そこで、ＭＳＢスライスに属するＬＵＴ用のコンフィギュレーションデータに対しては、シンボルレートをＬＳＢスライスよりも小さくする。
【００８５】
９ビット加算器の例において、ＱＰＳＫ変調方式を仮定すれば、ＭＳＢスライスの１９２ビットに対してシンボル数が９６個となる。ＬＳＢスライスの１９２ビットに対してもシンボル数が９６個となる。例えばＭＳＢスライスに対しては１のシンボルレートで伝送し、ＬＳＢスライスに対しては２のシンボルレートで伝送するように、各スライスのシンボルレートを設定する。その場合では、ＭＳＢスライスのシンボル伝送時間が９６×１＝９６、ＬＳＢスライスにたいしては、９６×(1/2) ＝４８となり、合計シンボル伝送時間が１４４となる。全ビットを１のシンボルレートで伝送すれば、（９６＋９６）×１＝１９２であるから、伝送時間を約２５％節減できる。
【００８６】
第３の実施形態によるコンフィギュレーションデータのべースバンドにおける伝送系を図１８に示す。伝送系は、コンフィギュレーションデータを無線伝送する送信機(25a)、伝送路(25b)、コンフィギュレーションデータを受信する受信機(25c)から構成される。受信機(25c)においてシンボルタイミング同期部、キャリア周波数同期部、伝送路等化部等の記述は省略している。変調方式は一例としてＱＰＳＫを仮定している。
【００８７】
ＭＳＢスライスに属するＬＵＴのコンフィギュレーションデータが格納されているメモリ(25a-1)からデータがシンボルレート＝１のＱＰＳＫ変調器(25a-3)に供給される。ＱＰＳＫ変調器(25a-3)の変調出力がマルチプレクサ(25a-6)に供給される。ＬＳＢスライス側に属するＬＵＴのコンフィギュレーションデータが格納されているメモリ(25a-2)からデータがシンボルレート＝２のＱＰＳＫ変調器(25a-4)に供給される。ＱＰＳＫ変調器(25a-4)の変調出力がマルチプレクサ(25a-6)に供給される。マルチプレクサ(25a-6)の出力は、シンボルレート＝２のロールオフフィルタ(25a-7)によって帯域が制限された後に伝送路(25b)へ送信される。
【００８８】
受信側では、シンボルレート＝２のロールオフフィルタ(25c-1)によって帯域を制限した後に、デマルチプレクサ(25c-2)によって、ＭＳＢスライスに関するコンフィギュレーションデータとＬＳＢスライスに関するコンフィギュレーションデータとが分離される。ＭＳＢスライスに対するコンフィギュレーションデータは、シンボルレート＝１のサンプラー(25c-3)によってシンボル周期でサンプリングを行う。サンプラー(25c-3)の出力がシンボルレート＝１のＱＰＳＫ復調器(25c-5)に供給され、復調される。復調されたデータがマルチプレクサ(25c-7)に供給される。
【００８９】
ＬＳＢスライスに対するコンフィギュレーションデータは、シンボルレート＝２のサンプラー(25c-4)によってシンボル周期でサンプリングを行う。サンプラー(25c-4)の出力がシンボルレート＝２のＱＰＳＫ復調器(25c-6)に供給され、復調される。復調されたデータがマルチプレクサ(25c-7)に供給される。マルチプレクサ(25c-7)によって両スライスのビットの結合が行なわれ、コンフィギュレーションデータとして出力される。
【００９０】
上述した説明では、演算器を二つのスライスに分割しているが、スライスの数を３以上へ増加させても良い。例えば演算器の入出力データの語長が大きい場合は、スライスを３つ以上に分けてＬＵＴのコンフィギュレーションデータをさらに細分化することが好ましい。スライス数を増加させて、異なった変調方式または符号化率による誤り訂正符号符号化方式の割り当てをそれぞれ［表３］と［表４］に示す。表３は、スライス数が２より大きい場合の変調方式の組み合わせの例である。表４は、スライス数が２より大きい場合の誤り訂正符号符号化方式の組み合わせの例である。
【００９１】
【表３】
【００９２】
【表４】
【００９３】
スライスで扱うデータビットの重みの大きさによって各スライスのコンフィギュレーションデータに対する変調方式と誤り訂正方式が異なる。重みが最大のＭＳＢを含むスライスに属するＬＵＴのコンフィギュレーションデータの変調方式と誤り訂正符号化方式には、それぞれ、最も伝送特性の優れたＱＰＳＫ変調方式と符号化率＝１／３の符号化方式を採用している。ＬＳＢを含むスライスに属するＬＵＴのコンフィギュレーションデータに対しては、伝送特性は劣るが伝送効率の良い６４ＱＡＭ変調方式と符号化率＝3/4の符号化方式を採用している。
【００９４】
図１９は、スライスの数を３とした場合の９ビット加算器の構成を示す。さらに、この方式によるコンフィギュレーションデータのべースバンドにおける伝送系の一例および他の例を図２０と図２１に示す。伝送系は、コンフィギュレーションデータを無線伝送する送信機(18a,19a)、伝送路(18b,19b)、コンフィギュレーションデータを受信する受信機(18c,19c)から構成される。各受信機においてシンボルタイミング同期部、キャリア周波数同期部、伝送路等化部等の記述は省略している。
【００９５】
図２０に示す構成において、送信機(18a)においては、表３と対応させて、スライス１、スライス２、...、スライスｋ（例えば（ｋ＝３））に属するＬＵＴのコンフィギュレーションデータが格納されているメモリ(18a-1,18a-2,18a-3)からそれぞれデータがＱＰＳＫ変調器(18a-4)、８ＰＳＫ変調器(18a-5)、６４ＱＡＭ変調器(18a-6)に供給される。変調器出力信号がマルチプレクサ(18a-7)によって結合されてロールオフフィルタ(18a-8)によって占有帯域が制限された後に伝送路(18b)に送信される。
【００９６】
受信側においては、受信データがロールオフフィルタ(18c-1)において帯域制限された後にサンプラー(18c-2)でシンボル周期でサンプリングを行う。サンプラー(18c-2)の出力がデマルチプレクサ(18c-3)に供給される。デマルチプレクサ(18c-3)によって変調信号が対応するＱＰＳＫ復調器(18c-4)、８ＰＳＫ復調器(18c-5)、６４ＱＡＭ復調器(18c-6)に分配される。各復調器で復調されたビットはマルチプレクサ(18c-7)によって結合されてコンフィギュレーションデータとして出力される。
【００９７】
図２１に示す他の例でも同様に、表４の割り当て手法にしたがって各スライスに属するＬＵＴのコンフィギュレーションデータが対応した誤り訂正符号化方式によって符号化される。ＱＰＳＫ変調方式を例として挙げている。送信機(19a)においては、スライス１、スライス２、スライス３に属するＬＵＴのコンフィギュレーションデータが格納されているメモリ(19a-1,19a-2,19a-3)からそれぞれデータが符号化率＝1/3 の誤り訂正符号符号化器(19a-4)、符号化率＝1/2 の誤り訂正符号符号化器(19a-5)、符号化率＝3/4 の誤り訂正符号符号化器(19a-6)に供給される。符号化出力信号がマルチプレクサ(19a-7)によって結合されてＱＰＳＫ変調器(19a-8)によって変調される。変調出力がロールオフフィルタ(19a-8)によって占有帯域が制限された後に伝送路(19b)に送信される。
【００９８】
受信側においては、受信データがロールオフフィルタ(19c-1)において帯域制限された後にサンプラー(19c-2)でシンボル周期でサンプリングを行う。サンプラー(19c-2)の出力がデマルチプレクサ(19c-3)に供給される。デマルチプレクサ(19c-3)によって分離された信号が対応する符号化率＝1/3 の誤り訂正符号復号化器(19a-4)、符号化率＝1/2 の誤り訂正符号復号化器(19a-5)、符号化率＝3/4の誤り訂正符号復号化器(19a-6)に供給される。なお、硬判定の復号を行う場合は、サンプラー(19c-2)とデマルチプレクサ(19c-3)の間にＱＰＳＫ復調器が挿入され、ビットに復調した後に復号化器に分配されて復号が行われる。各復号化器で復号されたビットはマルチプレクサ(19c-7)によって結合されてコンフィギュレーションデータとして出力される。
【００９９】
上述した第１の実施形態（すなわち、異なる変調方式の使用）、第２の実施形態（異なる誤り訂正符号の使用）、第３の実施形態（異なるシンボルレートを使用）の２以上を組み合わせるようにしても良い。
【０１００】
例えば、下記の表５に示すように、重みが最大のＭＳＢを含むスライスに属するＬＵＴのコンフィギュレーションデータの誤り訂正符号化方式と変調方式には、それぞれ、最も誤り訂正能力の高い符号化率＝１／３の符号化方式と最も伝送特性の優れたＢＰＳＫ変調方式を組み合わせて伝送する。ＬＳＢを含むスライスに属するＬＵＴのコンフィギュレーションデータに対しては、誤り訂正能力の劣るが符号化率の比較的高い符号化率＝３／４の符号化方式と伝送特性は劣るが伝送効率の良い６４ＱＡＭ変調方式とを組み合わせて伝送する。
【０１０１】
【表５】
【０１０２】
図２２は、第１および第２の実施形態を組み合わせた第４の実施形態におけるコンフィギュレーションデータの伝送系の構成を示す。伝送系は、コンフィギュレーションデータを無線伝送する送信機(20a)、伝送路(20b)、コンフィギュレーションデータを受信する受信機(20c)から構成される。受信機(20a)においてシンボルタイミング同期部、キャリア周波数同期部、伝送路等化部等の記述は省略している。送信機(20a)においては、表３と対応させて、スライス１、スライス２、スライス３に属するＬＵＴのコンフィギュレーションデータがメモリ(20a-1,20a-2,20a-3)から異なる符号化率の誤り訂正符号符号化器(20a-4,20a-5,...,20a-6)に与えられる。符号化された各スライスのコンフィギュレーションデータは対応したＢＰＳＫ変調器(20a-7)、ＱＰＳＫ変調器(20a-8)、６４ＱＡＭ変調器(20a-9)によって変調が行われる。変調器出力信号はマルチプレクサ(20a-10)によって結合されてロールオフフィルタ(20a-11)によって帯域が制限された後に伝送路(20b)に送信される。
【０１０３】
受信側においては、ロールオフフィルタ(20c-1)において帯域制限された後にサンプラー(20c-2)でシンボル周期毎にサンプルされ、デマルチプレクサ(20c-3)によって各シンボルが対応する誤り訂正の復号化器に分配される。例えば、符号化率＝1/3の復号化器(20c-4)、符号化率＝1/2の復号化器(20c-5)、符号化率＝3/4の復号化器(20c-6)に分配される。図２２では復号化器は軟判定を行うと仮定している。なお、硬判定の復号を行う場合はデマルチプレクサとそれぞれの復号化器の間にＢＰＳＫ復調器、ＱＰＳＫ復調器、６４ＱＡＭ復調器が挿入され、ビットに復調した後に復号化器に分配されて復号が行われる。各符号化器で復号されたビットはマルチプレクサ(20c-7)によって結合されてコンフィギュレーションデータとして出力される。
【０１０４】
さらに、信号点の配置手法を使用したこの発明の第５の実施形態について説明する。比較的多値数の多い変調方式、例えば、１６ＱＡＭであれば、１シンボルで４ビットの情報を同時に伝送できるが、４ビットの組み合わせにおいて特定ビット位置のビットの伝送特性が全体のビットの平均伝送特性と比較して優れていることに着目して、スライスされたコンフィギュレーションビットを変調する際にスライスの優先順位とビット位置を考慮して信号点上でのビットの割り当てを行う。
【０１０５】
図２３は、１６ＱＡＭの信号点配置とシンボルあたり伝送可能な４ビットのビット組み合わせ(abcd)を示す。(abcd)のａ,ｂ,ｃ,ｄはビットを表す。図２３の信号点配置において、ビットのａとｃは象限が同じであれば信号点にかかわらず同じ値である。すなわち、この位置のビットは、信号点に雑音が重畳されて他の象限に移動して誤って認識された場合のみにビット誤りが発生する。したがって、その伝送特性が１６ＱＡＭの平均誤り率と比較すれば優れていると考えられる。そこで、優先順位の高いＭＳＢスライスに属するＬＵＴのコンフィギュレーションデータはａとｃに割り当てて、ＬＳＢスライスに属するＬＵＴのコンフィギュレーションデータはｂとｄに割り当てて１６ＱＡＭ変調を行う。この場合は全コンフィギュレーションデータを１６ＱＡＭで伝送するため、９ビット加算器の場合、（384/4＝96）シンボルとなる。
【０１０６】
第５の実施形態におけるコンフィギュレーションデータのべースバンドにおける伝送系を図２４に示す。伝送系は、コンフィギュレーションデータを無線伝送する送信機(22a)、伝送路(22b)、コンフィギュレーションデータを受信する受信機(22c)から構成される。受信機(22c)においてシンボルタイミング同期部、キャリア周波数同期部、伝送路等化部等の記述は省略している。ＭＳＢスライスおよびＬＳＢスライス側に属するＬＵＴのコンフィギュレーションデータがメモリ(22a-1,22a-2)からそれぞれデータがビット割り当て部(22a-3)に供給され、ＭＳＢスライスのデータのビットが図２３のａ,ｃのビット位置に、ＬＳＢスライスのビットがｂ,ｄのビット位置に割り当てられる。１６ＱＡＭ変調器(22a-4)で変調された信号がロールオフフィルタ(22a-5)によって帯域制限が行われた後に伝送路(22b)へ送信される。
【０１０７】
受信側ではロールオフフィルタ(22c-1)によって帯域を制限した後にサンプラー(22c-2)によってシンボル周期でサンプリングを行い、１６ＱＡＭ復調器(22c-3)によって復調されたビットはａ,ｃのビット位置のビットとｂ,ｄのビット位置のビットとに一旦分けられて、マルチプレクサ(22c-5)において結合されてコンフィギュレーションデータとして出力される。
【０１０８】
次に第６の実施形態について説明する。第６の実施形態は、上述した複数の方式の何れかまたは組み合わせに対して、ＣＲＣによる再送方式を組み合わせた伝送方式である。前述した第１〜第５の実施形態では、ビットに重みを有するデータを処理する演算回路を構成するコンフィギュレーションデータに対する伝送方式であった。ある回路を構成するためのコンフィギュレーションデータのエラーによって、その装置に致命的な故障が発生する場合は、そのコンフィギュレーションデータの伝送に限っては、ＣＲＣによる再送処理を併用して信頼性を高めるようになされる。
【０１０９】
対象となる回路としては、クロックの分周・分配回路、制御回路、ＣＬＢ間の接続を決定するＰＭＳ,ＣＬＢ内のマルチプレクサ、並びにビット単位で論理演算を行い、高い信頼性が要求される誤り訂正符号の符号化または復号化回路等が挙げられる。これらの回路のコンフィギュレーションデータに対しては、誤り訂正符号による符号化とＣＲＣを併用してデータ伝送の信頼性を向上させる。対象となるコンフィギュレーションデータをＣＲＣ用コンフィギュレーションデータとよぶことにする。
【０１１０】
図２５は、第６の実施形態によるコンフィギュレーションデータのべースバンドにおける伝送系を示す。伝送系は、コンフィギュレーションデータを無線伝送する送信機(23a)、伝送路(23b-1,23b-2)、コンフィギュレーションデータを受信する受信機(23c)から構成される。受信機(23c)においてシンボルタイミング同期部、キャリア周波数同期部、伝送路等化部等の記述は省略している。コンフィギュレーションデータの変調方式としてＱＰＳＫ変調を仮定している。また、パケット生成のためのプリアンブル付加部等は省略されている。
【０１１１】
送信機(23a)においては、伝送すべきコンフィギュレーションデータは、ＣＲＣ用コンフィギュレーションデータ(23a-1)と、スライスの数を２と仮定して、ＭＳＢスライス(23a-2)と、ＬＳＢスライスのコンフィギュレーションデータ(23a-3)とする。ＣＲＣ用コンフィギュレーションデータ(23a-1)は、最も誤り訂正能力の高い符号化率＝１／３の符号化器(23a-4)によって符号化された後にＣＲＣ用の符号化器(23a-5)によってＣＲＣが付加される。他のＭＳＢスライスとＬＳＢスライスに属するＬＵＴのコンフィギュレーションデータは、符号化率がそれぞれ1/2と３／４の符号化器(23a-6,23a-7)で符号化される。符号化器(23a-5)、符号化器(23a-6)および符号化器(23a-7)の出力がマルチプレクサ(23a-8)に入力され、データが結合された後にＱＰＳＫ変調器(23a-9)で変調され、ロールオフフィルタ(23a-10)で帯域制限が行われて伝送路(23b-1)に送信される。
【０１１２】
受信側ではロールオフフィルタ(23c-1)によって帯域制限が行われて、サンプラー(23c-2)によってシンボル周期でサンプリングを行う。デマルチプレクサ(23c-3)では、ＣＲＣが付加されたコンフィギュレーションデータと、ＣＲＣが付加されていないコンフィギュレーションデータに分解される。ＣＲＣが付加された変調信号に対しては一旦ＱＰＳＫ復調器(23c-4)で復調されたビットに対してエラー検出部(23c-5)においてＣＲＣによって誤りビットの検出を行う。エラーが検出されなければ、スイッチ(23c-6)が閉じられて符号化率が１／３の軟判定型の誤り訂正復号化器(23c-7)に入力されて復号が行われる。
【０１１３】
エラー検出部(23c-5)においてＣＲＣ用コンフィギュレーションデータに誤りビットが検出されない場合は、ＡＣＫ(Acknow1edge)信号を発生して変調器(23c-8)で変調した信号をロールオフフィルタ(23c-9)、伝送路(23b-2)を介してコンフィギュレーションデータ送信側(23a)の受信部のロールオフフィルタ(23a-11)に供給される。ロールオフフィルタ(23a-11)の出力が制御信号復調器(23a-12)で復調される。ＡＣＫ信号の復調後にマルチプレクサ(23a-8)が制御され、次のＭＳＢとＬＳＢスライスのコンフィギュレーションデータの送信を行う。コンフィギュレーションデータ受信側では受信したＭＳＢとＬＳＢスライスのコンフィギュレーションデータ信号に対してもデマルチプレクサによってそれぞれ、符号化率が1/2と3/4の軟判定型復号化器(23c-10,23c-11)によって復号が行われてマルチプレクサ(23c-12)で結合されてコンフィギュレーションデータとして出力される。
【０１１４】
エラー検出部(23c-5)においてＣＲＣ用コンフィギュレーションデータに誤りビットが検出された場合はＡＲＱ(Automatic repeat request)信号を発生して送信後に、コンフィギュレーションデータ供給側の制御信号復調器(23a-12)で復調してマルチプレクサ(23a-8)を制御してＣＲＣ用コンフィギュレーションデータの再送を行う。
【０１１５】
図２６は、第６の実施形態によるソフトウェアパケット(24a-1,24a-2,...,24a-k)と情報パケット(24b-1,24b-2,...,24b-n)の構成例を示す。ソフトウェアパケット１は、再送処理を考慮したパケットである。プリアンブル(24c)と誤り訂正符号によって符号化されたソフトウェアデータ(24d)から構成される。ソフトウェアデータは、ＣＲＣ(24e)とＣＲＣ用コンフィギュレーションデータ(24f)から構成される。ＭＳＢ・ＬＳＢスライスのコンフィギュレーションデータは、ソフトウェアパケット２以降のソフトウェアパケットで伝送される。これらのパケットはプリアンブル(24g)とソフトウェアデータ(24h)から構成される。ソフトウェアデータは誤り訂正符号によって符号化されたＭＳＢ・ＬＳＢスライスのコンフィギュレーションデータパケット(24i)から構成される。情報パケットに関しては図２と同様のデータ構成とされている。
【０１１６】
図２７は、第６の実施形態によるソフトウェア伝送パケットの再送処理シーケンスの例を示す。ソフトウェアを供給する基地局より送信されたソフトウェアパケット１(25a)に対してＣＲＣによるエラー検出が行われてエラーが検出されれば再送要求信号(25b)を基地局に送信する。それに応じてソフトウェアパケット１(25c)を再送する。これをエラーフリーが確認されるまで繰り返す。エラーフリーが確認されたらＡＣＫ信号(25f)を基地局に送信する。基地局はＡＣＫ信号を受信後にソフトウェアパケット２(25g)を送信する。これはＣＲＣによるエラー検出が行われずに、ソフトウェアパケットｋ(25h)まで続けて伝送される。全ソフトウェアを復調後にプログラム可能な変復調器にダウンロードされて情報パケットに対する変復調処理の設定を行う。その後に情報パケット１−ｎ(25i,25j,...,25k)が伝送される。
【０１１７】
この発明は、上述したこの発明の一実施形態に限定されるものではなく、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。例えばＭＳＢスライスとＬＳＢスライスに対する変調方式としては、上述した第１の実施形態におけるＱＰＳＫと１６ＱＡＭの組み合わせに限定されるものではなく、［表６］に示すような種々の組み合わせが可能である。ここでは、二つのスライスに対して適用される例を挙げているが、３以上のスライスに対して適用可能な変調方式の組み合わせも種々可能である。
【０１１８】
【表６】
【０１１９】
この発明において、プログラム可能な論理回路としては、ＦＰＧＡ以外のデバイスを使用しても良い。また、プログラムを伝送する方法としては、無線伝送路に限定されるものではなく、有線であっても良い。
【０１２０】
【発明の効果】
上述したこの発明では、演算回路の入出力データバスのビットに付けられた重みの大きさによって、コンフィギュレーションデータをグループ化して各グループ(スライス)のコンフィギュレーションデータに対して、伝送特性と伝送効率の異なる変調方式、誤り訂正能力と符号化率の異なる符号化方式、またはシンボルレートの異なる伝送方式を適用して伝送している。この発明によれば、伝送されたコンフィギュレーションデータによってプログラムされた変復調器の伝送品質に著しい劣化を来さずに、コンフィギュレーションデータの伝送時間を短縮できる。さらに、この発明によれば、多値数の比較的多い１６ＱＡＭのような変調方式において各スライスのコンフィギュレーションビットを伝送特性の異なるビット位置に割り当て伝送するので、等しい伝送時問で伝送されたコンフィギュレーションデータによってプログラムされた変復調器の伝送品質を向上させることができる。
【図面の簡単な説明】
【図１】この発明を適用できるソフトウェア無線通信装置の一例を示すブロック図である。
【図２】ソフトウェア無線通信システム用のソフトウェアをダウンロードするリンクのパケットの構成例、並びに情報データを伝送するリンクのパケットの構成例を示す略線図である。
【図３】ソフトウェア無線通信システムにおいて端末局から基地局に対して伝送するデータのパケットの構成例を示す略線図である。
【図４】パケットの再送処理を示す略線図である。
【図５】ＭＭＡＣ用のＯＦＤＭ復調部の構成例を示すブロック図である。
【図６】ＷＣＤＭＡ用のスペクトラム拡散方式復調部の構成例を示すブロック図である。
【図７】ＦＰＧＡ内部の構成例を示すブロック図である。
【図８】ＣＬＢ内部の構成例を示すブロック図である。
【図９】ＦＰＧＡのＬＵＴとＣＬで設計した９ビット加算器の構成例を示すブロック図である。
【図１０】ＦＰＧＡのＬＵＴとＣＬで設計した３×２ビットの乗算器の構成例を示すブロック図である。
【図１１】ＦＰＧＡのＬＵＴで設計した演算回路の構成例を示すブロック図である。
【図１２】９ビット加算器におけるスライス分割を示すブロック図である。
【図１３】３×２ビット乗算器におけるスライス分割を示すブロック図である。
【図１４】２入力演算回路におけるスライス分割を示すブロック図である。
【図１５】２入力演算回路におけるスライス分割を示すブロック図である。
【図１６】この発明の第１の実施形態におけるコンフィギュレーションデータの伝送系を示すブロック図である。
【図１７】この発明の第２の実施形態におけるコンフィギュレーションデータの伝送系を示すブロック図である。
【図１８】この発明の第３の実施形態におけるコンフィギュレーションデータの伝送系を示すブロック図である。
【図１９】スライス分割数を３とした９ビット加算器の構成を示すブロック図である。
【図２０】スライス分割数を３とした場合のコンフィギュレーションデータの伝送系の一例を示すブロック図である。
【図２１】スライス分割数を３とした場合のコンフィギュレーションデータの伝送系の他の例を示すブロック図である。
【図２２】この発明の第４の実施形態におけるコンフィギュレーションデータの伝送系を示すブロック図である。
【図２３】１６ＱＡＭの信号点配置とシンボルあたり伝送可能な４ビットのビット組み合わせを示す略線図である。
【図２４】この発明の第５の実施形態におけるコンフィギュレーションデータの伝送系を示すブロック図である。
【図２５】この発明の第６の実施形態におけるコンフィギュレーションデータの伝送系を示すブロック図である。
【図２６】この発明の第６の実施形態におけるソフトウェアパケットの構成例を示す略線図である。
【図２７】この発明の第６の実施形態におけるソフトウェアパケットの再送処理シーケンスの例を示す略線図である。
【符号の説明】
1p・・・デマルチプレクサ、1o・・・ソフトウェア変調信号復調部、1q・・・ソフトウェアメモリ、1r・・・ソフトウェア変調部、15a・・・送信機、15b・・・伝送路、15c・・・受信機、１5a-3・・・ＱＰＳＫ変調器、15a-4・・・１６ＱＡＭ変調器
【発明の属する技術分野】
この発明は、ソフトウェア無線技術による無線通信装置、プログラム送信装置およびその方法、並びに無線通信システムに関する。
【０００２】
【従来の技術】
最近、ソフトウェア無線の開発がされつつある。ソフトウェア無線とは、基本的な無線の機能（帯域幅、フィルタリング、変復調、符号化等）をソフトウェアで変更することが可能なシステムについての概念である。ソフトウェア無線の特徴として、リコンフィギュアラビリティ（構成・スペックの変更が可能なこと）およびダウンローダビリティ（プログラム書き換え可能なこと）を挙げることができる。ソフトウェア無線技術で構成された無線機のことがソフトウェア無線機と称される。より具体的には、ソフトウェア無線通信技術では、マイクロプロセッサやＤＳＰ(Digital Signal Processor)のチップまたはＦＰＧＡ(Field Programmable Gate Array)を用いてディジタル無線通信用のプログラマブルな変復調装置を構成し、所望の通信方式の変復調方式を構成するためのソフトウェアを有線または無線によって変復調装置にダウンロードして、種々の使用を同一のハードウェアで柔軟に実現することができる。
【０００３】
例えばソフトウェアをダウンロードすることによって、ＰＨＳ(Personal Handyphone System)や携帯電話、構内ＬＡＮ(Local Area Network)等の異なる無線通信方式を１つの無線通信装置で実現することができれば、ユーザは同一の無線端末装置さえあればその地域の通信方式のプログラムをダウンロードすることによって世界中でサービスを受けられる。端末装置の製造メーカにとっては、ハードウェアを共通化することによって量産が可能となり、製造コストを削減できる。また、無線通信装置の機能を容易に更新できるため、通信事業者にとっては新サービスの追加、機能のバージョンアップ、システム変更、ソフトウェアのミスの訂正等を容易に行える。さらに、無線経由でソフトウェアをダウンロードすることによって、伝搬環境に応じてビットレート、変復調方式、誤り訂正符号化・復号化方式等を柔軟に設定でき、伝搬環境に最適な伝送品質の提供や加入者数の向上を可能にする。
【０００４】
図１は、この発明を適用することが可能なソフトウェア無線装置の一例を示す。アンテナ(1a)から受信された中心周波数ｆｃの信号はアンテナスイッチ（1b）を通り、ローノイズアンプ（1j）に入力される。ローノイズアンプから出力された信号は、受信ミキサ(1k)において、第１局部発振器(1c)の発振周波数ｆ11をミックスされ、中間周波数ｆi の信号に変換される。
【０００５】
中間周波数ｆi に変換された信号は、直交検波器(1l)において、第２局部発振器(1d)の中間周波数ｆ12により直交検波され、アナログベースバンド信号Ｉ、Ｑに変換される。アナログベースバンド信号Ｉ、Ｑは、Ａ／Ｄ変換器(1m)において、ディジタルベースバンド信号Ｉ−Ｄ、Ｑ−Ｄに変換される。ディジタルベースバンド信号Ｉ−Ｄ、Ｑ−Ｄがデマルチプレクサ（1p）に供給される。
【０００６】
デマルチプレクサ（1p）によって、ソフトウェアの伝送パケットまたは情報データの伝送パケットの選択が行われる。ソフトウェアダウンロード時は、Ａ／Ｄ変換器の出力データＩ−ＤとＱ−Ｄがソフトウェア変調信号復調部（1o）で復調される。復調されたプログラムがプログラム可能なベースバンドディジタル変調部（1i）またはプログラム可能なベースバンドディジタル復調部（1n）にダウンロードされる。ダウンロード後にデマルチプレクサ（1p）は、Ａ／Ｄ変換器の出力データＩ−ＤとＱ−Ｄをプログラム可能なベースバンドディジタル復調部（1n）に供給し、プログラムによって決められた所望の復調処理が行われる。
【０００７】
プログラム可能なベースバンドディジタル変調部(1i)およびプログラム可能なベースバンドディジタル復調部(1n)は、一例として、ソフトウェア変調信号復調部(1o)からのプログラムによって、ＯＦＤＭ（orthogonal frequency divisionmultiplexing：直交周波数分割多重）方式の変調および復調の機能と、Ｗ−ＣＤＭＡ(Wideband-CDMA：広帯域符号分割多元接続）方式の変調および復調の機能とが切り替えられるものである。この変復調方式は、マルチモード無線機の一例であって、この発明は、ＧＳＭ(Global System for Mobile Communication:欧州のディジタル自動車・携帯電話の方式）等をプログラムによって実現しても良い。さらに、移動通信に限らず、この発明は、無線ＬＡＮにおける異なる方式、ＩＴＳ(Intelligent Transport System:高度道路交通システム）における異なる方式等に対しても適用可能である。
【０００８】
相手先の局にダウンロードすべきソフトウェアを送信するときはソフトウェアメモリ(1q)に格納されたソフトウェアがソフトウェア変調部(1r)によって変調され、マルチプレクサ(1s)を通ったディジタルＩＱ信号Ｉ−Ｄ,Ｑ−ＤがＤ／Ａ変換器(1h)に入力される。Ｄ／Ａ変換器(1h)は、ディジタルＩＱ信号をアナログ信号に変換する。情報ビットを送信するときは、変調データビットをプログラム可能なベ一スバンドディジタル変調部(1i)によって所望の変調方式で変調する。変調部(1i)の出力がマルチプレクサ(1s)を通り、ディジタルベースバンド信号Ｉ−Ｄ，Ｑ−ＤとしてＤ／Ａ変換器(1h)に入力される。なお、ソフトウェアメモリ(1q)およびソフトウェア変調部(1r)は、基地局に限らず、端末局が有することも可能である。
【０００９】
アナログ信号は、直交変調器(1g)において、第２局部発振器(1d)の発振周波数ｆ12により直交変調され、中間周波数ｆｉ（＝ｆ12）の信号に変換される。中間周波数ｆｉに変調された信号は、送信ミキサ(1f)において、第１局部発振器(1c)の周波数ｆ11により、周波数ｆc （＝ｆ12＋ｆ11）の信号に変換される。
【００１０】
周波数ｆｃに変換されたＯＦＤＭ変調信号は、パワーアンプ(1e)において、所定の送信電力に増幅される。増幅された信号は、アンテナスイッチ(1b)を介して、アンテナ(1a)に供給され、送信される。ＭＭＡＣ(Mu1timedia mobi1e accesscommunication system)やＷＣＤＭＡ(Wideband code division mu1tip1e access)のような広帯域のスペクトラムを使用する移動体無線通信においては、Ａ／Ｄ変換器(1m)とＤ／Ａ変換器(1h)のサンプリング周波数が数十ＭＳＰＳ(Mega samples per second)となる。
【００１１】
図２は、ソフトウェア無線通信システム用のソフトウェアを無線ダウンロードするリンクのパケットの構成例、並びに情報データを伝送するリンクのパケットの構成例を示す。このリンクは、基地局から端末局へのダウンリンクである。パケットは、ソフトウェアを伝送するパケット(2a-1,2a-2,...,2a-k)と情報データを伝送する情報パケット(2b-1,2b-2,...,2b-n)から構成される。
【００１２】
ソフトウェアパケットは、プリアンブル(2c)およびソフトウェア(2d)から構成される。ソフトウェア(2d)は、エラー検出のために付加されたＣＲＣ(Cyc1ic redundancy check)のためのデータ(2e)とマイクロプロセッサ（あるいはＤＳＰ）に入力するプログラムまたはＦＰＧＡを再構成するためのコンフィギュレーションデータ(2f)から構成される。情報パケットは、プリアンブル(2g)と情報シンボル(2h-1,2h-2,...,2h-m)から構成される。
【００１３】
受信したデータに対して、既知信号であるプリアンブルが検出され、検出に基づいてパケットタイミング同期、周波数同期、伝送路等化がなされる。受信したソフトウェアに対してはＣＲＣで誤り検出を行う。誤りが検出された場合はそのパケットは破棄して再送を要求する。誤りが検出されない場合のみ、プログラムを復調して、ＡＣＫ信号（アクノリッジ信号）を送信して次のパケットの送信を促す。全プログラムが復調されたら、復調されたプログラムをベースバンドディジタル信号変調部(1i)および復調部(1n)にダウンロードし、所望の変復調方式に設定する。情報パケットを受信し、プリアンブル(2g)に対してパケットタイミング同期、周波数同期、伝送路等化を行った後に、情報パケット情報シンボル(2h-1,2h-2,...,2h-m)に対して設定された復調方式で情報データの復調が行われる。
【００１４】
図３は、ソフトウェア無線通信システムにおいて、ソフトウェアがダウンロードされた変調部によって、端末局から基地局に対して伝送するリンク（アップリンク）のパケットの構成例を示す。パケット(3a-1,3a-2,...,3a-n)は、既知信号であるプリアンブル(3b)と情報データ(3c)から構成される。情報データ(3c)は、情報シンボル(3d-1,3d-2,....,3d-m)から構成される。受信側では、プリアンブルの検出に基づいて、パケットタイミング同期、周波数同期、伝送路等化がなされ、その後に情報シンボルの復調が行われる。
【００１５】
図４は、ソフトウェア無線通信システムのパケット再送処理例を示す。ソフトウェア無線通信システムにおいては、ソフトウェアがダウンロードされた変復調部によって本来伝送すべき情報データの変復調が行われる。無線伝送路によって発生したソフトウェアのエラーに起因して変復調部に故障が生じる可能性がある。したがって、ソフトウェアの無線伝送パケットに対してはＣＲＣによるエラー検出が行われ、エラーフリー（エラー無し）となるまで何度も再送処理が行われる。
【００１６】
例えばソフトウェア送信局からは最初のソフトウェアパケット１(4a)を送信する。受信したパケットに対してＣＲＣによるエラー検出が行われ、エラーが検出されたら、送信局に対してエラーが検出されなくなるまで再送要求信号(4b)を送信する。図４は、２回の再送要求を行った後に送信されたソフトウェアパケット１(4e)でエラーフリーとなる例であるので、同一のパケット(4a,4c,4e)を３回再送している。エラーフリーとなった後では、ＡＣＫ信号(4f)をソフトウェアの送信側に対して送信する。
【００１７】
これらの動作を繰り返した後に最終のソフトウェアパケットｋ(4k)を受信し、全てのソフトウェアの復調が完了する。復号したソフトウェアがプログラム可能な変復調部にダウンロードされ、所望の変復調処理が可能となる。最終のソフトウェアパケットｋ(4k)に対するＡＣＫ信号(41)を送信したのちに、情報パケット(4m,4n,....,4o)が伝送される。
【００１８】
次に、図１のプログラム可能なベースバンドディジタル復調部(1n)の処理内容について説明する。一般的に変調部よりも復調部の処理が複雑であるので、復調部のみを説明する。一例として、広帯域のスペクトラムを使用する移動体無線通信システムであるＭＭＡＣとＷＣＤＭＡの復調部の構成について説明する。
【００１９】
図５は、ＭＭＡＣ用のＯＦＤＭ復調部の構成例を示す。入力されたディジタルベースバンド信号Ｉ−ＤとＱ−Ｄは、まず、パケットタイミング同期部(5a)でパケットのタイミング同期を得た後に、キャリア周波数同期部(5b)でキャリア周波数を同期させ、メモリ(5c)にてデータを書き込んだ後に、ＦＦＴ（fast Fourier transform）(5d)によって周波数領域に変換を行う。サブキャリア数をＮＦＦＴとすれば、ＦＦＴ(5d)において、ＮＦＦＴ点の高速フーリエ変換をされ、すなわちＮＦＦＴ点のパラレル受信データに復調される。その後に等化器(5e)によって伝送路等化が行われて誤り訂正符号復号化器(5f)によって誤りビットの訂正を行い復調ビットとして出力する。
【００２０】
図６は、ＷＣＤＭＡ用のスペクトラム拡散方式復調部の構成例を示す。入力されたディジタルベースバンド信号Ｉ−ＤとＱ−Ｄは、まず、パケットタイミング同期部(6a)でパケットのタイミング同期を得た後に、キャリア周波数同期部(6b)でキャリア周波数を同期させる。メモリ(6c)にてデータを書き込んだ後に、逆拡散・等化部(6d)によって所定の拡散符号を用いて逆拡散と伝送路等化が行われる。逆拡散・等化部(6d)の出力が誤り訂正符号復号化器(6e)に供給され、復号化器(6e)によって誤りビットの訂正がなされ、復調ビットが出力される。
【００２１】
上述の図５および図６に示したような復調部においては、数十ＭＳＰＳのレートで入力されるサンプリングデータに対して実時問でＦＦＴ、逆拡散、等化器等の処理を行う必要がある。ソフトウェア無線通信システムにおいては、これらの処理をプログラム可能なハードウェアで実現する。プログラマブルデバイスとして数百ＭＨｚのクロックで動作する超高速な汎用マイクロプロセッサの使用も考えられる。しかしながら、消費電力がクロック周波数に依存するために、電池で動作するような実用的な携帯情報端末装置の設計は困難である。
【００２２】
プログラマブルデバイスとして、ＦＰＧＡを用いることによって、比較的低消費電力で、かつ高速な復調用の信号処理ハードウェアが実現できる。１００万ゲートを超える大規模なＦＰＧＡも市場に出始めているため、１４０万ゲートを超えるＭＭＡＣ用のＯＦＤＭ ＬＳＩの機能も数個のＦＰＧＡを用いれば十分に実現可能である。但し、ＦＰＧＡを所望の機能にプログラムするためにはＦＰＧＡ内部の再構成可能な論理回路の機能、および論理回路間の結線等をプログラムするためのコンフィギュレーションデータが必要となる。前述したＭＭＡＣ用のＯＦＤＭ ＬＳＩをプログラムするためには８Ｍビットものコンフィギュレーションデータが必要となる。
【００２３】
この明細書の説明では、「ソフトウェア」または「プログラム」という用語にはＦＰＧＡの機能を定義するコンフィギュレーションデータも含まれる。
【００２４】
べースバンド処理部を構成するＦＰＧＡについて説明する。図７にＦＰＧＡの内部構成を示す。まず、ＦＰＧＡチップ(7a)には、外部からコンフィギュレーションデータが供給され、コンフィギュレーションメモリ(7c)に書き込まれる。このデータによって各部の回路の機能がプログラムされる。
【００２５】
プログラム可能な論理回路ブロックであるＣＬＢ(Configurab1e 1ogic b1ock)(7g)は、対応するコンフィギュレーションデータによって、ユーザが所望する小規模な論理回路に構成できる。ＩＯＢ(Input/output b1ocks)(7d)はチップ外とチップ内の信号のインタフェース回路であり、一種の電流増幅器でもある。対応するコンフィギュレーションデータによって所定の論理振幅電圧に設定され、外部論理電圧を内部の論理電圧に変換する機能を有する。ＲＣ(Routing channe1)(7e)は各ブロックを接続するデータバスであり、ＣＬＢ間とＩＯＢ間またはＣＬＢとＩＯＢ間のデータ転送が行われる。プログラム可能なスイッチであるＰＳＭ(Programmab1e switch matrix)(7f)とＣＢ(Connection Block)(7h)は、マトリクス状に配置され、ＲＣ間の接続を対応コンフィギュレーションデータに応じて設定し、各ブロック間でのデータの授受を可能とする。
【００２６】
図８は、ＣＬＢの内部構成例を示す。ＣＬＢは、４入力１出力のＬＵＴ(Look-up tab1e)(8a,8b)および、３入力１出力のＬＵＴ(8c)、キャリ生成用専用のプログラム可能な論理回路であるＣＬ(Carry 1ogic)(8d,8e)、９個のマルチプレクサ(8f,8g,8h,8i,8j,8k,81,8m,8n)と２個のレジスタ(8o,8p)から構成される。ＣＬＢはＳＲＡＭであり、入力はアドレスに相当する。４入力と３入力のＣＬＢに対して、それぞれ１６ビットと８ビットのコンフィギュレーションデータをダウンロードして任意の論理回路を構成することができる。［表１］に４入力のＬＵＴの真理値表の例を示す。
【００２７】
【表１】
ＣＬは、対応するコンフィギュレーションデータによって、あらかじめ定義されているいくつかの論理回路の一つを実現できる。また、各マルチプレクサの制御用信号もコンフィギュレーションデータによって設定される。種々のコンフィギュレーションデータをＣＬＢに与えることによって、レジスタを含む所望の論理回路を実現することができる。
【００２９】
以上のように、図７で示したコンフィギュレーションメモリからＩＯＢ，ＰＳＭ，ＣＢ，ＣＬＢにコンフィギュレーションデータを供給することによって所望の仕様の論理回路をＦＰＧＡによって実現できる。
【００３０】
ＦＰＧＡのブロックを使用して設計した加算器、乗算器、および、任意の２入力演算回路を以下に説明する。説明を簡単にするために、以下では、特に言及しない場合は、ＬＵＴの内容とＣＬ設定データをコンフィギュレーションデータと呼ぶことにする。
【００３１】
図９は、ＦＰＧＡのＬＵＴとＣＬで設計した９ビット加算器の構成例を示す。桁上げ信号が下位ビットから伝播するリップルキャリ型加算器である。２の補数で表現された入力データバスのビットａ8-ａ0とｂ8−ｂ0はまず初段のＬＵＴ(9a-1,9a-2,9a-3,9a-4,9a-5,9a-6,9a-7,9a-8,9a-9,9a-10)に入力される。ＬＵＴ(9a-1)はオーバフローが発生したことを表す制御信号を生成する。それ以外のＬＵＴは、重みの等しい２つのビットのデータと下位ビットからの桁上げ信号との和を計算する。
【００３２】
ＣＬ(9b-1,9b-2,9b-3,9b-4,9b-5,9b-6)は、入力データバスの対応する各ビットにおける桁上げ信号の生成と下位ビットから上位ビットヘの桁上げ信号の伝播を行う。最終段のＬＵＴ(9c-1,9c-2,9c-3,9c-4,9c-5,9c-6,9c-7,9c-8)では和出力に対する２の補数表現に対応した符号処理とオーバフロー時の飽和処理が行われる。この例以外にも種々の加算器のアルゴリズムが提案されている。
【００３３】
図１０は、ＦＰＧＡのＬＵＴとＣＬを使用して設計した３×２ビットの乗算器の構成例を示す。２の補数で表現された入力データａ2,ａ1,ａ0とｂ1，ｂ0は、それぞれ対応するＬＵＴ(10a-1,10a-2,10a-3)、ＬＵＴ(10a-5,10a-6)およびＣＬ(10b-1,10b-2,10b-3)によって絶対値に変換される。ＬＵＴ(1Oa-4)によって積の符号が決定する。絶対値の各ビットａ'2，ａ'1，ａ0'とｂ'1，ｂ'0がＬＵＴ(10c-1,10c-2,...,10c-6)に供給され、ＬＵＴ(10c-1,10c-2,...,10c-6)によって部分積の計算が行われる。部分積はＬＵＴ(10d-1,10d-2,10d-3)、ＣＬ(1Oe-1,10e-2)、ＬＵＴ(10f-1,10f-2,...,10f-5)およびＣＬ(10g-1,10g-2,10g-3,10g-4)から構成された加算木で加算されて積が算出される。
【００３４】
任意の２入力演算回路をＬＵＴによって設計する。表２は、データの語長が１２ビットの２入力１出力演算回路の真理値表の例を［表２］として示す。
【００３５】
【表２】
図１１は、この真理値表に基づいてＬＵＴによって設計した演算回路の構成例を示す。入力データのビット数の合計が２４ビットであるため、２４入力１出力の論理回路を１２個用意すれば実現可能である。出力ビットｃ11（ＭＳＢ）,ｃ10,...,ｃ0（ＬＳＢ）は、論理回路(1111,1110,...,110)によって算出される。各論理回路は、２４ビットのデータを入力する８個のＬＵＴ(11a-1,11a-2,11a-3,11a-4,11a-5,11a-6,11a-7,11a-8)から構成される。
【００３７】
真理値表（表２）を満足するようにコンフィギュレーションデータが各論理回路の各ＬＵＴに書き込まれる。図１１に示した構成は、ＬＵＴを直接的に木状に接続して設計したため、ＬＵＴの個数が最大の例である。真理値表の内容によっては、論理式の簡単化を行うことによってＬＵＴの数を削減することが可能である。
【００３８】
図５と図６中に示したタイミング同期部(5a,6a), キャリア周波数同期部(5b,6b)、ＦＦＴ(5d)、逆拡散・等化部(6d)においては、主に相関演算がなされ、ＯＦＤＭの伝送路等化(5e)の処理では除算が行われる。すなわち、ＦＰＧＡ上で処理回路を構成するためには、乗算器、加算器、および除算器が必要となる。入力データは数十ＭＨｚのサンプリングレートで入力され、実時間で演算を行う必要がある。ＦＰＧＡのＬＵＴやＣＬで構成した演算回路の演算時間が数十ｎｓｅｃであると仮定すれば、ハードウェアを時分割的に共有することは困難であり、各処理部毎にそれぞれの演算回路が必要となる。したがって、ベースバンドの変復調処理全体を構成するためには、膨大な数のＬＵＴやＣＬが必要である。例えば、ＭＭＡＣ用のＦＦＴのみをＦＰＧＡ上で実現するには２３００個以上のＬＵＴと同数程度のＣＬが必要である。これらをプログラムするための大量のコンフィギュレーションデータが必要となる。さらに、ＭＭＡＣ用のＯＦＤＭの変復調ＬＳＩは１４０万ゲート以上の規模であるから、これをＦＰＧＡで構成すると仮定すれば、８Ｍビット以上のコンフィギュレーションデータが必要となる。
【００３９】
【発明が解決しようとする課題】
図４に示したように、従来のソフトウェアの無線ダウンロード手法においては、受信したソフトウェアに対してＣＲＣを行い、エラーフリーが確認された後にプログラマブルデバイスにダウンロードが行われる。誤りが検出された場合はエラーフリーになるまで再送要求が行われる。この手法は、劣悪な伝搬環境下においては、エラーフリーに到達するまで膨大な量のコンフィギュレーションデータを何度も再送する必要があり、ダウンロードが完了するまでに膨大な時問が費やされる。
【００４０】
コンフィギュレーションデータのダウンロード時間が増大すれば、図２のパケット構成図に示されるような本来伝送すべき情報データの伝送効率は劣化する。また、時々刻々と変動する伝搬路環境に応じて最適な機能を無線ダウンロードして実現する適応伝送方式においては、機能を実現するためのコンフィギュレーションデータの伝送は速やかに行われる必要がある。再送をともなう伝送方式では、無線ダウンロードが完了するまでに伝搬環境が激変してしまい、ダウンロード完了後の伝搬環境に最適な機能をＦＰＧＡ上で実現できない。したがって、ソフトウェア無線通信システムの特長を活用するにはＦＰＧＡのコンフィギュレーションデータを含めたソフトウェアの高効率な無線伝送・ダウンロード手法の確立が必須である。
【００４１】
したがって、この発明の目的は、ＦＰＧＡのコンフィギュレーションデータのようなプログラムの伝送効率を向上させることができる無線通信装置、プログラム送信装置およびその方法、並びに無線通信システムを提供することにある。
【００４２】
【課題を解決するための手段】
上述した課題を解決するために、請求項１の発明は、ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置において、
プログラム可能な論理回路で構成された２進数演算回路の論理回路がその入出力の各ビットに対応する２のべき乗の重みの大きさによって少なくとも第１および第２の二つのグループに分割され、
重みの大きい第１のグループの論理回路に対する第１のプログラムがビット誤りが少ない第１の方式で変調されて伝送され、重みの小さい第２のグループの論理回路に対するプログラムが伝送効率が優れた第２の方式で変調されて伝送されるようにした無線通信装置である。
【００４３】
請求項３の発明は、ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置において、
プログラム可能な論理回路で構成された２進数演算回路の論理回路がその入出力の各ビットに対応する２のべき乗の重みの大きさによって少なくとも第１および第２の二つのグループに分割され、
重みの大きい第１のグループの論理回路に対する第１のプログラムは、誤り訂正能力の高い符号化方式を用いて伝送され、重みの小さい第２のグループの論理回路に対する第２のプログラムは、符号化率の高い符号化方式を用いて伝送されるようにした無線通信装置である。
【００４４】
請求項４の発明は、ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置において、
プログラム可能な論理回路で構成された２進数演算回路の論理回路がその入出力の各ビットに対応する２のべき乗の重みの大きさによって少なくとも第１および第２の二つのグループに分割され、
重みの大きい第１のグループの論理回路に対する第１のプログラムが低速なシンボルレートで変調されて伝送され、重みの小さい第２のグループの論理回路に対するプログラムが高速なシンボルレートで変調して伝送されるようにした無線通信装置である。
【００４５】
請求項５の発明は、ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置において、
プログラム可能な論理回路が演算回路と非演算回路に分割され、演算回路に対する一部の第１のプログラムは、再送処理を施さずに伝送され、演算回路の一部および非演算回路に対する第２のプログラムは再送処理を施して信頼性を高めて伝送されるようにした無線通信装置である。
【００４６】
請求項７の発明は、ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置において、
プログラム可能な論理回路で構成された２進数演算回路の論理回路がその入出力の各ビットに対応する２のべき乗の重みの大きさによって少なくとも第１および第２の二つのグループに分割され、
重みの大きい第１のグループの論理回路に対する第１のプログラムは、第１の変調方式、第１の誤り訂正符号および第１のシンボルレートの内の２以上を組み合わせた伝送方式で伝送され、
重みの小さい第２のグループの論理回路に対する第２のプログラムは、第２の変調方式、第２の誤り訂正符号および第２のシンボルレートの内の２以上を組み合わせた伝送方式で伝送され、
第１の変調方式は、第２の変調方式に比して誤りが少ないものとされ、
第１の誤り訂正符号は、第２の誤り訂正符号に比して誤り訂正能力の高いものとされ、
第１のシンボルレートは、第２のシンボルレートに比して低いものとされた無線通信装置である。
【００４７】
請求項８の発明は、ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置において、
プログラム可能な論理回路で構成された２進数演算回路の論理回路がその入出力の各ビットに対応する２のべき乗の重みの大きさによって少なくとも第１および第２の二つのグループに分割され、
第１および第２のプログラムが比較的値数の多い変調方式を使用して伝送され、
重みの大きい第１のグループのプログラムは、変調方式の平均誤り率よりも優れた伝送が可能なビット位置に割り当てられ、重みが小さい第２のグループのプログラムは、変調方式の平均誤り率よりも劣った伝送特性を有するビット位置に割り当てられる無線通信装置である。
【００４８】
請求項１２の発明は、ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置に対してプログラムを送信する送信方法において、
プログラム可能な論理回路で構成された２進数演算回路の論理回路がその入出力の各ビットに対応する２のべき乗の重みの大きさによって少なくとも第１および第２の二つのグループに分割され、
重みの大きい第１のグループの論理回路に対する第１のプログラムをビット誤りが少ない第１の方式で変調し伝送し、重みの小さい第２のグループの論理回路に対するプログラムを伝送効率が優れた第２の方式で変調して伝送するようにしたプログラム送信装置である。請求項２２の発明は、このようにプログラムを送信する方法である。
【００４９】
請求項１４の発明は、ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置に対してプログラムを送信する送信装置において、
プログラム可能な論理回路で構成された２進数演算回路の論理回路がその入出力の各ビットに対応する２のべき乗の重みの大きさによって少なくとも第１および第２の二つのグループに分割され、
重みの大きい第１のグループの論理回路に対する第１のプログラムを誤り訂正能力の高い符号化方式を用いて伝送し、重みの小さい第２のグループの論理回路に対する第２のプログラムを符号化率の高い符号化方式を用いて伝送するようにしたプログラム送信装置である。請求項２４の発明は、このようにプログラムを送信する方法である。
【００５０】
請求項１５の発明は、ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置に対してプログラムを送信する送信装置において、
プログラム可能な論理回路で構成された２進数演算回路の論理回路がその入出力の各ビットに対応する２のべき乗の重みの大きさによって少なくとも第１および第２の二つのグループに分割され、
重みの大きい第１のグループの論理回路に対する第１のプログラムを低速なシンボルレートで変調して伝送し、重みの小さい第２のグループの論理回路に対するプログラムを高速なシンボルレートで変調して伝送するようにしたプログラム送信装置である。請求項２４の発明は、このようにプログラムを送信する方法である。
【００５１】
請求項１６の発明は、ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置に対してプログラムを送信する送信装置において、
プログラム可能な論理回路が演算回路と非演算回路に分割され、演算回路に対する一部の第１のプログラムを再送処理を施さずに伝送し、演算回路の一部および非演算回路に対する第２のプログラムを再送処理を施して信頼性を高めて伝送するようにしたプログラム送信装置である。請求項２６の発明は、このようにプログラムを送信する方法である。
【００５２】
請求項１８の発明は、ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置に対してプログラムを送信する送信装置において、
プログラム可能な論理回路で構成された２進数演算回路の論理回路がその入出力の各ビットに対応する２のべき乗の重みの大きさによって少なくとも第１および第２の二つのグループに分割され、
重みの大きい第１のグループの論理回路に対する第１のプログラムを第１の変調方式、第１の誤り訂正符号および第１のシンボルレートの内の２以上を組み合わせた伝送方式で伝送し、
重みの小さい第２のグループの論理回路に対する第２のプログラムを第２の変調方式、第２の誤り訂正符号および第２のシンボルレートの内の２以上を組み合わせた伝送方式で伝送し、
第１の変調方式は、第２の変調方式に比して誤りが少ないものとされ、
第１の誤り訂正符号は、第２の誤り訂正符号に比して誤り訂正能力の高いものとされ、
第１のシンボルレートは、第２のシンボルレートに比して低いものとされたプログラム送信装置である。請求項２８の発明は、このようにプログラムを送信する方法である。
【００５３】
請求項１９の発明は、ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置に対してプログラムを送信する送信装置において、
プログラム可能な論理回路で構成された２進数演算回路の論理回路がその入出力の各ビットに対応する２のべき乗の重みの大きさによって少なくとも第１および第２の二つのグループに分割され、
第１および第２のプログラムを比較的値数の多い変調方式を使用して伝送し、重みの大きい第１のグループのプログラムを変調方式の平均誤り率よりも優れた伝送が可能なビット位置に割り当て、重みが小さい第２のグループのプログラムを変調方式の平均誤り率よりも劣った伝送特性を有するビット位置に割り当てるプログラム送信装置である。請求項２９の発明は、このようにプログラムを送信する方法である。
【００５４】
請求項３２の発明は、ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置と、無線通信装置に対してプログラムを送信する送信装置とからなる無線通信システムにおいて、
無線通信装置は、プログラム可能な論理回路で構成された２進数演算回路の論理回路がその入出力の各ビットに対応する２のべき乗の重みの大きさによって少なくとも第１および第２の二つのグループに分割され、
送信装置は、重みの大きい第１のグループの論理回路に対する第１のプログラムをビット誤りが少ない第１の方式で変調し伝送し、重みの小さい第２のグループの論理回路に対するプログラムを伝送効率が優れた第２の方式で変調して伝送するようにした無線通信システムである。
【００５５】
請求項３３の発明は、ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置と、無線通信装置に対してプログラムを送信する送信装置とからなる無線通信システムにおいて、
無線通信装置は、プログラム可能な論理回路で構成された２進数演算回路の論理回路がその入出力の各ビットに対応する２のべき乗の重みの大きさによって少なくとも第１および第２の二つのグループに分割され、
送信装置は、重みの大きい第１のグループの論理回路に対する第１のプログラムを誤り訂正能力の高い符号化方式を用いて伝送し、重みの小さい第２のグループの論理回路に対する第２のプログラムを符号化率の高い符号化方式を用いて伝送するようにした無線通信システムである。
【００５６】
請求項３４の発明は、ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置と、無線通信装置に対してプログラムを送信する送信装置とからなる無線通信システムにおいて、
無線通信装置は、プログラム可能な論理回路で構成された２進数演算回路の論理回路がその入出力の各ビットに対応する２のべき乗の重みの大きさによって少なくとも第１および第２の二つのグループに分割され、
送信装置は、重みの大きい第１のグループの論理回路に対する第１のプログラムを低速なシンボルレートで変調して伝送し、重みの小さい第２のグループの論理回路に対するプログラムを高速なシンボルレートで変調して伝送するようにした無線通信システムである。
【００５７】
請求項３５の発明は、ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置と、無線通信装置に対してプログラムを送信する送信装置とからなる無線通信システムにおいて、
無線通信装置は、プログラム可能な論理回路が演算回路と非演算回路に分割され、
送信装置は、演算回路に対する一部の第１のプログラムを再送処理を施さずに伝送し、演算回路の一部および非演算回路に対する第２のプログラムを再送処理を施して信頼性を高めて伝送するようにした無線通信システムである。
【００５８】
請求項３６の発明は、ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置と、無線通信装置に対してプログラムを送信する送信装置とからなる無線通信システムにおいて、
無線通信装置は、プログラム可能な論理回路で構成された２進数演算回路の論理回路がその入出力の各ビットに対応する２のべき乗の重みの大きさによって少なくとも第１および第２の二つのグループに分割され、
送信装置は、重みの大きい第１のグループの論理回路に対する第１のプログラムを第１の変調方式、第１の誤り訂正符号および第１のシンボルレートの内の２以上を組み合わせた伝送方式で伝送し、
重みの小さい第２のグループの論理回路に対する第２のプログラムを第２の変調方式、第２の誤り訂正符号および第２のシンボルレートの内の２以上を組み合わせた伝送方式で伝送し、
第１の変調方式は、第２の変調方式に比して誤りが少ないものとされ、
第１の誤り訂正符号は、第２の誤り訂正符号に比して誤り訂正能力の高いものとされ、
第１のシンボルレートは、第２のシンボルレートに比して低いものとされた無線通信システムである。
【００５９】
請求項３７の発明は、ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置と、無線通信装置に対してプログラムを送信する送信装置とからなる無線通信システムにおいて、
無線通信装置は、プログラム可能な論理回路で構成された２進数演算回路の論理回路がその入出力の各ビットに対応する２のべき乗の重みの大きさによって少なくとも第１および第２の二つのグループに分割され、
送信装置は、第１および第２のプログラムを比較的値数の多い変調方式を使用して伝送し、
重みの大きい第１のグループのプログラムを変調方式の平均誤り率よりも優れた伝送が可能なビット位置に割り当て、重みが小さい第２のグループのプログラムを変調方式の平均誤り率よりも劣った伝送特性を有するビット位置に割り当てる無線通信システムである。
【００６０】
この発明では、プログラム可能な論理回路に対するプログラムを重要度に応じて伝送方式を異ならせる。すなわち、プログラムのエラーの影響が大きいものとそうでないものとに分け、エラーの影響が大きいものについては、伝送時にエラーが発生しにくいように伝送し、エラーの影響が相対的に小さいものについては、伝送効率を重視して伝送する。
【００６１】
【発明の実施の形態】
以下、この発明の実施形態について説明する。この発明の理解の容易のために、最初にプログラム可能な論理回路例えば演算回路について説明する。一般的に、ＦＦＴ、相関器、ディジタルフィルタ等のディジタル無線通信用の主要な信号処理回路は２進数演算に基づく加算器、減算器、乗算器で構成されている。ＦＰＧＡではこれらの演算回路は多数のＬＵＴを使用して構成される。２進数系に基づく演算器ならば、データバスの各ビットには２のべき乗の重みが付けられている。データバスの各ビットはＬＵＴの入出力に接続されている。
【００６２】
無線伝送されたコンフィギュレーションデータには、誤りビットが発生する。その誤りビットによって演算結果に誤差が発生する。ＬＵＴの扱うビットに付けられている重みによって演算結果に及ぼす影響が異なる。誤りビットの個数と位置が同じ１６ビットのコンフィギュレーションデータを有する４入力１出力のＬＵＴが演算器の入出力バスのＬＳＢに接続されていた場合、データのダイナミックレンジに対して演算誤差が小さいために、演算誤差の影響は小さい。
【００６３】
しかしながら、ＬＵＴが演算器の入出力バスのＭＳＢに接続されていた場合、データのダイナミックレンジに対して演算誤差が比較的大きくなるために、演算誤差が結果に対して著しい影響を与える。すなわち、ＬＵＴのコンフィギュレーションデータの誤りがコンフィギュレーションデータでプログラムされた通信装置の伝送品質、例えば、ＢＥＲ(Bit error rate)に与える影響は、コンフィギュレーションデータの誤りを含むＬＵＴが２進数のどの桁に対する処理を行っているかによって異なる。
【００６４】
例えば、図９に示した９ビット加算器であれば、入出力のデータバスの各ビットにはＬＳＢからＭＳＢについてそれぞれ２0，２1，２2，２3，２4，２5，２6，２7，−２8の重みが付けられている。和出力データバスのＬＳＢに接続されたＬＵＴ(9c-8)とＭＳＢに接続されたＬＵＴ(9a-2)に着目すれば、両ＬＵＴのコンフィギュレーションデータに同様の誤りビットが発生していた場合、和の出力データバスに発生する誤差の最大値はそれぞれ２0と−２8となり、ＭＳＢに接続されたＬＵＴ(9a-2)のコンフィギュレーションデータの誤りビットの及ぼす影響が大きい。復調器の回路の一部であれば、ＢＥＲに及ぼす影響も同様に大きい。
【００６５】
このような点を考慮して、この発明においては、演算器のオペランドのデータバスを複数のグループに分割する。説明を簡単にするために、データバスのビットに接続されているＬＵＴを２つのスライスに分割する。ＭＳＢ側のＬＵＴ群とＣＬ群をＭＳＢスライスと呼び、ＬＳＢ側のＬＵＴ群とＣＬ群をＬＳＢスライスと呼ぶことにする。広義の意味としてスライスは、ＬＵＴとＣＬのコンフィギュレーションデータをも含むものとする。例えば、両スライスの入出力データビットの重みを比較すればＭＳＢスライスに属するＬＵＴの扱うビットの重みのほうが大きい。すべてのＬＵＴのコンフィギュレーションデータに同じ確率で誤りが発生したと仮定すると、ＭＳＢスライスに属するＬＵＴのほうが、ＬＳＢスライスに属するＬＵＴよりも演算結果の誤差が大きく、復調器のＢＥＲを劣化させる影響は大きい。
【００６６】
したがって、ＭＳＢスライスに対してはビット誤りが発生し難い伝送特性の優れた伝送方式を適用し、一方、ＬＳＢスライスに対しては伝送特性が劣っても伝送効率の優れた伝送方式を適用する。このように、両スライスに対して伝送方式を使い分けることによって全体のシンボル数を減少できるため伝送時間を削減できる。以下、この発明を上述したいくつかの演算回路に適用した場合のスライス分割について説明する。
【００６７】
図１２は、９ビット加算器において、オペランド入力と和出力のデータパスに対して、ＬＵＴをＭＳＢスライスとＬＳＢスライスに分割した例を示す。ＣＬのコンフィギュレーションデータを１６ビットと仮定する。オペランド側と和側でのＭＳＢスライスに属するＬＵＴの数をそれぞれ、６個と３個とすれば、ＬＳＢスライスに属するＬＵＴの数は、それぞれ４個と５個とである。ＣＬについてはＭＳＢスライスとＬＳＢスライスに属する数はいずれも３個である。コンフィギュレーションデータのビット数は、それらの個数にＬＵＴとＣＬのコンフィギュレーションデータのビット数である１６を掛けた値となる。
【００６８】
ＭＳＢスライスのコンフィギュレーションビットは１２×１６＝１９２ビットとなり、ＬＳＢスライスのコンフィギュレーションビットは１２×１６＝１９２ビットとなる。
【００６９】
図１３は、図１０に示した３×２ビットの乗算器についてスライス分割を行った場合の構成例を示す。図１３において、ＭＳＢスライスに割り当てられるＬＵＴおよびＣＬは、ブロック内のこれらの文字に対して下線を付して示す。一方、ＬＳＢスライスに対して割り当てられるＬＵＴおよびＣＬは、ブロック内のこれらの文字に対して下線を付さないで示す。絶対値への変換を行うＬＵＴを入力バスのａ2,ａ1,ａ0とｂ1,ｂ0に対してＭＳＢから、それぞれ２個と１個づつのＬＵＴ(13a-1,13a-2,13a-5)をＭＳＢスライスに割り当てる。さらに積の符号を出力するＬＵＴ(13a-4)、部分積を演算するＬＵＴ(13c-1,13c-2,13c-3)、加算木のＬＵＴ(13d-1,13d-2)、ＣＬ(13e-1)、ＬＵＴ(13f-1,13f-2,13f-3)、およびＣＬ(13g-1,13g-2,13g-3)をＭＳＢスライスに割り当てる。ＭＳＢスライスに属するＬＵＴとＣＬのコンフィギュレーションデータが１８×１６＝２８８ビットとなる。ＬＳＢスライスについては、コンフィギュレーションデータが１１×１６＝１７６ビットとなる。
【００７０】
図１４および図１５は、図１１に示した任意の２入力演算回路に対してスライスを行った場合の構成例を示す。作図スペースの制約によって、本来は一つの図を図１４および図１５の二つに分割している。図１４および図１５において、ＭＳＢスライスに割り当てられるＬＵＴおよびＣＬは、ブロック内のこれらの文字に対して下線を付して示す。一方、ＬＳＢスライスに対して割り当てられるＬＵＴおよびＣＬは、ブロック内のこれらの文字に対して下線を付さないで示す。図１４に示すように、ＭＳＢであるｃ11を出力する論理回路(1411)内の全てのＬＵＴ(14a-1,14a-2,...,14a-8)のコンフィギュレーションデータをＭＳＢスライスに割り当てる。ｃ10を出力する論理回路(1410)内のＬＵＴにおいては、入力データバスのＭＳＢビットに近いＬＵＴ(14b-1,14b-2,14b-4,14b-5,14b-7,14b-8)のコンフィギュレーションデータをＭＳＢスライスに割り当てる。図１５に示すように、ＬＳＢのｃ0を出力する論理回路(140)についてはＭＳＢビットを扱うＬＵＴ(14c-1,14c-4)およびデータパスの中問に存在するＬＵＴ(14c-7,14c-8)のコンフィギュレーションデータをＭＳＢスライスに割り当てる。
【００７１】
前述した例は主として演算回路であるが、演算回路以外のクロック信号を扱う回路、機能を決定する制御信号を生成または受信する回路、ＣＬＢ間の接続を決定するＰＭＳとＣＢの制御信号、ＣＬＢ内のマルチプレクサ制御信号および、ビット単位で論理演算を行いかつ高い信頼性が要求される誤り訂正符号の符号化または復号化回路等を構成するためのコンフィギュレーションデータに対しても、この発明を適用することができる。演算回路以外の回路を構成するためのコンフィギュレーションデータに対してこの発明を適用した実施形態については後述する。
【００７２】
また、コンフイギュレーションテータの伝送時問が等しくともコンフィギュレーションデータの誤りを減少させれば、ダウンロードされたハードウェアの故障率を減らせ信頼性を向上できる。この手法もコンフィギュレーションデータの伝送効率を向上できる手法として後述する。
【００７３】
以下に分割した各スライスのコンフィギュレーションデータに対してこの発明を適用した複数の実施形態について説明する。
【００７４】
この発明の第１の実施形態は、各スライスに対して異なる変調方式を適用するものである。ＭＳＢスライスのＬＵＴ用のコンフィギュレーションデータに対しては、伝送特性は優れたビット誤りが発生し難い伝送方式例えば多値数の少ないＱＰＳＫ（quadrature phase shift keying ）方式で変調を施す。逆にＬＳＢスライスのＬＵＴ用のコンフィギュレーションデータに対しては、伝送特性が劣っても伝送効率の優れた伝送方式例えば多値数は多いが、伝送特性の劣る１６ＱＡＭ(Quadrature Amplitude Modulation) 変調を施す。１６ＱＡＭで変調したコンフィギュレーションデータの誤りビット数が増加するが、ＬＳＢ側のコンフィギュレーションデータのビット誤りに起因する演算誤差は比較的小さいと考えられる。この方式でコンフィギュレーションデータの伝送を行えば、ＢＥＲを著しく劣化させずに、コンフィギュレーションデータを変調した伝送シンボル数を減少できる。
【００７５】
９ビット加算器においては、図１２を参照して説明した各スライスに対する割り当て結果より、ＭＳＢスライスは１シンボルあたり２ビットを伝送するＱＰＳＫ変調であるので９６シンボル、ＬＳＢスライスは１シンボルあたり４ビットを伝送する１６ＱＡＭ変調であるので、４８シンボルとなり合計１４４シンボルが必要となる。両スライスともＱＰＳＫ変調を行った場合は１９２シンボルが必要となる。したがって、全てをＱＰＳＫで変調した場合よりも約２５パーセント、シンボル数、すなわち、コンフィギュレーションデータの伝送時間を削減できる。
【００７６】
図１６は、この発明の第１の実施形態によるコンフィギュレーションデータのべースバンドにおける伝送系を示す。伝送系は、コンフィギュレーションデータを無線伝送する送信機(15a)、伝送路(15b)、コンフィギュレーションデータを受信する受信機(15c)から構成される。受信機(15c)においてシンボルタイミング同期部、キャリア周波数同期部、伝送路等化部等の記述は省略している。
【００７７】
ＭＳＢスライスに割り当てるＬＵＴのコンフィギュレーションデータが格納されているメモリ(15a-1)からデータがＱＰＳＫ変調器(１5a-3)に供給される。ＬＳＢスライス側に割り当てるＬＵＴのコンフィギュレーションデータが格納されているメモリ(15a-2)からデータが１６ＱＡＭ変調器(15a-4)に供給される。ＱＰＳＫ変調器(１5a-3)および１６ＱＡＭ変調器(15a-4)の出力信号がマルチプレクサ(15a-5)によって時間軸上で結合させられ、ロールオフフィルタ(15a-6)によって帯域制限された後に伝送路(15b)へ送信される。
【００７８】
受信側では、ロールオフフィルタ(15c-1)によって帯域を制限した後に、サンプラー(15c-2)によってシンボル周期でサンプリングを行う。サンプラー(15c-2)の出力がデマルチプレクサ(15c-3)に供給され、デマルチプレクサ(15c-3)によってＱＰＳＫの変調波形と１６ＱＡＭの変調波形に分離され、それぞれがＱＰＳＫ復調器(15c-4)と１６ＱＡＭ復調器(15c-5)によって復調される。各復調器で復調されたビットはマルチプレクサ(15c-6)において合成され、復調コンフィギュレーションデータとして出力される。
【００７９】
次にこの発明の第２の実施形態について説明する。第２の実施形態は、異なる誤り訂正符号を使用するものである。ＭＳＢスライスに属するＬＵＴ用のコンフィギュレーションデータに対しては誤り訂正能力の高い誤り訂正符号への符号化を行う。この場合、一般的に符号化率は小さくなる。符号化率は、もともと情報を表しているビット数ｋと実際に伝送または蓄積されるビット数ｎとの比（ｋ／ｎ）を意味する。符号化率が高ければ、冗長度が小さい反面、誤り訂正能力が小さい。ＬＳＢスライスのコンフィギュレーションデータに対しては、符号化率が比較的高いが、誤り訂正能力がＭＳＢスライスのコンフィギュレーションデータの符号化で使用した方式よりも劣る符号化方式を用いる。
【００８０】
例えば９ビット加算器の例において、ＭＳＢスライスに対しては符号化率が1/2の符号化を行い、ＬＳＢスライスに対しては、3/4で行えば，符号化後のビット数は１９２×２＋１９２×(4/3)＝６４０ビットとなる。両スライスを1/2の符号化率で符号化を行った場合は３８４×２＝７６８ビットであり、約１７パーセントの伝送時間の削減が可能となる。
【００８１】
第２の実施形態によるコンフィギュレーションデータのべースバンドにおける伝送系を図１７に示す。伝送系は、コンフィギュレーションデータを無線伝送する送信機(16a)、伝送路(16b)、コンフィギュレーションデータを受信する受信機(16c)から構成される。受信機(16c)においてシンボルタイミング同期部、キャリア周波数同期部、伝送路等化部等の記述は省略している。変調方式は一例としてＱＰＳＫを仮定している。
【００８２】
ＭＳＢスライスに属するＬＵＴのコンフィギュレーションデータが格納されているメモリ(16a-1)からデータが符号化率＝1/2の誤り訂正符号符号化器(16a-3)に供給される。ＬＳＢスライス側に属するＬＵＴのコンフィギュレーションデータが格納されているメモリ(16a-2)からデータが符号化率３／４の誤り訂正符号符号化器(16a-4)に供給される。符号化器(16a-3)および(16a-4)によって符号化されたビットがマルチプレクサ(16a-5)によって結合される。その後に、ＱＰＳＫ変調器(16a-6)によって変調されロールオフフィルタ(16a-7)によって帯域が制限された後に伝送路(16b)へ送信される。
【００８３】
受信側ではロールオフフィルタ(16c-1)によって帯域を制限した後にサンプラー(16c-2)によってシンボル周期でサンプリングを行う。サンプラー(16c-2)の出力がデマルチプレクサ(16c-3)に供給され、デマルチプレクサ(16c-3)によって、分離されたデータがそれぞれ符号化率の異なる誤り訂正符号復号化器(16c-4,16c-5)に供給される。図１７の構成では、復号化器(16c-4,16c-5)が軟判定を行うと仮定している。なお、硬判定の復号を行う場合は、サンプラー(16c-2)とデマルチプレクサ(16c-3)の間にＱＰＳＫ復調器が挿入され、ビットに復調した後に復号化器に分配されて復号が行われる。復号ビットは、マルチプレクサ(16c-6)によってビットの結合が行われてコンフィギュレーションデータとして出力される。異なる符号化率の符号化と復号化を行う際には、誤り訂正符号として畳み込み符号を用いて符号化率に見合ったパンクチャードとデパンクチャード処理を行えば効率よくハードウェアを構成できる。
【００８４】
この発明の第３の実施形態について説明する。第３の実施形態は、各スライスに対するソフトウェアの伝送方式として異なるシンボルレートを採用するものである。電波伝搬が劣化した環境下、すなわち、マルチパス（多重伝搬波）環境下での伝送を考えると、シンボルレートが小さいほど伝送ビットのＢＥＲが良くなる。そこで、ＭＳＢスライスに属するＬＵＴ用のコンフィギュレーションデータに対しては、シンボルレートをＬＳＢスライスよりも小さくする。
【００８５】
９ビット加算器の例において、ＱＰＳＫ変調方式を仮定すれば、ＭＳＢスライスの１９２ビットに対してシンボル数が９６個となる。ＬＳＢスライスの１９２ビットに対してもシンボル数が９６個となる。例えばＭＳＢスライスに対しては１のシンボルレートで伝送し、ＬＳＢスライスに対しては２のシンボルレートで伝送するように、各スライスのシンボルレートを設定する。その場合では、ＭＳＢスライスのシンボル伝送時間が９６×１＝９６、ＬＳＢスライスにたいしては、９６×(1/2) ＝４８となり、合計シンボル伝送時間が１４４となる。全ビットを１のシンボルレートで伝送すれば、（９６＋９６）×１＝１９２であるから、伝送時間を約２５％節減できる。
【００８６】
第３の実施形態によるコンフィギュレーションデータのべースバンドにおける伝送系を図１８に示す。伝送系は、コンフィギュレーションデータを無線伝送する送信機(25a)、伝送路(25b)、コンフィギュレーションデータを受信する受信機(25c)から構成される。受信機(25c)においてシンボルタイミング同期部、キャリア周波数同期部、伝送路等化部等の記述は省略している。変調方式は一例としてＱＰＳＫを仮定している。
【００８７】
ＭＳＢスライスに属するＬＵＴのコンフィギュレーションデータが格納されているメモリ(25a-1)からデータがシンボルレート＝１のＱＰＳＫ変調器(25a-3)に供給される。ＱＰＳＫ変調器(25a-3)の変調出力がマルチプレクサ(25a-6)に供給される。ＬＳＢスライス側に属するＬＵＴのコンフィギュレーションデータが格納されているメモリ(25a-2)からデータがシンボルレート＝２のＱＰＳＫ変調器(25a-4)に供給される。ＱＰＳＫ変調器(25a-4)の変調出力がマルチプレクサ(25a-6)に供給される。マルチプレクサ(25a-6)の出力は、シンボルレート＝２のロールオフフィルタ(25a-7)によって帯域が制限された後に伝送路(25b)へ送信される。
【００８８】
受信側では、シンボルレート＝２のロールオフフィルタ(25c-1)によって帯域を制限した後に、デマルチプレクサ(25c-2)によって、ＭＳＢスライスに関するコンフィギュレーションデータとＬＳＢスライスに関するコンフィギュレーションデータとが分離される。ＭＳＢスライスに対するコンフィギュレーションデータは、シンボルレート＝１のサンプラー(25c-3)によってシンボル周期でサンプリングを行う。サンプラー(25c-3)の出力がシンボルレート＝１のＱＰＳＫ復調器(25c-5)に供給され、復調される。復調されたデータがマルチプレクサ(25c-7)に供給される。
【００８９】
ＬＳＢスライスに対するコンフィギュレーションデータは、シンボルレート＝２のサンプラー(25c-4)によってシンボル周期でサンプリングを行う。サンプラー(25c-4)の出力がシンボルレート＝２のＱＰＳＫ復調器(25c-6)に供給され、復調される。復調されたデータがマルチプレクサ(25c-7)に供給される。マルチプレクサ(25c-7)によって両スライスのビットの結合が行なわれ、コンフィギュレーションデータとして出力される。
【００９０】
上述した説明では、演算器を二つのスライスに分割しているが、スライスの数を３以上へ増加させても良い。例えば演算器の入出力データの語長が大きい場合は、スライスを３つ以上に分けてＬＵＴのコンフィギュレーションデータをさらに細分化することが好ましい。スライス数を増加させて、異なった変調方式または符号化率による誤り訂正符号符号化方式の割り当てをそれぞれ［表３］と［表４］に示す。表３は、スライス数が２より大きい場合の変調方式の組み合わせの例である。表４は、スライス数が２より大きい場合の誤り訂正符号符号化方式の組み合わせの例である。
【００９１】
【表３】
【表４】
スライスで扱うデータビットの重みの大きさによって各スライスのコンフィギュレーションデータに対する変調方式と誤り訂正方式が異なる。重みが最大のＭＳＢを含むスライスに属するＬＵＴのコンフィギュレーションデータの変調方式と誤り訂正符号化方式には、それぞれ、最も伝送特性の優れたＱＰＳＫ変調方式と符号化率＝１／３の符号化方式を採用している。ＬＳＢを含むスライスに属するＬＵＴのコンフィギュレーションデータに対しては、伝送特性は劣るが伝送効率の良い６４ＱＡＭ変調方式と符号化率＝3/4の符号化方式を採用している。
【００９４】
図１９は、スライスの数を３とした場合の９ビット加算器の構成を示す。さらに、この方式によるコンフィギュレーションデータのべースバンドにおける伝送系の一例および他の例を図２０と図２１に示す。伝送系は、コンフィギュレーションデータを無線伝送する送信機(18a,19a)、伝送路(18b,19b)、コンフィギュレーションデータを受信する受信機(18c,19c)から構成される。各受信機においてシンボルタイミング同期部、キャリア周波数同期部、伝送路等化部等の記述は省略している。
【００９５】
図２０に示す構成において、送信機(18a)においては、表３と対応させて、スライス１、スライス２、...、スライスｋ（例えば（ｋ＝３））に属するＬＵＴのコンフィギュレーションデータが格納されているメモリ(18a-1,18a-2,18a-3)からそれぞれデータがＱＰＳＫ変調器(18a-4)、８ＰＳＫ変調器(18a-5)、６４ＱＡＭ変調器(18a-6)に供給される。変調器出力信号がマルチプレクサ(18a-7)によって結合されてロールオフフィルタ(18a-8)によって占有帯域が制限された後に伝送路(18b)に送信される。
【００９６】
受信側においては、受信データがロールオフフィルタ(18c-1)において帯域制限された後にサンプラー(18c-2)でシンボル周期でサンプリングを行う。サンプラー(18c-2)の出力がデマルチプレクサ(18c-3)に供給される。デマルチプレクサ(18c-3)によって変調信号が対応するＱＰＳＫ復調器(18c-4)、８ＰＳＫ復調器(18c-5)、６４ＱＡＭ復調器(18c-6)に分配される。各復調器で復調されたビットはマルチプレクサ(18c-7)によって結合されてコンフィギュレーションデータとして出力される。
【００９７】
図２１に示す他の例でも同様に、表４の割り当て手法にしたがって各スライスに属するＬＵＴのコンフィギュレーションデータが対応した誤り訂正符号化方式によって符号化される。ＱＰＳＫ変調方式を例として挙げている。送信機(19a)においては、スライス１、スライス２、スライス３に属するＬＵＴのコンフィギュレーションデータが格納されているメモリ(19a-1,19a-2,19a-3)からそれぞれデータが符号化率＝1/3 の誤り訂正符号符号化器(19a-4)、符号化率＝1/2 の誤り訂正符号符号化器(19a-5)、符号化率＝3/4 の誤り訂正符号符号化器(19a-6)に供給される。符号化出力信号がマルチプレクサ(19a-7)によって結合されてＱＰＳＫ変調器(19a-8)によって変調される。変調出力がロールオフフィルタ(19a-8)によって占有帯域が制限された後に伝送路(19b)に送信される。
【００９８】
受信側においては、受信データがロールオフフィルタ(19c-1)において帯域制限された後にサンプラー(19c-2)でシンボル周期でサンプリングを行う。サンプラー(19c-2)の出力がデマルチプレクサ(19c-3)に供給される。デマルチプレクサ(19c-3)によって分離された信号が対応する符号化率＝1/3 の誤り訂正符号復号化器(19a-4)、符号化率＝1/2 の誤り訂正符号復号化器(19a-5)、符号化率＝3/4の誤り訂正符号復号化器(19a-6)に供給される。なお、硬判定の復号を行う場合は、サンプラー(19c-2)とデマルチプレクサ(19c-3)の間にＱＰＳＫ復調器が挿入され、ビットに復調した後に復号化器に分配されて復号が行われる。各復号化器で復号されたビットはマルチプレクサ(19c-7)によって結合されてコンフィギュレーションデータとして出力される。
【００９９】
上述した第１の実施形態（すなわち、異なる変調方式の使用）、第２の実施形態（異なる誤り訂正符号の使用）、第３の実施形態（異なるシンボルレートを使用）の２以上を組み合わせるようにしても良い。
【０１００】
例えば、下記の表５に示すように、重みが最大のＭＳＢを含むスライスに属するＬＵＴのコンフィギュレーションデータの誤り訂正符号化方式と変調方式には、それぞれ、最も誤り訂正能力の高い符号化率＝１／３の符号化方式と最も伝送特性の優れたＢＰＳＫ変調方式を組み合わせて伝送する。ＬＳＢを含むスライスに属するＬＵＴのコンフィギュレーションデータに対しては、誤り訂正能力の劣るが符号化率の比較的高い符号化率＝３／４の符号化方式と伝送特性は劣るが伝送効率の良い６４ＱＡＭ変調方式とを組み合わせて伝送する。
【０１０１】
【表５】
図２２は、第１および第２の実施形態を組み合わせた第４の実施形態におけるコンフィギュレーションデータの伝送系の構成を示す。伝送系は、コンフィギュレーションデータを無線伝送する送信機(20a)、伝送路(20b)、コンフィギュレーションデータを受信する受信機(20c)から構成される。受信機(20a)においてシンボルタイミング同期部、キャリア周波数同期部、伝送路等化部等の記述は省略している。送信機(20a)においては、表３と対応させて、スライス１、スライス２、スライス３に属するＬＵＴのコンフィギュレーションデータがメモリ(20a-1,20a-2,20a-3)から異なる符号化率の誤り訂正符号符号化器(20a-4,20a-5,...,20a-6)に与えられる。符号化された各スライスのコンフィギュレーションデータは対応したＢＰＳＫ変調器(20a-7)、ＱＰＳＫ変調器(20a-8)、６４ＱＡＭ変調器(20a-9)によって変調が行われる。変調器出力信号はマルチプレクサ(20a-10)によって結合されてロールオフフィルタ(20a-11)によって帯域が制限された後に伝送路(20b)に送信される。
【０１０３】
受信側においては、ロールオフフィルタ(20c-1)において帯域制限された後にサンプラー(20c-2)でシンボル周期毎にサンプルされ、デマルチプレクサ(20c-3)によって各シンボルが対応する誤り訂正の復号化器に分配される。例えば、符号化率＝1/3の復号化器(20c-4)、符号化率＝1/2の復号化器(20c-5)、符号化率＝3/4の復号化器(20c-6)に分配される。図２２では復号化器は軟判定を行うと仮定している。なお、硬判定の復号を行う場合はデマルチプレクサとそれぞれの復号化器の間にＢＰＳＫ復調器、ＱＰＳＫ復調器、６４ＱＡＭ復調器が挿入され、ビットに復調した後に復号化器に分配されて復号が行われる。各符号化器で復号されたビットはマルチプレクサ(20c-7)によって結合されてコンフィギュレーションデータとして出力される。
【０１０４】
さらに、信号点の配置手法を使用したこの発明の第５の実施形態について説明する。比較的多値数の多い変調方式、例えば、１６ＱＡＭであれば、１シンボルで４ビットの情報を同時に伝送できるが、４ビットの組み合わせにおいて特定ビット位置のビットの伝送特性が全体のビットの平均伝送特性と比較して優れていることに着目して、スライスされたコンフィギュレーションビットを変調する際にスライスの優先順位とビット位置を考慮して信号点上でのビットの割り当てを行う。
【０１０５】
図２３は、１６ＱＡＭの信号点配置とシンボルあたり伝送可能な４ビットのビット組み合わせ(abcd)を示す。(abcd)のａ,ｂ,ｃ,ｄはビットを表す。図２３の信号点配置において、ビットのａとｃは象限が同じであれば信号点にかかわらず同じ値である。すなわち、この位置のビットは、信号点に雑音が重畳されて他の象限に移動して誤って認識された場合のみにビット誤りが発生する。したがって、その伝送特性が１６ＱＡＭの平均誤り率と比較すれば優れていると考えられる。そこで、優先順位の高いＭＳＢスライスに属するＬＵＴのコンフィギュレーションデータはａとｃに割り当てて、ＬＳＢスライスに属するＬＵＴのコンフィギュレーションデータはｂとｄに割り当てて１６ＱＡＭ変調を行う。この場合は全コンフィギュレーションデータを１６ＱＡＭで伝送するため、９ビット加算器の場合、（384/4＝96）シンボルとなる。
【０１０６】
第５の実施形態におけるコンフィギュレーションデータのべースバンドにおける伝送系を図２４に示す。伝送系は、コンフィギュレーションデータを無線伝送する送信機(22a)、伝送路(22b)、コンフィギュレーションデータを受信する受信機(22c)から構成される。受信機(22c)においてシンボルタイミング同期部、キャリア周波数同期部、伝送路等化部等の記述は省略している。ＭＳＢスライスおよびＬＳＢスライス側に属するＬＵＴのコンフィギュレーションデータがメモリ(22a-1,22a-2)からそれぞれデータがビット割り当て部(22a-3)に供給され、ＭＳＢスライスのデータのビットが図２３のａ,ｃのビット位置に、ＬＳＢスライスのビットがｂ,ｄのビット位置に割り当てられる。１６ＱＡＭ変調器(22a-4)で変調された信号がロールオフフィルタ(22a-5)によって帯域制限が行われた後に伝送路(22b)へ送信される。
【０１０７】
受信側ではロールオフフィルタ(22c-1)によって帯域を制限した後にサンプラー(22c-2)によってシンボル周期でサンプリングを行い、１６ＱＡＭ復調器(22c-3)によって復調されたビットはａ,ｃのビット位置のビットとｂ,ｄのビット位置のビットとに一旦分けられて、マルチプレクサ(22c-5)において結合されてコンフィギュレーションデータとして出力される。
【０１０８】
次に第６の実施形態について説明する。第６の実施形態は、上述した複数の方式の何れかまたは組み合わせに対して、ＣＲＣによる再送方式を組み合わせた伝送方式である。前述した第１〜第５の実施形態では、ビットに重みを有するデータを処理する演算回路を構成するコンフィギュレーションデータに対する伝送方式であった。ある回路を構成するためのコンフィギュレーションデータのエラーによって、その装置に致命的な故障が発生する場合は、そのコンフィギュレーションデータの伝送に限っては、ＣＲＣによる再送処理を併用して信頼性を高めるようになされる。
【０１０９】
対象となる回路としては、クロックの分周・分配回路、制御回路、ＣＬＢ間の接続を決定するＰＭＳ,ＣＬＢ内のマルチプレクサ、並びにビット単位で論理演算を行い、高い信頼性が要求される誤り訂正符号の符号化または復号化回路等が挙げられる。これらの回路のコンフィギュレーションデータに対しては、誤り訂正符号による符号化とＣＲＣを併用してデータ伝送の信頼性を向上させる。対象となるコンフィギュレーションデータをＣＲＣ用コンフィギュレーションデータとよぶことにする。
【０１１０】
図２５は、第６の実施形態によるコンフィギュレーションデータのべースバンドにおける伝送系を示す。伝送系は、コンフィギュレーションデータを無線伝送する送信機(23a)、伝送路(23b-1,23b-2)、コンフィギュレーションデータを受信する受信機(23c)から構成される。受信機(23c)においてシンボルタイミング同期部、キャリア周波数同期部、伝送路等化部等の記述は省略している。コンフィギュレーションデータの変調方式としてＱＰＳＫ変調を仮定している。また、パケット生成のためのプリアンブル付加部等は省略されている。
【０１１１】
送信機(23a)においては、伝送すべきコンフィギュレーションデータは、ＣＲＣ用コンフィギュレーションデータ(23a-1)と、スライスの数を２と仮定して、ＭＳＢスライス(23a-2)と、ＬＳＢスライスのコンフィギュレーションデータ(23a-3)とする。ＣＲＣ用コンフィギュレーションデータ(23a-1)は、最も誤り訂正能力の高い符号化率＝１／３の符号化器(23a-4)によって符号化された後にＣＲＣ用の符号化器(23a-5)によってＣＲＣが付加される。他のＭＳＢスライスとＬＳＢスライスに属するＬＵＴのコンフィギュレーションデータは、符号化率がそれぞれ1/2と３／４の符号化器(23a-6,23a-7)で符号化される。符号化器(23a-5)、符号化器(23a-6)および符号化器(23a-7)の出力がマルチプレクサ(23a-8)に入力され、データが結合された後にＱＰＳＫ変調器(23a-9)で変調され、ロールオフフィルタ(23a-10)で帯域制限が行われて伝送路(23b-1)に送信される。
【０１１２】
受信側ではロールオフフィルタ(23c-1)によって帯域制限が行われて、サンプラー(23c-2)によってシンボル周期でサンプリングを行う。デマルチプレクサ(23c-3)では、ＣＲＣが付加されたコンフィギュレーションデータと、ＣＲＣが付加されていないコンフィギュレーションデータに分解される。ＣＲＣが付加された変調信号に対しては一旦ＱＰＳＫ復調器(23c-4)で復調されたビットに対してエラー検出部(23c-5)においてＣＲＣによって誤りビットの検出を行う。エラーが検出されなければ、スイッチ(23c-6)が閉じられて符号化率が１／３の軟判定型の誤り訂正復号化器(23c-7)に入力されて復号が行われる。
【０１１３】
エラー検出部(23c-5)においてＣＲＣ用コンフィギュレーションデータに誤りビットが検出されない場合は、ＡＣＫ(Acknow1edge)信号を発生して変調器(23c-8)で変調した信号をロールオフフィルタ(23c-9)、伝送路(23b-2)を介してコンフィギュレーションデータ送信側(23a)の受信部のロールオフフィルタ(23a-11)に供給される。ロールオフフィルタ(23a-11)の出力が制御信号復調器(23a-12)で復調される。ＡＣＫ信号の復調後にマルチプレクサ(23a-8)が制御され、次のＭＳＢとＬＳＢスライスのコンフィギュレーションデータの送信を行う。コンフィギュレーションデータ受信側では受信したＭＳＢとＬＳＢスライスのコンフィギュレーションデータ信号に対してもデマルチプレクサによってそれぞれ、符号化率が1/2と3/4の軟判定型復号化器(23c-10,23c-11)によって復号が行われてマルチプレクサ(23c-12)で結合されてコンフィギュレーションデータとして出力される。
【０１１４】
エラー検出部(23c-5)においてＣＲＣ用コンフィギュレーションデータに誤りビットが検出された場合はＡＲＱ(Automatic repeat request)信号を発生して送信後に、コンフィギュレーションデータ供給側の制御信号復調器(23a-12)で復調してマルチプレクサ(23a-8)を制御してＣＲＣ用コンフィギュレーションデータの再送を行う。
【０１１５】
図２６は、第６の実施形態によるソフトウェアパケット(24a-1,24a-2,...,24a-k)と情報パケット(24b-1,24b-2,...,24b-n)の構成例を示す。ソフトウェアパケット１は、再送処理を考慮したパケットである。プリアンブル(24c)と誤り訂正符号によって符号化されたソフトウェアデータ(24d)から構成される。ソフトウェアデータは、ＣＲＣ(24e)とＣＲＣ用コンフィギュレーションデータ(24f)から構成される。ＭＳＢ・ＬＳＢスライスのコンフィギュレーションデータは、ソフトウェアパケット２以降のソフトウェアパケットで伝送される。これらのパケットはプリアンブル(24g)とソフトウェアデータ(24h)から構成される。ソフトウェアデータは誤り訂正符号によって符号化されたＭＳＢ・ＬＳＢスライスのコンフィギュレーションデータパケット(24i)から構成される。情報パケットに関しては図２と同様のデータ構成とされている。
【０１１６】
図２７は、第６の実施形態によるソフトウェア伝送パケットの再送処理シーケンスの例を示す。ソフトウェアを供給する基地局より送信されたソフトウェアパケット１(25a)に対してＣＲＣによるエラー検出が行われてエラーが検出されれば再送要求信号(25b)を基地局に送信する。それに応じてソフトウェアパケット１(25c)を再送する。これをエラーフリーが確認されるまで繰り返す。エラーフリーが確認されたらＡＣＫ信号(25f)を基地局に送信する。基地局はＡＣＫ信号を受信後にソフトウェアパケット２(25g)を送信する。これはＣＲＣによるエラー検出が行われずに、ソフトウェアパケットｋ(25h)まで続けて伝送される。全ソフトウェアを復調後にプログラム可能な変復調器にダウンロードされて情報パケットに対する変復調処理の設定を行う。その後に情報パケット１−ｎ(25i,25j,...,25k)が伝送される。
【０１１７】
この発明は、上述したこの発明の一実施形態に限定されるものではなく、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。例えばＭＳＢスライスとＬＳＢスライスに対する変調方式としては、上述した第１の実施形態におけるＱＰＳＫと１６ＱＡＭの組み合わせに限定されるものではなく、［表６］に示すような種々の組み合わせが可能である。ここでは、二つのスライスに対して適用される例を挙げているが、３以上のスライスに対して適用可能な変調方式の組み合わせも種々可能である。
【０１１８】
【表６】
この発明において、プログラム可能な論理回路としては、ＦＰＧＡ以外のデバイスを使用しても良い。また、プログラムを伝送する方法としては、無線伝送路に限定されるものではなく、有線であっても良い。
【０１２０】
【発明の効果】
上述したこの発明では、演算回路の入出力データバスのビットに付けられた重みの大きさによって、コンフィギュレーションデータをグループ化して各グループ(スライス)のコンフィギュレーションデータに対して、伝送特性と伝送効率の異なる変調方式、誤り訂正能力と符号化率の異なる符号化方式、またはシンボルレートの異なる伝送方式を適用して伝送している。この発明によれば、伝送されたコンフィギュレーションデータによってプログラムされた変復調器の伝送品質に著しい劣化を来さずに、コンフィギュレーションデータの伝送時間を短縮できる。さらに、この発明によれば、多値数の比較的多い１６ＱＡＭのような変調方式において各スライスのコンフィギュレーションビットを伝送特性の異なるビット位置に割り当て伝送するので、等しい伝送時問で伝送されたコンフィギュレーションデータによってプログラムされた変復調器の伝送品質を向上させることができる。
【図面の簡単な説明】
【図１】この発明を適用できるソフトウェア無線通信装置の一例を示すブロック図である。
【図２】ソフトウェア無線通信システム用のソフトウェアをダウンロードするリンクのパケットの構成例、並びに情報データを伝送するリンクのパケットの構成例を示す略線図である。
【図３】ソフトウェア無線通信システムにおいて端末局から基地局に対して伝送するデータのパケットの構成例を示す略線図である。
【図４】パケットの再送処理を示す略線図である。
【図５】ＭＭＡＣ用のＯＦＤＭ復調部の構成例を示すブロック図である。
【図６】ＷＣＤＭＡ用のスペクトラム拡散方式復調部の構成例を示すブロック図である。
【図７】ＦＰＧＡ内部の構成例を示すブロック図である。
【図８】ＣＬＢ内部の構成例を示すブロック図である。
【図９】ＦＰＧＡのＬＵＴとＣＬで設計した９ビット加算器の構成例を示すブロック図である。
【図１０】ＦＰＧＡのＬＵＴとＣＬで設計した３×２ビットの乗算器の構成例を示すブロック図である。
【図１１】ＦＰＧＡのＬＵＴで設計した演算回路の構成例を示すブロック図である。
【図１２】９ビット加算器におけるスライス分割を示すブロック図である。
【図１３】３×２ビット乗算器におけるスライス分割を示すブロック図である。
【図１４】２入力演算回路におけるスライス分割を示すブロック図である。
【図１５】２入力演算回路におけるスライス分割を示すブロック図である。
【図１６】この発明の第１の実施形態におけるコンフィギュレーションデータの伝送系を示すブロック図である。
【図１７】この発明の第２の実施形態におけるコンフィギュレーションデータの伝送系を示すブロック図である。
【図１８】この発明の第３の実施形態におけるコンフィギュレーションデータの伝送系を示すブロック図である。
【図１９】スライス分割数を３とした９ビット加算器の構成を示すブロック図である。
【図２０】スライス分割数を３とした場合のコンフィギュレーションデータの伝送系の一例を示すブロック図である。
【図２１】スライス分割数を３とした場合のコンフィギュレーションデータの伝送系の他の例を示すブロック図である。
【図２２】この発明の第４の実施形態におけるコンフィギュレーションデータの伝送系を示すブロック図である。
【図２３】１６ＱＡＭの信号点配置とシンボルあたり伝送可能な４ビットのビット組み合わせを示す略線図である。
【図２４】この発明の第５の実施形態におけるコンフィギュレーションデータの伝送系を示すブロック図である。
【図２５】この発明の第６の実施形態におけるコンフィギュレーションデータの伝送系を示すブロック図である。
【図２６】この発明の第６の実施形態におけるソフトウェアパケットの構成例を示す略線図である。
【図２７】この発明の第６の実施形態におけるソフトウェアパケットの再送処理シーケンスの例を示す略線図である。
【符号の説明】
1p・・・デマルチプレクサ、1o・・・ソフトウェア変調信号復調部、1q・・・ソフトウェアメモリ、1r・・・ソフトウェア変調部、15a・・・送信機、15b・・・伝送路、15c・・・受信機、１5a-3・・・ＱＰＳＫ変調器、15a-4・・・１６ＱＡＭ変調器
Claims (37)
- ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置において、
プログラム可能な論理回路で構成された２進数演算回路の論理回路がその入出力の各ビットに対応する２のべき乗の重みの大きさによって少なくとも第１および第２の二つのグループに分割され、
重みの大きい第１のグループの論理回路に対する第１のプログラムがビット誤りが少ない第１の方式で変調されて伝送され、重みの小さい第２のグループの論理回路に対するプログラムが伝送効率が優れた第２の方式で変調されて伝送されるようにした無線通信装置。 - 請求項１において、
上記第１の変調方式がＱＰＳＫ変調であり、上記第２の変調方式が１６ＱＡＭである無線通信装置。 - ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置において、
プログラム可能な論理回路で構成された２進数演算回路の論理回路がその入出力の各ビットに対応する２のべき乗の重みの大きさによって少なくとも第１および第２の二つのグループに分割され、
重みの大きい第１のグループの論理回路に対する第１のプログラムは、誤り訂正能力の高い符号化方式を用いて伝送され、重みの小さい第２のグループの論理回路に対する第２のプログラムは、符号化率の高い符号化方式を用いて伝送されるようにした無線通信装置。 - ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置において、
プログラム可能な論理回路で構成された２進数演算回路の論理回路がその入出力の各ビットに対応する２のべき乗の重みの大きさによって少なくとも第１および第２の二つのグループに分割され、
重みの大きい第１のグループの論理回路に対する第１のプログラムが低速なシンボルレートで変調されて伝送され、重みの小さい第２のグループの論理回路に対するプログラムが高速なシンボルレートで変調して伝送されるようにした無線通信装置。 - ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置において、
プログラム可能な論理回路が演算回路と非演算回路に分割され、上記演算回路に対する一部の第１のプログラムは、再送処理を施さずに伝送され、上記演算回路の一部および上記非演算回路に対する第２のプログラムは再送処理を施して信頼性を高めて伝送されるようにした無線通信装置。 - 請求項５において、
上記演算回路の一部および上記非演算回路に対する第２のプログラムは、上記第１のプログラムに比して高い信頼性が要求される無線通信装置。 - ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置において、
プログラム可能な論理回路で構成された２進数演算回路の論理回路がその入出力の各ビットに対応する２のべき乗の重みの大きさによって少なくとも第１および第２の二つのグループに分割され、
重みの大きい第１のグループの論理回路に対する第１のプログラムは、第１の変調方式、第１の誤り訂正符号および第１のシンボルレートの内の２以上を組み合わせた伝送方式で伝送され、
重みの小さい第２のグループの論理回路に対する第２のプログラムは、第２の変調方式、第２の誤り訂正符号および第２のシンボルレートの内の２以上を組み合わせた伝送方式で伝送され、
上記第１の変調方式は、上記第２の変調方式に比して誤りが少ないものとされ、
上記第１の誤り訂正符号は、上記第２の誤り訂正符号に比して誤り訂正能力の高いものとされ、
上記第１のシンボルレートは、上記第２のシンボルレートに比して低いものとされた無線通信装置。 - ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置において、
プログラム可能な論理回路で構成された２進数演算回路の論理回路がその入出力の各ビットに対応する２のべき乗の重みの大きさによって少なくとも第１および第２の二つのグループに分割され、
上記第１および第２のプログラムが比較的値数の多い変調方式を使用して伝送され、
重みの大きい上記第１のグループのプログラムは、変調方式の平均誤り率よりも優れた伝送が可能なビット位置に割り当てられ、重みが小さい上記第２のグループのプログラムは、変調方式の平均誤り率よりも劣った伝送特性を有するビット位置に割り当てられる無線通信装置。 - 請求項８において、
上記変調方式が１６ＱＡＭ、または６４ＱＡＭである無線通信装置。 - 請求項１，３，４，５，７または８において、
上記プログラム可能な論理回路がＦＰＧＡ(Field Programmable Gate Array)である無線通信装置。 - 請求項１，３，４，５，７または８において、
上記演算回路をグループ分けする場合に、さらに演算回路内の中間データを考慮してグループ分けを行なう無線通信装置。 - ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置に対してプログラムを送信する送信装置において、
プログラム可能な論理回路で構成された２進数演算回路の論理回路がその入出力の各ビットに対応する２のべき乗の重みの大きさによって少なくとも第１および第２の二つのグループに分割され、
重みの大きい第１のグループの論理回路に対する第１のプログラムをビット誤りが少ない第１の方式で変調し伝送し、重みの小さい第２のグループの論理回路に対するプログラムを伝送効率が優れた第２の方式で変調して伝送するようにしたプログラム送信装置。 - 請求項１２において、
上記第１の変調方式がＱＰＳＫ変調であり、上記第２の変調方式が１６ＱＡＭであるプログラム送信装置。 - ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置に対してプログラムを送信する送信装置において、
プログラム可能な論理回路で構成された２進数演算回路の論理回路がその入出力の各ビットに対応する２のべき乗の重みの大きさによって少なくとも第１および第２の二つのグループに分割され、
重みの大きい第１のグループの論理回路に対する第１のプログラムを誤り訂正能力の高い符号化方式を用いて伝送し、重みの小さい第２のグループの論理回路に対する第２のプログラムを符号化率の高い符号化方式を用いて伝送するようにしたプログラム送信装置。 - ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置に対してプログラムを送信する送信装置において、
プログラム可能な論理回路で構成された２進数演算回路の論理回路がその入出力の各ビットに対応する２のべき乗の重みの大きさによって少なくとも第１および第２の二つのグループに分割され、
重みの大きい第１のグループの論理回路に対する第１のプログラムを低速なシンボルレートで変調して伝送し、重みの小さい第２のグループの論理回路に対するプログラムを高速なシンボルレートで変調して伝送するようにしたプログラム送信装置。 - ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置に対してプログラムを送信する送信装置において、
プログラム可能な論理回路が演算回路と非演算回路に分割され、上記演算回路に対する一部の第１のプログラムを再送処理を施さずに伝送し、上記演算回路の一部および上記非演算回路に対する第２のプログラムを再送処理を施して信頼性を高めて伝送するようにしたプログラム送信装置。 - 請求項１６において、
上記演算回路の一部および上記非演算回路に対する第２のプログラムは、上記第１のプログラムに比して高い信頼性が要求されるプログラム送信装置。 - ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置に対してプログラムを送信する送信装置において、
プログラム可能な論理回路で構成された２進数演算回路の論理回路がその入出力の各ビットに対応する２のべき乗の重みの大きさによって少なくとも第１および第２の二つのグループに分割され、
重みの大きい第１のグループの論理回路に対する第１のプログラムを第１の変調方式、第１の誤り訂正符号および第１のシンボルレートの内の２以上を組み合わせた伝送方式で伝送し、
重みの小さい第２のグループの論理回路に対する第２のプログラムを第２の変調方式、第２の誤り訂正符号および第２のシンボルレートの内の２以上を組み合わせた伝送方式で伝送し、
上記第１の変調方式は、上記第２の変調方式に比して誤りが少ないものとされ、
上記第１の誤り訂正符号は、上記第２の誤り訂正符号に比して誤り訂正能力の高いものとされ、
上記第１のシンボルレートは、上記第２のシンボルレートに比して低いものとされたプログラム送信装置。 - ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置に対してプログラムを送信する送信装置において、
プログラム可能な論理回路で構成された２進数演算回路の論理回路がその入出力の各ビットに対応する２のべき乗の重みの大きさによって少なくとも第１および第２の二つのグループに分割され、
上記第１および第２のプログラムを比較的値数の多い変調方式を使用して伝送し、
重みの大きい上記第１のグループのプログラムを変調方式の平均誤り率よりも優れた伝送が可能なビット位置に割り当て、重みが小さい上記第２のグループのプログラムを変調方式の平均誤り率よりも劣った伝送特性を有するビット位置に割り当てるプログラム送信装置。 - 請求項１９において、
上記変調方式が１６ＱＡＭ、または６４ＱＡＭであるプログラム送信装置。 - 請求項１２，１４，１５，１６，１８または１９において、
上記演算回路をグループ分けする場合に、さらに演算回路内の中間データを考慮してグループ分けを行なうプログラム送信装置。 - ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置に対してプログラムを送信する送信方法において、
プログラム可能な論理回路で構成された２進数演算回路の論理回路がその入出力の各ビットに対応する２のべき乗の重みの大きさによって少なくとも第１および第２の二つのグループに分割され、
重みの大きい第１のグループの論理回路に対する第１のプログラムをビット誤りが少ない第１の方式で変調し伝送し、重みの小さい第２のグループの論理回路に対するプログラムを伝送効率が優れた第２の方式で変調して伝送するようにしたプログラム送信方法。 - 請求項２２において、
上記第１の変調方式がＱＰＳＫ変調であり、上記第２の変調方式が１６ＱＡＭであるプログラム送信方法。 - ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置に対してプログラムを送信する送信方法において、
プログラム可能な論理回路で構成された２進数演算回路の論理回路がその入出力の各ビットに対応する２のべき乗の重みの大きさによって少なくとも第１および第２の二つのグループに分割され、
重みの大きい第１のグループの論理回路に対する第１のプログラムを誤り訂正能力の高い符号化方式を用いて伝送し、重みの小さい第２のグループの論理回路に対する第２のプログラムを符号化率の高い符号化方式を用いて伝送するようにしたプログラム送信方法。 - ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置に対してプログラムを送信する送信方法において、
プログラム可能な論理回路で構成された２進数演算回路の論理回路がその入出力の各ビットに対応する２のべき乗の重みの大きさによって少なくとも第１および第２の二つのグループに分割され、
重みの大きい第１のグループの論理回路に対する第１のプログラムを低速なシンボルレートで変調して伝送し、重みの小さい第２のグループの論理回路に対するプログラムを高速なシンボルレートで変調して伝送するようにしたプログラム送信方法。 - ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置に対してプログラムを送信する送信方法において、
プログラム可能な論理回路が演算回路と非演算回路に分割され、上記演算回路に対する一部の第１のプログラムを再送処理を施さずに伝送し、上記演算回路の一部および上記非演算回路に対する第２のプログラムを再送処理を施して信頼性を高めて伝送するようにしたプログラム送信方法。 - 請求項２６において、
上記演算回路の一部および上記非演算回路に対する第２のプログラムは、上記第１のプログラムに比して高い信頼性が要求されるプログラム送信方法。 - ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置に対してプログラムを送信する送信方法において、
プログラム可能な論理回路で構成された２進数演算回路の論理回路がその入出力の各ビットに対応する２のべき乗の重みの大きさによって少なくとも第１および第２の二つのグループに分割され、
重みの大きい第１のグループの論理回路に対する第１のプログラムを第１の変調方式、第１の誤り訂正符号および第１のシンボルレートの内の２以上を組み合わせた伝送方式で伝送し、
重みの小さい第２のグループの論理回路に対する第２のプログラムを第２の変調方式、第２の誤り訂正符号および第２のシンボルレートの内の２以上を組み合わせた伝送方式で伝送し、
上記第１の変調方式は、上記第２の変調方式に比して誤りが少ないものとされ、
上記第１の誤り訂正符号は、上記第２の誤り訂正符号に比して誤り訂正能力の高いものとされ、
上記第１のシンボルレートは、上記第２のシンボルレートに比して低いものとされたプログラム送信方法。 - ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置に対してプログラムを送信する送信方法において、
プログラム可能な論理回路で構成された２進数演算回路の論理回路がその入出力の各ビットに対応する２のべき乗の重みの大きさによって少なくとも第１および第２の二つのグループに分割され、
上記第１および第２のプログラムを比較的値数の多い変調方式を使用して伝送し、
重みの大きい上記第１のグループのプログラムを変調方式の平均誤り率よりも優れた伝送が可能なビット位置に割り当て、重みが小さい上記第２のグループのプログラムを変調方式の平均誤り率よりも劣った伝送特性を有するビット位置に割り当てるプログラム送信方法。 - 請求項２９において、
上記変調方式が１６ＱＡＭ、または６４ＱＡＭであるプログラム送信方法。 - 請求項２２，２４，２５，２６，２８または３０において、
上記演算回路をグループ分けする場合に、さらに演算回路内の中間データを考慮してグループ分けを行なうプログラム送信方法。 - ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置と、無線通信装置に対してプログラムを送信する送信装置とからなる無線通信システムにおいて、
上記無線通信装置は、プログラム可能な論理回路で構成された２進数演算回路の論理回路がその入出力の各ビットに対応する２のべき乗の重みの大きさによって少なくとも第１および第２の二つのグループに分割され、
上記送信装置は、重みの大きい第１のグループの論理回路に対する第１のプログラムをビット誤りが少ない第１の方式で変調し伝送し、重みの小さい第２のグループの論理回路に対するプログラムを伝送効率が優れた第２の方式で変調して伝送するようにした無線通信システム。 - ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置と、無線通信装置に対してプログラムを送信する送信装置とからなる無線通信システムにおいて、
上記無線通信装置は、プログラム可能な論理回路で構成された２進数演算回路の論理回路がその入出力の各ビットに対応する２のべき乗の重みの大きさによって少なくとも第１および第２の二つのグループに分割され、
上記送信装置は、重みの大きい第１のグループの論理回路に対する第１のプログラムを誤り訂正能力の高い符号化方式を用いて伝送し、重みの小さい第２のグループの論理回路に対する第２のプログラムを符号化率の高い符号化方式を用いて伝送するようにした無線通信システム。 - ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置と、無線通信装置に対してプログラムを送信する送信装置とからなる無線通信システムにおいて、
上記無線通信装置は、プログラム可能な論理回路で構成された２進数演算回路の論理回路がその入出力の各ビットに対応する２のべき乗の重みの大きさによって少なくとも第１および第２の二つのグループに分割され、
上記送信装置は、重みの大きい第１のグループの論理回路に対する第１のプログラムを低速なシンボルレートで変調して伝送し、重みの小さい第２のグループの論理回路に対するプログラムを高速なシンボルレートで変調して伝送するようにした無線通信システム。 - ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置と、無線通信装置に対してプログラムを送信する送信装置とからなる無線通信システムにおいて、
上記無線通信装置は、プログラム可能な論理回路が演算回路と非演算回路に分割され、
上記送信装置は、上記演算回路に対する一部の第１のプログラムを再送処理を施さずに伝送し、上記演算回路の一部および上記非演算回路に対する第２のプログラムを再送処理を施して信頼性を高めて伝送するようにした無線通信システム。 - ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置と、無線通信装置に対してプログラムを送信する送信装置とからなる無線通信システムにおいて、
上記無線通信装置は、プログラム可能な論理回路で構成された２進数演算回路の論理回路がその入出力の各ビットに対応する２のべき乗の重みの大きさによって少なくとも第１および第２の二つのグループに分割され、
上記送信装置は、重みの大きい第１のグループの論理回路に対する第１のプログラムを第１の変調方式、第１の誤り訂正符号および第１のシンボルレートの内の２以上を組み合わせた伝送方式で伝送し、
重みの小さい第２のグループの論理回路に対する第２のプログラムを第２の変調方式、第２の誤り訂正符号および第２のシンボルレートの内の２以上を組み合わせた伝送方式で伝送し、
上記第１の変調方式は、上記第２の変調方式に比して誤りが少ないものとされ、
上記第１の誤り訂正符号は、上記第２の誤り訂正符号に比して誤り訂正能力の高いものとされ、
上記第１のシンボルレートは、上記第２のシンボルレートに比して低いものとされた無線通信システム。 - ハードウェアの一部または全部がプログラム可能な論理回路で構成され、論理回路に対するプログラムを受信することによって、所望の無線通信方式を実現するようにした無線通信装置と、無線通信装置に対してプログラムを送信する送信装置とからなる無線通信システムにおいて、
上記無線通信装置は、プログラム可能な論理回路で構成された２進数演算回路の論理回路がその入出力の各ビットに対応する２のべき乗の重みの大きさによって少なくとも第１および第２の二つのグループに分割され、
上記送信装置は、上記第１および第２のプログラムを比較的値数の多い変調方式を使用して伝送し、
重みの大きい上記第１のグループのプログラムを変調方式の平均誤り率よりも優れた伝送が可能なビット位置に割り当て、重みが小さい上記第２のグループのプログラムを変調方式の平均誤り率よりも劣った伝送特性を有するビット位置に割り当てる無線通信システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000399939A JP4654426B2 (ja) | 2000-12-28 | 2000-12-28 | 無線通信装置、プログラム送信装置およびその方法、並びに無線通信システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000399939A JP4654426B2 (ja) | 2000-12-28 | 2000-12-28 | 無線通信装置、プログラム送信装置およびその方法、並びに無線通信システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002204273A JP2002204273A (ja) | 2002-07-19 |
| JP4654426B2 true JP4654426B2 (ja) | 2011-03-23 |
Family
ID=18864614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000399939A Expired - Lifetime JP4654426B2 (ja) | 2000-12-28 | 2000-12-28 | 無線通信装置、プログラム送信装置およびその方法、並びに無線通信システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4654426B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3840435B2 (ja) * | 2002-07-05 | 2006-11-01 | 松下電器産業株式会社 | 無線通信基地局装置、無線通信移動局装置および無線通信方法 |
| US7885409B2 (en) | 2002-08-28 | 2011-02-08 | Rockwell Collins, Inc. | Software radio system and method |
| JP4546711B2 (ja) * | 2002-10-07 | 2010-09-15 | パナソニック株式会社 | 通信装置 |
| JP3809415B2 (ja) * | 2002-12-26 | 2006-08-16 | 松下電器産業株式会社 | 送信電力決定装置および送信電力決定方法 |
| JP4578926B2 (ja) * | 2004-10-12 | 2010-11-10 | 富士通セミコンダクター株式会社 | Ｄｃオフセット校正可能な位相変調用復調器 |
| JP4559192B2 (ja) * | 2004-11-08 | 2010-10-06 | 株式会社日立国際電気 | ソフトウェア無線機 |
| US7720506B1 (en) | 2006-07-28 | 2010-05-18 | Rockwell Collins, Inc. | System and method of providing antenna specific front ends for aviation software defined radios |
| US7831255B1 (en) | 2006-07-31 | 2010-11-09 | Rockwell Collins, Inc. | System and method of providing automated availability and integrity verification for aviation software defined radios |
| JP5255405B2 (ja) * | 2008-11-05 | 2013-08-07 | 日本放送協会 | デジタル映像信号の送信装置、受信装置及び伝送システム |
| JP5328561B2 (ja) | 2009-08-19 | 2013-10-30 | キヤノン株式会社 | 通信システムの制御装置、制御方法、およびコンピュータプログラム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000174844A (ja) * | 1998-12-08 | 2000-06-23 | Nec Corp | 通信制御装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3140020B2 (ja) * | 1989-04-19 | 2001-03-05 | 松下電器産業株式会社 | データ伝送装置 |
-
2000
- 2000-12-28 JP JP2000399939A patent/JP4654426B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000174844A (ja) * | 1998-12-08 | 2000-06-23 | Nec Corp | 通信制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002204273A (ja) | 2002-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107210807B (zh) | 低复杂度多址接入码检测方法、检测器和接收器 | |
| KR101064671B1 (ko) | 전송 방법, 전송 시스템, 송신장치 및 수신장치 | |
| CN104170260B (zh) | 发送方法、接收方法 | |
| CN107846377B (zh) | 传输数据的方法和装置 | |
| CN109039344B (zh) | 编码输入数据为极性码的方法及设备、解码方法及其设备 | |
| KR100929947B1 (ko) | 물리 계층 재구성가능 프로세싱 엔진들을 갖는 무선 통신디바이스 | |
| US10484137B2 (en) | Polar code hybrid automatic repeat request method and apparatus | |
| CN112583493B (zh) | 一种短距离太赫兹通信系统及信号发送、接收方法 | |
| JP4654426B2 (ja) | 無線通信装置、プログラム送信装置およびその方法、並びに無線通信システム | |
| NO328009B1 (no) | Generering av kontrollinformasjon for pakkedata | |
| JP6991127B2 (ja) | 受信装置および受信方法 | |
| US20080307291A1 (en) | Processing wireless and broadband signals using resource sharing | |
| EP1760924A1 (en) | Radio transmission device and radio transmission method in multi-carrier communication | |
| JP2022031789A (ja) | 極性符号化のための方法及び機器 | |
| US10873414B2 (en) | Terminal apparatus, base station apparatus, and communication method | |
| WO2012173142A1 (ja) | 受信装置、周波数割当方法、制御プログラムおよび集積回路 | |
| CN105940740B (zh) | 处理数据的方法、网络节点和终端 | |
| WO2017017883A1 (ja) | 端末装置及び通信方法 | |
| Al Azzawi et al. | Reference measurement channel RMC parameters of LTE downlink waveforms | |
| CN109565348A (zh) | 发送装置、接收装置、发送方法和接收方法 | |
| JP4806765B2 (ja) | 端末装置、基地局装置、中継装置および通信方法 | |
| CN109565349A (zh) | 接收装置和接收方法 | |
| Shaha et al. | Real time video transceiver using SDR testbed with directional antennas | |
| WO2020103926A1 (zh) | 发送信息的方法和装置 | |
| JP2023509427A (ja) | チャネルコーディングおよび変調 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20010123 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20010205 |
|
| A80 | Written request to apply exceptions to lack of novelty of invention |
Free format text: JAPANESE INTERMEDIATE CODE: A80 Effective date: 20010105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20010123 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20010510 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050311 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050311 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050516 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071207 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100823 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101116 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4654426 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |