JP4645564B2 - デジタル／アナログ変換回路の製造方法 - Google Patents

Description

この発明は、入力電圧パルス幅に応じたアナログ電圧を出力するデジタル／アナログ変換回路に関する。特に、主として電気光学装置に用いられ、デジタル制御された幅を持つ入力パルスを画素駆動のためのアナログ電圧に変換するデジタル／アナログ変換回路に関する。

近年、液晶表示装置などの小型化・薄型化、高性能化、低価格化が進展し、様々な用途に普及している。特に、バックライトなどの発光手段を必要としない反射型液晶表示装置は消費電力が少ないため、携帯型の情報機器あるいは通信機器などに特に適しており、機器の充電や電池交換の頻度を少なくすることができるというメリットがある。

このような液晶表示装置において画素の中間輝度を再現するための様々な方法が考案され、実用化されている。このような階調表示を実現する方法のひとつにＤ／Ａ（デジタル／アナログ）変換を用いる方法がある。この方法においては、デジタル信号として入力された画像データを、Ｄ／Ａ変換によってアナログ電圧に変換し画素電極に印加する。画素電極と共通電極の間には、液晶が挟持されているが、この液晶は、所定の電圧範囲においてはその印加電圧と光の透過率との間に相関関係を示す物理特性を持っており、従って光を反射する反射板と組み合わせることにより、入力信号に応じた画素輝度を得るようになっている。

従来の技術では、上記のようなＤ／Ａ変換には、抵抗による電圧分割を用いる方式（Ｒ−ＤＡＣ）や、容量に貯えられる電荷により所定の電圧を得る方式（Ｃ−ＤＡＣ）がある。

上述したＤ／Ａ変換素子には、次のような問題点がある。まず第１に、 Ｒ−ＤＡＣ方式の場合には、抵抗を流れる電流により、電力を消費してしまう点が挙げられる。従来、バックライトなどが組み込まれた表示装置においては、このＤ／Ａ変換素子による消費電力量は、相対的に小さいためにそれほど問題とはならなかったが、前述の反射型表示装置のような低消費電力タイプが開発されるのに伴って、全体に中で占めるＤ／Ａ変換の消費電力比率が高まったため、この部分の電力量を抑えることが課題となってきている。

第２に、 Ｃ−ＤＡＣ方式の容量場合には、消費電力はそれほど大きく問題にならないものの、容量への充放電に時間を要するために、充分な高速動作を得られないという問題がある。特に、画素数の多い高精細表示や滑らかな動きを必要とする動画表示においては、表示の書き換えサイクルにおけるタイミングがよりクリティカルになるため、この問題の影響が大きくなる。

また第３に、ＴＦＴ（薄膜トランジスタ）などで液晶駆動用のドライバーを画素マトリクスを有する表示パネルに内蔵するような場合にも、これら従来のＤ／Ａ変換素子は占める面積が大きいため同パネル上に実装することができず、表示パネル外に設けざるを得ないという問題がある。もし、より簡単な構成によるＤ／Ａ変換回路を表示パネル上に作り込むことが可能となれば、表示装置を非常にコンパクトに、また少ない部品点数で構成できるようになるため、そのような技術が求められている。

本発明は、上記事情に鑑みてなされたものであり、低消費電力で動作し、十分に速い動作速度が得られ、ガラス基板などをベースとした表示パネル上にも実現することのできるデジタル／アナログ変換回路およびそれを用いた電気光学装置を提供することを目的としている。

上記の課題を解決するために、本発明は、変換すべき複数ビットのデジタルデータを該デジタルデータに対応するパルス信号に変換し、該パルス信号を非線形素子を介してコンデンサへ印加して該コンデンサを充電し、前記コンデンサの充電電圧を変換後電圧として出力することを特徴とするデジタル／アナログ変換方法を要旨とする。

本発明のこのような構成によれば、入力されるデジタルデータに応じた幅を持つパルス電圧が印加されることにより、このパルス幅に応じた量の電荷がコンデンサに蓄積され、さらにこの電荷量に応じた電圧が変換後電圧として出力されるため、デジタル／アナログ変換を実現できる。

また、本発明は、予め設定された第１の電圧の第１のパルス幅の信号に、予め設定された第２の電圧によって形成される、変換すべきデジタルデータに対応したパルス幅の第２のパルス信号を重畳して充電信号とし、該充電信号を非線形素子を介してコンデンサへ印加して該コンデンサを充電し、前記充電信号出力後、予め設定された第３の電圧によって形成されるオフセット信号を前記非線形素子を介して前記コンデンサへ印加し、前記オフセット信号への切り替え後、前記コンデンサの端子電圧を変換後電圧として出力することを特徴とするデジタル／アナログ変換方法を要旨とする。

本発明のこのような構成によれば、入力されるデジタルデータに応じた量の電荷がコンデンサに蓄積され、その電荷量に応じた電圧が変換後電圧として出力されるため、デジタル／アナログ変換を実現できる。

また、前記第１の電圧の第１のパルス幅の信号は、入力されるデジタルデータに関わらず一定の電荷量がコンデンサに蓄積されるように作用するため、コンデンサに蓄積する可変電荷量の下限分を一定時間に充電できるという効果がある。また、この第１の電圧のパルス幅に重畳される第２のパルス信号は、入力されるデジタルデータに応じた幅を持つため、前記可変電荷量の可変部分をコンデンサに蓄積するように作用する。また、これら第１のパルス信号と第２のパルス信号は重畳されるため、それぞれの電圧印加のタイミングを個別に取る必要がなく、充電時間がクリティカルな回路または装置にこのデジタル／アナログ変換方法を適用する場合に、タイミング上有利である。

また、本方法においては、充電信号の電圧とオフセット信号の電圧は同符号であることを前提としている。従って、コンデンサに蓄積される電荷量が如何に小さくとも、変換後の出力電圧の絶対値がオフセット電圧の絶対値を下回ることはない。よって、所望の出力電圧の範囲に応じてこのオフセット信号の電圧を決めることにより、コンデンサに蓄積される電荷量を必要最小限に抑えることができ、従って、入力パルスの電圧やコンデンサの容量を低く抑えることが可能となり、本方法を適用した回路または装置の設計の自由度が上がるという効果がある。

また、本発明は、変換すべき複数ビットのデジタルデータを該デジタルデータに対応するパルス信号に変換する変換手段と、該パルス信号が印加される非線形素子と、前記非線形素子の出力が印加されるコンデンサと、を具備し、前記パルス信号によって充電された前記コンデンサの充電電圧を変換後電圧として出力し、前記パルス信号の電圧は極性反転され、前記非線形素子の入出力特性が前記パルス信号の電圧の極性によらず対称な特性であることを特徴とするデジタル／アナログ変換回路を要旨とする。

本発明のこのような構成により、上で述べたデジタル／アナログ変換方法を回路として実現できる。

また、直流電流が流れる経路がないので本回路に流れる電流量を低く抑えることができるため、従来技術の抵抗の電圧分割によるデジタル／アナログ変換回路よりも消費電力量を低くできるという効果がある。また、多くの容量による出力遅延がないため、従来技術の容量の電圧分割によるデジタル／アナログ変換回路よりも高速動作を実現できるという効果がある。また、本回路の中で充放電によってパルス信号の幅を出力電圧に変換する部分は、非線形素子およびコンデンサという簡素な構成であり基板等の上に比較的小さい面積で実現できるという効果がある。

また、本発明は、予め設定された第１の電圧の第１のパルス幅の信号に、予め設定された第２の電圧によって形成される、変換すべきデジタルデータに対応したパルス幅の第２のパルス信号を重畳して充電信号を形成して出力し、前記充電電圧を出力後、予め設定された第３の電圧によって形成されるオフセット信号を出力する充電信号形成回路と、該充電信号および前記オフセット信号が印加される非線形素子と、前記非線形素子の出力が印加されるコンデンサとを具備し、前記充電信号形成回路が出力を前記オフセット信号に切り替えた後、前記コンデンサの端子電圧を変換後電圧として出力することを特徴とするデジタル／アナログ変換回路を要旨とする。

本発明のこのような構成により、上で述べたデジタル／アナログ変換方法を回路として実現できる。また、前述のように、第１の電圧によるパルス信号と第２の電圧によるパルス信号が重畳されるため、所望の範囲の可変電荷量を必要最小限の時間でコンデンサに蓄積することができる。また、前述のように、充電信号出力後にオフセット信号を出力するため、所望の範囲の出力電圧を必要最小限の蓄積電荷量で実現することができる。これにより、回路設計上、コンデンサの容量等に余裕が生じ、基板等の上に比較的小さい面積で実現できるという効果がある。

また、本発明においては、前記非線形素子は、タンタル（Ｔａ）またはアルミニウム（Ａｌ）を陽極酸化したものにクローム（Ｃｒ）またはアルミニウム（Ａｌ）の電極を積層した金属−絶縁体−金属の構造を持つことが好ましい。

本発明のこのような構成により、低消費電力でのデジタル／アナログ変換に適した電流−電圧特性を持つ非線形素子を実現できる。また、このような構造を基板上に形成することが可能であるため、本発明によるデジタル／アナログ変換回路を電気光学表示装置等に用いる場合、表示パネル上に回路を組み込むこともかのうとなり、装置の小型化を図れるという効果がある。

また、本発明においては、金属−絶縁体−金属の構造を持つ前記非線形素子は、バックトゥバック構造を持つことが好ましい。

本発明のこのような構成によれば、金属１−絶縁体−金属２−絶縁体−金属１という対称な構造を持つ非線形素子を回路に用いるため、電圧印加の極性に関して正負対称な電流−電圧特性を得ることができる。

よって、本発明によるデジタル／アナログ変換回路を電気光学表示装置等に用いる場合、１水平走査期間毎に印加電圧の極性を反転させる交流駆動を行っても、その極性の違いによる出力電圧の違いが出ないため、階調表示の精度を向上させることができるという効果が得られる。

また、本発明においては、前記非線形素子は、ｐ型またはｎ型のシリコン（Ｓｉ）を用いたダイオードであることが好ましい。

本発明のこのような構成により、低消費電力でのデジタル／アナログ変換に適した電流−電圧特性を持つ非線形素子を実現できる。また、このような構造を基板上に形成することが可能であるため、本発明によるデジタル／アナログ変換回路を電気光学表示装置等に用いる場合、表示パネル上に回路を組み込むこともかのうとなり、装置の小型化を図れるといった効果がある。

また、本発明においては、前記非線形素子は、逆向きに配置した２つのダイオードの並列接続により構成されることが好ましい。

本発明のこのような構成によれば、対称な極性を持つ非線形素子を回路に用いるため、電圧印加の極性に関して正負対称な電流−電圧特性を得ることができる。

よって、本発明によるデジタル／アナログ変換回路を電気光学表示装置等に用いる場合、１水平走査期間毎に印加電圧の極性を反転させる交流駆動を行っても、その極性の違いによる出力電圧の違いが出ないため、階調表示の精度を向上させることができるという効果が得られる。

また、本発明においては、前記コンデンサの容量は、前記非線形素子の容量の２倍〜８倍の範囲にあることが好ましい。

本発明のこのような構成によれば、出力電圧のダイナミックレンジを広く取ることができる。よって、本発明によるデジタル／アナログ変換回路を用いて電気光学表示装置等を構成する場合、階調表示の制御上有利である。また、本発明のこのような構成により非線形素子の抵抗値を充分大きく取ることができるため、低消費電力化が可能となる。

また、本発明は、基板上にマトリックス状に配置された複数の画素と、前記基板上の前記画素間に配置された相交差する複数のデータ線および複数の走査線と、前記画素に対応して設けられ、前記走査線およびデータ線の信号によって制御されて前記画素を駆動する複数のスイッチング手段と、前記走査線を走査する走査線駆動手段と、前記データ線１本につき１個以上設けられ、前記データ線を駆動するデータ線駆動手段とを具備し、前記データ線駆動手段は、表示データを、該表示データに対応する幅のパルス信号に変換する変換手段と、該パルス信号が印加される非線形素子と、前記非線形素子の出力が印加されるコンデンサとを具備し、前記コンデンサの充電電圧を前記データ線へ出力することを特徴とする電気光学装置を要旨とする。

本発明のこのような構成によれば、比較的簡単で、高速動作が可能で、低消費電力のデジタル／アナログ変換回路を用いて、表示データに応じた電圧を画素に印加することによって階調表示を行う電気光学装置を実現することができる。デジタル／アナログ変換回路の構成が簡単であるため、画素パネル上あるいは周辺部に設けるデジタル／アナログ変換部分の構成を簡素化することができる。また、高速動作が可能であるため、表示タイミングに余裕を持つことができ、高精細表示を可能にしたり、走査周期を短くしたりすることが可能となる。また、デジタル／アナログ変換部を低消費電力であるため、反射型液晶表示装置など、装置全体の消費電力が低い装置において、より一層の低消費電力化の効果が得られる。

また、本発明は、基板上にマトリックス状に配置された複数の画素と、前記基板上の前記画素間に配置された相交差する複数のデータ線および複数の走査線と、前記画素に対応して設けられ、前記走査線およびデータ線の信号によって制御されて前記画素を駆動する複数のスイッチング手段と、前記走査線を走査する走査線駆動手段と、前記データ線１本につき１個以上設けられ、前記データ線を駆動するデータ線駆動手段とを具備し、前記データ線駆動手段は、予め設定された第１の電圧の第１のパルス幅の信号に、予め設定された第２の電圧によって形成される、表示データに対応するパルス幅の第２の電圧を重畳して充電信号を形成して出力し、前記充電信号を出力後、予め設定された第３の電圧によって形成されるオフセット電圧を出力する充電信号形成回路と、該充電信号およびオフセット信号が印加される非線形素子と、前記非線形素子の出力が印加されるコンデンサとを具備し、前記コンデンサの端子電圧を前記データ線へ出力することを特徴とする電気光学装置を要旨とする。

本発明のこのような構成によれば、前述のように、第１および第２の電圧によるパルスを重畳することにより、充電電圧印加のタイミングを有効に使うことができ、また、オフセット電圧を印加することにより、デジタル／アナログ変換部を基板上に設ける場合にも小さな面積で実現することが可能となる。これにより、装置全体の高速動作および小型化が実現できるという効果がある。

また、本発明においては、前記データ線駆動手段は、前記データ線への出力部分にスイッチング手段を有し、このスイッチング手段は、前記充電信号が前記非線形素子に印加されるときにはオフとなって前記コンデンサの端子と前記データ線とを電気的に遮断し、前記オフセット信号が印加されるときにはオンとなって前記コンデンサの端子と前記データ線とを電気的に接続することが好ましい。

本発明のこのような構成によれば、入力デジタル信号に応じて生成されるパルス信号によってコンデンサに電荷を蓄積する際に、データ線が持つ配線容量やその他の浮遊容量による影響を小さくすることができる。よって、回路動作を効率化することができ、また、デジタル／アナログ変換の精度を向上することができるという効果が得られる。

また、本発明においては、前記コンデンサは、前記データ線の配線容量であることが好ましい。

本発明のこのような構成により、データ線駆動手段にコンデンサを設ける必要がなく、より一層回路構成の簡素化および装置の小型化が図れる。

また、本発明は、基板上にマトリックス状に配置された複数の画素と、前記基板上の前記画素間に配置された相交差する複数のデータ線および複数の走査線と、前記画素に対応して設けられ、前記走査線およびデータ線の信号によって制御されて前記画素を駆動する複数のスイッチング手段と、前記走査線を走査する走査線駆動手段と、前記データ線１本につき１個以上設けられ、前記データ線を駆動するデータ線駆動手段とを具備し、前記データ線駆動手段は、表示データを該表示データに対応するパルス信号に変換する変換手段と、前記パルス信号が印加される第１、第２の非線形素子と、前記第１、第２の非線形素子の各出力がそれぞれ印加される第１、第２のコンデンサと、前記第１、第２のコンデンサの充電電圧を前記走査線の走査タイミングに基づいて交互に前記データ線へ出力する第２のスイッチング手段とを具備することを特徴とする電気光学装置を要旨とする。

本発明のこのような構成によれば、第１、第２のコンデンサの充電信号とオフセット信号を別々のタイミングで１本のデータ線に出力するため、データ線にデジタル／アナログ変換結果の電圧が出力されている時間を長く取ることができる。

このような構成の電気光学装置において、１画素分のデータに基づいて充電信号のパルス信号を生成して、タイミングをずらして第１および第２のコンデンサに充電し、出力電圧を別タイミングで連続的に１画素に印加するようにすれば、１画素の駆動時間を長くすることができる。また、２画素分のデータに基づいて充電信号のパルス信号をそれぞれ生成して、それぞれ第１および第２のコンデンサに充電し、出力電圧を別タイミングで別々の画素に印加するようにすれば、単位時間あたりの駆動画素数を多くすることができる。これらによって、表示の高精細化や高速走査によるなめらかな動画表示を実現できるという効果が得られる。

また、本発明は、基板上にマトリックス状に配置された複数の画素と、前記基板上の前記画素間に配置された相交差する複数のデータ線および複数の走査線と、前記画素に対応して設けられ、前記走査線およびデータ線の信号によって制御されて前記画素を駆動する複数のスイッチング手段と、前記走査線を走査する走査線駆動手段と、前記データ線１本につき１個以上設けられ、前記データ線を駆動するデータ線駆動手段とを具備し、前記データ線駆動手段は、予め設定された第１の電圧の第１のパルス幅の信号に、予め設定された第２の電圧によって形成される、表示データに対応したパルス幅の第２のパルス信号を重畳して充電信号を形成して出力し、前記充電信号を出力後、予め設定された第３の電圧によって形成されるオフセット信号を出力する第１、第２の充電信号形成回路と、前記充電信号形成回路の出力が印加される第１、第２の非線形素子と、前記第１、第２の非線形素子の各出力がそれぞれ印加される第１、第２のコンデンサと、前記第１、第２のコンデンサの充電電圧を前記走査線の走査タイミングに基づいて交互に前記データ線へ出力する第２のスイッチング手段とを具備することを特徴とする電気光学装置を要旨とする。

本発明のこのような構成によれば、第１、第２のコンデンサの充電電圧を別々のタイミングで１本のデータ線に出力するため、データ線にデジタル／アナログ変換結果の電圧が出力されている時間を長く取ることができる。また、これにより、前述のように、表示の高精細化や高速走査によるなめらかな動画表示を実現できるという効果が得られる。

また、本発明のこのような構成によれば、前述のように、第１および第２の電圧によるパルスを重畳することにより、充電電圧印加のタイミングを有効に使うことができ、また、オフセット電圧を印加することにより、デジタル／アナログ変換部を基板上に設ける場合にも小さな面積で実現することが可能となる。これにより、装置全体の高速動作および小型化が実現できるという効果がある。

また、本発明においては、前記コンデンサの容量は、前記画素における画素電極と共通電極との間の容量の３倍以上であることが好ましい。

本発明のこのような構成によれば、画素の容量と比較して充分大きい容量により電荷を蓄積し、その電荷量により出力電圧のレベルを制御するため、デジタル／アナログ変換の精度が向上し、よって、電気光学装置の階調表示の精度を向上することができるという効果が得られる。

また、本発明においては、前記コンデンサの容量は、前記画素における画素電極と共通電極との間の容量の１０倍以上であることが好ましい。

本発明のこのような構成によれば、画素の容量と比較してより一層多き容量により電荷を蓄積し、その電荷量により出力電圧のレベルを制御するため、デジタル／アナログ変換の精度がより一層向上し、よって、電気光学装置の階調表示の精度をより一層向上することができるという効果がある。

また、本発明は、基板上にタンタル（Ｔａ）またはアルミニウム（Ａｌ）により入力電極配線および出力電極配線のパターンを形成する第１の過程と、前記入力電極配線および前記出力電極配線を陽極酸化することにより２０ナノメートル以上８０ナノメートル以下の範囲の厚さの酸化層を形成する第２の過程と、前記酸化層に摂氏３００度以上摂氏５００度以下の範囲の温度でのアニール処理を施す第３の過程と、アルミニウム（Ａｌ）またはクロム（Ｃｒ）により、前記入力電極配線に形成された前記酸化層と前記出力電極配線に形成された前記酸化層をブリッジ接続する電極パターンを形成する第４の過程とを有することを特徴とするデジタル／アナログ変換回路の製造方法を要旨とする。

本発明のこのような構成によれば、次のような非線形素子を基板上に形成することができる。すなわち、前記第１の過程において形成される一端の電極と、前記第２および第３の過程において形成される絶縁層と、前記第４の過程により形成される中間電極と、再び前記第２および第３の過程において形成される絶縁層と、前記第１の過程において形成される他端の電極とが電気的に直列に接続された非線形素子である。また、本発明の方法により製造されるこのような素子は、バックトゥバック構造を持つため、極性に関して正負対称な電圧−電流特性を持ち、例えば、電気光学表示装置においてライン毎に印加電圧の極性を反転させる交流駆動回路に適している。

また、本発明は、基板上にポリシリコン膜により入力電極配線および出力電極配線のパターンを形成する第１の過程と、前記入力電極配線および前記出力電極配線上に、ＣＶＤ装置によって、水素処理された窒化シリコン（ＳｉＮx:Ｈ）を２０ナノメートル以上８０ナノメートル以下の範囲の厚さに成膜し絶縁層を形成する第２の過程と、前記入力電極配線上に形成された前記絶縁層と前記出力電極配線上に形成された前記絶縁層をブリッジ接続する電極パターンを形成する第３の過程とを有することを特徴とするデジタル／アナログ変換回路の製造方法。

本発明のこのような構成によれば、次のような非線形素子を基板上に形成することができる。すなわち、前記第１の過程において形成される一端の電極と、前記第２の過程において形成される絶縁層と、前記第３の過程により形成される中間電極と、再び前記第２過程において形成される絶縁層と、前記第１の過程において形成される他端の電極とが電気的に直列に接続された非線形素子である。また、本発明の方法により製造されるこのような素子は、バックトゥバック構造を持つため、極性に関して正負対称な電圧−電流特性を持ち、例えば、電気光学表示装置においてライン毎に印加電圧の極性を反転させる交流駆動回路に適している。

また、本発明においては、前記基板上に、画素の保持容量と同一の構造およびプロセスで容量素子を形成する容量形成過程を有することが好ましい。

本発明のこのような構成によれば、画素部の保持容量の形成プロセスに並行してデジタル／アナログ変換回路専用のコンデンサを作り込み設けることが可能となり、デジタル／アナログ変換回路専用の容量の形成のプロセスと画素電極形成のプロセスとを共通化することができるため、製造コスト低減および製造時間短縮という効果がある。

また、本発明においては、前記基板上に、画素スイッチング薄膜トランジスタと同一の構造およびプロセスで、デジタル／アナログ変換出力をオン／オフするスイッチング素子を形成するスイッチング手段形成過程を有することが好ましい。

本発明のこのような構成によれば、電気光学装置の画素部と同一のパネル上にデジタル／アナログ変換回路の出力スイッチング素子を設けることが可能となり、装置の小型化が図れるという効果がある。また、デジタル／アナログ変換回路の出力スイッチング素子の形成のプロセスと画素スイッチング素子形成のプロセスとを共通化することができるため、製造コスト低減および製造時間短縮という効果がある。

以下、図面を参照しこの発明の一実施形態について説明する。図１は、同実施形態によるＤ／Ａ（デジタル／アナログ）変換回路の基本構成を示す回路図である。この図において、符号１は非線形素子の等価回路であり、符号２はコンデンサである。非線形素子１とコンデンサ２とは直列に接続されており、非線形素子１の一端に入力電圧パルスＶｉｎの印加を受けるようになっており、また、非線形素子１とコンデンサ２との接続部分の電位Ｖｏｕｔを出力するようになっている。

図２はこの非線形素子１の電流−電圧特性を示すグラフである。この図で示すように、非線形素子１は所定の電圧より小さい電圧の範囲においては抵抗値が非常に高いが、印加電圧を大きくするにしたがって、次第に抵抗値が小さくなり、多くの電流を流すようになる。また、非線形素子１は、図１内の等価回路に示したように、素子自身に容量成分も持っている。このような非線形素子１の具体的な構成、構造、および製造方法については後述する。

次に、図１で示す回路によるＤ／Ａ変換の原理について説明する。図３（ａ）は、Ｄ／Ａ変換回路の入力電圧Ｖｉｎと出力電圧Ｖｏｕｔのそれぞれの波形を示すタイミングチャートである。図３（ａ）において、入力電圧Ｖｉｎの波形は点線１０１で、出力電圧Ｖｏｕｔの波形は実線１０２でそれぞれ示されている。本回路の動作の最小単位は、充電期間と保持期間の２つのフェーズにより構成されており、図３（ａ）上のｔ１で示す範囲が充電期間、ｔ２で示す範囲が保持期間である。なお、図３（ａ）では充電期間ｔ１と保持期間ｔ２とは同じ長さとなっているが、本発明の実施にあたって、これは必ずしも同じでなくても良い。

まず、充電期間において＋Ｖ１の電位を持つパルス電圧が入力されると、まず非線型素子１に含まれる容量成分とコンデンサ２の容量比に応じてＶｏｕｔが変移した後、非線型素子１を介したコンデンサ２への充電が始まり、それに伴って出力電圧Ｖｏｕｔが徐々に立ち上がっていく。ある時間が経過した時点でさらに＋Ｖ２の電位が上乗せされ、入力電圧Ｖｉｎは（Ｖ１＋Ｖ２）となり、出力電圧Ｖｏｕｔもそれに追随して立ち上がっていく。ここで、（Ｖ１＋Ｖ２）が入力されている時間つまりパルス幅はｔｄ１である。コンデンサ２に貯えられる電荷の量、及びそれを反映するＶｏｕｔの大きさはパルス電圧＋Ｖ１、＋Ｖ２の大きさと、ｔ１、ｔｄ１などのそれらが印加される時間により決められる。

また非線型素子の抵抗値は非線型素子に印加される電圧、すなわち入力電圧Ｖｉｎと出力電圧Ｖｏｕｔの差分に依存して変化するので、高い書き込み電圧が印加される充電期間ｔ１においては比較的低い抵抗で推移し、コンデンサ２への充電が行われるように働き、以下に説明する保持期間においては抵抗が高くなりコンデンサ２に貯えられた電荷を保持するように働く。

次に、保持期間の始まりにおいて入力電圧Ｖｉｎが＋Ｖ３に立ち下がると、非線型素子１に含まれる容量成分とコンデンサ２の容量比に応じて出力電圧Ｖｏｕｔも立ち下がるが、その後は非線型素子１に印加されている電位が小さく、非線型素子の抵抗が大きくなっているため、コンデンサ２に蓄積された電荷は放電されず、Ｖｏｕｔの大きさも変化しない。

ＶＧＡからＸＧＡなどの解像度を有する表示装置においては、充電期間ｔ１、保持期間ｔ２は数十〜数百マイクロ秒程度以下のオーダとなる。

以上の動作の結果、この保持期間における出力電圧Ｖｏｕｔは、コンデンサ２に蓄積される電荷量と正の相関関係を持つので、デジタル信号のパルス幅変調（ＰＷＭ）により（Ｖ１＋Ｖ２）の電圧パルス幅ｔｄ１を制御することにより、それに応じたアナログ電圧出力を得ることができる。入力パルスの電位Ｖ１，Ｖ２，Ｖ３は、所望の出力電圧の範囲や、抵抗値および容量値など回路の諸定数に応じた適切な値を用いる。

また、図３（ａ）に示す波形では、最初の充電期間には正の電圧を入力し、次の充電期間には負の電圧を入力するようになっているが、これは、液晶表示装置などで走査線毎に極性を反転させた電圧よる画素駆動を行う場合を示している。本回路は、入出力関係が電圧の極性に依らない正負対称な特性を持つように構成されている。

本回路の非線形素子としては、次の２種類のいずれかを用いることができる。まず第１は、タンタルやアルミニウムなどを陽極酸化したものに、クロムやアルミニウムなどの電極を積層したＭＩＭ（metal - insulator - metal 、金属−絶縁体−金属）構造の素子である。前述の極性対称入出力特性を得るためには、このＭＩＭ素子を逆向きに直列接続した Back-to-Back 構造とする。具体的には、例えば、クロム−タンタル酸化膜―タンタルータンタル酸化膜−クロムという積層構造を持つ素子を用いる。

第２は、ｐ型またはｎ型のシリコンを用いたダイオード構造である。このダイオード構造において極性対称入出力特性を得るために、２つのダイオード素子を逆向きに並列接続したリング構造（ＤＲ）を用いる。

次に、上述したＤ／Ａ変換回路を用いて液晶表示装置（電気光学装置）を構成した第１の実施形態について説明する。図４は、同実施形態による液晶表示装置のＤ／Ａ変換部および画素部を示す回路図である。この図において符号１０はＤ／Ａ変換部、２０は画素部である。

画素部２０には、画素１１がマトリクス状に配置され、縦方向にデータ線１４、横方向に走査線１５が配設されている。画素１１内の画素電極スイッチング素子１２は走査線１５の電圧によってオン／オフ制御され、オンのときに限りデータ線１４の電圧が画素電極に印加される。この印加電圧に応じて、画素電極と共通電極との間に挟持されている液晶１３の光透過率が変化する。

また、Ｄ／Ａ変換部１０には、各々のデータ線１４に対応して、非線形素子１とコンデンサ２からなるＤ／Ａ変換回路が設けられている。また、このＤ／Ａ変換回路の出力部分に設けられておりトランジスタによって実現されているＤ／Ａ変換出力スイッチング素子３は、Ｄ／Ａ変換タイミング切り換え信号線４の電圧によってオン／オフ制御される。

図５は、周辺回路も含めて本装置の全体構成を示すブロック図である。この図において、符号３１は液晶パネル基板、３２は走査線１５を駆動する走査ドライバである。また、データドライバ３３は、電圧供給源３４から±Ｖ１，±（Ｖ１＋Ｖ２），±Ｖ３の電圧を受け、データ変調回路３５が出力するパルス幅データに応じたパルス波形をＤ／Ａ変換部１０に出力する。

次に本装置の回路動作について説明する。入力された表示データは、まずデータ変調回路３５によって、画素毎の輝度に応じたパルス入力タイミングデータに変換される。この変換は次のように行われる。データ変調回路３５には、半導体ＲＯＭなどによって実現されるパルス入力タイミング記憶手段が設けられており、このパルス入力タイミング記憶手段は、充電期間中のどのタイミングで（Ｖ１＋Ｖ２）の電位を持つパルスを立ち上げればよいかを、各輝度に応じて記憶している。

例えば、図３（ａ）に示したように、ｔｄ１の幅を持つパルスを入力するためには、充電期間開始後（ｔ１−ｔｄ１）の時間が経過した時点で電位をＶ１から（Ｖ１＋Ｖ２）に立ち上げればよい。本装置全体は、基準クロック発生回路３６が生成する基準クロックパルスによって同期しているため、具体的には、この基準クロックパルス数を用いて上記のタイミングを制御する。クロックパルス幅ｔｄ１と画素の透過率は相関関係を持つものの、データ線１４の浮遊容量や液晶の電気光学特性等の理由により、その関係は非線形である。従って、前記のパルス入力タイミング記憶手段には、例えば０〜６３の６４段階の階調表示のためには、各段階に応じた６４通りの基準クロックパルスカウント値を記憶させる。

このように生成された画素毎のパルスタイミングデータは、データ変調回路３５からデータドライバ３３に渡され、このデータを用いて各画素が次にように駆動される。走査ドライバ３２は、入力される垂直同期信号および水平同期信号に基づいて走査線１５を上から順次走査していく。図３（ｃ）および同（ｄ）は、隣り合う２本の走査線それぞれの電位を示すタイミングチャートであり、図示するように、走査を受けているタイミングにおける走査線１５の電位は「Ｈ」レベルになり、その他のタイミングでは「Ｌ」レベルになる。

この走査タイミングと同期しながら、データドライバ３３はデータ変調回路３５から渡されたタイミングデータに基づいて、また電圧供給源３４から供給される基本電位±Ｖ１，±（Ｖ１＋Ｖ２），±Ｖ３を用いて、図３（ａ）に示すような波形の電圧パルスをＤ／Ａ変換部１０の各画素に対応したＤ／Ａ変換回路に入力する。

図６は、データドライバ３３に内蔵されたパルス波生成回路の構成を示す回路図である。データドライバ３３は、信号Ｓ１〜Ｓ７をスイッチ４１〜４７にそれぞれ入力することによって、電圧供給源３４から受ける６種類の電圧および共通電圧ＣＯＭを切り換え、所望のパルス波形を生成して、Ｄ／Ａ変換部に出力する。

Ｄ／Ａ変換タイミング切り換え信号線４には、図３（ｂ）で示すようなパルス信号が供給されている。充電期間においてはこのパルス電位が「Ｌ」であるためＤ／Ａ変換出力スイッチング素子３はオフとなり、Ｄ／Ａ変換回路の出力電圧がデータ線１４に伝わらず、従って、電荷がデータ線１４の浮遊容量にリークすることなくコンデンサ２に蓄えられるようになっている。また、保持期間においては、Ｄ／Ａ変換タイミング切り換え信号線４が「Ｈ」レベルとなり、Ｄ／Ａ変換出力スイッチング素子３がオンとなってＤ／Ａ変換回路の出力電圧がデータ線１４に印加される。

図３に示すように、上述した走査線１５の走査のタイミングと、Ｄ／Ａ変換回路の出力電圧のデータ線１４への印加のタイミングは、同期している。走査線１５が「Ｈ」レベルのときは、走査線１５に接続された画素電極スイッチング素子１２がオンとなり、その画素電極スイッチング素子１２に接続されたデータ線１４の電位が画素電極に印加され、その画素の液晶１３はこの印加電圧に応じた状態に変化する。また「Ｌ」レベルのときには画素電極スイッチング素子１２はオフとなる。

以上のように、入力された画像データに基づいたデジタル信号をＤ／Ａ変換回路によってアナログ電圧に変換し、この電圧が走査線タイミングと同期して画素電極に印加されることによって、階調表示を行う。

なお、本装置においては、使用する液晶により画素電極への印加電圧の範囲を決定し、その電圧範囲を実現できるように、また非線形素子１やコンデンサ２の抵抗値および容量値も考慮して、基本電圧Ｖ１、（Ｖ１＋Ｖ２）、Ｖ３を予め選択して電圧供給源３４から供給できるようにする。

また、予め実験によってパルス幅に応じた画素透過率の測定を行い、その測定結果から、表示データに応じた等間隔の階調が再現できるように各信号のパルス幅を決定し、それに基づいたパルス入力タイミングデータをデータ変調回路３５内のパルス入力タイミング記憶手段に記憶させるようにする。

なお、本実施形態では、走査ドライバ３２、データドライバ３３、Ｄ／Ａ変換部１０を液晶パネル基板３１上に形成しているが、走査ドライバ３２およびデータドライバ３３のいずれか一方または両方を基板外のＩＣなどに組み込んでも良い。また、さらにＤ／Ａ変換部１０を基板外のＩＣなどに組み込んでも良い。

次に、本発明の電気光学装置の第２の実施形態について説明する。図７は同実施形態による液晶表示装置のＤ／Ａ変換部および画素部の構成を示す回路図である。この図に示す回路が図４で示した第１の実施形態の回路と相違する点は、Ｄ／Ａ変換部１０内にＤ／Ａ変換専用のコンデンサを持たず、その代わり、画素部２０に配設されたデータ線１４自身の容量５１を利用している点である。この構成によりＤ／Ａ変換部１０にはＤ／Ａ変換出力スイッチング素子３やＤ／Ａ変換タイミング切り換え信号線４は必要なくなり、さらに回路構成を簡略化することができる。

本装置のＤ／Ａ変換および画素駆動のタイミングを図３により説明する。Ｄ／Ａ変換回路には図３（ａ）のような波形およびタイミングの電圧パルスが入力される。

図３（ａ）に示す最初の充電期間においては、すべての走査線１５の電位レベルは「Ｌ」であり、従ってすべての画素電極スイッチング素子１２はオフとなっているため、入力される正電位のパルスによって正電荷が配線容量５１に蓄積される。次の保持期間において、入力電位がＶ３に立ち下がり、入力パルス幅ｔｄ１に応じたアナログ電圧がデータ線１４に印加される。このときＤ／Ａ変換部を構成する非線型素子は、印加される電圧が低いので高抵抗になり、データ線のアナログ電位は保持される。これと同期して、図３（ｃ）に示されるように現在走査を受けている走査線１５の電位レベルが「Ｈ」となり、この走査線１５に接続された画素電極スイッチング素子１２がオンとなるため、データ線１４の電位が画素電極に印加される。次の充電期間および保持期間には負電位のパルスがＤ／Ａ変換回路に入力されて、次の走査線１５について同様の動作をする。

Ｄ／Ａ変換部１０および画素部２０以外の部分については、第１の実施形態の場合と同様に、図５に示されるような装置構成である。

本実施形態におけるＤ／Ａ変換部は、専用コンデンサ、Ｄ／Ａ変換出力スイッチング素子、およびＤ／Ａ変換タイミング切り換え信号線を持たないシンプルな構造であるため、液晶パネル基板上にもより一層形成しやすいというメリットがある。

次に、本発明の電気光学装置の第３の実施形態について説明する。図８は同実施形態による液晶表示装置のＤ／Ａ変換部および画素部の構成を示す回路図である。この構成の特徴は、２組のＤ／Ａ変換回路およびそれに接続されたＤ／Ａ変換出力スイッチング素子が並列に存在し、それらの出力が結合されて１本のデータ線１４に接続されていることである。

また、非線形素子１ａおよび１ｂはそれぞれ別個の入力信号を受けるようになっており、Ｄ／Ａ変換出力スイッチング素子３ａおよび３ｂはそれぞれ別個のＤ／Ａ変換タイミング切り換え信号線４ａおよび４ｂによってオン／オフ制御される。

本装置の動作タイミングを図を用いて説明する。図９は本装置のＤ／Ａ変換部１０および画素部２０の動作を示すタイミングチャートである。この図において、（ａ）および（ｂ）で示される波形は、それぞれ非線形素子１ａおよび１ｂに印加される入力電圧パルスである。図中の例えば「Ｈａ（ｍ）」は、ｍ番目の走査線１５に接続された画素を非線形素子１ａを介して走査する水平走査期間を表している。同様に「Ｈｂ（ｍ）」は、非線形素子１ｂを介して走査する水平走査期間であり、「Ｈｂ（ｍ）」は「Ｈａ（ｍ）」より半水平走査期間分遅れた位相となっている。

図９（ｃ）および同（ｄ）は、それぞれＤ／Ａ変換タイミング切り換え信号線４ａおよび４ｂの信号波形である。これら両者は、交互に、「Ｈ」と「Ｌ」が逆となる信号を伝達し、従って、各々のＤ／Ａ変換回路の保持期間にそれぞれのＤ／Ａ変換出力スイッチング素子３ａおよび３ｂはオンとなる。

また、図９（ｅ）はｍ番目の走査線１５のパルス信号の波形を示している。このパルスが立ちあがって「Ｈ」レベルとなっている期間の前半は、Ｄ／Ａ変換出力スイッチング素子３ａを介して出力される電圧がデータ線１４に印加されており、また同期間の後半は、 Ｄ／Ａ変換出力スイッチング素子３ｂを介して出力される電圧がデータ線１４に印加されている。このように、図９（ｅ）に示す１水平走査期間を通してＤ／Ａ変換出力が画素電極に印加される。図９（ｆ）はｍ＋１番目の走査線１５のパルス波形であり、この水平走査期間には負の入力電圧によって同様の動作をする。

上述した動作のように、本装置は、第１および第２の実施形態において説明した装置に比べて、１画素あたり２倍の長さの駆動期間を取ることができるというタイミング上のメリットを持つ。すなわち図３に示したタイミングにおいては画素に割り当てられる走査選択期間の前半をＤ／Ａ変換部コンデンサへの充電、後半の保持期間を画素への書き込みに使っていたのを、この場合には走査選択期間すべての時間を画素への書き込みに使えるようになる。このようなことは時に走査線数が多く、走査線あたりの選択期間が短い表示体において特に有効になる。

また「Ｈａ（ｍ）」、「Ｈｂ（ｍ）」のように２つの部分からなる駆動信号の組み合わせにより、各画素の信号が決められるので、より緻密な階調制御が可能になるというメリットもある。つまりそれぞれのＤ／Ａ変換部で３２階調分のデータを生成し、それを組み合わせることにより６４階調分の出力電圧を得ることができる。

また、上のようにスイッチング素子３ａを介して電圧が出力される期間とスイッチング素子３ｂを介して電圧が出力される期間との両方で、１本の走査線１５に接続された画素電極に電圧を印加する代わりに、このスイッチング素子３ａから３ｂの切り替えのタイミングで次の走査線１５の走査に移るようにしても良い。この場合、走査線１５のパルス信号の波形は、図９（ｇ）、同（ｈ）、同（ｉ）、同（ｊ）のようになる。

このような動作をすることにより、先の例と同様、走査選択期間すべての時間を画素への書き込みに使えるようになる。またこの場合は、走査線毎に極性を反転させる場合には、図９（ｂ）の信号について、この極性を反転させたものが必要になり、同（ａ）、同（ｂ）におけるＨａ（ｍ）、Ｈｂ（ｍ）は隣接する走査線への印加信号となる。

以上、電気光学装置の第１〜第３の実施形態について説明したが、次に、これらの装置に組み込むＤ／Ａ変換回路の容量について説明する。まず、コンデンサ２の容量Ｃ２は非線形素子１の容量Ｃ１の２倍〜８倍の範囲にあることが望ましく、特に、４倍程度であることが望ましい。図７の非線形素子１と配線容量５１についても同様である。

この理由は、上記比率が４倍程度のときにアナログ出力電圧のダイナミックレンジを最も大きく取ることができ、階調表示にとって有利であることが、発明者らが実施した実験によって明らかになっているためである。また、入力電圧をＶとすると、入力電圧を印加したタイミングに非線形素子１にかかる電圧はＶ・Ｃ２／（Ｃ１＋Ｃ２）であるが、上記比率が２倍以下になると、非線形素子１に充分な電圧が印加されなくなってしまい不都合である。また、絶縁性薄膜を金属で挟み込んでいる非線型素子１の構造により、素子の抵抗値はその容量と正の相関を持つ。よってこの比率が８倍以上になるような回路構成では、非線形素子１の容量とともに抵抗値も相対的に小さくなってしまい、低消費電力化の観点から不都合である。

次に、前記容量Ｃ２は１画素あたりの液晶の容量の３倍以上であることが望ましく、特に１０倍以上であることが望ましい。この比率が低く、特に３倍以下の比率となって液晶の容量が相対的に大きくなると、保持期間において、Ｄ／Ａ変換部のコンデンサ電位を正確に画素に伝達できなくなり、階調表示の精度を高くできない。

装置の構成にあたっては、ここに記した２つの条件を満足するように容量値を決め、これに合ったコンデンサを回路に組み込むか、あるいはこれに合った配線容量５１が得られるようにデータ線１４の太さなどを決定する。

また、非線形素子１の特性としては、印加される電圧が４Ｖ〜１０Ｖの範囲で変化するとき、流れる電流値が１００倍以上変化するようにする。

次に、このようなＤ／Ａ変換回路を液晶パネル基板上に形成する製造方法について説明する。

まず、非線形素子としてバックトゥバック構造を持つＭＩＭ素子を基板上に形成する第１の方法を説明する。

この方法においては、まず第１の過程において、ガラス基板上にＴａやＳｉの酸化膜で形成された下地膜上にタンタルまたはアルミニウムなどによる電極を形成する。図１０（ａ）は、この電極が形成された段階における平面図であり、図１０（ｂ）は、図１０（ａ）の線５９１における断面図である。図１０において、符号５０１は基板、５０２は基板上の下地膜、５１１および５２１は本プロセスによって形成される非線形素子の電極である。

次に、第２の過程において、クエン酸などを化成液として用いて、１０Ｖ〜４０Ｖの電圧により、電極５１１および５２１を陽極酸化する。その結果、電極表面に、２０ナノメートルから８０ナノメートルの範囲の厚さの酸化層が形成される。図１１（ａ）は、この酸化層が形成された段階における平面図であり、図１１（ｂ）は、図１１（ａ）の線５９２における断面図である。図１１において、符号５１２および５２２は、それぞれ電極５１１および５２１上に形成された酸化層である。酸化層５１２および５２２は、本プロセスによって形成される非線形素子における絶縁膜となる。

次に、第３の過程において、摂氏３００度〜５００度の温度で１時間程度アニール処理を行う。このアニール処理により酸化層５１２および５２２が緻密になるため、形成される素子の信頼性が向上する。

最後に、第４の過程において、アルミニウムまたはクロムなどによって、上電極のパターンを形成する。図１２（ａ）は、この上電極が形成された段階における平面図であり、図１２（ｂ）は、図１２（ａ）の線５９３における断面図である。図１２において、符号５３１は上電極であり、この上電極５３１は酸化層５１２および５２２をブリッジ接続するようなパターンで形成されている。

上述したプロセスによって、図１２（ａ）の符号５１０および５２０の２つのＭＩＭ素子が形成される。例えば、上記第１の過程においてはタンタルを用いて電極を形成し、上記第４の過程においてはアルミニウムを用いて電極を形成した場合は、このように、電極５１１と５２１の間は、タンタル−タンタル酸化物−アルミニウム−タンタル酸化物−タンタルというバックトゥバック構造をもつ非線形素子が基板上に形成される。

次に、バックトゥバック構造を持つ非線形素子を基板上に形成する第２の方法を説明する。まず、この方法の第１の過程においては、基板上にポリシリコン膜により入力電極および出力電極のパターンを形成する。これら電極が形成された段階における基板の平面図および断面図は、それぞれ図１０（ａ）および同（ｂ）と同様である。

次に、第２の過程においては、前記入力電極および前記出力電極上に、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition 、プラズマによる化学蒸着）装置によって、水素処理された窒化シリコン（ＳｉＮx:Ｈ）を２０ナノメートル〜８０ナノメートルの厚さに成膜し、絶縁層を形成する。これら絶縁層が形成された段階における基板の平面図および断面図は、それぞれ図１１（ａ）および同（ｂ）と同様である。

最後に、第３の過程においては、前記入力電極上に形成された前記絶縁層と前記出力電極上に形成された前記絶縁層をブリッジ接続する上電極を形成する。この上電極が形成された段階における基板の平面図および断面図は、それぞれ図１２（ａ）および同（ｂ）と同様である。

また、ｐ型およびｎ型の半導体の接合を用いたダイオードを非線形素子として用いても良い。このとき、非線形素子の電気特性において正負極性対称性を得るために、逆向きに配置した２つのダイオードを並列に接続したリング構造とすることが好ましい。

以上、基板上に非線形素子を形成する各種製造方法について説明したが、同一基板上に、Ｄ／Ａ変換回路専用のコンデンサを設ける場合は、画素部の画素保持容量と同一のプロセスおよび構造で形成することができる。また、同一基板上にＤ／Ａ変換出力スイッチング素子を設ける場合は、画素部の画素電極スイッチングＴＦＴと同一のプロセスおよび構造で形成することができる。

このように、Ｄ／Ａ変換回路を画素と同一の基板上に設けることにより、装置の小型化が可能となり、また、製造プロセスの共通化により低コスト化が可能となるという効果がある。

以上に述べた本発明によるＤ／Ａ変換方法、Ｄ／Ａ変換回路、およびその製造方法は、反射型および透過型のいずれの液晶装置にも適用可能であるが、バックライト等の発光手段を必要としない反射型液晶装置において、より一層Ｄ／Ａ変換回路の低消費電力化のメリットが大きい。その理由は、反射型のほうが、装置全体の消費電力の中に占めるＤ／Ａ変換回路の電力比率が相対的に高いためである。

次に、このような本発明の効果を活かす応用例について説明する。図１３（ａ）は、本発明による液晶表示装置を組み込んだ携帯型電話端末機の外観図であり、この携帯型電話端末機１０００は液晶表示パネル１００１によって、操作メニューや通信内容といった各種情報を表示するようになっている。

図１３（ｂ）は、本発明による液晶表示装置を組み込んだ腕時計の外観図であり、液晶表示パネル１１０１によって、時刻やカレンダーなどといった情報を表示するようになっている。

また、図１３（ｃ）は、本発明による液晶表示装置を組み込んだ携帯型情報端末機の外観図である。この携帯型情報端末機１２００は、パーソナルコンピュータあるいはＰＤＡ（パーソナルデジタルアシスタント）の機能を持っており、これらの機能に応じた各種情報の表示を液晶表示パネル１２０６によって行うようになっている。

図１３（ａ）〜（ｃ）で示した機器はいずれも反射型の液晶表示装置を用いているため、また、本発明によるＤ／Ａ変換回路を採用していることにより、従来技術と比較してさらに消費電力が低くなっている。従って、充電や電池交換の頻度が少なくて済み、利用者の利便性の向上という効果が得られる。

なお、上では、液晶への印加電圧によって画素輝度を制御する液晶装置について説明したが、画素電極と対向する共通電極との間に電気光学物質が挟持されており、この電気光学物質の物理的特性により表示等を行う電気光学装置一般に、本発明を適用することが可能である。このような電気光学装置とは、液晶装置のほかに、プラズマディスプレイ、ＥＬ（エレクトロルミネッセンス）、ＦＥＤ（フィールドエミッションデバイス）などがあるが、本発明の適用対象はこれらに限定されない。

以上説明したように、この発明によれば、簡単な構成で、高速動作が可能で、消費電力の小さいＤ／Ａ変換回路およびそれを用いた階調表示を実現する電気光学装置を実現することが可能である。また、構成が簡単であるため、画素部と同一の基板上にＤ／Ａ変換回路を形成することも可能で、装置の設計の自由度が向上する。これらにより、階調表示の可能な電気光学装置の小型化、低コスト化、高精細化、低消費電力化が可能となるという効果が得られる。

この発明の一実施形態によるＤ／Ａ変換回路の構成を示す回路図である。 同実施形態によるＤ／Ａ回路を構成する非線形素子の電流−電圧特性を示すグラフである。 同実施形態によるＤ／Ａ回路の動作タイミングを示すタイミングチャートである。 この発明の一実施形態による液晶表示装置の要部構成を示す回路図である。 同実施形態による液晶表示装置の構成を示すブロック図である。 同実施形態による液晶表示装置のデータドライバに内蔵された電圧パルス生成回路の構成を示す回路図である。 この発明の一実施形態による液晶表示装置の要部構成を示す回路図である。 この発明の一実施形態による液晶表示装置の要部構成を示す回路図である。 同実施形態による液晶表示装置の動作タイミングを示すタイミングチャートである。 この発明の一実施形態によるＤ／Ａ変換回路製造方法において入出力電極が形成された段階の基板平面図（ａ）および断面図（ｂ）である。 同実施形態によるＤ／Ａ変換回路製造方法において絶縁層が形成された段階の基板平面図（ａ）および断面図（ｂ）である。 同実施形態によるＤ／Ａ変換回路製造方法において上電極が形成された段階の基板平面図（ａ）および断面図（ｂ）である。 この発明の一実施形態による液晶表示装置を応用した各種機器の外観図である。

符号の説明

１，１ａ，１ｂ…非線形素子、２，２ａ，２ｂ…コンデンサ、３，３ａ，３ｂ…Ｄ／Ａ変換出力スイッチング素子、４，４ａ，４ｂ…Ｄ／Ａ変換タイミング切り換え信号線、１０…Ｄ／Ａ変換部、１１…画素、１２…画素電極スイッチング素子、１３…液晶、１４…データ線、１５…走査線、２０…画素部、３１…液晶パネル基板、３２…走査ドライバ、３３…データドライバ、３４…電圧供給源、３５…データ変調回路、３６…基準クロック発生回路、４１〜４７…スイッチ、５１…配線容量、５０１…基板、５０２…下地膜、５１１，５１２…電極、５２１，５２２…酸化層（絶縁層）、５３１…上電極、１００１，１１０１，１２０６…液晶表示パネル。

Claims (4)

1. デジタル制御された幅を持つ入力パルスを画素駆動のためのアナログ電圧に変換するデジタル／アナログ変換回路の製造方法であって、
   基板上にタンタル（Ｔａ）またはアルミニウム（Ａｌ）により入力電極配線および出力電極配線のパターンを形成する第１の過程と、
   前記入力電極配線および前記出力電極配線を陽極酸化することにより２０ナノメートル以上８０ナノメートル以下の範囲の厚さの酸化層を形成する第２の過程と、
   前記酸化層に摂氏３００度以上摂氏５００度以下の範囲の温度でのアニール処理を施す第３の過程と、
   アルミニウム（Ａｌ）またはクロム（Ｃｒ）により、前記入力電極配線に形成された前記酸化層と前記出力電極配線に形成された前記酸化層をブリッジ接続する電極パターンを形成する第４の過程と、
   を有することを特徴とするデジタル／アナログ変換回路の製造方法。
2. デジタル制御された幅を持つ入力パルスを画素駆動のためのアナログ電圧に変換するデジタル／アナログ変換回路の製造方法であって、
   基板上にポリシリコン膜により入力電極配線および出力電極配線のパターンを形成する第１の過程と、
   前記入力電極配線および前記出力電極配線上に、ＣＶＤ装置によって、水素処理された窒化シリコン（ＳｉＮx:Ｈ）を２０ナノメートル以上８０ナノメートル以下の範囲の厚さに成膜し絶縁層を形成する第２の過程と、
   前記入力電極配線上に形成された前記絶縁層と前記出力電極配線上に形成された前記絶縁層をブリッジ接続する電極パターンを形成する第３の過程と、
   を有することを特徴とするデジタル／アナログ変換回路の製造方法。
3. 前記基板上に、画素の保持容量と同一の構造およびプロセスで容量素子を形成する容量形成過程を有することを特徴とする請求項１または２に記載のデジタル／アナログ変換回路の製造方法。
4. 前記基板上に、画素スイッチング薄膜トランジスタと同一の構造およびプロセスで、デジタル／アナログ変換出力をオン／オフするスイッチング素子を形成するスイッチング手段形成過程を有することを特徴とする請求項１乃至３のいずれか一項に記載のデジタル／アナログ変換回路の製造方法。

Images