JPH03149922A - Ｄ／ａ変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利川分野〕 本発明は、機器を制御するためのＤＣ制御電圧を発生さ
せるパルス幅変調器を用いたＤ／Ａ変換器に関するもの
である。

〔従来の技術〕

従来より、この種のパルス幅変調器を用いたｌ）／Ａ変
換３　（Ｄｉｇｉｔａｌ　Ａｎａｌｏｇ　Ｃｏｎｖｅｒ
ｔｅｒ、以下ＤＡＣと略す）は例えば第６図に示すよう
に、人力されたディジタル値を１１０のパルス幅に変換
するパルス幅変調器（ｌｌ）　（Ｐｕｌｓｅ　ＷＩｄｔ
ｈ　Ｍｏｄｕｌａｔｏｒ。

以下ＰＷＭと略す）と、抵抗ｃ層２）およびコンデンサ
（■３）との回路からなるフィルタ（Ｆ）とにより構成
され、ＰＷＭ（ＩＩ）の出力パルスをフィルタ（Ｆ）で
ｓＨｊ−滑化することによりＤＣ電圧に変換するもので
あった。

〔発明が解決しようとする課題〕

しかしながら、上記構成の従来例の場合、抵抗（Ｉ２）
およびコンデンサ（１３）からなるフィルタ（Ｆ）の時
定数を大きく設定すれば、変換されたＤＣ”、！ｉ圧に
含まれるノイズのレベルは小さくなるが、ディジタル値
が変化してからＤＣ電圧に変換されるまでの変換遅延時
間が人きくなってしまう。

また、これとは逆に、前記フィルタ（Ｆ）の時定数を小
さく設定すれば、ディジタル値が変化してからＩ）　Ｃ
電圧に変換されるまでの変換遅延時間は小さくなるが、
変換されたｌ）Ｃ電圧に含まれるノイズのレベルが太き
くなってしまうという問題点があった。

本発明は、このような従来の問題点を解決するためにな
されたもので、デーｆジタル値が変化してからＤＣ電圧
に変換されるまでの変換遅延時間を少なく、シかも、変
換されたＤＣ電圧に含まれるノイズのレベルも小さく抑
制し得るパルス幅変調器を用いたＤ／Ａ変換器を提供す
ることを１．１的とするものである。

〔課題を解決するためのｆ段〕

このような目的を達成するために本発明は、抵抗とコン
デンサとにより構成されてＰＷＭの出力を平滑化する第
１フィルタの出力側に抵抗とコンデンサとにより構成さ
れた第２フィルタを設け、この第２フィルタの抵抗に非
直線性素子を並列に接続したことを特徴とするものであ
る。

また、前記第２フィルタの時定数を第１フィルタの時定
数より人きく設定し、かつ、前記第２フィルタの抵抗を
第１フィルタの抵抗より大きい値に設定することが望ま
しい。

更に、非直線性素ｒは互いに極性方向を逆方向に接続し
た２個のダイオードを並列に接続した構成上することが
できる。

〔作　　　用〕

ＰＷＭの出力を抵抗とコンデンサのフィルタで平滑した
場合、前記フィルタの出力に含まれるノイズ（Ｖ）の最
大値は で表すことができる。

但し、Ｖ：ＰＷＭの出力フィルタに含まれるノイズレベ
ル Ｅ　：　ＰＷＭ出力の電圧 Ｔ：ＰＷＭの基本周期の時間 τ：　ＰＷＭの出力フィルタの時定数 ＰＷＭの出力を抵抗とコンデンサからなるフィルタで平
滑した場合、このフィルタの出力が最終出力電圧の５％
以内となる安定レベルに達するまでの時間をの最大値は
、ＰＷＭの出力が全て０のときから、全てｌに変化した
とき、あるいは１から０に変化したときである。したが
って、０．９５Ｅ　＝　Ｅ　（１−ｅ−””）ｅ　”＝
　ｌ　−０，９５ ｔ＝−ｒｌｎ（１−０，９５） ＃３τ・・・・−・・・・・−・・・・・・・（２）の
式が成立する。

但し、ｔ：Ｉ）ＡＣのＤＣ出力電圧が安定するまでの時
間 Ｅ　：　ＰＷＭ出力の電圧 τ：　ＰＷＭの出力フィルタの時定数 ０）式からＤＣ出力電圧に含まれるノイズレベルを低減
するには、ＰＷＭの出力フィルタの時定数を太きくする
必要がある。

一方、（２）式からＰＷＭに人力されたディジタル値が
変化してから、ＤＣ出力電圧が安定するまでの時間を早
くするためには、ＰＷＭの出力フィルタの時定数を小さ
くしなければならない。

上記構成では、ＤＣ出力電圧に含まれるノイズレベルの
低減と、安定時間を早めるという両方の必要とする特性
を得ることができるもので、第１フィルタではＰＷＭの
出力を大まかに平滑し、第２フィルタでは抵抗値を人き
（して時定数を大きクシ、第１フィルタで取り切れなか
ったノイズを更に・Ｖ滑する。（２）式から明らかなよ
うに、時定数τを人きくすると、ＤＣ出力電圧が安定す
るまでの時間がかかり過ぎるので、第２フィルタの抵抗
に非直線性素子を並列に接続することにより、（８）第
４フィルタの出力が大幅に変化しないときは、第２フィ
ルタの抵抗で、第２フィルタのコンデンサを充放電させ
、また、 （ｂ）第１フィルタの出力が大幅に変化したときは、・
第２フィルタの抵抗に並列に接続された非直線性素Ｔを
導通させて、第２フィルタのコンデンサを充放電させる
、 ようにすることで、ＰＷＭの出力フィルタの出力に含ま
れるノイズを第２フィルタの抵抗およびコンデンサで低
減し、ＰＷＭのＩ）Ｃ出力電圧が安定するまでの時間を
非直線性素子で早め、ディジタル値が変化してからＤＣ
電圧に変換されるまでの変換遅延時間を少なく、かつ、
変換されたＤＣ電圧に含まれるノイズのレベルも小さい
ものとすることができる。

〔実　施　例〕

以下、本発明の一実施例を図面を＠照しながら詳細に説
明する。第１図において、（■）はパルス幅変調器（Ｐ
ＷＭ）であって、人力されたディジタル値を１．０のパ
ルス幅に変換するものである。

（Ｆｌ）は第１フィルタであって、ＰＷＭ（１）の出力
側に接続された抵抗（２）と、コンデンサ（３）とによ
り構成されている。（Ｆ２）は第２フィルタであって、
前記第１フィルタ（Ｆｌ）の出力側に接続された抵抗（
４）と、コンデンサ（５）とにより構成されている。（
６）は第２フィルタ（Ｆ２）の抵抗（４）と並列に接続
された非直線性素子の回路ブロックであって、ダイオー
ド（Ｇ、）（Ｇ□）により構成されている。

次に、上記構成の動作を説明すると、ＰＷＭ（１）にお
いて、ディジタル値を１１０のパルス幅に変換し、この
ＰＷＭ（１）で発生したパルスを第１フィルタ（Ｆｌ）
で平滑する。このとき、第１フィルタ（Ｆｌ）の出力が
大幅に変化しないときは、第２フィルタ（Ｆ２）の抵抗
（４）の端子間電圧降下が小さいため、ダイオード（Ｇ
ｌ）（Ｇ２）には電流が流れない。

したがって、この場合、第２フィルタ（Ｆ２）の抵抗（
４）により、同第２フィルタ（Ｆ２）のコンデンサ（５
）を充放電させる。

また、第１フィルタ（Ｆｌ）の出力が大幅に変化したと
きは、同第１フィルタ（Ｆｌ）の抵抗（４）の両端電圧
降下が大きくなるため、ダイオード（Ｇｌ）（Ｇ□）に
電流が流れ、第２フィルタ（Ｆ２）のコンデンサ（５）
を急速に充放電させる。

いま、１―記構成において、ＰＷＭ（１）の出力電圧を
１２Ｖ　、　ＰＷＭ（１）　１７３基本周期ノ８５■秒
、ＰＷＭ（１）の第１フィルタ（Ｆｌ　）の時定数τ１
を０．０５秒（鳳ＯｋΩ、４８７μＦ）、ＰＷＭ（鳳）
の第２フィルタ（Ｆ２）の時定数τ２を１．１１秒（５
６にΩ、３３μＦ）とすると、１）　Ａ　Ｃの出力のノ
イズレベルは第２フィルタ（Ｆ２）で決まるとして、 ノイズレベル＃Ｉ２Ｘ０．０８５／（４Ｘτ２）＝０．
１４（ｖ） ＰＷＭ（１）のＩ）Ｃ出力電圧が安定するまでの時１ｉ
１　ｔは、第１フィルタ（Ｆｌ）の抵抗（４）と第２フ
ィルタ（Ｆ２）のコンデンサ（５）で決まる時定数（Ｆ
３３秒より、 ｔ　＝　３Ｘ０．３３＃１秒 となる。

−１−記ノイズレベルと同様になるような定数を、従来
例では、ＰＷＭ（ＩＩ）７）出力電圧を１２Ｖ　、ＰＷ
Ｍ（１１）の基本周期の８５１秒、ＰＷＭ（１１）のフ
ィルタ（Ｆ）の時定数τを鳳、８秒（５８にΩ、３３μ
Ｆ）、ノイズレベル＃１２ｘ　Ｏ，０８５／（４Ｘ　ｒ
　）＝Ｏ，Ｉ４（Ｖ） このとき、ＰＷＭｍ）のＤＣ出力電圧が安定するまでの
時間をは、 ｔ＝　３Ｘ　Ｉ、８＃　５．４秒 となり、これから明らかなように、この実施例では、従
来例と比較してＤＣ出力電圧が安定する時間を５分の１
以下にすることが可能になった。

第２図〜第５図はそれぞれ非直線性素ｆ〜の異なる実施
態様を示している。

第２図に示した非直線性素子プロフクは、一対のツェナ
ーダイオード（ｈ）　（８４）により構成されており、
この場合、両ツェナーダイオード（Ｇ３）　（Ｇ４）の
動作により、第２フィルタ（Ｆ２）のコンデンサ（５）
を急充放電する電圧差を調整できる。

前記実施例では、ＰＷＭ（１）の出力電圧を１２Ｖとし
たが、もっと小さい電圧で用いる場合は、順方向電圧の
小さいショブトキー−パリア・ダイオードを用いたり、
反対に、電圧が大きい場合は、ツェナーダイオードを用
いルことで、より優れた効果を発揮するものとなる。

第３図に示した非直線性素子は、バリスタ（Ｂ５）によ
り構成されており、前述のダイオード（Ｇｏ）（１：２
）により構成したものと同様の効果を奏するものである
。

また、第４図に示した非直線性素Ｔは、単一のダイオー
ド（Ｇｏ）により構成されており、ＤＣ出力電圧が降ド
する時の応答時間をｉ　くする効果がある。

更に、第５図に示した非直線性素子プロフクは、複数個
のダイオード（Ｇｌｓ）を各列毎に極性方向を逆方向に
接続してなるもので、第１図に示した一対のダイオード
（Ｇ、）　（Ｇ□）により構成されたものよりも、第２
フィルタ（Ｆ２）のコンデンサ（５）を急充放電する電
圧差をやや大きくすることができる。

〔発明の効果〕

以ｔ、説明したように本発明に係るＩ）　／　Ａ変換器
によるときは、ＰＷＭの出力を抵抗とコンデンサで構成
される第１フィルタで平＃）　Ｌ、　、この第１フィル
タの出力に抵抗とコンデンサによる第２フィルタを設け
、更に第２フィルタの抵抗に非直線性素子１例えば、極
性方向を逆方向に接続したダイオードを並列に接続した
ことにより、ディジタル値が変化してからＩ）Ｃ電圧に
変換されるまでの変換遅延時間を少なく、変換されたＤ
Ｃ電圧に含まれるノイズのレベルも小さくすることがで
きるという優れた効果を発揮するものとなった。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図〜第５
図はそれぞれ非直線性素子の異なる実施態様を示す回路
図、第６図は従来例を示す回路図である。 （ｌｌ−・パルス幅変調器、（２）（４）−・・抵抗、
（３）（５）・・・コンデンサ、（Ｇ）−・−非直線性
素子、（ｌｉ＋）　（Ｇ２）　・＝ダイオード、（Ｆｌ
）・・−第１フィルタ、（Ｆ２）・・・第２フィルタ。

Claims (1)

【特許請求の範囲】
1. 抵抗とコンデンサとにより構成されてパルス幅変調器の
   出力を平滑化する第１フィルタの出力側に抵抗とコンデ
   ンサとにより構成された第２フィルタを設け、この第２
   フィルタの抵抗に非直線性素子を並列に接続したことを
   特徴とするＤ／Ａ変換器。