JP4642362B2 - 基板位置合わせ方法、基板表面検査方法、基板位置決め方法、半導体デバイス製造方法、基板位置合わせ装置及び基板表面検査装置 - Google Patents

基板位置合わせ方法、基板表面検査方法、基板位置決め方法、半導体デバイス製造方法、基板位置合わせ装置及び基板表面検査装置 Download PDF

Info

Publication number
JP4642362B2
JP4642362B2 JP2004046868A JP2004046868A JP4642362B2 JP 4642362 B2 JP4642362 B2 JP 4642362B2 JP 2004046868 A JP2004046868 A JP 2004046868A JP 2004046868 A JP2004046868 A JP 2004046868A JP 4642362 B2 JP4642362 B2 JP 4642362B2
Authority
JP
Japan
Prior art keywords
substrate
optical system
electron
wafer
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004046868A
Other languages
English (en)
Other versions
JP2005017270A (ja
Inventor
利文 金馬
護 中筋
徹 佐竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ebara Corp
Original Assignee
Ebara Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ebara Corp filed Critical Ebara Corp
Priority to JP2004046868A priority Critical patent/JP4642362B2/ja
Priority to TW093115249A priority patent/TWI345054B/zh
Priority to PCT/JP2004/007351 priority patent/WO2004109793A1/ja
Priority to US10/855,808 priority patent/US7248353B2/en
Priority to EP04745387.3A priority patent/EP1630862B1/en
Publication of JP2005017270A publication Critical patent/JP2005017270A/ja
Priority to US11/806,722 priority patent/US7408643B2/en
Application granted granted Critical
Publication of JP4642362B2 publication Critical patent/JP4642362B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

発明の詳細な説明
本発明は、最小線幅が0.1μm以下のパターンを有するチップ等の試料の欠陥検査を、高いスループットで行う基板位置合わせ方法、基板表面検査方法、基板位置決め方法、これらの方法を使用して半導体デバイスの欠陥を検査し、製造する方法、基板位置合わせ装置及び基板表面検査装置に関する。
欠陥検査装置として電子線装置を使用してチップのパターンの欠陥検査を行う方法は知られており、このような欠陥検査装置には写像投影型及びマルチビーム型がある。写像投影型の欠陥検査装置は、長方形等の矩形ビームを試料に照射し、試料から放出された反射電子又は二次電子を写像投影光学系で拡大してタイム・ディレイ・インテグレーション検出器(以下TDI検出器と呼ぶ)で検出する装置であり、また、マルチビーム型の欠陥検査装置は、一次光学系で複数の電子ビーム(マルチビーム)を形成して試料に照射し、試料から放出された反射電子又は二次電子を二次光学系でそれぞれの電子ビーム毎に検出器で検出する装置である(例えば、特許文献1参照)。
米国特許第5、892、224号公報
しかしながら、従来の欠陥検査装置においては、写像投影光学系の拡大率がしばしば変動するため、正確な欠陥検査を行うことができないという問題点があるばかりでなく、マルチビーム光学系の走査感度を正確に測定する必要性については、これまで注目されておらず、これについて開示した文献は見当たらない。
本発明はこうした課題を解決するために提案されたものであって、本発明の第1の目的は、写像投影型の欠陥検査装置において矩形ビームを使用する場合の倍率の測定を行った後にアライメントを行う基板位置合わせ方法及び基板位置合わせ装置を提供することであり、本発明の第2の目的は、マルチビーム型の欠陥検査装置においてマルチビームを使用する場合の走査感度の測定を行った後にアライメントを行う基板位置決め方法を提供することである。本発明の第3の目的は、こうした基板位置合わせ方法を用いて基板の欠陥検査を行う基板表面検査方法及び基板表面検査装置を提供することであり、本発明の第4の目的は、こうした基板位置合わせ方法、基板表面検査方法又は基板位置決め方法を用いてプロセス途中の又はプロセス終了後の試料を評価する半導体デバイスの製造方法を提供することである。
上記の目的を達成するために、請求項1の発明は、
チップが形成された基板の表面を、ビームを用いて検査する基板表面検査におけるチップの位置合わせ方法であって、
前記チップが被検査視野内に位置するように前記基板を配置するステップと、
前記チップが前記被検査視野内に位置するときの検出倍率を測定するステップと、
測定された前記検出倍率に基づいて、前記チップの位置ずれの距離を算出するステップと、
算出された位置ずれに基づいて、前記チップの位置を補正するステップと、
を含むことを特徴とする、チップの位置合わせ方法、
を提供する。
請求項2の発明は、
チップが形成された基板の表面を、ビームを用いて検査する基板表面検査方法であって、
前記チップが被検査視野内に位置するように前記基板を配置するステップと、
前記チップが前記被検査視野内に位置するときの検出倍率を測定するステップと、
測定された前記検出倍率に基づいて、前記チップの位置ずれの距離を算出するステップと、
算出された前記距離に基づいて、前記チップの位置を補正するステップと、
前記チップの位置が補正された前記基板の表面に向けて前記ビームを照射するステップと、
前記基板の表面の情報を得た反射ビームを検出するステップと、
検出された前記反射ビームから前記基板の表面の画像を取得するステップと、
取得された前記画像を用いて前記基板の検査を行うステップと、
を含むことを特徴とする基板表面検査方法、
を提供する。
請求項3は、検出倍率を測定する前記ステップが、前記基板の位置を表すx座標、y座標及びz座標のうちの任意の2つを同時に取得するステップを含むことを特徴とする。
請求項4は、
チップが形成された試料の表面を検査する試料表面検査におけるチップの位置合わせ方法であって、
(a)試料の1コーナーのダイシングライン若しくは試料上の特徴的なパターンが欠陥検査装置の光学系の視野内に入るように、ステージを移動するステップと、
(b)前記試料上の特徴的なパターンにビームを照射し、試料からの反射電子或いは二次電子を検出器で検出し、二次元画像を得るステップと、
(c)前記ステップbで二次元画像を得たときのステージの座標(Xc、Yc)を記憶するステップと、
(d)前記視野内で、ステージを一定の距離だけ移動して、前記特徴的なパターンを移動させるステップと、
(e)前記ステップbと同じ操作を行い、前記移動した位置での前記特徴的なパターンの二次元画像を得るステップと、
(f)前記ステップeで画像を得たときのステージの座標(Xf、Yf)を記憶するステップと、
(g)前記ステップbで得た画像の一部と前記ステップeで得た画像とをパターンマッチングして、2つの画像のX方向又はY方向の位置のずれ(ΔXピクセル、ΔYピクセル)を算出するステップと、
(h)前記cステップで記憶した座標(Xc、Yc)と前記ステップfで記憶した座標(Xf、Yf)との差、(XfーXc)又は(YfーYc)を算出するステップと、
(i)ピクセル当たりの寸法、(XfーXc)/ΔX又は(YfーYc)/ΔY又は写像光学系の拡大率を算出するステップと、
(j)ステップiで算出したピクセル当たりの寸法又は前記写像光学系の拡大率をメモリに格納するステップと、
(k)該ピクセル当たりの寸法を用いて、ステージの移動距離を算出し、アライメントを行うステップと、
を備えることを特徴とする位置決め方法、
を提供する。
請求項5は、前記ステップbのビームは一軸方向に長軸を有した形状であり、他軸方向に偏向器で視野内を走査し、前記走査に同期して二次光学系の光学パラメータを変化させることを特徴とする。
請求項6は、
チップが形成された基板の表面を、ビームを用いて検査する基板表面検査方法であって、
(a)前記基板をステージ上に載置するステップと、
(b)試料の1コーナーのダイシングライン若しくは試料上の特徴的なパターンが欠陥検査装置の光学系の視野内に入るように、ステージを移動するステップと、
(c)前記試料上の特徴的なパターンにビームを照射し、試料からの反射電子或いは二次電子を検出器で検出し、二次元画像を得るステップと、
(d)前記ステップcで二次元画像を得たときのステージの座標(Xc、Yc)を記憶するステップと、
(e)前記視野内で、ステージを一定の距離だけ移動して、前記特徴的なパターンを移動させるステップと、
(f)前記ステップcと同じ操作を行い、前記移動した位置での前記特徴的なパターンの二次元画像を得るステップと、
(g)前記ステップeで画像を得たときのステージの座標(Xf、Yf)を記憶するステップと、
(h)前記ステップbで得た画像の一部と前記ステップeで得た画像とをパターンマッチングして、2つの画像のX方向又はY方向の位置のずれ(ΔXピクセル、ΔYピクセル)を算出するステップと、
(i)前記cステップで記憶した座標(Xc、Yc)と前記ステップfで記憶した座標(Xf、Yf)との差、(XfーXc)又は(YfーYc)を算出するステップと、
(j)ピクセル当たりの寸法、(XfーXc)/ΔX又は(YfーYc)/ΔY又は写像光学系の拡大率を算出するステップと、
(k)ステップiで算出したピクセル当たりの寸法又は前記写像光学系の拡大率をメモリに格納するステップと、
(l)該ピクセル当たりの寸法を用いて、ステージの移動距離を算出し、アライメントを行うステップと、
(m)前記ビームを前記基板の表面に向けて照射するステップと、
(n)前記基板の情報を得た反射ビームを検出するステップと、
(o)検出された前記反射ビームから前記基板の画像を取得するステップと、
(p)取得した前記画像を用いて、前記基板の検査を行うステップと、
を備えることを特徴とする基板表面検査方法、
を提供する。
請求項7は、請求項1〜6の発明に係る方法を利用して、プロセス途中の又はプロセス終了後のウェーハの評価を行うことを特徴とする半導体デバイス製造方法を提供する。
請求項8は、
チップが形成された基板の表面を、ビームを用いて検査する基板表面検査装置において、前記チップの位置合わせのために、
前記チップが被検査視野内に位置するように前記基板を配置する装置と、
前記チップが前記被検査視野内に位置するときの検出倍率を測定する測定装置と、
測定された前記検出倍率に基づいて、前記チップの位置ずれの距離を算出する算出装置と、
算出された位置ずれに基づいて、前記チップの位置を補正する補正装置と、
を備えることを特徴とする基板表面検査装置、
を提供する。
請求項9は、
チップが形成された基板の表面を、ビームを用いて検査する基板表面検査装置であって、前記チップが被検査視野内に位置するように前記基板を配置するために、
前記チップが前記被検査視野内に位置するときの検出倍率を測定する測定装置と、
測定された前記検出倍率に基づいて、前記チップの位置ずれの距離を算出する算出装置と、
算出された前記距離に基づいて、前記チップの位置を補正する補正装置と、
前記チップの位置が補正された後に前記ビームによって照射された前記基板から放出された、前記基板の表面の情報を得た反射ビームを検出する検出装置と、
検出された前記反射ビームから前記基板の表面の画像を取得する画像取得装置と、
を備えてなり、取得された前記画像を用いて前記基板の検査を行うことを特徴とする基板表面検査装置、
を提供する。
以下、本発明に係る位置合わせ方法及び該位置合わせ方法を用いたウェーハ検査方法について説明する。まず、図1〜図5を参照して、本発明に係る前記方法を実施するための、表面にパターンが形成された基板すなわちウェーハを検査対象として検査する半導体検査装置の全体の構成を説明する。
図1及び図2において、半導体検査装置1は、
複数枚のウェーハWを収納したカセットを保持するカセットホルダ10、
ミニエンバイロメント装置20、
ワーキングチャンバ31を画成する主ハウジング30、
ミニエンバイロメント装置20と主ハウジング30との間に配置され、2つのローディングチャンバを備えるローダーハウジング40、
ウェーハWをカセットホルダ10から主ハウジング30内に配置されたステージ装置50上に装填するローダー60、
真空ハウジングに取り付けられた電子光学装置70
を備え、それらは図1及び図2に示すような位置関係で配置されている。
半導体検査装置1は、更に、真空状態の主ハウジング30内に配置されたプレチャージユニット81と、ウェーハWに電位を与える電位付与機構83(図5参照)と、電子ビームキャリブレーション機構87(図8参照)と、ステージ装置50上でのウェーハWの位置決めを行うためのアライメント制御装置を構成する光学顕微鏡871とを備える。
カセットホルダ10は複数枚(例えば25枚)のウェーハWが上下方向に平行に並べられた状態で収納されたカセットc(例えば、アシスト社製のFOUPのようなクローズドカセット)を複数個(図においては2個)保持するようになっている。このカセットホルダ10としては、カセットをロボット等により搬送してきて自動的にカセットホルダ10に装填する場合にはそれに適した構造のものを、人手により装填する場合にはそれに適したオープンカセット構造のものを、それぞれ任意に選択して設置することができる。
カセットホルダ10は、図示の構成においては、自動的にカセットcが装填される形式であり、例えば昇降テーブル11と、その昇降テーブル11を上下に移動させる昇降機構12とを備え、カセットcは図2に鎖線で示す状態で昇降テーブル12の上に自動的にセットされ、セット後に、図2に実線で示す状態に自動的に回転されてミニエンバイロメント装置20内の第1の搬送ユニット(後述)の回動軸線に向けられ、その後、昇降テーブル11は図1で鎖線で示す状態に降下される。なお、自動的に装填する場合或いは人手により装填する場合に使用するカセットホルダは公知の構造のものを適宜使用すればよく、その構造及び機能の詳細な説明は省略する。
カセットc内に収納される基板すなわちウェーハWは、検査を受けるべきウェーハであり、そのような検査は半導体製造工程中でウェーハを処理するプロセスの後、若しくはプロセスの途中で行われる。具体的には、成膜工程、CMP、イオン注入等を受けたウェーハや表面に配線パターンが形成された又は形成されていないウェーハが、カセットcに収納される。カセットc内に収容されるウェーハWは多数枚、上下方向に隔てて平行に並べて配置される。このため、任意の位置のウェーハWを第1の搬送ユニット(後述)で保持できるように、第1の搬送ユニットのアームは上下方向に移動可能である。
図1〜図3において、ミニエンバイロメント装置20は、雰囲気制御されるミニエンバイロメント空間21を形成するハウジング22と、ミニエンバイロメント空間21内で清浄空気のような気体を循環させて雰囲気制御するための気体循環装置23と、ミニエンバイロメント空間21内に供給された空気の一部を回収して排出する排出装置24と、ミニエンバイロメント空間21内に配設されていて検査対象としてもウェーハWの粗位置決めを行うプリアライナー25とを備えている。
ハウジング22は、頂壁221、底壁222及び四周を囲む周壁223を有しており、ミニエンバイロメント空間21を外部から遮断する構造になっている。ミニエンバイロメント空間21を雰囲気制御するために、気体循環装置23は、図3に示すように、ミニエンバイロメント空間21内において頂壁221に取り付けられており、空気を清浄にして1つ又はそれ以上の気体吹き出し口(図示せず)を通して清浄空気を真下に向かって層流状に流す気体供給ユニット231と、ミニエンバイロメント空間21内において底壁222の上に配置されていて、底に向かって流れ下った空気を回収する回収ダクト232と、回収ダクト232と気体供給ユニット231とを接続して回収された空気を気体供給ユニット231に戻す導管233とを備えている。
層流状の下方向の清浄空気の流れ、すなわちダウンフローは、主に、ミニエンバイロメント空間21内に配置された第1の搬送ユニット61による搬送面を通して流れるように供給され、これによって、搬送ユニット61により発生する恐れのある塵埃がウェーハWに付着するのが防止される。ハウジング22の周壁223のうち、カセットホルダ10に隣接する部分には、出入り口225が形成される。
図3に示すように、排出装置24は、搬送ユニット61のウェーハ搬送面より下側の位置で搬送ユニットの下部に配置された吸入ダクト241と、ハウジング22の外側に配置されたブロワー242と、吸入ダクト241とブロワー242とを接続する導管243とを備えている。排出装置24は、搬送ユニットの周囲を流れ下って搬送ユニットにより発生する可能性のある塵埃を含む空気を吸入ダクト241によって吸引し、導管243及びブロワー242を介してハウジング22の外側へ排出するよう動作する。
ミニエンバイロメント空間21内に配置されたプリアライナー25は、ウェーハWに形成されたオリエンテーションフラット(円形のウェーハの外周に形成された平坦部分をいい、オリフラと呼ばれる)やウェーハWの外周縁に形成された1つ以上のV型の切り欠き又はノッチを光学的或いは機械的に検出して、搬送ユニット61の軸線O1−O1に関するウェーハWの回転方向位置を±1度の精度で予め位置決めしておくよう動作する。プリアライナー25は検査対象の座標を決める機構の一部をなし、検査対象の粗位置決めを担当する。プリアライナー25自体は公知の構造のものであり、その構造や動作の説明は省略する。
図1及び図2において、ワーキングチャンバ31を形成する主ハウジング30は、ハウジング本体32を備える。ハウジング本体32は、台フレーム36上に配置された振動遮断装置すなわち防振装置37の上に載せられたハウジング支持装置33によって支持され、ハウジング支持装置33は矩形に組まれたフレーム構造体331を備えている。こうして、ハウジング本体32はフレーム構造体331上に配設固定される。ハウジング本体32はフレーム構造体331上に載せられた底壁321と、頂壁322と、底壁321及び頂壁322に接続されて四周を囲む周壁323とを備えていてワーキングチャンバ31を外部から隔離する。
ハウジング本体32及びハウジング支持装置33は剛構造に組み立てられていて、台フレーム36が設置されている床からの振動がこの剛構造に伝達されるのを防振装置37で阻止するようになっている。ハウジング本体32の周壁323のうちローダハウジング40に隣接する周壁にはウェーハ出し入れ用の出入り口325が形成されている。
ワーキングチャンバ31は公知の構造の真空装置(図示せず)により真空雰囲気に保たれる。台フレーム36の下には装置全体の動作を制御する制御装置2が配置されている。ワーキングチャンバ31は、通常、10-4〜10-6Paの圧力に保たれる。
図1、図2及び図4において、ローダハウジング40は、第1のローディングチャンバ41と第2のローディングチャンバ42とを構成するハウジング本体43を備えている。ハウジング本体43は底壁431と、頂壁432と、四周を囲む周壁433と、第1のローディングチャンバ41と第2のローディングチャンバ42とを仕切る仕切壁434とを有していて、両ローディングチャンバ41、42を外部から隔離できる構造になっている。仕切壁434には、両ローディングチャンバ41、42間でウェーハWの出し入れを行うための開口すなわち出入り口435が形成される。また、周壁433のミニエンバイロメント装置20及び主ハウジング30に隣接した部分には出入り口436及び437が形成されている。
図4に示すように、ローダハウジング40のハウジング本体43は、ハウジング支持装置33のフレーム構造体331上に載置されて支持されるので、ローダハウジング40に対する床の振動の伝達が防止される。ローダハウジング40の出入り口436とミニエンバイロメント装置20ハウジング22の出入り口226とは整合されていて、そこにはミニエンバイロメント空間21と第1のローディングチャンバ41との連通を選択的に阻止するシャッタ装置27が設けられている。
ローダハウジング40の出入り口437とハウジング本体32の出入り口325とは整合されていて、そこには第2のローディングチャンバ42とワーキンググチャンバ31との連通を選択的に密封阻止するシャッタ装置45が設けられている。更に、仕切壁434に形成された開口435には、扉461の開閉により第1及び第2のローディングチャンバ41、42間の連通を選択的に阻止するシャッタ装置46が設けられている。これらのシャッタ装置27、45及び46は、閉じた状態にあるとき、各ローディングチャンバを気密シールする。
第1のローディングチャンバ41内には、複数、例えば2枚のウェーハWを上下に隔てて水平の状態で支持するウェーハラック47が配設されている。第1及び第2のローディングチャンバ41、42は、図示しない真空ポンプを含む公知の構造の真空排気装置(図示せず)によって高真空状態(真空度としては10-4〜10-6Pa)に雰囲気制御され得る。この場合、第1のローディングチャンバ41を低真空チャンバとして低真空雰囲気に保ち、第2のローディングチャンバ42を高真空チャンバとして高真空雰囲気に保ち、ウェーハWの汚染防止を効果的に行うこともできる。このような構造を採用することによって、ローディングチャンバ内に収容されて次に欠陥検査されるべきウェーハWをワーキングチャンバ31内に遅滞なく搬送することができるばかりでなく、欠陥検査のスループットを向上させ、更に、保管状態が高真空状態であることを要求される電子源周辺の真空度を可能な限り高真空度状態にすることができる。
第1及び第2のローディングチャンバ41、42には、それぞれ真空排気配管(図示せず)と不活性ガス(例えば乾燥純窒素)用のベント配管(図示せず)が接続される。こうして、各ローディングチャンバ内に不活性ガスを注入すると、不活性ガスベントにより各ローディングチャンバ表面に不活性ガス以外の酸素ガス等が付着するのが防止される。
なお、電子線を使用する本発明の半導体検査装置において、電子光学装置の電子源として使用される代表的な六硼化ランタン(La6)等は、熱電子を放出する程度まで高温状態に加熱された場合、その寿命を縮めないためには酸素に可能な限り接触させないことが肝要である。そこで、電子光学装置が配置されているワーキングチャンバ31にウェーハWを搬入する前段階で上記のように雰囲気制御を行うことにより、電子源に酸素が接触するのを確実に防止することができる。
ステージ装置50は、主ハウジング30の底壁321上に配置された固定テーブル51と、固定テーブル51上でY方向(図1において紙面に垂直の方向)に移動するYテーブル52と、固定テーブル51上でX方向(図1において左右方向)に移動するXテーブル53と、Xテーブル53上で回転可能な回転テーブル54と、回転テーブル54上に配置されたホルダ55とを備えている。ホルダ55のウェーハ載置面551上にはウェーハWが解放可能に保持される。ホルダ55は、ウェーハWを機械的に或いは静電チャック方式で解放可能に把持できる公知の構造のものでよい。
ステージ装置50は、サーボモータ、エンコーダ及び各種のセンサ(図示せず)を用いて、上記の複数のテーブル51〜54を動作させることにより、載置面551上でホルダ55に保持されたウェーハWを、電子光学装置から照射される電子ビームに対してX方向、Y方向及びZ方向(図1において上下方向)に、更にウェーハWの支持面に鉛直な軸線の回り方向(θ方向)に、高精度で位置決めする。ワーキングチャンバ31内での塵埃の発生を極力防止するために、ステージ装置50のためのサーボモータ521、531及びエンコーダ522、532は、主ハウジング30の外側に配置される。
なお、ウェーハWのZ方向の位置決めは、例えば、ホルダ55上の載置面551の位置をZ方向に微調整可能にすることによって行い得る。これは、載置面551の基準位置を微細径レーザによる位置測定装置(干渉計の原理を使用したレーザ干渉測距装置)によって検知し、その位置を図示しないフィードバック回路によって制御したり、それと共に或いはそれに代えてウェーハのノッチ或いはオリフラの位置を測定してウェーハWの電子ビームに対する平面位置、回転位置を検知し、回転テーブルを微小角度制御可能なステッピングモータなどにより回転させて制御することによって行い得る。なお、電子ビームに対するウェーハWの回転位置やX、Y位置を、後述する信号検出系或いは画像処理系に予め入力することで得られる信号の基準化を図ることもできる。
ローダー60は、ミニエンバイロメント装置20のハウジング22内に配置されたロボット式の第1の搬送ユニット61と、第2のローディングチャンバ42内に配置されたロボット式の第2の搬送ユニット63とを備える。第1の搬送ユニット61は駆動部611に関して軸線O1−O1の周りで回転可能な多節のアーム612を有する。多節のアームとしては任意の構造のものを使用できるが、図のアーム612は互いに回動可能に取り付けられた3つの部分を有している。第1の搬送ユニット61のアーム612の最も駆動部611に近い第1の部分は、駆動部611内に設けられた公知の構造の駆動機構(図示せず)により回転可能な軸613に取り付けられている。アーム612は、軸613により軸線O1−O1の周りで回動できるとともに、部分間の相対回転により、全体として軸線O1−O1に関して半径方向に伸縮する。アーム612の最上部にある第3の部分の先端には、公知の構造の機械式チャック又は静電チャック等のウェーハWを把持する把持装置616が設けられている。駆動部611は昇降機構615によって上下方向に移動可能である。
動作時、第1の搬送ユニット61のアーム612は、カセットホルダ10に保持された2つのカセットcのうちのいずれか一方の方向M1又はM2に向かって伸び、カセットc内に収容されたウェーハWのうちの1枚をアーム612に載せ、或いはアーム612の先端に取り付けたチャック(図示せず)により把持して取り出す。その後、アーム612は図2に示すように縮み、次いで、プリアライナー25の方向M3に向かって伸長する位置まで回転して停止する。そこで、アーム612は再び伸び、アーム612に保持されたウェーハWをプリアライナー25に載せる。こうしてプリアライナー25によってウェーハWの向きを微調整した後、アーム612はプリアライナー25からウェーハWを受け取ってから、第1のローディングチャンバ41に向かって方向M4の方に伸長できる位置まで回転して停止し、次いで第1のローディングチャンバ41内のウェーハ受け47にウェーハWを受け渡す。
なお、アームによって機械的にウェーハWを把持する場合には、ウェーハWの周縁から約5mmの範囲の周縁部を把持することが好ましい。これは、ウェーハWには周縁部を除いてその内側全面に回路配線等のデバイスが形成されているので、この部分を把持すると、デバイスを破壊して欠陥を発生させることになるからである。
第2の搬送ユニット63は、第1の搬送ユニット61と構造が基本的に同じであり、ウェーハWの搬送をウェーハラック47とステージ装置50の載置面551との間で行うよう動作する。
ローダー60において、第1及び第2の搬送ユニット61、63はカセットホルダ10に保持されたカセットcからワーキングチャンバ31内に配置されたステージ装置50への及びその逆のウェーハWの搬送をほぼ水平状態に保ったままで行う。搬送ユニット61、63のアーム612、632が上下動するのは、単に、ウェーハWのカセットcからの取り出し及びカセットcへの挿入、ウェーハWのウェーハラック47への載置及びウェーハラック47からの取り出し、及び、ウェーハWのステージ装置50への載置及びステージ装置50からの取り出しのときだけである。したがって、大型のウェーハW、例えば直径30cmのウェーハの移動をスムーズに行うことができる。
ここで、カセットホルダ10に支持されたカセットcからワーキングチャンバ31内に配置されたステージ装置50までへのウェーハWの搬送を、図1〜図4を参照して順に説明する。カセットホルダ10は、前述のように人手によりカセットcをセットする場合にはそれに適した構造のものが、また自動的にカセットcをセットする場合にはそれに適した構造のものが使用される。カセットcがカセットホルダ10の昇降テーブル11の上にセットされると、昇降テーブル11は昇降機構12によって降下され、カセットcは出入り口225に整合される。カセットcが出入り口225に整合されると、カセットcに設けられたカバー(図示せず)が開き、カセットcと出入り口225との間には筒状の覆いが配置されてカセットcの内部とミニエンバイロメント空間21とを外部から遮断する。なお、出入り口225を開閉するシャッタ装置がミニエンバイロメント装置20に設けられている場合には、そのシャッタ装置が動作して出入り口225を開閉する。
第1の搬送ユニット61のアーム612は方向M1又は方向M2に向いた状態で停止している。そこで、M1の方向を向いて停止しているとすると、出入り口225が開いたとき、アーム612は出入り口225を通って伸び、その先端でカセットc内のウェーハWのうちの1枚を受け取る。アーム612によるウェーハWの受け取りが完了すると、アーム612は縮み、上記シャッタ装置が設けられている場合には該シャッタ装置を動作させて出入り口225を閉じる。次にアーム612は軸線O1−O1の回りで回動して方向M3に向けて伸長できる位置まで来て停止し、その位置でアーム612は伸び、その先端に載せられた或いはチャックで把持されたウェーハWをプリアライナー25の上に載せ、プリアライナー25によってウェーハWの回転方向の向き、すなわち、ウェーハ平面に垂直な中心軸線の回りの向きを所定の範囲内に位置決めする。
こうしてウェーハWの位置決めが完了すると、第1の搬送ユニット61は、アーム612の先端にプリアライナー25からウェーハWを受け取ってからアーム612を縮ませ、方向M4に向けてアーム612を伸長させる姿勢になる。するとシャッタ装置27の扉272が動いて出入り口226及び436が開くので、アーム612が第1のローディングチャンバ42の内部へ伸びてウェーハWをウェーハラック47の上段側又は下段側に載せる。なお、前記のようにシャッタ装置27を開いてウェーハラック47にウェーハWを受け渡すよりも前に、仕切壁434に形成された開口435がシャッタ装置46の扉461により気密状態で閉じられる。
第1の搬送ユニット61によるウェーハWの搬送過程において、ミニエンバイロメント装置20のハウジング22の上に設けられた気体供給ユニット231から、清浄空気が層流状に下向きに、つまりダウンフローとして流出され、搬送途中で塵埃がウェーハWの上面に付着するのを防止する。搬送ユニット61の周辺の空気の一部は排出装置24の吸入ダクト241から吸引されてハウジング22外に排出される。これは、供給ユニット231から供給される空気の例えば約20%は主に汚れた空気だからである。残りの空気はハウジング22の底部に設けられた回収ダクト232を介して回収され、再び気体供給ユニット231に戻される。
ウェーハWが第1のローディングチャンバ41内のウェーハラック47内に第1の搬送ユニット61により載せられると、シャッタ装置27が閉じ、ローディングチャンバ41内を密閉する。次いで、第1のローディングチャンバ41内に不活性ガスが充填されて空気が追い出され、その後、その不活性ガスも排出されてローディングチャンバ41内は真空雰囲気にされる。第1のローディングチャンバ41の真空雰囲気は低真空度でよい。
ローディングチャンバ41内の真空度がある程度得られると、シャッタ装置46が動作して扉461で密閉していた出入り口435を開き、次いで第2の搬送ユニット63のアーム632が第1のローディングチャンバ41内に伸びてウェーハ受け47から1枚のウェーハWをアーム632の先端の上に載せて、或いはアーム632の先端に取り付けられたチャック等の把持装置で把持して受け取る。ウェーハWの受け取りが完了すると、アーム632が縮み、シャッタ装置46が再び動作して扉461によって出入り口435を閉じる。
なお、シャッタ装置46が開く前に、アーム632は予めウェーハラック47の方向N1に向けて伸長できる姿勢になり、出入り口437、325はシャッタ装置45の扉452によってを閉じられて第2のローディングチャンバ42とワーキングチャンバ31との連通を気密に阻止する。出入り口435と出入り口437、325が閉じられると、第2のローディングチャンバ42内は真空排気され、第1のローディングチャンバ42内よりも高真空度の真空にされる。
第2のローディングチャンバ42が真空排気される間に、第2の搬送ユニット63のアーム632はワーキングチャンバ31内のステージ装置50の方向に向いて伸長できる位置に回転される。一方、ワーキングチャンバ31内のステージ装置50では、Yテーブル52が、Xテーブル53の中心線X0−X0が第2の搬送ユニット63の回動軸を通るX軸線X1−X1とほぼ一致する位置まで移動し、また、Xテーブル53はローダーハウジング40に最も接近する位置まで移動して待機する。第2のローディングチャンバ42の真空状態がワーキングチャンバ31の真空状態と略同じになると、シャッタ装置45の扉452が動いて出入り口437、325を開き、アーム632がワーキングチャンバ31内へ伸びてウェーハWを保持したアーム632の先端をワーキングチャンバ31内のステージ装置50に接近させてステージ装置50の載置面551上にウェーハWを載置する。ウェーハWの載置が完了するとアーム632が縮み、シャッタ装置45が出入り口437、325を閉じる。
ステージ装置50には、ウェーハWに逆バイアス電位(リターディング電位)をかける機構がある。これは、アーム632がステージ装置50へウェーハWを置きに行く又は取りに行くとき、アーム632をステージ装置50と同じ又は近い電位に、或いはフローティング電位にしておくことにより、ショートによる放電などの不具合を避ける機構である。なお、ウェーハWをステージ装置50上に搬送する際、ウェーハWに印加するバイアス電位をオフにしておいてもよい。
バイアス電位を制御する場合には、ウェーハがステージに搬送されるまでは電位をオフにしておき、ステージに搬送され載置されてからオンにしてバイアス電位を印加するようにしてもよい。バイアス電位を印加する時機は、タクトタイムを予め設定しておき、それにしたがって印加してもよいし、ステージの上にウェーハが載置された事をセンサで検出し、その検出信号をトリガとして印加するようにしてもよい。また、シャッタ装置45が出入口437、325を閉じたことを検出して、その検出信号をトリガとして印加してもよい。更に、静電チャックを用いる場合には、静電チャックに吸着されたことを確認し、それをトリガとしてバイアス電位を印加するようにしてもよい。
図5に、ウェーハWに逆バイアス電位(リターディング電位)をかけるためにステージ装置50に設けられた機構83を示す。電位付与機構83は、ウェーハWから放出される二次電子情報(二次電子発生率)が、ウェーハWの電位に依存すると言う事実に基づいて、ウェーハWを載置するステージの設置台551に±数Vの電位を印加することにより二次電子の発生を制御するものである。また、この電位付与機構83は、照射電子が当初有しているエネルギーを減速し、ウェーハWを100〜500eV程度の照射電子エネルギーで書写するための用途も果たす。
電位付与機構83は、図5に示すように、ステージ装置50の載置面551と電気的に接続された電圧印加装置831と、チャージアップ調査及び電圧決定システム(以下調査及び決定システム)832とを備えている。調査及び決定システム832は、電子光学装置70の検出系の画像形成部763に電気的に接続されたモニター833と、モニター833に接続されたオペレータ834と、オペレータ834に接続されたCPU835とを備えている。CPU835は、電圧印加装置831に信号を供給する。電位付与機構83は、検査対象であるウェーハが帯電し難い電位を探し、その電位を印加するように設計されている。
ウェーハWの電気的欠陥を検査する方法としては、本来電気的に絶縁されている部分とその部分が通電状態にある場合では、その部分の電圧が異なることを利用することもできる。それは、まず、ウェーハWに事前に電荷を付与することで、本来電気的に絶縁されている部分の電圧と、本来電気的に絶縁されている部分であるが何らかの原因で通電状態にある部分の電圧とに電圧差を生じさせ、その後に電子ビームを照射することにより、電圧差があるデータを取得し、この取得データを解析して、通電状態となっていることを検出する。
以上は、カセットc内のウェーハWをステージ装置上に搬送するまでの動作について説明したが、ステージ装置50に載せられて処理が完了したウェーハWをステージ装置50からカセットc内に戻すには前述と逆の動作を行って戻す。また、ウェーハラック47に複数のウェーハを載置しておくよう、第2の搬送ユニット63でウェーハラック47とステージ装置50との間でウェーハの搬送を行う間に、第1の搬送ユニット61でカセットcとウェーハラック47との間でウェーハWの搬送を行うことができ、検査処理を効率良く行うことができる。
プレチャージユニット81は、図1に示すように、ワーキングチャンバ31内で電子光学装置70の鏡筒71に隣接して配設される。本検査装置では、センサ対象であるウェーハWに電子線を照射して走査することによりウェーハWの表面に形成されたデバイスパターン等を検査する形式の装置である。したがって、電子線の照射により生じる二次電子等の情報をウェーハ表面の情報とするが、ウェーハの材料、照射電子のエネルギ等の条件によってウェーハ表面が帯電する、つまりチャージアップすることがある。更に、ウェーハ表面でも、強く帯電する個所と弱く帯電する個所とが生じる可能性がある。ウェーハ表面の帯電量にムラがあると、二次電子情報もムラを生じ、鋭角な情報を得ることができない。そこで、ムラを防止するために、荷電粒子照射部811を有するプレチャージユニット81が設けられる。検査するウェーハWの所定の個所に検査電子を照射する前に、帯電ムラをなくすために、プレチャージユニット81の荷電粒子照射部811から荷電粒子を照射する。このウェーハ表面のチャージアップは、予め検出対象であるウェーハ面の画像を形成し、その画像を評価することで検出することができ、その検出結果に基づいてプレチャージユニット81を動作させる。プレチャージユニット81では一次電子線をぼかして照射してもよい。
図6は、図1の半導体検査装置1における電子光学装置70の構成を概略的に示しており、この電子光学装置70を用いて本発明に係るウェーハ位置合わせ方法及び該方法を用いた欠陥検査方法が実施される。以下、図6〜図12を参照して、本発明に係るウェーハ位置合わせ方法及び該方法を用いた欠陥検査方法の実施の形態を説明する。
図6において、電子光学装置70は写像投影型であり、電子銃から放出された電子ビームを楕円形又は矩形(例えば、長方形)に成形し、成形された電子ビームを検査されるべきチップ等のウェーハWの表面上に照射する一次光学系701と、ウェーハWから放出された二次電子或いは反射電子を一次光学系701の光軸Aとは異なる光軸Bに沿って導く二次光学系702と、二次光学系702から二次電子や反射電子を受け取ってウェーハWの光学的像を形成し、該光学的像を電気信号に変換する検出系703とを備えている。
一次光学系701は、熱電子放出カソード(LaB6カソード)を有していて電子ビームを放出する電子銃7011と、電子ビームを集束するレンズ7012、7013と、集束された電子ビームを所定の断面形状の電子ビームに成形する成形開口7014と、偏向器7015、7016とを備え、それらは、図6に示すように、ウェーハWの表面に垂直な方向に対し一定の角度を有する光軸Aに沿って、電子銃7011を最上部にして順に配置されている。一次光学系701は更に、電界と磁界とが直交する場により電子ビームをウェーハWに垂直な方向へ偏向すると共に試料から発生された二次電子又は反射電子を分離するためのE×B分離器7017と、二つのダブレットタイプの対物レンズ7018、7019とを備え、これらは試料の表面に垂直な方向に沿って順に配置されている。
二次光学系702は、E×B分離器7017で分離されたウェーハWからの二次電子又は反射電子をウェーハWに垂直な光軸Bに沿って検出系703へ導くものであり、二次電子又は反射電子を拡大するダブレットタイプのレンズ7021と、拡大レンズ7022、7023と、偏向器7024、7025とを備えている。
検出系703は、MCP(マイクロチャンネルプレート)7031と、下面にシンチレータが塗布されていて二次電子又は反射電子を光の像に変換するFOP(ファイバー・オプティカル・プレート)7032と、光学レンズ7033と、TDI検出器7034とを備えている。なお、図6において、符号7035はMCP7031の前面の電界を一様にするメッシュであり、符号7036及び7037はそれぞれ、MCP7031とFOP7032との間の電界を一様にするメッシュである。検出系703の各構成要素の構成とその動作は公知であり、それらについての詳細説明はここでは省略する。
上記構成の電子光学装置70において、電子銃7011から放出された電子ビームは、レンズ7012、7013で集束され、成形開口7014に一様に照射される。成形開口7014は、電子銃7011からの電子ビームの光軸Aに垂直な断面形状が矩形(例えば長方形)になるように、且つ、図7の(a)に示すY方向に512ピクセル、X方向に2048ピクセルを有する視野V内で照度強度が一定になるように成形する。
矩形に成形された電子ビームは、偏向器7014を通過し、E×B分離器7017によりウェーハWの表面に垂直な方向に偏向され、対物レンズ7018、7019によりウェーハW上の視野Vを照射する。矩形の電子ビームの照射によってウェーハWから放出された二次電子又は反射電子は、対物レンズ7019、7018で集束されてE×B分離器7017の偏向主面に結像されて拡大像を形成する。結像された二次電子又は反射電子はダブレットレンズ7021と、拡大レンズ7022、7023で順に拡大されて検出系703に入射される。検出系703に入射した二次電子又は反射電子はMCP7031に結像されて増幅され、シンチレータで光の信号に変換されてウェーハWの画像を形成する。この画像はFOP7032を介して伝達されて光学レンズ7033で縮小され、TDI検出器7034により二次元画像として検出される。
既に図1に示す半導体検査装置1についての説明でも言及したとおり、半導体検査装置1はアライメント制御装置87を備えている。該アライメント制御装置87は、ステージ装置50を用いてウェーハWを電子光学装置70に対して位置決めさせる装置であって、図8に示すように、ウェーハWを光学顕微鏡871を用いて電子光学装置70によるよりも低い倍率で広視野観察することにによるウェーハWの概略位置合わせ、電子光学装置70の電子光学系を用いた高倍率のウェーハWの位置合わせ、焦点調整、検査領域設定、パターン・アライメント等の制御を行うことができる。このように光学系を用いて低倍率でウェーハWを検査するのは、ウェーハWのパターンの検査を自動的に行うためには、電子線を用いたウェーハWのパターンを観察してウェーハ・アライメントを行うときに、電子線によりアライメント・マークを容易に検出する必要があるからである。
光学顕微鏡871は、主ハウジング32内に好ましくは移動可能に設けられ、光学顕微鏡871を動作させるための光源(図示せず)も主ハウジング32内に設けられる。高倍率の観察を行うための電子光学系は、電子光学装置70の電子光学系すなわち一次光学系701及び二次光学系702を共用する。ウェーハW上の被観察点を低倍率で観察するには、ステージ装置50のXステージ53をX方向に動かすことによってウェーハの被観察点を光学顕微鏡871の視野内に移動させる。光学顕微鏡871で広視野でウェーハWを視認してウェーハW上の観察すべき位置をCCD872を介してモニタ873に表示させ、観察位置をおおよそ決定する。この場合、光学顕微鏡871の倍率を低倍率から高倍率へ変化させていってもよい。
次に、ステージ装置50を電子光学装置70の光軸O3−O3と光学顕微鏡871の光軸O4−O4との間隔δxに相当する距離だけ移動させて光学顕微鏡871で予め決めた、ウェーハW上の被観察点を電子光学装置70の視野位置に移動させる。この場合、電子光学装置70の軸線O3−O3との光軸O4−O4との間の距離δxは予め分かっているので、距離δxだけ移動させれば被観察点を電子光学装置70の視認位置に移動させることができる。なお、ここでの説明においては、電子光学装置70と光学顕微鏡871とはX軸線に沿った方向にのみ両者は位置ずれしているものとしているが、X軸方向及びY軸方向に位置ずれしていてもよい。電子光学装置70の視認位置への被観察点の移動が完了した後、電子光学装置70の電子光学系により、高倍率で被観察点をSEM撮像して画像を記憶し、又は撮像装置を介してモニタ表示させる。
このようにして、電子光学系により高倍率でウェーハWの観察点をモニタに表示させた後、公知の方法によりステージ装置50の回転テーブル54の回転中心に関するウェーハWの回転方向のずれ、すなわち、電子光学系の光軸O3−O3に対するウェーハWの回転方向のずれδθを検出し、また、電子光学装置70に関する所定のパターンのX軸及びY軸方向のずれを検出する。こうして得られた検出値及び別途得られた、ウェーハWに設けられた検査マークのデータ又はウェーハWのパターンの形状等に関するデータに基づいて、ステージ装置50の動作を制御してウェーハWのアライメントを行う。
次に、図6に示す写像投影型の電子光学装置70における二次光学系702の拡大倍率の測定方法を説明する。拡大倍率を測定するための第1の方法はファラデーカップを利用するもので、ウェーハWを載置するステージ装置50一隅に配置されたファラデーカップの大きさRが既知の穴を電子ビームで走査したときの画像がrピクセルに相当するとき、拡大倍率はR/rとして求まる。
拡大倍率を測定する他の方法はレーザー干渉計を用いてステージの移動距離の実寸法を測定する方法であり、次のa〜lの手順で実施される。なお、図1のテーブル52、53、54及びホルダ55を含む装置をステージと呼ぶことにする。
(a)ウェーハWのコーナーのダイシングライン若しくはウェーハWの特徴的なパターン(例えば、L字若しくは十字パターン等)Rが電子光学系の視野V内に入るように、ステージを移動する(図7(a))。
(b)ウェーハW上の特徴的なパターンRに矩形ビーム(本例では長方形のビーム)を照射し、ウェーハWからの反射電子或いは二次電子を検出して二次元画像を得る。
(c)上記手順bで二次元画像を得た時点のステージの座標(Xc、Yc)をレーザー干渉計で読み取って記憶する。
(d)ステージを視野V内で一定の距離だけX方向に移動して、ウェーハW上の特徴的なパターンRを移動させ(図7(b))、上述の二次元画像を得られた特徴的なパターンRが視野Vの端部で観察されるようにする。
(e)ステージを移動させた位置で手順bと同じ操作を行い、移動した位置での特徴的なパターンRの二次元画像を得る。
(f)手順eで画像を得た時点でのステージの座標(Xf、Yf)をレーザ干渉計で読み取って記憶する。
(g)上記手順bの位置で得た二次元画像の一部と、上記手順eの位置で得た二次元画像とをパターンマッチングして、2つの画像のX方向又はY方向の位置のずれ(ΔXピクセル、ΔYピクセル)を算出する。
(h)更に、上記手順cで記憶した座標(Xc、Yc)と手順fで記憶した座標(Xf、Yf)との差、(Xf−Xc)nm又は(Yf−Yc)nmを算出する。
(i)上記算出された数値から、ピクセル当たりの寸法、(Xf−Xc)/ΔX(nm/ピクセル)又は(Yf−Yc)/ΔY(nm/ピクセル)を算出する。このピクセル当たりの寸法が拡大倍率である。
(j)上記手順iで算出したピクセル当たりの寸法をメモリに格納する。
(k)ウェーハWの表面内の少なくとも2個所のパターンについて、それぞれ上記手順aからjまでの操作を行い、それぞれの取得された二次元画像間のパターンマッチングによって拡大倍率を求める。
(l)求めた拡大倍率を用いて、パターンの並び、ステージ座標の回転、パターン座標、パターン間の距離及び電子光学系視野との関係をピクセル単位及び実寸法単位で明らかにしてアライメントを行い、ウェーハWのX軸及びY軸方向と電子ビームの走査方向とを一致させる。
以下、具体的なアライメントの方法を例を挙げて説明する。上記のa〜lの手順でアライメントを行った後に、以下のm〜qの手順でウェーハWの欠陥検査が行われる。
(m)ステージの連続移動及び/又は電子ビームの走査とを組み合わせてウェーハWの被検査面を電子ビームで走査し、ウェーハWから発せられた二次電子又は反射電子からウェーハWの被検査面のパターンの二次元画像を得る。
(n)上記手順mで得た二次元画像を所定の領域分(セル領域単位)に分割してメモリに記憶する。
(o)上記手順m及び手順nの操作を繰り返す。
(p)上記所定の領域分に分割して記憶された二次元画像から、ウェーハWの被検査面の同一のチップ内の異なる個所で、同じパターンがあると予測される領域(セル)同士の二次元画像を比較(セル対セル検査)して、欠陥候補を算出する。
(q)試料面の異なるチップにおいて同じパターンがあると予測される領域と操作pで取得された何れかの二次元画像とを比較(チップ対チップ検査)し、上記欠陥候補から欠陥を判断する。
前記手順l〜pにおいて、上記手順jでメモリに格納されたピクセル当たりの寸法を参照して画像比較による欠陥検出結果を導き出す。
ここで、図9の(a)及び(b)を用いて、上記手順mにおけるウェーハ表面の走査について説明する。一回のステージ連続移動で画像取得を行うウェーハWの領域をストライプSTと呼ぶとすると、ウェーハWの被検査面を走査する方法には、図9の(a)に示すように、矩形の電子ビームの長辺とストライプSTの幅とが等しくなるよう(例えば、ストライプSTのX方向に電子ビームの長辺を合わせて)ステージをY方向に連続移動させながら被検査面のパターンの二次元画像を得る方法と、図9の(b)に示すように、電子ビームの長辺をステージの連続移動の方向(Y方向)に一致させ、ストライプSTを偏向器7015、7016でX方向に走査することにより二次元画像を得る方法とがある。後者の方法では、電子ビームの断面積を小さくできる分だけビーム電流密度を大きくでき、信号のS/N比を大きくすることができる。更に、電子ビームの走査に同期して、レンズの励起条件等の二次光学系の光学パラメータを変化させることにより、偏向器によって二次電子又は反射電子の軌道を光軸Bの近傍に向けるよう制御して収差を低減することができる。
次に、本発明に係る位置合わせ方法及び該方法を用いる欠陥検査方法を実施することができる半導体検査装置におけるマルチビーム型の電子光学装置70´について説明する。図10の(a)はこのマルチビーム型の電子光学装置70´の構成を概略的に示しており、図10の(b)は該装置で使用されるマルチ開口の平面図である。
図10の(a)において、マルチビーム型の電子光学装置70´は、一次光学系8110と、二次光学系8130と、検出系8140とを備えている。一次光学系8110は、電子ビームをウェーハW上のチップ等のパターン上に照射する光学系で、電子ビームを放出する電子銃8111と、複数の小孔が二次元的に配列されて形成されていて電子銃8111から放出された電子ビームを複数の電子ビーム(マルチビーム)に分けるマルチ開口板8112と、複数の電子ビームを集束する静電レンズ8113と、NA開口を画成するNA開口部材8114と、NA開口部材8114を通過した電子ビームを縮小する静電レンズ8115と、静電偏向器8116と、E×B分離器8117と、第1の静電対物レンズ8118と、偏向器8119、8120と、第2の静電対物レンズ8121とを備えている。これらの要素は、図10の(a)に示すように、電子銃8111を最上部にして順に、電子銃8111から放出される電子ビームの光軸PがウェーハWの表面に垂直になるように配置されている。
図10の(b)に示すように、マルチ開口板8112には、Y方向の間隔が互いに等しくなるように複数の小孔が一直線状に形成されており、これにより、マルチ開口板8112は複数の電子ビームの相互の最小間隔が二次光学系の分解能以上の距離に保たれるよう生成する。
二次光学系8130は、E×B分離器8117の近くで光軸Pに対して所定の角度を成す光軸Qに沿って配置された静電拡大レンズ8131と偏向器8132とを備え、E×B分離器8117を通過した二次電子又は反射電子を検出系8140へ導く。
検出系8140はマルチ開口板8112の各小孔に対応するチャンネルを有するマイクロチャンネルプレート(MCP)8141と、マルチアノード8142と、抵抗8143と、A/Dコンバータを含む画像形成回路8144と、メモリ8145を備えている。図11に示すように、マルチアノード8142は細長い構造であって、MCP8141から放出されたガスが速やかに排気されるようになっている。各マルチアノード8142の一端部8142aはセラミックスの基板8142bに固定され、リード線8142cで抵抗8143と画像形成回路8144とに接続されている。
上記のように構成されたマルチビーム型の電子光学装置70´の動作について説明する。単一の電子銃8111から放出された電子線はマルチ開口板8112を照射する。電子線はマルチ開口板8112に形成された複数の小孔を通過して複数の電子ビーム(マルチビーム)Mにされる。これら複数の電子ビームは、静電レンズ8113で集束され、NA開口8114でクロスオーバーを形成する。クロスオーバーした電子ビームは静電レンズ8115、第1の静電対物レンズ8118及び第2の静電対物レンズ8120により縮小され、試料上に0.1ないし0.05μmの複数の電子ビームが照射される。この場合、各電子ビームは、E×B分離器8117で僅かに偏向され、第1の静電対物レンズ8118でレンズ中心を通るように偏向され、偏向器8119で偏向されて符号L1で示された軌道を取る。静電偏向器8119、8120は電子ビームを同時にX方向に走査する。
ウェーハWから放出された二次電子又は反射電子は符号L2で表された軌道を取り、E×B分離器8117で偏向されて二次光学系8130に入射され、光軸Qに沿って進む。この場合、二次電子群は電子ビーム毎に集束され、第2の静電対物レンズ8121及び第1の静電対物レンズ8118で拡大された後、E×B分離器8117で偏向されて二次光学系8130に入射され、静電レンズ8131により、各電子ビームの間隔がMCP8141の背後に配置されているマルチアノード8142の間隔と一致するように拡大率が調整される。更に、一次電子ビームをウェーハW上で走査することと同期して、偏向器8132により、常にマルチアノード8142の前面に結像するように補正が行われる。マルチアノード8142で吸収された二次電子群は抵抗8143で電圧信号に変換され、画像形成回路8144で増幅されてA/D変換されて二次元画像が形成され、その二次元画像がメモリ8145に格納される。
マルチビーム型の電子光学装置70´においては、走査感度を測定して調整することができる。以下、この手順を図12を参照して説明する。
(a)まず、ウェーハWの1つのコーナーのダイシングライン若しくはウェーハW上の特徴的なパターンが電子光学装置70´の電子光学系の視野8200内に入るように、ステージを移動する。図12の(a)に示すように、電子光学系の視野8200は、この実施の形態の場合、X方向が2048ピクセルでY方向が50ピクセルの範囲である。複数の電子ビームM(例えば5個の電子ビーム)は、視野8200内で、上述のように一次光学系の光軸Pを中心とする円(図10の(b)に一点鎖線で示す)内に配置され、それらの電子ビームのY方向への投影した相互間隔は等しくなっている。各電子ビームは、符号8201又は8202で示された2048ピクセル×10ピクセルの小視野を走査することができる。ウェーハWには、X方向のパターン位置とY方向のパターン位置とを指定することができるポイント8203を有する特徴的なパターン8204が設けられており、この特徴的なパターン8204が視野8200内に存在するようにステージを移動させる。
(b)ウェーハW上の特徴的なパターン8204に複数の電子ビームを照射し、ウェーハWからの二次電子又は反射電子を検出し、二次元画像を得る。
(c)手順bで二次元画像を得た時刻でのステージの座標(Xc、Yc)をメモリに記憶する。
(d)一つの電子ビームが分担する小視野8201、8202から特徴的なパターン8204が外れない程度にステージをX方向及びY方向に移動する(図12の(b))。
(e)移動した位置で特徴的なパターンの二次元画像を取得し、その画像を得た時刻でのステージの座標(Xe、Ye)を記憶する。
(f)手順bで得た二次元画像及び手順eで得た二次元画像のうち、特徴的なパターン8204を含む二次元画像部分についてパターンマッチングを行い、2つの画像のX方向又はY方向の位置のずれ(ΔXピクセル、ΔYピクセル)を算出する。
(g)手順cで記憶した座標(Xc、Yc)と手順eで記憶した座標(Xe、Ye)との差、(Xe−Xc)nm及び(Ye−Yc)nmを算出する。
(h)X方向の走査感度(Xe−Xc)/ΔX(nm/ピクセル)及びY方向の走査感度(Ye−Yc)/ΔY(nm/ピクセル)を算出する。なお、走査感度とは、表示された画像の1ピクセルがウェーハWにおいてはどれだけの長さになるかを示す値である。
(i)手順hで算出した走査感度をメモリに格納する。この走査感度はこの後に行われるアライメントで必要な数値である。すなわち、アライメントを行ってウェーハWの位置ずれを解消するには、表示された位置ずれを表すピクセル距離を走査感度を用いてウェーハW上での実際の距離へ変換することが必要である。
上記の手順a〜iで走査感度を決定した後、以下の手順でウェーハWの欠陥検査が行われる。
(j)ウェーハWの被検査面内の少なくとも2個所で、それぞれ手順a〜eの操作を行い、取得した画像にパターンマッチングを行って、ステージ座標、パターン座標及び電子光学系視野の関係を見当合わせする。この時、走査感度の正確な値が使用される。こうしてアライメントを行った後に欠陥検査を行う。
(k)ステージを一軸方向に連続移動させながら、電子ビームを他軸方向に走査させ、ウェーハWの被検査面のパターンの二次元画像を得る。
(l)手順kで得た二次元画像を所定の領域分に分割して記憶する。
(m)手順k及び手順lの操作を繰り返す。
(n)上記所定の領域分に分割して記憶された二次元画像から、被検査面の同一のチップ内で同じパターンがあると予測される領域同士の二次元画像を比較して、欠陥候補を算出する。
(o)被検査面の異なるチップにおいて同じパターンがあると予測される領域とステップnで取得された何れかの二次元画像とを比較し、上記欠陥候補から欠陥を判断する。
上記手順j〜nにおいて、手順iでメモリに格納された走査感度を参照することにより画像比較を行う。
ここで、ウェーハの検査工程における検査手順について図13を用いて説明する。一般に電子線を用いた半導体検査装置は高価であり、またスループットも他のプロセス装置に比べて低いために、現状では最も検査が必要と考えられている重要な工程(例えばエッチング、成膜、又はCMP(化学機械研磨)平坦化処理等)の後に、また、配線工程では一層微細な配線工程部分、すなわち配線工程の1から2工程及び前工程のゲート配線工程等に利用されている。
検査されるウェーハは大気搬送系及び真空搬送系を通して、超精密X−Yステージ上に位置合わせ後、静電チャック機構等により固定され、以後、図13の手順に従って欠陥検査等が行われる。はじめに光学顕微鏡により、必要に応じて各ダイの位置確認や、各場所の高さ検出が行われ記憶される(ステップ1301)。光学顕微鏡はこの他に欠陥等の見たい所の光学顕微鏡像を取得し、電子線像との比較等にも使用される。次にウェーハの種類(どの工程後か、ウェーハのサイズは200mmか、300mmか等)に応じたレシピの情報を装置に入力し(ステップ1302)、以下、検査場所の指定、電子光学系の設定(ステップ1303)、検査条件の設定(ステップ1304)等を行なった後、画像取得を行ないながら通常はリアルタイムで欠陥検査を行なう。セル同士の比較、ダイ比較等が、アルゴリズムを備えた高速の情報処理システムにより検査が行なわれ、必要に応じてCRT等に結果を出力や、メモリへ記憶を行なう。
欠陥にはパーティクル欠陥、形状異常(パターン欠陥)、及び電気的(配線又はビア等の断線及び導通不良等)欠陥等が有り、これらを区別したり欠陥の大きさや、キラー欠陥(チップの使用が不可能になる重大な欠陥等)の分類を自動的にリアルタイムで行うことも出来る。電気的欠陥の検出はコントラスト異常を検出することで達成される。例えば導通不良の場所は電子線照射(500eV程度)により、通常正に帯電し、コントラストが低下するので正常な場所と区別ができる。この場合の電子線照射手段とは、通常検査用の電子線照射手段以外に別途、電位差によるコントラストを際立たせるために設けた低電位(低エネルギー)の電子線発生手段(熱電子発生、UV/光電子)をいう。検査対象領域に検査用の電子線を照射する前に、この低電位(エネルギー)の電子線を発生・照射する。検査用の電子線を照射することでウェーハを正に帯電させることができる写像投影方式の場合は、仕様によっては、別途低電位の電子線発生手段を設ける必要はない。また、ウェーハ等の試料に基準電位に対して、正又は負の電位をかけること等による(素子の順方向又は逆方向により流れ易さが異なるために生じる)コントラストの違いから欠陥検出が出来る。線幅測定装置及び合わせ精度測定にも利用できる。
検査の基本的流れを図14に示す。まずアライメント動作1401を含んだウエハ搬送の後、検査に関係する条件等を設定したレシピを作成する(1402)。レシピは被検査ウエハに最低1種類は必要であるが、複数の検査条件に対応するために、1枚の被検査ウエハに対して、複数のレシピが存在しても構わない。また同一パターンの被検査ウエハが複数枚ある場合、一種類のレシピで複数のウエハを検査しても構わない。図14の経路1403はこの様に過去に作成されたレシピで検査する場合、検査動作直前にレシピの作成が不要である事を示している。以下、図14において、検査動作1404は、レシピに記載された条件、シーケンスに従いウエハの検査を行う。欠陥抽出は、検査動作中欠陥を発見する毎に即時行われ、次のa)〜c)の動作をほぼ並列に実行する。
a)欠陥分類(1405)を行い、結果出力ファイルに抽出欠陥情報と欠陥分類情報を追加する。
b)抽出欠陥画像を画像専用結果出力ファイル又はa)の結果出力ファイルに追加する。
c)抽出欠陥の位置などの欠陥情報を操作画面上に表示する。
被検査ウエハ単位で検査が終了すると、次のa)〜c)の動作をほぼ並列に実行する。
a)結果出力ファイルをクローズして保存する。
b)外部からの通信が検査結果を要求する場合、検査結果を送る。
c)ウエハを排出する。
連続的にウエハを検査する設定がなされている場合、次の被検査ウエハを搬送して、前記一連の動作を繰り返す。
以下、図14のフローについて、さらに詳細を述べる。
(1)レシピ作成1402
レシピとは、検査に関係する条件等の設定ファイルであり保存する事も可能である。検査時もしくは検査前にレシピを使用して装置設定を行うが、レシピに記載された検査に関係する条件とは、
a)検査対象ダイ
b)ダイ内部検査領域
c)検査アルゴリズム
d)検出条件(検査感度等、欠陥抽出に必要な条件)
e)観察条件(倍率、レンズ電圧、ステージ速度、検査順序等、観察に必要な条件)
などである。c)検査アルゴリズムについては具体的に後述する。
この中で、検査対象ダイの設定は、図15に示される様に、操作画面に表示されたダイマップ画面に対して、検査するダイをオペレータが指定する。図15の例では、ウエハ端面のダイa、前工程で明らかに不良と判定されたダイbをグレイアウトして検査対象から削除し、残りを検査対象ダイとしている。また、ウエハ端面からの距離や前工程で検出されたダイの良否情報をもとに自動的に検査ダイを指定する機能も有している。
また、ダイ内部の検査領域の設定は、図16に示される様に操作画面に表示されたダイ内部検査領域設定画面に対して、検査領域をオペレータが光学顕微鏡もしくはEB顕微鏡により取得した画像をもとにマウス等の入力機器で指定する。図16の例では、実線で指した領域1601と破線で指した領域1602を設定している。
領域1601は、ダイのほぼ全体を設定領域としている。検査アルゴリズムは隣接ダイ比較法(ダイ−ダイ検査)としこの領域に対する検出条件、観察条件の詳細は、別に設定する。領域1602は、検査アルゴリズムをアレイ検査(検査)としこの領域に対する検出条件、観察条件の詳細は、別に設定する。すなわち複数の検査領域の設定が可能でかつ、検査領域は、それぞれ独自の検査アルゴリズムや検査感度を条件設定出来る。また検査領域は重ね合わせる事も可能で、同じ領域に対して、異なる検査アルゴリズムを同時に処理することも可能である。
(2)検査動作1404
検査は、被検査ウエハに対して図17の様に或る走査幅に細分され走査する。走査幅は、ほぼラインセンサの長さで決まるが、ラインセンサの端部が少し重なる様に設定してある。これは検出した欠陥を最終的に統合処理する場合にライン間の連続性を判断するため、及び、比較検査を行う際に画像アライメントするための余裕を確保するためである。重なり量は2048ドットのラインセンサに対して16ドット程度である。
走査方向及びシーケンスを、模式的に図18の(A)、(B)に示す。オペレータは、図示のような、検査時間短縮のための双方向動作Aと機械制限からの単方向動作Bとのいずれかを選択することができる。また、レシピの検査対象ダイ設定を元に走査量を減らす動作を自動演算して検査する機能も有している。図19は、検査ダイ1901が1個の場合の走査例を示しており、不要な走査は行われていない。
本装置で行う検査のアルゴリズムは、大別して
1.アレイ検査(Cell検査)
2.ランダム検査(Die検査)
の2種類であり、ランダム検査は比較対象により、さらに以下にように区分される。
a)隣接ダイ比較法(Die-Die検査)
b)基準ダイ比較法(Die-AnyDie検査)
c)CADデータ比較法(CadData-AnyDie検査)。
一般にゴールデンテンプレート方式と呼ばれる方式は、b)基準ダイ比較法とc)CADデータ比較法を含み、基準ダイ比較法においては基準ダイをゴールデンテンプレートとするが、CADデータ比較法おいてはCADデータをゴールデンテンプレートとする。以下、各アルゴリズムの動作を述べる。
(1)アレイ検査(Cell検査)
アレイ検査は、周期構造の検査に適用される。DRAMセルなどはその一例である。検査は、基準とする参照画像と被検査画像の比較を行い、その差分を欠陥として抽出する。参照画像と被検査画像とは、二値化画像であっても、検出精度を向上させるよう多値画像であっても構わない。参照画像と被検査画像の差分そのものを、検出された欠陥として扱ってよく、更に、検出した差分の差分量や差分のある画素の合計面積などの差分情報を元にして、誤検出を防ぐための2次的な判定を行っても良い。
アレイ検査においては、参照画像と被検査画像の比較は構造周期単位で行われる。即ち、CCDなどで一括取得した画像を読み出しながら1構造周期単位で比較しても良いし、参照画像がnヶの構造周期単位であれば、nヶの構造周期単位同時に比較できる。
参照画像の生成方法の一例を図20に示す、ここでは1構造周期単位で比較する例を述べるので1構造周期単位生成を表す。同じ方法で周期数をnにする事も可能である。前提として、図20での検査方向は矢印Aの方向である。また周期t4を被検査周期とする。周期の大きさはオペレータが画像を見ながら入力するので、図20において周期t1〜t6は容易に認識できる。
参照周期画像は、各画素において被検査周期直前の周期t1〜t3を加算し平均して生成する。t1〜t3のいずれかに欠陥が存在しても平均処理されるので影響は少ない。この形成された参照周期画像と被検査周期t4の画像を比較して欠陥の抽出を行う。
次に被検査周期t5の画像を検査する場合、周期t2〜t4を加算平均して参照周期画像を生成する。以下同様に被検査周期画像取得以前に得た画像より、被検査周期画像を生成して検査を連続させる
(2)ランダム検査(Die検査)
ランダム検査は、ダイの構造に制限されず適用できる。検査は、基準となる参照画像と被検査画像の比較を行い、その差分を欠陥として抽出する。参照画像と被検査画像は、二値化画像でも、検出精度を向上するよう多値画像であっても構わない。参照画像と被検査画像の差分そのものを、検出された欠陥として扱ってよく、更に、検出した差分の差分量や差分のある画素の合計面積などの差分情報を元にして、誤検出を防ぐため、2次的な判定を行っても良い。
ランダム検査は参照画像の求め方で分類することが出来る。以下、各求め方における動作を説明する。
A.隣接ダイ比較法(Die-Die検査)
参照画像は、被検査画像と隣接したダイである。被検査画像に隣り合った2つのダイと比較して欠陥を判断する。この方法は、図21と図22に示す、画像処理装置のメモリ2201とメモリ2202がカメラ2203からの経路22041に接続するようスイッチ2205、スイッチ2206を設定した状況で、以下のステップa)〜i)を有する。
a)走査方向Sに従いダイ画像1(図21)を経路22041からメモリ22011に格納するステップ。
b)ダイ画像2を経路22041からメモリ2202に格納するステップ。
c)上記b)と同時に経路22042からダイ画像2を取得しながら、取得したダイ画像2と、ダイにおける相対位置が同じであるメモリ2201に格納された画像データとを比較して差分を求めるステップ。
d)上記c)の差分を保存するステップ。
e)ダイ画像3を経路22041からメモリ2201に格納するステップ。
f)上記e)と同時に経路22042からダイ画像3を取得しながら、取得したダイ画像3と、ダイにおける相対位置が同じであるメモリ2202に格納された画像データとを比較して差分を求めるステップ。
g)上記f)の差分を保存するステップ。
h)上記d)とg)で保存された結果より、ダイ画像2の欠陥を判定するステップ。
i)以下、連続したダイにおいてa)からh)を繰り返すステップ。
設定によって、上記c)、f)において差分を求める前に、比較する2つの画像の位置差が無くなる様に補正する(位置アライメント)。または、濃度差が無くなる様に補正する(濃度アライメント)。もしくはその両方の処理を行ってもよい。
B.基準ダイ比較法(Die-AnyDie検査)
オペレータにより基準ダイを指定する。基準ダイはウエハ上に存在するダイもしくは、検査以前に保存してあるダイ画像であり、まず基準ダイを走査もしくは転送して画像をメモリに保存して参照画像とする。以下、この方法で行われるa)〜h)のステップを、図22及び図23を参照しながら説明する。
a)オペレータが基準ダイを、被検査ウエーハのダイより選択、もしくは検査以前に保存してあるダイ画像より選択するステップ。
b)基準ダイが被検査ウエハに存在する場合、画像処理装置のメモリ2201もしくはメモリ2202の少なくとも一方がカメラ2203からの経路22041に接続するようにスイッチ2205、スイッチ2206を設定するステップ。
c)基準ダイが検査以前に保存してあるダイ画像の場合、画像処理装置のメモリ2201とメモリ2202のうちの少なくとも一方がダイ画像である参照画像を保存してあるメモリ2207からの経路2208に接続するようにスイッチ2205、スイッチ2206を設定するステップ。
d)基準ダイが被検査ウエハに存在する場合、基準ダイを走査して、基準ダイ画像である参照画像を画像処理装置のメモリに転送するステップ。
e)基準ダイが検査以前に保存してあるダイ画像の場合、走査を必要とせず、基準ダイ画像である参照画像を画像処理装置のメモリに転送するステップ。
f)被検査画像を順次走査して得られる画像と、基準ダイ画像である参照画像を転送されたメモリの画像と、Dieにおける相対位置が同じである画像データとを比較して差分を求めるステップ。
g)上記f)で得られた差分より欠陥を判定するステップ。
h)以下、連続して、図24で示すように、基準ダイの走査位置と被検査ダイの同じ部分をウエーハ全体について検査し、ダイ全体を検査するまで基準ダイの走査位置を変更しながら上記d)からg)を繰り返すステップ。
設定によって、上記f)において差分を求める前に、比較する2つの画像の位置差が無くなる様に補正する(位置アライメント)。もしくは濃度差が無くなる様に補正する(濃度アライメント)。もしくはその両方の処理を行ってもよい。
上記ステップd)もしくはe)において、画像処理装置のメモリに蓄えられる基準ダイ画像は、基準ダイ全てでも基準ダイの一部でもよく、基準ダイの一部を基準ダイ画像としたときには、基準ダイの一部を更新しながら検査する。
C.CADデータ比較法(CadData-AnyDie検査)
図25に示した半導体製造工程において、CADによる半導体パターン設計工程の出力であるCADデータより参照画像を作成し、基準画像とする。基準画像は、ダイ全体であっても、検査部分を含む部分的な物であっても良い。
このCADデータは、通常、ベクタデータであり、走査動作によって得られる画像データと等価なラスタデータに変換しないと参照画像として使用出来ない。そこで、CADデータであるベクタデータをラスタデータに変換するが、この変換は検査時に被検査ダイを走査して得られる画像走査幅の単位で行われる。このとき、被検査ダイを走査して得る予定の画像とダイにおける相対位置が同じである画像データについて変換が行われる。検査走査と変換作業とはオーバラップして行われる。
上記の、ベクタデータをラスタデータに変換する作業には、
a)ラスタデータの多値化機能、
b)上記a)に関して多値化の階調重みやオフセットを、検査装置の感度に鑑みて設定する機能、
c)ベクタデータをラスタデータに変換した後で、膨張、収縮など画素を加工する画像処理を行う機能、
のうちの少なくとも1つの機能を付加してもよい。
図22において、CADデータ比較法による検査ステップは、以下のa)〜f)のステップを含む。
a)計算機2209でCADデータをラスタデータに変換し、且つ上記付加機能で参照画像を生成してメモリ2207に保存するステップ、
b)画像処理装置のメモリ2201もしくはメモリ2202の少なくとも一方がメモリ2207からの経路22041に接続するようにスイッチ2205、スイッチ2206を設定するステップ、
c)メモリ2207の参照画像を画像処理装置のメモリに転送するステップ、
d)被検査画像を順次走査して得られる画像と、参照画像が転送されたメモリの画像と、Dieにおける相対位置が同じである画像データとを比較して差分を求めるステップ、
e)上記d)で得られた差分より欠陥を判定するステップ、
f)以下、連続して、図24で示すように、基準ダイの走査位置を参照画像とし被検査ダイの同じ部分をウエハ全体検査し、ダイ全体を検査するまで基準ダイの走査位置を変更しながら上記a)からe)を繰り返すステップ。
設定によって、上記ステップd)において差分を求める前に、比較する2つの画像の位置差が無くなる様に補正する(位置アライメント)。もしくは濃度差が無くなる様に補正する(濃度アライメント)。もしくはその両方の処理を行ってもよい。
上記ステップc)において、画像処理装置のメモリに蓄えられる基準ダイ画像は、基準ダイ全てでも基準ダイの一部でもよい。基準ダイの一部を基準ダイ画像としたときには、基準ダイの一部を更新しながら検査を行ってもよい。
(3)フォーカスマッピング
フォーカス機能の基本的流れを、図26に示す。まずアライメント動作を含んだウエーハ搬送(ステップ2601)の後、検査に関係する条件等を設定したレシピを作成する(ステップ2602)。このレシピの1つとしてフォーカスマップレシピがあり、ここで設定されたフォーカス情報に従い、オートフォーカス状態で検査動作及びレビュー動作が行われる(ステップ2603)。この後、ウェーハが排出される(ステップ2604)。以下、フォーカスマップレシピの作成手順とオートフォーカスの動作手順とを説明する。
1.フォーカスマップレシピの作成手順
フォーカスマップレシピは、独立的な入力画面を有しており、オペレータは次のa)〜c)のステップを実行してレシピを作成する。
a)図27の位置選択スイッチ2701により、フォーカス値を入力するダイ位置やダイの中のパターン等、フォーカスマップ座標を入力するステップ、
b)フォーカス値を自動測定する場合に必要な、ダイパターンを設定するステップ(なお、このステップはフォーカス値を自動測定しない場合、スキップ出来る)、
c)上記a)で決められたフォーカスマップ座標のベストフォーカス値を設定するステップ。
なお、上記ステップa)では、オペレータは任意のダイを指定することができ、また、オペレータが全てのダイ若しくはn個毎のダイを選択することができるよう設定することも可能である。また、オペレータは、入力画面として、ウエーハ内のダイ配列を模式的に表現した図又は実画像を使った画像を選択することができる。
上記ステップc)においては、オペレータは、ベストフォーカス値の設定を、図27のマニュアルスイッチ2703を用いてマニュアルで、フォーカス用電極の電圧値に連動したフォーカススイッチ2702で、又はスイッチ2704で自動的に選択・設定することができる。
2.フォーカス値自動測定手順
上記ステップc)において自動的にフォーカス値を求める手順の一例は、
a)図28に示すように、フォーカス位置Z=1の画像を求め、そのコントラストを計算するステップ、
b)上記ステップa)をZ=2、3、4においても行うステップ、
c)上記ステップa)、b)で得られたコントラスト値から回帰させ、コントラスト関数を求めるステップ、
d)コントラスト関数の最大値を与えるZを計算で求め、これをベストフォーカス値とするステップ、
を含む。
例えば、フォーカス値を自動測定する場合に必要なダイパターンとして、図29に示すようなラインとスペースが選択された場合には良い結果が得られる。コントラストは白黒パターンがあれば形状によらず計測可能である。
上記ステップa)からd)を行うことによって1点のベストフォーカス値が求まる。このときのデータ形式は(X,Y,Z)であって、フォーカスを求めた座標XYとベストフォーカス値Zとのセットであり、フォーカスマップレシピで決められたフォーカスマップ座標数(X,Y,Z)が存在することになる。これはフォーカスマップレシピの一部であり、フォーカスマップファイルと呼ばれる。
3.オートフォーカスの動作手順
画像を取得する検査動作及びレビュー動作時に、フォーカスマップレシピに基づいてベストフォーカスを設定する方法は、次のように行われる。
まず、フォーカスマップレシピの作成時に作成されたフォーカスマップファイル1を元に位置情報をさらに細分化し、このときのベストフォーカスを計算で求めて、細分化したフォーカスマップファイル2を作成する。この計算は補間関数で行われ、補間関数は、リニア補間やスプライン補間等でフォーカスマップレシピの作成時にオペレータにより指定される。次いで、ステージのXY位置を監視して、現在のXY位置に適した、フォーカスマップファイル2に記載されたフォーカス値にフォーカス用電極の電圧を変更する。
さらに具体的に説明すると、図30の(A)〜(C)において、黒丸がフォーカスマップファイル1のフォーカス値、白丸がフォーカスマップファイル2のフォーカス値であるとすると、フォーカスマップファイルのフォーカス値の間をフォーカスマップファイルのフォーカス値で補間し、走査に従いフォーカス位置のZ座標を変化させてベストフォーカスを維持する。このとき、フォーカスマップファイル(白丸で示す)の間は、次の変更する位置まで、前の値が保持される。
図31は、本発明に係る半導体検査装置を使用した製造ラインの一例を示している。検査装置3101で検査されるウェーハのロット番号、製造に経由した製造装置履歴等の情報をSMIFまたはFOUP3102に備えられたメモリから読み出すか、または、そのロット番号を、SMIF、FOUP又はウェーハカセットのID番号を読むことにより認識できるようになっている。
半導体検査装置3101は生産ラインのネットワークシステムと接続することが可能となっており、このネットワークシステム3103を介して、生産ラインを制御している生産ラインコントロールコンピュータ3104、各製造装置3105及び別の検査装置に、被検査物であるウェーハのロット番号などの情報とその検査結果を送ることが出来る。製造装置には、リソグラフィー関連装置例えば露光装置、コーター、キュア装置、デベロッパ等、又は、エッチング装置、スパッタ装置及びCVD装置などの成膜装置、CMP装置、各種計測装置、他の検査装置等が含まれる。
ウェーハの検査においては、分解能の観点からは、電子線をウェーハに衝突させ、ウェーハから放出された電子を検出して表面の画像を得ることが望ましい。したがって、これまでは、主に、ウェーハから放出された二次電子、反射電子、後方散乱電子を中心に例を挙げて説明してきた。しかし、検出される電子は、基板の表面の情報を得ているものであれば何でも良く、例えば、基板付近に逆電界を形成することにより、基板に直接衝突せずに、基板付近で感謝するミラー電子(広義には反射電子とも言う)、或いは基板を透過する透過電子等でも良い。特にミラー電子を用いた場合には、電子が試料に直接衝突しないので、チャージアップの影響が極めて小さいという利点がある。
ミラー電子を利用する場合、ウェーハに、加速電圧よりも低い負の電位を印加し、ウェーハ付近に逆電界を形成する。この負の電位は、ウェーハの表面付近で殆どの電子線が戻される程度の値に設定するのがよい。具体的には、電子銃の加速電圧よりも0.5〜1.0V以上の低い電位に設定すればよい。例えば、本発明の場合、加速電圧が−4kVの場合、試料への印加電圧は−4.0005kV〜−40050kVに設定するのが好ましい。更に望ましくは、−4.0005kV〜−40020kVがよく、更に好ましくは−4.0005kV〜−4.010kVに設定するのが好適である。
また、透過電子を利用する場合には、加速電圧を−4kVに設定したとき、ウェーハへの印加電圧は0〜−4kV、好ましくは0〜−3.9kV、更に好ましくは0〜−3.5kVに設定するのが好適である。また、光線やX線も利用して良い。これは、本発明に係る半導体検査装置でのアライメント、二次系、ダイ比較等に十分に適用可能である。
以上、図1〜図31を用いて説明した、本発明に係る位置合わせ方法及び該方法を用いた欠陥検査方法は、図32及び図33に示す半導体デバイス製造方法における欠陥検査プロセスにおいて適用される。
図32は、半導体デバイス製造方法の一例を示すフローチャートである。この製造方法は以下の主工程を含んでいる。
(1)ウェーハを製造するウェーハ製造工程(又は、ウェーハを準備するウェーハ準備工程)
(2)露光に使用するマスクを製造するマスク製造工程(又は、マスクを準備するマスク準備工程)
(3)ウェーハに必要な加工処理を行うウェーハプロセッシング工程
(4)ウェーハ上に形成されたチップを一個づつ切り出し、動作可能にならしめるチップ組立て工程
(5)完成したチップを検査する検査工程。
上記のそれぞれの主工程は更に幾つかのサブ工程からなっている。
これらの主工程の中で、半導体デバイスの性能に決定的な影響を及ぼすのが(3)のウェーハプロセッシング工程である。この工程では、設計された回路パターンをウェーハ上に順次積層し、メモリやMPUとして動作するチップを多数形成する。このウェーハプロセッシング工程は以下の各工程を含む。
(1)絶縁層となる誘電体薄膜や配線部、或いは電極部を形成する金属薄膜等を形成する薄膜形成工程(CVDやスパッタリング等を用いる)
(2)この薄膜層やウェーハ基板を酸化する酸化工程
(3)薄膜層やウェーハ基板を選択的に加工するためにマスク(レチクル)を用いてレジストパターンを形成するリソグラフィー工程
(4)レジストパターンに従って薄膜層や基板を加工するエッチング工程(例えばドライエッチング技術を用いる)
(5)イオン・不純物注入拡散工程
(6)レジスト剥離工程
(7)加工されたウェーハを検査する工程。
ウェーハプロセッシング工程は必要な層数だけ繰り返され、設計通り動作する半導体デバイスを製造する。
図33は、図32のウェーハプロセッシング工程の中核をなすリソグラフィー工程を示すフローチャートである。リソグラフィー工程は以下の各工程を含む。
(1)前段の工程で回路パターンが形成されたウェーハ上にレジストをコートするレジスト塗布工程
(2)レジストを露光する工程
(3)露光されたレジストを現像してレジストのパターンを得る現像工程
(4)現像されたレジストパターンを安定化するためのアニール工程。
上記の半導体デバイス製造方法、ウェーハプロセッシング工程及びリソグラフィー工程は周知であり、ここでの説明は省略する。
上記(7)の検査工程に本発明に係る欠陥検査方法を用いると、微細なパターンを有する半導体デバイスでも、スループット良く検査でき、全数検査が可能となり、製品の歩留まりが向上し、欠陥製品の出荷が防止できる。
本発明により、写像投影型の欠陥検査装置において矩形ビームを使用する場合の倍率が変動しても精度よく欠陥検査を行うことができる。また、マルチビーム型の欠陥検査装置において複数の電子ビームを使用する場合の走査感度が変動しても精度よく欠陥検査を行うことができる。
本発明に係る半導体検査装置の主要構成要素を示す立面図である。 本発明に係る半導体検査装置の主要構成要素を示す正面図である。 本発明に係る半導体検査装置のミニエンバイロメント装置の構成を示す図である。 本発明に係る半導体検査装置のローダーハウジングの構成を示す図である。 本発明に係る半導体検査装置における電位印加機構を示す図である。 本発明に係る位置合わせ方法及び該方法を用いた欠陥検査方法を実施することができる半導体検査装置の写像投影型電子光学装置を概略的に示す図である。 (a)は、図6の電子光学装置における電子光学系の視野とウェーハ上の特徴的なパターンとを示す図であり、(b)は、電子光学系の視野を所定距離だけ移動させることによりウェーハ上の特徴的なパターンを視野内で移動させた状態を示す図である。 図1に示す半導体検査装置における電子ビームキャリブレーション機構の構成を概略的に示す図である。 (a)は、図6の電子光学装置においてウェーハ面のパターンの二次元画像を得る一つの方法を示す図であり、(b)は、図6の電子光学装置においてウェーハ面のパターンの二次元画像を得る他の方法を示す図である。 (a)は、本発明に係る位置合わせ方法及び該方法を用いた欠陥検査方法を実施することのできる図1の半導体検査装置におけるマルチビーム型電子光学装置を概略的に示す図であり、(b)は、そこで使用されるマルチ開口の平面図である。 図10に示す電子光学装置で使用されるマルチアノードを概略的に示す図である。 (a)は、図10の電子光学装置を用いて欠陥検査を行う際の電子光学系の視野の範囲、複数の電子ビームの配置及びウェーハ上の特徴的なパターンを示す図であり、(b)は、電子光学系の視野を所定距離だけ移動させることによりウェーハ上の特徴的なパターンを視野内で移動させた状態を示す図である。 半導体デバイス製造方法の検査手順を説明する図である。 半導体デバイス製造方法の検査手順の基本的な流れを説明する図である。 検査対象ダイの設定を示す図である。 ダイ内部の検査領域の設定を説明する図である。 半導体デバイス製造方法の検査手順を説明する図である。 (A)及び(B)は、半導体デバイス製造方法の検査手順を説明する図である。 半導体デバイス製造方法の検査手順における、検査ダイが1個の場合の走査例を示す図である。 半導体デバイス製造方法の検査手順における、参照画像の生成方法を説明する図である。 半導体デバイス製造方法の検査手順における隣接ダイ比較方法を説明する図である。 半導体デバイス製造方法の検査手順における隣接ダイ比較方法を説明する図である。 半導体デバイス製造方法の検査手順における基準ダイ比較方法を説明する図である。 半導体デバイス製造方法の検査手順における基準ダイ比較方法を説明する図である。 半導体デバイス製造方法の検査手順における基準ダイ比較方法を説明する図である。 半導体デバイス製造方法の検査手順におけるフォーカスマッピングを説明する図である。 半導体デバイス製造方法の検査手順におけるフォーカスマッピングを説明する図である。 半導体デバイス製造方法の検査手順におけるフォーカスマッピングを説明する図である。 半導体デバイス製造方法の検査手順におけるフォーカスマッピングを説明する図である。 (A)〜(C)は半導体デバイス製造方法の検査手順におけるフォーカスマッピングを説明する図である。 本発明に係る半導体検査装置を製造ラインに接続した実施の形態を示す図である。 半導体デバイス製造工程を示すフローチャートである。 リソグラフィー工程を示すフローチャートである。
符号の説明
1:半導体検査装置、 10:カセットホルダ、 20:ミニエンバイロメント装置、 30:主ハウジング、 40:ローダーハウジング、 50:ステージ装置、 60:ローダー、
70、70´:電子光学装置、 701、8110:一次光学系、 702、8130:二次光学系、 703、8140:検出系、 8200:マルチビームの視野、 8203:パターンの特徴点、 8204:特徴的なパターン、 R:特徴的なパターン、 W:ウェーハ、 V:写像投影型における電子光学系の視野

Claims (8)

  1. 光学顕微鏡によって基板の位置を補正する位置補正ステップと、楕円や矩形等の2次元形状の電子ビームを前記基板に照射する一次光学系及び前記基板から放出された反射ビームを処理する写像投影型の二次光学系を有する電子光学系を用いて前記位置補正ステップの後に前記基板の位置合わせを行う位置合わせステップとを備える基板位置合わせ方法であって、
    前記位置補正ステップが、前記基板の被観察点が前記光学顕微鏡の視野内に位置するように前記基板を配置して、前記基板の観察位置を決定するステップを含み、
    前記位置合わせステップが、
    前記光学顕微鏡と前記電子光学系との位置関係に基づいて、前記基板の被観察点が前記電子光学系の検査視野位置に来るように、前記電子光学系を移動させるステップと、
    前記被観察点が前記検査視野内に位置するときの、前記電子光学系の検出倍率を測定するステップと、
    測定された前記検出倍率を用いて、前記被観察点の位置ずれの距離を算出するステップと、
    算出された前記距離に基づいて、前記基板の位置を補正するステップと、
    を含む
    ことを特徴とする基板位置合わせ方法。
  2. 光学顕微鏡によって基板の位置を補正した後に、楕円や矩形等の2次元形状の電子ビームを基板に照射する一次光学系と前記基板から放出された反射ビームを処理する写像投影型の二次光学系とを有する電子光学系を用いて前記基板の検査を行う基板表面検査方法であって、
    前記基板の被観察点が前記光学顕微鏡の視野内に位置するように前記基板を配置して、前記基板の観察位置を決定するステップと、
    前記光学顕微鏡と前記電子光学系との位置関係に基づいて、前記基板の被観察点が前記電子光学系の検査視野位置に来るように、前記電子光学系を移動させるステップと、
    前記被観察点が前記検査視野内に位置するときの、前記電子光学系の検出倍率を測定するステップと、
    測定された前記検出倍率を用いて、前記被観察点の位置ずれの距離を算出するステップと、
    算出された前記距離に基づいて、前記基板の位置を補正するステップと、
    前記基板の位置を補正した後、前記一次光学系から前記基板の表面に向けて前記電子ビームを照射するステップと、
    前記基板の表面の情報を得た反射ビームを前記二次光学系により検出するステップと、
    検出された前記反射ビームから前記基板の表面の画像を取得するステップと、
    取得された前記画像を用いて前記基板の検査を行うステップと、
    を含むことを特徴とする基板表面検査方法。
  3. 光学顕微鏡によって基板の位置を補正した後に、電子ビームを基板に照射する一次光学系と前記基板から放出された反射ビームを処理する写像投影型の二次光学系とを有する電子光学系を用いて前記基板の位置決めを行う基板位置決め方法であって、
    (a)前記基板の被観察点が前記光学顕微鏡の視野内に位置するように前記基板を配置して、前記基板の観察位置を決定するステップと、
    (b)前記光学顕微鏡と前記電子光学系との位置関係に基づいて、前記基板の1コーナーのダイシングライン若しくは前記基板上の特徴的なパターンが前記電子光学系の視野内に入るように前記電子光学系を移動させるステップと、
    (c)前記一次光学系から前記基板上の特徴的なパターンに電子ビームを照射し、前記基板からの反射電子或いは二次電子を前記二次光学系で検出して二次元画像を得るステップと、
    (d)前記ステップcで二次元画像を得たときの前記基板の座標(Xc、Yc)を記憶するステップと、
    (e)前記電子光学系の視野内で前記基板を一定の距離だけ移動して、前記特徴的なパターンを移動させるステップと、
    (f)前記ステップcと同じ操作を行い、前記移動した位置での前記特徴的なパターンの二次元画像を得るステップと、
    (g)前記ステップfで二次元画像を得たときの前記基板の座標(Xf、Yf)を記憶するステップと、
    (h)前記ステップcで得た二次元画像の一部と前記ステップfで得た二次元画像とをパターンマッチングして、2つの画像のX方向又はY方向の位置のずれ(ΔXピクセル、ΔYピクセル)を算出するステップと、
    (i)前記ステップdで記憶した座標(Xc、Yc)と前記ステップgで記憶した座標(Xf、Yf)との差、(XfーXc)又は(YfーYc)を算出するステップと、
    (j)ピクセル当たりの寸法、(XfーXc)/ΔX又は(YfーYc)/ΔY又は前記二次光学系の拡大倍率を算出するステップと、
    (k)ステップjで算出したピクセル当たりの寸法又は前記拡大倍率を記憶するステップと、
    (l)前記のピクセル当たりの寸法又は前記拡大倍率を用いて、前記基板の移動距離を算出し、前記基板のアライメントを行うステップと、
    を備えることを特徴とする基板位置決め方法。
  4. 請求項3に記載の基板位置決め方法であって、前記ステップcにおける前記電子ビームの断面形状は一軸方向に長軸を有する矩形であり、視野内で前記電子ビームの他軸方向に該電子ビームを走査し、該走査に同期して前記二次光学系の光学パラメータを変化させることを特徴とする基板位置決め方法。
  5. 光学顕微鏡によって基板の位置を補正した後に、電子ビームを基板に照射する一次光学系と前記基板から放出された反射ビームを処理する写像投影型の二次光学系とを有する電子光学系を用いて前記基板の表面の検査を行う基板表面検査方法であって、
    (a)前記基板の被観察点が前記光学顕微鏡の視野内に位置するように前記基板を配置して、前記基板の観察位置を決定するステップと、
    (b)前記光学顕微鏡と前記電子光学系との位置関係に基づいて、前記基板の1コーナーのダイシングライン若しくは前記基板上の特徴的なパターンが前記電子光学系の視野内に入るように前記電子光学系を移動させるステップと、
    (c)前記一次光学系から前記基板上の特徴的なパターンに電子ビームを照射し、前記基板からの反射電子或いは二次電子を前記二次光学系で検出して二次元画像を得るステップと、
    (d)前記ステップcで二次元画像を得たときの前記基板の座標(Xc、Yc)を記憶するステップと、
    (e)前記電子光学系の視野内で前記基板を一定の距離だけ移動して、前記特徴的なパターンを移動させるステップと、
    (f)前記ステップcと同じ操作を行い、前記移動した位置での前記特徴的なパターンの二次元画像を得るステップと、
    (g)前記ステップfで二次元画像を得たときの前記基板の座標(Xf、Yf)を記憶するステップと、
    (h)前記ステップcで得た二次元画像の一部と前記ステップfで得た二次元画像とをパターンマッチングして、2つの画像のX方向又はY方向の位置のずれ(ΔXピクセル、ΔYピクセル)を算出するステップと、
    (i)前記ステップdで記憶した座標(Xc、Yc)と前記ステップgで記憶した座標(Xf、Yf)との差、(XfーXc)又は(YfーYc)を算出するステップと、
    (j)ピクセル当たりの寸法、(XfーXc)/ΔX又は(YfーYc)/ΔY又は前記二次光学系の拡大倍率を算出するステップと、
    (k)ステップjで算出したピクセル当たりの寸法又は前記拡大倍率を記憶するステップと、
    (l)前記のピクセル当たりの寸法又は前記拡大倍率を用いて、前記基板の移動距離を算出し、前記基板のアライメントを行うステップと、
    (m)前記一次光学系から電子ビームを前記基板の表面に向けて照射するステップと、
    (n)前記基板の表面の情報を得た反射ビームを前記二次光学系により検出するステップと、
    (o)前記ステップnで検出された前記反射ビームから前記基板の画像を取得するステップと、
    (p)前記ステップoで取得した前記画像を用いて、前記基板の検査を行うステップと、
    を備えることを特徴とする基板表面検査方法。
  6. 請求項1〜5のうちの何れか一つに記載の方法を利用して、プロセス途中の又はプロセス終了後の基板の評価を行うことを特徴とする半導体デバイス製造方法。
  7. 楕円や矩形等の2次元形状の電子ビームを基板に照射する一次光学系と前記基板から放出された反射ビームを処理する写像投影型の二次光学系とを有する電子光学系において前記基板の位置合わせを行うための基板位置合わせ装置であって、
    光学顕微鏡と、
    前記基板の被観察点が前記光学顕微鏡の視野内に位置するように前記基板を配置して、前記基板の観察位置を決定する装置と、
    前記光学顕微鏡と前記電子光学系との位置関係に基づいて、前記基板の被観察点が前記電子光学系の検査視野位置に来るように、前記基板を移動させる装置と、
    前記被観察点が前記検査視野内に位置するときの、前記電子光学系の検出倍率を測定する装置と、
    測定された前記検出倍率を用いて、前記被観察点の位置ずれの距離を算出する装置と、
    算出された前記距離に基づいて、前記基板の位置を補正する装置と、
    を備えることを特徴とする基板位置合わせ装置。
  8. 楕円や矩形等の2次元形状の電子ビームを基板に照射する一次光学系と前記基板から放出された反射ビームを処理する写像投影型の二次光学系とを有する電子光学系を用いて前記基板の表面の検査を行うための基板表面検査装置であって、
    光学顕微鏡と、
    前記基板の被観察点が前記光学顕微鏡の視野内に位置するように前記基板を配置して、前記基板の観察位置を決定する装置と、
    前記光学顕微鏡と前記電子光学系との位置関係に基づいて、前記基板の被観察点が前記電子光学系の検査視野位置に来るように、前記基板を移動させる装置と、
    前記被観察点が前記検査視野内に位置するときの、前記電子光学系の検出倍率を測定する装置と、
    測定された前記検出倍率を用いて、前記被観察点の位置ずれの距離を算出する装置と、
    算出された前記距離に基づいて、前記基板の位置を補正する装置と、
    前記基板の位置が補正された後に前記一次光学系からの電子ビームによって照射された前記基板から放出された、前記基板の表面の情報を得た反射ビームを検出する装置と、
    検出された前記反射ビームから前記基板の表面の画像を取得する装置と、
    を備えてなり、取得された前記画像を用いて前記基板の表面の検査を行うことを特徴とする基板表面検査装置。
JP2004046868A 2003-05-30 2004-02-23 基板位置合わせ方法、基板表面検査方法、基板位置決め方法、半導体デバイス製造方法、基板位置合わせ装置及び基板表面検査装置 Expired - Lifetime JP4642362B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004046868A JP4642362B2 (ja) 2003-06-06 2004-02-23 基板位置合わせ方法、基板表面検査方法、基板位置決め方法、半導体デバイス製造方法、基板位置合わせ装置及び基板表面検査装置
TW093115249A TWI345054B (en) 2003-05-30 2004-05-28 Specimen inspection device and method, and method for making a semiconductor device using such specimen inspection device and method
PCT/JP2004/007351 WO2004109793A1 (ja) 2003-05-30 2004-05-28 試料検査装置及び方法並びに該試料検査装置及び方法を用いたデバイス製造方法
US10/855,808 US7248353B2 (en) 2003-05-30 2004-05-28 Method and apparatus for inspecting samples, and method for manufacturing devices using method and apparatus for inspecting samples
EP04745387.3A EP1630862B1 (en) 2003-05-30 2004-05-28 Sample inspection device and method, and device manufacturing method using the sample inspection device and method
US11/806,722 US7408643B2 (en) 2003-05-30 2007-06-04 Method and apparatus for inspecting samples, and method for manufacturing devices using method and apparatus for inspecting samples

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003161589 2003-06-06
JP2004046868A JP4642362B2 (ja) 2003-06-06 2004-02-23 基板位置合わせ方法、基板表面検査方法、基板位置決め方法、半導体デバイス製造方法、基板位置合わせ装置及び基板表面検査装置

Publications (2)

Publication Number Publication Date
JP2005017270A JP2005017270A (ja) 2005-01-20
JP4642362B2 true JP4642362B2 (ja) 2011-03-02

Family

ID=34196808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004046868A Expired - Lifetime JP4642362B2 (ja) 2003-05-30 2004-02-23 基板位置合わせ方法、基板表面検査方法、基板位置決め方法、半導体デバイス製造方法、基板位置合わせ装置及び基板表面検査装置

Country Status (1)

Country Link
JP (1) JP4642362B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9390886B2 (en) 2005-02-17 2016-07-12 Ebara Corporation Electro-optical inspection apparatus using electron beam
JP2006226833A (ja) * 2005-02-17 2006-08-31 Ebara Corp 欠陥検査装置及び欠陥検査装置を用いたデバイス製造方法
EP2132763B1 (en) * 2007-02-22 2014-05-07 Applied Materials Israel Ltd. High throughput sem tool
EP2122655A2 (en) * 2007-02-22 2009-11-25 Applied Materials Israel Ltd. High throughput sem tool
US7925072B2 (en) * 2007-03-08 2011-04-12 Kla-Tencor Technologies Corp. Methods for identifying array areas in dies formed on a wafer and methods for setting up such methods
US20110304527A1 (en) * 2007-09-14 2011-12-15 Sean Wu Computer-implemented methods, carrier media, and systems for displaying an image of at least a portion of a wafer
TWI381200B (zh) * 2008-11-11 2013-01-01 Au Optronics Suzhou Corp 對位檢測方法和對位檢測裝置
JP2012150065A (ja) * 2011-01-21 2012-08-09 Hitachi High-Technologies Corp 回路パターン検査装置およびその検査方法
JP2013224961A (ja) * 2013-07-12 2013-10-31 Hitachi High-Technologies Corp 半導体ウェハ検査装置
US9110039B2 (en) * 2013-07-25 2015-08-18 Kla-Tencor Corporation Auto-focus system and methods for die-to-die inspection
KR101802431B1 (ko) * 2017-07-03 2017-11-29 케이맥(주) 유기발광소자의 불량 검출 방법 및 장치
JP7377655B2 (ja) * 2019-09-19 2023-11-10 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
US11244474B1 (en) 2020-10-01 2022-02-08 Kla Corporation Sample positioning system and method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0375507A (ja) * 1989-08-17 1991-03-29 Hitachi Ltd パターン検査方法およびその装置
JPH11185688A (ja) * 1997-12-24 1999-07-09 Fujitsu Ltd 観察装置及びその倍率調整方法

Also Published As

Publication number Publication date
JP2005017270A (ja) 2005-01-20

Similar Documents

Publication Publication Date Title
US7408643B2 (en) Method and apparatus for inspecting samples, and method for manufacturing devices using method and apparatus for inspecting samples
US8639463B2 (en) Electron beam apparatus for inspecting a pattern on a sample using multiple electron beams
US7352195B2 (en) Electron beam apparatus with detailed observation function and sample inspecting and observing method using electron beam apparatus
US7157703B2 (en) Electron beam system
US20050194535A1 (en) Sample surface inspection method and inspection system
US8796621B2 (en) Detector and inspecting apparatus
US8035082B2 (en) Projection electron beam apparatus and defect inspection system using the apparatus
US20050205781A1 (en) Defect inspection apparatus
US20100213370A1 (en) Electron Beam Apparatus
JP4642362B2 (ja) 基板位置合わせ方法、基板表面検査方法、基板位置決め方法、半導体デバイス製造方法、基板位置合わせ装置及び基板表面検査装置
JP2005091342A (ja) 試料欠陥検査装置及び方法並びに該欠陥検査装置及び方法を用いたデバイス製造方法
JP4279689B2 (ja) 電子ビーム装置
JP2003173756A (ja) 電子線装置及び該装置を用いたデバイス製造方法
JP2005195504A (ja) 試料の欠陥検査装置
JP2005291833A (ja) 試料の欠陥検査装置
JP4384022B2 (ja) 詳細観察の機能を備えた電子線装置、及びその電子線装置による試料の検査並びに試料観察方法
JP5302934B2 (ja) 試料表面検査方法および検査装置
JP2004095281A (ja) 電子線装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101108

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101201

R150 Certificate of patent or registration of utility model

Ref document number: 4642362

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250