JP4641752B2 - 画像出力装置 - Google Patents

Description

この発明は、画像出力装置に関し、特にたとえばディジタルカメラ，ビューワ，テレビジョン受像機などに適用され、複数の画像を出力する、画像出力装置に関する。

従来のこの種の装置の一例が、特許文献１に開示されている。この従来技術は、画面に表示される複数の画像を合成するときに、互いに重なり合う領域のうち任意の領域のみを半透過状態にしようとするものである。ここで、半透過合成処理は、カラールックアップテーブルに登録された半透過ＯＮ／ＯＦＦ情報に従って実行される。これによって、画像表示の多様化が実現される。
特開２０００−６６６５９号公報［G09G 5/337, G01C 21/00, G08G 1/0969, G09G 5/14］

しかし、従来技術では、半透過ＯＮ／ＯＦＦ情報が動的に変化することはなく、画像表示の多様化に限界があった。

それゆえに、この発明の主たる目的は、出力される画像に、より多様な変化を与えることができる、画像出力装置を提供することである。

請求項１の発明に従う画像出力装置は、複数の元画像の１つを形成する複数画素の画素データを第１順序で繰り返し出力する第１画素データ出力手段、複数の元画像の他の１つを形成する複数画素の画素データを第１順序で繰り返し出力する第２画素データ出力手段、複数の重み付け係数を第１順序に対応する第２順序で繰り返し出力する係数出力手段、第１画素データ出力手段から出力された画素データと第２画素データ出力手段から出力された画素データとに係数出力手段から出力された重み付け係数に従う重み付け加算を施す重み付け加算手段、重み付け加算手段によって作成された複数画素の画素データに基づく画像を出力する画像出力手段、および係数出力手段から出力される複数の重み付け係数の数値を周期的に変更する変更手段を備える。

第１画素データ出力手段は、複数の元画像の１つを形成する複数画素の画素データを第１順序で繰り返し出力し、第２画素データ出力手段は、複数の元画像の他の１つを形成する複数画素の画素データを第１順序で繰り返し出力する。係数出力手段は、複数の重み付け係数を第１順序に対応する第２順序で繰り返し出力する。

第１画素データ出力手段から出力された画素データと第２画素データ出力手段から出力された画素データとは、重み付け加算手段によって重み付け加算を施される。この重み付け加算は、係数出力手段から出力された重み付け係数に従う。かかる重み付け加算によって作成された複数画素の画素データに基づく画像は、画像出力手段から出力される。ここで、係数出力手段から出力される複数の重み付け係数の数値は、変更手段によって周期的に変更される。

重み付け加算に用いられる複数の重み付け係数の数値を周期的に変更することで、出力画像に多様な変化を与えることができる。

請求項２の発明に従う画像出力装置は、請求項１に従属し、第２画素データ出力手段および重み付け係数出力手段の各々は画像更新命令に応答して出力動作を開始し、変更手段は画像更新命令に応答して変更動作を開始する。これによって、画像更新命令が発行される前は、第１画素データ出力手段から出力された画素データが、重み付け加算手段からそのまま出力される。画像更新命令が発行されると、重み付け加算が実行される。

請求項３の発明に従う画像出力装置は、請求項２に従属し、変更動作は第２画素データ出力手段から出力された画素データが重視される方向へ数値を変更する動作である。第１画素データ出力手段によって注目される元画像の出力画像への影響度は変更動作によって徐々に減少する。逆に、第２画素データ出力手段によって注目される元画像の出力画像への影響度は変更動作によって徐々に増大する。

請求項４の発明に従う画像出力装置は、請求項１ないし３のいずれかに従属し、係数出力手段から１周期に出力される重み付け係数の数を上回る数の重み付け係数を格納するメモリをさらに備え、係数出力手段はメモリから複数の重み付け係数を読み出す読み出し手段を含み、変更手段は読み出し手段の読み出し位置を周期的に変更する。これによって、重み付け係数の数値を周期的に変更することができる。

請求項５の発明に従う画像出力装置は、請求項１ないし４のいずれかに従属し、第２画素データ出力手段および係数出力手段の各々は変更手段による変更回数が閾値を上回ったとき出力動作を中止し、第１画素データ出力手段は、変更手段による変更回数が閾値を上回ったとき、第２画素データ出力手段が注目していた元画像に注目する。これによって、重み付け加算が中止された後も、更新された画像が出力され続ける。

請求項６の発明に従う画像出力装置は、請求項５に従属し、第２画素データ出力手段が注目する元画像を第２画素データ出力手段の出力動作が中止された後に別の元画像に更新する更新手段をさらに備える。これによって、複数回にわたる画像更新動作が可能となる。

請求項７の発明に従う画像出力装置は、請求項１ないし６のいずれかに従属し、複数の元画像の各々は所定数の画素を有し、係数出力手段は所定数の重み付け係数を出力する。

請求項８の発明に従う画像出力装置は、請求項１ないし７のいずれかに従属し、重み付け加算手段は、第１画素データ出力手段から出力された画素データに第１数値を乗算する第１乗算手段、第２画素データ出力手段から出力された画素データに第２数値を乗算する第２乗算手段、および第１乗算手段の出力と第２乗算手段の出力とを互いに加算する加算手段を含む。

請求項９の発明に従う画像出力装置は、請求項１ないし８のいずれかに従属し、第１画素データ出力手段および第２画素データ出力手段の各々は複数画素の画素データを第１周期で出力し、変更手段は複数の重み付け係数の少なくとも１つの数値を第１周期の整数倍である第２周期で変更する。これによって、重み付け加算動作に起因して出力画像にノイズが現れる事態を回避することができる。

この発明によれば、重み付け加算に用いられる複数の重み付け係数の数値を周期的に変更するようにしたため、複数の元画像に基づく出力画像に多様な変化を与えることができる。

この発明の上述の目的，その他の目的，特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。

図１を参照して、この実施例のディジタルカメラ１０は、撮像装置１２を含む。キー入力装置によってカメラモードが選択されかつ撮影操作が行われると、撮像装置１２およびカメラ処理回路１４がＣＰＵ１６によって起動される。撮像装置１２は、被写界の光学像に対応する１フレームの生画像信号（電荷）を出力し、カメラ処理回路１４は、撮像装置１２から出力された生画像信号に基づいてディジタル信号である画像データを作成する。作成された画像データは、Ｉ／Ｆ回路２０を通してファイル形式でメモリカード２２に記録される。

つまり、カメラモードでは、撮影操作が行われる毎に１フレームの画像データが作成され、作成された画像データを格納する画像ファイルがメモリカード２２に記録される。なお、メモリカード２２は着脱自在であり、スロット（図示せず）に装着されたときにＩ／Ｆ回路２０によってアクセス可能となる。

キー入力装置１８によって再生モードが選択されると、ＣＰＵ１６は、Ｉ／Ｆ回路２０を通してメモリカード２２にアクセスし、メモリカード２２に予め準備された透過係数ファイルから図２（Ａ）に示す透過係数データを読み出す。ＣＰＵ１６はさらに、メモリカード２２に記録された１つの画像ファイルから図２（Ｂ）に示す画像データを読み出し、メモリカード２２に記録された他の１つの画像ファイルから図２（Ｃ）に示す画像データを読み出す。

図２（Ａ）を参照して、透過係数データは、水平方向に３０個の透過係数を有し、垂直方向に７個の透過係数を有する。左側の１／３のエリアＲ１に属する７０個の透過係数はいずれも“０”を示し、右側の１／３のエリアＲ３に属する７０個の透過係数はいずれも“８”を示す。これに対して、中央の１／３のエリアＲ２に割り当てられた７０個の透過係数は、“０”〜“８”のいずれかを示す。つまり、エリアＲ２に属する透過係数の数値は、左側から右側に向かうに従って増加する。また、図２（Ｂ）および図２（Ｃ）を参照して、各フレームの画像データは、水平方向に１０画素を有し、垂直方向に７画素を有する。

メモリカード２２から読み出された透過係数データおよび２フレームの画像データは、ＳＤＲＡＭ制御回路２４を通してＳＤＲＡＭ２６に与えられる。ＳＤＲＡＭ２６は、図３に示すように、バンク０〜２を有する。図２（Ａ）に示す透過係数データはバンク０に格納され、図２（Ｂ）に示す画像データはバンク１に格納され、そして図２（Ｃ）に示す画像データはバンク２に格納される。

ＣＰＵ１６は、まずバンク１をバッファ制御回路３０に割り当て、バンク２をバッファ制御回路３２に割り当て、そしてバッファ制御回路３０を起動する。

バッファ制御回路３０は、画素データの読み出しを要求するリクエストを間欠的にＳＤＲＡＭ制御回路２４に与える。リクエストには、割り当てられたバンクの識別番号（＝１）が含まれる。ＳＤＲＡＭ制御回路２４は、リクエストが与えられる毎に、１０画素の画素データを指定バンク（＝バンク１）から読み出す。読み出し動作はラスタ走査に従う順序で行われ、読み出された画素データは、画像バッファ３６に一時的に格納される。画像バッファ３６に格納された画素データは、その後、画像合成回路４０に向けて出力される。

つまり、バンク１に格納された１フレームの画像データは、ラスタ走査に従う順序で画像合成回路４０に与えられる。１フレームのラスタ走査に要する時間は１／３０秒であり、画像データは１／３０秒に１フレームの割合で画像合成回路４０に与えられる。

ただし、この時点では、画像バッファ３８から画素データが出力されることはなく、係数バッファ３４から透過係数が出力されることもない。このため、画像バッファ３６から出力された画像データは、合成処理を施されることなく、そのまま画像合成回路４０から出力される。

ビデオエンコーダ４２は、画像合成回路４０から出力された画像データに基づいて、ＮＴＳＣ方式に従うコンポジット画像信号を生成する。生成されたコンポジット画像信号は、ＬＣＤモニタ４４に与えられる。この結果、バンク１に格納された画像データに対応する静止画像が、図６（Ａ）に示す要領でモニタ画面に表示される。

キー入力装置１８によって更新操作が行われると、ＣＰＵ１６は、透過係数の読み出し開始アドレスを初期化し、バッファ制御回路２８および３２を起動する。ＣＰＵ１６はさらに、垂直同期信号Ｖｓｙｎｃが１０回発生する毎に、読み出し開始アドレスを１係数に相当する距離だけ水平方向に移動させる。

バッファ制御回路２８は、読み出し開始アドレスを基準として読み出しエリアＷを設定する。初期化された読み出し開始アドレスは、バンク０の先頭アドレスを指向する。また、読み出しエリアは、水平方向に１０個の透過係数を含み、垂直方向に７個の透過係数を含むサイズを有する。したがって、読み出しエリアＷは、最初は図２に示すエリアＲ１と完全に一致し、その後、垂直同期信号Ｖｓｙｎｃが１０回発生する毎に、図４に示す要領で水平方向に移動する。

なお、垂直同期信号Ｖｓｙｎｃは、１／３０秒に１回の割合でビデオエンコーダ４２から出力される。

バッファ制御回路２８は、読み出しエリアＷに属する透過係数の読み出しを要求するリクエストをＳＤＲＡＭ制御回路２４に繰り返し与える。リクエストには、バンク０を示す識別番号“０”が含まれる。ＳＤＲＡＭ制御回路２４は、リクエストが与えられる毎に、１０個の透過係数をバンク０から読み出す。

読み出し動作はラスタ走査に従う順序で行われ、読み出された透過係数は、係数バッファ３４に一時的に格納される。係数バッファ３４に格納された透過係数は、その後、画像合成回路４０に出力される。つまり、読み出しエリアＷに属する複数の透過係数は、ラスタ走査に従う順序で画像合成回路４０に与えられる。このラスタ走査も、１／３０秒かけて実行される。

バッファ制御回路３２は、バッファ制御回路３０と同様、１０画素に相当する画素データの読み出しを要求するリクエストをＳＤＲＡＭ制御回路２４に繰り返し与える。リクエストには、割り当てられたバンクの識別番号（＝２）が含まれる。ＳＤＲＡＭ制御回路２４は、指定バンク（＝バンク２）からラスタ走査に従う順序で１０画素ずつ画素データを読み出す。読み出された画素データは、画像バッファ３８に一時的に格納され、その後、画像合成回路４０に出力される。つまり、バンク２に格納された画像データもまた、ラスタ走査に従う順序で画像合成回路４０に与えられる。１フレームのラスタ走査に要する時間は、上述と同様、１／３０秒である。

画像合成回路４０は、画像バッファ３６から出力された画素データと画像バッファ３８から出力された画素データとに、係数バッファ３４から出力された透過係数に従う重み付け加算を施す。これによって、バンク１および２からそれぞれ読み出された２画素の画素データが合成される。

ビデオエンコーダ４２は、重み付け加算を施された複数画素の画素データをコンポジット画像信号に変換し、変換されたコンポジット画像信号をＬＣＤモニタ４４に与える。この結果、透過係数に従う合成画像が、モニタ画面に表示される。

ＬＣＤモニタ４４から出力される画像は、読み出しエリアＷに移動に伴って、図６（Ｂ）→図６（Ｃ）→図６（Ｄ）→図６（Ｅ）の順で変化する。つまり、バンク１に格納された画像データに基づく画像が、バンク２に格納された画像データに基づく画像に徐々に更新されていく。なお、透過係数が“１”〜“７”を示すときは、図６（Ｆ）に示す演算式に従って画像合成が行われる。

読み出しエリアＷの水平移動が２０回行われると、読み出しエリアＷは図２に示すエリアＲ３と完全に一致する。すると、ＣＰＵ１６は、バッファ制御回路３０に割り当てられるバンクをバンク１からバンク２に切り換え、バンク３２に割り当てられるバンクをバンク２からバンク１に切り換え、そしてバッファ制御回路２８および３２を不能化する。

これによって、透過係数の読み出し動作およびバンク１に格納された画像データの読み出し動作が中止され、バンク２に格納された画像データがバッファ制御回路３０によって読み出される。読み出された画像データは、画像バッファ３６および画像合成回路４０を経てビデオエンコーダ４２に与えられ、コンポジット画像信号に変換される。この結果、図６（Ｅ）に示す画像の表示動作が継続される。

ＣＰＵ１６はさらに、メモリカード２２に記録されたその他の１つの画像ファイルから画像データを読み出し、読み出された画像データをＳＤＲＡＭ制御回路２４を通してバンク１に書き込む。これによって、次回の更新操作のための準備が完了する。更新操作を受け付けると、上述と同様の画像更新動作が再開される。

画像合成回路４０は、図５に示すように構成される。画像バッファ３６から出力された画素データは乗算器４０ｂに与えられ、画像バッファ３８から出力された画素データは乗算器４０ｃに与えられる。一方、係数バッファ３４から出力された透過係数Ｋは、係数変換回路４０ａに与えられる。係数変換回路４０ａは、与えられた透過係数Ｋを乗算係数“１−Ｋ／８”および“Ｋ／８”に変換し、変換された乗算係数“１−Ｋ／８”および“Ｋ／８”を乗算器４０ｂおよび４０ｃにそれぞれ与える。

乗算器４０ｂは、画像バッファ３６からの画素データを乗算係数“１−Ｋ／８”によって乗算し、乗算器４０ｃは、画像バッファ３８からの画素データを乗算係数“Ｋ／８”によって乗算する。乗算器４０ｂおよび４０ｃから出力された画素データは、加算器４０ｄによって合成される。加算器４０ｄによって合成された画素データは、ビデオエンコーダ４２に向けて出力される。

ＣＰＵ１６は、キー入力装置１８によって再生モードが選択されたとき、μＩＴＲＯＮのようなマルチタスクＯＳの制御の下で、図７および図８に示すメインタスクと図９および図１０に示すＢＧタスク（BG：Back Ground）とを並列的に処理する。なお、これらのフロー図に対応する制御プログラムは、フラッシュメモリ４６に記憶される。

まず図７を参照して、ステップＳ１では、バンク１をバッファ制御回路３０に割り当て、バンク２をバッファ制御回路３２に割り当てる。ステップＳ３ではバッファ制御回路３０をオンする。この結果、バンク１に格納された画像データに基づく静止画像がＬＣＤモニタ４４に表示される。

ステップＳ５では、更新命令が発行されたか否か判別する。ここでＹＥＳであれば、ステップＳ７で透過係数の読み出し開始アドレスを初期化し、ステップＳ９で変数ＲＴを“０”に設定する。ステップＳ７の処理によって、読み出し開始アドレスはバンク０の先頭アドレスに設定され、読み出しエリアＷは図２に示すエリアＲ１と完全に一致することとなる。

ステップＳ１１では垂直同期信号Ｖｓｙｎｃが発生したか否かを判別し、ＹＥＳであればステップＳ１３でバッファ制御回路２８および３２をオンする。この結果、バンク０からの透過係数の読み出し動作とバッファ制御回路３２が注目するバンクからの画像データの読み出し動作とが開始される。

ステップＳ１５では垂直同期信号Ｖｓｙｎｃが１０回発生したか否かを判別し、ＹＥＳであればステップＳ１７で透過係数の読み出し開始アドレスを更新する。読み出し開始アドレスは、１係数に相当する距離だけ水平方向に移動する。ステップＳ１９では変数ＲＴをインクリメントし、続くステップＳ２１では変数ＲＴが閾値ＴＨ（＝２０）に達したか否かを判別する。変数ＲＴが閾値ＴＨ未満であれば、ステップＳ１５〜Ｓ１９の処理を繰り返す。したがって、読み出し開始アドレスは、１係数に相当する距離ずつ水平方向に２０回移動する。変数ＲＴが閾値ＴＨに達した時点で、読み出しエリアＷは図２に示す領域Ｒ３と完全に一致する。

ステップＳ２１でＹＥＳと判断すると、バンク１および２のいずれが現時点の表示画像の画像データを格納するバンクであるかをステップＳ２３で判別する。バンク２が格納バンクであればステップＳ２５に進み、バンク２をバッファ制御回路３０に割り当てるとともにバンク１をバッファ制御回路３２に割り当てる。これに対して、バンク１が格納バンクであればステップＳ２７に進み、バンク１をバッファ制御回路３０に割り当てるとともにバンク２をバッファ制御回路３２に割り当てる。

ステップＳ２５またはＳ２７の処理が完了すると、ステップＳ２９でバッファ制御回路２８および３２をオフし、その後ステップＳ５に戻る。

図９を参照して、ステップＳ３１ではバンク０を指定し、ステップＳ３３ではメモリカード２２に記録された透過係数ファイルから透過係数データを読み出す。読み出された透過係数データは、バンク０に格納される。ステップＳ３５では変数Ｎを“１”に設定し、ステップＳ３７ではバンク１を指定し、ステップＳ３９ではメモリカード２２に記録された画像ファイルＮから画像データを読み出す。読み出された画像データは、指定されたバンク（＝バンク１）に書き込まれる。

ステップＳ４１では変数Ｎをインクリメントし、ステップＳ４３では現時点の指定バンクがバンク１および２のいずれであるかを判別する。現時点の指定バンクがバンク１であればステップＳ４５でバンク２を指定し、現時点の指定バンクがバンク２であればステップＳ４７でバンク１を指定する。

バンク指定が完了するとステップＳ４９に進み、上述のステップＳ３９と同様の処理を実行する。この結果、画像ファイルＮに格納された画像データが、現時点の指定バンクに書き込まれる。ステップＳ５１ではキー入力装置１８によって更新操作が行われたか否かを判別し、ＹＥＳであればステップＳ５３で更新命令を発行する。ステップＳ５５では更新動作が完了したか否か判別し、ＹＥＳと判断された時点でステップＳ４１に戻る。

以上の説明から分かるように、画像バッファ３６は、バンク１および２の一方に格納された画像データを形成する複数画素の画素データをラスタ走査に従う順序で繰り返し出力する。画像バッファ３８は、バンク１および２の他方に格納された画像データを形成する複数画素の画素データをラスタ走査に従う順序で繰り返し出力する。係数バッファ３４は、バンク０の読み出しエリアＷに属する複数の透過係数をラスタ走査に従う順序で繰り返し出力する。

画像バッファ３６から出力された画素データと画像バッファ３８から出力された画素データとは、画像合成回路４０によって重み付け加算を施される。この重み付け加算は、係数バッファ３４から出力された透過係数に従う。ビデオエンコーダ４２は、かかる重み付け加算によって作成された複数画素の画素データに基づくコンポジット画像信号を作成し、作成されたコンポジット画像信号に基づく画像は、ＬＣＤモニタ４４に表示される。ここで、係数バッファ３４から出力される複数の透過係数の数値は、ＣＰＵ１６の処理によって周期的に変更される(S17)。この結果、ＬＣＤモニタ４４に表示される画像に多様な変化が与えられる。

なお、この実施例では、ＬＣＤに静止画像を表示し、この静止画像を更新操作に応答して別の静止画像に更新する動作を説明しているが、静止画像に代えて動画像を適用するようにしてもよい。この場合、ある画像ファイルから再生された動画像データに基づく動画像が、別の画像ファイルから再生された動画像データに基づく動画像によって更新される。

また、この実施例では、ＬＣＤモニタに表示された静止画像は、画面の右側から徐々に別の静止画像に更新されるが、画像は、画面の中心から放射状に更新するようにしてもよい。その他、あらゆる更新態様が考えられる。

さらに、この実施例では、オペレータによって更新操作が行われる毎に画像更新処理を行っているが、画像更新処理は、更新操作に関係なく、所定時間が経過する毎に行ってもよい。

この発明に一実施例の構成を示すブロック図である。 （Ａ）はＳＤＲＡＭに格納された透過係数データの一例を示す図解図であり、（Ｂ）はＳＤＡＲＭに格納された画像データの一例を示す図解図であり、（Ｃ）はＳＤＲＡＭに格納された他の画像データの一例を示す図解図である。 図１実施例に適用されるＳＤＲＡＭのマッピング状態の一例を示す図解図である。 図１実施例の動作の一部を示す図解図である。 図１実施例に適用される画像合成回路の構成の一例を示すブロック図である。 （Ａ）は図１実施例に適用されるＬＣＤモニタの表示態様の一例を示す図解図であり、（Ｂ）は図１実施例に適用されるＬＣＤモニタの表示態様の他の一例を示す図解図であり、（Ｃ）は図１実施例に適用されるＬＣＤモニタの表示態様のその他の一例を示す図解図であり、（Ｄ）は図１実施例に適用されるＬＣＤモニタの表示態様のさらにその他の一例を示す図解図であり、（Ｅ）は図１実施例に適用されるＬＣＤモニタの表示態様の他の一例を示す図解図であり、（Ｆ）は図１実施例の動作の一部を示す図解図である。 図１実施例に適用されるＣＰＵの動作の一部を示すフロー図である。 図１実施例に適用されるＣＰＵの動作の他の一部を示すフロー図である。 図１実施例に適用されるＣＰＵの動作のその他の一部を示すフロー図である。 図１実施例に適用されるＣＰＵの動作のさらにその他の一部を示すフロー図である。

符号の説明

１０ …ディジタルカメラ
１６ …ＣＰＵ
２４ …ＳＤＲＡＭ制御回路
２６ …ＳＤＲＡＭ
２８，３０，３２ …バッファ制御回路
３４ …係数バッファ
３６，３８ …画像バッファ
４０ …画像合成回路
４２ …ビデオエンコーダ
４４ …ＬＣＤモニタ

Claims (9)

1. 複数の元画像の１つを形成する複数画素の画素データを第１順序で繰り返し出力する第１画素データ出力手段、
   前記複数の元画像の他の１つを形成する複数画素の画素データを前記第１順序で繰り返し出力する第２画素データ出力手段、
   複数の重み付け係数を前記第１順序に対応する第２順序で繰り返し出力する係数出力手段、
   前記第１画素データ出力手段から出力された画素データと前記第２画素データ出力手段から出力された画素データとに前記係数出力手段から出力された重み付け係数に従う重み付け加算を施す重み付け加算手段、
   前記重み付け加算手段によって作成された複数画素の画素データに基づく画像を出力する画像出力手段、および
   前記係数出力手段から出力される複数の重み付け係数の数値を周期的に変更する変更手段を備える、画像出力装置。
2. 前記第２画素データ出力手段および前記重み付け係数出力手段の各々は画像更新命令に応答して出力動作を開始し、
   前記変更手段は前記画像更新命令に応答して変更動作を開始する、請求項１記載の画像出力装置。
3. 前記変更動作は前記第２画素データ出力手段から出力された画素データが重視される方向へ数値を変更する動作である、請求項２記載の画像出力装置。
4. 前記係数出力手段から１周期に出力される重み付け係数の数を上回る数の重み付け係数を格納するメモリをさらに備え、
   前記係数出力手段は前記メモリから前記複数の重み付け係数を読み出す読み出し手段を含み、
   前記変更手段は前記読み出し手段の読み出し位置を周期的に変更する、請求項１ないし３のいずれかに記載の画像出力装置。
5. 前記第２画素データ出力手段および前記係数出力手段の各々は前記変更手段による変更回数が閾値を上回ったとき出力動作を中止し、
   前記第１画素データ出力手段は、前記変更手段による変更回数が前記閾値を上回ったとき、前記第２画素データ出力手段が注目していた元画像に注目する、請求項１ないし４のいずれかに記載の画像出力装置。
6. 前記第２画素データ出力手段が注目する元画像を前記第２画素データ出力手段の出力動作が中止された後に別の元画像に更新する更新手段をさらに備える、請求項５記載の画像出力装置。
7. 前記複数の元画像の各々は所定数の画素を有し、
   前記係数出力手段は前記所定数の重み付け係数を出力する、請求項１ないし６のいずれかに記載の画像出力装置。
8. 前記重み付け加算手段は、前記第１画素データ出力手段から出力された画素データに第１数値を乗算する第１乗算手段、前記第２画素データ出力手段から出力された画素データに第２数値を乗算する第２乗算手段、および前記第１乗算手段の出力と前記第２乗算手段の出力とを互いに加算する加算手段を含む、請求項１ないし７のいずれかに記載の画像出力装置。
9. 前記第１画素データ出力手段および前記第２画素データ出力手段の各々は前記複数画素の画素データを第１周期で出力し、
   前記変更手段は前記複数の重み付け係数の少なくとも１つの数値を前記第１周期の整数倍である第２周期で変更する、請求項１ないし８のいずれかに記載の画像出力装置。

Images