JP4641001B2 - 回路図描画プログラム - Google Patents
回路図描画プログラム Download PDFInfo
- Publication number
- JP4641001B2 JP4641001B2 JP2006120565A JP2006120565A JP4641001B2 JP 4641001 B2 JP4641001 B2 JP 4641001B2 JP 2006120565 A JP2006120565 A JP 2006120565A JP 2006120565 A JP2006120565 A JP 2006120565A JP 4641001 B2 JP4641001 B2 JP 4641001B2
- Authority
- JP
- Japan
- Prior art keywords
- end point
- start point
- circuit diagram
- input
- graph
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
本発明は、回路図を描画する回路図描画プログラムに関するものである。
従来、回路図を作成する回路図エディタが特許文献１に開示されている。
また、ネットリストを基に回路図を自動的に描画するプログラムが特許文献２に開示されている。
特開平６−６０１３７号公報
特開２００３−１６１３２号公報
ところが、従来の回路図エディタでは、設計者が手作業で回路図を入力する場合、回路図の入力作業や修正作業に時間がかかった。
また、ネットリストを基に回路図を自動的に描画するプログラムでは、論理的に回路図の配線が正しくても、設計者が期待するように見やすい配置で描画されるとは限らず、回路図の手作業による修正が必要になることがあった。
さらに、いったん上述の作業で描画された回路図がそのままの配置で後の工程においても使用されることにより、基板動作検証担当者やソフトウェアデバッグ担当者が、上記回路図を基に、基板の配線ミスを探し出すことや、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）内部の遅延を確認することは、単純であるが時間のかかる作業となっていた。
そこで、本発明は、上述のような従来技術の課題に鑑みてなされたものであって、オリジナルとなる回路図が作成された後のハードウェアの動作検証やソフトウェアのデバッグなどの工程において、ユーザが回路図を確認する時、ユーザが調べようとしている経路を動的に見やすく再描画して確認できるようになり、工程担当者が基板の配線ミスを探し出すことや、ＦＰＧＡ内部の遅延を確認することなどを容易に行うことが可能な回路図描画プログラムを提供することを目的とする。
本発明の回路図描画プログラムは、コンピュータを、画面表示された回路図における経路の始点と終点のノード又はエッジをユーザの操作を受けて入力する始点終点入力手段、ノードのグループボックスとエッジのグループボックスをそれぞれ表示させるＧＵＩ画面を表示させてこれらのグループボックスの中から探索対象から除外したいノード及びエッジをユーザの操作により選択させてノード及びエッジの一方または両方から１個以上入力する除外グラフ入力手段、前記除外グラフ入力手段により得られる除外グラフを回路全体から除いた部分集合の回路である部分グラフを探索対象として、前記始点終点入力手段により得られる始点と終点をそれぞれ端点とする最短経路を探索する経路探索手段、前記経路探索手段により得られる最短経路を他の経路よりも目立つように描画する優先描画手段及び他の経路を前記経路探索手段により得られる最短経路よりも目立たないように描画する通常描画手段のうちの一方または両方の描画手段として機能させるためのものである。
以上に説明したように、本発明によれば、オリジナルとなる回路図が作成された後のハードウェアの動作検証やソフトウェアのデバッグなどの工程において、ユーザが回路図を確認する時、ユーザが調べようとしている経路を動的に見やすく再描画して確認できるようになり、工程担当者が基板の配線ミスを探し出すことや、ＦＰＧＡ内部の遅延を確認することなどを容易に行うことが可能な回路図描画プログラムを得ることができる。
以下、本発明を実施するための最良の形態を図面を参照して詳細に説明する。
本発明の回路図描画プログラムは、コンピュータを、画面表示された回路図における経路の始点と終点をユーザの操作を受けて入力する始点終点入力手段１１、回路全体を探索対象として始点終点入力手段１１により得られる始点と終点をそれぞれ端点とする最短経路を探索する経路探索手段１３、経路探索手段１３により得られる最短経路を他の経路よりも目立つように描画する優先描画手段１４及び他の経路を経路探索手段１３により得られる最短経路よりも目立たないように描画する通常描画手段１５のうちの一方または両方の描画手段として機能させるためのものである。
本発明の回路図描画プログラムは、コンピュータを、画面表示された回路図における経路の始点と終点をユーザの操作を受けて入力する始点終点入力手段１１、探索対象から除外したい除外グラフを回路図におけるノード及びエッジの一方または両方から１個以上選択するユーザの操作を受けて入力する除外グラフ入力手段１２、除外グラフ入力手段１２により得られる除外グラフを回路全体から除いた部分集合の回路である部分グラフを探索対象として、始点終点入力手段１１により得られる始点と終点をそれぞれ端点とする最短経路を探索する経路探索手段１３、経路探索手段１３により得られる最短経路を他の経路よりも目立つように描画する優先描画手段１４及び他の経路を経路探索手段１３により得られる最短経路よりも目立たないように描画する通常描画手段１５のうちの一方または両方の描画手段として機能させるためのものである。
以下では、本発明の実施例に係る回路図描画プログラムについて開示を行なう。
なお、回路を構成する要素を表す単語には、分野によって複数の呼称があるが、ここでは、下記のとおり統一して呼ぶことにする。
なお、回路を構成する要素を表す単語には、分野によって複数の呼称があるが、ここでは、下記のとおり統一して呼ぶことにする。
すなわち、「節点」と「頂点」または「ネット」は、「ノード」と呼ぶ。
「枝」と「辺」または「素子」は、「エッジ」と呼ぶ。
回路全体から、ユーザの指定するノード及びエッジの一方または両方を１個以上除くことにより得られる部分集合の回路を「部分グラフ」と呼ぶ。
図１は、本発明の実施例に係る回路図描画プログラムの説明図である。
回路図描画プログラムは、コンピュータを、図１に示すような、始点終点入力手段１１、除外グラフ入力手段１２、経路探索手段１３、優先描画手段１４、通常描画手段１５として機能させるためのプログラムである。
回路図描画プログラムは、コンピュータを、図１に示すような、始点終点入力手段１１、除外グラフ入力手段１２、経路探索手段１３、優先描画手段１４、通常描画手段１５として機能させるためのプログラムである。
図１に示した始点終点入力手段１１は、ユーザが調べようとしている経路の始点と終点をユーザ自身が入力するようにしたものである。
そして、始点終点入力手段１１は、ユーザが始点として１つのノードまたはエッジを入力できるようにし、終点として１つのノードまたはエッジを入力できるようにする。
なお、始点終点入力手段１１から始点及び終点の入力を受け付けるためには、ダイアログボックスなどのＧＵＩ（Ｇｒａｐｈｉｃａｌ Ｕｓｅｒ Ｉｎｔｅｒｆａｃｅ）を用いても良いし、または、コマンドラインなどのＣＵＩ（Ｃｈａｒａｃｔｅｒ−ｂａｓｅｄ Ｕｓｅｒ Ｉｎｔｅｒｆａｃｅ）を用いても良いし、或いは、ファイルに記述するようにしても良い。
図１に示した除外グラフ入力手段１２は、ユーザが探索対象から除外したい除外グラフをユーザ自身が入力するようにしたものである。
そして、除外グラフ入力手段１２は、ユーザが除外グラフとして回路全体からノード及びエッジの一方または両方を１個以上選択して入力できるようにする。
なお、除外グラフ入力手段１２から除外グラフの入力を受け付けるためには、始点終点入力手段１１と同様に、ダイアログボックスなどのＧＵＩを用いても良いし、または、コマンドラインなどのＣＵＩを用いても良いし、或いは、ファイルに記述するようにしても良い。
図１に示した経路探索手段１３は、回路全体を探索対象として始点終点入力手段１１により得られる始点と終点をそれぞれ端点とする最短経路を探索するものである。
また、経路探索手段１３は、除外グラフ入力手段１２により得られる除外グラフを回路全体から除いた部分集合の回路である部分グラフを探索対象として、始点終点入力手段１１により得られる始点と終点をそれぞれ端点とする最短経路を探索するものである。
そして、経路探索手段１３は、除外グラフ入力手段１２により入力された除外グラフを回路全体から除いた部分グラフを探索対象として、最短経路を探索する。
なお、最短経路を探索するためのアルゴリズムとしては、よく知られている最短距離を求めるダイクストラ法などを用いれば良い。
経路探索手段１３においては、除外グラフ入力手段１２により得られる除外グラフを回路全体から除いた部分集合の回路である部分グラフを探索対象として、始点終点入力手段１１により得られる始点と終点をそれぞれ端点とする最短経路を探索する。
これにより、回路全体に遍く接続されている電源，グラウンド，リセット，クロックといったノードや、動作検証やデバッグを目的として付随的に追加されているエッジなどを、最短経路の探索対象から除外することができるので、ユーザが期待しない回路図が描画されることを防げる。
図１に示した優先描画手段１４は、経路探索手段１３により得られる最短経路を他の経路よりも目立つように優先的に描画するものである。
そして、優先描画手段１４は、経路探索手段１３により探索された最短経路を示す線の太さを、後述する通常描画手段１５において描画される他の経路を示す線の太さよりも目立つように描画する。
なお、最短経路を他の経路よりも目立つように描画する方法としては、線の太さ及び／または色及び／または形状を他の経路と異なるように描画しても良いし、経路探索手段１３により探索された最短経路が画面上で一直線に並ぶように描画しても良い。
図１に示した通常描画手段１５は、他の経路を経路探索手段１３により得られる最短経路よりも目立たないように描画するものである。
通常描画手段１５は、前述した優先描画手段１４により描画された最短経路以外の他の経路を、優先描画手段１４で描画された最短経路よりも目立たないように描画する。
図２は、本発明の実施例に係る回路図描画プログラムによる始点及び終点を入力する始点終点入力手段を実現するためのＧＵＩ画面を示す図である。
ＧＵＩ画面２０には、図２に示すように、始点を入力するためのグループボックス２１と、終点を入力するためのグループボックス２２と、ＯＫボタン２３と、キャンセルボタン２４とが表示されている。
ＧＵＩ画面２０には、図２に示すように、始点を入力するためのグループボックス２１と、終点を入力するためのグループボックス２２と、ＯＫボタン２３と、キャンセルボタン２４とが表示されている。
ＧＵＩ画面２０では、ユーザが始点及び終点を入力するために、グループボックス２１から始点として１つのノード（ネット）またはエッジ（素子）を入力できるようにし、グループボックス２２から終点として１つのノード（ネット）またはエッジ（素子）を入力できるようにする。
図３は、本発明の実施例に係る回路図描画プログラムによる除外グラフを入力する除外グラフ入力手段を実現するためのＧＵＩ画面を示す図である。
ＧＵＩ画面３０には、図３に示すように、除外ノード（ネット）を入力するためのグループボックス３１と、除外エッジ（素子）を入力するためのグループボックス３２と、一旦除外されたグラフを探索対象に戻すためのグループボックス３３と、ＯＫボタン３４と、キャンセルボタン３５とが表示されている。
ＧＵＩ画面３０には、図３に示すように、除外ノード（ネット）を入力するためのグループボックス３１と、除外エッジ（素子）を入力するためのグループボックス３２と、一旦除外されたグラフを探索対象に戻すためのグループボックス３３と、ＯＫボタン３４と、キャンセルボタン３５とが表示されている。
ＧＵＩ画面３０では、ユーザが除外グラフを入力するために、グループボックス３１，３２から除外ノード及び除外エッジの一方または両方を１個以上選択し入力できるようにする。
また、ＧＵＩ画面３０では、グループボックス３３から一旦除外されたグラフを探索対象に戻すことができるようにする。
図４は、本発明の実施例に係る回路図描画プログラムによる優先描画手段及び通常描画手段を実現した後の回路図描画結果の一例を示す図である。
図４では、始点をノード「ＰＯＲＴ＿２」１００、終点をエッジ「ＣＮ＿４」１０１とし、除外グラフとしてノード「ＶＤＤ」１０２及びノード「ＧＮＤ」１０３を探索対象から除外し、優先描画手段１４においては、経路探索手段１３により探索された最短経路Ｘを他の経路よりも目立つように太く描画するようにしている。
図４では、始点をノード「ＰＯＲＴ＿２」１００、終点をエッジ「ＣＮ＿４」１０１とし、除外グラフとしてノード「ＶＤＤ」１０２及びノード「ＧＮＤ」１０３を探索対象から除外し、優先描画手段１４においては、経路探索手段１３により探索された最短経路Ｘを他の経路よりも目立つように太く描画するようにしている。
また、通常描画手段１５においては、他の経路を優先描画手段１４により描画された最短経路Ｘよりも目立たないように描画するようにしている。
１１ 始点終点入力手段
１２ 除外グラフ入力手段
１３ 経路探索手段
１４ 優先描画手段
１５ 通常描画手段
２０ ＧＵＩ画面
２１ 始点を入力するためのグループボックス
２２ 終点を入力するためのグループボックス
２３ ＯＫボタン
２４ キャンセルボタン
３０ ＧＵＩ画面
３１ 除外ノードを入力するためのグループボックス
３２ 除外エッジを入力するためのグループボックス
３３ 一旦除外されたグラフを探索対象に戻すためのグループボックス
３４ ＯＫボタン
３５ キャンセルボタン
１００ ＰＯＲＴ＿２
１０１ ＣＮ＿４
１０２ ＶＤＤ
１０３ ＧＮＤ
Ｘ 最短経路
１２ 除外グラフ入力手段
１３ 経路探索手段
１４ 優先描画手段
１５ 通常描画手段
２０ ＧＵＩ画面
２１ 始点を入力するためのグループボックス
２２ 終点を入力するためのグループボックス
２３ ＯＫボタン
２４ キャンセルボタン
３０ ＧＵＩ画面
３１ 除外ノードを入力するためのグループボックス
３２ 除外エッジを入力するためのグループボックス
３３ 一旦除外されたグラフを探索対象に戻すためのグループボックス
３４ ＯＫボタン
３５ キャンセルボタン
１００ ＰＯＲＴ＿２
１０１ ＣＮ＿４
１０２ ＶＤＤ
１０３ ＧＮＤ
Ｘ 最短経路
Claims (1)
- コンピュータを、画面表示された回路図における経路の始点と終点のノード又はエッジをユーザの操作を受けて入力する始点終点入力手段、ノードのグループボックスとエッジのグループボックスをそれぞれ表示させるＧＵＩ画面を表示させてこれらのグループボックスの中から探索対象から除外したいノード及びエッジをユーザの操作により選択させてノード及びエッジの一方または両方から１個以上入力する除外グラフ入力手段、前記除外グラフ入力手段により得られる除外グラフを回路全体から除いた部分集合の回路である部分グラフを探索対象として、前記始点終点入力手段により得られる始点と終点をそれぞれ端点とする最短経路を探索する経路探索手段、前記経路探索手段により得られる最短経路を他の経路よりも目立つように描画する優先描画手段及び他の経路を前記経路探索手段により得られる最短経路よりも目立たないように描画する通常描画手段のうちの一方または両方の描画手段として機能させるための回路図描画プログラム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006120565A JP4641001B2 (ja) | 2006-04-25 | 2006-04-25 | 回路図描画プログラム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006120565A JP4641001B2 (ja) | 2006-04-25 | 2006-04-25 | 回路図描画プログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007293589A JP2007293589A (ja) | 2007-11-08 |
| JP4641001B2 true JP4641001B2 (ja) | 2011-03-02 |
Family
ID=38764169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006120565A Expired - Fee Related JP4641001B2 (ja) | 2006-04-25 | 2006-04-25 | 回路図描画プログラム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4641001B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5982812B2 (ja) * | 2011-12-20 | 2016-08-31 | キヤノンマーケティングジャパン株式会社 | 情報処理装置、情報処理装置の制御方法、及びプログラム |
| JP7145942B2 (ja) * | 2017-06-19 | 2022-10-03 | ワンスピン ソリューションズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | フォーマルフォールト伝搬分析のためのシステム及び方法 |
| US11520963B2 (en) | 2017-06-19 | 2022-12-06 | Onespin Solutions Gmbh | System and method for formal fault propagation analysis |
| US11816410B2 (en) | 2017-06-19 | 2023-11-14 | Siemens Electronic Design Automation Gmbh | System and method for formal fault propagation analysis |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01282681A (ja) * | 1988-05-10 | 1989-11-14 | Toshiba Corp | パスディレイ解析装置 |
| JPH04309179A (ja) * | 1991-04-08 | 1992-10-30 | Nec Software Ltd | 最小遅延時間エラーの自動修正システム |
| JPH0535809A (ja) * | 1991-07-30 | 1993-02-12 | Nec Corp | 回路図発生方式 |
| JPH05225286A (ja) * | 1992-02-06 | 1993-09-03 | Nec Corp | 回路素子接続検索方式 |
| JPH06119411A (ja) * | 1992-10-06 | 1994-04-28 | Nec Corp | 論理回路の遅延経路探索方法 |
| JPH11250119A (ja) * | 1998-02-27 | 1999-09-17 | Nec Software Hokuriku Ltd | 論理回路の遅延経路探索方法及びその装置並びにプログラムを記録した機械読み取り可能な記録媒体 |
-
2006
- 2006-04-25 JP JP2006120565A patent/JP4641001B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01282681A (ja) * | 1988-05-10 | 1989-11-14 | Toshiba Corp | パスディレイ解析装置 |
| JPH04309179A (ja) * | 1991-04-08 | 1992-10-30 | Nec Software Ltd | 最小遅延時間エラーの自動修正システム |
| JPH0535809A (ja) * | 1991-07-30 | 1993-02-12 | Nec Corp | 回路図発生方式 |
| JPH05225286A (ja) * | 1992-02-06 | 1993-09-03 | Nec Corp | 回路素子接続検索方式 |
| JPH06119411A (ja) * | 1992-10-06 | 1994-04-28 | Nec Corp | 論理回路の遅延経路探索方法 |
| JPH11250119A (ja) * | 1998-02-27 | 1999-09-17 | Nec Software Hokuriku Ltd | 論理回路の遅延経路探索方法及びその装置並びにプログラムを記録した機械読み取り可能な記録媒体 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007293589A (ja) | 2007-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI468884B (zh) | 次序程式作成裝置 | |
| US9390218B2 (en) | Integrated circuit design system with color-coded component loading estimate display | |
| JP2015018365A5 (ja) | ||
| JP4641001B2 (ja) | 回路図描画プログラム | |
| JP2009230248A (ja) | 評価表示システム、サーバ装置、評価表示方法及びプログラム | |
| US10635846B2 (en) | Timing error analysis method and information processing apparatus | |
| JP2010152644A (ja) | 設計支援方法および設計支援装置 | |
| JP4769687B2 (ja) | タイミング検証方法、タイミング検証装置及びタイミング検証プログラム | |
| JP6092686B2 (ja) | 運用作業フロー作成支援方法および運用作業フロー作成支援システム | |
| JP2005202928A (ja) | レイアウト処理装置、レイアウト処理方法、及びプログラム | |
| US20110099530A1 (en) | Spine selection mode for layout editing | |
| JP6672791B2 (ja) | 半導体設計支援装置、半導体設計支援方法、及び半導体設計支援プログラム | |
| JP4017583B2 (ja) | 半導体集積回路の設計データの回路表示方法 | |
| JP2017146729A (ja) | 情報処理装置、操作支援方法および操作支援プログラム | |
| JP6365264B2 (ja) | 配線のトポロジ表示プログラム、配線のトポロジ表示方法、および情報処理装置 | |
| JP2006309666A (ja) | プログラム開発支援装置、プログラム動作比較方法および半導体集積回路製造方法 | |
| JP6788380B2 (ja) | 配置図面作成装置 | |
| JP2008277497A (ja) | 半導体集積回路の設計装置、半導体集積回路の設計方法、半導体装置の製造方法および半導体装置 | |
| US10839119B2 (en) | Bus wiring searching method and information processing apparatus | |
| JP6568980B2 (ja) | 回路設計装置、回路設計方法及びプログラム | |
| JP2010522916A5 (ja) | ||
| US8839183B2 (en) | Method and apparatus for derived layers visualization and debugging | |
| JP2006215679A (ja) | 情報処理装置及び情報処理方法並びに記録媒体 | |
| JP4953080B2 (ja) | 検索システム及びプログラム | |
| JPH11175580A (ja) | 集積回路設計装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080806 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100628 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100903 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101124 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101125 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |